TW202321989A - 整合至智慧卡的印刷電路、具有印刷電路的智慧卡、及用於智慧卡製造過程的捲對捲式膠帶 - Google Patents
整合至智慧卡的印刷電路、具有印刷電路的智慧卡、及用於智慧卡製造過程的捲對捲式膠帶 Download PDFInfo
- Publication number
- TW202321989A TW202321989A TW111137067A TW111137067A TW202321989A TW 202321989 A TW202321989 A TW 202321989A TW 111137067 A TW111137067 A TW 111137067A TW 111137067 A TW111137067 A TW 111137067A TW 202321989 A TW202321989 A TW 202321989A
- Authority
- TW
- Taiwan
- Prior art keywords
- antenna
- terminal
- printed circuit
- wiring pattern
- module
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title abstract description 10
- 230000008569 process Effects 0.000 title abstract description 10
- 230000010354 integration Effects 0.000 title abstract description 7
- 238000004804 winding Methods 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 26
- 239000004033 plastic Substances 0.000 claims description 11
- 229920003023 plastic Polymers 0.000 claims description 11
- 239000002390 adhesive tape Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000002023 wood Substances 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000008393 encapsulating agent Substances 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 21
- 230000009977 dual effect Effects 0.000 description 18
- 230000006870 function Effects 0.000 description 15
- 239000010410 layer Substances 0.000 description 12
- 239000004020 conductor Substances 0.000 description 11
- 238000013461 design Methods 0.000 description 10
- 238000007747 plating Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 7
- 238000003466 welding Methods 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 229920005644 polyethylene terephthalate glycol copolymer Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
- G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
- H04B5/24—Inductive coupling
- H04B5/26—Inductive coupling using coils
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/07773—Antenna details
- G06K19/07777—Antenna details the antenna being of the inductive type
- G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Credit Cards Or The Like (AREA)
- Details Of Aerials (AREA)
Abstract
本發明在各種態樣係關於用於整合至智慧卡的印刷電路、具有這種印刷電路的智慧卡以及用於智慧卡製造過程的捲對捲式膠帶，其中，捲對捲式膠帶包括複數個這種印刷電路。在一方面的一些說明性實施例中，提供印刷電路，該印刷電路包括印刷電路支撐件、在第一端子和第二端子之間連續延伸的至少一個繞組的天線佈線圖案、以及在第三端子和第四端子之間連續延伸的至少一個天線路徑部分。在此，在第三和第四端子之間延伸的至少一個天線路徑部分中的每一個如果連接到天線佈線圖案則可以增加天線佈線圖案的路徑長度，將至少一個增加的天線路徑部分的路徑長度增加到天線佈線圖案的初始路徑長度。
Description
本發明係關於用於整合至智慧卡的印刷電路、具有這種印刷電路的智慧卡以及用於智慧卡製造過程的捲對捲式膠帶(reel-to-reel tape)，其中，捲對捲式膠帶包括複數個這種印刷電路。特別地，本揭露係關於用於雙介面(DIF)智慧卡的雙介面印刷電路。
智慧卡在日常生活中越來越多地用作支付卡、手機SIM卡、交通卡、身份證等。人們正在努力將越來越多的功能整合到智慧卡中，以使智慧卡在日常生活中的應用有更多的用途。
通常，智慧卡包括用於將資料從智慧卡的晶片傳輸到讀卡器裝置或反之亦然的傳輸裝置。傳輸裝置可以是接觸式介面，其中建立與智慧卡的外部接觸元件的直接電性接觸並且讀卡器能夠通過直接電性接觸與智慧卡的晶片通
信。與智慧卡晶片通信的另一種方式是通過非接觸式介面以非接觸方式，使用整合到智慧卡中的天線，從而允許以非接觸方式與智慧卡晶片通信。
在目前的複數種卡片設計中，提供雙介面，不僅可以與智慧卡晶片進行非接觸式通信，還可以提供與智慧卡晶片直接接觸的電性接觸，例如設置在智慧卡之卡體中的外部接點，用於將智慧卡與讀卡器裝置以接觸方式直接接觸連接。如果接觸模式和非接觸模式是由智慧卡的單個晶片管理，則這種雙介面傳輸裝置通常被稱為“雙重的(dual)”。
通常，雙介面(DIF)智慧卡由剛性塑料支撐件(例如PVC、PVC/ABS、PET或聚碳酸酯)組成，構成智慧卡的卡體，卡體中包含一個或多個印刷電路。例如，通常的做法是將天線整合到疊層體(laminated body)中(在製造智慧卡的早期階段(即在將電子晶片整合到智慧卡之前)製備的疊層體，以下簡稱為“預先層壓體(prelam body)”)，該層疊體又被整合到卡體中。在卡體中銑出一個(或多個)空腔，以允許嵌入包含印刷電路和晶片的智慧卡模組及其與天線的連接。
這種傳統DIF智慧卡的製造非常複雜，因為天線通常是在第一家工廠通過所謂的天線嵌體(antenna inlay)製備和整合的，而智慧卡印刷電路和整合模組是在第二家和第三家工廠製造的，並且將預先層壓體進一步定製為卡體以及將智慧卡模組整合到卡中的操作式在另一家(第四家)工廠進行。在此，嵌體是一種將電子裝置整合在片狀載體內的產品，其中在層壓過程中，在壓力和溫度下將具有嵌入式電子元件的單層融合在一起，形成一個均勻且耐用的片狀載體。在這方面，天線嵌體被理解為導電軌道的圖案，該圖案被佈線為在片狀載體中形
成電路以發送和接收電磁信號的圖案，例如由一個或多個導電材料(例如，銅、鋁或銀)所組成之環(loop)形成的引線天線。
此外，當在除了提供塑料預先層壓體的材料情況之外考慮智慧卡的材料時，將引線天線作為嵌體嵌入到智慧卡中會有問題。例如，很難在由木材、陶瓷或金屬或一些其他非塑料材料形成的預先層壓體中提供用於天線嵌體的引線嵌入。
本公開解決了上述問題，提出將智慧卡的接觸和非接觸特徵整合到單個模組中，從而消除了與提供智慧卡的外部接觸的接觸特徵分開的引線天線嵌體的需要。所提出的解決方案的一個特別優點是，所提出的包括天線的印刷電路的單一佈局可用於具有不同電容的多種晶片，因為所提出的佈局允許匹配非接觸特徵的共振頻率，以實現與旨在與非接觸特徵一起整合到智慧卡中的給定晶片的特定電容匹配的期望電感。該方案的優點是可以在智慧卡的卡體製造中使用更多種類的材料。此外，生產一個與多種晶片相容的印刷電路可以簡化膠帶製造商的流程(例如，只需要一套工具)和封裝模組生產商的物流(例如，無論使用何種晶片，都只需要處理一個印刷電路參考)。最終，該解決方案是有利的，因為它簡化了卡製造過程，因為不需要模組和嵌體之間的互連。
在本揭露的第一態樣，提供了一種用於整合至智慧卡的印刷電路。根據第一態樣的說明性實施例，印刷電路包括具有兩面的印刷電路基板(介電層，例如環氧玻璃帶或FR4、PET、PEN、PI)、位於基板的第一面並且在第一端子和第二端子之間連續延伸的至少一個繞組的天線佈線圖案、以及在第三端
子和第四端子之間連續延伸的至少一個天線路徑部分。在此，在第三和第四端子之間延伸的至少一個天線路徑部分中的每一個在將至少一個添加的天線路徑部分的路徑長度作為附加路徑長度添加到天線佈線部分的路徑長度時增加了天線佈線圖案的路徑長度，從而形成具有起始端子和終止端子的增加的天線佈線圖案。換句話說，天線佈線圖案和至少一個天線路徑部分的組合形成增加的天線佈線圖案，其包括在起始端子和終止端子之間延伸的複數個繞組。例如，起始端子可以是天線的外端子，終止端子可以是天線的內端子。然而，起始端子也可以是天線的內端子，終止端子也可以是天線的外端子。
因此，當將天線佈線圖案的路徑長度增加至少一個天線路徑部分的路徑長度時，至少一個天線路徑部分允許設置天線佈線圖案的期望電感，特別是使組合的天線佈線圖案和至少一個天線路徑部分的所得電感與待整合至印刷電路上之晶片的電容相匹配，用以製造智慧卡模組。如第一態樣所建議的所得印刷電路允許在製造智慧卡的卡體時考慮更多種類的材料。
根據第一態樣的一些說明性實施例，可以在沒有任何物理接觸的情況下形成天線佈線圖案和至少一個天線路徑部分。換句話說，當選擇性地將天線佈線圖案的一個焊墊連接到至少一個天線路徑部分的一個焊墊時，至少一個天線路徑部分可選擇性地連接到天線佈線圖案，例如使用引線接合(wire-bonding)連接或導電油墨的絲網印刷(screen printing)。因此，可以通過選擇性地將至少一個天線路徑部分中的一個或多個作為附加路徑長度添加到天線佈線圖案以易於調整天線佈線圖案的電感，從而在將一個或多個天線路徑部分添加到天線路徑部分的某一總長度時延長天線佈線圖案的路徑長度，從而產生對應於所選總長度的所需電感。未選擇的天線路徑部分保持未連接狀態。
較佳地，天線佈線圖案和至少一個天線路徑部分通過標準化學蝕刻製程製造。或者，天線佈線圖案和至少一個天線路徑部分通過導電油墨印刷製程製造。
根據第一態樣的一些說明性實施例，天線佈線圖案和至少一個天線部分可以形成在印刷電路基板的第一表面上。因此，天線佈線圖案和至少一個天線路徑部分可以容易地設置在非常緊湊(compact)的印刷電路的同一面上，使得可以容易地形成天線佈線圖案和天線路徑部分之間的互連。
根據本文的一些說明性示例，印刷電路還可以包括至少一個接觸焊墊，該接觸焊墊在與印刷電路基板的第一表面相對的第二表面上形成外部接觸圖案。因此，用於整合至智慧卡中的印刷電路可以表示用於與智慧卡進行接觸式和非接觸式通信的雙介面。
根據第一態樣的一些說明性實施例，當將第一和第二端子之一者與第三和第四端子之一者電性連接時，至少一個天線路徑部分可以將天線佈線圖案的繞組數增加至少一個。因此，經由至少一個天線路徑部分可以容易地實現天線佈線圖案的電感的明確定義的調整。為了連接天線和天線路徑部分，可以在其中一個天線端子和至少一個天線路徑部分的其中一個端子之間形成引線接合連接。
在這裡的一些說明性示例中，天線佈線圖案和至少一個天線路徑部分之間的引線接合連接可以由封裝膠體保護。
在第一態樣的一些示例性實施例中，第二至第四端子可以完全被天線佈線圖案包圍。因此，可以容易地實現印刷電路的緊湊設計。
根據本文的一些說明性示例，印刷電路還可以包括第一連接線，該第一連接線包括至少一個附加端子，該附加端子被配置為將增加的天線的起始端子與IC晶片連接。
這種配置的優點是具有靈活性，無需更改印刷電路設計即可適應具有不同電容的不同IC晶片。較佳地，IC晶片被配置以包括兩個天線焊墊：第一天線焊墊連接天線的起始端子，第二天線焊墊連接天線的終止端子。
根據本文的一些說明性示例，印刷電路可以包括至少兩個位於沿第一連接線的不同位置處的端子，每個端子被配置為將天線的起始端子與IC晶片的第一天線焊墊連接。取決於IC晶片的設計和電容，可以採用該至少兩個端子中的一個來連接天線的起始端子和IC晶片的第一天線焊墊，亦即第一連接線的端子，其更靠近晶片的第一天線焊墊。以此方式，根據本發明的印刷電路可以容易地適用於具有不同焊墊位置和電容的IC晶片。
根據本文的一些說明性示例，印刷電路還可以包括第二連接線，該第二連接線包括至少一個輔助端子，該輔助端子被配置為將增加的天線的終止端子與IC晶片連接。
這種配置的優點是具有靈活性，無需改變連接設計即可適應具有不同電容的不同IC晶片。
根據本文的一些說明性示例，印刷電路可包括至少兩個位於沿第二連接線的不同位置處的端子，每個端子被配置為將天線的終止端子與IC晶片的第二天線焊墊連接。取決於IC晶片的設計和電容，可以採用該至少兩個端子中的一個來連接天線的終止端子和IC晶片的第二天線焊墊，亦即第二連接線的
端子，其更靠近晶片的第二天線焊墊。以此方式，根據本發明的印刷電路可以容易地適用於具有不同焊墊位置和電容的IC晶片。
本技術領域中具有通常知識者清楚的是，第一連接線和第二連接線可以以明確定義的方式對天線佈線部分的電感作出貢獻。
在第一態樣的一些說明性實施例中，IC晶片接附在印刷電路基板的第一面上的晶片著陸區上。在較佳配置中，可以在晶片和天線端子之間以及在晶片和形成外部接觸圖案的接觸焊墊之間形成引線接合連接。換言之，IC晶片可以具有兩種類型的焊墊：第一種類型的焊墊連接到天線端子焊墊，第二種類型的焊墊連接到形成外部接觸圖案的接觸焊墊。在替代配置中，晶片可以通過利用覆晶接合(flip chip)技術連接到天線。
較佳地，印刷電路基板上形成電鍍或非電鍍接合孔，以允許位於基板之第一面上的IC晶片與位於基板之第二面上的接觸焊墊之間的電性連接。
據此，形成包括印刷電路、接觸焊墊和IC晶片的用於智慧卡的DIF模組。因此，可以容易地以緊湊的形式提供具有天線佈線圖案的可調整電感的用於雙重智慧卡的DIF模組。
在本文的一些說明性示例中，放置在基板的第一側上的IC晶片的兩個端子中的至少一個可以通過第一電鍍孔連接到外部接觸圖案的至少一個接觸焊墊中的一個，該接觸焊墊放置在基板的第二面上。進一步地，所述至少一個接觸焊墊還可以通過第二電鍍孔與設置在第一面上的增加的天線的起始端子連接。以此方式，IC晶片通過外部接觸圖案連接到增加的天線的起始端子。例如，第二電鍍孔可以沿著第一連接線放置。
這種配置的優點是避免了晶片和天線起始端子之間長而脆弱的引線接合，從而節省了時間和生產成本。
在本文的一些說明性示例中，IC晶片和電線可以由封裝膠體保護。天線佈線圖案和附加天線路徑部分之間的引線接合連接也可以由封裝膠體保護。
在本文的一些說明性示例中，天線佈線圖案可以具有至少9mm的寬度，較佳地大約11mm，或大約17mm，或大約22mm。
在本文的一些說明性示例中，天線佈線圖案的長度可短於30mm以在捲對捲生產期間適合35mm寬的膠帶。例如，天線長度可以是大約26mm，例如26.7mm。然而，也可以生產長於30mm的天線佈線圖案的長度，例如當在捲對捲生產期間使用寬度大於35mm(例如70mm或更大)的膠帶時。
因此，相對於習知技術可以採用具有更大尺寸範圍的天線佈線圖案。印刷電路尺寸受到卡尺寸和膠帶尺寸限制。例如，在面積為54×85.6mm的ID1卡中，天線最大面積較佳約為50×80mm。
生產具有相對較小尺寸的天線佈線圖案的優點是，以這種方式最佳化生產成本(在捲軸(reel)上形成的連接器越多，製造過程越經濟)並且改善卡的外觀(印刷電路越小，卡上可見的木材或金屬表面就越大)。
在第二態樣中，提供了一種智慧卡。在第二態樣的說明性實施例中，智慧卡包括卡體和包括第一態樣的印刷電路的模組。相應地，智慧卡在卡體材料方面不受模組的限制。例如，可以採用由如木材、陶瓷或金屬等非塑料材料製成的卡體作為智慧卡的卡體。對於金屬材質的卡體，可以在卡體中設置用於容
納模組的凹槽，模組通過凹槽的電性絕緣襯裡和/或通過諸如鐵氧體的射頻屏蔽材料而與金屬卡體隔離。智慧卡可以是雙重類型的。
在本公開的第三態樣中，提供了一種用於在智慧卡的製造過程中使用的捲對捲式膠帶。在第三態樣的說明性實施例中，捲對捲式膠帶包括至少一個第一態樣的印刷電路。在第三態樣的其他說明性實施例中，捲對捲式膠帶包括至少一個模組，該模組包括具有IC晶片的第一態樣的印刷電路。因此，接觸特徵和非接觸特徵可以通過在智慧卡的製造過程中使用的單個捲對捲式膠帶來提供。
在第三態樣的一些說明性實施例中，膠帶可具有約35mm的寬度。因此，可以通過最佳化35mm膠帶內印刷電路和/或模組的佈局來設置更多數量的印刷電路和/或模組，以與捲對捲的印刷電路和/或模組元件相容。因此，可以提供一種根據本發明的印刷電路，其可以被設計為與多種類型的晶片相容，例如由NXP、英飛凌(Infineon)和STM(ST微電子)供應商製造的晶片。
1:智慧卡
3:卡體
4:基板層、基板、印刷電路基板
5:模組
6:IC晶片
7:開口
8:接合引線、引線
10:雙介面模組、模組、雙面模組
11:外部接觸圖案
11a:外部接觸焊墊、接觸焊墊、焊墊
11b:附加接觸焊墊、外部接觸焊墊、接觸焊墊
12:封裝材料
13:天線圖案、天線佈線圖案、天線、天線佈線部分
13a:天線、天線端子、端子、外部焊墊、焊墊
13b:繞組匝、最內部繞組
13c:焊墊、端子、端子焊墊
15:路徑部分、天線路徑部分、附加天線路徑
15a:端子
15b:端子
17:路徑部分、天線路徑部分、附加天線路徑
17a:端子
17b:端子
19:路徑部分、天線路徑部分、附加天線路徑
19a:端子
19b:連接線
19c:端子、接合焊墊
19d:端子、接合焊墊
21:連接線
21a:端子、接合焊墊
21b:端子、接合焊墊
21c:第二電鍍孔、電鍍孔
23:電鍍孔
25:孔
25’:孔、電鍍孔
30:模組
31:外部接觸圖案
31a:接觸焊墊
31b:附加接觸焊墊
33:天線佈線圖案、天線佈線部分
33a:天線端子、端子
33b:繞組匝、最內部繞組
33c:端子、端子焊墊
35:路徑部分、天線路徑部分、附加天線路徑
35a:端子
35b:端子
37:路徑部分、天線路徑部分、附加天線路徑
37a:端子
37b:端子
39:路徑部分、天線路徑部分、附加天線路徑
39a:端子
39b:連接線
39c:端子、焊墊
39d:端子、焊墊
41c:第二電鍍孔
43:電鍍孔
45:孔、接合孔
45’:孔
50:佈局
53:天線佈線圖案
53c:端子焊墊、端子
55:天線路徑部分
55a:端子
55b:端子
57:天線路徑部分
59:天線路徑部分
59a:端子
59b:引線接合焊墊
60:晶片、IC晶片
61b:焊墊
62b:天線焊墊
65:孔、電鍍孔
70:佈局
73:天線佈線圖案
73c:端子焊墊、端子
75:天線路徑部分
75a:端子
75b:端子
77:天線路徑部分
79:天線路徑部分
79a:端子
79b:引線接合焊墊
80:晶片
85:孔
90:佈局
93:天線佈線圖案
93c:端子焊墊、端子
95:天線路徑部分
95a:端子
95b:端子
97:天線路徑部分
97a:端子
97b:端子
99:天線路徑部分
99a:端子
100:晶片
105:孔
將參照附圖詳細解釋本發明，其中：
圖1示意性地示出了根據本揭露的一些說明性實施例的具有雙介面的智慧卡。
圖2a示意性地示出了根據本揭露的一些說明性實施例的具有非電鍍孔的引線接合配置的雙介面模組的剖視圖。
圖2b示意性地示出了根據本揭露的一些說明性實施例的具有電鍍孔的引線接合配置的雙介面模組的剖視圖。
圖3示意性地示出了根據本揭露的一些說明性實施例的模組的佈局。
圖4示意性地示出了根據本揭露的一些其他說明性實施例的模組的另一種佈局。
圖5至7以模組的一部分的放大視圖示意性地示出了用於將天線佈線圖案與不同類型的晶片互連的模組的不同配置。
圖1以分解透視圖示意性地示出了包括卡體3和模組5的智慧卡1。模組5可以包括印刷電路(未示出)，其被配置為經由外部接點(在圖1的模組5中示意性描繪)以及非接觸式通信特徵與智慧卡1的至少一個晶片(未示出)通信，該非接觸式通信特徵係例如天線(未圖示)。
根據一些示例性實施例，智慧卡1的卡體3可以由任何材料製成，例如，塑料或非塑料材料，例如剛性塑料材料、柔性塑料材料和非塑料材料，例如金屬、陶瓷或木材。例如，塑料材料可以包括PVC、PVC/ABS、PET、PETG和聚碳酸酯中的至少一種。換句話說，卡體3不限於特定材料，可以由任何材料製成，因為智慧卡1的功能可以由整合到卡體中的模組5來提供。
參考圖1，模組5整合到智慧卡1的卡體3中可以通過在卡體3中形成開口7(例如通過銑削)來實現，使得在將模組5整合到卡體3中時，可以將模組5收容在開口7中。開口7可以是沿卡體3的厚度方向部分延伸到卡體中的凹陷，或者開口7可以是貫穿卡體3的整個厚度的通孔。
較佳地，在卡體3上銑出適合模組尺寸的凹槽7，並按照標準智慧卡製程植入模組5。較佳地，可能需要使工具調適成待植入之模組的實際尺寸。例如，根據本發明的DIF模組5可能比標準的模組更大；因此，工具必須調適成要植入的模組的實際尺寸。
模組5可以包括一個晶片(未示出)，使得智慧卡1的全部功能可以整合到模組5中。在一些示例性實施例中，模組5可以包括用於實現雙重類型卡的晶片(未示出)，其中晶片(未示出)被配置為與外部接點和非接觸式通信特徵(未示出)通信。
根據本揭露的一些示例性實施例，模組不限於特定尺寸，只要模組5的尺寸小於卡體提供的幾何尺寸即可。例如，模組5的尺寸可以僅受卡體3的尺寸以及關於智慧卡1的美學外觀的可選考慮的限制。
圖2a和2b示意性地示出了根據本揭露的一些說明性實施例的雙介面模組10的剖視圖。特別地，圖2a示出了雙介面模組10在具有非電鍍孔的引線接合(wire bonding)配置中的橫截面圖，並且圖2b示出了雙介面模組10在具有電鍍孔的引線接合配置中的橫截面圖。
在一些說明性實施例中，圖2a和2b的模組10可對應於圖1的模組5。
圖2a的雙介面模組10包括具有第一面和第二面的印刷電路基板4。在第一面上形成IC晶片6和天線圖案13，而在第二面上放置外部接觸焊墊11a。IC晶片6和接合引線8由封裝材料(encapsulant material)12保護。
孔25形成在連接器基板4中，允許在外部接觸圖案11的接觸焊墊11a和晶片6之間進行引線接合。圖2a所示的孔25為非電鍍盲孔，用於引線8與接觸焊墊11a之底面的直接連接。
根據一種用於產生非電鍍盲孔的製造過程，提供基板層4，並且在其第一面上提供至少一片導電材料。導電材料可以是例如銅、鋁或銅或鋁的合金。基板層4的第二面塗有黏合材料(未示出)。塗有黏合材料和導電材料的基板層4接著被穿孔，例如通過機械沖孔或雷射，以形成孔25和可能的側開口(鏈輪孔(sprocket hole))，用於在捲對捲過程(reel-to-reel process)中引導卷材(web)。然後將第二片導電材料壓到基板層4的第二面。孔25因此是所謂的“盲”孔，因為它們在一側被金屬箔封閉。
然後通過光敏樹脂(photosensitive resin)的沉積、曝光和顯影將圖案光微影在兩片導電材料上。化學蝕刻步驟用於在基板的兩面上圖案化電路(即圖2a中的焊墊11a、13a、13c)。然後在蝕刻期間保護圖案的樹脂被化學去除並且額外的金屬層(例如鎳、金、鈀)可選地電化學或化學沉積在蝕刻圖案上和孔25的底部上。
在較佳配置中，可以修改模組10的設計，使得天線13的外部端子13a被放置在封裝區中的IC晶片6附近。這種類型的設計例如在同一申請人的專利EP 2877965 B1中公開，其內容通過引用併入本文。
圖2b的雙介面模組10對應於圖2a的雙介面模組10，僅孔25'的結構和引線接合配置不同。因此，圖2b的雙介面模組10的元件(即印刷電路基板4、IC晶片6、外部接觸圖案11和天線圖案13)的結構在此不再重複。
圖2b中所示的孔25'是電鍍孔，其包括電性連接到孔25’並放置在其旁邊的接合焊墊25a。事實上，電鍍孔25’可能太小而不能進行引線接合，因此可以添加接合焊墊25a。然後晶片6例如藉由引線8通過引線接合電性連接到接合焊墊25a(並因此電性連接到接觸焊墊11a)。電鍍孔25’可以是盲孔或通孔，這取決於技術特徵和所需的美觀。
在同一申請人的美國專利US 9799598 B2中詳細描述了用於實現電鍍孔電路的製造過程的示例，其內容通過引用併入本文。
特別地，電鍍孔25’的製作過程與上述非電鍍孔的製作過程不同之處在於，電鍍孔25’可以是盲孔也可以是通孔。根據形成通孔的工藝，在塗有黏合劑和導電材料的基板層4上設置第二層導電材料(未示出)，然後通過例如機械沖孔或雷射對其進行穿孔，形成孔25’，因此稱為“通孔”。在電鍍孔的製造過程中，無論是電鍍盲孔還是電鍍通孔，都是在孔25’的壁上電沉積一層或多層導電材料。
參見圖3，示意性地示出了根據本公開的一些示例性實施例的模組10的俯視圖，其中未示出印刷電路基板4以免混淆以下模組功能的描述，即基板隱藏在圖3的圖示中。換句話說，圖3中的圖示僅顯示模組10的電性特徵，即模組10的電性元件的佈局。
圖3中的圖示是模組10的一面的俯視圖，在該面上形成有天線佈線圖案13，而外部接觸圖案11設置在模組10的相對面。模組10因此是雙面模組10，其通過現有技術已知的傳統製造過程製造並結合圖2a和2b進行描述。
在一些說明性實施例中，圖3的模組10可對應於圖1的模組5。換句話說，圖3中的視圖可以被視為表示從圖1中所示的模組5下方觀察到的圖1中的模組5的視圖。
繼續參考圖3，外部接觸圖案11設置有複數個接觸焊墊，這些接觸焊墊暴露在模組10的一面，該模組10佈置在智慧卡中，使得外部接觸圖案11暴露在智慧卡中，用於直接接觸讀卡器(未示出)的接點。例如，外部接觸圖案11可以包括複數個接觸焊墊11a，例如六個接觸焊墊或大於兩個的任何數量的接點。較佳地，接觸焊墊佈置是根據ISO 7816-2標準設計的。連接器基板4中設有孔25、25’，允許接觸焊墊11a和晶片6之間的引線接合。孔25、25’可以是非電鍍盲孔或電鍍孔，如上所述。
在一些示例性示例中(未示出)，出於美觀目的，可以將附加接觸焊墊11b放置在印刷電路基板4的第二面(即，在包含外部接觸圖案11的一面)。附加接觸焊墊11b也可以通過電鍍孔23電性連接到天線(位於基板4的第一面)，並且電性連接到位於更靠近晶片著陸區的第二電鍍孔21c。如下面將詳細描述的，第二電鍍孔21c還鏈接到連接線21，連接線21還包括端子21a和21b，端子21a和21b被配置為通過引線接合將IC晶片6連接到天線。在此配置中，天線13a的起始端子或最外部端子因此經由電鍍孔23、21c和接觸焊墊11b電性連接到接合焊墊21a、21b。晶片可以引線接合到焊墊21a、21b之一者。這允許將晶片6連接到天線的外部焊墊13a而不需要使用太脆弱和昂貴的長引線。
根據本揭露的一些說明性實施例，天線佈線圖案13可以設置有至少一個繞組匝(winding turn)13b，其在天線佈線圖案13的端子13a和13c之間連續延伸。例如，天線佈線圖案13可以是平面螺旋纏繞線圈圖案，其外部端子
係對應端子13a，內部端子係由端子13c提供。例如並且如圖3所示，繞組匝13b可以表示天線佈線圖案13的最內部繞組，最內部繞組在其一端處電性連接到端子13c。
繼續參考圖3，模組10可以包括至少一個天線路徑部分(在圖3的圖示中由路徑部分15、17和19之一者表示)，當連接到內部天線端子時，其作用是將天線佈線圖案13的路徑長度增加至少一個天線路徑部分的路徑長度。在圖3的圖示中，提供了三個天線路徑部分15、17和19，但這並不限制本揭露的範圍，而是可以形成一個、兩個或多於三個路徑部分。
如圖3所示，天線路徑部分15、17和19可以表示相對於天線佈線圖案13的附加路徑部分，它們適於允許沿著最內部繞組13b延續天線佈線圖案13的螺旋線圈圖案。然而，這不對本揭露構成任何限制並且天線路徑部分15、17和19可以設置為最外部繞組部分，從端子13a開始，在天線佈線圖案13的最外部繞組之外環繞天線佈線圖案13。本技術領域中具有通常知識者將理解，天線路徑部分15、17和19中的每一個被形成為模組10的表面中的不同佈線軌道，即，沒有與天線佈線圖案13的直接物理接觸。換句話說，每個天線路徑部分15、17和19表示連續延伸的導體，其在每個路徑部分的兩個端子之間連續延伸。
例如，天線路徑部分15由在端子15a和端子15b之間連續延伸的導電路徑給出。例如，端子15a和15b可以彼此相鄰定位，使得天線路徑部分15環繞位於天線佈線部分13內的模組10的表面的一部分。因此，天線路徑部分15可以代表一個繞組匝或匝的至少一部分，其可以被添加到天線佈線圖案，使得天線佈線圖案13可以延伸，將端子13c連接到端子15a，以與天線路徑部
分15實現的繞組數相應地增加至少一個繞組數。這樣，天線路徑部分15對天線佈線圖案13的電感的貢獻可以被良好地定義。
例如，天線路徑部分17由在端子17a和端子17b之間連續延伸的導電路徑給出。例如，端子17a和17b可以彼此相鄰定位，使得天線路徑部分17環繞位於天線佈線部分13內的模組10的表面的一部分。因此，天線路徑部分17可以代表一個繞組匝或匝的至少一部分，其可以被添加到天線佈線圖案，使得天線佈線圖案13可以延伸，將端子13c連接到端子17a，以與天線路徑部分17實現的繞組數相應地增加至少一個繞組數。這樣，天線路徑部分17對天線佈線圖案13的電感的貢獻可以被良好地定義。
例如，天線路徑部分19由在端子19a和端子19c或19d之間連續延伸的導電路徑給出。例如，端子19a、19c和19d可以彼此相鄰定位，使得天線路徑部分19環繞位於天線佈線部分13內的模組10的表面的一部分。因此，天線路徑部分19可以代表一個繞組匝或匝的至少一部分，其可以被添加到天線佈線圖案，使得天線佈線圖案13可以延伸，將端子13c連接到端子19a，以與天線路徑部分19實現的繞組數相應地增加至少一個繞組數。這樣，天線路徑部分19對天線佈線圖案13的電感的貢獻可以被良好地定義。
在下面描述的一些說明性實施例中，天線路徑部分15、17和19中的一個或多個可以串聯連接到天線圖案13以便調整天線的電感。例如，其中天線圖案13連接到天線路徑部分19的配置是可能的。例如，其中天線圖案13連接到天線路徑部分15和19的配置是可能的。例如，天線圖案13連接到天線路徑部分15、17和19的配置也是可能的。換句話說，必須理解天線圖案13和
天線路徑部分15、17和19的任何組合都是可能的，以便增加印刷電路的天線的總長度。
根據本公開的一些示例性實施例，如圖3所示，端子13c、15a、15b、17a、17b、19a、19c和19d可以完全被天線佈線圖案13包圍。因此，可以實現模組10中天線佈線圖案13的有利佈局，其中端子13c至19d之一(表示增加的天線的最內部的端子或末端端子)連接到模組10的晶片6，其佈置在由天線佈線部分13包圍的模組10的表面部分內的晶片著陸區中。
繼續參考圖3，天線路徑部分19可以連接到連接線19b，該連接線19b具有至少兩個端子19c和19d，用於連接到IC晶片6。特別地，取決於晶片配置(例如晶片設計和晶片電容)，至少兩個端子19c或19d中的僅一個可以用於將天線連接到晶片6。事實上，根據晶片製造商的不同，用於連接天線的晶片焊墊和用於連接外部接點的晶片焊墊的位置會有所不同。因此，具有不同的接合焊墊19c、19d允許選擇最佳的引線接合配置並且避免交叉引線和潛在的短路。較佳地，連接線19b可以形成為界定封裝區的圓形或半圓形線的形狀。
在本文的一些說明性示例中，連接線19b可以在天線佈線圖案13和晶片著陸區之間的印刷電路基板4的表面部分中延伸，並且連接線19b可以界定包括晶片6的封裝區。因此，連接線19b可以良好定義的方式對天線佈線圖案13的電感做出貢獻。
必須理解，僅在其中通過至少將其連接到附加天線路徑19來修改天線佈線圖案13的那些配置中，才使用端子19c、19d將天線連接到IC晶片6。然而，在那些不需要通過將其連接到至少一個附加天線路徑15、17、19、15、
17、19來延伸天線佈線圖案的配置中，也可以將晶片端子直接連接到天線佈線圖案13的端子13c。
較佳地，佈置在印刷電路基板4的第一表面上的IC晶片6和引線接合連接可以由封裝樹脂保護。
可以形成另一條連接線21，連接線21代表部分環繞晶片著陸區的圓形線。例如，連接線19b和21可以與圖3的圖示中的包圍封裝區的圓互補。連接線21可以包括端子21a和21b，它們可以表示允許天線佈線圖案13和IC晶片6的引線接合連接的引線接合焊墊。事實上，根據IC晶片配置，用於連接天線的晶片焊墊和用於連接外部接點的晶片焊墊的位置會有所不同。因此，只有端子21a或21b中的一個可以連接到晶片6，即允許最佳引線接合配置並因此避免交叉引線和潛在短路的端子。
連接線21還可以包括電鍍孔21c。電鍍孔21c用於將天線13a的最外部端子電性連接到端子21a和21b，從而電性連接到晶片6。事實上，天線端子13a可以通過電鍍孔23連接到外部接觸焊墊11b，並且外部接觸焊墊11b可以通過電鍍孔21c連接到端子21a和21b。晶片6可以通過引線鍵合連接到端子21a、21b之一者。這樣一來，晶片6和端子13a之間就不需要使用長引線，因為長引線難以處理並且會增加生產成本。本技術領域中具有通常知識者清楚的是，連接線21也可以良好定義的方式對天線佈線圖案13的電感做出貢獻。
在本文的一些說明性示例中，天線佈線圖案13可具有至少9mm的寬度W尺寸，較佳地大約11mm，或大約17mm或大約22mm。因此，可以採用具有更大寬度範圍的天線佈線圖案。
參見圖4，示意性地示出了根據本揭露的一些示例性實施例的模組30的俯視圖，其中未示出印刷電路基板4以便不混淆以下模組功能的描述，即印刷電路基板隱藏在圖4的圖示中。換句話說，圖4中的圖示僅顯示模組30的電性特徵，即模組30的電性元件的佈局。圖4中的圖示是其上形成有天線佈線圖案33的模組30的一面的俯視圖，而外部接觸圖案31設置在模組30的相對面上。
在一些說明性實施例中，圖4的模組30可對應於圖1的模組5。換句話說，圖4中的視圖可以被視為表示從圖1中所示的模組5下方觀察到的圖1中的模組5的視圖。
繼續參考圖4，外部接觸圖案31設置有複數個接觸焊墊，這些接觸焊墊暴露在模組30的一面，該模組30佈置在智慧卡中，使得外部接觸圖案31暴露在智慧卡中，用於直接接觸讀卡器(未示出)的接點。例如，外部接觸圖案31可以包括複數個接觸焊墊31a，例如六個接觸焊墊或大於兩個的任何數量的接點。較佳地，接觸焊墊佈置是根據ISO 7816-2標準設計的。孔45、45’設置在連接器基板4中，允許接觸焊墊31a和晶片6之間的引線接合。如上所述，孔45、45’可以是非電鍍盲孔或電鍍孔。
在一些示例性示例中(未示出)，出於美觀目的，可以將附加接觸焊墊31b放置在印刷電路基板4的第二面(即，在包含外部接觸圖案31的一面)上。附加接觸焊墊11b也可以通過電鍍孔43電性連接到天線端子33a(位於基板4的第一面)，並且電性連接到更靠近晶片著陸區的第二電鍍孔41c。
圖4所示的模組30的附加接觸焊墊31b、電鍍孔43和第二電鍍孔41c的結構和功能對應於圖3所示的模組10的附加接觸焊墊11b、電鍍孔23
和第二電鍍孔21c的結構和功能及其相關描述；因此，為了避免重複，這裡不再詳細描述它們的結構和功能。
根據本揭露的一些說明性實施例，天線佈線圖案33可以設置有至少一個繞組匝33b，其在天線佈線圖案33的端子33a和33c之間連續延伸。例如，天線佈線圖案33可以是平面螺旋纏繞線圈圖案，其外部端子係對應端子33a，內部端子係由端子33c提供。例如並且如圖4所示，繞組匝33b可以代表天線佈線圖案33的最內部繞組，最內部繞組在其一端部電性連接到端子33c。
如圖4所示，天線佈線圖案33可以形成為在圖示的俯視圖中與外部接觸圖案31部分重疊。也就是說，模組30的尺寸可以非常緊湊並且天線佈線圖案33可以適應於模組30的期望尺寸。例如，模組30的寬度可以基本上對應於外部接觸圖案31的寬度(寬度被理解為匹配沿著圖4的圖示中的垂直方向的尺寸)。可選地，長度尺寸(垂直於寬度尺寸)可以相對較長，以補償在選擇窄寬度時天線佈線圖案33所覆蓋的區域的任何損失。這代表了關於圖4所公開的實施例與上面關於圖3所描述的實施例相比的差異，其中圖3中模組10對應的寬度尺寸大於圖3中外部接觸圖案11的寬度。
繼續參考圖4，模組30可以包括至少一個天線路徑部分(在圖4的圖示中由路徑部分35、37和39之一者表示)，當連接到內部天線端子時，其作用是將天線佈線圖案33的路徑長度增加至少一個天線路徑部分的路徑長度。在圖4的圖示中，提供了三個天線路徑部分35、37和39，但這並不限制本公開的範圍，而是可以形成一個、兩個或多於三個路徑部分。
如圖4所示，天線路徑部分35、37和39可以表示相對於天線佈線圖案33的附加路徑部分，它們適於允許沿著最內部繞組33b延續天線佈線圖案
33的螺旋線圈圖案。然而，這不對本揭露構成任何限制並且天線路徑部分35、37和39可以設置為最外部繞組部分，從端子33a開始，在天線佈線圖案33的最外部繞組之外環繞天線佈線圖案33。本技術領域中具有通常知識者將理解，天線路徑部分35、37和39中的每一個被形成為模組30的表面中的不同佈線軌道，即，沒有與天線佈線圖案33的直接物理接觸。換句話說，每個天線路徑部分35、37和39表示連續延伸的導體，其在每個路徑部分的兩個端子之間連續延伸。
例如，天線路徑部分35由在端子35a和端子35b之間連續延伸的導電路徑給出。例如，端子35a和35b可以彼此相鄰定位，使得天線路徑部分35環繞位於天線佈線部分33內的模組30的表面的一部分。因此，天線路徑部分35可以代表一個繞組匝或匝的至少一部分，其可以被添加到天線佈線圖案，使得天線佈線圖案33可以延伸，將端子33c連接到端子35a，以與天線路徑部分35實現的繞組數相應地增加至少一個繞組數。這樣，天線路徑部分35對天線佈線圖案33的電感的貢獻可以被良好地定義。
例如，天線路徑部分37由在端子37a和端子37b之間連續延伸的導電路徑給出。例如，端子37a和37b可以彼此相鄰定位，使得天線路徑部分37環繞位於天線佈線部分33內的模組30的表面的一部分。因此，天線路徑部分37可以代表一個繞組匝或匝的至少一部分，其可以被添加到天線佈線圖案，使得天線佈線圖案33可以延伸，將端子33c連接到端子37a，以與天線路徑部分37實現的繞組數相應地增加至少一個繞組數。這樣，天線路徑部分37對天線佈線圖案33的電感的貢獻可以被良好地定義。
例如，天線路徑部分39由在端子39a與端子39c和39d之一之間連續延伸的導電路徑給出。例如，端子39a、39c和39d可以彼此相鄰定位，使
得天線路徑部分39環繞位於天線佈線部分33內的模組30的表面的一部分。因此，天線路徑部分39可以代表一個繞組匝或匝的至少一部分，其可以被添加到天線佈線圖案，使得天線佈線圖案33可以延伸，將端子33c連接到端子39a，以與天線路徑部分39實現的繞組數相應地增加至少一個繞組數。這樣，天線路徑部分39對天線佈線圖案33的電感的貢獻可以被良好地定義。
必須理解的是，同樣對於圖4配置的模組30，可以採用天線佈線圖案33與任何天線路徑部分35、37和39的任何組合來延伸天線佈線圖案33的長度並且使其電感適應期望值。
根據本揭露的一些說明性實施例，如圖4所示，端子33c、35a、35b、37a、37b、39a、39c和39d可以完全被天線佈線圖案33包圍。因此，可以實現模組30中天線佈線圖案33的有利佈局，其中端子33c至39d之一者被佈置為與模組30的晶片6接觸，晶片6佈置在由天線佈線部分33包圍的模組30的表面部分內的晶片著陸區中。
繼續參考圖4，天線路徑部分39可以連接到連接線39b，該連接線39b具有至少兩個端子39c和39d，用於連接到IC晶片6。特別地，取決於晶片配置，至少兩個端子39c或39d之一者可用於將天線連接到晶片6。事實上，根據晶片製造商的不同，用於連接天線的晶片焊墊和用於連接外部接點的晶片焊墊的位置各不相同。因此，具有不同的焊墊39c、39d允許選擇最佳的引線接合配置並避免交叉引線和潛在的短路。較佳地，連接線39b可以形成為限定封裝區的圓形或半圓形線的形狀。
在本文的一些說明性示例中，連接線39b可以在天線佈線圖案13和晶片著陸區之間的印刷電路基板4的表面部分中延伸，並且連接線39b可以
界定包括晶片6的封裝區。因此，連接線39b可以以良好定義的方式對天線佈線圖案13的電感做出貢獻。
必須理解，僅在其中通過至少將其連接到附加天線路徑39來修改天線佈線圖案33的那些配置中，使用端子39c、39d將天線連接到IC晶片6。然而，在那些不需要通過將其連接到至少一個附加天線路徑35、37、39來延伸天線佈線圖案的配置中，也可以將IC晶片6直接連接到天線佈線圖案33的端子33c。
如圖4所示，模組30還可以包括一個或多個接合孔45，實現沿模組30的厚度方向延伸的垂直互連(在圖4的圖示中，孔表示基本上沿圖示紙面的法線方向延伸的互連元件)。孔45可以是電鍍孔或非電鍍孔，並且可以對應於參考圖2a、2b和3描述的孔25、25’。
在這裡的一些說明性示例中，天線佈線圖案33可以具有至少9mm的寬度尺寸W，較佳地大約11mm，或大約17mm，或大約22mm。因此，可以採用具有更大寬度範圍的天線佈線圖案。參照圖5至7，將討論模組的不同佈局。特別是，圖5至圖7示出了用於接收晶片6的晶片著陸區處的模組10的一部分的放大圖。
圖5示意性地示出模組的佈局50，例如上文關於圖3和4所描述的模組10和30之一者，其中，圖5中的視圖示出晶片60安裝到模組上的晶片著陸區及其周圍的放大部分。佈局50包括類似於如上所述的天線佈線圖案13和33中的至少一個的天線佈線圖案53。天線佈線圖案53的放大部分示出了終止於端子焊墊53c的天線佈線圖案的最內部繞組的一部分，端子焊墊53c類似於上面關於圖3和4所描述的端子焊墊13c或33c。佈局50還包括天線路徑部分55、
57和59形式的至少一個天線路徑部分。天線路徑部分55、57和59中的每一個可以對應於上面關於圖2和圖3所描述的天線路徑部分15、17、19和35、37和39中的至少一個。也就是說，天線路徑部分55在端子55a和端子55b之間連續延伸。類似地，天線路徑部分59在端子59a和包括引線接合焊墊59b的引線接合焊墊佈置之間延伸。天線路徑部分59可以對應於上面關於圖2和圖3所描述的天線路徑部分19和39中的至少一個，特別地類似地包括一個或多個引線接合焊墊和連接線，如上所述。
繼續參考圖5，佈局50還包括一個或多個孔65，其類似於上文關於圖3和圖4所描述的孔25、25’、45和45’。孔65可以用作引線接合孔，用於容納將一面上的晶片60連接到另一面上的外部圖案(未示出)的引線。或者，在電鍍孔65的情況下，引線接合焊墊可位於孔65旁邊並與其連接，以便與連接到IC晶片60的引線和外部圖案(未示出)建立電性連接。另外，天線佈線圖案的引線接合焊墊可以連接到晶片60的天線焊墊：例如，晶片60的天線焊墊62b可以連接到最外面的天線端子53a(圖5中未表示)的焊墊或者連接到電性連接到天線端子53a的焊墊61b。
本技術領域中具有通常知識者將理解佈局50被設計為與多種類型的晶片相容，例如由NXP、英飛凌(Infineon)和STM供應商提供者。可以通過適當地連接端子53a至59a中的至少兩個端子來調整天線佈線圖案53的電感。例如，圖5顯示了端子53c和59a之間的電性互連，從而將天線佈線圖案53的最內部繞組與天線路徑部分59連接起來。端子53c和59a之間的互連可以通過引線接合實現，如相應的引線接合連接所示。根據圖5所示的配置，由於天線佈
線圖案53連接到天線路徑部分59，因此天線的所得電感適於與晶片60的電容相匹配，用以設定模組的非接觸功能的期望諧振頻率。
根據一些特殊的說明性示例，晶片60可以例如是英飛凌(Infineon)提供的具有78pF電容的晶片類型。
圖6示意性地示出模組的佈局70，模組係例如如上文關於圖3和4所描述的模組10和30之一，其中圖6中的視圖示出晶片80安裝到模組的晶片著陸區處和周圍的放大部分。佈局70包括與上述天線佈線圖案13和33中的至少一個類似的天線佈線圖案73。天線佈線圖案73的放大部分示出天線佈線圖案的最內部繞組的一部分，其終止於類似於端子焊墊13c或33c的端子焊墊73c。佈局70還包括天線路徑部分75、77和79形式的至少一個天線路徑部分。天線路徑部分75、77和79中的每一個可以對應於上面關於圖2和圖3所描述的天線路徑部分15、17、19和35、37和39中的至少一個。也就是說，天線路徑部分75在端子75a和端子75b之間連續延伸。類似地，天線路徑部分79在端子79a和包括引線接合焊墊79b的引線接合焊墊佈置之間延伸。天線路徑部分79可以對應於上面關於圖3和4描述的天線路徑部分19和39中的至少一個，具體地類似地包括如上所述的一個或多個引線接合焊墊和連接線。
繼續參考圖6，佈局70進一步包括一個或多個孔85，其類似於上文關於圖3和圖4所描述的孔25、25’、45和45’。
本技術領域中具有通常知識者將理解到，佈局70被設計為相容多種類型的晶片，例如由NXP、英飛凌(Infineon)和STM所提供者。可以通過適當地連接端子73a至79a中的至少兩個來調整天線佈線圖案的電感。例如，圖6顯示了端子73c和75a與端子75b和79a之間的電性互連，從而將天線佈線圖案
73的最內部繞組與天線路徑部分75和79連接起來。端子73c和75a與端子75b和79a之間的互連可以通過引線接合實現，如相應的引線接合連接所示。因此，天線佈線圖案73連接到天線路徑部分75和79並且所產生的電感適於與晶片80的電容相匹配以設置模組的非接觸功能的期望諧振頻率。
根據一些特殊的說明性示例，晶片80可以是例如STM提供的具有68pF電容的晶片類型。
圖7示意性地示出模組的佈局90，例如上文關於圖3和4所描述的模組10和30之一，其中，圖7中的視圖示出晶片著陸區處及其周圍的放大部分，晶片100被安裝到模組上。佈局90包括類似於如上所述的天線佈線圖案13和33中的至少一個的天線佈線圖案93。天線佈線圖案93的放大部分顯示了天線佈線圖案的最內部繞組的一部分，其終止於端子焊墊93c，該端子焊墊類似於上面關於圖3和圖4描述的端子焊墊13c和33c。佈局90還包括天線路徑部分95、97和99形式的至少一個天線路徑部分。天線路徑部分95、97和99中的每一個可以對應於天線路徑部分15、17、19和35、37和39中的至少一個，如上文關於圖3和4所描述的。也就是說，天線路徑部分95在端子95a和端子95b之間連續延伸。類似地，天線路徑部分99在端子99a和包括引線接合焊墊99b的引線接合焊墊佈置之間延伸。天線路徑部分99可對應於上文關於圖3和圖4所描述的天線路徑部分19和39中的至少一者，具體地類似地包括如上所述的一個或一個以上的引線接合焊墊和連接線。
繼續參考圖7，佈局90進一步包括一個或多個孔105，其類似於上文關於圖3和圖4所描述的孔25、25’、45和45’。
本技術領域中具有通常知識者可以理解到，佈局90被設計為相容多種類型的晶片，例如由NXP、英飛凌(Infineon)和STM供應商所提供者。可以通過適當地連接端子93a至99a中的至少兩個來調整天線佈線圖案的電感。例如，圖7顯示了端子93c和95a之間、端子95b和97a之間以及端子97b和99a之間的電性互連，從而將天線佈線圖案93的最內部繞組與天線路徑部分99連接起來。端子93c和95a之間、端子95b和97a之間以及端子97b和99a之間的互連可以通過引線接合實現，如相應的引線接合連接所示。因此，天線佈線圖案93連接到天線路徑部分95、97、99並且所產生的電感適於與晶片100的電容相匹配以用於設置模組的非接觸功能的期望諧振頻率。
根據一些特殊示例，晶片100例如可以是NXP提供的具有56pF電容的晶片類型。
因此，圖5至圖7的實施例表明，模組佈局中靠近晶片著陸區的端子允許天線佈線圖案和連接線圖案與晶片之間的引線接合連接，而與特定的晶片類型以及晶片上之引線接合焊墊的相應圖案無關。
綜上所述，提出了將智慧卡的接觸式和非接觸式特徵整合到一個模組中，從而消除了將引線天線嵌入卡體的需要。因此，可以通過將天線路徑部分與天線佈線圖案連接以增加天線佈線圖案的路徑長度以將天線佈線圖案的電感匹配到一期望值來匹配諧振頻率。這允許印刷電路與僅一種設計的多個晶片相容。生產與多種晶片引線相容的單一印刷電路的優點是簡化了膠帶製造商的流程(只需要一套工具)和簡化模組生產商的物流(只需要處理一個參考)。
因此，可以選擇不同的材料，不限於通常用於智慧卡的特定類型的塑料材料。此外，可以在單層卡體中使用根據本揭露的模組，該卡體具有從0.5
到1.0mm的範圍內的厚度，例如對於標準ID1卡而言是已知的大約0.76mm。在製造智慧卡時，通過將不同的層層壓在一起、或者通過由單塊材料形成卡體、在卡體中的非接觸特徵的天線將被放置的位置處形成開口以及將帶有天線的模組整合到開口中，從而提供智慧卡的卡體，例如預先層壓體。因此，提供了一種作為智慧卡的天線和晶片裝置，其中天線和晶片整合在同一基板中作為單個實體。
根據本揭露的一些說明性實施例，捲對捲式膠帶可用於智慧卡的製造過程中，該捲對捲式膠帶包括至少一個如上文關於圖2至6所述的模組。在本文的一些說明性示例中，捲對捲式膠帶的膠帶可以具有大約35mm的寬度，並且具有大於9mm、較佳地大約14mm的寬度的模組可以以最佳方式佈置在膠帶中。
此處使用的術語僅用於描述特定實施例的目的，並不旨在限制本揭露。如本文所用，單數形式“一”、“一個”和“該”旨在也包括複數形式，除非上下文另有明確說明。還應理解，術語“包括”和/或“包含”在本說明書中使用時，指定了所陳述的特徵、整數、步驟、操作、元素和/或元件的存在，但不排除存在或添加一個或多個其他特徵、整數、步驟、操作、元素、元件和/或其群組。“可選”或“可選擇地”是指隨後描述的事件或情況可能發生也可能不發生，並且描述包括事件發生的情況和不發生的情況。
如本文貫穿說明書和申請專利範圍所使用的近似語言可用於修改任何可能允許變化而不會導致與其相關的基本功能發生變化的定量表示。因此，由諸如“約”、“大約”和“基本上”之類的一個或多個術語修飾的值不限於指定的精確值。在至少一些情況下，近似語言可以對應於用於測量該值的儀器的精度。此處和整個說明書和申請專利範圍，範圍限制可以組合和/或互換，這
樣的範圍被識別並且包括其中包含的所有子範圍，除非上下文或語言另有說明。應用於一範圍的特定值的“大約”適用於兩個值，除非另外依賴於測量該值的儀器的精度，否則可能表示所述值的+/- 10%。
以下申請專利範圍中的所有手段或步驟功能元件的相應結構、材料、行為和等同物旨在包括與其他明確要求保護的元件組合以執行功能的任何結構、材料或行為。已經出於說明和描述的目的呈現了本揭露的描述，但並不意在窮舉或限於所揭露形式的揭露。在不脫離本公開的範圍和精神的情況下，許多修改和變化對本技術領域中具有通常知識者而言將是顯而易見的。實施例的選擇和描述是為了最佳地解釋本揭露的原理和實際應用，並使其他本技術領域中具有通常知識者能夠理解具有適合於預期的特定用途的各種修改的各種實施例的揭露。
10:雙介面模組、模組、雙面模組
11:外部接觸圖案
11a:外部接觸焊墊、接觸焊墊、焊墊
11b:附加接觸焊墊、外部接觸焊墊、接觸焊墊
13:天線圖案、天線佈線圖案、天線、天線佈線部分
13a:天線、天線端子、端子、外部焊墊、焊墊
13b:繞組匝、最內部繞組
13c:焊墊、端子、端子焊墊
15:路徑部分、天線路徑部分、附加天線路徑
15a:端子
15b:端子
17:路徑部分、天線路徑部分、附加天線路徑
17a:端子
17b:端子
19:路徑部分、天線路徑部分、附加天線路徑
19a:端子
19b:連接線
19c:端子、接合焊墊
19d:端子、接合焊墊
21:連接線
21a:端子、接合焊墊
21b:端子、接合焊墊
21c:第二電鍍孔、電鍍孔
23:電鍍孔
25:孔
25’:孔、電鍍孔
Claims (18)
- 一種整合至智慧卡的印刷電路，包括：印刷電路基板，係具有兩個面；至少一個繞組的天線佈線圖案，係位於該印刷電路基板的第一面上且在第一端子與第二端子之間連續延伸；以及至少一個天線路徑部分，係在第三端子與第四端子之間連續延伸；其中，該至少一個天線路徑部分係配置為將該天線佈線圖案的路徑長度增加該至少一個天線路徑部分的路徑長度，使得如果該至少一個天線路徑部分連接到該天線佈線圖案，則形成具有起始端子和終止端子的增加的天線佈線圖案。
- 如請求項1所述的印刷電路，其中，該天線佈線圖案和該至少一個天線路徑部分在沒有任何物理接觸的情況下形成。
- 如請求項1或2所述的印刷電路，其中，該天線佈線圖案和該至少一個天線部分係形成在該印刷電路基板的第一表面上。
- 如請求項3所述的印刷電路，復包括至少一個接觸焊墊，係在與該第一表面相對的第二表面上形成外部接觸圖案。
- 如請求項1至4中任一項所述的印刷電路，其中，當該第一端子和該第二端子之一者與該第三端子和該第四端子之一者電性連接時，該至少一個天線路徑部分將該天線佈線圖案的繞組數增加至少一個。
- 如請求項5所述的印刷電路，其中，通過將該第一端子和該第二端子之一者與該第三端子和該第四端子之一者引線接合來實現該電性連接。
- 如請求項1至6中任一項所述的印刷電路，其中，該第二端子至該第四端子完全被該天線佈線圖案包圍。
- 如請求項1至7中任一項所述的印刷電路，復包括第一連接線，該第一連接線包括至少一個附加端子，該至少一個附加端子被配置為將該增加的天線的該起始端子與IC晶片連接。
- 如請求項1至8中任一項所述的印刷電路，復包括第二連接線，該第二連接線包括至少一個輔助端子，該至少一個輔助端子被配置為將該增加的天線的該終止端子與IC晶片連接。
- 如請求項1至9中任一項所述的印刷電路，其中，該天線佈線圖案具有至少9mm的寬度，例如，11mm、或17mm、或22mm，和/或短於30mm的長度。
- 一種包括如請求項1至10中任一項所述的印刷電路的模組，復包括接附在晶片著陸區上的IC晶片，其中，該IC晶片係位於該印刷電路基板的該第一面上，並包括至少兩個天線焊墊，該至少兩個天線焊墊通過引線接合而電性連接至該增加的天線的該起始端子和該終止端子。
- 如請求項11所述的模組，當包括請求項4的印刷電路時，其中，位於該第一面上的該IC晶片的該兩個天線焊墊中的至少一者通過電鍍孔連接至位於該第二面上的該至少一個接觸焊墊，並且該至少一個接觸焊墊通過第二電鍍孔進一步連接到放置在該第一面上的該增加的天線的該起始端子，使得該IC晶片通過該外部接觸圖案連接到該增加的天線的該起始端子。
- 如請求項11或12所述的模組，其中，該IC晶片與至少一條接合引線被封裝膠體封裝。
- 一種智慧卡，包括卡體和如請求項1至10中任一項所述的印刷電路或如請求項11至13中任一項所述的模組。
- 如請求項14所述的智慧卡，其中，該卡體係由如木材、金屬或陶瓷的非塑料材料製成。
- 一種用於智慧卡製造過程的捲對捲式膠帶，其中，該捲對捲式膠帶包括至少一個如請求項1至10中任一項所述的印刷電路。
- 一種用於智慧卡製造過程的捲對捲式膠帶，其中，該捲對捲式膠帶包括至少一個如請求項11至13中任一項所述的模組。
- 如請求項16或17所述的捲對捲式膠帶，其中，該膠帶的寬度為35mm。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/IB2021/000681 WO2023052804A1 (en) | 2021-09-29 | 2021-09-29 | Printed circuit for integration into a smart card, smart card with such a printed circuit and reel-to-reel tape for use in a fabrication process of a smart card |
| WOPCT/IB2021/000681 | 2021-09-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202321989A true TW202321989A (zh) | 2023-06-01 |
| TWI828343B TWI828343B (zh) | 2024-01-01 |
Family
ID=78725532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111137067A TWI828343B (zh) | 2021-09-29 | 2022-09-29 | 整合至智慧卡的印刷電路、具有印刷電路的智慧卡、及用於智慧卡製造過程的捲對捲式膠帶 |
Country Status (4)
| Country | Link |
|---|---|
| KR (1) | KR20240025690A (zh) |
| CN (1) | CN117769709A (zh) |
| TW (1) | TWI828343B (zh) |
| WO (1) | WO2023052804A1 (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000099674A (ja) * | 1998-09-18 | 2000-04-07 | Toppan Printing Co Ltd | 非接触伝達機構付ｉｃカード |
| US8618993B2 (en) * | 2006-10-26 | 2013-12-31 | Electronics And Telecommunications Research Institute | Loop antenna |
| FR2994005B1 (fr) | 2012-07-25 | 2017-05-26 | Microconnections Sas | Module electronique pour carte a puce et circuit imprime pour la realisation d'un tel module |
| US10762413B2 (en) * | 2012-08-30 | 2020-09-01 | Féinics Amatech Teoranta | Booster antenna configurations and methods |
| US10224601B2 (en) * | 2012-09-06 | 2019-03-05 | Panasonic Intelletual Property Management Co., Ltd. | Antenna device and communications device |
| FR3013504B1 (fr) | 2013-11-18 | 2022-06-10 | Interplex Microtech | Procede de fabrication d'un support d'une puce electronique, support de puce et ensemble de tels supports |
| WO2015128188A2 (en) * | 2014-02-27 | 2015-09-03 | Féinics Amatech Teoranta | Rfid transponder chip modules |
-
2021
- 2021-09-29 KR KR1020247003672A patent/KR20240025690A/ko unknown
- 2021-09-29 CN CN202180101167.5A patent/CN117769709A/zh active Pending
- 2021-09-29 WO PCT/IB2021/000681 patent/WO2023052804A1/en active Application Filing
-
2022
- 2022-09-29 TW TW111137067A patent/TWI828343B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI828343B (zh) | 2024-01-01 |
| CN117769709A (zh) | 2024-03-26 |
| WO2023052804A1 (en) | 2023-04-06 |
| KR20240025690A (ko) | 2024-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10839282B2 (en) | RFID transponder chip modules, elements thereof, and methods | |
| US9489613B2 (en) | RFID transponder chip modules with a band of the antenna extending inward | |
| US9634391B2 (en) | RFID transponder chip modules | |
| US9622359B2 (en) | RFID transponder chip modules | |
| US5880934A (en) | Data carrier having separately provided integrated circuit and induction coil | |
| US9272370B2 (en) | Laser ablating structures for antenna modules for dual interface smartcards | |
| US5598032A (en) | Hybrid chip card capable of both contact and contact-free operation and having antenna contacts situated in a cavity for an electronic module | |
| US20150269474A1 (en) | Rfid transponder chip modules | |
| JP2002535784A (ja) | ループアンテナを備えたチップカードと結合されるマイクロモジュール | |
| WO2015128188A2 (en) | Rfid transponder chip modules | |
| JP2022074124A (ja) | はんだ付けされる電子部品を備えるチップカードモジュールを製造するための方法 | |
| CN112930540A (zh) | 芯片卡的电子模块 | |
| EP0598497A1 (en) | Metal-core-type multi-layer lead frame | |
| TWI828343B (zh) | 整合至智慧卡的印刷電路、具有印刷電路的智慧卡、及用於智慧卡製造過程的捲對捲式膠帶 | |
| US20230196053A1 (en) | Method for Electrochemical Metallization of a Double-Sided Electrical Circuit for a Smart Card and Electrical Circuit Produced Using Said Method | |
| JP4240990B2 (ja) | Ｉｃモジュール回路基板 | |
| EP1249787A1 (en) | An IC module for a portable electronic device | |
| WO2023099928A1 (en) | Printed circuit with surface mount capacitor for integration into a smart card | |
| EP3111374B1 (en) | Rfid transponder chip modules | |
| TWI781699B (zh) | 用於智慧卡晶片模組之電路、智慧卡晶片模組及製造智慧卡晶片模組之方法 | |
| CN210516715U (zh) | 智能卡模块 | |
| JP2002207982A (ja) | 接触非接触両用ｉｃモジュール及びｉｃカード | |
| JP2510520B2 (ja) | Ｉｃカ−ドおよびｉｃカ−ド用ｉｃモジユ−ル | |
| JP2001056850A (ja) | 非接触交信機能付きｉｃモジュールと接触型非接触型共用ｉｃカード | |
| CN117730325A (zh) | 智能卡的预层合嵌体中的连接垫的线材垫设计、预层合嵌体、智能卡、形成线材垫设计的方法以及形成智能卡的方法 |