CN117769709A - 集成到智能卡中的印刷电路、具有该印刷电路的智能卡和用于智能卡的制造工艺的卷对卷带 - Google Patents

Abstract

本发明在各个方面涉及用于集成到智能卡中的印刷电路、具有这种印刷电路的智能卡以及用于智能卡的制造工艺中的卷对卷带，其中卷对卷带包括多个这种印刷电路。在一方面的一些说明性实施例中，提供了一种印刷电路，该印刷电路包括印刷电路支撑件、在第一端子和第二端子之间连续延伸的具有至少一个绕组的天线布线图案，以及在第三端子和第四端子之间连续延伸的至少一个天线路径部分。在本文中，在第三端子和第四端子之间延伸的至少一个天线路径部分各自在连接到天线布线图案、从而将至少一个被添加的天线路径部分的路径长度添加到天线布线图案的初始路径长度的情况下，可以增加天线布线图案的路径长度。

Description

集成到智能卡中的印刷电路、具有该印刷电路的智能卡和用 于智能卡的制造工艺的卷对卷带

技术领域

本发明涉及用于集成到智能卡中的印刷电路、具有这种印刷电路的智能卡和用于智能卡的制造工艺中的卷对卷带，其中卷对卷带包括多个这种印刷电路。特别地，本发明涉及一种用于双接口(DIF)智能卡的双接口印刷电路。

背景技术

智能卡越来越多地用于日常生活中，如支付卡、移动电话的SIM卡、交通卡、身份证等。人们正在努力将越来越多的功能集成到智能卡中，以使智能卡在日常生活中的应用更加通用。

典型地，智能卡包括用于将数据从智能卡的芯片传输到读卡器装置(反之亦然)的传输部件。传输部件可以是如下的接触接口，其中建立了与智能卡的外部接触元件的直接电接触，并且读卡器能够经由直接电接触与智能卡的芯片通信。与智能卡的芯片通信的另一方式是使用集成到智能卡中的天线通过非接触接口以非接触方式进行，从而允许以非接触方式与智能卡的芯片通信。

在多个当前卡的设计中，提供了双接口，从而不仅允许与智能卡的芯片进行非接触通信，而且还提供了用于直接接触智能卡的芯片的电接触，诸如设置在智能卡的卡体中用于以接触方式将智能卡与读卡器装置直接连接的外部接触等。在由智能卡的单个芯片管理接触模式和非接触模式的情况下，这种双接口传输部件通常被称为“dual”。

典型地，双接口(DIF)智能卡由诸如PVC、PVC/ABS、PET或聚碳酸酯等的硬塑料支撑体组成，该硬质塑料支撑体构成结合了一个或多于一个印刷电路的智能卡的卡体。例如，在常见方法中，天线被集成到层压体中(在智能卡的制造期间的早期阶段，即在将电子芯片集成到智能卡中之前制备的层压体，在下文中称为“预层(prelam)体”)，层压体继而被集成到卡体中。在卡体中铣削一个(或多于一个)空腔，以允许嵌入包含印刷电路和芯片的智能卡模块及其与天线的连接。

这种传统DIF智能卡的制造非常复杂，因为天线通常在第一工厂通过所谓的天线嵌体制备和集成，而智能卡印刷电路和集成模块在第二和第三工厂制造，并且在另一(第四)工厂处将预层体进一步定制为卡体并将智能卡模块集成到卡中。在本文中，嵌体是将电子装置集成在片状载体内的产品，其中在层压工艺期间，具有嵌入的电子器件的单独的层在压力和温度下熔合在一起，以形成一个均匀且耐用的片状载体。在这点上，天线嵌体被理解为导电轨道的图案，导电轨道的路径在片状载体中形成电路以发送和接收电磁信号的图案，诸如由一个或多于一个导电材料(例如，铜、铝或银)环形成的金属丝天线。

此外，当考虑不是提供塑料预层体的材料的智能卡的材料时，将金属丝天线作为嵌体嵌入到智能卡中成为问题。例如，很难在由木材、陶瓷或金属或一些其他非塑料材料形成的预层体中提供用于天线嵌体的线嵌入。

发明内容

本发明解决了提议将智能卡的接触和非接触特征集成到单个模块中的上述问题，从而消除了与提供智能卡的外部接触的接触特征分离的金属丝天线嵌体的需要。在所提出的解决方案中，特别的优点是所提出的包括天线的印刷电路的单个布局可以用于具有不同电容的多种芯片，这是因为所提出的布局允许匹配非接触特征的谐振频率，以实现与旨在与非接触特征一起集成到智能卡中的给定芯片的特定电容相匹配的期望电感。该解决方案的优点是在制造智能卡的卡体时可以使用更多种类的材料。此外，生产与各种芯片兼容的一个印刷电路实现了带制造工艺的简化(例如，仅需要一套工具)和封装模块的生产方的逻辑的简化(例如，无论使用什么芯片，只需要处理印刷电路的一种参考)。最后，由于简化了卡制造工艺(因为不需要模块和嵌体之间的互连)，因此该解决方案是有利的。

在本发明的第一方面，提供了用于集成到智能卡中的印刷电路。根据第一方面的说明性实施例，印刷电路包括：具有两个侧的印刷电路基板(诸如环氧树脂玻璃带或FR4、PET、PEN、PI等的电介质层)，位于基板的第一侧上并且在第一端子和第二端子之间连续延伸的至少一个绕组的天线布线图案，以及在第三端子和第四端子之间连续延伸的至少一个天线路径部分。在本文中，在第三端子和第四端子之间延伸的至少一个天线路径部分各自以将该至少一个被添加的天线路径部分的路径长度作为附加路径长度添加到天线布线部分的路径长度的方式，增加了天线布线图案的路径长度，从而形成具有起始端子和结束端子的增加后的天线布线图案。换句话说，天线布线图案和至少一个天线路径部分的组合形成增加后的天线布线图案，该增加后的天线布线图案包括在起始端子和结束端子之间延伸的多个绕组。例如，起始端子可以是天线的外端子，并且结束端子可以是天线的内端子。然而，起始端子也可以是天线的内端子，并且结束端子也可以是天线的外端子。

因此，至少一个天线路径部分在将天线布线图案的路径长度以至少一个天线路径部分的路径长度增加的情况下允许设置天线布线图案的期望电感，特别允许将组合的天线布线图案和至少一个天线路径部分的所得电感与要集成到印刷电路上以制造智能卡模块的芯片的电容相匹配。如第一方面所建议的所得印刷电路允许在智能卡的卡体的制造中考虑更多种类的材料。

根据第一方面的一些说明性实施例，天线布线图案和至少一个天线路径部分可以在没有任何物理接触的情况下形成。换句话说，当选择性地将天线布线图案的一个垫(pad)例如使用线接合连接或导电油墨的丝网印刷连接到至少一个天线路径部分的一个垫时，至少一个天线路径部分能够被选择性地连接到天线布线图案。因此，可以通过选择性地将至少一个天线路径部分中的一个或多于一个作为附加路径长度添加到天线布线图案中，从而在将一个或多于一个天线路径部分添加到天线路径部分的特定总长度的情况下延伸天线布线图案的路径长度，进而得到与所选总长度相对应的期望电感，来容易地调整天线布线图案的电感。未选择的天线路径部分保持未连接。

优选地，天线布线图案和至少一个天线路径部分通过标准化学蚀刻工艺制造。可替代地，天线布线图案和至少一个天线路径部分通过导电油墨印刷工艺制造。

根据第一方面的一些说明性实施例，天线布线图案和至少一个天线部分可以形成在印刷电路基板的第一表面上。因此，天线布线图案和至少一个天线路径部分可以容易地设置在非常紧凑的印刷电路的同一侧上，从而可以容易地形成天线布线图案和天线路径部分之间的互连。

根据本文的一些说明性示例，印刷电路还可以包括至少一个接触垫，该至少一个接触垫在与印刷电路基板的第一表面相对的第二表面上形成外部接触图案。因此，用于集成到智能卡中的印刷电路可以表示用于与智能卡的接触和非接触通信的双接口。

根据第一方面的一些说明性实施例，当将第一端子和第二端子之一与第三端子和第四端子之一电连接时，至少一个天线路径部分可以将天线布线图案的绕组数量增加至少一。因此，可以经由至少一个天线路径部分容易地实现天线布线图案的电感的明确定义的调整。为了连接天线和天线路径部分，可以在天线端子之一和至少一个天线路径部分的端子之一之间形成线接合连接。

在本文的一些说明性示例中，天线布线图案和至少一个天线路径部分之间的线接合连接可以由密封剂保护。

在第一方面的一些说明性实施例中，第二端子至第四端子可以被天线布线图案完全环绕。因此，可以容易地实现印刷电路的紧凑设计。

根据本文的一些说明性示例，印刷电路还可以包括第一连接线，该第一连接线包括至少一个附加端子，该至少一个附加端子被配置为将增加后的天线的起始端子与IC芯片连接。

这种配置的优点在于它是灵活的，并且其可以适应于具有不同电容的不同IC芯片，而不需要改变印刷电路设计。优选地，IC芯片被配置为包括两个天线垫：第一天线垫连接到天线的起始端子，并且第二天线垫连接到天线的结束端子。

根据本文的一些说明性示例，印刷电路可以包括沿着第一连接线放置在不同位置处的至少两个端子，各端子被配置为将天线的起始端子与IC芯片的第一天线垫连接。根据IC芯片的设计并根据IC芯片的电容，可以采用至少两个端子之一(即第一连接线的更靠近芯片的第一天线垫的端子连接)将天线的起始端子和IC芯片的第一天线垫。以这种方式，根据本发明的印刷电路可以容易地适用于具有不同接合垫位置和电容的IC芯片。

根据本文的一些说明性示例，印刷电路还可以包括第二连接线，该第二连接线包括至少一个辅助端子，该至少一个辅助端子被配置为将增加后的天线的结束端子与IC芯片连接。

这种配置的优点在于它是灵活的，并且它可以适应于具有不同电容的不同IC芯片，而不需要改变连接设计。

根据本文的一些说明性示例，印刷电路可以包括沿着第二连接线放置在不同位置处的至少两个端子，各端子被配置为将天线的结束端子与IC芯片的第二天线垫连接。根据IC芯片的设计并根据IC芯片的电容，可以采用至少两个端子之一(即第二连接线的更靠近芯片的第二天线垫的端子)将天线的结束端子与IC芯片的第二天线垫连接。以这种方式，根据本发明的印刷电路可以容易地适用于具有不同垫位置和电容的IC芯片。

对于技术人员而言清楚的是，第一连接线和第二连接线可以以明确定义的方式对天线布线部分的电感做出贡献。

在第一方面的一些说明性实施例中，IC芯片附接到印刷电路基板第一侧上的芯片着落区域上。在优选的配置中，可以在芯片和天线端子之间以及在芯片和形成外部接触图案的接触垫之间形成线接合连接。换句话说，IC芯片可以具有两个类型的垫：要连接到天线端子垫的第一类型的垫和要连接到形成外部接触图案的接触垫的第二类型的垫。在替代配置中，芯片可以通过利用倒装芯片技术而被连接到天线。

优选地，在印刷电路基板上形成电镀或非电镀接合孔，以允许放置在基板的第一侧上的IC芯片和放置在基板的第二侧上的接触垫之间的电连接。

因此，形成用于包括印刷电路、接触垫和IC芯片的智能卡的DIF模块。因此，用于双类型智能卡的DIF模块可以在具有天线布线图案的可调整电感的情况下以紧凑的形式容易地提供。

在本文的一些说明性示例中，放置在基板的第一侧上的IC芯片的两个端子至少之一可以通过第一电镀孔连接到放置在基板的第二侧上的外部接触图案的至少一个接触垫之一。此外，至少一个接触垫还可以通过第二电镀孔连接到设置在第一侧上的增加后的天线的起始端子。以这种方式，IC芯片通过外部接触图案连接到增加后的天线的起始端子。例如，第二电镀孔可以沿着第一连接线放置。

这种配置的优点是避免了芯片和天线的起始端子之间的长而脆弱的线接合，从而节省了时间和生产成本。

在本文的一些说明性示例中，IC芯片和线可以由密封剂保护。天线布线图案和附加天线路径部分之间的线接合连接也可以由密封剂保护。

在本文的一些说明性示例中，天线布线图案可以具有至少9mm、优选约11mm、或约17mm、或约22mm的宽度。

在本文的一些说明性示例中，天线布线图案可以具有短于30mm的长度，以在卷对卷生产期间适合35mm宽的带。例如，天线长度可以是约26mm，诸如26.7mm。然而，例如当在卷对卷生产期间采用宽度大于35mm(例如70mm或更大)的带的情况下，也可以生产长度长于30mm的天线布线图案。

因此，相对于现有技术，可以采用具有更大的大小范围的天线布线图案。印刷电路大小受卡大小和带大小的限制。例如，在面积为54×85.6mm的ID1卡中，天线最大面积优选约为50×80mm。

生产具有相对小尺寸的天线布线图案的优点在于，以这种方式，生产成本被优化(在卷上形成的连接器越多，制造工艺越经济)并且卡的外观被改善(印刷电路越小，卡上可见的木材或金属面越大)。

在第二方面中，提供了智能卡。在第二方面的说明性实施例中，智能卡包括卡体和包括第一方面的印刷电路的模块。因此，就卡体材料而言，智能卡不受模块的限制。例如，可以采用由诸如木材、陶瓷或金属等的非塑料材料制备的卡体作为智能卡的卡体。在由金属制成的卡体的情况下，可以在卡体中设置用于将模块容纳在凹槽中的凹槽，模块通过凹槽的电绝缘衬里和/或诸如铁氧体等的射频屏蔽材料与金属的卡体隔离。智能卡可以是双类型的。

在本发明的第三方面中，提供了用于智能卡的制造工艺中的卷对卷带。在第三方面的说明性实施例中，卷对卷带包括第一方面的至少一个印刷电路。在第三方面的其他说明性实施例中，卷对卷带包括至少一个模块，该至少一个模块包括具有IC芯片的第一方面的印刷电路。因此，可以通过在智能卡的制造工艺中使用的单个卷对卷带来提供接触特征和非接触特征。

在第三方面的一些说明性实施例中，带可以具有约35mm的宽度。因此，可以通过优化35mm带内的印刷电路和/或模块的布局来提供更大数量的印刷电路和/或模块，以与卷对卷的印刷电路和/或模块组件兼容。因此，可以提供根据本发明的印刷电路，其可以被设计成与多个类型的芯片(诸如由NXP、Infineon和STM(ST微电子)供应商制造的芯片等)兼容。

附图说明

将参考附图详细说明本发明，在附图中：

图1示意性地示出根据本发明的一些说明性实施例的具有双接口的智能卡。

图2a示意性地示出根据本发明的一些说明性实施例的具有非电镀孔的线接合配置中的双接口模块的横截面图。

图2b示意性地示出根据本发明的一些说明性实施例的具有电镀孔的线接合配置中的双接口模块的横截面图。

图3示意性地示出根据本发明的一些说明性实施例的模块的布局。

图4示意性地示出根据本发明的一些其他说明性实施例的模块的另一布局。

图5至7以模块的部分的放大视图示意性地示出用于将天线布线图案与不同类型的芯片互连的模块的不同配置。

具体实施方式

图1以分解透视图示意性地示出包括卡体3和模块5的智能卡1。模块5可以包括印刷电路(未示出)，该印刷电路被配置为经由外部接触(在图1的模块5中示意性地描绘)和诸如天线(未示出)等的非接触通信特征与智能卡1的至少一个芯片(未示出)通信。

根据一些说明性实施例，智能卡1的卡体3可以由例如塑料或非塑料材料(诸如硬塑料材料、柔性塑料材料，以及非塑料材料，诸如金属、陶瓷或木材)的任何材料制成。例如，塑料材料可以包括PVC、PVC/ABS、PET、PETG和聚碳酸酯中至少之一。换句话说，卡体3不限于特定材料，并且可以由任何材料制成，这是因为智能卡1的功能可以由集成到卡体中的模块5提供。

参考图1，模块5到智能卡1的卡体3中的集成可以通过以下方式来实现：在卡体3中形成开口7(例如通过铣削)，使得当模块5集成到卡体3中时，模块5可以容纳到开口7中。开口7可以是沿着卡体3的厚度方向部分延伸到卡体中的凹槽，或者开口7可以是延伸穿过卡体3的整个厚度的通孔。

优选地，适合模块大小的凹槽7被铣削到卡体3中，并且模块5根据标准智能卡工艺被植入。优选地，可能需要使工具适应要植入的模块的实际大小。例如，根据本发明的DIF模块5可以比标准模块的大；因此，工具必须适应要植入模块的实际大小。

模块5可以包括一个芯片(未示出)，使得智能卡1的全部功能可以集成到模块5中。在一些示例性实施例中，模块5可以包括用于实现双类型的卡的芯片(未示出)，其中该芯片(未示出)被配置为利用外部接触和非接触通信特征(未示出)通信。

根据本发明的一些说明性实施例，模块不限于特定大小，只要模块5的大小小于卡体提供的几何尺寸即可。例如，模块5的大小可以仅由卡体3的尺寸和关于智能卡1的美学外观的可选考虑一起限制。

图2a和图2b示意性地示出根据本发明的一些说明性实施例的双接口模块10的横截面图。特别地，图2a示出具有非电镀孔的线接合配置中的双接口模块10的横截面图，并且图2b示出具有电镀孔的线接合配置中的双接口模块10的横截面图。

在一些说明性实施例中，图2a和图2b的模块10可以对应于图1的模块5。

图2a的双接口模块10包括具有第一侧和第二侧的印刷电路基板4。在第一侧，形成IC芯片6和天线图案13，而在第二侧，放置外部接触垫11a。IC芯片6和接合线8由密封剂材料12保护。

孔25形成在连接器基板4中，从而允许外部接触图案11的接触垫11a和芯片6之间的线接合。图2a所示的孔25是用于线8与接触垫11a的底侧直接连接的非电镀盲孔。

根据用于生产非电镀盲孔的制造工艺，提供基板层4，并且在其第一侧上提供至少一片导电材料。导电材料可以是例如铜、铝或铜或铝的合金。基板层4的第二侧涂覆有粘合材料(未示出)。涂覆有粘合剂和导电材料的基板层4然后被打孔(例如通过机械冲压或激光)，以形成孔25和可能的侧开口(链轮孔)，侧开口用于在卷对卷工艺中引导卷筒物(web)。然后将第二片导电材料层压到基板层4的第二侧。孔25是所谓的“盲”孔，因为它们在一侧被金属箔封闭。

然后通过沉积、曝光和显影光敏树脂在这两片导电材料上影印平版印刷图案。化学蚀刻步骤用于在基板的两侧对电路进行图案化(即图2a中的垫11a、13a、13c)。然后，化学去除在蚀刻期间保护图案的树脂，并且将额外的金属层(例如镍、金、钯)可选地以电化学或化学方式沉积在蚀刻图案上和孔25的底上。

在优选的配置中，模块10的设计可以被修改，使得在封装区域中天线13的外部端子13a被放置在IC芯片6附近。这种类型的设计例如在同一申请人的专利EP 2877965 B1中公开，该专利的内容通过引用并入本文。

图2b的双接口模块10对应于图2a的双接口模块10，其不同之处仅在于孔25’的结构和线接合配置。因此，这里不再重复图2b的双接口模块10的组件(即印刷电路基板4、IC芯片6、外部接触图案11和天线图案13)的结构。

图2b所示的孔25’是电镀孔，其包括电连接到孔25’并放置在孔25’旁边的接合垫25a。事实上，电镀孔25’可能太小而不允许线接合，因此可能添加接合垫25a。然后，例如利用通过线8的线接合，将芯片6电连接到接合垫25a(并因此连接到接触垫11a)。电镀孔25’可以是盲孔或通孔，这取决于技术特征和期望的美观性。

来自同一申请人的专利US 9799598 B2中详细描述了用于实现电镀孔电路的制造工艺的示例，该专利的内容通过引用并入本文。

特别地，用于生产电镀孔25’的制造工艺不同于上述用于非电镀孔的制造工艺，这是因为电镀孔25’可以是盲孔或通孔。根据形成通孔的工艺，涂覆有粘合剂和导电材料的基板层4设置有第二层导电材料(未示出)，然后例如通过机械冲压或激光对该第二层导电材料穿孔，以形成孔25’(因此其被称为“通孔”)。在电镀孔的制造工艺中，在电镀盲孔和电镀通孔这两者的情况下，然后在孔25’的壁上电沉积一层或多层导电材料。

参考图3，其示意性地示出根据本发明的一些说明性实施例的模块10的俯视图，其中为了不模糊模块的功能的以下描述，没有示出印刷电路基板4，即基板在图3的图示中是隐藏的。换句话说，图3中的图示仅示出模块10的电特征，即模块10的电组件的布局。

图3中的图示是模块10的一侧的俯视图，在该侧上形成有天线布线图案13，而外部接触图案11设置在模块10的相对侧上。因此，模块10是双侧模块10，其通过现有技术中已知的传统制造工艺制造，并结合图2a和图2b进行描述。

在一些说明性实施例中，图3的模块10可以对应于图1的模块5。换句话说，图3中的视图可以被视为从图1所示的模块5下方表示图1中的模块5的视图。

继续参考图3，外部接触图案11设置有多个接触垫，这些接触垫暴露在模块10的一侧上，模块10布置在智能卡中，使得外部接触图案11在智能卡中暴露，以供直接接触读卡器(未示出)的接触点。例如，外部接触图案11可以包括多个接触垫11a，例如六个接触垫或大于两个的任何数量的接触垫。优选地，接触垫布置是根据ISO 7816-2标准设计的。孔25、25’设置在连接器基板4中，从而允许接触垫11a和芯片6之间的线接合。如上所述，孔25、25’可以是非电镀盲孔或电镀孔。

在一些说明性示例(未示出)中，出于美观的目的，附加接触垫11b可以放置在印刷电路基板4的第二侧(即，在包括外部接触图案11的侧)上。附加接触垫11b也可以通过电镀孔23电连接到天线(位于基板4的第一侧)，并且电连接到位于更靠近芯片着落区域的第二电镀孔21c。如下面将详细描述的，第二电镀孔21c还链接到连接线21，连接线21还包括端子21a和21b，端子21a和21b被配置为通过线接合将IC芯片6连接到天线。在该配置中，天线13a的起始端子或最外端子因此经由电镀孔23、21c和接触垫11b电连接到接合垫21a、21b。芯片可以线接合到垫21a、21b之一。这允许将芯片6连接到天线的外部垫13a，而不需要使用太脆弱和昂贵的长线。

根据本发明的一些说明性实施例，天线布线图案13可以设置有在天线布线图案13的端子13a和13c之间连续延伸的至少一个绕组匝13b。例如，天线布线图案13可以是平面螺旋缠绕线圈图案，其具有对应于端子13a的外端子和由端子13c提供的内端子。例如，如图3所示，绕组匝13b可以表示天线布线图案13的最内绕组，最内绕组在其一端电连接到端子13c。

继续参考图3，模块10可以包括至少一个天线路径部分(在图3的图示中由路径部分15、17和19之一表示)，其功能是当连接到内天线端子时，将天线布线图案13的路径长度增加至少一个天线路径部分的路径长度。在图3的图示中，提供了三个天线路径部分15、17和19，然而这并不限制本发明的范围，而是可以形成一个、两个或三个以上的路径部分。

如图3所示，天线路径部分15、17和19可以表示相对于天线布线图案13的附加路径部分，该附加路径部分适于允许沿着最内绕组13b继续天线布线图案13的螺旋线圈图案。然而，这并不对本发明构成任何限制，并且天线路径部分15、17和19可以被设置为最外绕组部分，该最外绕组部分在从端子13a开始的天线布线图案13的最外绕组的外侧环绕天线布线图案13。本领域技术人员将理解，天线路径部分15、17和19各自在模块10的表面中形成为不同的布线轨道，即不与天线布线图案13直接物理接触。换句话说，天线路径部分15、17和19各自表示在各路径部分的两个端子之间连续延伸的连续延伸导体。

例如，天线路径部分15由在端子15a和端子15b之间连续延伸的导电路径给出。例如，端子15a和15b可以彼此靠近定位，使得天线路径部分15环绕模块10的位于天线布线部分13内的表面的一部分。因此，天线路径部分15可以表示如下的绕组匝或匝的至少一部分，其可以被添加到天线布线图案，使得在将端子13c连接到端子15a的情况下天线布线图案13可以延伸，以根据由天线路径部分15实现的绕组的数量而使绕组数量增加至少一。以这种方式，可以很好地定义天线路径部分15对天线布线图案13的电感的贡献。

例如，天线路径部分17由在端子17a和端子17b之间连续延伸的导电路径给出。例如，端子17a和17b可以彼此靠近定位，使得天线路径部分17环绕模块10的位于天线布线部分13内的表面的一部分。因此，天线路径部分17可以表示如下的绕组匝或匝的至少一部分，其可以被添加到天线布线图案，使得在将端子13c连接到端子17a的情况下天线布线图案13可以延伸，以根据由天线路径部分17实现的绕组的数量而使绕组数量增加至少一。以这种方式，可以很好地定义天线路径部分17对天线布线图案13的电感的贡献。

例如，天线路径部分19由在端子19a和端子19c或19d之间连续延伸的导电路径给出。例如，端子19a、19c和19d可以彼此靠近定位，使得天线路径部分19环绕模块10的位于天线布线部分13内的表面的一部分。因此，天线路径部分19可以表示如下的绕组匝或匝的至少一部分，其可以被添加到天线布线图案中，使得在将端子13c连接到端子19a的情况下天线布线图案13可以延伸，以根据由天线路径部分19实现的绕组的数量而使绕组数量增加至少一。以这种方式，可以很好地定义天线路径部分19对天线布线图案13的电感的贡献。

在下面描述的一些说明性实施例中，天线路径部分15、17和19中的一个或多于一个可以串联连接到天线图案13，以调整天线的电感。例如，天线图案13连接到天线路径部分19的配置是可能的。例如，天线图案13连接到天线路径部分15和19这两者的配置是可能的。例如，天线图案13连接到天线路径部分15、17和19的配置也是可能的。换句话说，必须理解，为了增加印刷电路的天线的总长度，天线图案13和天线路径部分15、17和19的任何组合都是可能的。

根据本发明的一些说明性实施例，并且如图3所示，端子13c、15a、15b、17a、17b、19a、19c和19d可以被天线布线图案13完全环绕。因此，可以实现模块10中天线布线图案13的有利布局，其中端子13c至19d之一(表示增加后的天线的最内端子或结束端子)连接到模块10的芯片6，该芯片6布置在模块10的由天线布线部分13环绕的表面部分内的芯片着落区域中。

继续参考图3，天线路径部分19可以连接到具有用于连接到IC芯片6的至少两个端子19c和19d的连接线19b。特别地，根据芯片配置(例如，芯片设计和芯片电容)，至少两个端子19c和19d中的仅一个可以用于将天线连接到芯片6。事实上，取决于芯片制造商，用于连接到天线的芯片垫的位置和用于连接到外部接触的芯片垫的位置不同。因此，具有不同的接合垫19c、19d允许选择最佳的线接合配置，并且避免交叉线和潜在的短路。优选地，连接线19b可以形成为限制封装区域的圆形或半圆形线的形状。

在本文的一些说明性示例中，连接线19b可以在天线布线图案13和芯片着落区域之间在印刷电路基板4的表面部分中延伸，并且连接线19b可以对包括芯片6的封装区域定界。因此，连接线19b可以以明确定义的方式对天线布线图案13的电感有贡献。

必须理解，仅在通过至少将天线布线图案13连接到附加天线路径19来修改天线布线图案13的这些配置中，采用端子19c、19d将天线连接到IC芯片6。然而，在不需要通过将天线布线图案连接到至少一个附加天线路径15、17、19来延伸天线布线图案的这些配置中，也可以将芯片端子直接连接到天线布线图案13的端子13c。

优选地，可以由封装树脂保护布置在印刷电路基板4的第一表面上的IC芯片6和线接合连接。

可以形成另一连接线21，该连接线21表示部分环绕芯片着落区域的圆形线。例如，在图3的图示中，连接线19b和21可以补充环绕封装区域的圆。连接线21可以包括端子21a和21b，这些端子可以表示允许天线布线图案13和IC芯片6的线接合连接的线接合垫。事实上，根据IC芯片的配置，用于连接到天线的芯片垫的位置和用于连接到外部接触的芯片垫的位置不同。因此，端子21a和21b中仅一个(即允许最佳线接合配置并因此避免交叉线和潜在短路的端子)可以连接到芯片6。

连接线21还可以包括电镀孔21c。采用电镀孔21c将天线13a的最外端子电连接到端子21a和21b，从而连接到芯片6。事实上，天线端子13a可以经由电镀孔23连接到外部接触垫11b，并且外部垫11b可以经由电镀孔21c连接到端子21a和21b。芯片6可以通过线接合连接到端子21a、21b之一。以这种方式，不需要在芯片6和端子13a之间采用长线，采用长线将难以处理并且将增加生产成本。对于技术人员而言清楚的是，连接线21也可以以明确定义的方式对天线布线图案13的电感有贡献。

在本文的一些说明性示例中，天线布线图案13可以具有至少9mm、优选约11mm、或约17mm或约22mm的宽度W尺寸。因此，可以采用具有更大宽度范围的天线布线图案。

参考图4，其示意性地示出根据本发明的一些说明性实施例的模块30的俯视图，其中为了不模糊模块的功能的以下描述，没有示出印刷电路基板4，即印刷电路基板在图4的说明中被隐藏。换句话说，图4中的图示仅示出模块30的电特征，即模块30的电组件的布局。图4中的图示是模块30的一侧的俯视图，在该侧上形成有天线布线图案33，而外部接触图案31设置在模块30的相对侧。

在一些说明性实施例中，图4的模块30可以对应于图1的模块5。换句话说，图4中的视图可以被视为从图1所示的模块5下方表示图1中的模块5的视图。

继续参考图4，外部接触图案31设置有多个接触垫，这些接触垫暴露在模块30的一侧上，模块30布置在智能卡中，使得外部接触图案31在智能卡中暴露，以供直接接触读卡器(未示出)的触点。例如，外部接触图案31可以包括多个接触垫31a，例如六个接触垫或大于二的任何数量的接触垫。优选地，接触垫布置是根据ISO 7816-2标准设计的。孔45、45’设置在连接器基板4中，从而允许接触垫31a和芯片6之间的线接合。如上所述，孔45、45’可以是非电镀盲孔或电镀孔。

在一些说明性示例(未示出)中，出于美观的目的，附加接触垫31b可以放置在印刷电路基板4的第二侧(即，在包括外部接触图案31的侧)上。附加接触垫11b也可以通过电镀孔43电连接到天线端子33a(位于基板4的第一侧上)，并且电连接到位于更靠近芯片着落区域的第二电镀孔41c。

图4所示的模块30的附加接触垫31b、电镀孔43和第二电镀孔41c的结构和功能对应于图3所示的模块10的附加接触垫11b、电镀孔23和第二电镀孔21c的结构和功能；因此，为了避免重复，这里将不详细描述它们的结构和功能。

根据本发明的一些说明性实施例，天线布线图案33可以设置有在天线布线图案33的端子33a和33c之间连续延伸的至少一个绕组匝33b。例如，天线布线图案33可以是具有与端子33a相对应的外端子和由端子33c提供的内端子的平面螺旋缠绕线圈图案。例如，如图4所示，绕组匝33b可以表示天线布线图案33的最内绕组，最内绕组在其一端电连接到端子33c。

如图4所示，天线布线图案33可以形成以与所示的俯视图中的外部接触图案31部分重叠。也就是说，模块30的尺寸可以非常紧凑，并且天线布线图案33可以适合于模块30的期望尺寸。例如，模块30的宽度可以基本上对应于外部接触图案31的宽度(在图4的图示中，宽度被理解为匹配沿竖直方向的尺寸)。可选地，长度尺寸(垂直于宽度尺寸)可以相对长，以便在选择窄宽度时补偿由天线布线图案33覆盖的面积的任何损耗。这表示与以上关于图3描述的实施例相比，关于图4公开的实施例的差异，其中图3中的模块10的相应宽度尺寸大于图3中的外部接触图案11的宽度。

继续参考图4，模块30可以包括至少一个天线路径部分(在图4的图示中由路径部分35、37和39之一表示)，该天线路径部分用于在连接到内部天线端子时将天线布线图案33的路径长度增加至少一个天线路径部分的路径长度。在图4的图示中，提供了三个天线路径部分35、37和39，而这并不限制本发明的范围，并且可以形成一个、两个或三个以上的路径部分。

如图4所示，天线路径部分35、37和39可以表示相对于天线布线图案33的附加路径部分，该附加路径部分适合于允许沿着最内绕组33b继续天线布线图案33的螺旋线圈图案。然而，这并不对本发明构成任何限制，并且天线路径部分35、37和39可以被设置为最外绕组部分，该最外绕组部分在从端子33a开始的天线布线图案33的最外绕组的外侧环绕天线布线图案33。本领域技术人员将理解，天线路径部分35、37和39各自在模块30的表面中形成为不同的布线轨道，即不与天线布线图案33直接物理接触。换句话说，天线路径部分35、37和39各自表示在各路径部分的两个端子之间连续延伸的连续延伸导体。

例如，天线路径部分35由在端子35a和端子35b之间连续延伸的导电路径给出。例如，端子35a和35b可以彼此靠近定位，使得天线路径部分35环绕模块30的位于天线布线部分33内的表面的一部分。因此，天线路径部分35可以表示绕组匝或匝的至少一部分，其可以被添加到天线布线图案中，使得在将端子33c连接到端子35a的情况下天线布线图案33可以延伸，以根据由天线路径部分35实现的绕组的数量使绕组数量增加至少一。以这种方式，可以很好地定义天线路径部分35对天线布线图案33的电感的贡献。

例如，天线路径部分37由在端子37a和端子37b之间连续延伸的导电路径给出。例如，端子37a和37b可以彼此靠近定位，使得天线路径部分37环绕模块30的位于天线布线部分33内的表面的一部分。因此，天线路径部分37可以表示绕组匝或匝的至少一部分，其可以被添加到天线布线图案中，使得在将端子33c连接到端子37a的情况下天线布线图案33可以延伸，以根据由天线路径部分37实现的绕组的数量将绕组数量增加至少一。以这种方式，可以很好地定义天线路径部分37对天线布线图案33的电感的贡献。

例如，天线路径部分39由在端子39a与端子39c和39d之一之间连续延伸的导电路径给出。例如，端子39a、39c和39d可以彼此靠近定位，使得天线路径部分39环绕模块30的位于天线布线部分33内的表面的一部分。因此，天线路径部分39可以表示如下的绕组匝或匝的至少一部分，其可以被添加到天线布线图案中，使得在将端子33c连接到端子39a的情况下天线布线图案33可以延伸，以根据由天线路径部分39实现的绕组的数量将绕组数量增加至少一。以这种方式，可以很好地定义天线路径部分39对天线布线图案33的电感的贡献。

必须理解，同样对于图4的配置的模块30，可以采用天线布线图案33与天线路径部分35、37和39中的任一个的任何组合来延伸天线布线图案33的长度，并使其电感适应于期望值。

根据本发明的一些说明性实施例，并且如图4所示，端子33c、35a、35b、37a、37b、39a、39c和39d可以被天线布线图案33完全环绕。因此，可以实现模块30中天线布线图案33的有利布局，其中端子33c至39d之一被布置成与模块30的芯片6接触，该芯片6被布置在模块30的由天线布线部分33环绕的表面部分内的芯片着落区域中。

继续参考图4，天线路径部分39可以连接到具有用于连接到IC芯片6的至少两个端子39c和39d的连接线39b。特别地，根据芯片配置，至少两个端子39c和39d之一可以用于将天线连接到芯片6。事实上，取决于芯片制造商，用于连接到天线的芯片垫的位置和用于连接到外部接触的芯片垫的位置会不同。因此，具有不同的接合垫39c、39d允许选择最佳的线接合配置，并且避免交叉线和潜在短路。优选地，连接线39b可以形成为限定封装区域的圆形或半圆形线的形状。

在本文的一些说明性示例中，连接线39b可以在天线布线图案13和芯片着落区域之间在印刷电路基板4的表面部分中延伸，并且连接线39b可以限定包括芯片6的封装区域。因此，连接线39b可以以明确定义的方式对天线布线图案13的电感有贡献。

必须理解，仅在通过至少将天线布线图案33连接到附加天线路径39来修改天线布线图案33的这些配置中，采用端子39c、39d将天线连接到IC芯片6。然而，在不需要通过将天线布线图案连接到至少一个附加天线路径35、37、39来延伸天线布线图案的这些配置中，也可以将IC芯片6直接连接到天线布线图案33的端子33c。

如图4所示，模块30还可以包括实现沿模块30的厚度方向延伸的垂直互连的一个或多于一个接合孔45(在图4的图示中，孔表示基本上沿所示纸平面的法线方向延伸的互连元件)。孔45可以是电镀孔或非电镀孔，并且可以对应于参考图2a、图2b和图3描述的孔25、25’。

在本文的一些说明性示例中，天线布线图案33可以具有至少9mm、优选约11mm、或约17mm、或约22mm的宽度尺寸W。因此，可以采用具有更大宽度范围的天线布线图案。

关于图5至图7，将讨论模块的不同布局。特别地，图5至图7示出了模块10的用于接收芯片6的芯片着落区域处的部分的放大视图。

图5示意性地示出模块(例如如上关于图3和图4描述的模块10和30之一)的布局50，其中图5中的视图示出了在将芯片60安装到模块上的芯片着落区域处及其周围的放大部分。布局50包括与如上所述的天线布线图案13和33中至少之一类似的天线布线图案53。天线布线图案53的放大部分示出结束于端子垫53c处的天线布线图案的最内绕组的一部分，端子垫53c类似于以上关于图3和图4描述的端子垫13c或33c。布局50还包括天线路径部分55、57和59形式的至少一个天线路径部分。天线路径部分55、57和59各自可以对应于以上关于图2和图3描述的天线路径部分15、17、19和35、37和39中至少之一。即，天线路径部分55在端子55a和端子55b之间连续延伸。类似地，天线路径部分59在端子59a和包括线接合垫59b的线接合垫布置之间延伸。天线路径部分59可以对应于如上关于图2和图3描述的天线路径部分19和39中至少之一，特别地类似地包括如上所述的一个或多于一个线接合垫和连接线。

继续参考图5，布局50还包括与上面关于图3和图4描述的孔25、25’、45和45’类似的一个或多于一个孔65。孔65可以用作用于容纳将一侧上的芯片60连接到另一侧上的外部图案(未示出)的线的线接合孔。可替代地，在电镀孔65的情况下，线接合垫可以位于孔65附近并连接到孔65，以便与连接到IC芯片60和外部图案(未示出)的线建立电连接。此外，天线布线图案的线接合垫可以连接到芯片60的天线垫：例如，芯片60的天线垫62b可以连接到最外天线端子53a(图5中未示出)的垫，或者连接到电连接到天线端子53a的垫61b。

本领域技术人员将理解，布局50被设计为与多个类型的芯片(例如由NXP、Infineon和STM供应商供应的芯片)兼容。可以通过适当地连接端子53a至59a中的至少两个来调整天线布线图案53的电感。例如，图5示出端子53c和59a之间的电互连，从而将天线布线图案53的最内绕组与天线路径部分59连接。端子53c和59a之间的互连可以经由线接合来实现，如由相应的线接合连接所示。根据图5所示的配置，由于天线布线图案53连接到天线路径部分59，因此天线的所得电感适于与芯片60的电容相匹配，以供设置模块的非接触功能的期望谐振频率。

根据一些具体的说明性示例，芯片60可以是例如由Infineon供应的具有78pF电容的芯片类型。

图6示意性地示出模块(例如如上关于图3和图4描述的模块10和30之一)的布局70，其中图6中的视图示出在将芯片80安装到模块的芯片着落区域处及其周围的放大部分。布局70包括与如上所述的天线布线图案13和33中至少之一类似的天线布线图案73。天线布线图案73的放大部分示出结束于与端子垫13c或33c类似的端子垫73c处的天线布线图案的最内绕组的一部分。布局70还包括天线路径部分75、77和79形式的至少一个天线路径部分。天线路径部分75、77和79各自可以对应于以上关于图2和3描述的天线路径部分15、17、19和35、37和39中至少之一。即，天线路径部分75在端子75a和端子75b之间连续延伸。类似地，天线路径部分79在端子79a和包括线接合垫79b的线接合垫布置之间延伸。天线路径部分79可以对应于如上关于图3和4描述的天线路径部分19和39中至少之一，特别地类似地包括如上所述的一个或多于一个线接合垫和连接线。

继续参考图6，布局70还包括与上面关于图3和图4描述的孔25、25’、45和45’类似的一个或多于一个孔85。

本领域技术人员将理解，布局70被设计为与多个类型的芯片(诸如由NXP、Infineon和STM供应的芯片等)兼容。可以通过适当地连接端子73a至79a中的至少两个来调整天线布线图案的电感。例如，图6示出端子73c和75a与端子75b和79a之间的电互连，从而将天线布线图案73的最内绕组与天线路径部分75和79连接。端子73c和75a与端子75b和79a之间的互连可以经由线接合(如由相应的线接合连接所示)来实现。因此，天线布线图案73连接到天线路径部分75和79，并且所得电感适于与芯片80的电容相匹配，以供设置模块的非接触功能的期望谐振频率。

根据一些具体说明性示例，芯片80可以是例如由STM供应的具有68pF电容的芯片类型。

图7示意性地示出模块(例如如上关于图3和图4描述的模块10和30中之一)的布局90，其中图7中的视图示出将芯片100安装到模块的芯片着落区域处及其周围的放大部分。布局90包括与如上所述的天线布线图案13和33中至少之一类似的天线布线图案93。天线布线图案93的放大部分示出结束于端子垫93c处的天线布线图案的最内绕组的一部分，端子垫93c类似于以上关于图3和图4所述的端子垫13c和33c。布局90还包括天线路径部分95、97和99形式的至少一个天线路径部分。天线路径部分95、97和99各自可以对应于以上关于图3和4描述的天线路径部分15、17、19和35、37和39中至少之一。即，天线路径部分95在端子95a和端子95b之间连续延伸。类似地，天线路径部分99在端子99a和包括线接合垫99b的线接合垫布置之间延伸。天线路径部分99可以对应于以上关于图3和4描述的天线路径部分19和39中至少之一，特别地类似地包括如上所述的一个或多于一个线接合垫和连接线。

继续参考图7，布局90还包括与以上关于图3和图4描述的孔25、25’、45和45’类似的一个或多于一个孔105。

本领域技术人员将理解，布局90被设计为与多个类型的芯片(例如由NXP、Infineon和STM供应商供应的芯片)兼容。可以通过适当地连接端子93a至99a中的至少两个来调整天线布线图案的电感。例如，图7示出端子93c和95a之间、端子95b和97a之间以及端子97b和99a之间的电互连，从而将天线布线图案93的最内绕组与天线路径部分99连接。端子93c和95a之间、端子95b和97a之间以及端子97b和99a之间的互连可以经由线接合(如由相应的线接合连接所示)来实现。因此，天线布线图案93连接到天线路径部分95、97、99，并且所得电感适于与芯片100的电容相匹配，以供设置模块的非接触功能的期望谐振频率。

根据一些具体说明性示例，芯片100可以是例如由NXP供应的具有56pF电容的芯片类型。

因此，图5至他7的实施例示出，独立于特定的芯片类型和芯片上的线接合垫的相应图案，在模块布局中邻近芯片着落区域的端子允许天线布线图案和连接线图案与芯片之间的线接合连接。

总之，提出了将智能卡的接触和非接触特征集成到模块中，从而消除了将金属丝天线嵌入到卡体中的需要。因此，可以通过以下操作来匹配谐振频率：将天线路径部分与天线布线图案连接，以增加天线布线图案的路径长度，从而将天线布线图案的电感匹配到期望值。这允许仅用一个设计使印刷电路与多个芯片兼容。生产与各种芯片线兼容的单个印刷电路的优点是简化了带制造工艺(仅需要一套工具)和简化了模块制造逻辑(仅需要处理一个参考)。

因此，可以选择不同的材料，不限于通常用于智能卡的特定类型的塑料材料。此外，可以在厚度在0.5至1.0mm范围内(例如，如例如已知的标准ID1卡的大约0.76mm)的单个层卡体中采用根据本发明的模块。在制造智能卡时，通过将不同的层层压在一起，或者通过由单片材料形成卡体来提供智能卡的卡体(例如作为预层体)，在卡体中在非接触特征的天线将要放置的位置处形成开口，以及将具有天线的模块集成到开口中。因此，提供了作为智能卡的天线和芯片装置，其中天线和芯片作为单个实体集成在同一基板中。

根据本发明的一些说明性实施例，卷对卷带可以用于智能卡的制造工艺中，卷对卷带包括如以上关于图2至图6描述的至少一个模块。在本文的一些说明性示例中，卷对卷带的带可以具有约35mm的宽度，并且宽度大于9mm、优选约14mm的模块可以以最佳方式布置在带中。

本文使用的术语仅用于描述特定实施例的目的，并不旨在限制本发明。如本文所用，单数形式“a”、“an”和“the”也包括复数形式，除非上下文另有明确指示。还应理解，当在该说明书中使用时，术语“包含(comprises)”和/或“包括(comprising)”指定所述特征、整数、步骤、操作、元素和/或组件的存在，但不排除一个或多于一个其他特征、整数、步骤、操作、元素、组件和/或其组的存在或添加。“可选”或“可选地”是指随后描述的事件或情况可能发生或可能不发生，并且该描述包括事件发生的实例和事件不发生的实例。

本文在整个说明书和权利要求中使用的近似语言可用于修改任何定量表示，该定量表示可以允许变化，而不导致与其相关的基本功能的变化。因此，由一个或多于一个术语(诸如“约”、“大约”和“基本上”)修改的值不限于指定的精确值。在至少一些实例中，近似语言可以对应于用于测量该值的仪器的精度。在这里以及在整个说明书和权利要求中，范围限制可以被组合和/或互换，这种范围被识别并且包括其中包含的所有子范围，除非上下文或语言另有指示。适用于范围的特定值的“近似”适用于这两个值，除非另有规定取决于测量该值的仪器的精度，否则可以指示所述值的+/-10％。

以下权利要求中所有部件或步骤加功能元件的相应结构、材料、动作和等同物旨在包括用于结合具体要求保护的其他要求保护的元件来进行功能的任何结构、材料或动作。本发明的说明书是为了说明和描述的目的而呈现的，但并不旨在详尽或限于所公开形式的本发明。在不脱离本发明的范围和精神的情况下，许多修改和变化对于本领域普通技术人员而言是明显的。选择和描述该实施例是为了最好地解释本发明的原理和实际应用，并使本领域普通技术人员能够理解本发明的各种实施例，这些实施例具有适合于预期的特定用途的各种修改。

附图标记

1 智能卡

3 卡体

4 基板

5 模块

6、60、80、100 IC芯片

7 开口

8 线

10、30、50、70、90 模块

11、31 外部接触图案

11a、11b、31a、31b 接触垫

12 密封剂

13、33、53、73、93 天线布线图案

13a、33a 起始天线端子

13c、33c、53c、73c、93c 结束天线端子

13b、33b 绕组匝

15、35、55、75、95 附加路径部分

17、37、57、77、97 附加路径部分

19、39、59、79、99 附加路径部分

15a、15b、35a、35b、55a、55b、75a、75b、95a、95b附加路径部分的端子

17a、17b、37a、37b、57a、57b、77a、77b、97a、97b附加路径部分的端子

19a、19c、19d、39a、39c、39d、59a、59b、79a、79b、99a、99b附加路径部分的端子

19b、39b 连接线

21、41 连接线

21a、21b、41a、41b 端子

21c、41c 电镀孔

23、43 电镀孔

25、45 非电镀孔

25’ 电镀孔

25a 结合垫

62b 芯片天线垫

65、85、105 孔。

Claims (18)

1.一种用于集成到智能卡中的印刷电路，包括：

具有两个侧的印刷电路基板；

具有至少一个绕组的天线布线图案，其位于所述印刷电路基板的第一侧上并且在第一端子和第二端子之间连续延伸；以及

至少一个天线路径部分，其在第三端子和第四端子之间连续延伸；

其中，所述至少一个天线路径部分被配置为将所述天线布线图案的路径长度以该至少一个天线路径部分的路径长度增加，使得在该至少一个天线路径部分被连接到所述天线布线图案的情况下形成具有起始端子和结束端子的增加后的天线布线图案。

2.根据权利要求1所述的印刷电路，其中，所述天线布线图案和所述至少一个天线路径部分是在没有任何物理接触的情况下形成的。

3.根据权利要求1或2所述的印刷电路，其中，所述天线布线图案和所述至少一个天线部分形成在所述印刷电路基板的第一表面上。

4.根据权利要求3所述的印刷电路，还包括至少一个接触垫，所述至少一个接触垫在与所述第一表面相对的第二表面上形成外部接触图案。

5.根据权利要求1至4之一所述的印刷电路，其中，在将所述第一端子和所述第二端子之一与所述第三端子和所述第四端子之一电连接的情况下，所述至少一个天线路径部分将所述天线布线图案的绕组数量增加至少一。

6.根据权利要求5所述的印刷电路，其中，所述电连接是通过将所述第一端子和所述第二端子之一与所述第三端子和所述第四端子之一线接合来进行的。

7.根据权利要求1至6之一所述的印刷电路，其中，所述第二端子至所述第四端子被所述天线布线图案完全环绕。

8.根据权利要求1至7之一所述的印刷电路，还包括第一连接线，所述第一连接线包括至少一个附加端子，所述至少一个附加端子被配置为将增加后的天线的起始端子与IC芯片连接。

9.根据权利要求1至8之一所述的印刷电路，还包括第二连接线，所述第二连接线包括至少一个辅助端子，所述至少一个辅助端子被配置为将增加后的天线的结束端子与IC芯片连接。

10.根据权利要求1至9之一所述的印刷电路，其中，所述天线布线图案具有至少9mm、例如11mm、17mm或22mm的宽度，和/或短于30mm的长度。

11.一种模块，包括根据权利要求1至10之一所述的印刷电路，并且还包括附接在芯片着落区域上的IC芯片，其中，所述IC芯片位于所述印刷电路基板的第一侧上并且包括至少两个天线垫，所述至少两个天线垫通过线接合电连接到增加后的天线的起始端子和结束端子。

12.根据权利要求11所述的模块，其中，在包括根据权利要求4所述的印刷电路的情况下，放置在所述第一侧上的IC芯片的两个天线垫至少之一通过电镀孔连接到放置在所述第二侧上的至少一个接触垫，并且所述至少一个接触垫还通过第二电镀孔连接到放置在所述第一侧上的增加后的天线的起始端子，使得所述IC芯片通过所述外部接触图案连接到增加后的天线的起始端子。

13.根据权利要求11或12所述的模块，其中，所述IC芯片和至少一个接合线被密封剂封装。

14.一种智能卡，包括卡体以及根据权利要求1至10之一所述的印刷电路或根据权利要求11至13之一所述的模块。

15.根据权利要求14所述的智能卡，其中，所述卡体由诸如木材、金属或陶瓷等的非塑料材料制成。

16.一种用于智能卡的制造工艺中的卷对卷带，所述卷对卷带包括至少一个根据权利要求1至10之一所述的印刷电路。

17.一种用于智能卡的制造工艺中的卷对卷带，所述卷对卷带包括至少一个根据权利要求11至13之一所述的模块。

18.根据权利要求16或17所述的卷对卷带，其中，所述带具有35mm的宽度。