TW202320346A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202320346A
TW202320346A TW111126447A TW111126447A TW202320346A TW 202320346 A TW202320346 A TW 202320346A TW 111126447 A TW111126447 A TW 111126447A TW 111126447 A TW111126447 A TW 111126447A TW 202320346 A TW202320346 A TW 202320346A
Authority
TW
Taiwan
Prior art keywords
layer
source
gate
channel
contact
Prior art date
Application number
TW111126447A
Other languages
English (en)
Inventor
林芮萍
曾凱迪
李振銘
李威養
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202320346A publication Critical patent/TW202320346A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供半導體結構與其形成方法。半導體結構包括多個第一通道組件；多個第二通道組件；第一閘極結構，位於每一第一通道組件上並包覆每一第一通道組件；第二閘極結構，位於每一第二通道組件上並包覆每一第二通道組件；以及前側源極接點，位於第一通道組件與第二通道組件之間，並位於第一閘極結構與第二閘極結構之間。

Description

半導體裝置
本發明實施例一般關於具有背側電源軌的半導體裝置的形成方法，更特別關於形成背側源極/汲極接點以接觸前側源極/汲極接點的方法。
半導體產業已經歷指數成長。積體電路材料與設計的技術進展，使每一代的積體電路比前一代具有更小且更複雜的電路。在積體電路演進中，功能密度(單位晶片面積的內連線裝置數目)通常隨著幾何尺寸(比如採用的製作製程所能產生的最小構件或線路)縮小而增加。尺寸縮小的製程通常有利於增加產能與降低相關成本。尺寸縮小亦增加製造積體電路的複雜度。
舉例來說，隨著積體電路技術朝更小的技術節點進展，已導入多閘極裝置以增加閘極-通道耦合、減少關閉狀態電流、與減少短通道效應而改善閘極控制。多閘極裝置通常視作具有閘極結構或其部分位於通道區的多側上的裝置。鰭狀場效電晶體與多橋通道電晶體為多閘極裝置的例子，其已成為高性能和低漏電流應用的熱門和有力的候選者。鰭狀場效電晶體具有隆起的通道，而閘極結構包覆通道的多側，比如閘極包覆自基板延伸的半導體材料的鰭狀物的頂部與側壁。多橋通道電晶體的閘極結構可部分或完全延伸於通道區周圍，以接觸通道區的兩側或更多側。由於閘極結構圍繞通道區，多橋通道電晶體亦可視作圍繞閘極電晶體或全繞式閘極電晶體。多橋通道電晶體的通道區可為奈米線、奈米片、其他奈米結構、及/或其他合適結構。通道區的形狀使多橋通道電晶體具有其他名稱如奈米片電晶體或奈米線電晶體。
隨著多閘極裝置的尺寸縮小，封裝所有接點結構於基板的一側上的挑戰性越來越高。為了緩解封裝密度，已將一些繞線結構如電源線(亦視作電源軌)移動至基板背側。形成背側源極/汲極接點所用的一些製程可能損傷源極/汲極結構。此外，現有結構可能無法提供足夠的矽化物接點面積。因此雖然現有的背側電源軌的形成製程通常適用於其預期目的，旦無法符合所有方面的需求。
本發明例示性的實施例關於半導體裝置。半導體裝置包括多個第一通道組件；多個第二通道組件；第一閘極結構，位於每一第一通道組件上並包覆每一第一通道組件；第二閘極結構，位於每一第二通道組件上並包覆每一第二通道組件；以及前側源極接點，位於第一通道組件與第二通道組件之間，並位於第一閘極結構與第二閘極結構之間。
本發明另一例示性的實施例關於半導體裝置。半導體裝置包括第一閘極結構與第二閘極結構，位於背側介電層上；前側源極/汲極接點，位於第一閘極結構第二閘極結構之間；以及背側源極/汲極接點，位於背側介電層中。前側源極/汲極接點直接接觸背側源極/汲極接點。
本發明又一例示性的實施例關於半導體裝置的形成方法。方法包括接收工件，其包括鰭狀結構位於基板上；以及第一虛置閘極堆疊與第二虛置閘極堆疊位於鰭狀結構上。方法更包括形成源極開口於第一虛置閘極堆疊與第二虛置閘極堆疊之間的鰭狀結構中，以露出鰭狀結構的側壁；延伸源極開口至基板中，以形成延伸的源極開口；沉積半導體插塞至延伸的源極開口中；形成磊晶層於鰭狀結構的露出側壁上；沉積虛置磊晶層至延伸的源極開口中，使虛置磊晶層與鰭狀結構的側壁隔有磊晶層；沉積第一介電層於磊晶層與虛置磊晶層上；形成前側源極接點開口穿過第一介電層與虛置磊晶層，以露出半導體插塞；以及形成前側源極接點於前側源極接點開口中。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
可以理解的是，下述內容提供的不同實施例或例子可實施本發明實施例的不同結構。特定構件與排列的實施例係用以簡化本揭露而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。舉例來說，若將圖式中的裝置翻轉，則下方或之下的元件將轉為上方或之上的元件。元件亦可轉動90度或其他角度，因此方向性用語僅用以說明圖示中的方向。
此外，當數值或數值範圍的描述有「約」、「近似」、或類似用語時，旨在涵蓋合理範圍內的數值，如本技術領域中具有通常知識者考量到製造過程中產生的固有變化。舉例來說，基於與製造具有與數值相關的已知製造容許範圍，數值或範圍涵蓋包括所述數目的合理範圍，例如在所述數目的+/- 10%以內。舉例來說，材料層的厚度為約5 nm且本技術領域中具有通常知識者已知沉積材料層的製造容許範圍為15%時，其包含的尺寸範圍為4.25 nm至5.75 nm。此外，本發明之多種實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
習知基板上的電晶體的源極/汲極接點與閘極接點可連接電晶體的源極/汲極結構與閘極結構至基板前側上的內連線結構。隨著積體電路裝置的尺寸縮小，緊鄰的源極/汲極接點與閘極接點會減少形成這些接點所用的製程容許範圍，並增加這些接點之間的寄生電容。背側電源軌結構為目前的解決方式，其用於促進先進技術節點所用的供電網路的效能並緩解接點擁擠的問題。在一些習知製程中，形成源極/汲極結構與前側源極/汲極接點之後可翻轉基板，並自基板背側蝕刻背側接點開口。由於背側接點開口露出源極/汲極結構，形成背側接點開口具有風險如損傷源極/汲極結構與相鄰的半導體結構。此外，前側源極/汲極接點與背側源極/汲極接點，均經由矽化物層與源極/汲極接點交界。第一矽化物層的面積大幅受限於接點開口。
本發明實施例提供多橋通道電晶體所用的源極/汲極結構。在結構的例子中，多個第一通道組件與多個第二通道組件位於背側介電層上。第一閘極結構位於每一第一通道組件之上並包覆每一第一通道組件。第二閘極結構位於每一通道組件之上並包覆每一第二通道組件。前側源極/汲極接點延伸於多個第一通道組件與多個第二通道組件之間。前側源極/汲極接點的下表面可止於背側介電層的上表面的高度。前側源極/汲極接點與第一通道組件隔有磊晶層、金屬矽化物層、與金屬氮化物層。背側源極/汲極接點為於背側介電層中，並直接位於前側源極/汲極接點之下。前側源極/汲極接點直接接觸背側源極/汲極接點。由於前側源極/汲極接點的組成為金屬，因此在形成背側源極/汲極接點開口時不易損傷。金屬結構可改善接點電阻並與金屬矽化物層具有較大界面。
本發明多種實施例將搭配圖式詳細說明。在此考量下，圖1係本發明實施例中形成半導體裝置的方法100的流程圖。方法100僅為舉例，而非侷限本發明實施例至方法100實際說明處。在方法100之前、之中、與之後可提供額外步驟，且方法的額外實施例可置換、省略、或調換一些所述步驟。此處不說明所有步驟以簡化內容。方法100將搭配圖2至16說明，其為工件200於方法100的實施例之多種製作階段的部分剖視圖。一旦完成製作製程，則工件200將製作成半導體裝置，因此工件200可依內容需求視作半導體裝置。此外，在本發明實施例中，相同標耗用於標示類似結構，除非另外說明。
如圖1及2所示，方法100的步驟102接收工件200。在所述實施例中，工件200包括基板202與鰭狀結構204位於基板202上。鰭狀結構204的長度方向可沿著X方向延伸，並可分成通道區204C、源極區204S、與汲極區204D。在圖2中，工件200亦可包括虛置閘極堆疊210位於鰭狀結構204的通道區204C上。圖2顯示兩個虛置閘極堆疊210，但工件200可包括更多虛置閘極堆疊210。基板202亦可為半導體基板如矽基板。基板202亦可包括其他半導體材料如鍺、碳化矽、矽鍺、或鑽石。鰭狀結構204可由基板202的一部分與交錯的半導體層的垂直堆疊所形成，其形成方法可採用微影與蝕刻步驟的組合。在一些例子中，圖案化鰭狀結構204的方法可採用雙重圖案化或多重圖案化製程，其產生的圖案間距小於採用單一的直接光微影製程所得的圖案間距。蝕刻製程可包括乾蝕刻、濕蝕刻、反應性離子蝕刻、及/或其他合適製程。在所述實施例中，交錯的半導體層的垂直堆疊包括多個通道層208與多個犧牲層206。多個通道層208可與多個犧牲層206交錯。在一些實施例中，多個通道層208可包括矽，而多個犧牲層206的組成可為矽鍺。通道層208與犧牲層206磊晶成長於基板202上的方法，可採用分子束磊晶、氣相磊晶、超高真空化學氣相沉積、及/或其他合適的磊晶成長製程。
雖然圖2未顯示，但可形成隔離結構於鰭狀結構204周圍，以隔離鰭狀結構204與相鄰的鰭狀結構。在一些實施例中，隔離結構沉積於定義鰭狀結構204的溝槽中。這些溝槽可延伸穿過通道層208與犧牲層206，並止於基板202中。隔離結構亦可視作淺溝槽隔離結構。在製程的例子中，可沉積隔離結構所用的介電材料於工件200上，且沉積方法可採用化學氣相沉積、次壓化學氣相沉積、可流動的化學氣相沉積、物理氣相沉積、旋轉塗佈、及/或其他合適製程。接著可使沉積的介電材料平坦化或凹陷，直到鰭狀結構隆起高於隔離結構。隔離結構所用的介電材料可包括氧化矽、氮氧化矽、氟矽酸鹽玻璃、低介電常數的介電物、上述之組合、及/或其他合適材料。
在一些實施例中，採用閘極置換製程(或閘極後製製程)，其中虛置閘極堆疊作為功能閘極結構所用的占位物。其他製程與設置亦屬可能。為了形成虛置閘極堆疊210，可沉積虛置介電層211、虛置閘極層212、與閘極頂部硬遮罩層215於工件200上。沉積這些層狀物的方法可採用低壓化學氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、物理氣相沉積、熱氧化、電子束蒸鍍、其他合適的沉積技術、或上述之組合。虛置介電層211可包括氧化矽。虛置閘極層212可包括多晶矽。閘極頂部硬遮罩層215可為多層，其包括氧化矽層213與氮化矽層214。可採用微影與蝕刻製程圖案化閘極頂部硬遮罩層215。微影製程可包括塗佈光阻(如旋轉塗佈)、軟烘烤、對準光罩、曝光、曝光後烘烤、顯影光阻、沖洗、乾燥(如旋乾及/或硬烘烤)、其他合適的微影技術、及/或上述之組合。蝕刻製程可包括乾蝕刻(如反應性離子蝕刻)、濕蝕刻、及/或其他蝕刻方法。之後可採用圖案化的閘極頂部硬遮罩層215作為蝕刻遮罩，並蝕刻虛置介電層211與虛置閘極層212以形成虛置閘極堆疊210。如圖2所示，虛置閘極堆疊210之下的鰭狀結構204的部分為通道區204C。通道區204C與虛置閘極堆疊210亦定義源極區204S與汲極區204D，其與虛置閘極堆疊210不垂直重疊。通道區204C各自沿著X方向位於源極區204S與汲極區204D之間。
如圖2所示，工件200亦包括閘極間隔物層216沿著虛置閘極堆疊210的側壁與鰭狀結構204的上表面。在一些實施例中，形成閘極間隔物層216的方法包括順應性地沉積一或多個介電層於工件200上。在製程的例子中，一或多個介電層的沉積方法可採用化學氣相沉積、次壓化學氣相沉積、或原子層沉積。一或多個介電層可包括氧化矽、氮化矽、碳化矽、氮氧化矽、碳氮化矽、碳氧化矽、碳氮氧化矽、及/或上述之組合。
如圖1及3所示，方法100的步驟104使鰭狀結構204的源極區204S與汲極區204D凹陷，以形成源極開口222S與汲極開口222D。在沉積閘極間隔物層216之後，沿著虛置閘極堆疊的側壁的虛置閘極堆疊210與閘極間隔物層216，可作為非等向蝕刻鰭狀結構204的源極區204S與汲極區204D所用的蝕刻遮罩。源極區204S與汲極區204D的非等向蝕刻分別造成源極開口222S與汲極開口222D。步驟104的蝕刻製程可為乾蝕刻製程或合適的蝕刻製程。乾蝕刻製程的例子可實施含氧氣體、氫氣、含氟氣體(如四氟化碳、六氟化硫、二氟甲烷、氟仿、及/或六氟乙烷)、含氯氣體(如氯氣、氯仿、四氯甲烷、及/或三氯化硼)、含溴氣體(如溴化氫及/或溴仿)、含碘氣體、其他合適氣體及/或電漿、及/或上述之組合。在圖3所示的實施例中，源極開口222S與汲極開口222D延伸穿過半導體層 (包括通道層208與犧牲層206) 的垂直堆疊。在未圖示的一些實施方式中，源極開口222S與汲極開口222D可部分地延伸至基板202中。源極開口222S與汲極開口222D中露出通道層208與犧牲層206的側壁。
如圖1及3所示，方法100的步驟106形成內側間隔物結構218。在形成源極開口222S與汲極開口222D之後，可使源極開口222S與汲極開口222D中露出的犧牲層206選擇性地部分凹陷，以形成內側間隔物凹陷(未圖示)，而實質上不蝕刻露出的通道層208。在一實施例中，通道層208基本上由矽組成，而犧牲層206基本上由矽鍺組成，則選擇性地使犧牲層206部分凹陷的步驟可採用選擇性等向蝕刻製程(如選擇性乾蝕刻製程或選擇性濕蝕刻製程)，且可由蝕刻製程的時間控制犧牲層206的凹陷量。選擇性乾蝕刻製程可採用一或多種氟為主的蝕刻劑如氟氣或碳氫氟化物。選擇性濕蝕刻製程可包括氫氧化銨、過氧化氫、與水的混合物的蝕刻。在形成內側間隔物凹陷之後，可沉積內側間隔物材料層於工件200之上(包括內側間隔物凹陷之中)。內側間隔物材料層可包括氧化矽、氮化矽、碳氧化矽、碳氮氧化矽、碳氮化矽、金屬氮化物、或合適的介電材料。接著回蝕刻沉積的內側間隔物材料層，以移除通道層208的側壁上的多餘內側間隔物材料層，進而形成內側間隔物結構218，如圖3所示。在一些實施例中，步驟106的回蝕刻製程可為乾蝕刻製程，其可採用含氧氣體、氫氣、含氟氣體(如四氟化碳、六氟化硫、二氟甲烷、氟仿、及/或六氟乙烷)、含氯氣體(如氯氣、氯仿、四氯甲烷、及/或三氯化硼)、含溴氣體(如溴化氫及/或溴仿)、含碘氣體(如三氟碘化碳)、其他合適氣體及/或電漿、及/或上述之組合。
如圖1及4所示，方法100的步驟108選擇性地延伸源極開口222S至基板202中以形成延伸的源極開口2220。步驟108形成第一遮罩膜220於工件200上，如圖4所示。第一遮罩膜220可為圖案化光阻層，或可包括圖案化硬遮罩層。當第一遮罩膜220為圖案化硬遮罩層時，第一遮罩膜220可包括氧化矽、氮化矽、氮氧化矽、碳氮氧化矽、碳化矽、或碳氧化矽。在製程的例子中，採用化學氣相沉積或原子層沉積以沉積介電材料於工件上而形成第一遮罩膜220，接著採用旋轉塗佈或合適製程以沉積光阻層於第一遮罩膜220上。採用光微影製程圖案化光阻層，以形成圖案化光阻層。接著採用圖案化的光阻層作為蝕刻遮罩，並蝕刻圖案化第一遮罩膜220。如圖4所示，圖案化的第一遮罩膜220覆蓋保護汲極開口222D並露出源極開口222S。接著進行非等向蝕刻製程以進一步延伸源極開口222S至基板202中，以形成延伸的源極開口2220。在一些例子中，延伸的源極開口2220延伸至基板202中的距離可介於約15 nm至約35 nm之間。在一些實施方式中，步驟108的非等向蝕刻製程可為乾蝕刻製程，其可採用含氧氣體、氫氣、含氟氣體(如四氟化碳、六氟化硫、二氟甲烷、氟仿、及/或六氟乙烷)、含氯氣體(如氯氣、氯仿、四氯甲烷、及/或三氯化硼)、含溴氣體(如溴化氫及/或溴仿)、含碘氣體、其他合適氣體及/或電漿、及/或上述之組合。
如圖1及5所示，方法100的步驟110形成半導體插塞224於延伸的源極開口2220中。由於第一遮罩膜220仍覆蓋汲極開口222D的側壁，半導體插塞224所用的半導體材料可沉積於延伸的源極開口2220中，且沉積方法可採用分子束磊晶、氣相磊晶、超高真空化學氣相沉積、及/或其他合適的磊晶成長製程。在製程的例子中，半導體材料不只沉積於延伸的源極開口2220中的基板202的露出表面上，亦可沉積於通道層208的露出側壁上。接著可進行回蝕刻製程以移除通道層208的側壁上的半導體材料，以形成半導體插塞224，如圖5所示。回蝕刻製程可包括乾蝕刻製程、濕蝕刻製程、或上述之組合。在一些實施例中，回蝕刻製程可使半導體插塞224的上表面沿著Z方向低於基板202的上表面。半導體插塞224的組成可為矽鍺。為了提供半導體插塞224的蝕刻選擇性，半導體插塞224與磊晶層226或虛置磊晶層228相較之下具有較高的鍺濃度與不同的摻質濃度(如下詳述)。舉例來說，當半導體插塞224與磊晶層226均摻雜硼時，半導體插塞224中的硼濃度較低，使半導體插塞224的蝕刻速率較大。在形成半導體插塞224之後，可採用合適的蝕刻製程或灰化製程選擇性移除覆蓋汲極開口222D的第一遮罩膜220。如圖5所示的實施例，半導體插塞224減少延伸的源極開口2220的深度。
如圖1及6所示，方法100的步驟112形成磊晶層226於延伸的源極開口2220中，以接觸通道層208的側壁。在一些實施例中，磊晶層226的沉積方法可採用磊晶製程如氣相磊晶、超高真空化學氣相沉積、分子束磊晶、及/或其他合適製程。磊晶成長製程可採用氣體及/或液體的前驅物，其可與通道層208與半導體插塞224的組成作用。在這些實施例中，沉積磊晶層226的步驟可對半導體表面(如通道層208與半導體插塞224的表面)具有選擇性。磊晶層226因此偶接至每一通道層208。磊晶層226可為n型磊晶層或p型磊晶層，端視欲形成的電晶體的導電型態而定。n型磊晶層的例子可包括矽、摻雜磷的矽、摻雜砷的矽、摻雜銻的矽、或其他合適材料，且可在磊晶製程時導入n型摻質如磷、砷、或銻以進行原位摻雜。p型磊晶層的例子可包括鍺、摻雜鎵的矽鍺、摻雜硼的矽鍺、或其他合適材料，且可在磊晶製程時導入p型摻質如硼或鎵以進行原位摻雜。
如圖6所示，雖然沉積磊晶層226的步驟對通道層208與半導體插塞224的表面具有選擇性，但過成長的磊晶層226可能合併於內側間隔物結構218上。磊晶層226可自最底部的內側間隔物結構218的側壁連續延伸至最頂部的通道層208。在所述實施例中，自通道層208的側壁選擇性成長磊晶層226，造成粗糙或不平整的輪廓。如此一來，通道層208的側壁的局部厚度可大於內側間隔物結構218的局部厚度。此局部厚度差異造成的凹坑可對應內側間隔物結構218的位置。在一些例子中，沿著X方向量測的磊晶層226的厚度可介於約2.5 nm至約4.5 nm之間。在所述實施例中，由於沉積磊晶層226的步驟具有選擇性，閘極間隔物層216與閘極頂部硬遮罩層215的表面實質上無磊晶層226。
如圖1及7所示，方法100的步驟114沉積虛置磊晶層228。在一些實施例中，虛置磊晶層228包括的半導體材料不同於磊晶層226。舉例來說，當磊晶層226包括矽時，虛置磊晶層228可包括矽鍺。當磊晶層226包括矽鍺時，虛置磊晶層228可包括矽、鍺、或富鍺的矽鍺。半導體材料的差異可用於選擇性移除虛置磊晶層228，而實質上不損傷磊晶層226。虛置磊晶層228的組成可不同於半導體插塞224的組成。舉例來說，虛置磊晶層228的摻質濃度可大於半導體插塞224的摻質濃度。在一些實施例中，虛置磊晶層228的形成方法可採用氣相磊晶、超高真空化學氣相沉積、分子束磊晶、及/或其他合適製程，且其沉積方式對磊晶層226的表面具有選擇性。在形成虛置磊晶層228之後，可自工件200移除第一遮罩膜220。
如圖1及8所示，方法100的步驟116形成汲極結構232。步驟116形成第二遮罩膜230於工件200上，如圖8所示。第二遮罩膜230可為圖案化的光阻層或可包括圖案化的硬遮罩層。當第二遮罩膜230為圖案化的硬遮罩層時，第二遮罩膜230可包括氧化矽、氮化矽、氮氧化矽、碳氮氧化矽、碳化矽、或碳氧化矽。在製程的例子中，可採用化學氣相沉積或原子層沉積以沉積介電材料於工件上而形成第二遮罩膜230，接著採用旋轉塗佈或合適製程以沉積光阻層於第二遮罩膜230上。可採用光微影製程圖案化光阻層，以形成圖案化的光阻層。接著採用圖案化的光阻層作為蝕刻遮罩，並進行蝕刻製程以圖案化第二遮罩膜230。如圖8所示，圖案化的第二遮罩膜230可覆蓋保護源極開口222S並露出汲極開口222D。
在一些實施例中，汲極結構232的沉積方法可採用磊晶製程如氣相磊晶、超高真空化學氣相沉積、分子束磊晶、及/或其他合適製程。磊晶成長製程可採用氣體及/或液體前驅物，其可與通道層208與基板202的組成作用。汲極結構232因此耦接至通道層208。汲極結構232可為n型汲極結構或p型汲極結構，端視欲形成的電晶體的導電型態而定。n型源極/汲極結構的例子可包括矽、摻雜磷的矽、摻雜砷的矽、摻雜銻的矽、或其他合適材料，且可在磊晶製程時導入n型摻質如磷、砷、或銻以進行原位摻雜。p型源極/汲極結構的例子可包括鍺、摻雜鎵的矽鍺、摻雜硼的矽鍺、或其他合適材料，且可在磊晶製程時導入p型摻質如硼或鎵以進行原位摻雜。雖然沉積汲極結構232的步驟實質上對半導體單元具有選擇性，過成長的汲極結構232可合併於內側間隔物結構218上。因此汲極結構232可直接接觸內側間隔物218與通道層208。
如圖1及9所示，方法100的步驟118沉積接點蝕刻停止層240與第一層間介電層242。接點蝕刻停止層240可包括氮化矽、氮氧化矽、及/或本技術領域已知的其他材料，且其形成方法可為原子層沉積、電漿輔助化學氣相沉積製程、及/或其他合適的沉積或氧化製程。如圖9所示，接點蝕刻停止層240可沉積於磊晶層226、虛置磊晶層228、與汲極結構232的上表面以及閘極間隔物層216的側壁之上。在沉積接點蝕刻停止層240之後，沉積第一層間介電層242於工件200上，且沉積方法可為電漿輔助化學氣相沉積製程或其他合適的沉積技術。第一層間介電層242包括的材料可為四乙氧基矽烷的氧化物、未摻雜的矽酸鹽玻璃、摻雜氧化矽(如硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、磷矽酸鹽玻璃、或硼矽酸鹽玻璃)、及/或其他合適的介電材料。在一些實施例中，形成第一層間介電層242之後，可退火工件200以改善第一層間介電層242的完整性。
如圖1及10所示，方法100的步驟120將虛置閘極堆疊210置換成閘極結構250。為了移除多餘材料並露出虛置閘極堆疊210的上表面，可對工件200進行平坦化製程如化學機械研磨製程。步驟120可移除露出虛置閘極堆疊210。移除虛置閘極堆疊210的步驟可包括一或多道蝕刻製程，其對虛置閘極堆疊210中的材料具有選擇性。舉例來說，移除虛置閘極堆疊210的步驟可採用選擇性濕蝕刻、選擇性乾蝕刻、或上述之組合。載移除虛置閘極堆疊210之後，可露出通道層208與犧牲層206的側壁與上表面。載移除虛置閘極堆疊210之後，選擇性移除通道區204C中的犧牲層206以釋放通道層208而作為通道組件2080。在一些製程的例子中，可採用選擇性乾蝕刻製程或選擇性濕蝕刻製程移除犧牲層206。選擇性乾蝕刻製程可採用一或多種氟為主的蝕刻劑如氟氣或碳氫氟化物。選擇性濕蝕刻製程可採用氫氧化銨、過氧化氫、與水的混合物的蝕刻。
步驟120亦包括沉積閘極結構250於通道區204C中。如圖10所示，閘極結構250各自包覆每一通道組件2080。閘極結構250可各自包括界面層、閘極介電層位於界面層上、以及閘極層位於閘極介電層上。在一些實施例中，界面層包括氧化矽，且其形成方法可為預清潔製程。預清潔製程的例子可採用RCA SC-1 (氫氧化銨、過氧化氫、與水的混合物)及/或RCA SC-2 (氯化氫、過氧化氫、與水的混合物)。閘極介電層亦可視作高介電常數的介電層，比如介電常數大於氧化矽的介電常數(約3.9)的介電材料。閘極介電層沉積於界面層上的方法可採用原子層沉積、化學氣相沉積、及/或其他合適方法。閘極介電層可包括氧化鉿。閘極介電層可改為包含其他高介電常數的介電物，比如氧化鈦、氧化鉿鋯、氧化鉭、氧化鉿矽、二氧化鋯、氧化鋯矽、氧化鑭、氧化鋁、氧化鋯、氧化釔、鈦酸鍶、鈦酸鋇、氧化鋇鋯、氧化鉿鑭、氧化鑭矽、氧化鋁矽、氧化鉿鉭、氧化鉿鈦、鈦酸鋇鍶、氮化矽、氮氧化矽、上述之組合、或其他合適材料。
接著沉積閘極層於閘極介電層上，且沉積方法可採用原子層沉積、物理氣相沉積、化學氣相沉積、電子束蒸鍍、或其他合適方法。閘極層可包括單層或多層結構，比如具有選定功函數以增進裝置效能的金屬層(如功函數金屬層)、襯墊層、濕潤層、第一黏著層、與金屬合金或金屬矽化物的多種組合。舉例來說，閘極層可包括氮化鈦、鈦鋁、氮化鈦鋁、氮化鉭、鉭鋁、氮化鉭鋁、碳化鉭鋁、碳氮化鉭、鋁、鎢、鎳、鈦、釕、鈷、鉑、碳化鉭、氮化鉭矽、銅、其他耐火金屬、其他合適的金屬材料、或上述之組合。此外，當半導體裝置如工件200包括n型電晶體與p型電晶體時，可分開形成n型電晶體與p型電晶體所用的不同閘極層，其可包括不同的功函數金屬層(比如提供不同的n型功函數金屬層與p型功函數金屬層)。在一些例子中，可對工件200進行化學機械研磨製程以提供平坦的上表面。
如圖1及11所示，方法100的步驟122沉積第二層間介電層248於工件200上。在形成閘極結構250與平坦化工件200之後，可沉積第二層間介電層248於工件200上。由於第二層間介電層248的組成與形成方法可與第一層間介電層242的組成與形成方法類似，因此省略第二層間介電層248的沉積步驟的細節以簡化說明。如圖11所示的一些實施例，在沉積第二層間介電層248之前，可沉積蓋層246於工件200上以保護閘極結構250。在一些例子中，蓋層246可包括氮化矽或碳氮化矽。蓋層246的沉積方法可採用化學氣相沉積、原子層沉積、或合適的沉積製程。
如圖1及11所示，方法100的步驟124形成前側源極接點260。步驟124可形成前側源極接點開口、形成第一矽化物層262、形成第一黏著層264、與沉積金屬填充材料於前側源極接點開口中，以形成前側源極接點260。形成前側源極接點開口的步驟，可包括光微影製程與蝕刻製程。在一例中，可形成圖案化的硬遮罩於工件200上。接著以圖案化的硬遮罩作為蝕刻遮罩，並蝕刻穿過第二層間介電層248、蓋層246、第一層間介電層242、接點蝕刻停止層240、與虛置磊晶層228。在一些實施例中，蝕刻製程可包括多個階段。舉例來說，蝕刻製程可包括第一階段與第二階段。第一階段可包括非等向乾蝕刻以蝕刻第二層間介電層248、蓋層246、第一層間介電層242、與接點蝕刻停止層240。第二階段可包括選擇性蝕刻虛置磊晶層228而實質上不損傷磊晶層226。在一些實施方式中，前側源極接點開口可止於半導體插塞224上的磊晶層226之底部，其維持後續形成的背側源極接點280所用的位置(如下述)。前側源極接點開口中露出磊晶層226。
為了減少磊晶層226與前側源極接點260之間的接點電阻，可形成第一矽化物層262於前側源極接點開口中的磊晶層226的露出表面上。為了形成第一矽化物層262，可沉積金屬層於磊晶層226的露出表面上，並進行退火製程以產生金屬層與磊晶層226之間的矽化反應。合適的金屬層可包括鈦、鉭、鎳、鈷、或鎢。第一矽化物層262可包括鈦矽化物、氮化鈦矽、鉭矽化物、鎢矽化物、鈷矽化物、或鎳矽化物。第一矽化物層262通常依循磊晶層226的形狀。雖然未圖示，可移除未形成第一矽化物層262的多餘金屬層。在形成第一矽化物層262之後，可採用化學氣相沉積法沉積金屬層，接著氮化金屬層以形成第一黏著層264。在一些實施方式中，沉積金屬層的步驟設置為只沉積金屬層於第一矽化物層262上。氮化製程可採用含氮氣體如氮氣或氨，且可由電漿輔助。氮化製程可將金屬層轉變成金屬氮化物層。在一些例子中，金屬層可包括鈦、鉭、鎳、鈷、或鎢，而第一黏著層264可包括氮化鈦、氮化鈷、氮化鎳、氮化鎢、或氮化鉭。在一些實施例中，金屬層包括鈦，而第一黏著層264包括氮化鈦。在一些例子中，第一矽化物層262與第一黏著層264的厚度均可介於約1 nm與約3 nm之間。如圖11所示的一些實施例中，第一矽化物層262與第一黏著層264可實質填入磊晶層226中的坑洞，並使圖6所示的上述粗糙或不平整的表面平滑。
在形成第一矽化物層262與第一黏著層264之後，可沉積金屬填充層261至前側源極接點開口中，以形成前側源極接點260。金屬填充層261可包括鋁、銠、鉬、鈷、釕、銅、銥、或鎢。接著可進行平坦化製程如化學機械研磨製程以移除第二層間介電層248上的多餘材料，並提供平坦的上表面。前側源極接點260經由第一矽化物層262與第一黏著層264電性耦接至磊晶層226。換言之，第一矽化物層262與第一黏著層264夾設於磊晶層226與前側源極接點260之間。前側源極接點260的金屬填充層261可接合磊晶層226 (其沿著自最頂部的通道組件2080延伸至最底部的通道組件2080的連續表面)。此接合可增加前側源極接點260與磊晶層226之間的接點面積。
雖然未圖示，在翻轉工件200以對工件200的背側進行步驟之前，可形成內連線結構於工件200上。在一些實施例中，內連線結構可包括多個金屬間介電層，以及多個金屬線路或接點通孔位於每一金屬間介電層中。在一些例子中，金屬間介電層與第一層間介電層242可共用類似組成。每一金屬間介電層中的金屬線路與接點通孔的組成可為金屬如鋁、鎢、釕、或銅。在一些實施例中，阻障層可襯墊金屬線路與接點通孔，以自金屬間介電層電性絕緣金屬線路與接點通孔，並避免電性遷移。
如圖1、12、13、及14所示，方法100的步驟126形成背側源極接點280。在一些實施例中，工件200的背側朝上以進行步驟126。在翻轉工件200的製程例子中，可將載板接合至工件200的前側或內連線結構。接著翻轉工件200與載板。在一些例子中，可由熔融接合、黏著層、或上述之組合接合載板至工件200。在一些例子中，載板的組成可為半導體材料如矽、藍寶石、玻璃、聚合物材料、或其他合適材料。在採用熔融接合的實施例中，載板包括底部氧化物層且工件200 (或內連線結構，若存在)包括頂部氧化物層。在處理底部氧化物層與頂部氧化物層之後，使其彼此緊密接觸以直接接合於室溫或高溫中。在將載板接合至工件200 (或內連線結構，若存在)之後翻轉工件200，如圖12所示。
在翻轉工件200之後，平坦化工件200的背側直到露出隔離結構與半導體插塞224。如圖13所示，將著將保留的基板202置換成背側介電層270。置換製程包括選擇性移除基板202而實質上不損傷半導體插塞224。選擇性移除的製程來自於半導體插塞224與基板202的組成不同。在選擇性移除基板202之後，可沉積背側介電層270於工件200的背側上，其可採用可流動的化學氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、旋轉塗佈、或合適製程。在形成背側介電層270之後，可由化學機械研磨製程平坦化工件200的背側，以露出半導體插塞224。一些實施例在沉積背側介電層270之前，可沉積保護層268於工件200的背側上。在一些實施例中，保護層268可包括氮化矽或碳氮化矽，且其沉積方法可採用化學氣相沉積、原子層沉積、或合適的沉積技術。
如圖14所示，步驟126亦可將半導體插塞224置換成背側源極接點280。在一些實施例中，步驟126可選擇性移除半導體插塞224以形成背側源極接點開口，並形成背側源極接點280於背側源極接點開口中。在一些實施例中，選擇性移除半導體插塞224可為自對準的製程，因為半導體插塞224 (其組成為半導體材料)位於背側介電層270與隔離結構(其組成均為介電材料)之間。在這些實施例中，選擇性移除半導體插塞224的方法可採用選擇性濕蝕刻製程或選擇性乾蝕刻製程。選擇性濕蝕刻製程的例子可採用硝酸。選擇性乾蝕刻製程的例子可採用含氧氣體、氫氣、含氟氣體(如四氟化碳、六氟化硫、二氟甲烷、氟仿、及/或六氟乙烷)、含氯氣體(如氯氣、氯仿、四氯甲烷、及/或三氯化硼)、含溴氣體(如溴化氫及/或溴仿)、含碘氣體、其他合適氣體及/或電漿、及/或上述之組合。由於步驟126的選擇性蝕刻製程蝕刻半導體插塞224的速率大於蝕刻背側介電層270或隔離結構的速率，可移除半導體插塞224而少量蝕刻或不蝕刻背側介電層270或隔離結構。在圖14所示的一些實施例中，移除半導體插塞224的步驟亦可蝕刻磊晶層226、第一矽化物層262、與第一黏著層264以露出前側源極接點260的金屬填充層261。依據本發明實施例的製程，可知在形成背側源極接點280時絕不露出磊晶層226。在移除半導體插塞224時，第一矽化物層262、第一黏著層264、與金屬填充層261覆蓋磊晶層226，因此不損傷磊晶層226。在選擇性移除半導體插塞224之後，背側源極接點開口中可露出前側源極接點260、第一矽化物層262、與第一黏著層264。前側源極接點260與之後形成的背側源極接點280之間的第一黏著層264與第一矽化物層262可能增加電阻，因為第一黏著層264或第一矽化物層262的電阻大於金屬填充層261的電阻。
在選擇性移除半導體插塞224之後，可沉積金屬填充材料至背側源極接點開口中，以形成背側源極接點280，如圖14所示。金屬填充材料可包括鋁、銠、鉬、鈷、釕、銅、銥、或鎢。接著可進行平坦化製程如化學機械研磨製程，以移除多餘材料並提供平坦的上表面。背側源極接點280直接接觸前側源極接點260、第一矽化物層262、與第一黏著層264，其電性耦接至磊晶層226。換言之，前側源極接點260與背側源極接點280可一起形成金屬穿孔，其可自工件200的前側延伸至工件200的背側。以此方式觀之，金屬穿孔的側壁可經由第一矽化物層262與第一黏著層264接合磊晶層226。
如圖1及15所示，方法100的步驟128形成背側電源軌290。雖然圖15未圖示，但背側電源軌290可埋置於絕緣層中。在製程的例子中，組成與第一層間介電層242類似的絕緣層可沉積於工件200的背側上，包括沉積於背側介電層270、隔離結構、與背側源極接點280上。接著可圖案化電源軌溝槽於絕緣層中。接著可沉積阻障層與金屬填充層至電源軌溝槽中，以形成背側電源軌290。在一些實施例中，背側電源軌290中的阻障層可包括氮化鈦、氮化鉭、氮化鈷、氮化鎳、或氮化鎢、而背側電源軌290中的金屬填充材料可包括鈦、釕、銅、鎳、鈷、鎢、鉭、或鉬。阻障層與金屬填充層的沉積方法可採用物理氣相沉積、化學氣相沉積、原子層沉積、或無電鍍。可進行平坦化製程如化學機械研磨製程，以移除絕緣層上的多餘材料。背側電源軌290經由背側源極接點280電性耦接至前側源極接點260。
圖16顯示形成前側汲極接點306的額外例子。在一些實施例中，可同時形成前側汲極接點開口與前側源極接點開口。如圖16所示，形成前側汲極接點開口穿過第二層間介電層248、蓋層246、第一層間介電層242、與接點蝕刻停止層240，以露出汲極結構232。為了降低接點電阻，可形成第二矽化物層302於汲極結構232上。為了改善黏著性，可形成第二黏著層304於第二矽化物層302上。第二矽化物層302的組成與形成方法，可與第一矽化物層262的組成與形成方法類似。第二黏著層304的組成與形成方法，可與第一黏著層264的組成與形成方法類似。由於第一矽化物層262與第一黏著層264已說明如上，因此省略第二矽化物層302與第二黏著層304的細節說明。在一些實施例中，可同時形成第一矽化物層262與第二矽化物層302。在圖16所示的例子中，金屬線308可形成於前側汲極接點306上。金屬線308的組成與形成方法，可與背側電源軌290的組成與形成方法類似。金屬線308可為上述內連線結構的部分。由於金屬線308為閘極結構250上的第一金屬線，金屬線308亦可視作內連線結構的第零金屬層中的第零金屬線。在圖16中，雖然不同閘極結構250之下的通道組件2080不相連，其均可縱向延伸並沿著X方向對準。源極區204S中的磊晶層226、第一矽化物層262、與第一黏著層264均實質上延伸於Y-Z平面上且沿著X方向配置。
如圖16所示的一些實施例，背側源極接點280可具有沿著X方向的第一寬度W1。前側源極接點260包括位於磊晶層226之間的源極部分，以及位於第二層間介電層248中的前側部分。前側源極接點260包括沿著X方向的第二寬度W2，而前側源極接點260的前側部分包括沿著X方向的第三寬度W3。在一些實施例中，第一寬度W1大於第三寬度W3，而第三寬度W3大於第二寬度W2。在一些例子中，第一寬度W1可介於約25 nm至約35 nm之間，第二寬度W2可介於約12 nm至約16 nm之間，而第三寬度W3可介於約12 nm至約18 nm之間。閘極結構250各自的閘極長度L介於約13 nm至約19 nm之間，而閘極結構250的閘極間距P介於約40 nm至約50 nm之間。
本發明實施例提供許多優點。舉例來說，本發明實施例的半導體裝置包括磊晶層以接觸通道組件的垂直堆疊的側壁，以及前側源極接點經由矽化物層與黏合層間接地接合磊晶層。前側源極接點接觸背側源極接點。前側源極接點在形成背側源極接點開口時，可避免對源極磊晶層造成不想要的損傷。本發明實施例的結構可增加前側源極接點與磊晶層之間的界面，進而降低接點電阻。
本發明例示性的實施例關於半導體裝置。半導體裝置包括多個第一通道組件；多個第二通道組件；第一閘極結構，位於每一第一通道組件上並包覆每一第一通道組件；第二閘極結構，位於每一第二通道組件上並包覆每一第二通道組件；以及前側源極接點，位於第一通道組件與第二通道組件之間，並位於第一閘極結構與第二閘極結構之間。
在一些實施例中，第一通道組件與第二通道組件位於背側介電層上。在一些實施例中，半導體裝置可更包括背側源極接點，位於背側介電層中，其中前側源極接點接觸背側源極接點。在一些實施方式中，前側源極接點包括金屬。在一些例子中，半導體裝置可更包括磊晶層位於第一通道組件與前側源極接點之間。在一些實施方式中，半導體裝置可更包括矽化物層位於磊晶層與前側源極接點之間。在一些實施例中，半導體裝置可更包括黏著層，位於矽化物層與前側源極接點之間。在一些例子中，第一通道組件與第二通道組件沿著一方向縱向延伸並對準；且矽化物層、黏著層、與前側源極接點沿著上述方向配置。在一些例子中，矽化物層與黏著層包括鈦。
本發明另一例示性的實施例關於半導體裝置。半導體裝置包括第一閘極結構與第二閘極結構，位於背側介電層上；前側源極/汲極接點，位於第一閘極結構第二閘極結構之間；以及背側源極/汲極接點，位於背側介電層中。前側源極/汲極接點直接接觸背側源極/汲極接點。
在一些實施例中，前側源極/汲極接點與背側源極/汲極接點包括鋁、鈦、釕、銅、鎳、鈷、鎢、或鉬。在一些實施方式中，半導體裝置可更包括多個第一通道組件；以及多個第二通道組件。第一閘極結構包覆每一第一通道組件，且其中第二閘極結構包覆每一第二通道組件。在一些實施例中，半導體裝置可更包括磊晶層，位於第一通道組件與前側源極/汲極接點之間。在一些實施方式中，半導體裝置可更包括：矽化物層，位於磊晶層與前側源極/汲極接點之間。在一些例子中，半導體裝置可更包括黏著層，位於矽化物層與前側源極/汲極接點之間。
本發明又一例示性的實施例關於半導體裝置的形成方法。方法包括接收工件，其包括鰭狀結構位於基板上；以及第一虛置閘極堆疊與第二虛置閘極堆疊位於鰭狀結構上。方法更包括形成源極開口於第一虛置閘極堆疊與第二虛置閘極堆疊之間的鰭狀結構中，以露出鰭狀結構的側壁；延伸源極開口至基板中，以形成延伸的源極開口；沉積半導體插塞至延伸的源極開口中；形成磊晶層於鰭狀結構的露出側壁上；沉積虛置磊晶層至延伸的源極開口中，使虛置磊晶層與鰭狀結構的側壁隔有磊晶層；沉積第一介電層於磊晶層與虛置磊晶層上；形成前側源極接點開口穿過第一介電層與虛置磊晶層，以露出半導體插塞；以及形成前側源極接點於前側源極接點開口中。
在一些實施例中，半導體插塞的組成不同於基板的組成，且虛置磊晶層包括矽鍺。在一些實施方式中，方法可更包括在形成前側源極接點之前，沉積金屬層於前側源極接點開口中；以及在沉積金屬層之後，退火工件以形成矽化物層於磊晶層上。在一些例子中，方法可更包括：將基板置換成背側介電層；以及將半導體插塞置換成背側源極接點，以直接接觸前側源極接點。在一些實施例中，方法可更包括在形成前側源極接點開口之前，沉積第二介電層於第一介電層上。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
L:閘極長度 P:閘極間距 W1:第一寬度 W2:第二寬度 W3:第三寬度 100:方法 102,104,106,108,110,112,114,116,118,120,122,124, 126,128:步驟 200:工件 202:基板 204:鰭狀結構 204C:通道區 204D:汲極區 204S:源極區 206:犧牲層 208:通道層 210:虛置閘極堆疊 211:虛置介電層 212:虛置閘極層 213:氧化矽層 214:氮化矽層 215:閘極頂部硬遮罩層 216:閘極間隔物層 218:內側間隔物結構 220:第一遮罩膜 222D:汲極開口 222S:源極開口 224:半導體插塞 226:磊晶層 228:虛置磊晶層 230:第二遮罩膜 232:汲極結構 240:接點蝕刻停止層 242:第一層間介電層 246:蓋層 248:第二層間介電層 250:閘極結構 260:前側源極接點 261:金屬填充層 262:第一矽化物層 264:第一黏著層 268:保護層 270:背側介電層 280:背側源極接點 290:背側電源軌 302:第二矽化物層 304:第二黏著層 306:前側汲極接點 308:金屬線 2080:通道組件 2220:延伸的源極開口
圖1係本發明一或多個實施例中，形成具有背側電源軌的半導體裝置的方法之流程圖。 圖2至16係本發明一或多個實施例中，工件輿圖1的方法之製作製程時的部分剖視圖。
L:閘極長度
P:閘極間距
W1:第一寬度
W2:第二寬度
W3:第三寬度
200:工件
204C:通道區
204D:汲極區
204S:源極區
218:內側間隔物結構
226:磊晶層
232:汲極結構
240:接點蝕刻停止層
242:第一層間介電層
246:蓋層
248:第二層間介電層
250:閘極結構
260:前側源極接點
261:金屬填充層
262:第一矽化物層
264:第一黏著層
270:背側介電層
280:背側源極接點
290:背側電源軌
302:第二矽化物層
304:第二黏著層
306:前側汲極接點
308:金屬線
2080:通道組件

Claims (1)

  1. 一種半導體裝置，包括： 多個第一通道組件； 多個第二通道組件； 一第一閘極結構，位於每一該些第一通道組件上並包覆每一該些第一通道組件； 一第二閘極結構，位於每一該些第二通道組件上並包覆每一該些第二通道組件；以及 一前側源極接點，位於該些第一通道組件與該些第二通道組件之間，並位於該第一閘極結構與該第二閘極結構之間。
TW111126447A 2021-08-30 2022-07-14 半導體裝置 TW202320346A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/461,578 2021-08-30
US17/461,578 US20230061857A1 (en) 2021-08-30 2021-08-30 Source/drain structures

Publications (1)

Publication Number Publication Date
TW202320346A true TW202320346A (zh) 2023-05-16

Family

ID=85288991

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126447A TW202320346A (zh) 2021-08-30 2022-07-14 半導體裝置

Country Status (2)

Country Link
US (1) US20230061857A1 (zh)
TW (1) TW202320346A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385195B1 (en) * 2015-03-31 2016-07-05 Stmicroelectronics, Inc. Vertical gate-all-around TFET
KR102603279B1 (ko) * 2016-07-01 2023-11-17 인텔 코포레이션 양쪽 사이드들 상의 금속화가 있는 반도체 디바이스들에 대한 후면 콘택트 저항 감소
US10083963B2 (en) * 2016-12-21 2018-09-25 Qualcomm Incorporated Logic circuit block layouts with dual-side processing
US11527640B2 (en) * 2019-01-03 2022-12-13 Intel Corporation Wrap-around contact structures for semiconductor nanowires and nanoribbons
US10832907B2 (en) * 2019-02-15 2020-11-10 International Business Machines Corporation Gate-all-around field-effect transistor devices having source/drain extension contacts to channel layers for reduced parasitic resistance
US11437283B2 (en) * 2019-03-15 2022-09-06 Intel Corporation Backside contacts for semiconductor devices
US11081559B1 (en) * 2020-01-31 2021-08-03 Qualcomm Incorporated Backside contact of a semiconductor device
US20210408258A1 (en) * 2020-06-25 2021-12-30 Intel Corporation Integrated circuit structures including a titanium silicide material
US20220416034A1 (en) * 2021-06-23 2022-12-29 Intel Corporation Transistor with front-side and back-side contacts and routing
US20220415795A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Back-side device contacts around epitaxial source/drain

Also Published As

Publication number Publication date
US20230061857A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US9099494B2 (en) Contact structure of semiconductor device
TWI509807B (zh) 半導體元件與其製造方法
US9865709B2 (en) Selectively deposited spacer film for metal gate sidewall protection
TW202213789A (zh) 半導體結構之製造方法
US11915972B2 (en) Methods of forming spacers for semiconductor devices including backside power rails
US20230369418A1 (en) Method of Forming Backside Power Rails
KR20210133850A (ko) 반도체 디바이스 및 방법
CN112563243A (zh) 半导体装置
TWI807398B (zh) 半導體裝置與其形成方法
TW202217974A (zh) 半導體裝置及其形成方法
US20230369405A1 (en) Source/drain features
TWI793690B (zh) 半導體結構與其形成方法
TWI818226B (zh) 半導體裝置
US11557510B2 (en) Spacers for semiconductor devices including backside power rails
TW202236437A (zh) 半導體裝置的形成方法
TW202240705A (zh) 半導體裝置的形成方法
TW202320346A (zh) 半導體裝置
TW202245192A (zh) 半導體元件結構
TWI790044B (zh) 形成半導體元件結構的方法
US20230317469A1 (en) Semiconductor Device and Methods of Forming the Same
US20230033570A1 (en) Structure and formation method of semiconductor device with contact structures
US20240021673A1 (en) Semiconductor device and manufacturing method thereof
TWI762112B (zh) 半導體裝置的形成方法
US11728170B2 (en) Contact structure
TWI821698B (zh) 半導體元件及其製造方法