TW202319773A - Semiconductor device with contact check circuitry - Google Patents
Semiconductor device with contact check circuitry Download PDFInfo
- Publication number
- TW202319773A TW202319773A TW110142023A TW110142023A TW202319773A TW 202319773 A TW202319773 A TW 202319773A TW 110142023 A TW110142023 A TW 110142023A TW 110142023 A TW110142023 A TW 110142023A TW 202319773 A TW202319773 A TW 202319773A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- voltage detection
- pad
- comparison
- circuit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000012360 testing method Methods 0.000 claims abstract description 67
- 238000001514 detection method Methods 0.000 claims description 122
- 238000007689 inspection Methods 0.000 claims description 66
- 230000004044 response Effects 0.000 claims description 12
- 238000003466 welding Methods 0.000 claims description 8
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 27
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 27
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 27
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 26
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 26
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 26
- 239000000523 sample Substances 0.000 description 15
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 10
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000007664 blowing Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
本發明係關於一種積體電路,尤指一種具有接觸檢查電路的半導體裝置。The invention relates to an integrated circuit, especially a semiconductor device with a contact inspection circuit.
在電子產品中,電子保險絲(e-fuse)是一種允許對半導體裝置(或晶片)即時動態地重新程式化的技術。理論上,計算機邏輯通常「蝕刻」或「寫死」到晶片上,且在晶片製造完成後便無法更改。藉由在半導體裝置中使用一組電子保險絲,晶片製造商可使晶片上的電路在運行時,或將晶片運送到下游客戶之前進行更改。In electronic products, electronic fuse (e-fuse) is a technology that allows real-time dynamic reprogramming of semiconductor devices (or chips). In theory, computer logic is usually "etched" or "hard-coded" onto the chip and cannot be changed after the chip is manufactured. By using a set of electronic fuses in a semiconductor device, a chip manufacturer can make changes to the circuitry on a chip while it is running, or before shipping the chip to a downstream customer.
在一種電子保險絲燒熔的操作中,來自半導體測試設備的訊號是透過與半導體裝置的複數個焊墊接觸的半導體測試設備的複數個探針而輸入到該半導體裝置。如果探針與焊墊沒有正確的接觸,燒熔就無法正確地進行。In an electronic fuse blowing operation, signals from semiconductor test equipment are input to the semiconductor device through probes of the semiconductor test equipment that contact pads of the semiconductor device. If the probe does not make proper contact with the pad, the firing will not proceed properly.
本發明的一目的是提供一種具有接觸檢查電路的半導體裝置。該半導體裝置包括一接觸檢查電路,在例如使用連接到該半導體裝置的至少兩個焊墊的半導體測試設備來對該半導體裝置進行測試時,該接觸檢查電路能夠對該第一焊墊與該第二焊墊的多個接觸連接進行檢查以產生一檢查結果訊號。An object of the present invention is to provide a semiconductor device having a contact inspection circuit. The semiconductor device includes a contact check circuit capable of contacting the first pad with the second pad when the semiconductor device is tested, for example, using semiconductor test equipment connected to at least two pads of the semiconductor device. A plurality of contact connections of the two pads are inspected to generate an inspection result signal.
為達到至少上述的目的,本發明提供一種具有接觸檢查電路的半導體裝置。該半導體裝置包括複數個焊墊、一內部電路以及一接觸檢查電路。該等焊墊包括一第一焊墊及一第二焊墊。該內部電路耦接於該等焊墊。該接觸檢查電路至少耦接於該第一焊墊及該第二焊墊,且用於當該半導體裝置受測時,對該第一焊墊與該第二焊墊的多個接觸連接進行檢查以產生一檢查結果訊號,該檢查結果訊號是根據接收自該第一焊墊的一第一測試訊號及該第二焊墊的一第二測試訊號與至少一參考訊號之間的比較而產生。To achieve at least the above objects, the present invention provides a semiconductor device having a contact inspection circuit. The semiconductor device includes a plurality of pads, an internal circuit and a contact inspection circuit. The pads include a first pad and a second pad. The internal circuit is coupled to the pads. The contact inspection circuit is at least coupled to the first pad and the second pad, and is used for inspecting a plurality of contact connections between the first pad and the second pad when the semiconductor device is tested To generate an inspection result signal, the inspection result signal is generated according to a comparison between a first test signal received from the first pad and a second test signal received from the second pad with at least one reference signal.
在一些實施例中,該接觸檢查電路包括一電壓偵測電路及一比較電路。該電壓偵測電路耦接於該第一焊墊及該第二焊墊,且用於產生至少一電壓偵測訊號。該比較電路耦接於該電壓偵測電路,且用於根據該至少一電壓偵測訊號及該至少一參考訊號產生該檢查結果訊號。In some embodiments, the contact check circuit includes a voltage detection circuit and a comparison circuit. The voltage detection circuit is coupled to the first pad and the second pad, and is used for generating at least one voltage detection signal. The comparison circuit is coupled to the voltage detection circuit and used for generating the inspection result signal according to the at least one voltage detection signal and the at least one reference signal.
在一些實施例中,該電壓偵測電路包括一分壓器,該分壓器耦接於該第一焊墊與該第二焊墊之間,且用以產生該至少一電壓偵測訊號。In some embodiments, the voltage detection circuit includes a voltage divider coupled between the first pad and the second pad for generating the at least one voltage detection signal.
在一些實施例中,該比較電路包括一比較器,該比較器用以根據該至少一電壓偵測訊號及該至少一參考訊號產生該檢查結果訊號。In some embodiments, the comparison circuit includes a comparator for generating the inspection result signal according to the at least one voltage detection signal and the at least one reference signal.
在一些實施例中,該至少一參考訊號包括一第一參考訊號及一第二參考訊號。該比較電路配置為根據該至少一電壓偵測訊號及該第一參考訊號產生一第一比較訊號;以及該比較電路配置為根據該至少一電壓偵測訊號及該第二參考訊號產生一第二比較訊號,其中該比較電路配置為根據該第一比較訊號及該第二比較訊號產生該檢查結果訊號。In some embodiments, the at least one reference signal includes a first reference signal and a second reference signal. The comparison circuit is configured to generate a first comparison signal according to the at least one voltage detection signal and the first reference signal; and the comparison circuit is configured to generate a second voltage detection signal according to the at least one voltage detection signal and the second reference signal A comparison signal, wherein the comparison circuit is configured to generate the inspection result signal according to the first comparison signal and the second comparison signal.
在一些實施例中,該比較電路包括一第一比較器、一第二比較器及一邏輯單元。該第一比較器用於根據該至少一電壓偵測訊號及該第一參考訊號產生該第一比較訊號。該第二比較器用於根據該至少一電壓偵測訊號及該第二參考訊號產生該第二比較訊號。該邏輯單元耦接於該第一比較器及該第二比較器,且用於根據該第一比較訊號及該第二比較訊號產生該檢查結果訊號。In some embodiments, the comparison circuit includes a first comparator, a second comparator and a logic unit. The first comparator is used for generating the first comparison signal according to the at least one voltage detection signal and the first reference signal. The second comparator is used for generating the second comparison signal according to the at least one voltage detection signal and the second reference signal. The logic unit is coupled to the first comparator and the second comparator, and is used for generating the inspection result signal according to the first comparison signal and the second comparison signal.
在一些實施例中,該至少一電壓偵測訊號包括一第一電壓偵測訊號及一第二電壓偵測訊號,且該電壓偵測電路配置為根據該第一測試訊號及一第一電源供應訊號產生該第一電壓偵測訊號;以及該電壓偵測電路配置為根據一第二電源供應訊號及該第二測試訊號產生該第二電壓偵測訊號。In some embodiments, the at least one voltage detection signal includes a first voltage detection signal and a second voltage detection signal, and the voltage detection circuit is configured to A signal generates the first voltage detection signal; and the voltage detection circuit is configured to generate the second voltage detection signal according to a second power supply signal and the second test signal.
在一些實施例中,該至少一電壓偵測訊號包括一第一電壓偵測訊號及一第二電壓偵測訊號,且該電壓偵測電路包括一第一分壓器及一第二分壓器。該第一分壓器耦接於該第一焊墊與一第一電源供應端之間,且用於產生該第一電壓偵測訊號。該第二分壓器耦接於一第二電源供應端與該第二焊墊之間,且用於產生該第二電壓偵測訊號。In some embodiments, the at least one voltage detection signal includes a first voltage detection signal and a second voltage detection signal, and the voltage detection circuit includes a first voltage divider and a second voltage divider . The first voltage divider is coupled between the first welding pad and a first power supply end, and is used for generating the first voltage detection signal. The second voltage divider is coupled between a second power supply terminal and the second welding pad, and is used for generating the second voltage detection signal.
在一些實施例中,該至少一電壓偵測訊號包括一第一電壓偵測訊號及一第二電壓偵測訊號;該至少一參考訊號包括該第一參考訊號及該第二參考訊號;該比較電路配置為根據該第一電壓偵測訊號及該第一參考訊號產生一第一比較訊號;以及該比較電路配置為根據該第二電壓偵測訊號及該第二參考訊號產生一第二比較訊號,其中該比較電路配置為根據該第一比較訊號及該第二比較訊號產生該檢查結果訊號。In some embodiments, the at least one voltage detection signal includes a first voltage detection signal and a second voltage detection signal; the at least one reference signal includes the first reference signal and the second reference signal; the comparison The circuit is configured to generate a first comparison signal according to the first voltage detection signal and the first reference signal; and the comparison circuit is configured to generate a second comparison signal according to the second voltage detection signal and the second reference signal , wherein the comparison circuit is configured to generate the inspection result signal according to the first comparison signal and the second comparison signal.
在一些實施例中,該比較電路包括一第一比較器、一第二比較器及一邏輯單元。該第一比較器用於根據該第一電壓偵測訊號及該第一參考訊號產生該第一比較訊號。該第二比較器用於根據該第二電壓偵測訊號及該第二參考訊號產生該第二比較訊號。該邏輯單元用於根據該第一比較訊號及該第二比較訊號產生該檢查結果訊號。In some embodiments, the comparison circuit includes a first comparator, a second comparator and a logic unit. The first comparator is used for generating the first comparison signal according to the first voltage detection signal and the first reference signal. The second comparator is used for generating the second comparison signal according to the second voltage detection signal and the second reference signal. The logic unit is used for generating the inspection result signal according to the first comparison signal and the second comparison signal.
在一些實施例中,該內部電路包括一電子保險絲,該電子保險絲耦接於該第一焊墊及該第二焊墊之間。In some embodiments, the internal circuit includes an electronic fuse coupled between the first pad and the second pad.
在一些實施例中,該半導體裝置更包含一輸出邏輯電路,用於根據該檢查結果訊號及一回應碼產生一測試結果訊號。In some embodiments, the semiconductor device further includes an output logic circuit for generating a test result signal according to the test result signal and a response code.
因此,提供了具有接觸檢查電路的半導體裝置的實施例。該半導體裝置包括接觸檢查電路,例如在在使用連接到半導體裝置的至少兩個焊墊的半導體測試設備對該半導體裝置進行測試時,對該至少兩個焊墊的多個接觸連接進行檢查以產生一檢查結果訊號。檢查結果訊號可用於表示與第一焊墊及第二焊墊的接觸連接是否失效,且半導體測試設備可配置為根據檢查結果訊號來決定是否繼續進行測試。如此一來可增進半導體裝置測試的可靠性。Accordingly, embodiments of a semiconductor device having a contact check circuit are provided. The semiconductor device includes a contact checking circuit for checking a plurality of contact connections of at least two pads of the semiconductor device to generate A check result signal. The inspection result signal can be used to indicate whether the contact connection with the first pad and the second pad is invalid, and the semiconductor testing equipment can be configured to determine whether to continue testing according to the inspection result signal. In this way, the reliability of semiconductor device testing can be improved.
為充分瞭解本發明之目的、特徵及功效,茲藉由下述具體之實施例,並配合所附之圖式,對本發明做一詳細說明,說明如後:In order to fully understand the purpose, features and effects of the present invention, the present invention will be described in detail through the following specific embodiments and accompanying drawings, as follows:
參照圖1,其描繪了代表本發明各種實施例具有接觸檢查電路的半導體裝置1的示例架構。Referring to FIG. 1 , there is depicted an example architecture of a
如圖1所示,半導體裝置1包括複數個焊墊、內部電路2及接觸檢查電路5。該等焊墊包括一第一焊墊P1及一第二焊墊P2。該內部電路2耦接該等焊墊。該接觸檢查電路5至少耦接於該第一焊墊P1及該第二焊墊P2,且用以當使用連接至第一焊墊P1及第二焊墊P2(例如使用測試探針)的一半導體測試設備9測試半導體裝置1時,對該第一焊墊P1及該第二焊墊P2的接觸連接進行檢查以產生一檢查結果訊號,該檢查結果訊號是根據從該第一焊墊P1及該第二焊墊P2所接收的一第一測試訊號及一第二測試訊號與至少一參考訊號之間的比較而 產生。As shown in FIG. 1 , a
在實際的情景中,該內部電路2可包括用於特定目的的電路(例如,控制器、記憶體、邏輯電路等)及一電子保險絲單元,電子保險絲單元包括一或更多用於選擇性改變該電路的功能或操作的電子保險絲。在電子保險絲燒熔操作的測試中,來自半導體測試設備9的訊號是透過與半導體裝置1的複數個焊墊接觸的半導體測試設備9的複數個探針PB而輸入到半導體裝置1。如果該等探針PB與該等焊墊沒有正確的接觸,則無法正確進行燒熔。在這種情景下,可利用檢查結果訊號來表示與第一焊墊P1的接觸連接及第二焊墊P2的接觸連接是否可正確地用於測試。In a practical scenario, the
在一些實施例中,該接觸檢查電路5可實現為包括一電壓偵測電路(例如圖2中的110或圖4中的310)以及一比較電路(例如,圖2中的120、圖3中的220或圖4中的320)。電壓偵測電路耦接到該第一焊墊P1及該第二焊墊P2,且用於產生至少一電壓偵測訊號(例如,在圖2中由S
n所表示者;圖4中的S
D1及S
D2)。比較電路耦接到該電壓偵測電路的,且用於根據該至少一電壓偵測訊號及該至少一參考訊號(例如圖2中的V
REF所表示者;或圖3、4中的V
REF1及V
REF2所表示者),來產生該檢查結果訊號(例如S
CR所表示者)。該至少一參考訊號,例如可藉由該半導體裝置1的一或複數個能隙(bandgap)電壓電路而獲得,或外部電源供應器或電壓源而獲得。
In some embodiments, the
參照圖2,其描繪了用於圖1的示例架構的接觸檢查電路的一實施例。在圖2中,一接觸檢查電路10包括一電壓偵測電路110及一比較電路120。Referring to FIG. 2 , an embodiment of a contact check circuit for the example architecture of FIG. 1 is depicted. In FIG. 2 , a
在一實施例中,該電壓偵測電路10包括一分壓器111。耦接於該第一焊墊P1與該第二焊墊P2之間的分壓器111,是用於產生一電壓偵測訊號S
n。
In one embodiment, the
例如,該比較電路120包括一比較器CMP,比較器CMP用以根據該電壓偵測訊號S
n及一參考訊號V
REF產生一檢查結果訊號S
CR。
For example, the
藉由圖2中所描繪的實施例,該接觸檢查電路10可配置為或設計為表示:該等探針對於該第一焊墊P1及該第二焊墊P2的該等接觸連接是否已失效。例如,假設該半導體裝置1實現為包括該第一焊墊P1及該第二焊墊P2,該第一焊墊P1及該第二焊墊P2設計為接收所需的一正供應電壓及一負供應電壓,例如分別為4伏特及-2伏特的直流 (DC) 電壓。為了表示該等接觸連接在測試中是否正確或可靠,可藉由設定電阻R1、R2的電阻值來設計該分壓器111,使得當該第一焊墊P1及該第二焊墊P2確實接收該所需的電壓供應訊號時,藉由該偵測訊號S
n(例如電壓訊號位準(大小))等於或大於該參考訊號V
REF(例如V
REF= 1.25 伏特),加上該檢查結果訊號S
CR接著在例如一邏輯高位準下輸出,來表示該等接觸連接是正確的。相反地,在一測試中,若該第一焊墊P1及該第二焊墊P2沒有與所對應的探針正確接觸,該偵測訊號S
n將會少於該參考訊號V
REF(例如V
REF= 1.25伏特),該檢查結果訊號S
CR接著在一邏輯低位準下輸出,該邏輯低位準是表示該等接觸連接已失效。
With the embodiment depicted in FIG. 2, the
為了更準確地進行接觸檢查,接觸檢查電路5可以實現 為,使得檢測訊號(例如圖2中的S
n)與表示不同參考值的兩個或複數個參考訊號進行比較,而不是與圖2中一個參考訊號(例如V
REF)進行比較。
In order to perform a contact check more accurately, the
參照圖3,其描繪用於圖1的示例架構的一接觸檢查電路的另一實施例。在圖3中,一接觸檢查電路20其包括一電壓偵測電路110及一比較電路220。圖3的接觸檢查電路20與圖2的接觸檢查電路10的不同處在於:該至少一參考訊號包括一第一參考訊號V
REF1及一第二參考訊號V
REF2;以及該接觸檢查電路20的比較電路220配置為根據該電壓偵測訊號S
n及該第一參考訊號V
REF1產生一第一比較訊號S
C1,且根據該電壓偵測訊號S
n及該第二參考訊號V
REF2產生一第一比較訊號S
C2,且根據該第一比較訊號S
C1及該第一比較訊號S
C2產生該檢查結果訊號S
CR。
Referring to FIG. 3 , another embodiment of a contact check circuit for the example architecture of FIG. 1 is depicted. In FIG. 3 , a
如圖3所示,該比較電路220包括一第一比較器CMP1、一第二比較器CMP2以及一邏輯單元LU。As shown in FIG. 3 , the
該第一比較器CMP1用於根據該電壓偵測訊號S n及該第一參考訊號V REF1產生該第一比較訊號S C1。例如,該第一比較器CMP1具有用於接收該電壓偵測訊號S n的一正相端、以及用於接收該第一參考訊號V REF1的一反相端。 The first comparator CMP1 is used for generating the first comparison signal S C1 according to the voltage detection signal S n and the first reference signal V REF1 . For example, the first comparator CMP1 has a non-inverting terminal for receiving the voltage detection signal S n and an inverting terminal for receiving the first reference signal V REF1 .
該第二比較器CMP2用於根據該電壓偵測訊號S n及該第二參考訊號V REF2產生該第二比較訊號S C2。例如,該第二比較器CMP2具有用於接收該第二參考訊號V REF2的一正相端、以及用於接收該電壓偵測訊號S n的一反相端。 The second comparator CMP2 is used for generating the second comparison signal S C2 according to the voltage detection signal S n and the second reference signal V REF2 . For example, the second comparator CMP2 has a non-inverting terminal for receiving the second reference signal V REF2 and an inverting terminal for receiving the voltage detection signal Sn .
耦接於該第一比較器CMP1及該第二比較器CMP2的邏輯單元LU,是用於根據該第一比較訊號S C1及該第二比較訊號S C2產生該檢查結果訊號S CR。在一實施例中,該邏輯單元LU包括一及閘(AND gate)。及閘用於接收該第一比較訊號S C1及該第二比較訊號S C2,並用於輸出該檢查結果訊號S CR。 The logic unit LU coupled to the first comparator CMP1 and the second comparator CMP2 is used for generating the inspection result signal S CR according to the first comparison signal S C1 and the second comparison signal S C2 . In one embodiment, the logic unit LU includes an AND gate. The AND gate is used for receiving the first comparison signal S C1 and the second comparison signal S C2 , and for outputting the inspection result signal S CR .
如圖3中的示例,該比較電路220可實現為確定該電壓偵測訊號S
n是否介於該第一參考訊號V
REF1及該第二參考訊號V
REF2之間(例如該V
REF1≤ S
n≤ V
REF2)。例如,該第一參考訊號V
REF1及該第二參考訊號V
REF2可分別設為V
REF– D及V
REF+ D的電壓值(例如V
REF= 1.25 V, D = 0.25 V)。
As shown in FIG. 3 , the
藉由圖3所描繪的實施例,該接觸檢查電路20可配置為或設計為表示:該探針對於該第一焊墊P1及該第二焊墊P2的接觸連接是否已失效。例如,假設該半導體裝置1實現為包括該第一焊墊P1及該第二焊墊P2,該第一焊墊P1及該第二焊墊P2設計為接收所需的一正供應電壓及一負供應電壓,例如分別為4伏特及-2伏特的直流 (DC) 電壓。為了表示該等接觸連接在測試中是否正確或可靠,可藉由設定電阻R1、R2的電阻值來設計該分壓器111,使得當該第一焊墊P1及該第二焊墊P2確實接收該所需的電壓供應訊號時,藉由該偵測訊號S
n(例如電壓訊號位準(大小))介於該第一參考訊號V
REF1及該第二參考訊號V
REF2之間(例如V
REF1≤ S
n≤ V
REF2),加上該檢查結果訊號S
CR接著在例如一邏輯高位準下輸出,來表示該等接觸連接是正確的。相反地,在一測試中,若該第一焊墊P1及該第二焊墊P2沒有與所對應的探針正確接觸,該偵測訊號S
n將會少於該第一參考訊號V
REF1(例如V
REF1= 1.0伏特)或大於該第二參考訊號V
REF2(例如V
REF2= 1.5 伏特),該檢查結果訊號S
CR接著在一邏輯低位準下輸出,該邏輯低位準是表示該等接觸連接已失效。例如,若該第一焊墊P1正確地接收一正供應電壓(例如4伏特)且該第二焊墊P2沒有正確地接收到一負供應電壓(例如對應的探針沒有接觸第二焊墊P2或不正確的接觸),該偵測訊號S
n(例如2伏特、3伏特、3.8伏特或4伏特)可能會大於該第二參考訊號V
REF2(例如V
REF2= 1.5 伏特)。在其他實施例中,相反地,若該第一焊墊P1沒有正確地接收到一正供應電壓(例如對應的探針沒有接觸第一焊墊P1或不正確的接觸),且該第二焊墊P2正確地接收一負供應電壓(例如-2伏特),該偵測訊號S
n(例如,-2伏特、-1伏特、0伏特或0.5伏特)可能會少於該第一參考訊號V
REF1(例如V
REF1= 1.0伏特)。
With the embodiment depicted in FIG. 3 , the
為了更準確地進行接觸檢查,該接觸檢查電路5可以實現為,使得利用從該第一焊墊P1所接收的第一測試訊號及從該第二焊墊P2所接收的第二測試訊號來得到兩個對應的電壓偵測訊號(例如圖4中的S
D1或S
D2),而不是從圖2或圖3中的一個偵測訊號(例如S
n)。
In order to perform contact inspection more accurately, the
參照圖4,其描繪用於圖1的示例架構的接觸檢查電路的另一實施例。在圖4中,一接觸檢查電路30包括一電壓偵測電路310及一比較電路320。圖4中的接觸檢查電路30與圖3的接觸檢查電路20的不同處在於:該至少一電壓偵測訊號包括一第一電壓偵測訊號S
D1及一第二電壓偵測訊號S
D2;以及該接觸檢查電路30的電壓偵測電路310配置為根據該第一測試訊號及一第一電源供應訊號來產生該第一電壓偵測訊號S
D1,且根據一第二電源供應訊號及該第二測試訊號來產生該第二電壓偵測訊號S
D2。此外,該接觸檢查電路30的比較電路320配置為根據該第一電壓偵測訊號S
D1及該第一參考訊號V
REF1來產生一第一比較訊號S
C1,且根據該第二電壓偵測訊號S
D2及該第二參考訊號V
REF2來產生一第二比較訊號S
C2。
Referring to FIG. 4 , another embodiment of a contact check circuit for the example architecture of FIG. 1 is depicted. In FIG. 4 , a
如圖4所示,該電壓偵測電路310例如包括一第一分壓器311及一第二分壓器312。耦接於該第一焊墊P1及一第一電源供應端PS1之間的第一分壓器311是用於產生該第一電壓偵測訊號S
D1。耦接於一第二電源供應端PS2及該第二焊墊P2之間的第二分壓器312是用於產生該第二電壓偵測訊號S
D2。
As shown in FIG. 4 , the
如圖4所示,該比較電路320包括一第一比較器CMP1、一第二比較器CMP2及一邏輯單元LU。相較於圖3的比較電路220,該比較電路320是接收該第一電壓偵測訊號S
D1及該第二電壓偵測訊號S
D2,而非接收一個電壓偵測訊號S
n。
As shown in FIG. 4 , the
該比較電路320的第一比較器CMP1用於根據該第一電壓偵測訊號S
D1及該第一參考訊號V
REF1來產生該第一比較訊號S
C1。例如,該第一比較器CMP1具有用於接收該第一電壓偵測訊號S
D1的一正相端、及用於接收該第一參考訊號V
REF1的一反相端。
The first comparator CMP1 of the
該比較電路320的第二比較器CMP2用於根據該第二電壓偵測訊號S
D2及該第二參考訊號V
REF2來產生該第一比較訊號S
C1。例如,該第二比較器CMP2具有用於接收該第二參考訊號V
REF2的一正相端、及用於接收該第二電壓偵測訊號S
D2的一反相端。
The second comparator CMP2 of the
耦接於該第一比較器CMP1及該第二比較器CMP2的邏輯單元LU,是用於根據該第一比較訊號S
C1及該第二比較訊號S
C2來產生該檢查結果訊號S
CR。例如,該比較電路320與比較電路220的邏輯單元LU相似。
The logic unit LU coupled to the first comparator CMP1 and the second comparator CMP2 is used to generate the inspection result signal S CR according to the first comparison signal S C1 and the second comparison signal S C2 . For example, the
如圖4之示例,該比較電路320可實現為確定該第一電壓偵測訊號S
D1是否大於或等於該第一參考訊號V
REF1,及該第二參考訊號V
REF2是否大於或等於該第二電壓偵測訊號S
D2(例如:S
D1≥ V
REF1且 V
REF2≥ S
D2)。例如,該第一參考訊號V
REF1及該第二參考訊號V
REF2可設為相同電壓值或不同電壓值。
As shown in Figure 4, the
藉由圖4所描繪的方法,該接觸檢查電路30可配置為或設計為表示探針對於該第一焊墊P1及該第二焊墊P2的接觸連接是否失效。例如,假設半導體裝置1實現為包括第一焊墊P1及第二焊墊P2。第一焊墊P1及第二焊墊P2用於接收所需的一正供應電壓及一負供應電壓,例如分別為4伏特及-2伏特的直流(DC)電壓。為了表示在測試中該等接觸連接是否正確或可靠,可藉由設定電阻R11、R12、R21及R22的電阻值來設計該分壓器311及該分壓器312,使得當該第一焊墊P1及該第二焊墊P2確實接收到電壓供應訊號時,藉由該第一電壓偵測訊號S
D1大於或等於該第一參考訊號V
REF1,加上該第二參考訊號V
REF2大於或等於該第二電壓偵測訊號S
D2(例如:S
D1≥ V
REF1且 V
REF2≥ S
D2,其中V
REF1≥ V
REF2),加上該檢查結果訊號S
CR接著在例如一邏輯高位準下輸出,來表示該等接觸連接是正確的。相反地,在測試中,若該第一焊墊P1及該第二焊墊P2的其中之一沒有正確的接觸於對應的探針,該第一電壓偵測訊號S
D1將會少於該第一參考訊號V
REF1(例如:S
D1< V
REF1),或該第二參考訊號V
REF2小於該第二電壓偵測訊號S
D2(例如: V
REF2< S
D2),該檢查結果訊號S
CR接著在例如一邏輯低位準下輸出,來表示該等接觸連接是失效的。如此一來,藉由接觸檢查電路30可更準確地進行接觸檢查。
By the method depicted in FIG. 4 , the
在一些實施例中,該接觸檢查電路20或30的邏輯單元LU可包括一或更多的邏輯閘,例如及閘(AND)、或閘(OR)、反閘(NOT)、互斥或閘(XOR)或反互斥或閘(XNOR),或為了輸出該檢查結果訊號S
CR的相同目的之任何合理的組合。例如,在接觸檢查電路20的第一比較器CMP1的配置修改為使其正相端和反相端分別接收第一參考訊號V
REF1及電壓檢測訊號S
n的情況下,為了輸出該檢查結果訊號S
CR的相同目的,接觸檢查電路20的邏輯單元LU可改為另一邏輯電路,以執行利用反閘以及或另一邏輯電路的互斥或閘(NOR)的(SC1'+SC2)'的布林(Boolean)方程式。接觸檢查電路30的邏輯單元LU可以類似地以這種方式實現。此外,邏輯單元LU也可以作其他修改。因此,本發明的實現並不限於這些實施例。
In some embodiments, the logic unit LU of the
在一些實施例中,半導體裝置1可配置為根據圖2、3或4中所示的接觸檢查電路10、20或30來實現該接觸檢查電路5,以便在測試中至少對該第一焊墊P1及第二焊墊P2進行接觸檢查。為了回應該半導體測試設備9的測試請求訊號,該半導體裝置1接著向該半導體測試設備9輸出檢查結果訊號S
CR,以當作一測試結果訊號,或根據檢查結果訊號S
CR以及可由半導體裝置1中執行的附加邏輯測試中獲得的一個或多個附加結果,來輸出一測試結果訊號。
In some embodiments, the
參照圖5,其描繪用於圖1的示例架構的半導體裝置的實施例。在圖5中,作為半導體裝置1的一實施例的半導體裝置1A包括複數個焊墊、一內部電路以及一接觸檢查電路5。Referring to FIG. 5 , an embodiment of a semiconductor device for the example architecture of FIG. 1 is depicted. In FIG. 5 , a
該等焊墊包括一第一焊墊P1、一第二焊墊P2、一資料端DQ及一命令端CMD。該內部電路耦接於該等焊墊。The pads include a first pad P1, a second pad P2, a data terminal DQ and a command terminal CMD. The internal circuit is coupled to the pads.
該內部電路可包括一解碼器510及一電子保險絲單元520。該解碼器510耦接於該資料端DQ、該命令端CMD及該電子保險絲單元520。該電子保險絲單元520可包括複數個電子保險絲。例如,該等電子保險絲的至少其中之一的兩端是耦接於該第一焊墊P1及該第二焊墊P2。如圖5所示,該第一焊墊P1及該第二焊墊P2都耦接到該接觸檢查電路5。The internal circuit may include a
為了回應從該資料端DQ及該命令端CMD所接收到的一資料訊號及一命令訊號,該解碼器510可實現為執行不同模式。例如,在燒熔電子保險絲的操作之前,可執行一測試。半導體測試設備9分別產生給該資料端DQ、該命令端CMD、該第一焊墊P1及該第二焊墊P2的一資料訊號、一命令訊號、一正供應電壓及一負供應電壓。該資料訊號表示一特定碼或位址,且該命令訊號表示一測試命令其用以檢查該半導體裝置1A對於電子保險絲燒熔的程序是否已準備好。若該半導體裝置1A在邏輯上已準備好,該解碼器510可產生一回應碼(例如:110011001100),以回應該資料訊號及該命令訊號。In response to a data signal and a command signal received from the data terminal DQ and the command terminal CMD, the
另一方面,如圖2、圖3或圖4所描繪的接觸檢查電路5對於第一焊墊P1及第二焊墊P2的接觸連接進行檢查以產生一檢查結果訊號S
CR,該檢查結果訊號S
CR是根據接收自該第一焊墊P1的一第一測試訊號及該第二焊墊P2的一第二測試訊號與至少一參考訊號之間的比較而產生。
On the other hand, the
在一實施例中,產生自該解碼器510的回應碼以及由該接觸檢查電路5所產生檢查結果訊號S
CR可被送回該半導體測試設備9。
In one embodiment, the response code generated from the
在其他實施例中,如圖6所示,該半導體裝置1A可更包括一輸出邏輯單元600,以根據該檢查結果訊號S
CR及該回應碼(例如表示為IN)產生一測試結果訊號OUT。例如,該輸出邏輯單元600可包括一專屬的反互斥或閘。若該回應碼IN其例如在二進位中的「110011001100」表示該半導體裝置1A邏輯上已準備好,且該檢查結果訊號S
CR(例如邏輯1)表示該接觸連接是正確的,該測試結果訊號OUT與該回應碼IN呈現相同的碼。若該回應碼IN表示該半導體裝置1A在邏輯上已準備好,然而該檢查結果訊號S
CR(例如邏輯0)表示接觸連接不正確,該測試結果訊號OUT在二進位中表示為「001100110011」。在其他實施例中,該輸出邏輯單元600可包括一或更多的邏輯閘,例如及閘(AND)、或閘(OR)、反閘(NOT)、互斥或閘(XOR)或反互斥或閘(XNOR),或以上任何合理的結合。
In other embodiments, as shown in FIG. 6 , the
在此方式下,該半導體測試設備9可被實現為:一旦接收到例如表示該等接觸連接是失效(例如:「001100110011」)的測試結果訊號OUT,則終止測試。如此一來,如圖2、圖3或圖4所示的使用該接觸檢查電路5的半導體裝置1A,在探針與焊墊沒有正確連接時,可用來避免該半導體測試設備9錯誤地執行測試或甚至一燒熔操作(例如針對電子保險絲)。In this way, the semiconductor testing equipment 9 can be implemented to terminate the test once it receives the test result signal OUT indicating that the contact connections are failed (for example: “001100110011”). In this way, the
如上,已提供具有接觸檢查電路的半導體裝置的多種實施例。該半導體裝置包括一接觸檢查電路,當該半導體裝置使用連接到該半導體裝置的例如至少兩焊墊的一半導體測試設備進行測試,該接觸檢查電路對該至少兩焊墊的接觸連接進行檢查以產生一檢查結果訊號。該檢查結果訊號可用於表示對於該第一焊墊與該第二焊墊的接觸連接是否失效,且該半導體測試設備可配置為根據該檢查結果訊號來決定是否要繼續執行該測試。因此,可增進對於半導體裝置測試的可靠度。As above, various embodiments of the semiconductor device with the contact inspection circuit have been provided. The semiconductor device includes a contact checking circuit. When the semiconductor device is tested using a semiconductor test equipment connected to the semiconductor device, for example, at least two pads, the contact checking circuit checks the contact connection of the at least two pads to generate A check result signal. The inspection result signal can be used to indicate whether the contact connection between the first pad and the second pad is invalid, and the semiconductor testing equipment can be configured to determine whether to continue the test according to the inspection result signal. Therefore, reliability for semiconductor device testing can be improved.
本發明在上文中已以較佳實施例揭露,然熟習本項技術者應理解的是,該實施例僅用於描繪本發明,而不應解讀為限制本發明之範圍。應注意的是,舉凡與該實施例等效之變化與置換,均應設為涵蓋於本發明之範疇內。因此,本發明之保護範圍當以申請專利範圍所界定者為準。The present invention has been disclosed above with preferred embodiments, but those skilled in the art should understand that the embodiments are only used to describe the present invention, and should not be construed as limiting the scope of the present invention. It should be noted that all changes and substitutions equivalent to the embodiment should be included in the scope of the present invention. Therefore, the scope of protection of the present invention should be defined by the scope of the patent application.
1:半導體裝置
1A:半導體裝置
10:接觸檢查電路
110:電壓偵測電路
120:比較電路
111:分壓器
2:內部電路
20:接觸檢查電路
220:比較電路
30:接觸檢查電路
310:電壓偵測電路
311:第一分壓器
312:第二分壓器
320:比較電路
5:接觸檢查電路
510:解碼器
520:電子保險絲單元
600:輸出邏輯單元
9:半導體測試設備
CMD:命令端
CMP:比較器
CMP1:第一比較器
CMP2:第二比較器
DQ:資料端
IN:回應碼
LU:邏輯單元
OUT:測試結果訊號
P1:第一焊墊
P2:第二焊墊
PS1:第一電源供應端
PS2:第二電源供應端
PB:探針
R1:電阻
R11:電阻
R12:電阻
R2:電阻
R21:電阻
R22:電阻
S
n:電壓偵測訊號
S
C1:第一比較訊號
S
C2:第二比較訊號
S
CR:檢查結果訊號
S
D1:第一電壓偵測訊號
S
D2:第二電壓偵測訊號
V
REF:參考訊號
V
REF1:第一參考訊號
V
REF2:第二參考訊號
1:
圖1是描繪代表本發明的各種實施例的具有接觸檢查電路的半導體裝置的示例架構的示意圖,其中半導體裝置由半導體測試設備進行測試。 圖2是用於圖1的示例架構的接觸檢查電路的一實施例的方塊圖。 圖3是描繪用於圖1的示例架構中的接觸檢查電路的另一實施例的方塊圖。 圖4是描繪用於圖1的示例架構中的接觸檢查電路的又一實施例的方塊圖。 圖5是描繪用於圖1的示例架構中的半導體裝置的一實施例的方塊圖。 圖6是描繪用於圖5的示例架構中的輸出邏輯單元的實施例的示意圖。 FIG. 1 is a schematic diagram depicting an example architecture of a semiconductor device with a contact inspection circuit, which is tested by semiconductor test equipment, representing various embodiments of the present invention. FIG. 2 is a block diagram of an embodiment of a contact check circuit for the example architecture of FIG. 1 . FIG. 3 is a block diagram depicting another embodiment of a contact check circuit for use in the example architecture of FIG. 1 . FIG. 4 is a block diagram depicting yet another embodiment of a contact check circuit for use in the example architecture of FIG. 1 . FIG. 5 is a block diagram depicting an embodiment of a semiconductor device used in the example architecture of FIG. 1 . FIG. 6 is a schematic diagram depicting an embodiment of an output logic unit used in the example architecture of FIG. 5 .
1:半導體裝置 1: Semiconductor device
2:內部電路 2: Internal circuit
5:接觸檢查電路 5: Contact check circuit
9:半導體測試設備 9: Semiconductor test equipment
P1:第一焊墊 P1: The first pad
P2:第二焊墊 P2: Second pad
PB:探針 PB: Probe
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110142023A TWI792672B (en) | 2021-11-11 | 2021-11-11 | Semiconductor device with contact check circuitry |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110142023A TWI792672B (en) | 2021-11-11 | 2021-11-11 | Semiconductor device with contact check circuitry |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI792672B TWI792672B (en) | 2023-02-11 |
TW202319773A true TW202319773A (en) | 2023-05-16 |
Family
ID=86689232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110142023A TWI792672B (en) | 2021-11-11 | 2021-11-11 | Semiconductor device with contact check circuitry |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI792672B (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100843227B1 (en) * | 2007-01-08 | 2008-07-02 | 삼성전자주식회사 | Method for testing semiconductor memory device using probe and the semiconductor memory device using the method |
TWI442360B (en) * | 2010-10-28 | 2014-06-21 | Au Optronics Corp | Display device and system for inspecting bonding resistance and inpsecting method thereof |
US10634713B2 (en) * | 2018-02-22 | 2020-04-28 | Piecemakers Technology, Inc. | Method for testing semiconductor die pad untouched by probe and related test circuit |
-
2021
- 2021-11-11 TW TW110142023A patent/TWI792672B/en active
Also Published As
Publication number | Publication date |
---|---|
TWI792672B (en) | 2023-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101094916B1 (en) | Test circuit and method for semiconductor apparatus | |
KR100843227B1 (en) | Method for testing semiconductor memory device using probe and the semiconductor memory device using the method | |
JP2004003985A (en) | System and method for facilitating test for pad-driver of integrated circuit easy | |
US7480841B2 (en) | Semiconductor integrated circuit which properly executes an operational test of a circuit under test in the semiconductor integrated circuit | |
KR100621770B1 (en) | Semiconductor memory device and method for driving and testing the same | |
TWI792672B (en) | Semiconductor device with contact check circuitry | |
US6986087B2 (en) | Method and apparatus for improving testability of I/O driver/receivers | |
US11892521B2 (en) | Semiconductor device with contact check circuitry | |
CN116243129A (en) | Semiconductor device having contact checking circuit | |
TWI639847B (en) | Integrated circuit chip and inspection method thereof | |
KR100996091B1 (en) | Semiconductor memory device for outputting internal detection signals in test mode | |
JP2014163851A (en) | Semiconductor integrated circuit with open detection terminal | |
KR100689804B1 (en) | high voltage generating circuit of a semiconductor memory device | |
TWI824686B (en) | Detection circuit | |
US7898270B2 (en) | Circuit for testing internal voltage of semiconductor memory apparatus | |
KR100569543B1 (en) | Semiconductor memory test device | |
JPH0829493A (en) | Semiconductor integrated circuit device | |
US20240145023A1 (en) | Memory device including test pad connection circuit | |
Muhtaroglu et al. | I/O self-leakage test | |
TW202429087A (en) | Method for detecting of detection circuit | |
JP2009075046A (en) | Apparatus for testing semiconductor device | |
JPH04215078A (en) | Semiconductor testing device | |
JP2004095921A (en) | Semiconductor device and its inspecting method | |
KR20080100560A (en) | Semiconductor memory apparatus | |
JP2001194426A (en) | Device for tester inspection, semiconductor integrated circuit device and method for inspection of tester |