【０００１】
【発明の属する技術分野】
本発明は、ウェハ上に形成されＬＳＩテスタによりプローブを通じてウェハ検査される半導体装置およびその検査方法に関するものである。
【０００２】
【従来の技術】
従来から、半導体装置を構成するＬＳＩ半導体チップは、通常、円盤状のシリコンウェハ上に複数形成されており、このＬＳＩ半導体チップに対する電気的な性能検査として、シリコンウェハ上に形成された状態でＬＳＩテスタによりプローブを通じて検査を行うウェハ検査が行われている。
【０００３】
このウェハ検査において、ウェハ上のＬＳＩ半導体チップに対して、その出力トランジスタのドライブ能力を検査する場合、ＬＳＩ半導体チップ上で測定対象とするＩ／Ｏパッドにプローブカードのプローブを当て、ＬＳＩテスタを使用して、電圧印加−電流測定による出力ドライブ能力の検査を行っている。
【０００４】
以上のように、従来の半導体装置における出力ドライブ能力の検査方法として、ウェハ検査による出力ドライブ能力の検査方法について、図面を参照しながら以下に説明する。
【０００５】
図１は従来の半導体装置の検査方法としてＬＳＩ半導体チップに対する出力ドライブ能力の検査方法を示すブロック図である。図１において、ａはＬＳＩテスタ、ｂはウェハ検査で使用するプローブカードのプローブ、ｃはＬＳＩ半導体チップの最終段の出力トランジスタ、ｄは、ＬＳＩ半導体チップのＩ／Ｏパッドである。
【０００６】
以上のような構成により示される従来の出力ドライブ能力の検査方法について、以下に説明する。
ＬＳＩ半導体チップのウェハ検査において、ＬＳＩ半導体チップの最終段の出力トランジスタｃのＩ／Ｏパッドｄにプローブカードのプローブｂを当て、プローブｂに接続されているＬＳＩテスタａから電圧（ＶＤＤ−しきい値：例えば、しきい値＝０．６ｖ）を印加し、その時に出力トランジスタｃから流れる電流ＩをＬＳＩテスタａで測定する。
【０００７】
【発明が解決しようとする課題】
しかしながら上記のような従来の半導体装置の検査方法では、ＬＳＩ半導体チップにおいて、システムＬＳＩ化が進んで、ＬＳＩの集積度が大幅に上昇し、また多ピン化も進んでいるため、ウェハ検査において、ＬＳＩ半導体チップの最終段の出力トランジスタの出力ドライブ能力を検査する場合、ウェハ検査で用いるプローブカードのプローブｂと出力トランジスタｃのＩ／Ｏパッドｄとの間のコンタクト抵抗により、出力ドライブが能力不足となり、出力電流が不安定となる現象が発生して、ＬＳＩ半導体チップの製造の場において、特に量産の場において、正確なＬＳＩ検査ができないという問題点を有していた。
【０００８】
本発明は、上記従来の問題点を解決するもので、ＬＳＩ半導体チップのウェハ検査における最終段の出力トランジスタの出力ドライブ能力を検査する際に、その出力電流を安定化して出力トランジスタのドライブ能力の不安定を低減し、ＬＳＩ半導体チップの量産の場においても、正確に検査することができる半導体装置およびその検査方法を提供する。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために本発明の請求項１に記載の半導体装置は、ウェハ上に外部接続用の複数のＩ／Ｏパッドを有するＬＳＩ半導体チップとして複数形成され、それぞれＬＳＩテスタによりそのプローブを通じてウェハ検査される半導体装置において、前記ウェハ上の全ＬＳＩ半導体チップのそれぞれに、電流を電圧に変換するための抵抗と、前記抵抗の端子電圧を検出するボルテージフォロアと、前記ボルテージフォロアによる検出電圧をｎビットのデジタル値に変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータからのデジタルデータに対してレジスタとして機能するフリップフロップとからなる出力電圧測定手段を内蔵し、前記出力電圧測定手段を、個々のＬＳＩ半導体チップの最終段の出力トランジスタと前記Ｉ／Ｏパッドとの接続点に、その接続点から前記抵抗に前記出力トランジスタからの出力電流が流れるように接続し、前記フリップフロップから前記ウェハ検査による良否判定のための信号を出力するよう構成したことを特徴とする。
【００１０】
また、本発明の請求項４に記載の半導体装置の検査方法は、請求項１に記載の半導体装置の検査方法であって、出力電圧測定手段内のＡ／Ｄコンバータからのデジタルデータに応じてフリップフロップから出力されるｎビットパラレル信号を、それぞれ対応するＬＳＩ半導体チップの出力端子から出力し、この出力信号を基に、ＬＳＩテスタによるウェハ検査を行って、前記ＬＳＩ半導体チップに対して良否判定する方法としたことを特徴とする。
【００１１】
以上により、ウェハ検査でＬＳＩテスタによりＬＳＩ半導体チップに対してその最終段出力トランジスタの出力ドライブ能力を検査する場合に、出力トランジスタからの電流をＬＳＩ半導体チップ内の出力電圧測定手段側に流し、ＬＳＩ半導体チップのＩ／Ｏパッドからの電流出力をなくして、プローブカードのプローブとＩ／Ｏパッド間のコンタクト抵抗により発生していた出力電流の不安定をなくし、安定した検査を可能とし、また、全ての最終段出力トランジスタの出力ドライブ能力について一括検査を可能とし、また、最終段出力トランジスタの出力ドライブ能力についてデジタル判定を可能にすることにより、ウェハ検査により、ＬＳＩ半導体チップに対してその出力トランジスタの出力ドライブ能力について、安定でかつ正確に検査することができる。
【００１２】
また、本発明の請求項２に記載の半導体装置は、請求項１に記載の出力電圧測定手段内に、複数の論理素子からなり、Ａ／Ｄコンバータからのデジタルデータに応じてフリップフロップから出力されるｎビットパラレル信号に対して、ウェハ検査による良否判定のための出力期待値比較を実行する結果比較回路を設け、前記結果比較回路を、前記Ａ／Ｄコンバータからのｎビットパラレル信号に対する出力期待値比較をＬＳＩ半導体チップ内部で行い、その判定結果を前記ＬＳＩ半導体チップの１出力端子のみから出力可能なように構成したことを特徴とする。
【００１３】
また、本発明の請求項５に記載の半導体装置の検査方法は、請求項２に記載の半導体装置の検査方法であって、出力電圧測定手段内のＡ／Ｄコンバータからのデジタルデータに応じてフリップフロップから出力されるｎビットパラレル信号に対して、結果比較回路により出力期待値比較をＬＳＩ半導体チップ内部で行い、それらの比較結果を前記ＬＳＩ半導体チップの１出力端子のみから出力し、この出力信号を基に、ＬＳＩテスタによるウェハ検査を行って、前記ＬＳＩ半導体チップに対して良否判定する方法としたことを特徴とする。
【００１４】
以上により、ＬＳＩ半導体チップ内の出力電圧測定手段を構成するＡ／Ｄコンバータから出力されるｎｂｉｔパラレル出力信号の出力期待値比較をも、ＬＳＩ半導体チップ内部で行い、ＬＳＩ半導体チップの１本の出力端子のみを用いてＬＳＩテスタでの良否判定を可能とし、ＬＳＩ半導体チップにおいて、ピンの制約を低減することにより、ピン数を削減するとともに、少数ピンのＬＳＩ半導体チップでも、ｎｂｉｔパラレル出力信号の出力期待値比較による良否判定を実現することができる。
【００１５】
また、本発明の請求項３に記載の半導体装置は、ウェハ上に外部接続用の複数のＩ／Ｏパッドを有するＬＳＩ半導体チップとして複数形成され、それぞれＬＳＩテスタによりそのプローブを通じてウェハ検査される半導体装置において、前記ウェハ上の全ＬＳＩ半導体チップのそれぞれに、電流を電圧に変換するための抵抗と、前記抵抗の端子電圧を検出するボルテージフォロアと、前記ボルテージフォロアによる検出電圧に対応した周波数を有する交流信号を出力するＶＣＯと、前記ＶＣＯからの交流信号の周波数を計測するカウンタと、複数の論理素子からなり、前記ＶＣＯからの交流信号の周波数に応じて前記カウンタから出力されるｎビットパラレル信号に対して、ウェハ検査による良否判定のための出力期待値比較を実行する結果比較回路とからなる出力電圧測定手段を内蔵し、前記出力電圧測定手段を、個々のＬＳＩ半導体チップの最終段の出力トランジスタと前記Ｉ／Ｏパッドとの接続点に、その接続点から前記抵抗に前記出力トランジスタからの出力電流が流れるように接続し、前記結果比較回路から前記ウェハ検査による良否判定のための信号を出力するよう構成したことを特徴とする。
【００１６】
また、本発明の請求項６に記載の半導体装置の検査方法は、請求項３に記載の半導体装置の検査方法であって、出力電圧測定手段内のＶＣＯからの交流信号の周波数に応じてカウンタから出力されるｎビットパラレル信号に対して、結果比較回路により出力期待値比較をＬＳＩ半導体チップ内部で行い、それらの比較結果を前記ＬＳＩ半導体チップの１出力端子のみから出力し、この出力信号を基に、ＬＳＩテスタによるウェハ検査を行って、前記ＬＳＩ半導体チップに対して良否判定する方法としたことを特徴とする。
【００１７】
以上により、ＬＳＩ半導体チップの外部からのノイズの影響を受け難くして、安定した測定を可能にするとともに、ＬＳＩ半導体チップの１本の出力端子のみを用いてＬＳＩテスタでの良否判定を可能とし、ＬＳＩ半導体チップにおいて、ピンの制約を低減することにより、ピン数を削減するとともに、少数ピンのＬＳＩ半導体チップでも、ｎｂｉｔパラレル出力信号の出力期待値比較による良否判定を実現することができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を示す半導体装置およびその検査方法について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の半導体装置およびその検査方法を説明する。
【００１９】
図２は本実施の形態１の半導体装置の構成を示すブロック図である。図２において、１はＬＳＩテスタ、２はウェハ検査で使用するプローブカードのプローブ、３はＬＳＩ半導体チップの最終段回路の出力トランジスタ、４はＬＳＩ半導体チップへの信号入出力用のＩ／Ｏパッド、５は検査対象の最終段回路からの出力電流に応じて電流−電圧変換を行う電流−電圧変換用抵抗、６は電流−電圧変換用抵抗５の端子電圧を検出するボルテージフォロア、７はボルテージフォロア６による検出電圧をｎビット（ｂｉｔ）のデジタル値に変換するｎビット対応のＡ／Ｄコンバータ、８はＡ／Ｄコンバータ７からのデジタルデータに対してＤフリップフロップ（ＦＦ）を用いて機能するレジスタ、９は検査対象の最終段回路と出力電圧測定装置（ＯＭＧ）との接続をオンオフ制御するためのＯＭＧ接続スイッチ、１０は電流−電圧変換用の抵抗５の接続をオンオフ制御するための制御スイッチである。
【００２０】
以上のように構成された本実施の形態の半導体装置について、その一動作例を以下に説明する。
最終段の出力トランジスタ３のうちＰチャンネルトランジスタの出力ドライブ能力を検査する場合、まず、ＯＭＧ接続スイッチ９をＯＮ状態にし、測定対象の出力トランジスタ３の出力ドライブ能力に応じた電流−電圧変換用抵抗５を、電流−電圧変換用抵抗制御スイッチ１０で選択し、当該出力トランジスタ３のＩ／Ｏパッド４にプローブ２を当てて、プローブ２に接続されているＬＳＩテスタ１から電圧（ＶＤＤ−しきい値：例えば、しきい値＝０．６ｖ）を印加する。
【００２１】
その時に、出力トランジスタ３からＯＭＧ接続スイッチ９を通じて流れる電流Ｉ１が、ＯＭＧ内で、電流−電圧変換用抵抗５により電圧に変換され、ボルテージフォロア６を介して、ｎｂｉｔＡ／Ｄコンバータ７に入力されデジタル値に変換される。
【００２２】
このようにして、検査により得られた測定電流Ｉ１に対してデジタル変換されたｎｂｉｔ分の測定値をレジスタ８で保持し、そのｎｂｉｔ分の測定値をＬＳＩテスタ１によりレジスタ８からＬＳＩ半導体チップの外部へ取り出して、ＬＳＩテスタ１内で期待値比較してＬＳＩ半導体チップを良否判定することにより、ＬＳＩ半導体チップに対して検査することができる。
【００２３】
その結果、ウェハ検査により、ＬＳＩ半導体チップに対してその出力トランジスタの出力ドライブ能力について、安定でかつ正確に検査することができる。
（実施の形態２）
本発明の実施の形態２の半導体装置およびその検査方法を説明する。
【００２４】
図３は本実施の形態２の半導体装置の構成を示すブロック図である。図３において、図２と同一機能部分には同一符号を付し、異なる部分についてのみ構成を説明する。図３において、１１は複数の論理素子からなり、Ａ／Ｄコンバータ７からのデジタルデータに応じてレジスタ８から出力されるｎビットパラレル信号に対して、ウェハ検査による良否判定のための出力期待値比較を実行する結果比較回路であり、Ａ／Ｄコンバータ７からのｎビットパラレル信号に対する出力期待値比較をＬＳＩ半導体チップ内部で行い、その比較結果を、ＬＳＩ半導体チップ上で任意に決めた１つの出力端子のみを用いて出力可能なように構成されている。
【００２５】
以上のように構成された本実施の形態の半導体装置について、その一動作例を以下に説明する。
最終段の出力トランジスタ３のうちＰチャンネルトランジスタの出力ドライブ能力を検査する場合、まず、ＯＭＧ接続スイッチ９をＯＮ状態にし、測定対象の出力トランジスタ３の出力ドライブ能力に応じた電流−電圧変換用抵抗５を、電流−電圧変換用抵抗制御スイッチ１０で選択し、当該出力トランジスタ３のＩ／Ｏパッド４にプローブ２を当てて、プローブ２に接続されているＬＳＩテスタ１から電圧（ＶＤＤ−しきい値：例えば、しきい値＝０．６ｖ）を印加する。
【００２６】
その時に、出力トランジスタ３からＯＭＧ接続スイッチ９を通じて流れる電流Ｉ２が、ＯＭＧ内で、電流−電圧変換用抵抗５により電圧に変換され、ボルテージフォロア６を介して、ｎｂｉｔＡ／Ｄコンバータ７に入力されデジタル値に変換される。
【００２７】
このようにして、検査により得られた測定電流Ｉ２に対してデジタル変換されたｎｂｉｔ分の測定値をレジスタ８で保持し、そのｎｂｉｔ分の測定値に対して、結果比較回路１１により、ＬＳＩ半導体チップ内で期待値比較して、その比較結果を、ＬＳＩテスタ１により、結果比較回路１１からＬＳＩ半導体チップ上で任意に決めた１つの出力端子のみを用いＬＳＩ半導体チップの外部へ取り出して、ＬＳＩ半導体チップ内での期待値比較の結果を基に、ＬＳＩテスタ１内でＬＳＩ半導体チップを良否判定することにより、ＬＳＩ半導体チップに対して検査することができる。
【００２８】
その結果、ＬＳＩ半導体チップにおいて、ピンの制約を低減してピン数を削減するとともに、少数ピンのＬＳＩ半導体チップでも、ｎｂｉｔパラレル出力信号の出力期待値比較による良否判定を実現することができる。
（実施の形態３）
本発明の実施の形態３の半導体装置およびその検査方法を説明する。
【００２９】
図４は本実施の形態３の半導体装置の構成を示すブロック図である。図４において、図２と同一機能部分には同一符号を付し、異なる部分についてのみ構成を説明する。図４において、１２はボルテージフォロア６による検出電圧に対応した周波数を有する交流信号を出力するＶＣＯ、１３はＶＣＯ１２からの交流信号の周波数を計測するＶＣＯ出力値計測用カウンタ装置である。
【００３０】
以上のように構成された実施の形態の半導体装置について、その一動作例を以下に説明する。
最終段の出力トランジスタ３のうちＰチャンネルトランジスタの出力ドライブ能力を検査する場合、まず、ＯＭＧ接続スイッチ９をＯＮ状態にし、測定対象の出力トランジスタ３の出力ドライブ能力に応じた電流−電圧変換用抵抗５を、電流−電圧変換用抵抗制御スイッチ１０で選択し、当該出力トランジスタ３のＩ／Ｏパッド４にプローブ２を当てて、プローブ２に接続されているＬＳＩテスタ１から電圧（ＶＤＤ−しきい値：例えば、しきい値＝０．６ｖ）を印加する。
【００３１】
その時に、出力トランジスタ３からＯＭＧ接続スイッチ９を通じて流れる電流Ｉ３が、ＯＭＧ内で、電流−電圧変換用抵抗５により電圧に変換され、ボルテージフォロア６を介してＶＣＯ１２に入力され、電圧−周波数変換される。
【００３２】
このようにして、検査により得られた測定電流Ｉ３に対して変換されたｎｂｉｔ分の周波数値を、ＶＣＯ出力値計測用カウンタ装置１３でカウントし、そのカウンタ出力結果に対して、結果比較回路１１により、ＬＳＩ半導体チップ内で期待値比較して、その比較結果を、ＬＳＩテスタ１により、結果比較回路１１からＬＳＩ半導体チップ上で任意に決めた１つの出力端子のみを用いＬＳＩ半導体チップの外部へ取り出して、ＬＳＩ半導体チップ内での期待値比較の結果を基に、ＬＳＩテスタ１内でＬＳＩ半導体チップを良否判定することにより、ＬＳＩ半導体チップに対して検査することができる。
【００３３】
その結果、ＬＳＩ半導体チップの外部からのノイズの影響を受け難くして、安定した測定を可能にすることができる。また、ＬＳＩ半導体チップの１本の出力端子のみを用いてＬＳＩテスタでの良否判定を可能とし、ＬＳＩ半導体チップにおいて、ピンの制約を低減してピン数を削減することができるとともに、少数ピンのＬＳＩ半導体チップでも、ｎｂｉｔパラレル出力信号の出力期待値比較による良否判定を実現することができる。
【００３４】
【発明の効果】
以上のように本発明によれば、ウェハ検査でＬＳＩテスタによりＬＳＩ半導体チップに対してその最終段出力トランジスタの出力ドライブ能力を検査する場合に、出力トランジスタからの電流をＬＳＩ半導体チップ内の出力電圧測定手段側に流し、ＬＳＩ半導体チップのＩ／Ｏパッドからの電流出力をなくして、プローブカードのプローブとＩ／Ｏパッド間のコンタクト抵抗により発生していた出力電流の不安定をなくし、安定した検査を可能とし、また、全ての最終段出力トランジスタの出力ドライブ能力について一括検査を可能とし、また、最終段出力トランジスタの出力ドライブ能力についてデジタル的に判定することができる。
【００３５】
そのため、ウェハ検査により、ＬＳＩ半導体チップに対してその出力トランジスタの出力ドライブ能力について、安定でかつ正確に検査することができる。
また、ＬＳＩ半導体チップ内の出力電圧測定手段を構成するＡ／Ｄコンバータから出力されるｎｂｉｔパラレル出力信号の出力期待値比較をも、ＬＳＩ半導体チップ内部で行い、ＬＳＩ半導体チップの１本の出力端子のみを用いてＬＳＩテスタで良否判定することができる。
【００３６】
そのため、ＬＳＩ半導体チップにおいて、ピンの制約を低減してピン数を削減するとともに、少数ピンのＬＳＩ半導体チップでも、ｎｂｉｔパラレル出力信号の出力期待値比較による良否判定を実現することができる。
【００３７】
また、ＬＳＩ半導体チップの外部からのノイズの影響を受け難くして、安定した測定を可能にすることができる。また、ＬＳＩ半導体チップの１本の出力端子のみを用いてＬＳＩテスタでの良否判定を可能とし、ＬＳＩ半導体チップにおいて、ピンの制約を低減してピン数を削減することができるとともに、少数ピンのＬＳＩ半導体チップでも、ｎｂｉｔパラレル出力信号の出力期待値比較による良否判定を実現することができる。
【図面の簡単な説明】
【図１】従来の半導体装置の検査方法を示すブロック図
【図２】本発明の実施の形態１の半導体装置の構成および検査方法を示すブロック図
【図３】本発明の実施の形態２の半導体装置の構成および検査方法を示すブロック図
【図４】本発明の実施の形態３の半導体装置の構成および検査方法を示すブロック図
【符号の説明】
ａ ＬＳＩテスタ
ｂ （プローブカードの）プローブ
ｃ 出力トランジスタ
ｄ Ｉ／Ｏパッド
１ ＬＳＩテスタ
２ （プローブカードの）プローブ
３ 出力トランジスタ
４ Ｉ／Ｏパッド
５ （電流−電圧変換用の）抵抗
６ ボルテージフォロア
７ （ｎｂｉｔの）Ａ／Ｄコンバータ
８ （ＦＦからなる）レジスタ
９ ＯＭＧ接続スイッチ
１０ （電流−電圧変換用の）抵抗制御スイッチ
１１ 結果比較回路
１２ ＶＣＯ
１３ （ＶＣＯ出力値計測用の）カウンタ装置[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device formed on a wafer and inspecting the wafer through a probe by an LSI tester and a method of inspecting the semiconductor device.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a plurality of LSI semiconductor chips constituting a semiconductor device are usually formed on a disk-shaped silicon wafer, and as an electrical performance test for the LSI semiconductor chip, an LSI is formed in a state formed on the silicon wafer. A wafer test is performed by a tester through a probe.
[0003]
In this wafer inspection, when testing the drive capability of the output transistor of the LSI semiconductor chip on the wafer, the probe of the probe card is applied to the I / O pad to be measured on the LSI semiconductor chip, and the LSI tester is connected. In this case, the output drive capability is inspected by applying voltage and measuring current.
[0004]
As described above, a method for testing the output drive capability by wafer inspection will be described below with reference to the drawings as a method for testing the output drive capability in a conventional semiconductor device.
[0005]
FIG. 1 is a block diagram showing a method for testing the output drive capability of an LSI semiconductor chip as a conventional method for testing a semiconductor device. In FIG. 1, a is an LSI tester, b is a probe of a probe card used for wafer inspection, c is an output transistor at the last stage of the LSI semiconductor chip, and d is an I / O pad of the LSI semiconductor chip.
[0006]
A conventional method for testing the output drive capability shown by the above configuration will be described below.
In the wafer inspection of the LSI semiconductor chip, the probe b of the probe card is applied to the I / O pad d of the output transistor c at the last stage of the LSI semiconductor chip, and the voltage (VDD-threshold) is applied from the LSI tester a connected to the probe b. Value: for example, threshold = 0.6 v), and the current I flowing from the output transistor c at that time is measured by the LSI tester a.
[0007]
[Problems to be solved by the invention]
However, in the above-described conventional method for inspecting a semiconductor device, in an LSI semiconductor chip, a system LSI has been developed, the degree of integration of the LSI has been greatly increased, and the number of pins has been increased. When testing the output drive capability of the output transistor at the last stage of the LSI semiconductor chip, the output drive capability is insufficient due to the contact resistance between the probe b of the probe card used for wafer inspection and the I / O pad d of the output transistor c. As a result, a phenomenon in which the output current becomes unstable occurs, and there has been a problem that accurate LSI inspection cannot be performed in the case of manufacturing LSI semiconductor chips, particularly in the case of mass production.
[0008]
SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems. When inspecting the output drive capability of the output transistor in the final stage in the wafer inspection of an LSI semiconductor chip, the output current is stabilized to reduce the drive capability of the output transistor. Provided is a semiconductor device which reduces instability and can be accurately inspected even in the case of mass production of LSI semiconductor chips, and a method of inspecting the semiconductor device.
[0009]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, a semiconductor device according to claim 1 of the present invention is formed as a plurality of LSI semiconductor chips having a plurality of I / O pads for external connection on a wafer, and each of the semiconductor devices is probed by an LSI tester. In a semiconductor device to be inspected through a wafer, a resistor for converting a current into a voltage, a voltage follower for detecting a terminal voltage of the resistor, and a voltage detected by the voltage follower are provided to each of the LSI semiconductor chips on the wafer. And a flip-flop functioning as a register for the digital data from the A / D converter. The output voltage measuring means , Output transistor of last stage of individual LSI semiconductor chip and I / O pad The connection point is connected so that the output current from the output transistor flows from the connection point to the resistor from the connection point, and the flip-flop outputs a signal for pass / fail judgment by the wafer inspection. I do.
[0010]
According to a fourth aspect of the present invention, there is provided a method of inspecting a semiconductor device according to the first aspect of the present invention, wherein the method is based on digital data from an A / D converter in an output voltage measuring means. An n-bit parallel signal output from the flip-flop is output from an output terminal of the corresponding LSI semiconductor chip, and based on the output signal, a wafer test is performed by an LSI tester to determine pass / fail of the LSI semiconductor chip. The method is characterized in that:
[0011]
As described above, when inspecting the output drive capability of the last output transistor of an LSI semiconductor chip by an LSI tester in the wafer inspection, the current from the output transistor is caused to flow to the output voltage measuring means side in the LSI semiconductor chip, Eliminates current output from the I / O pad of the semiconductor chip, eliminates instability of the output current generated by the contact resistance between the probe of the probe card and the I / O pad, and enables a stable inspection. The output drive capability of all the final stage output transistors can be checked at once, and the output drive capability of the last stage output transistor can be digitally judged. Stable and accurate output drive capability It is possible to 査.
[0012]
According to a second aspect of the present invention, there is provided a semiconductor device comprising a plurality of logic elements in an output voltage measuring means according to the first aspect, and outputting from a flip-flop according to digital data from an A / D converter. A result comparison circuit for executing an output expected value comparison for quality judgment by wafer inspection with respect to the n-bit parallel signal to be performed, and outputting the result comparison circuit for the n-bit parallel signal from the A / D converter. An expected value comparison is performed inside the LSI semiconductor chip, and a result of the determination is output from only one output terminal of the LSI semiconductor chip.
[0013]
A semiconductor device inspection method according to a fifth aspect of the present invention is the semiconductor device inspection method according to the second aspect, wherein the method is based on digital data from an A / D converter in the output voltage measuring means. The result comparison circuit compares the expected output value of the n-bit parallel signal output from the flip-flop inside the LSI semiconductor chip, and outputs the comparison result from only one output terminal of the LSI semiconductor chip. The method is characterized in that a wafer test is performed by an LSI tester based on a signal, and a pass / fail judgment is made on the LSI semiconductor chip.
[0014]
As described above, the output expected value comparison of the n-bit parallel output signal output from the A / D converter constituting the output voltage measuring means in the LSI semiconductor chip is also performed inside the LSI semiconductor chip, and one output of the LSI semiconductor chip is output. The pass / fail judgment by the LSI tester is enabled by using only the terminals, and the number of pins is reduced by reducing the restriction of the pins in the LSI semiconductor chip. Pass / fail judgment based on expected value comparison can be realized.
[0015]
A semiconductor device according to a third aspect of the present invention is formed as a plurality of LSI semiconductor chips having a plurality of I / O pads for external connection on a wafer, and each of the semiconductor devices is inspected by an LSI tester through a probe thereof. In the apparatus, each of all the LSI semiconductor chips on the wafer has a resistor for converting a current into a voltage, a voltage follower for detecting a terminal voltage of the resistor, and a frequency corresponding to a voltage detected by the voltage follower. A VCO that outputs an AC signal, a counter that measures the frequency of the AC signal from the VCO, and a plurality of logic elements, and an n-bit parallel signal that is output from the counter according to the frequency of the AC signal from the VCO Of output expected value comparison for pass / fail judgment by wafer inspection Output voltage measuring means comprising a comparator circuit, and the output voltage measuring means is connected to a connection point between the output transistor at the last stage of each LSI semiconductor chip and the I / O pad and from the connection point to the resistor. The output transistor is connected so that an output current flows from the output transistor, and the result comparison circuit outputs a signal for quality determination by the wafer inspection.
[0016]
A semiconductor device inspection method according to a sixth aspect of the present invention is the semiconductor device inspection method according to the third aspect, wherein the counter according to the frequency of the AC signal from the VCO in the output voltage measuring means. The result comparison circuit compares the expected output value of the n-bit parallel signal output from the LSI chip inside the LSI semiconductor chip, and outputs the comparison result from only one output terminal of the LSI semiconductor chip. The method is characterized in that a wafer test is performed by an LSI tester to judge the acceptability of the LSI semiconductor chip.
[0017]
As described above, the influence of noise from the outside of the LSI semiconductor chip is hardly affected, and stable measurement can be performed. In addition, the pass / fail judgment by the LSI tester can be performed by using only one output terminal of the LSI semiconductor chip. In the LSI semiconductor chip, the number of pins can be reduced by reducing the restrictions on the pins, and in the LSI semiconductor chip having a small number of pins, the pass / fail judgment can be realized by comparing the expected output value of the n-bit parallel output signal.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a semiconductor device and an inspection method thereof according to an embodiment of the present invention will be specifically described with reference to the drawings.
(Embodiment 1)
First Embodiment A semiconductor device according to a first embodiment of the present invention and an inspection method thereof will be described.
[0019]
FIG. 2 is a block diagram showing a configuration of the semiconductor device according to the first embodiment. In FIG. 2, 1 is an LSI tester, 2 is a probe of a probe card used for wafer inspection, 3 is an output transistor of the last stage circuit of the LSI semiconductor chip, 4 is an I / O pad for inputting and outputting signals to the LSI semiconductor chip. Reference numeral 5 denotes a current-to-voltage conversion resistor for performing current-to-voltage conversion according to the output current from the final stage circuit to be inspected, reference numeral 6 denotes a voltage follower for detecting the terminal voltage of the current-to-voltage conversion resistor 5, and reference numeral 7 denotes a voltage. An A / D converter for n bits that converts the voltage detected by the follower 6 into a digital value of n bits (bit). The function of the A / D converter 8 is to use digital flip-flops (FFs) for the digital data from the A / D converter 7. 9 is an OMG connection switch for turning on and off the connection between the final stage circuit to be inspected and the output voltage measuring device (OMG); Current - is a control switch for turning on and off the connection of the resistor 5 for voltage conversion.
[0020]
An operation example of the semiconductor device of the present embodiment configured as described above will be described below.
When inspecting the output drive capability of the P-channel transistor among the output transistors 3 in the final stage, first, the OMG connection switch 9 is turned on, and the current-voltage conversion resistor corresponding to the output drive capability of the output transistor 3 to be measured is set. 5 is selected by the current-voltage conversion resistance control switch 10, the probe 2 is applied to the I / O pad 4 of the output transistor 3, and the voltage (VDD-threshold) is supplied from the LSI tester 1 connected to the probe 2. Value: For example, threshold = 0.6 v) is applied.
[0021]
At that time, a current I1 flowing from the output transistor 3 through the OMG connection switch 9 is converted into a voltage by the current-voltage conversion resistor 5 in the OMG, and is input to the nbit A / D converter 7 via the voltage follower 6 and is converted into a digital signal. Converted to a value.
[0022]
In this way, the measured value of n bits, which is digitally converted with respect to the measured current I1 obtained by the inspection, is held in the register 8, and the measured value of n bits is read out of the register 8 by the LSI tester 1 from the register 8 to the LSI semiconductor chip. The LSI semiconductor chip can be inspected by taking it out and comparing the expected value in the LSI tester 1 to determine the acceptability of the LSI semiconductor chip.
[0023]
As a result, it is possible to stably and accurately inspect the output drive capability of the output transistor of the LSI semiconductor chip by the wafer inspection.
(Embodiment 2)
Second Embodiment A semiconductor device according to a second embodiment of the present invention and an inspection method thereof will be described.
[0024]
FIG. 3 is a block diagram showing a configuration of the semiconductor device according to the second embodiment. 3, the same reference numerals are given to the same functional portions as those in FIG. 2, and only different portions will be described. In FIG. 3, reference numeral 11 denotes a plurality of logic elements, and an output expected value for judging pass / fail of a n-bit parallel signal output from the register 8 in accordance with digital data from the A / D converter 7 by wafer inspection. This is a result comparison circuit for performing a comparison, in which an output expected value comparison for an n-bit parallel signal from the A / D converter 7 is performed inside the LSI semiconductor chip, and the comparison result is arbitrarily determined on the LSI semiconductor chip. It is configured to be able to output using only the output terminal.
[0025]
An operation example of the semiconductor device of the present embodiment configured as described above will be described below.
When inspecting the output drive capability of the P-channel transistor among the output transistors 3 in the final stage, first, the OMG connection switch 9 is turned on, and the current-voltage conversion resistor corresponding to the output drive capability of the output transistor 3 to be measured is set. 5 is selected by the current-voltage conversion resistance control switch 10, the probe 2 is applied to the I / O pad 4 of the output transistor 3, and the voltage (VDD-threshold) is supplied from the LSI tester 1 connected to the probe 2. Value: For example, threshold = 0.6 v) is applied.
[0026]
At that time, a current I2 flowing from the output transistor 3 through the OMG connection switch 9 is converted into a voltage by the current-voltage conversion resistor 5 in the OMG, and is input to the nbit A / D converter 7 via the voltage follower 6 and is converted into a digital signal. Converted to a value.
[0027]
In this manner, the measured value of n bits, which is digitally converted with respect to the measured current I2 obtained by the inspection, is held in the register 8, and the measured value of n bits is compared with the LSI The expected value is compared in the chip, and the result of the comparison is taken out of the LSI semiconductor chip by the LSI tester 1 from the result comparison circuit 11 using only one output terminal arbitrarily determined on the LSI semiconductor chip. Based on the result of the expected value comparison in the semiconductor chip, the quality of the LSI semiconductor chip is determined in the LSI tester 1 so that the LSI semiconductor chip can be inspected.
[0028]
As a result, in the LSI semiconductor chip, the number of pins can be reduced by reducing the restrictions on the pins, and in the LSI semiconductor chip having a small number of pins, the pass / fail judgment can be realized by comparing the output expected value of the n-bit parallel output signal.
(Embodiment 3)
Third Embodiment A semiconductor device according to a third embodiment of the present invention and an inspection method thereof will be described.
[0029]
FIG. 4 is a block diagram showing a configuration of the semiconductor device according to the third embodiment. 4, the same reference numerals are given to the same functional portions as in FIG. 2, and the configuration will be described only for the different portions. In FIG. 4, reference numeral 12 denotes a VCO that outputs an AC signal having a frequency corresponding to the voltage detected by the voltage follower 6, and 13 denotes a VCO output value measurement counter device that measures the frequency of the AC signal from the VCO 12.
[0030]
An operation example of the semiconductor device according to the embodiment configured as described above will be described below.
When inspecting the output drive capability of the P-channel transistor among the output transistors 3 in the final stage, first, the OMG connection switch 9 is turned on, and the current-voltage conversion resistor corresponding to the output drive capability of the output transistor 3 to be measured is set. 5 is selected by the current-voltage conversion resistance control switch 10, the probe 2 is applied to the I / O pad 4 of the output transistor 3, and the voltage (VDD-threshold) is supplied from the LSI tester 1 connected to the probe 2. Value: For example, threshold = 0.6 v) is applied.
[0031]
At that time, a current I3 flowing from the output transistor 3 through the OMG connection switch 9 is converted into a voltage by the current-voltage conversion resistor 5 in the OMG, input to the VCO 12 via the voltage follower 6, and subjected to voltage-frequency conversion. You.
[0032]
In this manner, the frequency value of n bits converted for the measurement current I3 obtained by the inspection is counted by the VCO output value measurement counter device 13, and the result of the counter output is compared with the result comparison circuit 11 Thus, the expected value is compared in the LSI semiconductor chip, and the comparison result is output from the result comparison circuit 11 by the LSI tester 1 to the outside of the LSI semiconductor chip using only one output terminal arbitrarily determined on the LSI semiconductor chip. By taking out the LSI chip and judging the quality of the LSI semiconductor chip in the LSI tester 1 based on the result of the expected value comparison in the LSI semiconductor chip, the LSI semiconductor chip can be inspected.
[0033]
As a result, it is possible to make the measurement less likely to be affected by noise from the outside of the LSI semiconductor chip and to perform stable measurement. In addition, by using only one output terminal of the LSI semiconductor chip, it is possible to determine the acceptability of the LSI tester. In the LSI semiconductor chip, the number of pins can be reduced by reducing the number of pins and the number of pins can be reduced. Even with an LSI semiconductor chip, it is possible to determine the acceptability by comparing the output expected value of the n-bit parallel output signal.
[0034]
【The invention's effect】
As described above, according to the present invention, when inspecting the output drive capability of the final-stage output transistor of an LSI semiconductor chip by an LSI tester in a wafer inspection, the current from the output transistor is output to the output voltage in the LSI semiconductor chip. The current flows from the I / O pad of the LSI semiconductor chip to the measuring means side, eliminating the instability of the output current caused by the contact resistance between the probe of the probe card and the I / O pad, and stabilizing. Inspection is possible, and collective inspection is possible for the output drive capabilities of all the final-stage output transistors, and the output drive capabilities of the final-stage output transistors can be digitally determined.
[0035]
Therefore, it is possible to stably and accurately inspect the output drive capability of the output transistor of the LSI semiconductor chip by the wafer inspection.
The output expected value comparison of the n-bit parallel output signal output from the A / D converter constituting the output voltage measuring means in the LSI semiconductor chip is also performed inside the LSI semiconductor chip, and one output terminal of the LSI semiconductor chip is compared. The pass / fail judgment can be made by an LSI tester using only the above.
[0036]
Therefore, in the LSI semiconductor chip, the number of pins can be reduced by reducing the restriction of the pins, and the pass / fail judgment can be realized by comparing the expected output value of the n-bit parallel output signal with the LSI semiconductor chip having a small number of pins.
[0037]
Further, it is possible to make the measurement less likely to be affected by noise from the outside of the LSI semiconductor chip and to perform stable measurement. In addition, by using only one output terminal of the LSI semiconductor chip, it is possible to determine the acceptability of the LSI tester. In the LSI semiconductor chip, the number of pins can be reduced by reducing the number of pins and the number of pins can be reduced. Even with an LSI semiconductor chip, it is possible to determine the acceptability by comparing the output expected value of the n-bit parallel output signal.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a conventional semiconductor device inspection method. FIG. 2 is a block diagram showing a configuration and an inspection method of a semiconductor device according to a first embodiment of the present invention. FIG. FIG. 4 is a block diagram illustrating a configuration and an inspection method of a semiconductor device. FIG. 4 is a block diagram illustrating a configuration and an inspection method of a semiconductor device according to a third embodiment of the present invention.
a LSI tester b Probe c (of probe card) c Output transistor d I / O pad 1 LSI tester 2 Probe 3 (of probe card) Output transistor 4 I / O pad 5 Resistance 6 (for current-voltage conversion) 6 Voltage follower 7 A / D converter (of n bits) 8 Register (of FF) 9 OMG connection switch 10 Resistance control switch 11 (for current-voltage conversion) Result comparison circuit 12 VCO
13 Counter device (for measuring VCO output value)
