TW202318807A - 次取樣鎖相環以及積體電路 - Google Patents

次取樣鎖相環以及積體電路 Download PDF

Info

Publication number
TW202318807A
TW202318807A TW111128573A TW111128573A TW202318807A TW 202318807 A TW202318807 A TW 202318807A TW 111128573 A TW111128573 A TW 111128573A TW 111128573 A TW111128573 A TW 111128573A TW 202318807 A TW202318807 A TW 202318807A
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
sampling
sub
transconductance
Prior art date
Application number
TW111128573A
Other languages
English (en)
Inventor
金奎植
金昇辰
吳承賢
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210177631A external-priority patent/KR20230056521A/ko
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202318807A publication Critical patent/TW202318807A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明提供一種次取樣鎖相環，包含斜率產生及取樣電路、第一跨導電路及第二跨導電路、恆定跨導偏壓電路、環路濾波器以及壓控振盪器。斜率產生及取樣電路基於參考時脈信號及輸出時脈信號而產生取樣電壓。第一跨導電路及第二跨導電路基於取樣電壓、參考電壓以及控制電流而產生第一輸出控制電壓及第二輸出控制電壓。恆定跨導偏壓電路包含開關電容器電阻器。恆定跨導偏壓電路經組態以產生控制電流。環路濾波器連接至第一跨導電路及第二跨導電路的輸出端。壓控振盪器基於第一輸出控制電壓及第二輸出控制電壓而產生輸出時脈信號。

Description

具有補償環路頻寬的次取樣鎖相環及包括其的積體電路
實例實施例大體上關於半導體積體電路，且更特定言之，關於具有補償環路頻寬的次取樣鎖相環（sub-sampling phase locked loops；PLL）及/或包含次取樣鎖相環的積體電路。 [相關申請的交叉引用]
本申請案主張在韓國智慧財產局於2021年10月20日申請的韓國專利申請案第10-2021-0139933號及2021年12月13日申請的韓國專利申請案第10-2021-0177631號的優先級，所述申請案中的各者的內容以全文引用的方式併入本文中。
在一些情況下，儘管改良周邊裝置（諸如記憶體、通信裝置或圖形裝置）的速度及資料傳輸速率，但周邊裝置的操作速度已經跟不上處理器的操作速度。此外，新微處理器與其周邊裝置之間通常存在速度差異。因此，已經需要或期望一些高效能數位系統顯著地改良周邊裝置的速度。
舉例而言，在藉由使用於記憶體裝置與記憶體控制器之間的資料傳輸的時脈信號同步而傳輸資料的輸入及輸出方法中，匯流排的負載增加且傳輸頻率變得更快。
本揭露內容的至少一個實例實施例提供一種次取樣鎖相環（PLL），其具有針對製程、電壓以及溫度（process voltage temperature；PVT）變化的影響而補償的環路頻寬。
本揭露內容的至少一個實例實施例提供一種包含次取樣鎖相環的積體電路。
根據一些實例實施例，次取樣鎖相環（PLL）包含斜率產生及取樣電路、第一跨導電路、第二跨導電路、恆定跨導偏壓電路、環路濾波器以及壓控振盪器（voltage controlled oscillator；VCO）。斜率產生及取樣電路基於參考時脈信號及輸出時脈信號而產生取樣電壓。第一跨導電路基於取樣電壓、參考電壓以及控制電流而產生第一輸出控制電壓。第二跨導電路基於取樣電壓、參考電壓以及控制電流而產生第二輸出控制電壓。恆定跨導偏壓電路包含開關電容器電阻器（switched capacitor resistor；SCR）。恆定跨導偏壓電路經組態以產生控制電流。環路濾波器連接至第一跨導電路的輸出端及第二跨導電路的輸出端。壓控振盪器基於第一輸出控制電壓及第二輸出控制電壓而產生輸出時脈信號。
根據一些實例實施例，積體電路包含次取樣鎖相環（PLL）及內部電路。次取樣鎖相環基於參考時脈信號而產生輸出時脈信號。內部電路基於輸出時脈信號而操作。次取樣鎖相環包含斜率產生及取樣電路、第一跨導電路、第二跨導電路、恆定跨導偏壓電路、環路濾波器以及壓控振盪器（VCO）。斜率產生及取樣電路基於參考時脈信號及輸出時脈信號而產生取樣電壓。第一跨導電路基於取樣電壓、參考電壓以及控制電流而產生第一輸出控制電壓。第二跨導電路基於取樣電壓、參考電壓以及控制電流而產生第二輸出控制電壓。恆定跨導偏壓電路包含開關電容器電阻器（SCR）。恆定跨導偏壓電路經組態以產生控制電流。環路濾波器連接至第一跨導電路的輸出端及第二跨導電路的輸出端。壓控振盪器基於第一輸出控制電壓及第二輸出控制電壓而產生輸出時脈信號。
根據一些實例實施例，次取樣鎖相環（PLL）包含斜率產生及取樣電路、恆定跨導偏壓電路、第一跨導電路、第二跨導電路、環路濾波器以及壓控振盪器（VCO）。斜率產生及取樣電路包含第一電阻器及第一電容器。斜率產生及取樣電路經組態以基於參考時脈信號及輸出時脈信號而產生取樣電壓。取樣電壓的斜率與第一電阻器的電阻及第一電容器的電容成反比。恆定跨導偏壓電路包含包含第二電容器的開關電容器電阻器（SCR）。恆定跨導偏壓電路經組態以產生控制電流。控制電流的電流位準與第二電容器的電容成比例。第一跨導電路基於取樣電壓、參考電壓以及控制電流而產生第一輸出控制電壓。第一輸出控制電壓的電壓位準與第二電阻器的電阻及第二電容器的電容成比例。第二跨導電路基於取樣電壓、參考電壓以及控制電流而產生第二輸出控制電壓。環路濾波器包含第二電阻器。環路濾波器連接至第一跨導電路的輸出端及第二跨導電路的輸出端。壓控振盪器基於第一輸出控制電壓及第二輸出控制電壓而產生輸出時脈信號。次取樣鎖相環的比例路徑由第一跨導電路形成，且次取樣鎖相環的積分路徑由第二跨導電路形成。次取樣鎖相環的環路頻寬與第一電阻器的電阻、第一電容器的電容、第二電阻器的電阻以及第二電容器的電容無關。次取樣鎖相環的環路頻寬與比例路徑的增益成比例。
在根據一些實例實施例的次取樣鎖相環及積體電路中，恆定跨導偏壓電路可包含開關電容器電阻器，第一跨導電路及第二跨導電路可分別安置於比例路徑及積分路徑上，且環路濾波器可包含連接至第一跨導電路的輸出端的電阻器。包含於斜率產生及取樣電路中的電阻器及電容器的分佈對環路頻寬的影響可藉由包含於開關電容器電阻器中的電容器及包含於環路濾波器中的電阻器抵消。因此，次取樣鎖相環可具有補償製程、電壓以及溫度（PVT）變化的影響的環路頻寬（例如，對PVT變化相對不敏感的環路頻寬），且可具有改良及/或增強效能。
將參考隨附圖式更全面地描述各種實例實施例，在隨附圖式中繪示實施例。然而，本揭露內容可以諸多不同形式體現，且不應解釋為限於本文中所闡述的實施例。在本申請案中，類似附圖標號指代類似元件。
圖1為示出根據一些實例實施例的次取樣鎖相環的方塊圖。
參考圖1，次取樣鎖相環（PLL）100包含斜率產生及取樣電路200、第一跨導（Gm）電路300、第二跨導電路400、恆定跨導偏壓電路500、環路濾波器600以及壓控振盪器（VCO）700。
斜率產生及取樣電路200基於參考時脈信號CLK_REF及輸出時脈信號CLK_VCO而產生取樣電壓VSAMP。參考時脈信號CLK_REF及輸出時脈信號CLK_VCO可分別對應於次取樣鎖相環100的輸入及輸出。舉例而言，參考時脈信號CLK_REF可例如由使用晶體材料的晶體振盪器產生，且可具有固定頻率。因此，參考時脈信號CLK_REF的頻率可用作輸出時脈信號CLK_VCO的頻率的參考頻率（例如，目標頻率）。
取樣電壓VSAMP可對應於參考時脈信號CLK_REF與輸出時脈信號CLK_VCO之間的相位誤差。斜率產生及取樣電路200可基於取樣操作而產生表示相位誤差的取樣電壓VSAMP。斜率產生及取樣電路200可稱為基於取樣的相位偵測器（phase detector；PD）或基於取樣的相位頻率偵測器（phase frequency detector；PFD）。
在一些實例實施例中，如將參考圖3A、圖3B以及圖3C描述，取樣電壓VSAMP可具有為相對低電壓位準的第一電壓位準或為相對高電壓位準的第二電壓位準。舉例而言，當參考時脈信號CLK_REF的相位引導輸出時脈信號CLK_VCO的相位時，例如，當輸出時脈信號CLK_VCO的相位滯後於參考時脈信號CLK_REF的相位時，可產生具有第一電壓位準的取樣電壓VSAMP。當參考時脈信號CLK_REF的相位滯後於輸出時脈信號CLK_VCO的相位時，例如，當輸出時脈信號CLK_VCO的相位引導參考時脈信號CLK_REF的相位時，可產生具有第二電壓位準的取樣電壓VSAMP。
將參考圖2、圖3A、圖3B、圖3C以及圖3D描述斜率產生及取樣電路200的詳細組態及操作。
恆定跨導偏壓電路500產生控制電流ICTRL且將控制電流ICTRL提供至第一跨導電路300及第二跨導電路400。可使用控制電流ICTRL來操作或驅動第一跨導電路300及第二跨導電路400。
恆定跨導偏壓電路500包含開關電容器電阻器（SCR）520。舉例而言，如將參考圖4描述，開關電容器電阻器520可包含至少一個電容器及至少一個開關。
開關電容器電阻器為開關電容器（switched capacitor；SC）的一種類型且為最簡單開關電容器。開關電容器為實施濾波器的電子電路元件，且當開關打開及關閉時藉由將電荷移動至電容器中及移出電容器而起作用。通常，非重疊信號用以控制開關，使得並非所有開關同時關閉。藉由此等元件實施的濾波器稱為「開關電容器濾波器」，且僅取決於電容之間的比率。此使得其更加適合在積體電路內使用，其中建構精確指定的電阻器及電容器不為經濟的。
將參考圖4、圖5A、圖5B以及圖5C描述恆定跨導偏壓電路500的詳細組態及操作。
第一跨導電路300基於取樣電壓VSAMP、參考電壓VREF以及控制電流ICTRL而產生第一輸出控制電壓VCTRL1。第二跨導電路400基於取樣電壓VSAMP、參考電壓VREF以及控制電流ICTRL而產生第二輸出控制電壓VCTRL2。舉例而言，次取樣鎖相環100的比例路徑可由第一跨導電路300形成，且次取樣鎖相環100的積分路徑可由第二跨導電路400形成。
環路濾波器600連接至第一跨導電路300的輸出端及第二跨導電路400的輸出端。環路濾波器600可包含電阻器RLF及電容器CLF。電阻器RLF可連接於第一跨導電路300的輸出端與接地電壓VSS之間。電容器CLF可連接於第二跨導電路400的輸出端與接地電壓VSS之間。環路濾波器600可具有電阻器RLF及電容器CLF彼此電氣及/或物理上分開的結構。在一些實例實施例中，環路濾波器600可藉由移除故障及藉由防止電壓過沖來消除抖動。
恆定跨導偏壓電路500、第一跨導電路300以及第二跨導電路400可形成電荷泵。舉例而言，電荷泵可基於取樣電壓VSAMP而獲得自電源輸出至輸出端的電流（例如，控制電流ICTRL），或可將電流自輸出端沈降至接地。舉例而言，環路濾波器600可基於來源電流而增加電壓（例如，第一輸出控制電壓VCTRL1及第二輸出控制電壓VCTRL2），或可基於沈降電流而降低電壓。
將參考圖6、圖7A以及圖7B描述第一跨導電路300及第二跨導電路400的詳細組態及操作。
壓控振盪器700基於第一輸出控制電壓VCTRL1及第二輸出控制電壓VCTRL2而產生輸出時脈信號CLK_VCO。舉例而言，壓控振盪器700可包含環式振盪器、RC振盪器、晶體振盪器或溫度補償晶體振盪器（temperature compensated crystal oscillator；TCXO），但實例實施例不限於此。
在一些實例實施例中，輸出時脈信號CLK_VCO的輸出頻率FVCO可為FVCO=Kp*VCTRL1+Ki*VCTRL2，其中Kp標示比例路徑的增益且Ki標示積分路徑的增益。
鎖相環可執行藉由將輸入時脈信號的輸入頻率與所要（或替代地，預先判定）數目相乘來產生輸出時脈信號的函數，所述輸出時脈信號具有不同於輸入時脈信號的輸入頻率的輸出頻率。在此情況下，可藉由適當地過濾輸入頻率上的相位雜訊來在輸出頻率上出現相位雜訊，且可取決於鎖相環的結構而判定及/或改變輸出頻率上的相位雜訊及受相位雜訊影響的鎖相環的效能。舉例而言，極大地影響輸出頻率上的相位雜訊的因素中的一者可為環路頻寬（loop bandwidth；BW），且環路頻寬可基於與包含於鎖相環中的區塊的轉移函數相關聯或相關的參數而判定。
次取樣鎖相環為鎖相環的一種類型。次取樣鎖相環可藉由使用輸入時脈信號（或參考時脈信號）對輸出時脈信號取樣來操作。當輸出時脈信號的輸出頻率除以輸入時脈信號的輸入頻率的比率為整數時，次取樣鎖相環可在不使用分頻器的情況下操作，且因此可能廣泛使用次取樣鎖相環。
通常，次取樣鎖相環可包含斜率產生器及取樣器，且斜率產生器及取樣器可包含電阻器及電容器。在此情況下，次取樣鎖相環的環路頻寬可表示為電阻器的電阻及斜率產生器及取樣器中的電容器的電容的函數。由於電阻器及電容器為被動元件，因此電阻器的電阻及電容器的電容在半導體製程中製造時可具有相對大分佈。因此，可存在次取樣鎖相環的環路頻寬具有相對大分佈的問題。
在根據一些實例實施例的次取樣鎖相環100中，恆定跨導偏壓電路500可包含開關電容器電阻器520，第一跨導電路300及第二跨導電路400可分別安置於比例路徑及積分路徑上，且環路濾波器600可包含連接至第一跨導電路300的輸出端的電阻器RLF。包含於斜率產生及取樣電路200中的電阻器及電容器的分佈對環路頻寬的影響可藉由包含於開關電容器電阻器520中的電容器及包含於環路濾波器600中的電阻器RLF抵消。因此，次取樣鎖相環100可具有補償製程、電壓以及溫度（PVT）變化的影響的環路頻寬（例如，對PVT變化相對不敏感的環路頻寬），且可具有改良及/或增強型效能。
圖2為示出根據一些實例實施例的包含於次取樣鎖相環中的斜率產生及取樣電路的實例的電路圖。
參考圖2，斜率產生及取樣電路202可包含第一電路210及第二電路220。
第一電路210可連接於電源電壓VDD與接地電壓VSS之間且可基於輸出時脈信號CLK_VCO而操作。第一電路210可包含電晶體TS1及電晶體TS2以及電阻器RS。
電晶體TS1、電阻器RS以及電晶體TS2可串聯連接於電源電壓VDD與接地電壓VSS之間。舉例而言，電晶體TS1可連接於電源電壓VDD與節點NS1與之間，電阻器RS可連接於節點NS1與節點NS2之間，且電晶體TS2可連接於節點NS2與接地電壓VSS之間。電晶體TS1的閘極電極及第二電晶體TS2的閘極電極可接收輸出時脈信號CLK_VCO。
在一些實例實施例中，電晶體TS1可為p型金屬氧化物半導體（p-type metal oxide semiconductor；PMOS）電晶體，且電晶體TS2可為n型金屬氧化物半導體（n-type metal oxide semiconductor；NMOS）電晶體。然而，實例實施例可不限於此。
第二電路220可連接至第一電路210及接地電壓VSS，可基於參考時脈信號CLK_REF而操作，且可輸出取樣電壓VSAMP。第二電路220可包含開關SWS1及開關SWS2以及電容器CS1及電容器CS2，且可更包含反相器INV。
反相器INV可產生反向參考時脈信號/CLK_REF，其中使參考時脈信號CLK_REF反向。在一些實例實施例中，反相器INV可安置於第二電路220外部或斜率產生及取樣電路202外部。
開關SWS1可連接於電阻器RS與節點NS3之間，且可連接於連接至電阻器RS的節點NS2與節點NS3之間。開關SWS2可連接於節點NS3與節點NS4之間。取樣電壓VSAMP可經由節點NS4輸出。電容器CS1可連接於節點NS3與接地電壓VSS之間。電容器CS2可連接於節點NS4與接地電壓VSS之間。
開關SWS1可基於參考時脈信號CLK_REF而接通及斷開。開關SWS2可基於反向參考時脈信號/CLK_REF而接通及斷開。舉例而言，當參考時脈信號CLK_REF具有第一邏輯位準（例如，邏輯高位準）時，開關SWS1可接通及關閉，且當參考時脈信號CLK_REF具有第二邏輯位準（例如，邏輯低位準）時，開關SWS1可斷開及打開。舉例而言，當反向參考時脈信號/CLK_REF具有第一邏輯位準時，開關SWS2可接通及關閉，且當反向參考時脈信號/CLK_REF具有第二邏輯位準時，開關SWS2可斷開及打開。換言之，開關SWS1及開關SWS2可互補地接通及斷開。
在一些實例實施例中，開關SWS1及開關SWS2中的各者可包含至少一個電晶體。
圖3A、圖3B、圖3C以及圖3D為用於描述圖2的斜率產生及取樣電路的操作的圖。
參考圖3A，自次取樣鎖相環100產生且輸出的輸出時脈信號CLK_VCO可為具有振幅及直流（direct current；DC）電壓VDC的正弦波，且可由斜率產生及取樣電路202基於參考時脈信號CLK_REF而進行取樣。當輸出時脈信號CLK_VCO與參考時脈信號CLK_REF相位對準且在輸出時脈信號CLK_VCO與參考時脈信號CLK_REF之間不存在相位誤差時，取樣電壓VSAMP的電壓位準可具有實質上等於輸出時脈信號CLK_VCO的DC電壓VDC的電壓位準的恆定位準。舉例而言，DC電壓VDC的電壓位準可實質上等於施加於第一跨導電路300及第二跨導電路400的參考電壓VREF的電壓位準。
參考圖3B，當參考時脈信號CLK_REF的相位引導輸出時脈信號CLK_VCO的相位時，例如，當輸出時脈信號CLK_VCO的相位滯後於參考時脈信號CLK_REF的相位時，第一相位誤差PE1可存在於輸出時脈信號CLK_VCO與參考時脈信號CLK_REF之間，且取樣電壓VSAMP可具有低於DC電壓VDC的電壓位準的第一電壓位準。舉例而言，取樣電壓VSAMP的電壓位準與DC電壓VDC的電壓位準之間的第一電壓差VD1可對應於輸出時脈信號CLK_VCO與參考時脈信號CLK_REF之間的第一相位誤差PE1。當取樣電壓VSAMP的電壓位準低於DC電壓VDC的電壓位準時，輸出時脈信號CLK_VCO的相位可基於取樣電壓VSAMP而在第一方向上調整或修改。
參考圖3C，當參考時脈信號CLK_REF的相位滯後於輸出時脈信號CLK_VCO的相位時，例如，當輸出時脈信號CLK_VCO的相位引導參考時脈信號CLK_REF的相位時，第二相位誤差PE2可存在於輸出時脈信號CLK_VCO與參考時脈信號CLK_REF之間，且取樣電壓VSAMP可具有高於DC電壓VDC的電壓位準的第二電壓位準。舉例而言，取樣電壓VSAMP的電壓位準與DC電壓VDC的電壓位準之間的第二電壓差VD2可對應於輸出時脈信號CLK_VCO與參考時脈信號CLK_REF之間的第二相位誤差PE2。當取樣電壓VSAMP的電壓位準高於DC電壓VDC的電壓位準時，輸出時脈信號CLK_VCO的相位可基於取樣電壓VSAMP而在與第一方向相對的第二方向上調整或修改。
參考圖3D，VNS2標示圖2中的節點NS2處的電壓，SLP標示取樣電壓VSAMP的斜率，且SLP=Y/X。取樣電壓VSAMP的斜率SLP可為基於節點NS2處的電壓VNS2而產生的小信號電壓。取樣電壓VSAMP的斜率SLP可與包含於圖2的斜率產生及取樣電路202中的電阻器RS的電阻成反比，且可與包含於圖2的斜率產生及取樣電路202中的電容器CS1及電容器CS2的電容成反比。換言之，取樣電壓VSAMP的斜率SLP可由方程式1表示。 [方程式1]
Figure 02_image001
在方程式1中，R1標示電阻器RS的電阻，且C1標示電容器CS1及電容器CS2的電容。舉例而言，C1可基於電容器CS1及電容器CS2中的至少一者而判定。舉例而言，C1可對應於電容器CS1及電容器CS2中的一者的電容（例如，電容器CS1的電容），或可對應於電容器CS1及電容器CS2兩者的電容（例如，電容器CS1及電容器CS2的平均電容）。
儘管參考圖2、圖3A、圖3B、圖3C以及圖3D描述斜率產生及取樣電路202的組態及操作，但實例實施例不限於此，且可根據一些實例實施例以不同方式判定斜率產生及取樣電路200的組態及操作。
圖4為示出根據一些實例實施例的包含於次取樣鎖相環中的恆定跨導偏壓電路的實例的電路圖。
參考圖4，恆定跨導偏壓電路502可包含第一電路510、開關電容器電阻器522以及第二電路530。
第一電路510可連接於電源電壓VDD與接地電壓VSS之間。第一電路510可包含電晶體TB1、電晶體TB2、電晶體TB3以及電晶體TB4。
電晶體TB1及電晶體TB2可串聯連接於電源電壓VDD與接地電壓VSS之間。舉例而言，電晶體TB1可連接於電源電壓VDD與節點NB1之間，且電晶體TB2可連接於節點NB1與接地電壓VSS之間。電晶體TB3及電晶體TB4可串聯連接於電源電壓VDD與節點NB3之間。舉例而言，電晶體TB3可連接於電源電壓VDD與節點NB2之間，且電晶體TB4可連接於節點NB2與節點NB3之間。電晶體TB1的閘極電極及電晶體TB3的閘極電極可彼此連接，且可連接至節點NB2。電晶體TB2的閘極電極及電晶體TB4的閘極電極可彼此連接，且可連接至節點NB1。
在一些實例實施例中，電晶體TB1及電晶體TB3可為PMOS電晶體，且電晶體TB2及電晶體TB4可為NMOS電晶體。然而，實例實施例可不限於此。
開關電容器電阻器522可連接於第一電路510與接地電壓VSS之間，且可連接於連接至第一電路510的節點NB3與接地電壓VSS之間。開關電容器電阻器522可基於第一相位信號PH1及第二相位信號PH2而操作。開關電容器電阻器522可包含開關SWB1及開關SWB2以及電容器CGm。
開關SWB1可連接於節點NB3與節點NB4之間。電容器CGm可連接於節點NB4與接地電壓VSS之間。開關SWB2可與節點NB4與接地電壓VSS之間的電容器CGm並聯連接。
開關SWB1可基於第一相位信號PH1而接通及斷開。開關SWB2可基於第二相位信號PH2而接通及斷開。舉例而言，當第一相位信號PH1具有第一邏輯位準（例如，邏輯高位準）時，開關SWB1可接通及關閉，且當第一相位信號PH1具有第二邏輯位準（例如，邏輯低位準）時，開關SWB1可斷開及打開。舉例而言，當第二相位信號PH2具有第一邏輯位準時，開關SWB2可接通及關閉，且當第二相位信號PH2具有第二邏輯位準時，開關SWB2可斷開及打開。
在一些實例實施例中，開關SWB1及開關SWB2中的各者可包含至少一個電晶體。
第二電路530可連接至電源電壓VDD及第一電路510，且可輸出控制電流ICTRL。第二電路530可包含電晶體TB5。
電晶體TB5可連接於電源電壓VDD與節點NB5之間。控制電流ICTRL可經由節點NB5輸出。電晶體TB5的閘極電極可連接至電晶體TB1的閘極電極及電晶體TB3的閘極電極。
在一些實例實施例中，電晶體TB5可為PMOS電晶體。然而，實例實施例可不限於此。
不同於包含於習知次取樣鎖相環中的恆定跨導偏壓電路，根據一些實例實施例的包含於次取樣鎖相環100中的恆定跨導偏壓電路502可更包含開關電容器電阻器522。
圖5A、圖5B以及圖5C為用於描述圖4的恆定跨導偏壓電路的操作的圖。
參考圖5A，示出施加於圖4中的開關電容器電阻器522的第一相位信號PH1及第二相位信號PH2的實例。
第一相位信號PH1的有效（或啟動）持續時間TA1及第二相位信號PH2的有效持續時間TA2可不重疊，且因此開關SWB1及開關SWB2可不同時或並行地接通（例如，可不同時或並行地關閉）。
開關電容器電阻器522為最簡單開關電容器。開關電容器電阻器522可包含一個電容器CGm及兩個開關SWB1及開關SWB2，所述開關以給定頻率（例如，基於相位信號PH1及相位信號PH2）將電容器CGm交替地連接至開關電容器電阻器522的輸入及輸出。在各切換循環中，可根據切換頻率f將電荷q自輸入轉移至輸出。在典型電容器中，q=C*V，其中C標示電容器的電容且V標示電容器上的電壓。基於上文所描述的特徵，開關電容器電阻器522的操作將描述如下。
在關閉開關電容器電阻器522中，當開關SWB1及開關SWB2（例如，SWB1）中的一者關閉而開關SWB1及開關SWB2（例如，SWB2）中的另一者打開時，輸入且儲存於電容器CGm中的電荷可為q1=Cgm*V1，其中V1標示開關電容器電阻器522的輸入電壓。當開關SWB1及開關SWB2（例如，SWB1）中的一者打開而開關SWB1及開關SWB2（例如，SWB2）中的另一者關閉時，儲存於電容器CGm中的電荷（例如，q1）中的一些可轉移出電容器CGm，且接著電容器CGm中其餘的電荷可為q2=Cgm*V2，其中V2為開關電容器電阻器522的輸出電壓。因此，自電容器CGm移出至輸出的電荷可為q3=q1-q2=Cgm*(V1-V2)。由於電荷q3以切換頻率f的速率移轉，因此每單位時間電荷的轉移速率可為ISCR=q*f=Cgm*(V1-V2)*f。（自一個節點至另一節點的電荷的連續轉移等效於電流，因此使用「I」（電流的符號））。跨開關電容器電阻器522的自輸入至輸出的電壓可為VSCR=V1-V2，因此等效電阻（例如，電壓電流關係）可為RSCR=VSCR/ISCR=1/(Cgm*f)。因此，開關電容器電阻器522可作為電阻器操作，所述電阻器的電阻取決於電容器CGm的電容及切換頻率f。
開關電容器電阻器522可用作積體電路中的簡單電阻器的替代物，此是由於其更易於以廣泛範圍的值可靠地製造。開關電容器電阻器522亦可具有以下益處：其值可藉由改變切換頻率f（例如，其為可程式化電阻）而調整。
參考圖5B，示出由圖4的恆定跨導偏壓電路502所產生的控制電流ICTRL的電流位準與包含於圖4中的開關電容器電阻器522中的電容器CGm的電容之間的關係。如圖5B中所示出，控制電流ICTRL的電流位準可與電容器CGm的電容成比例。換言之，控制電流ICTRL的電流位準可隨著電容器CGm的電容增加而增加，且控制電流ICTRL的電流位準可隨著電容器CGm的電容減小而減小。
參考圖5C，示出隨時間推移由圖4的恆定跨導偏壓電路502所產生的控制電流ICTRL的電流位準中的改變。如圖5C中所示出，控制電流ICTRL的電流位準可始終恆定而無關於時間。換言之，恆定跨導偏壓電路502可隨著定電流源操作。
儘管參考圖4、5A、5B以及5C描述恆定跨導偏壓電路502的組態及操作，但實例實施例不限於此，且恆定跨導偏壓電路502的組態及操作可根據一些實例實施例以不同方式判定。
圖6為示出根據一些實例實施例的包含於次取樣鎖相環中的第一跨導電路、第二跨導電路以及環路濾波器的實例的圖。
參考圖6，第一跨導電路（GmP）302可對應圖1中的第一跨導電路300，且第二跨導電路（GmI）402可對應於圖1中的第二跨導電路400。電阻器RLF及電容器CLF可分別對應於包含於圖1中的環路濾波器600中的電阻器RLF及電容器CLF。
第一跨導電路302可包含接收取樣電壓VSAMP的第一輸入端（例如，正（+）輸入端），及接收參考電壓VREF的第二輸入端（例如，負（-）輸入端）。第一跨導電路302可基於控制電流ICTRL而操作，且可產生第一輸出控制電壓VCTRL1。電阻器RLF可連接於第一跨導電路302的輸出端（其輸出第一輸出控制電壓VCTRL1）與接地電壓VSS之間。次取樣鎖相環100的比例路徑可由第一跨導電路302及電阻器RLF形成。
第二跨導電路402可包含接收參考電壓VREF的第一輸入端（例如，正（+）輸入端），及接收取樣電壓VSAMP的第二輸入端（例如，負（-）輸入端）。第二跨導電路402可基於控制電流ICTRL而操作，且可產生第二輸出控制電壓VCTRL2。電容器CLF可連接於第二跨導電路402的輸出端（其輸出第二輸出控制電壓VCTRL2）與接地電壓VSS之間。次取樣鎖相環100的積分路徑可由第二跨導電路402及電容器CLF形成。
第一跨導電路302及第二跨導電路402的組態可根據一些實例實施例以不同方式判定，且實例實施例可不限於具有特定結構的跨導電路。在一些實例實施例中，第一跨導電路302及第二跨導電路402可具有相同結構。在其他實例實施例中，第一跨導電路302及第二跨導電路402可具有不同結構。
在習知次取樣鎖相環中，環路濾波器包含彼此電氣及/或直接連接的電阻器及電容器。與此相反，在根據一些實例實施例的次取樣鎖相環100中，環路濾波器600可具有雙環路結構，且環路濾波器600中的電阻器RLF及電容器CLF彼此可不電氣及/或直接連接但彼此可電氣及/或物理上分開。另外，習知次取樣鎖相環僅包含一個跨導電路。然而，根據一些實例實施例的次取樣鎖相環100可包含彼此分開的兩個跨導電路302及跨導電路402，各跨導電路可用以驅動環路濾波器600的單獨組件（例如，電阻器RLF及電容器CLF）中的各別一者。舉例而言，第一跨導電路302可用以驅動電阻器RLF，且第二跨導電路402可用以驅動電容器CLF。
圖7A及圖7B為用於描述圖6的第一跨導電路及環路濾波器的操作的圖。
參考圖7A，示出由圖6的第一跨導電路302所產生的第一輸出控制電壓VCTRL1的電壓位準與包含於圖6的環路濾波器600中的電阻器RLF的電阻之間的關係。如圖7A中所示出，第一輸出控制電壓VCTRL1的電壓位準可與電阻器RLF的電阻成比例。換言之，第一輸出控制電壓VCTRL1的電壓位準可隨著電阻器RLF的電阻增加而增加，且第一輸出控制電壓VCTRL1的電壓位準可隨著電阻器RLF的電阻減小而減小。
參考圖7B，示出由圖6的第一跨導電路302所產生的第一輸出控制電壓VCTRL1的電壓位準與包含於圖4中的開關電容器電阻器522中的電容器CGm的電容之間的關係。如參考圖5B所描述，用於驅動第一跨導電路302的控制電流ICTRL的電壓位準可與電容器CGm的電容成比例。因此，如圖7B中所示出，第一輸出控制電壓VCTRL1的電壓位準可與電容器CGm的電容成比例。換言之，第一輸出控制電壓VCTRL1的電壓位準可隨著電容器CGm的電容增加而增加，且第一輸出控制電壓VCTRL1的電壓位準可隨著電容器CGm的電容減小而減小。
舉例而言，可存在電容器CGm具有第一電容CGm1、第二電容CGm2以及第三電容CGm3的三種情況，且可假定暫存器RLF的電阻在所有三種情況下彼此相等。當電容器CGm具有第一電容CGm1時，第一輸出控制電壓VCTRL1的電壓位準可低於在電容器CGm具有第二電容CGm2時第一輸出控制電壓VCTRL1的電壓位準，且第一電容CGm1可小於第二電容CGm2。另外，當電容器CGm具有第二電容CGm2時，第一輸出控制電壓VCTRL1的電壓位準可低於在電容器CGm具有第三電容CGm3時第一輸出控制電壓VCTRL1的電壓位準，且第二電容CGm2可小於第三電容CGm3。換言之，CGm1＜CGm2＜CGm3，且因此VCTRL1(CGm1)＜VCTRL1(CGm2)＜VCTRL1(CGm3)。
如參考圖7A及圖7B所描述，第一輸出控制電壓VCTRL1的電壓位準可與包含於圖6的環路濾波器600中的電阻器RLF的電阻成比例，且可與包含於圖4的恆定跨導偏壓電路502中的開關電容器電阻器522中的電容器CGm的電容成比例。換言之，第一輸出控制電壓VCTRL1的電壓位準可由方程式2表示。 [方程式2]
Figure 02_image003
在方程式2中，R2標示電阻器RLF的電阻，且C2標示電容器CGm的電容。
當習知次取樣鎖相環僅包含斜率產生及取樣電路（例如，圖2的斜率產生及取樣電路202）時，例如，當習知次取樣鎖相環不包含開關電容器電阻器520且僅包含一個跨導電路時，環路頻寬LBWc可滿足方程式3。 [方程式3]
Figure 02_image005
在方程式3中，R1標示電阻器（例如，圖2中的電阻器RS）的電阻，且C1標示電容器（例如，圖2中的電容器CS1及電容器CS2）的電容，如參考方程式1所描述。Kp標示包含跨導電路的比例路徑的增益。
如上文所描述，當次取樣鎖相環僅包含斜率產生及取樣電路202時，次取樣鎖相環的環路頻寬LBWc可表示為電阻器RS的電阻及電容器CS1及電容器CS2的電容的函數。電阻器RS及電容器CS1以及電容器CS2可為被動元件，且當在半導體製程中製造時可具有相對較大分佈（例如，約20%），且因此次取樣鎖相環的環路頻寬LBWc可具有對應於電阻器RS的電阻與電容器CS1及電容器CS2的電容的乘積的相對較大分佈。
與此相反，當根據一些實例實施例的次取樣鎖相環100包含開關電容器電阻器522、兩個跨導電路302及跨導電路402以及環路濾波器600時，例如，當環路濾波器600實施於雙環路結構中，彼此分開的兩個跨導電路300及跨導電路400驅動環路濾波器600中的單獨組件（例如，電阻器RLF及電容器CLF），且恆定跨導偏壓電路500包含開關電容器電阻器520時，環路頻寬LBWp可滿足方程式4及方程式5。 [方程式4]
Figure 02_image007
[等式5]
Figure 02_image009
在方程式4及方程式5中，R1標示電阻器RS的電阻，且C1標示電容器CS1及電容器CS2的電容，如參考方程式1所描述。R2標示電阻器RLF的電阻，且C2標示電容器CGm的電容，如參考方程式2所描述。Kp標示包含第一跨導電路302的比例路徑的增益。
如上文所描述，根據一些實例實施例的次取樣鎖相環100的環路頻寬LBWp可僅與比例路徑的增益Kp成比例。舉例而言，如方程式4中所表示，包含於斜率產生及取樣電路202中的電阻器RS及電容器CS1以及電容器CS2的分佈對環路頻寬LBWp的影響可藉由包含於開關電容器電阻器522中的電容器CGm及包含於環路濾波器600中的電阻器RLF抵消。因此，可減少諸如PVT的外部因素對環路頻寬的影響，且因此次取樣鎖相環100可具有補償PVT變化的影響的環路頻寬（例如，對於PVT變化相對不敏感的環路頻寬）且可具有改良及/或增強效能。
圖8為用於描述根據一些實例實施例的次取樣鎖相環的效能的圖。
參考圖8，CASE1表示僅包含斜率產生及取樣電路的習知次取樣鎖相環，且CASE2表示根據一些實例實施例的包含開關電容器電阻器522、兩個跨導電路302及跨導電路402以及環路濾波器600的次取樣鎖相環100。針對各情況製備三十三個樣本，且各樣本的環路頻寬經正規化為一個且繪製出來。習知次取樣鎖相環的環路頻寬可具有約0.94至1.12的分佈（例如，約18%的分佈），且根據一些實例實施例的次取樣鎖相環100的環路頻寬可具有約0.98至1.04的分佈（例如，約6%的分佈）。因此，可看出，明顯地改良根據一些實例實施例的次取樣鎖相環100的環路頻寬。
圖9為示出根據一些實例實施例的取樣鎖相環的方塊圖。
參考圖9，取樣鎖相環800包含斜率產生及取樣電路200、第一跨導電路300、第二跨導電路400、恆定跨導偏壓電路500、環路濾波器600、壓控振盪器700以及分頻器900。
圖9的取樣鎖相環800可與圖1的次取樣鎖相環100實質上相同，不同之處在於取樣鎖相環800更包含分頻器900且因此部分地改變取樣鎖相環800的操作。
分頻器900可藉由分頻輸出時脈信號CLK_VCO來產生經分頻時脈信號CLK_DIV。舉例而言，經分頻時脈信號CLK_DIV的頻率可低於輸出時脈信號CLK_VCO的頻率。
在一些實例實施例中，分頻器900可為整數分頻器。舉例而言，分頻器900的分頻比，例如，藉由將輸出時脈信號CLK_VCO的頻率除以經分頻時脈信號CLK_DIV的頻率而獲得的值，可為整數。在其他實例實施例中，分頻器900可為分數分頻器。舉例而言，分頻器900的分頻比，例如，藉由將輸出時脈信號CLK_VCO的頻率除以經分頻時脈信號CLK_DIV的頻率而獲得的值，可為實數。
斜率產生及取樣電路200可基於參考時脈信號CLK_REF及經分頻時脈信號CLK_DIV而產生取樣電壓VSAMP。在此情況下，取樣電壓VSAMP可對應於參考時脈信號CLK_REF與經分頻時脈信號CLK_DIV之間的相位誤差。
圖9中的第一跨導電路300、第二跨導電路400、恆定跨導偏壓電路500、環路濾波器600以及壓控振盪器700可分別與圖1中的第一跨導電路300、第二跨導電路400、恆定跨導偏壓電路500、環路濾波器600以及壓控振盪器700實質上相同，且可如參考圖2至圖8所描述而實施。
在根據一些實例實施例的取樣鎖相環800中，恆定跨導偏壓電路500可包含開關電容器電阻器520，第一跨導電路300及第二跨導電路400可分別安置於比例路徑及積分路徑上，且環路濾波器600可包含連接至第一跨導電路300的輸出端的電阻器RLF。包含於斜率產生及取樣電路200中的電阻器及電容器的分佈對環路頻寬的影響可藉由包含於開關電容器電阻器520中的電容器及包含於環路濾波器600中的電阻器RLF抵消。因此，取樣鎖相環800可具有補償PVT變化的影響的環路頻寬（例如，對PVT變化相對不敏感的環路頻寬），且可具有改良及/或增強效能。
在一些實例實施例中，次取樣鎖相環100及取樣鎖相環800中的至少一些組件可經實施為硬體。舉例而言，次取樣鎖相環100及取樣鎖相環800中的至少一些組件可包含於基於電腦的電子系統中。在其他實例實施例中，次取樣鎖相環100及取樣鎖相環800中的至少一些組件可實施為指令碼或程式常式（例如，軟體程式）。舉例而言，指令碼或程式常式可由基於電腦的電子系統來執行，且可儲存於位於基於電腦的電子系統的內部或外部的任何儲存裝置中。
圖10為示出根據一些實例實施例的產生時脈信號的方法的流程圖。
參考圖1及圖10，根據一些實例實施例的產生時脈信號的方法由根據一些實例實施例的次取樣鎖相環100執行。如參考圖1所描述，次取樣鎖相環100可執行基於取樣的相位偵測操作。另外，在次取樣鎖相環100中，恆定跨導偏壓電路500可包含開關電容器電阻器520，第一跨導電路300及第二跨導電路400可分別安置於比例路徑及積分路徑上，且環路濾波器600可包含連接至第一跨導電路300的輸出端的電阻器RLF。產生時脈信號的方法可描述為操作次取樣鎖相環的方法。
在根據一些實例實施例的產生時脈信號的方法中，取樣電壓VSAMP基於參考時脈信號CLK_REF及輸出時脈信號CLK_VCO而產生（步驟S100）。舉例而言，步驟S100可由斜率產生及取樣電路200執行且可如參考圖2、圖3A、圖3B、圖3C以及圖3D所描述而執行。
使用包含開關電容器電阻器（SCR）520的恆定跨導偏壓電路500產生控制電流ICTRL（步驟S200）。舉例而言，可如參考圖4、圖5A、圖5B以及圖5C所描述而執行步驟S200。
第一輸出控制電壓VCTRL1使用第一跨導電路（GmP）300及包含於環路濾波器600中的電阻器RLF產生（步驟S300）。舉例而言，第一輸出控制電壓VCTRL1可基於取樣電壓VSAMP、參考電壓VREF以及控制電流ICTRL而產生。舉例而言，步驟S300可如參考圖6、圖7A以及圖7B所描述而執行。
第二輸出控制電壓VCTRL2使用第二跨導電路（GmI）400及包含於環路濾波器600中的電容器CLF產生（步驟S400）。舉例而言，第二輸出控制電壓VCTRL2可基於取樣電壓VSAMP、參考電壓VREF以及控制電流ICTRL而產生。步驟S300及步驟S400可實質上同時或並行地執行。
輸出時脈信號CLK_VCO基於第一輸出控制電壓VCTRL1及第二輸出控制電壓VCTRL2而產生（步驟S500）。舉例而言，步驟S500可由壓控振盪器700執行。
如所屬領域中具有通常知識者將瞭解，本發明概念可體現為系統、方法、電腦程式產品及/或體現在一或多個電腦可讀媒體中的電腦程式產品，一或多個電腦可讀媒體具有體現於其上的電腦可讀程式碼。可將電腦可讀程式碼提供至通用電腦、專用電腦或其他可程式資料處理設備的處理器。電腦可讀媒體可為電腦可讀信號媒體或電腦可讀儲存媒體。電腦可讀儲存媒體可為可含有或儲存供指令執行系統、設備或裝置使用或與指令執行系統、設備或裝置結合使用的程式的任何有形媒體。舉例而言，電腦可讀媒體可為非暫時性電腦可讀媒體。
圖11為示出根據一些實例實施例的積體電路的方塊圖。
參考圖11，積體電路2000包含鎖相環（phase locked loop；SPLL）2100及內部電路2200。
鎖相環2100可包含根據一些實例實施例的次取樣鎖相環（例如，圖1的次取樣鎖相環100）及/或根據一些實例實施例的取樣鎖相環（例如，圖9的取樣鎖相環800）。鎖相環2100可執行基於取樣的相位偵測操作。另外，在鎖相環2100中，環路濾波器600可實施於雙環路結構中，兩個彼此分開的跨導電路300及跨導電路400可驅動環路濾波器600中的單獨組件（例如，電阻器RLF及電容器CLF），且恆定跨導偏壓電路500可包含開關電容器電阻器520。因此，可抵消電阻器及電容器的分佈對環路頻寬的影響，且因此鎖相環2100可具有補償PVT變化的影響的環路頻寬（例如，對PVT變化相對不敏感的環路頻寬）且可具有改良及/或增強效能。鎖相環2100可包含SCR 520、GmP 302以及電阻器RLF。
內部電路2200可基於自鎖相環2100所產生的輸出時脈信號而操作（或可驅動）或可執行特定操作。
圖12為示出根據一些實例實施例的數位處理系統的方塊圖。
參考圖12，數位處理系統3000包含主裝置3100及多個從裝置3200、從裝置3300、從裝置3400、從裝置3500、從裝置3600、從裝置3700、從裝置3800以及從裝置3900。
在一些實例實施例中，數位處理系統3000可為任何電子系統，諸如個人電腦（personal computer；PC）、行動電話、智慧型手機、平板電腦、膝上型電腦、個人數位助理（personal digital assistant；PDA）、企業數位助理（enterprise digital assistant；EDA）、攜帶型多媒體播放器（portable multimedia player；PMP）、數位攝影機、攜帶型遊戲機、音樂播放器、攝錄影機、視訊播放器、導航裝置、可穿戴裝置、物聯網（internet of things；IoT）裝置、萬物網（internet of everything；IoE）裝置、電子書閱讀器、虛擬實境（virtual reality；VR）裝置、擴增實境（augmented reality；AR）裝置、機器人裝置、無人機等。
主裝置3100可為可主動地控制多個從裝置3200、從裝置3300、從裝置3400、從裝置3500、從裝置3600、從裝置3700、從裝置3800以及從裝置3900的控制器電路或處理器。舉例而言，主裝置3100可實施為基頻數據機處理器晶片、可充當數據機及應用處理器（application processor；AP）、AP或行動AP兩者的晶片，但實例實施例不限於此。
從裝置3200、從裝置3300、從裝置3400、從裝置3500、從裝置3600、從裝置3700、從裝置3800以及從裝置3900中的各者可為可基於主裝置3100的控制而被動地操作的各種電路或裝置中的一者。舉例而言，從裝置3200、從裝置3300、從裝置3400、從裝置3500、從裝置3600、從裝置3700、從裝置3800以及從裝置3900可包含射頻積體電路（radio frequency integrated circuit；RFIC）3200、電源管理積體電路（power management integrated circuit；PMIC）3300、電源模組3400、次級RFIC 3500、感測器3600、指紋辨識晶片3700、觸控螢幕控制器1800以及顯示驅動器積體電路或數位顯示介面（digital display interface；DDI）3900。
RFIC 3200可包含至少一個連接性晶片。舉例而言，連接性晶片可包含用於行動（蜂巢式）通信的晶片3210、用於無線區域網路（wireless local area network；WLAN）（例如，WiFi）的晶片3220、用於藍芽通信的晶片3230、用於全球導航衛星系統（global navigation satellite system；GNSS）通信的晶片3240、用於處理頻率調變（frequency modulation，FM）音訊/視訊的晶片3250以及用於近場通信（near field communication；NFC）的晶片3260，但實例實施例不限於此。
RFIC 3200可更包含至少一個鎖相環3270。鎖相環3270可包含根據一些實例實施例的次取樣鎖相環（SPLL）（例如，圖1的次取樣鎖相環100）及/或根據一些實例實施例的取樣鎖相環（例如，圖9的取樣鎖相環800）。鎖相環3270可執行基於取樣的相位偵測操作。另外，在鎖相環3270中，環路濾波器600可實施於雙環路結構中，兩個彼此分開的跨導電路300及跨導電路400可驅動環路濾波器600中的單獨組件（例如，電阻器RLF及電容器CLF），且恆定跨導偏壓電路500可包含開關電容器電阻器520。因此，可抵消電阻器及電容器的分佈對環路頻寬的影響，且因此取樣鎖相環3270可具有補償PVT變化的影響的環路頻寬（例如，對PVT變化相對不敏感的環路頻寬）且可具有改良及/或增強效能。鎖相環3270可包含SCR 520、GmP 302以及電阻器RLF。
在一些實例實施例中，鎖相環3270可經形成以對應於各連接性晶片。
本發明概念可應用於包含次取樣鎖相環的各種電子裝置及系統。舉例而言，本發明概念可應用於系統，諸如個人電腦（PC）、伺服器電腦、資料中心、工作站、行動電話、智慧型手機、平板電腦、膝上型電腦、個人數位助理（PDA）、攜帶型多媒體播放器（PMP）、數位攝影機、攜帶型遊戲機、音樂播放器、攝錄影機、視訊播放器、導航裝置、可穿戴裝置、物聯網（IoT）裝置、萬物網（IoE）裝置、電子書閱讀器、虛擬實境（VR）裝置、擴增實境（AR）裝置、機器人裝置、無人機等。
前述內容示出實例實施例，且不解釋為對其的限制。儘管已描述一些實例實施例，但所屬領域中具有通常知識者將易於瞭解，在不實質上脫離實例實施例的新穎教示及優勢的情況下，許多修改在實例實施例中為可能的。因此，所有此類修改意欲包含於如申請專利範圍中所界定的實例實施例的範圍內。因此，應理解，前述內容示出各種實例實施例，但並不解釋為限於所揭露的特定實例實施例，且對所揭露實例實施例以及其他實例實施例的修改意欲包含於所附申請專利範圍的範圍內。
100:次取樣鎖相環 200、202:斜率產生及取樣電路 210、510:第一電路 220、530:第二電路 300、302、GmP:第一跨導電路 400、402、GmI:第二跨導電路 500、502:恆定跨導偏壓電路 520、522:開關電容器電阻器 600:環路濾波器 700:壓控振盪器 800:取樣鎖相環 900:分頻器 2000:積體電路 2100、3270:鎖相環 2200:內部電路 3000:數位處理系統 3100:主裝置 3200:射頻積體電路 3210、3220、3230、3240、3250、3260:晶片 3300:電源管理積體電路 3400:電源模組 3500:次級射頻積體電路 3600:感測器 3700:指紋辨識晶片 3800:觸控螢幕控制器 3900:數位顯示介面 CLF、CGm、CS1、CS2:電容器 CLK_DIV:經分頻時脈信號 CLK_REF:參考時脈信號 /CLK_REF:反向參考時脈信號 CLK_VCO:輸出時脈信號 CGm1:第一電容 CGm2:第二電容 CGm3:第三電容 FVCO:輸出頻率 ICTRL:控制電流 INV:反相器 LBWc、LBWp:環路頻寬 NB1、NB2、NB3、NB4、NB5、NS1、NS2、NS3、NS4:節點 PE1:第一相位誤差 PE2:第二相位誤差 PH1:第一相位信號 PH2:第二相位信號 RLF、RS:電阻器 S100、S200、S300、S400、S500:步驟 SLP:斜率 SWB1、SWB2、SWS1、SWS2:開關 TA1、TA2:有效持續時間 TB1、TB2、TB3、TB4、TB5、TS1、TS2:電晶體 VCTRL1:第一輸出控制電壓 VCTRL2:第二輸出控制電壓 VD1:第一電壓差 VD2:第二電壓差 VDC:直流電壓 VDD:電源電壓 VNS2:電壓 VREF:參考電壓 VSAMP:取樣電壓 VSS:接地電壓
自結合隨附圖式進行的以下詳細描述，將更清晰地理解說明性非限制性實例實施例。 圖1為示出根據一些實例實施例的次取樣鎖相環的方塊圖。 圖2為示出根據一些實例實施例的包含於次取樣鎖相環中的斜率產生及取樣電路的實例的電路圖。 圖3A、圖3B、圖3C以及圖3D為用於描述圖2的斜率產生及取樣電路的操作的圖。 圖4為示出根據一些實例實施例的包含於次取樣鎖相環中的恆定跨導偏壓電路的實例的電路圖。 圖5A、圖5B以及圖5C為用於描述圖4的恆定跨導偏壓電路的操作的圖。 圖6為示出根據一些實例實施例的包含於次取樣鎖相環中的第一跨導電路、第二跨導電路以及環路濾波器的實例的圖。 圖7A及圖7B為用於描述圖6的第一跨導電路及環路濾波器的操作的圖。 圖8為用於描述根據一些實例實施例的次取樣鎖相環的效能的圖。 圖9為示出根據一些實例實施例的取樣鎖相環的方塊圖。 圖10為示出根據一些實例實施例的產生時脈信號的方法的流程圖。 圖11為示出根據一些實例實施例的積體電路的方塊圖。 圖12為示出根據一些實例實施例的數位處理系統的方塊圖。
100:次取樣鎖相環
200:斜率產生及取樣電路
300:第一跨導電路
400:第二跨導電路
500:恆定跨導偏壓電路
520:開關電容器電阻器
600:環路濾波器
700:壓控振盪器
CLF:電容器
CLK_REF:參考時脈信號
CLK_VCO:輸出時脈信號
ICTRL:控制電流
RLF:電阻器
VCTRL1:第一輸出控制電壓
VCTRL2:第二輸出控制電壓
VREF:參考電壓
VSAMP:取樣電壓
VSS:接地電壓

Claims (20)

  1. 一種次取樣鎖相環（PLL），包括： 斜率產生及取樣電路，經組態以基於參考時脈信號及輸出時脈信號而產生取樣電壓； 第一跨導電路，經組態以基於所述取樣電壓、參考電壓以及控制電流而產生第一輸出控制電壓； 第二跨導電路，經組態以基於所述取樣電壓、所述參考電壓以及所述控制電流而產生第二輸出控制電壓； 恆定跨導偏壓電路，包含開關電容器電阻器（SCR），所述恆定跨導偏壓電路經組態以產生所述控制電流； 環路濾波器，連接至所述第一跨導電路的輸出端及所述第二跨導電路的輸出端；以及 壓控振盪器（VCO），經組態以基於所述第一輸出控制電壓及所述第二輸出控制電壓而產生所述輸出時脈信號。
  2. 如請求項1所述的次取樣鎖相環，其中 所述恆定跨導偏壓電路更包含： 第一電路，連接於電源電壓與接地電壓之間；以及 第二電路，連接至所述電源電壓及所述第一電路，且經組態以輸出所述控制電流，以及 所述開關電容器電阻器連接於所述第一電路與所述接地電壓之間，且所述開關電容器電阻器經組態以基於第一相位信號及第二相位信號而操作。
  3. 如請求項2所述的次取樣鎖相環，其中所述開關電容器電阻器包含： 第一開關，連接於第一節點與第二節點之間，所述第一開關經組態以基於所述第一相位信號而接通及斷開，所述第一節點連接至所述第一電路； 第一電容器，連接於所述第二節點與所述接地電壓之間；以及 第二開關，與所述第二節點與所述接地電壓之間的所述第一電容器並聯連接，所述第二開關經組態以基於所述第二相位信號而接通及斷開。
  4. 如請求項3所述的次取樣鎖相環，其中由所述恆定跨導偏壓電路所產生的所述控制電流的電流位準與所述第一電容器的電容成比例。
  5. 如請求項3所述的次取樣鎖相環，其中所述第一相位信號的有效持續時間及所述第二相位信號的有效持續時間不重疊。
  6. 如請求項3所述的次取樣鎖相環，其中 所述第一電路包含： 第一電晶體及第二電晶體，串聯連接於所述電源電壓與所述接地電壓之間；以及 第三電晶體及第四電晶體，串聯連接於所述電源電壓與所述第一節點之間，以及 所述第一電晶體的閘極電極及所述第三電晶體的閘極電極彼此連接，且所述第二電晶體的閘極電極及所述第四電晶體的閘極電極彼此連接。
  7. 如請求項6所述的次取樣鎖相環，其中 所述第二電路包含連接於所述電源電壓與第三節點之間的第五電晶體，所述第三節點輸出所述控制電流，以及 所述第五電晶體的閘極電極連接至所述第一電晶體的所述閘極電極及所述第三電晶體的所述閘極電極。
  8. 如請求項3所述的次取樣鎖相環，其中所述環路濾波器包含： 第一電阻器，連接於所述第一跨導電路的所述輸出端與所述接地電壓之間；以及 第二電容器，連接於所述第二跨導電路的所述輸出端與所述接地電壓之間。
  9. 如請求項8所述的次取樣鎖相環，其中由所述第一跨導電路所產生的所述第一輸出控制電壓的電壓位準與所述第一電阻器的電阻成比例，且與所述第一電容器的電容成比例。
  10. 如請求項1所述的次取樣鎖相環，其中 所述次取樣鎖相環的比例路徑由所述第一跨導電路形成，以及 所述次取樣鎖相環的積分路徑由所述第二跨導電路形成。
  11. 如請求項10所述的次取樣鎖相環，其中所述次取樣鎖相環的環路頻寬與所述比例路徑的增益成比例。
  12. 如請求項10所述的次取樣鎖相環，其中 所述第一跨導電路包含第一輸入端及第二輸入端，所述第一輸入端接收所述取樣電壓，所述第二輸入端接收所述參考電壓，以及 所述第二跨導電路包含第三輸入端及第四輸入端，所述第三輸入端接收所述參考電壓，所述第四輸入端接收所述取樣電壓。
  13. 如請求項10所述的次取樣鎖相環，其中所述第一跨導電路及所述第二跨導電路具有相同結構。
  14. 如請求項10所述的次取樣鎖相環，其中所述第一跨導電路及所述第二跨導電路具有不同結構。
  15. 如請求項1所述的次取樣鎖相環，其中所述斜率產生及取樣電路包含： 第一電路，連接於電源電壓與接地電壓之間，所述第一電路經組態以基於所述輸出時脈信號而操作；以及 第二電路，連接至所述第一電路及所述接地電壓，所述第二電路經組態以基於所述參考時脈信號而操作且經組態以輸出所述取樣電壓。
  16. 如請求項15所述的次取樣鎖相環，其中 所述第一電路包含：第一電晶體、第一電阻器以及第二電晶體，串聯連接於所述電源電壓與所述接地電壓之間，以及 所述第一電晶體的閘極電極及所述第二電晶體的閘極電極經組態以接收所述輸出時脈信號。
  17. 如請求項16所述的次取樣鎖相環，其中所述第二電路包含： 第一開關，連接於所述第一電阻器與第一節點之間，所述第一開關經組態以基於所述參考時脈信號而接通及斷開； 第二開關，連接於所述第一節點與第二節點之間，所述第二開關經組態以基於反向參考時脈信號而接通及斷開，在所述反向參考時脈信號中，所述參考時脈信號經反向，所述第二節點輸出所述取樣電壓； 第一電容器，連接於所述第一節點與所述接地電壓之間；以及 第二電容器，連接於所述第二節點與所述接地電壓之間。
  18. 如請求項17所述的次取樣鎖相環，其中所述第二電路經組態以使得所述取樣電壓的斜率與所述第一電阻器的電阻成反比，且所述取樣電壓的所述斜率與所述第一電容器及所述第二電容器的電容成反比。
  19. 一種積體電路，包括： 次取樣鎖相環（PLL），經組態以基於參考時脈信號而產生輸出時脈信號；以及 內部電路，經組態以基於所述輸出時脈信號而操作， 其中所述次取樣鎖相環包含 斜率產生及取樣電路，經組態以基於所述參考時脈信號及所述輸出時脈信號而產生取樣電壓， 第一跨導電路，經組態以基於所述取樣電壓、參考電壓以及控制電流而產生第一輸出控制電壓， 第二跨導電路，經組態以基於所述取樣電壓、所述參考電壓以及所述控制電流而產生第二輸出控制電壓， 恆定跨導偏壓電路，包含開關電容器電阻器（SCR），所述恆定跨導偏壓電路經組態以產生所述控制電流， 環路濾波器，連接至所述第一跨導電路的輸出端及所述第二跨導電路的輸出端，以及 壓控振盪器（VCO），經組態以基於所述第一輸出控制電壓及所述第二輸出控制電壓而產生所述輸出時脈信號。
  20. 一種次取樣鎖相環（PLL），包括： 斜率產生及取樣電路，包含第一電阻器及第一電容器，所述斜率產生及取樣電路經組態以基於參考時脈信號及輸出時脈信號而產生取樣電壓，所述取樣電壓的斜率與所述第一電阻器的電阻及所述第一電容器的電容成反比； 恆定跨導偏壓電路，包含包含第二電容器的開關電容器電阻器（SCR），所述恆定跨導偏壓電路經組態以產生控制電流，所述控制電流的電流位準與所述第二電容器的電容成比例； 第一跨導電路，經組態以基於所述取樣電壓、參考電壓以及控制電流而產生第一輸出控制電壓，所述第一輸出控制電壓的電壓位準與第二電阻器的電阻及所述第二電容器的所述電容成比例； 第二跨導電路，經組態以基於所述取樣電壓、所述參考電壓以及所述控制電流而產生第二輸出控制電壓； 環路濾波器，包含所述第二電阻器，所述環路濾波器連接至所述第一跨導電路的輸出端及所述第二跨導電路的輸出端；以及 壓控振盪器（VCO），經組態以基於所述第一輸出控制電壓及所述第二輸出控制電壓而產生所述輸出時脈信號，其中 所述次取樣鎖相環的比例路徑由所述第一跨導電路形成， 所述次取樣鎖相環的積分路徑由所述第二跨導電路形成， 所述次取樣鎖相環的環路頻寬獨立於所述第一電阻器的所述電阻、所述第一電容器的所述電容、所述第二電阻器的所述電阻以及所述第二電容器的所述電容，以及 所述次取樣鎖相環的所述環路頻寬與所述比例路徑的增益成比例。
TW111128573A 2021-10-20 2022-07-29 次取樣鎖相環以及積體電路 TW202318807A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0139933 2021-10-20
KR20210139933 2021-10-20
KR1020210177631A KR20230056521A (ko) 2021-10-20 2021-12-13 루프 대역폭이 보상된 서브 샘플링 위상 고정 루프 및 이를 포함하는 집적 회로
KR10-2021-0177631 2021-12-13

Publications (1)

Publication Number Publication Date
TW202318807A true TW202318807A (zh) 2023-05-01

Family

ID=83690346

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111128573A TW202318807A (zh) 2021-10-20 2022-07-29 次取樣鎖相環以及積體電路

Country Status (4)

Country Link
US (1) US11962311B2 (zh)
EP (1) EP4170909A1 (zh)
CN (1) CN115996052A (zh)
TW (1) TW202318807A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112953516B (zh) * 2021-01-27 2022-09-09 浙江大学 一种低功耗小数分频锁相环电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2778421B2 (ja) 1993-09-07 1998-07-23 日本電気株式会社 チャージポンプ型位相同期ループ
US6727768B1 (en) * 2002-10-29 2004-04-27 Institute Of Microelectronics Relaxation CCO for PLL-based constant tuning of GM-C filters
TWI259481B (en) 2005-08-08 2006-08-01 Realtek Semiconductor Corp Apparatus for enhancing Q factor of inductor
US7345550B2 (en) 2005-12-05 2008-03-18 Sirific Wireless Corporation Type II phase locked loop using dual path and dual varactors to reduce loop filter components
US8170169B2 (en) 2006-12-01 2012-05-01 Snowbush Inc. Serializer deserializer circuits
US8125254B1 (en) 2009-11-05 2012-02-28 Altera Corporation Techniques for configuring multi-path feedback loops
TWI430640B (zh) 2010-07-21 2014-03-11 Global Unichip Corp Clock data recovery system
US8503597B2 (en) 2010-12-30 2013-08-06 Advanced Micro Devices, Inc. Method to decrease locktime in a phase locked loop
US8570079B2 (en) 2011-09-07 2013-10-29 International Business Machines Corporation Reducing phase locked loop phase lock time
US8810323B2 (en) 2012-01-26 2014-08-19 Mohammad Ardehali Low-power voltage-controlled oscillator
EP2887176B1 (fr) 2013-12-20 2022-09-14 The Swatch Group Research and Development Ltd. Circuit électronique à référence de courant PTAT auto-calibrée, et procédé pour sa mise en action
WO2016060556A1 (en) * 2014-10-13 2016-04-21 Greenpeak Technologies B.V. Switched capacitor biasing circuit
US9991897B1 (en) 2017-01-25 2018-06-05 Qualcomm Incorporated Sampling phase-locked loop (PLL)
US10277389B2 (en) 2017-04-14 2019-04-30 Analog Devices Global Phase detectors for clock and data recovery
US10581418B2 (en) 2018-01-05 2020-03-03 Samsung Electronics Co., Ltd System and method for fast converging reference clock duty cycle correction for digital to time converter (DTC)-based analog fractional-N phase-locked loop (PLL)
US10972109B2 (en) 2018-09-10 2021-04-06 Apple Inc. Sub sampling phase locked loop (SSPLL) with wide frequency acquisition
KR20210007454A (ko) * 2019-07-11 2021-01-20 삼성전자주식회사 위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버
KR20210009924A (ko) 2019-07-18 2021-01-27 삼성전자주식회사 서브 샘플링 pll 회로를 포함하는 pll 회로 및 클록 발생기
KR20210042748A (ko) 2019-10-10 2021-04-20 삼성전자주식회사 Pll 회로 및 이를 포함하는 클록 발생기
US11888451B2 (en) * 2020-04-30 2024-01-30 The Regents Of The University Of Michigan Amplifier with sample and average common mode feedback resistor

Also Published As

Publication number Publication date
EP4170909A1 (en) 2023-04-26
US11962311B2 (en) 2024-04-16
US20230122691A1 (en) 2023-04-20
CN115996052A (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
US10712768B2 (en) Apparatus and method for extending frequency range of a circuit and for over-clocking and under-clocking
US9209820B2 (en) Apparatus for symmetric and linear time-to-digital converter (TDC)
US8558592B2 (en) Charge pump and active filter for a feedback circuit
EP2777157B1 (en) System and method of stabilizing charge pump node voltage levels
US8957705B2 (en) Phase frequency detector
US11387815B2 (en) Apparatus and method for improving lock time
US20110215875A1 (en) Phase-locked loop circuit, semiconductor integrated circuit, electronic device, and control method of phase-locked loop circuit
KR20180082707A (ko) 온도 보상 발진 제어기 및 그것을 포함하는 온도 보상 수정 발진기
US10700688B1 (en) Low power and low jitter phase locked loop with digital leakage compensation
US20220107675A1 (en) Regulator circuit, an electronic device including the regulator circuit, and a processor including the regulator circuit
TW202318807A (zh) 次取樣鎖相環以及積體電路
US11496137B2 (en) Automatic frequency calibration and lock detection circuit and phase locked loop including te same
US9432028B2 (en) Clock data recovery circuit and a method of operating the same
US20170194974A1 (en) Self-biased oscillator
KR20230056521A (ko) 루프 대역폭이 보상된 서브 샘플링 위상 고정 루프 및 이를 포함하는 집적 회로
CN115842548A (zh) 带有自适应环路滤波器的锁相环
US10187072B1 (en) Signal processing system and method thereof
US9768788B2 (en) Phase-locked loop with lower power charge pump
WO2015094470A1 (en) Apparatus for reducing periodic jitter in a ring oscillator
US11082050B2 (en) Clock distribution circuit using adjustable phase control and voltage converter including the same
WO2019018081A1 (en) APPARATUS AND METHOD FOR DETECTING PARTS PER MILLION
US20240118733A1 (en) Regulator circuit, an electronic device including the regulator circuit, and a processor including the regulator circuit