TW202316808A - 逐次逼近類比數位轉換器、校正方法以及校正系統 - Google Patents
逐次逼近類比數位轉換器、校正方法以及校正系統 Download PDFInfo
- Publication number
- TW202316808A TW202316808A TW110137196A TW110137196A TW202316808A TW 202316808 A TW202316808 A TW 202316808A TW 110137196 A TW110137196 A TW 110137196A TW 110137196 A TW110137196 A TW 110137196A TW 202316808 A TW202316808 A TW 202316808A
- Authority
- TW
- Taiwan
- Prior art keywords
- original
- value
- offset
- weight value
- original weight
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
- H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1023—Offset correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本發明提供一種逐次逼近類比數位轉換器(SAR ADC)、校正方法以及校正系統。SAR ADC依據所述多個原始權重值產生原始權重值數列。SAR ADC對類比時變訊號進行轉換以建立對應於所述多個原始權重值的轉換曲線。此外,SAR ADC依據轉換曲線的偏移來產生偏移值數列,利用偏移值數列校正原始權重值數列以產生校正權重值數列,並且利用校正權重數列的多個校正權重值來提高轉換曲線的線性度。
Description
本發明是有關於一種類比數位轉換器、用於類比數位轉換器的校正方法以及校正系統,且特別是有關於一種逐次逼近類比數位轉換器、用於逐次逼近類比數位轉換器的校正方法以及校正系統。
逐次逼近類比數位轉換器(SAR ADC)是具有預設的多個權重值。SAR ADC包括電容陣列。電容陣列中的多個電容器的多個電容值對應於以及多個權重值分別對應於不同的位元。SAR ADC基於上述多個電容值以及上述多個權重值來對類比電壓訊號進行轉換以產生對應的數位碼值。以5位元的SAR ADC為例,對應於不同位元的多個權重值分別被預設為[16、8、4、2、1]。電容陣列中的對應於最高有效位元的第一電容器的電容值會被設定為16單位電容值。對應於第二位元的第二電容器的電容值會被設定為8單位電容值。對應於第三位元的第三電容器的電容值會被設定為4單位電容值。對應於第四位元的第四電容器的電容值會被設定為2單位電容值。對應於最低有效位元的第五電容器的電容值會則被設定為1單位電容值。
然而,如果電容陣列的電容器在製程上發生了偏移,這會使上述多個電容器的至少一者的電容值對應地發生偏移。電容值的偏移會使電容值與權重值不能匹配。因此,SAR ADC的轉換會失真。
本發明提供一種逐次逼近類比數位轉換器、校正方法以及校正系統,能夠防止SAR ADC的轉換發生失真。
本發明的逐次逼近類比數位轉換器包括比較器、電容陣列、控制電路以及處理器。電容陣列耦接於比較器的輸入端。電容陣列包括對應於不同位元的多個電容器。控制電路耦接於比較器的輸出端。控制電路儲存對應於所述多個電容器的多個原始權重值。處理器耦接於控制電路以及電容陣列。處理器依據所述多個原始權重值產生原始權重值數列。處理器控制控制電路、電容陣列、比較器對類比時變訊號進行轉換以建立對應於所述多個原始權重值的轉換曲線。此外,處理器依據轉換曲線的偏移來產生偏移值數列,利用偏移值數列校正原始權重值數列以產生校正權重值數列,並且將校正權重數列的多個校正權重值提供至控制電路。
本發明的校正方法用於逐次逼近類比數位轉換器。校正方法包括:接收來自於逐次逼近類比數位轉換器的多個原始權重值,並依據所述多個原始權重值產生原始權重值數列;控制逐次逼近類比數位轉換器對類比時變訊號進行轉換以建立對應於所述多個原始權重值的轉換曲線;依據轉換曲線的偏移來產生偏移值數列;以及利用偏移值數列來校正原始權重值數列以產生校正權重值數列,並將校正權重數列的多個校正權重值提供至逐次逼近類比數位轉換器。
本發明的校正系統包括逐次逼近類比數位轉換器以及校正裝置。校正裝置與逐次逼近類比數位轉換器進行通訊。校正裝置接收來自於逐次逼近類比數位轉換器的多個原始權重值,並依據所述多個原始權重值產生原始權重值數列。校正裝置控制逐次逼近類比數位轉換器對類比時變訊號進行轉換以建立對應於所述多個原始權重值的轉換曲線。此外,校正裝置依據轉換曲線的偏移來產生偏移值數列,利用偏移值數列來校正原始權重值數列以產生校正權重值數列,並且將校正權重數列的多個校正權重值提供至逐次逼近類比數位轉換器。
基於上述,本發明是依據對應於所述多個原始權重值的轉換曲線的偏移來產生偏移值數列,並利用偏移值數列來校正原始權重值數列以產生校正權重值數列。因此,校正權重值數列的多個校正權重值能夠與電容陣列的多個電容器的多個電容值匹配。如此一來,本發明能夠有效地防止SAR ADC的轉換發生失真。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
本發明的部份實施例接下來將會配合附圖來詳細描述,以下的描述所引用的元件符號,當不同附圖出現相同的元件符號將視為相同或相似的元件。這些實施例只是本發明的一部份,並未揭示所有本發明的可實施方式。更確切的說,這些實施例只是本發明的專利申請範圍中的範例。
請參考圖1,圖1是依據本發明一實施例所繪示的逐次逼近類比數位轉換器的示意圖。在本實施例中,逐次逼近類比數位轉換器(SAR ADC)100包括比較器110、電容陣列120、控制電路130以及處理器140。電容陣列120耦接於比較器110的輸入端。電容陣列120包括多個電容器(未示出)。所述多個電容器被設計以對應於不同的位元。控制電路130耦接於比較器110的輸出端。在本實施例中,控制電路130儲存對應於所述多個電容器的原始權重值OW1~OW5。以本實施例為例,SAR ADC 100為二進位(binary)格式。SAR ADC 100具有5個位元。原始權重值OW1~OW5分別對應於不同位元。原始權重值OW1~OW5分別被預設為16、8、4、2、1。原始權重值OW1對應於最高有效位元。原始權重值OW2對應於第二位元,依此類推。電容陣列中的對應於最高有效位元的第一電容器的電容值會被設定為16單位電容值。第二電容器的電容值會被設定為8單位電容值,依此類推。
在本實施例中,處理器140耦接於控制電路130以及電容陣列120。處理器140依據原始權重值OW1~OW5產生原始權重值數列S1。處理器140使控制電路130、電容陣列120、比較器110對類比時變訊號AIN進行轉換以建立對應於原始權重值OW1~OW5的轉換曲線TC。上述的「轉換」可以是本領域所習知的逐次逼近轉換。類比時變訊號AIN可以是具有類比格式的斜坡(Ramp)訊號或弦波訊號。此外,處理器140依據的轉換曲線TC的偏移來產生偏移值數列S2,利用偏移值數列S2來校正原始權重值數列S1以產生校正權重值數列S3,並且將校正權重數列S3的校正權重值CW1~CW5提供至控制電路130。因此,校正權重值數列S3的校正權重值CW1~CW5能夠與電容陣列120的多個電容器的多個電容值匹配。經校正後,SAR ADC 100的轉換曲線TC能夠具有極高的線性度。如此一來,SAR ADC 100能夠有效地防止在轉換上的失真(如對應於弦波訊號的諧波失真)。
在此值得一提的是,本實施例是利用基於轉換曲線TC的偏移來對原始權重值數列S1進行校正以產生校正權重數列S3。因此,本實施例並不需要更動SAR ADC 100的類比電路配置,而僅僅是更動權重值來改善轉換曲線TC的線性度。因此,本實施例的技術手段能夠花費較短的時間來改善轉換曲線TC的線性度。
請參考圖1以及圖2,圖2是依據本發明一實施例所繪示的校正方法的方法流程圖。在本實施例中,校正方法適用於SAR ADC 100。在步驟S110中,處理器140接收來自於SAR ADC 100的原始權重值OW1~OW5,並依據原始權重值OW1~OW5產生原始權重值數列S1。在步驟S120中,處理器140控制使SAR ADC 100對類比時變訊號AIN進行轉換以建立對應於原始權重值OW1~OW5的轉換曲線TC。在步驟S130中,處理器140依據轉換曲線TC的偏移來產生偏移值數列S2。在步驟S140中,處理器140利用偏移值數列S2來校正原始權重值數列S1以產生校正權重值數列S3,並將校正權重數列S3中的校正權重值CW1~CW5提供至SAR ADC 100。
下文將進一步來說明步驟S130、S140的實施細節。請同時參考圖3、圖4以及圖5,圖3是依據本發明另一實施例所繪示的逐次逼近類比數位轉換器的示意圖。圖4是依據圖2的步驟130所繪示的方法流程圖。圖5是依據本發明一實施例所繪示的對應於原始權重值轉換曲線的示意圖。在本實施例中,SAR ADC 200包括比較器110、電容陣列120、控制電路130以及處理器240。處理器240包括判斷電路241以及運算電路242。步驟S130包括步驟S131~S133。在步驟S131中,判斷電路241自轉換曲線TC中的最小數位碼值至最大數位碼值進行掃描,以判斷在轉換曲線TC中的至少一偏移發生區域。在步驟S132中,運算電路242紀錄在轉換曲線TC中對應於原始權重值OW1~OW5中未發生偏移的至少一數位碼值與前一數位碼值之間的原始差值。運算電路242紀錄在至少一偏移發生區域的至少一原始偏移值。在步驟S133中,運算電路242還依據至少一原始偏移值以及原始差值來產生偏移值數列S2。
以本實施例為例,SAR ADC 200為二進位格式。SAR ADC 200具有5個位元。因此,原始權重值數列S1為[OW1、OW2、OW3、OW4、OW5]。即,原始權重值數列S1為[16、8、4、2、1]。在步驟S131中,判斷電路241自轉換曲線TC中的最小數位碼值(即,1)至最大數位碼值(即,32)進行掃描。判斷電路241判斷出在轉換曲線TC中具有偏移發生區域A、B、C。進一步來說,偏移發生區域A包括相鄰的兩個數位碼值5、8。偏移發生區域B包括相鄰的兩個數位碼值14、16。偏移發生區域C包括相鄰的兩個數位碼值21、24。由於偏移發生區域A、B、C大於數位碼值4。因此,運算電路242能夠獲知對應於數位碼值4、2、1的原始權重值OW3~OW5是正確的。在步驟S132中,運算電路242會記錄對應於原始權重值OW5中未發生偏移的數位碼值1與前一數位碼值(即,0)之間的原始差值,記錄對應於原始權重值OW4中未發生偏移的數位碼值2與前一數位碼值(即,1)之間的原始差值,記錄對應於原始權重值OW3中未發生偏移的數位碼值4與前一數位碼值(即,3)之間的原始差值。因此,對應於原始權重值OW3~OW5的原始差值都等於1。
此外,偏移發生區域A、B、C的相鄰兩個數位碼值之間的差值分別大於1。由此可知,判斷電路241會依據相鄰兩個數位碼值之間的差值來獲知偏移發生區域A、B、C。
運算電路242會計算偏移發生區域A的相鄰兩個數位碼值之間的差值等於3,計算偏移發生區域B的相鄰兩個數位碼值之間的差值等於2,並計算偏移發生區域C的相鄰兩個數位碼值之間的差值等於3。應注意的是,偏移發生區域C中所對應的輸入值都大於原始權重值OW1。因此,本實施例不需要考量偏移發生區域C。
運算電路242能夠依據原始偏移值以及原始差值來組織原始偏移值數列。原始偏移值數列為[GP1、GP2、GP3、GP4、GP5]。GP1表示為對應於最高有效位元的原始權重值OW1的原始偏移值(即,偏移發生區域B的相鄰兩個數位碼值之間的差值)。GP2表示為對應於原始權重值OW2的原始偏移值(即,偏移發生區域C的相鄰兩個數位碼值之間的差值)。GP3~GP5分別是對應於原始權重值OW3~OW5的原始差值。因此,原始偏移值數列為[2、3、1、1、1]。
接下來,運算電路242將原始偏移值數列減去原始差值來產生偏移值數列S2。因此,偏移值數列S2為[GP1’、GP2’、GP3’、GP4’、GP5’]。偏移值GP1’等於1。偏移值GP2’等於2。偏移值GP3’等於0。偏移值GP4’等於0。偏移值GP5’等於0。即,偏移值數列S2為[1、2、0、0、0]。
接下來,請同時參考圖3以及圖6,圖3是依據本發明另一實施例所繪示的逐次逼近類比數位轉換器的示意圖。圖6是依據圖2的步驟140所繪示的方法流程圖。在本實施例中,步驟S140包括在步驟S141、S142。在步驟S141中,運算電路242將原始權重值數列S1的M個原始權重值中的第1原始權重值減去第1偏移值至第M偏移值的總和以產生第1校正權重值。第1原始權重值是對應於最高有效位元的原始權重值。此外,在步驟S141中,運算電路242將第N原始權重值減去第N偏移值至第M偏移值的總和以產生第N校正權重值。N是大於1並且小於或等於M的正整數。在步驟S142中,運算電路242依據第1校正權重值以及第N校正權重值來建立校正權重值數列S3。
呈上例,M等於5。N等於2~5。運算電路242會將原始權重值OW1減去偏移值GP1’~GP5’的總和以產生校正權重值CW1。運算電路242會將原始權重值OW2減去偏移值GP2’~GP5’的總和以產生校正權重值CW2。運算電路242會將原始權重值OW3減去偏移值GP3’~GP5’的總和以產生校正權重值CW3,依此類推。因此,運算電路242會基於公式(1)~公式(5)來計算出校正權重值CW1~CW5。
CW1= OW1– (GP1’+GP2’+GP3’+GP4’+GP5’)…公式(1)
CW2= OW2– (GP2’+GP3’+GP4’+GP5’)…公式(2)
CW3= OW3– (GP3’+GP4’+GP5’)…公式(3)
CW4= OW4– (GP4’+GP5’)…公式(4)
CW5= OW5– GP5’…公式(5)
在本例中,原始權重值數列S1為[16、8、4、2、1]。偏移值數列S2為[1、2、0、0、0]。因此,校正權重值CW1= 16– (1+2+0+0+0) =13。校正權重值CW2= 8– (2+0+0+0) =6。校正權重值CW3= 4– (0+0+0) =4。校正權重值CW4= 2– (0+0) =2。校正權重值CW5= 1– (0) =1。
在步驟S142中,運算電路242依據校正權重值CW1~CW5建立校正權重值數列S3。因此,校正權重值數列S3為[13、6、4、2、1]。
接下來,處理器240將校正權重數列S3的校正權重值CW1~CW5提供至SAR ADC 200。
請同時參考圖3以及圖7,圖7是依據本發明一實施例所繪示的對應於校正權重值的轉換曲線。校正權重值CW1~CW5能夠與電容陣列120的多個電容器的多個電容值匹配。因此,經校正後,SAR ADC 200的轉換曲線TC能夠具有極高的線性度。
應注意的是,經校正後,校正權重值數列S3不會是二進位格式。在校正權重值數列S3中,第1校正權重值會小於或等於第2校正權重值至第M校正權重值的總和。第2校正權重值會小於或等於第3校正權重值至第M校正權重值的總和。因此,基於校正權重值數列S3,SAR ADC 200能夠藉由校正權重值數列S3中的校正權重值的多種組合來實現對應於特定輸入值的單一數位碼值。也就是說,不限於電容陣列120的電容值設定,本發明的校正機制都能使轉換曲線TC具有極高的線性度。
請參考圖8,圖8是依據本發明一實施例所繪示的校正系統的示意圖。在本實施例中,校正系統包括SAR ADC 300以及校正裝置400。SAR ADC 300可以是任何態樣的逐次逼近類比數位轉換器。校正裝置400可以是桌上型電腦、筆記型電腦、伺服器、平板電腦等具有運算功能的電子裝置。校正裝置400與SAR ADC 300進行有線通訊或無線通訊。校正裝置400接收來自於SAR ADC 300的原始權重值OW1~OW5,並原始權重值OW1~OW5產生原始權重值數列S1。校正裝置400提供類比時變訊號AIN至SAR ADC 300,並使SAR ADC 300對類比時變訊號AIN進行轉換以建立對應於原始權重值OW1~OW5的轉換曲線TC。校正裝置400依據轉換曲線TC的偏移來產生偏移值數列S2。校正裝置400利用偏移值數列S2來校正原始權重值數列S1以產生校正權重值數列S3,並將校正權重值數列S3的校正權重值CW1~CW5提供至SAR ADC 300。在本實施例中,校正裝置400的操作大致上可以由圖2所示的校正方法及/或圖4、圖6所示的步驟來實施,故不再此重述。
在一些實施例中,校正系統包括多個SAR ADC以及校正裝置400。換言之,校正裝置400能夠對多個SAR ADC的原始權重值進行校正。
綜上所述,本發明是利用基於轉換曲線的偏移來對原始權重值數列進行校正以產生校正權重數列。因此,本發明並不需要更動SAR ADC的類比電路配置,而僅僅是更動權重值來改善轉換曲線的線性度。因此,本發明的技術手段能夠花費較短的時間來改善轉換曲線的線性度。此外,本發明的校正機制都能使轉換曲線TC具有極高的線性度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200、300:逐次逼近類比數位轉換器
110:比較器
120:電容陣列
130:控制電路
140、240:處理器
241:判斷電路
242:運算電路
400:校正裝置
A、B、C:偏移發生區域
AIN:類比時變訊號
CW1~CW5:校正權重值
OW1~OW5:原始權重值
S1:原始權重值數列
S2:偏移值數列
S110~S140:步驟
S131~S133:步驟
S141、S142:步驟
S3:校正權重數列
TC:轉換曲線
圖1是依據本發明一實施例所繪示的逐次逼近類比數位轉換器的示意圖。
圖2是依據本發明一實施例所繪示的校正方法的方法流程圖。
圖3是依據本發明另一實施例所繪示的逐次逼近類比數位轉換器的示意圖。
圖4是依據圖2的步驟130所繪示的方法流程圖。
圖5是依據本發明一實施例所繪示的對應於原始權重值的轉換曲線。
圖6是依據圖2的步驟140所繪示的方法流程圖。
圖7是依據本發明一實施例所繪示的對應於校正權重值的轉換曲線。
圖8是依據本發明一實施例所繪示的校正系統的示意圖。
100:逐次逼近類比數位轉換器
110:比較器
120:電容陣列
130:控制電路
140:處理器
AIN:類比時變訊號
CW1~CW5:校正權重值
OW1~OW5:原始權重值
S1:原始權重值數列
S2:偏移值數列
S3:校正權重數列
TC:轉換曲線
Claims (11)
- 一種逐次逼近類比數位轉換器,包括: 一比較器; 一電容陣列,耦接於該比較器的輸入端,包括對應於不同位元的多個電容器; 一控制電路,耦接於該比較器的輸出端,經配置以儲存對應於該些電容器的多個原始權重值;以及 一處理器,耦接於該控制電路以及該電容陣列,經配置以: 依據該些原始權重值產生一原始權重值數列, 控制該控制電路、該電容陣列、該比較器對一類比時變訊號進行轉換以建立對應於該些原始權重值的一轉換曲線, 依據該轉換曲線的偏移來產生一偏移值數列,並且 利用該偏移值數列校正該原始權重值數列以產生一校正權重值數列,並將該校正權重數列的多個校正權重值提供至該控制電路。
- 如請求項1所述的逐次逼近類比數位轉換器,其中該處理器包括: 一判斷電路,經配置以自該轉換曲線中的最小數位碼值至最大數位碼值進行掃描,以判斷在該轉換曲線中的至少一偏移發生區域;以及 一運算電路,經配置以紀錄在該轉換曲線中對應於該些原始權重值中未發生偏移的至少一數位碼值與前一數位碼值之間的一原始差值,紀錄在該至少一偏移發生區域的至少一原始偏移值,並且依據該至少一原始偏移值以及該原始差值來產生該偏移值數列。
- 如請求項2所述的逐次逼近類比數位轉換器,其中: 該至少一原始偏移值分別是該至少一偏移發生區域的相鄰兩個數位碼值之間的差值,並且 該至少一偏移發生區域的相鄰兩個數位碼值之間的差值大於1。
- 如請求項2所述的逐次逼近類比數位轉換器,其中該運算電路依據該至少一原始偏移值以及該原始差值來組織一原始偏移值數列,並將該原始偏移值數列減去該原始差值來產生該偏移值數列。
- 如請求項4所述的逐次逼近類比數位轉換器,其中: 該偏移值數列的M個偏移值與該原始權重值數列的M個原始權重值以及一位元順序相對應, 該運算電路將該原始權重值數列的M個原始權重值中的一第1原始權重值減去第1偏移值至第M偏移值的總和以產生一第1校正權重值,將一第N原始權重值減去第N偏移值至第M偏移值的總和以產生一第N校正權重值,並依據該第1校正權重值以及第N校正權重值建立該校正權重值數列, 該第1原始權重值是對應於最高有效位元的原始權重值, 該原始權重值數列的M個原始權重值中的一第M原始權重值是對應於最低有效位元的原始權重值,並且 N是大於1並且小於或等於M的正整數。
- 一種校正方法,用於一逐次逼近類比數位轉換器,其中該校正方法包括: 接收來自於該逐次逼近類比數位轉換器的多個原始權重值,並依據該些原始權重值產生一原始權重值數列; 控制該逐次逼近類比數位轉換器對一類比時變訊號進行轉換以建立對應於該些原始權重值的一轉換曲線; 依據該轉換曲線的偏移來產生一偏移值數列;以及 利用該偏移值數列來校正該原始權重值數列以產生一校正權重值數列,並將該校正權重數列的多個校正權重值提供至該逐次逼近類比數位轉換器。
- 如請求項6所述的校正方法,其中依據該轉換曲線的偏移來產生該偏移值數列的步驟包括: 自該轉換曲線中的最小數位碼值至最大數位碼值進行掃描,以判斷在該轉換曲線中的至少一偏移發生區域; 紀錄在該轉換曲線中對應於該些原始權重值中未發生偏移的至少一數位碼值與前一數位碼值之間的一原始差值,紀錄在該至少一偏移發生區域的至少一原始偏移值;以及 依據該至少一原始偏移值以及該原始差值來產生該偏移值數列。
- 如請求項7所述的校正方法,其中: 該至少一原始偏移值分別是該至少一偏移發生區域的相鄰兩個數位碼值之間的差值,並且 該至少一偏移發生區域的相鄰兩個數位碼值之間的差值大於1。
- 如請求項7所述的校正方法,其中依據該至少一原始偏移值以及該原始差值來產生該偏移值數列的步驟還包括: 依據該至少一原始偏移值以及該原始差值來組織一原始偏移值數列;以及 將該原始偏移值數列減去該原始差值來產生該偏移值數列。
- 如請求項9所述的校正方法,其中該偏移值數列的M個偏移值與該原始權重值數列的M個原始權重值以及一位元順序相對應,其中利用該偏移值數列來校正該原始權重值數列以產生該校正權重值數列的步驟還包括: 將該原始權重值數列的M個原始權重值中的一第1原始權重值減去第1偏移值至第M偏移值的總和以產生一第1校正權重值,並將一第N原始權重值減去第N偏移值至第M偏移值的總和以產生一第N校正權重值;以及 依據該第1校正權重值以及第N校正權重值建立該校正權重值數列, 其中該第1原始權重值是對應於最高有效位元的原始權重值, 其中該原始權重值數列的M個原始權重值中的一第M原始權重值是對應於最低有效位元的原始權重值,並且 其中N是大於1並且小於或等於M的正整數。
- 一種校正系統,包括: 一逐次逼近類比數位轉換器;以及 一校正裝置,與該逐次逼近類比數位轉換器進行通訊,經配置以: 接收來自於該逐次逼近類比數位轉換器的多個原始權重值,並依據該些原始權重值產生一原始權重值數列, 控制該逐次逼近類比數位轉換器對一類比時變訊號進行轉換以建立對應於該些原始權重值的一轉換曲線, 依據該轉換曲線的偏移來產生一偏移值數列,並且 利用該偏移值數列來校正該原始權重值數列以產生一校正權重值數列,並將該校正權重數列的多個校正權重值提供至該逐次逼近類比數位轉換器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110137196A TWI764841B (zh) | 2021-10-06 | 2021-10-06 | 逐次逼近類比數位轉換器、校正方法以及校正系統 |
US17/533,030 US11658675B2 (en) | 2021-10-06 | 2021-11-22 | Successive-approximation register analog-to-digital converter, correction method and correction system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110137196A TWI764841B (zh) | 2021-10-06 | 2021-10-06 | 逐次逼近類比數位轉換器、校正方法以及校正系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI764841B TWI764841B (zh) | 2022-05-11 |
TW202316808A true TW202316808A (zh) | 2023-04-16 |
Family
ID=82594398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110137196A TWI764841B (zh) | 2021-10-06 | 2021-10-06 | 逐次逼近類比數位轉換器、校正方法以及校正系統 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11658675B2 (zh) |
TW (1) | TWI764841B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4975700A (en) * | 1989-05-24 | 1990-12-04 | Texas Instruments, Incorporated | Analog-to-digital converter with non-linear error correction |
JP4921255B2 (ja) * | 2007-06-22 | 2012-04-25 | ルネサスエレクトロニクス株式会社 | 逐次型ad変換器 |
US8223044B2 (en) * | 2010-04-22 | 2012-07-17 | Texas Instruments Incorporated | INL correction circuitry and method for SAR ADC |
TWI454065B (zh) * | 2011-11-23 | 2014-09-21 | Ind Tech Res Inst | 逐次逼近暫存器類比數位轉換器及其線性度校正的方法 |
US10790842B1 (en) * | 2019-10-31 | 2020-09-29 | Infineon Technologies Ag | System and method for a successive approximation analog-to-digital converter |
TWI736103B (zh) * | 2020-01-13 | 2021-08-11 | 瑞昱半導體股份有限公司 | 類比數位轉換器裝置與電容權重修正方法 |
-
2021
- 2021-10-06 TW TW110137196A patent/TWI764841B/zh active
- 2021-11-22 US US17/533,030 patent/US11658675B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11658675B2 (en) | 2023-05-23 |
TWI764841B (zh) | 2022-05-11 |
US20230108759A1 (en) | 2023-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7142138B2 (en) | Multi-step analog/digital converter and on-line calibration method thereof | |
EP1131888B1 (en) | Method of calibrating an analog-to-digital converter, and a calibration equipment | |
US5635937A (en) | Pipelined multi-stage analog-to-digital converter | |
US7893860B2 (en) | Successive approximation register analog-digital converter and method of driving the same | |
JP4890561B2 (ja) | 補正dacを含むデジタル補正sar変換器 | |
TWI677195B (zh) | 類比數位轉換器之校正電路及校正方法 | |
TWI591969B (zh) | 數位類比轉換器之校正電路及校正方法 | |
US7602324B1 (en) | A/D converter and method for converting analog signals into digital signals | |
US7830287B1 (en) | Analog to digital converter having digital correction logic that utilizes a dither signal to correct a digital code | |
US9013345B2 (en) | Successive approximation AD converter and successive approximation AD conversion method | |
TWI764841B (zh) | 逐次逼近類比數位轉換器、校正方法以及校正系統 | |
JP5656029B2 (ja) | A/d変換装置及びa/d変換補正方法 | |
US6288662B1 (en) | A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values | |
US10454491B1 (en) | Successive approximation register (SAR) analog to digital converter (ADC) with partial loop-unrolling | |
JP2005318582A (ja) | パイプラインadc較正方法およびその装置 | |
KR100735930B1 (ko) | 아날로그-디지털 변환기 | |
TWI739722B (zh) | 類比數位轉換器及其操作方法 | |
US10505560B2 (en) | Analog-to-digital converter with noise elimination | |
JPH08330961A (ja) | A/d変換器 | |
JP2004128995A (ja) | 信号変換方法とこの方法を利用可能な信号変換回路およびアナログ−デジタル変換回路 | |
JPH04302223A (ja) | 回路装置 | |
US20210266002A1 (en) | Error correction method and time-interleaved analog-to-digital converter | |
Watabe et al. | Preliminary experiment for precise and dynamic digital calibration for two-stage cyclic ADC suitable for 33-Mpixel 120-fps 8K Super Hi-Vision CMOS image sensor | |
CN117879606A (zh) | 模数转换器、图像传感器及芯片 | |
US20100309038A1 (en) | Analog to digital converter |