CN117879606A - 模数转换器、图像传感器及芯片 - Google Patents

模数转换器、图像传感器及芯片 Download PDF

Info

Publication number
CN117879606A
CN117879606A CN202311861942.4A CN202311861942A CN117879606A CN 117879606 A CN117879606 A CN 117879606A CN 202311861942 A CN202311861942 A CN 202311861942A CN 117879606 A CN117879606 A CN 117879606A
Authority
CN
China
Prior art keywords
signal
comparison
analog
switching element
digital converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311861942.4A
Other languages
English (en)
Inventor
王高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipone Technology Beijing Co Ltd
Original Assignee
Chipone Technology Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipone Technology Beijing Co Ltd filed Critical Chipone Technology Beijing Co Ltd
Priority to CN202311861942.4A priority Critical patent/CN117879606A/zh
Publication of CN117879606A publication Critical patent/CN117879606A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请公开了一种模数转换器、图像传感器及芯片。该模数转换器用于将模拟信号转换为N位数字信号，其中，模数转换器的转换周期包括量化最高位数字信号的第一阶段和量化剩余N‑1位数字信号的第二阶段，N＞0且为整数，该模数转换器包括：开关电容网络，根据开关状态，在转换周期的各阶段提供相应的第一比较信号和第二比较信号；比较单元，包括比较器，提供第一比较信号和第二比较信号的比较结果；输出单元，量化比较结果以提供数字信号；以及控制单元，根据最高位数字信号提供控制信号,以在第二阶段控制开关电容网络中至少部分开关的关断/导通以及比较器比较结果的输出端口。更利于电路和芯片的高度集成化发展。

Description

模数转换器、图像传感器及芯片
技术领域
本发明涉及集成电路领域，特别涉及一种模数转换器、图像传感器及芯片。
背景技术
图1示出传统的单斜模数转换器(Single-Slope Analogue to DigitalConverter,SS ADC)的示意性框图。如图1所示，模数转换器100主要由斜坡信号发生器110、比较器COMP以及计数器120组成。
此外，在一些实施例中，在传统的SS ADC中结合数字双采样技术(Digital doublesampling,DDS)，从而减少噪声、电荷注入和比较器响应延时等非理想因素以及时钟延迟的影响。图2示出采用DDS技术的SS ADC的工作时序图。在图2中Vramp为斜坡信号发生器110发送至比较器COMP正相输入端的斜坡信号；Vrst为复位信号、Vsig为像素信号；Comp out为比较器COMP的输出信号；CLK为计数器120的时钟信号；CNT为计数器的输出信号。如图2所示，在Ramp1阶段，复位信号Vrst与斜坡信号Vramp进行比较，当Vramp＞Vrst时，比较器输出高电平信号，计数器120对此高电平信号进行减法计数；在Ramp2阶段，像素信号Vsig与斜坡信号Vramp进行比较，同理，当Vramp＞Vsig时，比较器输出高电平信号，计数器在Ramp1阶段减法计数的基础上进行加法计数，计数器最终输出的数字编码Dout为对Vsig-Vrst的量化结果。
传统的SS ADC具有结构简单、功耗低、列一致性好等优势，然而实现N位的精度需要2N个时钟周期，量化速度慢。因而在一些实施例中，还会结合优先量化最高有效位(MostSignificant Bit,MSB)的技术以大幅度提高量化速度。然而，由于信号传输过程中会发生波动，因而需要更为复杂的电路结构以对MSB的量化结果进行校准，使量化过程更为复杂，并且不利于芯片高度集成化发展。
发明内容
鉴于上述问题，本申请的目的在于提供一种模数转换器、图像传感器及芯片在兼顾转换结果准确性的同时，可以简化电路结构。
根据本申请的一方面，提供一种模数转换器，用于将模拟信号转换为N位数字信号，其中，所述模数转换器的转换周期包括第一阶段和第二阶段，所述第一阶段的量化结果包括所述数字信号的最高位；所述第二阶段的量化结果包括所述数字信号的剩余N-1位，N＞0且为整数，所述模数转换器包括：开关电容网络，根据开关状态，在转换周期的各阶段根据斜坡信号和所述模数转换器的输入信号提供相应的第一比较信号和第二比较信号；比较单元，与所述开关电容网络相连，包括比较器，提供所述第一比较信号和所述第二比较信号的比较结果；输出单元，与所述比较单元相连，量化所述比较结果以提供所述数字信号；以及控制单元，与所述输出单元相连，提供与所述数字信号的最高位相关的控制信号,所述控制信号用于在所述第二阶段控制所述开关电容网络中至少部分开关的关断/导通以及用于在所述第二阶段控制所述比较器的正相输出端/反相输出端输出所述比较结果。
可选地，所述输出单元包括：第一量化模块，被配置为在所述第一阶段量化相应的所述比较结果，所述第一量化模块的量化结果包括所述数字信号的最高位；以及第二量化模块，被配置为在所述第二阶段量化相应的所述比较结果，所述第二量化模块的量化结果包括所述数字信号的剩余N-1以及冗余位，所述冗余位用于校验所述最高位。
可选地，所述第一量化模块包括第一计数器；所述第二量化模块包括第二计数器。
可选地，所述模数转换器还包括斜坡信号发生器，用于提供所述斜坡信号，所述斜坡信号包括相位相反的第一斜坡信号和第二斜坡信号。
可选地，所述开关电容网络包括第一比较信号生成模块和第二比较信号生成模块，所述第一比较信号生成模块的第一输入端接收所述输入信号；第二输入端接收所述第一斜坡信号；输出端提供所述第一比较信号，所述第二比较信号生成模块的第一输入端接收所述输入信号；第二输入端接收所述第二斜坡信号；输出端输出所述第二比较信号，所述输入信号包括复位信号以及相位相反的第一像素信号和第二像素信号，所述第一比较信号生成模块的第一输入端/所述第二比较信号生成模块的第一输入端被配置为在所述转换周期的不同阶段，接收相应的所述输入信号。
可选地，所述第一比较信号生成模块包括第一电容、第二电容、第一开关元件、第二开关元件以及第三开关元件，所述第一开关元件连接在所述第一比较信号生成模块的第一输入端和输出端之间；所述第二开关元件和所述第一电容依次串联连接在所述第一比较信号生成模块的第一输入端和输出端之间；所述第三开关元件和所述第二电容依次串联连接在所述第一比较信号生成模块的第二输入端和输出端之间。
可选地，所述第二比较信号生成模块包括第三电容、第四电容、第四开关元件、第五开关元件以及第六开关元件，所述第四开关元件连接在所述第二比较信号生成模块的第一输入端和输出端之间；所述第五开关元件和所述第三电容依次串联连接在所述第二比较信号生成模块的第一输入端和输出端之间；所述第六开关元件和所述第四电容依次串联连接在所述第二比较信号生成模块的第二输入端和输出端之间。
可选地，所述比较单元还包括清零模块，所述清零模块包括第七开关元件和第八开关元件，所述第七开关元件连接在所述比较器的正相输入端和正向输出端之间；所述第八开关元件连接在所述比较器的反相输入端和反相输出端之间。
根据本申请的再一方面，提供一种图像传感器，其中，包括：像素阵列，用于将光信号转换为电信号；以及如上述任一项所述的模数转换器，将所述电信号的模拟信号转换为数字信号。
根据本申请的第三方面，提供一种芯片，其中，包括如上述任一项所述的模数转换器。
根据本申请提供的模数转换器、图像传感器及芯片，通过最高位数字信号选择第二阶段中输出单元的量化对象，避免了输出单元的量化结果超出预设长度，因而无需额外的电路对量化结果做进一步处理，有效地简化了量化流程，降低了对电路的要求，简化了电路结构，更利于设备的高度集成化发展。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出传统的单斜模数转换器的示意性结构图；
图2示出采用数字双采样技术的单斜模数转换器的工作时序图；
图3示出本申请第一实施例模数转换器的结构示意图；
图4示出图3所示模数转换器的工作时序图；
图5示出本申请第二实施例模数转换器的结构示意图；
图6示出MSB＝0且MSB量化正确时的工作波形图；
图7示出MSB＝0且MSB量化错误时的工作波形图；
图8示出MSB＝1且MSB量化正确时的工作波形图；
图9示出MSB＝1且MSB量化错误时的工作波形图；
图10示出了本申请实施例提供的图像传感器的示意性结构框图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
同时，在本专利说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域普通技术人员应当可理解，制造商可能会用不同的名词来称呼同一个组件。本专利说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。
应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件或电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的，或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
此外，还需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
图3示出本申请第一实施例模数转换器的结构示意图。该模数转换器200用于将模拟信号转换为N位数字信号。该模数转换器200的转换周期包括第一阶段和第二阶段。其中，模数转换器200在第一阶段的量化结果包括数字信号的最高位；在第二阶段的量化结果包括数字信号的剩余N-1位以及冗余位和符号位，其中，冗余位用于校验数字信号的最高位。
需要说明的是，在本申请的实施例中，并不限制模数转换器在第二阶段的量化方法，例如在一些实施例中，在第二阶段中采用DDS技术进行量化，因而第二阶段又分为第一子阶段和第二子阶段。其中，在第一子阶段中量化系统误差；在第二子阶段中量化模拟信号与系统误差，因而根据第一子阶段和第二阶段的量化结果可以获得数字信号的剩余N-1位。
如图3所示，模数转换器200包括斜坡信号发生器210、开关电容网络220、比较单元230、输出单元240以及控制单元250。
进一步地，斜坡信号发生器210用于产生斜坡信号，斜坡信号包括相位相反的第一斜坡信号Vramp+和第二斜坡信号Vramp-。
开关电容网络220，与斜坡信号发生器210相连，根据开关状态，在转换周期的各阶段中根据斜坡信号和模数转换器200的输入信号产生相应的第一比较信号和第二比较信号。其中，模数转换器200的输入信号包括复位信号Vrst以及相位相反的第一像素信号Vsig+和第二像素信号Vsig-。
进一步地，开关电容网络220包括第一比较信号生成模块221以及第二比较信号生成模块222。其中，第一比较信号生成模块221的第一输入端接收模数转换器200的输入信号，第二输入端接收第一斜坡信号Vramp+，输出端输出第一比较信号；第二比较信号生成模块222的第一输入端接收模数转换器200的输入信号，第二输入端接收第二斜坡信号Vramp-，输出端输出第二比较信号。
需要说明的是，在本申请的实施例中，第一比较信号生成模块221和第二比较信号生成模块222所接收的输入信号与所处的转换周期的阶段相关，例如第一比较信号生成模块221的第一输入端在转换周期的不同阶段中接收复位信号Vrst和第一像素信号Vsig+的其中之一；第二比较器生成模块222的第一输入端在转换周期的不同阶段中接收复位信号Vrst、第一像素信号Vsig+和第二像素信号Vsig-的其中之一。
具体地，第一比较信号生成模块221包括第一电容C1、第二电容C2以及第一开关元件S1、第二开关元件S2、第三开关元件S3。其中，第一开关元件S1连接在第一比较信号生成模块221的第一输入端和输出端之间；第二开关元件S2和第一电容C1依次串联连接在第一比较信号生成模块221的第一输入端和输出端之间；第三开关元件S3和第二电容C2依次串联连接在第一比较信号生成模块221的第二输入端和输出端之间。
第二比较信号生成模块222包括第三电容C3、第四电容C4以及第四开关元件S4、第五开关元件S5、第六开关元件S6。其中，第四开关元件S4连接在第二比较信号生成模块222的第一输入端和输出端之间；第五开关元件S5和第三电容C3依次串联连接在第二比较信号生成模块222的第一输入端和输出端之间；第六开关元件S6和第四电容C4依次串联连接在第二比较信号生成模块222的第二输入端和输出端之间。
其中，在一些实施例中，第一电容C1、第二电容C2、第三电容C3以及第四电容C4的电容值相同。
比较单元230，与开关电容网络220相连，提供第一比较信号和第二比较信号的比较结果。进一步地，比较单元230包括比较器COMP以及清零模块231。清零模块231用于在转换周期的相邻两个量化阶段/子阶段对比较器COMP进行清零操作。具体地，清零模块231包括第七开关元件S7和第八开关元件S8，其中，第七开关元件S7连接在比较器COMP的正相输入端和正相输出端之间，第八开关元件S8连接在比较器COMP的反相输入端和反相输出端之间。
输出单元240，与比较单元230相连，在各阶段量化相应的比较结果以提供数字信号Dout。具体地，输出单元240包括第一量化模块241，被配置为在第一阶段量化相应的比较结果，第一阶段的量化结果包括数字信号的最高位MSB；以及第二量化模块242，被配置为在第二阶段量化相应的比较结果，第二阶段的量化结果包括数字信号的剩余N-1位以及符号位和冗余位。其中，冗余位用于校验MSB。第一量化模块241例如包括第一计数器；第二量化模块242例如包括第二计数器。
控制单元250，与输出单元240相连，提供与MSB相关的控制信号，该控制信号用于在第二阶段调节开关电容网络220中至少部分开关元件的导通/断开。
图4示出图3所示模数转换器的工作时序图。在图4中，Vramp+和Vramp-分别表示第一斜坡信号和第二斜坡信号；SW1表示第一开关元件S1和第四开关元件S4的导通/断开状态，且高电平表示导通、低电平表示断开；SW2表示第七开关元件S7和第八开关元件S8的导通/断开状态，且高电平表示导通、低电平表示断开；SW3表示第二开关元件S2的导通/断开状态，且高电平表示导通、低电平表示断开；SW4表示第五开关元件S5的导通/断开状态，且高电平表示导通、低电平表示断开；SW5表示第三开关元件S3的导通/断开状态，且高电平表示导通、低电平表示断开；SW6表示第六开关元件S6的导通/断开状态，且高电平表示导通、低电平表示断开；COMP为比较器COMP输出的比较结果，并且在图4中，示例地，该比较结果为比较器COMP的正相输出端输出的比较结果。CNT2为第二量化模块242的输出信号。并且在该时序图中，示例地，模数转换器200在第二阶段采用DDS技术以获得剩余N-1位的数字信号。
下面结合图3和图4对本申请第一实施例模数转换器的工作原理做具体说明，其中，以一个转换周期为例，t0-t1阶段为第一阶段；t1-t2阶段为第一清零阶段；t2-t5阶段为第二阶段的第一子阶段；t5-t6阶段为第二清零阶段；t6-t9阶段为第二阶段的第二子阶段。
进一步地，在t0-t1阶段，第一开关元件S1和第四开关元件S4导通，模数转换器200进入第一阶段。此时，第一比较信号生成模块221第一输入端接收的输入信号为第一像素信号Vsig+；第二比较信号生成模块222第一输入端接收的输入信号为第二像素信号Vsig-。相应地，第一比较信号生成模块221输出的第一比较信号为第一像素信号Vsig+；第二比较信号生成模块222输出的第二比较信号为第二像素信号Vsig-。也即，比较器COMP的正相输入端接收第一像素信号Vsig+；比较器COMP的反相输入端接收第二像素信号Vsig-，并通过正相输出端输出比较结果，该比较结果由第一量化模块241量化获得数字信号的最高位MSB。具体地，在该实施例中，当Vsig+＞Vsig-时，MSB＝1；当Vsig+＞Vsig-时，MSB＝0。
在t1-t2阶段，断开第一开关元件S1和的第四开关元件S4并导通开关电容网络220中的其他开关元件，模数转换器200进入第一清零阶段。由于第一开关元件S7和第八开关元件S8的导通，比较器COMP的正相输入端和正相输出端短接；比较器COMP的反相输入端和反相输出端短接，因而比较器清零。并且在t1-t2阶段，第一比较信号生成模块221的第一输入端和第二比较信号生成模块222的第一输入端均接收复位信号Vrst。
在t2-t5阶段，第三开关元件S3和第六开关元件S6导通，其余开关元件断开，模数转换器进入第二阶段的第一子阶段。并且，在一些实施例中，第二开关元件和第五开关元件要先于第七开关元件S7和第八开关元件S8断开，以避免电荷注入对比较器的影响。
其中，在t2-t3阶段，由于第七开关元件S7和第八开关元件S8断开，根据电荷守恒可以得到：
(V+1-Vrst)C1+(V+1-Vr+1)C2＝(V+2-VC1)C1+(V+2-Vr+2)C2 (1)
其中，V+1是比较器在t2时刻斜坡跳变前比较器正输入端的电压，V+2是比较器在t2时刻斜坡跳变后正输入端的电压，Vr+1是第一斜坡信号Vramp+在t2时刻跳变前的电压值；Vr+2是第一斜坡信号Vramp+在t2时刻跳变后的电压值；VC1是第一电容C1与第二开关元件S2相连一侧极板在t2时刻斜坡跳变后的电压，此时，第一电容C1该侧极板处于浮空状态。
由于各电容电容值相同，整理上式(1)得到：
由于第一电容C1与第二开关元件S2相连一侧极板处于浮动状态，所以该侧极板电压的变化量与比较器正输入端电压等量变化，即：
V+2-V+1＝VC1-Vrst (3)
将上式(3)代入上式(2)得到：
V+2-V+1＝Vr+2-Vr+1＝ΔV1 (4)
因此，当开关S2断开时，第一斜坡信号Vramp+斜坡跳变会在比较器正相输入端引起等量跳变。同理，当开关S5断开时候，第二斜坡信号Vramp-斜坡跳变也会在比较器反相输入端引起等量跳变。
在t3-t5阶段(Ramp1)，模数转换器200量化由比较器的偏置、响应延迟和电荷注入等非理想因素以及时钟的时间延迟所引入的误差电压Verror。其量化结果为：
在t5-t6阶段，第二开关元件S2、第五开关元件S5、第七开关元件S7以及第八开关元件S8导通，其余开关元件断开，模数转换器200进入第二清零阶段。由于第一开关元件S7和第八开关元件S8的导通，比较器COMP的正相输入端和正相输出端短接；比较器COMP的反相输入端和反相输出端短接，因而比较器清零。与t1-t2阶段相同，在t5-t6阶段，第一比较信号生成模块221的第一输入端和第二比较信号生成模块222的第一输入端均接收复位信号Vrst。
在t6-t9阶段，模数转换器200进入第二阶段的第二子阶段。
当MSB＝1时，第三开关元件S3和第五开关元件S5导通，其余开关元件断开，第一斜坡信号Vramp+作为第一比较信号生成模块221输出的第一比较信号，第一像素信号Vsig+作为第二比较信号生成模块222输出的第二比较信号(此时第二比较信号生成模块222的第一输入端接收第一像素信号Vsig+)；当MSB＝0时，第二开关元件S2和第六开关元件S6导通，其余开关元件断开，第一像素信号Vsig+作为第一比较信号生成模块221输出的第一比较信号(此时第一比较信号生成模块221的第一输入端接收第一像素信号Vsig+)，第二斜坡信号Vramp-作为第二比较信号生成模块222输出的第二比较信号。
在t6-t7阶段，基于与t2-t3阶段第一斜坡信号Vramp+和第二斜坡信号Vramp-跳变的相同原理，在t6-t7阶段，第一斜坡信号Vramp+和第二斜坡信号Vramp-同样发生跳变，其跳变的变化量为ΔV2。
在t7-t9阶段，模数转换器200量化Vsig+-Vrst+Verror，其量化结果为：
经过数字双采样技术的处理，消除了比较器的偏置和电荷注入以及时钟延迟时间引起的Verror，模数转换器200剩余N-1位最终的量化结果为：
然而对于模数转换器200，MSB的校准设计通常通过冗余位与N-1位有效位在拼接后是否发生变化来实现。在MSB＝0的情况下，冗余位的变化不会影响量化结果的长度，但在MSB＝1的情况下，若判断MSB发生错误，那么第二量化模块242的量化结果会超过预设的长度(即N-1位有效位和一位冗余位、一位符号位的长度)，因而需要额外的电路对第二量化模块242的输出结果进行处理，使验证过程更为复杂，同时也不利于电路的高度集成化发展。
图5示出本申请第二实施例模数转换器的结构示意图。该模数转换器300用于将模拟信号转换为N位数字信号。该模数转换器300包括第一阶段和第二阶段。其中，模数转换器300在第一阶段的量化结果包括数字信号的最高位；在第二阶段的量化结果包括数字信号的剩余N-1位以及冗余位和符号位，其中，冗余位用于校验数字信号的最高位。
需要说明的是，在本申请的实施例中，并不限制模数转换器在第二阶段的量化方法，例如在一些实施例中，在第二阶段中采用DDS技术进行量化，因而第二阶段又分为第一子阶段和第二子阶段。其中，在第一子阶段中量化系统误差；在第二子阶段中量化模拟信号与系统误差，因而根据第一子阶段和第二阶段的量化结果可以获得数字信号的剩余N-1位。
如图5所示，模数转换器300包括斜坡信号发生器310、开关电容网络320、比较单元330、输出单元340以及控制单元350。
斜坡信号发生器310用于产生斜坡信号，斜坡信号包括相位相反的第一斜坡信号Vramp+和第二斜坡信号Vramp-。
开关电容网络320，与斜坡信号发生器310相连，根据开关状态，在转换周期的多个量化阶段/子阶段中根据斜坡信号和模数转换器300的输入信号产生相应的第一比较信号和第二比较信号。其中，模数转换器300的输入信号包括复位信号Vrst以及相位相反的第一像素信号Vsig+和第二像素信号Vsig-。
进一步地，开关电容网络320包括第一比较信号生成模块321以及第二比较信号生成模块322。其中，第一比较信号生成模块321的第一输入端接收模数转换器300的输入信号，第二输入端接收第一斜坡信号Vramp+，输出端输出第一比较信号；第二比较信号生成模块322的第一输入端接收模数转换器300的输入信号，第二输入端接收第二斜坡信号Vramp-，输出端输出第二比较信号。
需要说明的是，在本申请的实施例中，第一比较信号生成模块321和第二比较信号生成模块322所接收的输入信号与所处的转换周期的阶段相关，例如第一比较信号生成模块321的第一输入端在转换周期的不同阶段中接收复位信号Vrst和第一像素信号Vsig+的其中之一；第二比较器生成模块322的第一输入端在转换周期的不同阶段中接收复位信号Vrst、第一像素信号Vsig+和第二像素信号Vsig-的其中之一。
具体地，第一比较信号生成模块321包括第一电容C1、第二电容C2以及第一开关元件S1、第二开关元件S2、第三开关元件S3。其中，第一开关元件S1连接在第一比较信号生成模块221的第一输入端和输出端之间；第二开关元件S2和第一电容C1依次串联连接在第一比较信号生成模块221的第一输入端和输出端之间；第三开关元件S3和第二电容C2依次串联连接在第一比较信号生成模块321的第二输入端和输出端之间。
第二比较信号生成模块322包括第三电容C3、第四电容C4以及第四开关元件S4、第五开关元件S5、第六开关元件S6。其中，第四开关元件S4连接在第二比较信号生成模块322的第一输入端和输出端之间；第五开关元件S5和第三电容C3依次串联连接在第二比较信号生成模块322的第一输入端和输出端之间；第六开关元件S6和第四电容C4依次串联连接在第二比较信号生成模块322的第二输入端和输出端之间。
其中，在一些实施例中，第一电容C1、第二电容C2、第三电容C3以及第四电容C4的电容值相同。
比较单元330，与开关电容网络320相连，提供第一比较信号和第二比较信号的比较结果。进一步地，比较单元330包括比较器COMP以及清零模块331。清零模块331用于在转换周期的相邻两个量化阶段/子阶段对比较器COMP进行清零操作。具体地，清零模块331第七开关元件S7和第八开关元件S8，其中，第七开关元件S7连接在比较器COMP的正相输入端和正相输出端之间，第八开关元件S8连接在比较器COMP的反相输入端和反相输出端之间。
输出单元340，与比较单元330相连，在各阶段量化相应的比较结果以提供数字信号Dout。具体地，输出单元340包括第一量化模块341，被配置为在第一阶段量化相应的比较结果，第一阶段的量化结果包括数字信号的最高位MSB；以及第二量化模块342，被配置为在第二阶段量化相应的比较结果，第二阶段的量化结果包括数字信号的剩余N-1位以及符号位和冗余位。其中，冗余位用于校验MSB。第一量化模块341例如包括第一计数器；第二量化模块342例如包括第二计数器。
控制单元350，与输出单元340相连，提供与MSB相关的控制信号，该控制信号用于在第二量化阶段调节开关电容网络320中至少部分开关元件的导通/断开。
本申请第二实施例的模数转换器300与本申请第一实施例的模数转换器200的不同之处在于，在模数转换器300中，控制单元350还与比较单元330相连，具体地，与比较单元330中的比较器COMP相连，控制信号用于在第二阶段中选择比较器COMP的输出端口，具体地，当MSB＝0时，选择比较器COMP的正相输出端口输出比较结果，当MSB＝1时，选择比较器COMP的反相输出端口输出比较结果，因而可以改变第二量化模块342的量化对象。
图6示出MSB＝0且MSB量化正确时的工作波形图；图7示出MSB＝0且MSB量化错误时的工作波形图；图8示出MSB＝1且MSB量化正确时的工作波形图；图9示出MSB＝1且MSB量化错误时的工作波形图。下面结合图6至图9对本申请第二实施例模数转换器300的工作流程做进一步介绍。其中，Opa+表示比较器正相输入端的输入信号；Opa-表示比较器反相输入端的输入信号；Comp-out表示比较器的输出结果，并且第二量化模块342在比较器输出高电平时进行量化。Vcm为第一像素信号Vsig+和第二像素信号Vsig-的共模电压；VR为量化范围的1/2。即：
当MSB＝0时，第二斜坡信号Vramp-上升，以比较单元340接收比较器340正相输出端口输出的比较结果为例，相应地，在第二阶段中，输出单元对斜坡信号更小的阶段(例如相应的斜坡信号小于第一像素信号的阶段)进行量化。
参见图6，如果量化正确，即Vsig+＜Vsig-，此时Vsig+与Vramp-的交点落在“VR”范围内(即Vcm下方)。Ramp1阶段减法运算后，第二量化模块342冗余位为1；Ramp2阶段加法运算后，由于量化码值未超过N-1位有效位的满码值，因此第二量化模块342冗余位由1跳变为0，此时冗余位与优先量化后得到的MSB相加后，MSB仍未0。
参见图7，如果量化错误，即Vsig+＞Vsig-，此时Vsig+与Vramp-的交点落在Vcm上方。Ramp1阶段减法运算后，第二量化模块342冗余位为1；Ramp2阶段加法运算后，由于量化码值超过N-1位有效位的满码值，因此第二量化模块342冗余位由1跳变为0再跳变为1，此时，冗余位与优先量化后得到的MSB相加后，将MSB校准为1。
当MSB＝1时，第一斜坡信号Vramp+下降，以比较单元340接收比较器340反相输出端口输出的比较结果为例，相应地，在第二阶段中，输出单元对斜坡信号更高的阶段(例如相应的斜坡信号大于第一像素信号的阶段)进行量化。
参见图8，如果量化正确，即Vsig+＞Vsig-，此时Vsig+与Vramp+的交点落在“VR”范围内(即Vcm上方)。Ramp1阶段减法运算后，第二量化模块342冗余位为1；Ramp2阶段加法运算后，第二量化模块342冗余位由1跳变为0，此时冗余位与优先量化得到的MSB相加后，MSB仍为1。
参见图9，如果量化错误，即Vsig+＜Vsig-，此时Vsig+与Vramp+的交点落在Vcm下方区域。Ramp1阶段减法运算后，第二量化模块342冗余位为1；Ramp2阶段加法运算后，第二量化模块342冗余位仍为1，此时冗余位与优先量化得到的MSB相加后，将MSB校准为0。
综上，通过数字信号的最高位MSB在第二阶段的各子阶段中调节第一比较信号和第二比较信号比较结果的输出路径，从而使第二量化模块342对不同区间的信号进行量化，因而在满足MSB校准的基础上避免了量化结果超出预设长度，因而也无需再结合其他电路或算法对第二阶段的量化结果做进一步的处理，有效地简化了量化流程，节约系统资源，降低电路需求，更利于电路和芯片的高度集成化发展。
本申请还提供一种图像传感器。图10示出了本申请实施例提供的图像传感器的示意性结构框图。参见图10，图像传感器1包括像素阵列10以及至少模数转换单元20。像素阵列10，包括阵列排布的多个像素，用于将光信号转换为电信号。模数转换单元20与像素阵列10相邻，包括至少一个如上述提供的模数转换器300，用于将模拟电信号转换为相应的数字信号，在一些实施例中，每列像素对应一个模数转换器300。
本申请还提供一种芯片，同样包括上述的模数转换器300，因而也包括上述的有益效果，此处不再赘述。
依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种模数转换器，用于将模拟信号转换为N位数字信号，其中，所述模数转换器的转换周期包括第一阶段和第二阶段，所述第一阶段的量化结果包括所述数字信号的最高位；所述第二阶段的量化结果包括所述数字信号的剩余N-1位，N＞0且为整数，所述模数转换器包括：
开关电容网络，根据开关状态，在转换周期的各阶段根据斜坡信号和所述模数转换器的输入信号提供相应的第一比较信号和第二比较信号；
比较单元，与所述开关电容网络相连，包括比较器，提供所述第一比较信号和所述第二比较信号的比较结果；
输出单元，与所述比较单元相连，量化所述比较结果以提供所述数字信号；以及
控制单元，与所述输出单元相连，提供与所述数字信号的最高位相关的控制信号，所述控制信号用于在所述第二阶段控制所述开关电容网络中至少部分开关的关断/导通以及用于在所述第二阶段控制所述比较器的正相输出端/反相输出端输出所述比较结果。
2.根据权利要求1所述的模数转换器，其中，所述输出单元包括：
第一量化模块，被配置为在所述第一阶段量化相应的所述比较结果，所述第一量化模块的量化结果包括所述数字信号的最高位；以及
第二量化模块，被配置为在所述第二阶段量化相应的所述比较结果，所述第二量化模块的量化结果包括所述数字信号的剩余N-1位以及冗余位，所述冗余位用于校验所述最高位。
3.根据权利要求2所述的模数转换器，其中，所述第一量化模块包括第一计数器；所述第二量化模块包括第二计数器。
4.根据权利要求1所述的模数转换器，其中，所述模数转换器还包括斜坡信号发生器，用于提供所述斜坡信号，所述斜坡信号包括相位相反的第一斜坡信号和第二斜坡信号。
5.根据权利要求4所述的模数转换器，其中，
所述开关电容网络包括第一比较信号生成模块和第二比较信号生成模块，
所述第一比较信号生成模块的第一输入端接收所述输入信号；第二输入端接收所述第一斜坡信号；输出端提供所述第一比较信号，
所述第二比较信号生成模块的第一输入端接收所述输入信号；第二输入端接收所述第二斜坡信号；输出端输出所述第二比较信号，
所述输入信号包括复位信号以及相位相反的第一像素信号和第二像素信号，所述第一比较信号生成模块的第一输入端/所述第二比较信号生成模块的第一输入端被配置为在所述转换周期的不同阶段，接收相应的所述输入信号。
6.根据权利要求5所述的模数转换器，其中，
所述第一比较信号生成模块包括第一电容、第二电容、第一开关元件、第二开关元件以及第三开关元件，
所述第一开关元件连接在所述第一比较信号生成模块的第一输入端和输出端之间；
所述第二开关元件和所述第一电容依次串联连接在所述第一比较信号生成模块的第一输入端和输出端之间；
所述第三开关元件和所述第二电容依次串联连接在所述第一比较信号生成模块的第二输入端和输出端之间。
7.根据权利要求5所述的模数转换器，其中，
所述第二比较信号生成模块包括第三电容、第四电容、第四开关元件、第五开关元件以及第六开关元件，
所述第四开关元件连接在所述第二比较信号生成模块的第一输入端和输出端之间；
所述第五开关元件和所述第三电容依次串联连接在所述第二比较信号生成模块的第一输入端和输出端之间；
所述第六开关元件和所述第四电容依次串联连接在所述第二比较信号生成模块的第二输入端和输出端之间。
8.根据权利要求1所述的模数转换器，其中，所述比较单元还包括清零模块，所述清零模块包括第七开关元件和第八开关元件，所述第七开关元件连接在所述比较器的正相输入端和正向输出端之间；所述第八开关元件连接在所述比较器的反相输入端和反相输出端之间。
9.一种图像传感器，其中，包括：
像素阵列，用于将光信号转换为电信号；以及
如权利要求1至8任一项所述的模数转换器，将所述电信号的模拟信号转换为数字信号。
10.一种芯片，其中，包括如权利要求1至8任一项所述的模数转换器。
CN202311861942.4A 2023-12-29 2023-12-29 模数转换器、图像传感器及芯片 Pending CN117879606A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311861942.4A CN117879606A (zh) 2023-12-29 2023-12-29 模数转换器、图像传感器及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311861942.4A CN117879606A (zh) 2023-12-29 2023-12-29 模数转换器、图像传感器及芯片

Publications (1)

Publication Number Publication Date
CN117879606A true CN117879606A (zh) 2024-04-12

Family

ID=90578539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311861942.4A Pending CN117879606A (zh) 2023-12-29 2023-12-29 模数转换器、图像传感器及芯片

Country Status (1)

Country Link
CN (1) CN117879606A (zh)

Similar Documents

Publication Publication Date Title
US6784824B1 (en) Analog-to-digital converter which is substantially independent of capacitor mismatch
US9667899B2 (en) Analog-digital converting device and method having a successive approximation register analog-digital converting circuit and a single-slop analog-digital converting circuit, and image sensor including the same
US8963760B2 (en) Analog-to-digital converter and solid-state imaging device
US7233276B1 (en) Pipelined analog to digital converter with capacitor mismatch compensation
US7576677B2 (en) Pipeline A/D converter converting analog signal to digital signal
US7414562B2 (en) Analog-to-digital conversion using asynchronous current-mode cyclic comparison
US7187317B2 (en) A/D conversion apparatus
US20170302288A1 (en) Calibration Circuit and Calibration Method for DAC
CN114727039B (zh) 一种用于cmos图像传感器的列级模数转换器及其模数转换方法
US6229472B1 (en) A/D converter
EP0289081B1 (en) Digital-to-analog converter
US7429945B2 (en) Analog to digital converter
US7348916B2 (en) Pipeline A/D converter and method of pipeline A/D conversion
US20080191923A1 (en) Method and apparatus for analog-to-digital conversion using switched capacitors
CN117478133B (zh) 一种异步时钟架构自动时序校准方法及装置
KR100294787B1 (ko) 개방루프차동증폭기를갖는서브레인지아날로그/디지털컨버터
CN115802185A (zh) 两步锯齿状单斜adc
CN117879606A (zh) 模数转换器、图像传感器及芯片
CN112583406B (zh) 模拟数字转换器装置与模拟数字转换器电路系统
JP2008182333A (ja) 自己補正型アナログデジタル変換器
JP2002314419A (ja) Ａ／ｄ変換回路
CN116366066B (zh) 运算电路
US20230261663A1 (en) Analog-to-digital converter circuit and semiconductor integrated circuit
KR102398446B1 (ko) 아날로그-디지털 변환기
CN118611671A (zh) 模数转换器、芯片、模数转换校准方法及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination