TW202314022A - 雙重鑲嵌內連件中之石墨烯覆蓋銅 - Google Patents

雙重鑲嵌內連件中之石墨烯覆蓋銅 Download PDF

Info

Publication number
TW202314022A
TW202314022A TW111127321A TW111127321A TW202314022A TW 202314022 A TW202314022 A TW 202314022A TW 111127321 A TW111127321 A TW 111127321A TW 111127321 A TW111127321 A TW 111127321A TW 202314022 A TW202314022 A TW 202314022A
Authority
TW
Taiwan
Prior art keywords
graphene
layer
plasma
carbon
semiconductor substrate
Prior art date
Application number
TW111127321A
Other languages
English (en)
Inventor
亞席斯 帕爾巴塔尼
史貴凡迪 巴頓 Ｊ 凡
巴德里 Ｎ 凡拉德拉彥
伊娃 那可維西域第
伊斯華 斯尼華森
卡希什 沙瑪
藍道夫 柯納爾
斯特凡 施米茨
維納亞克 拉瑪南
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW202314022A publication Critical patent/TW202314022A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

所提供的是在製程後端基板中的金屬表面上選擇性沉積石墨烯的方法。

Description

雙重鑲嵌內連件中之石墨烯覆蓋銅
本揭示整體係關於雙重鑲嵌內連件中的石墨烯覆蓋銅。 [聯合研究協議之聲明]
所揭示的至少其中一些標的主體是由生效日為2016年9月27的聯合開發協議的一方或代表一方所作。該聯合開發協議的兩方為Lam Research Corporation及International Business Machines Corporation。
石墨烯是碳的同素異形體，其中原子是以規則六邊形圖案排列成單一原子片。石墨烯因為其高導電性、高導熱性、良好的機械強度及韌性、光學透明性及高電子遷移率等有利性質而引起許多領域及產業的高度關注。半導體行業對於石墨烯的關注正在增長。
此處所提供之先前技術描述係為了一般性呈現本揭露之背景的目的。本案列名發明人的工作成果、至此先前技術段落的所述範圍、以及申請時可能不適格作為先前技術的實施態樣，均不明示或暗示承認為對抗本揭露內容的先前技術。
其一態樣涉及在半導體基板上形成雙重鑲嵌結構的方法，該方法包括：提供該半導體基板，該半導體基板包括第一介電質層，以及位於該第一介電質層中的銅內連件，該銅內連件具有暴露金屬表面，其中該暴露金屬表面包括銅；以及在暴露金屬表面上選擇性沉積碳層。
在各種實施例中，在該暴露金屬表面上選擇性沉積該碳層包括：將一或更多烴前驅物流進反應腔室並朝向該半導體基板；在遠端電漿源中從氫起源氣體產生複數氫自由基；以及將該等氫自由基引進該反應腔室並朝向該半導體基板，其中該等氫自由基與該一或更多烴前驅物產生反應，以在該暴露金屬表面上沉積該碳層。
在各種實施例中，該碳層包括以六方晶格(hexagonal lattice)鍵結的碳。
在各種實施例中，該碳層是在低於約400°C的溫度進行選擇性沉積。
在各種實施例中，該方法還包括以非直接式電漿對該碳層進行處理。舉例而言，在一些實施例中，該非直接式電漿包括從下列所構成的群組中選擇的自由基：OH*自由基、O*自由基、H*自由基、氨自由基、氮自由基，以及其組合。
在各種實施例中，該方法還包括在該暴露金屬表面上選擇性沉積該碳層過後，在該碳層上方沉積密封阻障物。在各種實施例中，該方法還包括在該密封阻障物上方沉積第二介電質材料。舉例而言，在一些實施例中，當該第二介電質材料沉積在該第一介電質層上時，該碳層抑制該碳層上的該第二介電質材料的沉積。在一些實施例中，該第二介電質材料包括金屬氧化物。舉例而言，在一些實施例中，該金屬氧化物包括鋁氧化物、鉿氧化物、鋯氧化物、釔氧化物、鋅氧化物、鈦氧化物或其組合。
在各種實施例中，該碳層是被沉積至小於約3個單層的厚度。
在各種實施例中，該第一介電質層包括低k介電質材料。
另一態樣涉及半導體裝置，包括：第一介電質層，具有通孔；襯墊層，保形地加襯於該通孔的側壁上；銅材料，形成在該通孔中的該襯墊層上方，該銅材料具有與該第一介電質層的平坦表面保持平坦的暴露且不含鈷的銅表面；碳覆蓋體，相對於該第一介電質層而直接且選擇性地形成在該暴露且不含鈷的銅表面上，且該碳覆蓋體是藉由暴露至電漿而進行處理；密封阻障物，位於該碳覆蓋體上方；以及第二介電質層，形成在該密封阻障物上方。
在各種實施例中，該第二介電質層包括金屬氧化物。舉例而言，在一些實施例中，該金屬氧化物包括鋁氧化物、鉿氧化物、鋯氧化物、釔氧化物、鋅氧化物、鈦氧化物或其組合。
在各種實施例中，該碳覆蓋體具有小於約3個單層的厚度。
在各種實施例中，該碳覆蓋體包括sp2混成碳。
這些及其他態樣會參照圖式而進一步描述於下。
在下方敘述中，數具體細節係闡述以提供對所呈現實施例的透徹理解。所揭露實施例可在不具一些或所有這些具體細節的情況下實施。在其他實例中，並未詳細描述習知的處理操作以免不必要地模糊所揭露的實施例。雖然所揭露實施例將結合特定實施例進行描述，但將能理解的是這些特定實施例的用意並非在於限制所揭露的實施例。
在本揭示中，術語「半導體晶圓」、「晶圓」、「基板」、「晶圓基板」及「部分製造積體電路」可互換使用。本發明所屬技術領域中具有通常知識者將能理解的是，術語「部分製造積體電路」可指的是積體電路製造的許多階段的任何階段期間的矽晶圓。在半導體裝置工業中使用的晶圓或基板通常具有200 mm、300 mm或450 mm的直徑。下方的實施方式係假設本揭示在晶圓上實施。然而，本揭示不受限於此。工件可為各種形狀、尺寸及材料。除了半導體晶圓之外，可利用本揭示的其他工件包括各種製品，例如印刷電路板等。
雖然銅內連件的微縮限制推動了替代金屬的發展，但Cu鑲嵌計畫的擴展仍是邏輯晶片產業的當務之急。對於Cu擴展的挑戰是在不損失可製造性及可靠性的情況下降低線電阻(線R)。
人們對於在半導體應用中形成碳層及/或碳覆蓋體越加關注。碳層及/或碳覆蓋體包括含碳層、元素碳、石墨烯及純碳材料。碳層及/或碳覆蓋體可包括石墨烯，或是可具有至少約10重量%的石墨烯、至少約20重量%的石墨烯、至少約30重量%的石墨烯、至少約40重量%的石墨烯、至少約50重量%的石墨烯、至少約60重量%的石墨烯、至少約70重量%的石墨烯、至少約80重量%的石墨烯，或至少約90重量%的石墨烯。本文所使用的「石墨烯」包括碳基材料，其可具有sp2及sp3混成碳的混合。「石墨烯」包括僅具有sp2鍵的碳。「石墨烯」包括具有至少約50%的sp2鍵、至少約60%的sp2鍵、至少約70%的sp2鍵、至少約80%的sp2鍵、至少約90%的sp2鍵，或是約100%的sp2鍵的碳。「石墨烯」包括以六方晶格排列的碳原子單層。「石墨烯」包括與碳原子鍵結的一或更多碳原子單層，包括與碳鍵結的碳雙層、與碳鍵結的碳三層，以及其更厚的變化例。「石墨烯」包括元素碳單層。將能理解，雖然石墨烯的一些實施例可能主要是具有sp2混成碳，但在一些實施例中可存在sp2及sp3混成碳的混合。石墨烯可主要包括碳，其中幾乎無或確實無摻質或其他原子。在一些實施例中，石墨烯可具有晶格結構。在一些實施例中，石墨烯是100%的碳。在一些實施例中，石墨烯不含摻質。在一些實施例中，石墨烯不含氫。
然而，在適合半導體整合的條件下生產足量的石墨烯存在著許多挑戰性。許多生產方法都因為難以生長具有最小缺陷的石墨烯而存在表面覆蓋率低的問題。因此，生產大面積石墨烯膜的可擴展性存在具體問題，尤其是對於半導體晶圓上的大面積石墨烯膜。石墨烯膜可藉由熱化學氣相沉積(CVD)而生長。熱CVD方法可用於合成大面積且高品質的石墨烯。石墨烯的熱CVD可能會在升高溫度下進行，而這可能不一定與某些半導體應用相容。石墨烯膜沉積通常涉及高於400°C的溫度，而此溫度對於BEOL整合處理而言是過高的。一些石墨烯沉積處理是描述於由J. Jiang, Jae H. Chu及K. Banerjee在 IEEE IEDM 2018 – 799所發表的「CMOS-Compatible Doped-Multilayer-Graphene Interconnects for Next-Generation VLSI」之中，其整體內容是作為參考文獻併入本文。BEOL可指「後端製程」處理，其可指在晶圓上沉積金屬過後所執行的處理操作。石墨烯沉積通常是藉由在升高溫度(800°C-1000°C)下的熱CVD完成，而這與半導體技術不相容。這種高溫可能與先進的半導體裝置及當前的BEOL材料不相容。舉例而言，可能會發生摻質、金屬的過度擴散及/或結構損害。BEOL內連件具有金屬及低k介電質線，且金屬線上的石墨烯沉積可降低線電阻；然而，為了整合此等實施例，石墨烯的沉積是相對於低k介電質材料而選擇性沉積在金屬上。
熱CVD處理涉及至少兩個步驟：氣態前驅物的活化，以及在合適基板上形成穩定固體膜的化學反應。在熱CVD中，氣態前驅物的活化可藉由熱分解進行。在升高的溫度下，烴前驅物會熱分解並吸附至基板表面上。烴自由基具有化學反應性，並且可與基板表面產生交互作用。基板表面可為一金屬表面，該金屬表面是作為石墨烯的成核及生長所用的催化劑。不受限於任何理論，催化性金屬表面可使烴自由基脫氫，使得碳原子可與其他碳原子鍵結，從而促進石墨烯的成核及生長。各種過渡金屬(例如，銅)已被認為是石墨烯的成核及生長所用的催化劑。覆蓋在銅線上的石墨烯可為降低線電阻，以及改善電遷移及/或時間相關介電質擊穿(EM/TDDB)的可靠性的潛在解決方案之一，而這是描述在R. Mehta、S. Chugh及Z. Chen’s於Nano Lett. 2015, 15, 3, 2024–2030所發表的「Enhanced Electrical and Thermal Conduction in Graphene-Encapsulated Copper Nanowires」；L. Li及H.-S. Philip Wong於2018 IEEE International Electron Devices Meeting (IEDM)所發表的「Integrating Graphene into Future Generations of Interconnect Wires」；以及L. Li, Z Thu、T. Wang、J. A. Currivan-Incorvia、A. Yoon及H.-S. Philip Wong於2015 IEEE International Electron Devices Meeting (IEDM)所發表的「BEOL Compatible Graphene/Cu with Improved Electromigration Lifetime for Future Interconnects」中，這些文獻的整體內容是做為參考文獻併入本文。
烴物種的活化及石墨烯的生長可能取決於溫度及金屬表面(其上生長石墨烯)等因素。此外，石墨烯的生長可能取決於金屬表面上的碳溶解度。若金屬具有高的碳溶解度，則碳會更容易溶解在金屬中，並且傾向於在金屬表面上沉澱。金屬表面上的複數成核位點及不可預測的分離碳(segregated carbon)量通常會導致較不均勻的石墨烯層及較多的微結構缺陷。舉例而言，鎳基板具有高的碳溶解度，且通常會產生低品質石墨烯或無序碳的複數層。若金屬具有低的碳溶解度，則碳較不易於溶解在金屬中，這會導致碳原子在金屬表面上大規模表面遷移，且最小幅度地擴散至主體金屬中。受到較多控制的生長通常會導致較均勻的石墨烯層及較少的微結構缺陷。舉例而言，銅基板具有低的碳溶解度，並且會造成高品質石墨烯的磊晶生長。高品質石墨烯可生長為單層、雙層或數層石墨烯膜。
電漿增強化學氣相沉積(PECVD)是另一種沉積石墨烯的方法。熱CVD方法是藉由熱分解而活化烴前驅物，而PECVD方法涉及電漿所產生的高能電子，這些高能電子會導致烴前驅物的游離、激發及解離。電漿可原位形成或遠端形成。烴前驅物(例如，甲烷)可在電漿中被活化，而基板是暴露於該電漿。該電漿可藉由使用射頻(RF)電漿源、微波(MW)電漿源、表面波(SW)電漿源或遠端電漿源而產生。在一些實施例中，該電漿是藉由使用電容耦合電漿而產生。在一些實施例中，該電漿是藉由使用感應耦合電漿而產生。作為示例，可將分子氫及甲烷氣體引進反應腔室中，並且可點燃直接RF電漿以促進基板上的石墨烯生長。在利用PECVD的情況下，一些PECVD方法中的石墨烯生長可在比熱CVD方法更低的溫度下進行。此外，一些PECVD方法中的石墨烯生長可在例如介電質材料的非金屬基板上完成。換言之，基於電漿的方法可在無金屬催化劑的情況下沉積石墨烯。基於電漿的方法可在較低溫度下沉積石墨烯，且無需金屬催化劑的協助。
圖1繪示根據一些實行例的具有金屬表面的示例基板的兩個橫截面示意圖，其中石墨烯是沉積在該金屬表面上。對於結構150-1及150-2兩者而言，基板100可為任何晶圓、半導體晶圓、經部分加工的積體電路、印刷電路板、顯示螢幕或其他合適工件。在一些實行例中，基板100是半導體基板，例如矽(Si)基板。
在結構150-1中，基板100可包括金屬表面101a。如下所述，亦可將該金屬表面101a稱為溫度敏感底層。在一些實行例中，金屬表面101a可包括任何合適金屬，例如過渡金屬。舉例而言，金屬表面101a可包括銅(Cu)、釕(Ru)、鎳(Ni)、鉬(Mo)、鈷(Co)或其組合。石墨烯膜102可沉積在金屬表面101a上。
在一些實行例中，可藉由遠端氫電漿CVD及引進含碳前驅物而達成在基板100的金屬表面101a上沉積石墨烯膜102。含碳前驅物可被遠端氫電漿活化。在一些其他實行例中，可使用任何合適沉積技術(例如，熱CVD或PECVD)而達成在基板100的金屬表面101a上沉積石墨烯膜102。遠端氫電漿CVD方法可在與半導體處理(例如，後端製程(BEOL)的半導體處理)相容的低溫下沉積石墨烯膜102。在一些實行例中，石墨烯膜102可在約200°C至約500°C、低於約500°C、低於約450°C、低於約400°C、低於約350°C、低於約300°C，或是約200°C至約400°C的溫度進行沉積。
當使用遠端氫電漿CVD沉積石墨烯膜102時，烴前驅物被流動至基板100的金屬表面101a，而氫自由基是在烴前驅物的流動上游的遠端電漿源中產生。氫自由基與烴前驅物產生交互作用而活化遠端電漿源下游的烴前驅物，而經活化的烴前驅物與金屬表面101a產生交互作用而使石墨烯膜102沉積。在一些實行例中，烴前驅物包括烯基團或炔基團。
在本揭示的一些實行例中，例如在結構150-2中，基板100可包括溫度敏感底層或結構101b。本文中提及溫度敏感底層時，其亦可包括溫度敏感結構。溫度敏感底層101b可具有溫度上限。在溫度敏感底層101b的溫度界限之上，溫度敏感底層101b可能會熔化，或是可能移動離開其預定位置，或是以其他方式發生非預期變化。對於溫度敏感底層101b的許多材料而言，該溫度界限可至少約為200℃或至少約為400℃。該結構中的其他層也可具有溫度界限。舉例而言，在一些實施例中，低k介電質可存在於該結構中，並且可具有約500℃的溫度上限。在一些實施例中，在結合不同熱膨脹係數的不同材料時可能會發生結構損壞。示例性結構損壞包括但不限於破裂、移動或剝離。
一些熱CVD方法及一些習知的基於電漿CVD方法可能會超過溫度敏感底層101b的溫度敏感界限。溫度敏感底層101b的示例可包括過渡金屬。在一些實行例中，石墨烯膜102是沉積在溫度敏感底層101b上。在一些實行例中，石墨烯膜102是在不會熔化或以其他物理方式對溫度敏感底層101b造成損害的足夠低溫下進行沉積。基板100可為半導體晶圓或半導體工件。因此，石墨烯膜102可作為大面積石墨烯膜而沉積在基板100上。
在一些實行例中，石墨烯膜102是使用遠端氫電漿CVD而沉積。如本文所用，文獻中的術語「遠端」通常可代表基板遠離電漿。如本文所用，「遠端電漿」可代表在遠離基板的位置處所產生的電漿。此處，遠端電漿可包含氫自由基但不包含碳自由基。相對地，碳自由基是在遠端電漿源的下游產生。這意味著在一些實行例的「遠端電漿」中，前驅物氣體並未被引進電漿產生區域。烴前驅物是單獨流進反應腔室中，並且被遠端電漿源所產生的氫自由基活化。此外，所得到的碳自由基是產生自包含烯烴或炔烴基團的烴前驅物。在一些實施例中，在例如矽晶片上未進行沉積。在一些實施例中，石墨烯是沉積在某些金屬上。當使用遠端氫電漿CVD方法時，石墨烯沉積物是選擇性沉積在金屬表面上。石墨烯不會沉積在介電質或其他非金屬表面上。石墨烯不會沉積在阻障材料(例如，鉭氮化物)上。遠端氫電漿CVD方法是可在適合半導體應用的低溫下沉積高品質石墨烯膜的一種示例方法。舉例而言，高品質石墨烯膜可用作鑲嵌或雙重鑲嵌結構中的阻障層。此外，高品質石墨烯可用作金屬表面的頂部上的覆蓋層，其可減少電子散射。然而，將能理解，高品質石墨烯膜可用於各種產業應用中，例如製造完全對準的通孔。
圖2繪示根據一些實行例的示例半導體裝置的橫截面示意圖，其中該半導體裝置具有雙重鑲嵌結構中的石墨烯膜及介電質層。半導體裝置200包括第一介電質層210，以及形成在該第一介電質層210中的第一金屬層220A。半導體裝置200可更包括形成在第一介電質層210中的鄰近第一金屬層220B，其中第一金屬層220A與鄰近第一金屬層220B相鄰，但不與該鄰近第一金屬層220B接觸。第一金屬層220A及鄰近第一金屬層220B的各者均以第一阻障層222加襯。第一阻障層222可在第一金屬層220A與第一介電質層210之間，以及鄰近第一金屬層220B與第一介電質層210之間的界面處提供擴散阻障層及/或襯墊層。
在一些實行例中，第一金屬層220A及鄰近第一金屬層220B的各者均包括銅、鈷、釕、鎳、鉬或其組合。舉例而言，第一金屬層220A及鄰近第一金屬層220B的各者均包括銅。在一些實行例中，第一介電質層210包括任何合適的介電質材料，例如矽氧化物或經摻雜的矽碳化物。
半導體裝置200進一步包括形成在第一金屬層220A的暴露表面上的選擇性石墨烯膜232。選擇性石墨烯膜232是相對於第一介電質層210而選擇性沉積在第一金屬層220A上。在一些實行例中，選擇性石墨烯膜232也形成在鄰近第一金屬層220B的暴露表面上。選擇性石墨烯膜232可具有約3 Å至約20 Å，或約5 Å至約10 Å的厚度。藉由使一或更多烴前驅物朝向半導體裝置200流動、在遠端電漿源中從氫起源氣體產生氫自由基，以及引進該等氫自由基使其朝向半導體裝置200而在第一金屬層220A的頂表面上沉積選擇性石墨烯膜232，其中氫自由基是在該一或更多烴前驅物的上游而被引進，其中氫自由基在與至少第一金屬層220A相鄰的環境中與該一或更多烴前驅物產生反應，從而沉積該選擇性石墨烯膜232。該一或更多烴前驅物可各自包括烯烴或炔烴基團。在一些情況下，氫起源氣體得以氦載體中約1%至約25%的氫，或是約1%至約10%的氫的濃度而提供。該選擇性石墨烯膜232是以低的沉積溫度而沉積，其中該低的沉積溫度可約為200°C至約600°C、約200°C至約400°C、約250°C至約400°C，或是約200°C至約300°C。
半導體裝置200進一步包括形成在第一介電質層210的頂表面上的介電質層225。介電質層225是沉積在第一介電質層210上。在一些實施例中，介電質層225是相對於第一金屬層220A及鄰近第一金屬層220B而選擇性沉積在第一介電質層210上。介電質層225可具有約1 nm至約10 nm的厚度。在一些實行例中，介電質層225包括低k介電質材料，例如矽氮氧化物、矽碳氧化物或矽碳氮氧化物。在一些實行例中，是藉由使用非直接式電漿沉積技術(例如，遠端氫電漿CVD)將介電質層225沉積在第一介電質層210上。
在一些實行例中，半導體裝置200進一步包括位於介電質層225及選擇性石墨烯膜232上方的蝕刻停止層230，其中該蝕刻停止層230包括金屬氧化物。在一些實施例中，介電質層225可為蝕刻停止層，例如金屬氧化物。在一些實施例中，在沉積石墨烯之前可能已沉積蝕刻停止層。金屬氧化物的示例包括鋁氧化物、鉿氧化物、鋯氧化物、釔氧化物、鋅氧化物、鈦氧化物或其組合。在一些實行例中，蝕刻停止層230包括鋁氧化物。蝕刻停止層230可具有約5 Å至約30 Å的厚度。在一些實行例中，是使用熱沉積技術(例如，熱ALD或熱CVD)將蝕刻停止層230沉積在介電質層225及選擇性石墨烯膜232上方。
半導體裝置200可進一步包括位於蝕刻停止層230上方的第二介電質層240。第二介電質層240包括任何合適的介電質材料，例如低k介電質、矽氧化物、未經摻雜的矽碳化物、經摻雜的矽碳化物或其組合。蝕刻停止層230可具有與第二介電質層240不同的蝕刻選擇性。舉例而言，在第二介電質層240中形成一或更多凹陷部時，蝕刻停止層230的蝕刻抗性可等於或大於第二介電質層240的蝕刻抗性的十倍。因此，穿過第二介電質層240的蝕刻不會對選擇性石墨烯膜232造成蝕刻。介電質層225可具有與蝕刻停止層230不同的蝕刻選擇性。
凹陷部及開口是穿過第二介電質層240而形成，並且利用導電材料加以填充而形成通孔260，以及該通孔260上方的第二金屬層270。第二金屬層270位於第一金屬層220A上方，而通孔260位於選擇性石墨烯膜232與第二金屬層270之間。通孔260提供第一金屬層220A與第二金屬層270之間的電性內連件。通孔260及第二金屬層270得以第二阻障層262加襯。第二阻障層262可在通孔260與第二介電質層240之間，以及鄰近第二金屬層270與第二介電質層240之間的界面處提供擴散阻障層及/或襯墊層。在一些實行例中，通孔260及第二金屬層270的各者包括銅、鈷、釕、鎳、鉬或其組合。舉例而言，通孔260及第二金屬層270的各者包括銅。
如圖2所示，選擇性石墨烯膜232是位於通孔260與第一金屬層220A之間的界面處。選擇性石墨烯膜232是用作抑制劑，使得介電質層225是相對於第一金屬層220A及鄰近第一金屬層220B而沉積在第一介電質層210上。在沉積介電質層225之後，選擇性石墨烯膜232不會被移除。選擇性石墨烯膜232會因為電子散射減少而使通孔260處的電阻降低。介電質層225確保通孔260是完全對準的通孔，並且介電質層225在通孔260與鄰近第一金屬層220B之間提供額外的間距。
本文提供形成具有石墨烯覆蓋體的銅內連件的方法和設備，其中該石墨烯覆蓋體是直接形成在銅上。某些實施例涉及使用烴前驅物的遠端電漿活化，在BEOL相容溫度(例如，約400°C以下)將石墨烯沉積在金屬基板(例如，銅)上。某些所揭示實施例特別適合將石墨烯整合到BEOL銅結構或內連件中。
某些所揭示的實施例涉及在BEOL相容的溫度範圍(其可能小於約400°C)中形成石墨烯覆蓋體，其在未來技術節點(例如，5 nm及之外)中的微縮金屬臨界尺寸(CD)中具有被石墨烯覆蓋的銅內連件的優異性能(電遷移(EM)及線電阻)。蝕刻停止層(ESL)可沉積在石墨烯的頂部或上方，但不會損害石墨烯的品質。在一些實施例中，可將被石墨烯覆蓋的銅雙重鑲嵌內連件整合在CD範圍小於約15 nm或約15nm的晶圓上。
一或更多石墨烯生長層可使用某些所揭示的實施例而直接形成在銅上。石墨烯的生長涉及使用遠端電漿來活化下游的烴(例如，烯烴及炔烴)。某些所揭示的實施例涉及表面製備、電漿及碳自由基的產生，以允許石墨烯在低溫生長。表面製備使後續電漿對於生長表面所造成的損害減少或消除。在各種實施例中，遠端電漿是使用自由基活化烴前驅物而用在銅及鈷上的石墨烯。
圖3顯示上方沉積有石墨烯的示例結構。該結構包括銅內連件，其中在銅表面的頂部上具有石墨烯覆蓋體。在一些實施例中，銅上的生長可為表面介導(surface-mediated)的。在一些實施例中，在銅上沉積石墨烯可形成高品質的石墨烯膜。舉例而言，沉積在銅上的石墨烯可包括全為sp2混成的碳。不受限於特定理論，據信在銅上沉積石墨烯會使品質較佳，原因在於銅的電子組態較容易被電子穩定，從而在石墨烯膜中形成實質全部或大部分為sp2混成的碳，而 鈷的電子組態會導致四個剩餘的較不穩定電子。
在各種實施例中，石墨烯沉積期間的溫度可小於約1000℃或小於約400℃。 雙重鑲嵌中的石墨烯整合
在本文所述的某些實施例中，可在銅上直接沉積約一至二層的石墨烯。在一些實施例中，使用約200℃至約400℃的溫度沉積石墨烯。在各種實施例中，石墨烯的沉積是均勻的或保形的。
某些所揭示的實施例允許石墨烯在金屬線上選擇性地生長，而不是在暴露介電質上。某些所揭示的實施例允許石墨烯相對於介電質而選擇性沉積在非鈷金屬上。在各種實施例中，該生長是自限制性的。舉例而言，在一些實施例中，沉積厚度可約為3個單層或約2個單層。某些所揭示的實施例是在沉積石墨烯的同時使對於與該金屬相鄰的低k材料的損害最小化。
本文的某些實施例涉及石墨烯的選擇性沉積。石墨烯可相對於介電質表面而選擇性沉積在金屬表面上。石墨烯可相對於介電質表面而選擇性沉積在不含鈷的金屬表面上。在一些實施例中，石墨烯是用作抑制劑，其促進材料在介電質表面上的選擇性沉積，同時抑制金屬表面上的沉積。石墨烯膜通常在升高溫度下是穩定的。石墨烯膜可在半導體整合期間併入，原因在於在金屬表面上沉積的石墨烯膜可能會因為電子散射減少而降低金屬線的有效電阻率。在一些實行例中，石墨烯膜不必在後續半導體製造應用中被移除。然而，在一些其他實行例中，可在選擇性沉積介電質材料後移除石墨烯，且隨後的沉積操作可在任何處進行。
圖4A繪示出示例半導體基板400的橫截面示意圖，該半導體基板400包括與金屬層402相鄰的介電質層404。在一些實行例中，金屬層402可形成在介電質層404中，其中該介電質層404可為鑲嵌或雙重鑲嵌結構的層間介電質層。可將凹陷部蝕穿介電質層404，其中該凹陷部可使用合適的微影處理而加以圖案化及形成。得以導電材料填充凹陷部而形成金屬層402。在一些實行例中，金屬層402包括銅、釕、鋁、鎳、鈷、鎢、鉬或其組合。擴散阻障層及/或襯墊層可加襯在金屬層402與介電質層404之間。擴散阻障層可限制金屬原子擴散至介電質層404中。金屬層402及介電質層404的各者具有暴露頂表面。
圖4B繪示圖4A的半導體基板400的橫截面示意圖，其中石墨烯膜406選擇性沉積在金屬層402上。石墨烯膜406是直接形成在金屬層402上，而不會形成、置於或以其他方式定位在介電質層404上。石墨烯膜406可包括高品質的石墨烯，其中該石墨烯膜406為單層石墨烯膜、雙層石墨烯膜或數層石墨烯膜。石墨烯膜406可不具有缺陷位點，其中介電質材料的沉積前驅物可能會在缺陷位點上成核。當金屬層402與通孔(未顯示)電性連接時，石墨烯膜406的導電性質可因為電子散射減少而降低該金屬層402的有效電阻率。在一些實行例中，石墨烯膜406可藉由使用上述遠端氫電漿CVD處理而沉積。在一些實行例中，可在約200℃至約300℃的低沉積溫度下沉積石墨烯膜406。在一些實行例中，石墨烯膜406具有約3 Å至約20 Å，或約5 Å至約10 Å的厚度。
圖4C繪示圖4B的半導體基板400的橫截面示意圖的示例，其中第一介電質材料408選擇性沉積在介電質層404上。第一介電質材料408是沉積在介電質層404上，而不形成、置於或以其他方式定位在石墨烯膜406的頂表面上。石墨烯膜406抑制第一介電質材料408在金屬層402上的沉積。在一些實行例中，得以不損害石墨烯膜406的方式沉積第一介電質材料408。在一些實行例中，第一介電質材料408可包括金屬氧化物(例如，鋁氧化物)，其中該金屬氧化物可藉由使用基於熱的沉積技術(例如，ALD)而沉積。在一些實行例中，金屬氧化物可具有約5 Å至約100 Å，或約5 Å 至約60 Å的厚度。第一介電質材料408可用作蝕刻停止層。在一些實行例中，第一介電質材料408可包括介電質材料(例如，矽碳氧化物、矽氮氧化物或矽碳氧氮化物)，其中該介電質材料可藉由非直接式電漿沉積技術(例如，遠端氫電漿CVD)來沉積。在一些實行例中，介電質材料可具有約1 nm至約10 nm的厚度。第一介電質材料408可在完全對準的圖案化方案中用作間隔層。在一些實施例中，第一介電質材料408的介電材料是k值約為2.5至約3.0的低k材料。在一些實施例中，第一介電質材料408的材料是蝕刻停止材料，而該蝕刻停止材料也可用作介電質擴散阻障物。該蝕刻停止材料可具有大於約4.0的k值。在一些實施例中，此種蝕刻停止材料可具有比低k介電質材料更高的密度。蝕刻停止材料的示例包括碳氧化物、SiCN、SiOCN及其組合。
圖4D繪示圖4C的半導體基板400的橫截面示意圖，其中石墨烯膜406是暴露於處理條件410以造成石墨烯膜406的表面改質。可將其稱作「官能基化」。石墨烯膜406的經改質表面的特徵可在於較多用於成核的缺陷位點，其中所述缺陷位點可包括氫末端位點及/或羥基末端位點的缺陷位點。在一些實行例中，處理條件410可包括暴露於遠端電漿，例如遠端氫電漿。遠端電漿可額外地或替代地包括氧、氮、氨或其組合。在一些實行例中，處理條件410包括暴露於一或更多沉積操作。在經過足夠多的沉積操作後，石墨烯膜406的表面最終可能會官能基化而使得在石墨烯膜406上可進行成核。在一些實行例中，處理條件410包括使石墨烯膜406暴露於足夠的延遲(delay)，使該石墨烯膜406隨著時間而降低品質。此等處理條件410例如可包括將石墨烯膜406持續暴露於氣隙(air break)一段長時間。雖然圖4D中未顯示，但可替代性地將石墨烯膜406移除，而不是進行改質。移除石墨烯膜406可促進隨後在半導體基板400上任何處的沉積，而不需將石墨烯膜406用作抑制劑。
圖4E繪示圖4D的半導體基板400的橫截面示意圖，其中第二介電質材料412是沉積在石墨烯膜406及第一介電質材料408上方。可將石墨烯膜406調整以促進圖4D中的處理條件410過後的沉積。在一些實行例中，第二介電質材料412包括金屬氧化物，例如鋁氧化物、鉿氧化物、鋯氧化物、釔氧化物、鋅氧化物、鈦氧化物或其組合。該金屬氧化物可藉由基於熱的沉積技術(例如，熱ALD)而沉積。該金屬氧化物可用作蝕刻停止層。在一些實行例中，第二介電質材料412包括密封阻障物，例如矽碳氧化物、矽碳化物或矽碳氧氮化物。該密封阻障物可藉由非直接式電漿沉積技術(例如，遠端氫電漿CVD)而沉積。該密封阻障物可用於封裝及保護石墨烯膜406。將能理解，在將石墨烯膜406移除的實行例中，第二介電質材料412可藉由使用任何合適的沉積技術而沉積。第二介電質材料412可沉積在金屬層402及第一介電質材料408上方。
圖5繪示根據一些實行例的使用石墨烯的選擇性沉積的示例方法的流程圖。處理500的操作得以不同順序，及/或以不同的、更少的或額外的操作而執行。處理500的操作是參照圖6中的選擇性沉積的示例處理而加以描述。處理500的其中一或更多操作可藉由使用圖7及圖8中所示的電漿處理設備而執行。在一些實行例中，可至少部分根據在一或更多非瞬態電腦可讀媒體中所儲存的軟體而實施處理500的該等操作。
處理500包括操作510，提供半導體基板，其中該半導體基板包括形成在介電質層中的金屬層。在各種實施例中，半導體基板具有經部分加工的金屬內連件，例如銅內連件或鈷覆蓋銅內連件。金屬層具有暴露的金屬表面。在各種實施例中，金屬層包括銅或鈷。
半導體基板可為矽晶圓，例如200-mm晶圓、300-mm晶圓或450-mm晶圓，包括具有一或更多材料層的晶圓，所述材料例如是沉積在晶圓上的介電質材料、導電材料或半導體材料。介電質層的k值可約為4。在一些實施例中，介電質層可為低k介電質材料，例如矽氧化物或經摻雜的矽碳化物。低k介電質材料可具有等於或小於約4.0的介電常數。在一些實行例中，介電質層可為超低k介電質材料，例如摻雜氟或摻雜碳的矽氧化物。超低k介電質材料可具有等於或小於約2.5的介電常數。
在一些實行例中，金屬層可為金屬化方案中的金屬化層，其中該金屬層可包括任何合適的導電材料，例如銅、釕、鋁、鎳、鈷、鎢、鉬或其組合。在一些實行例中，可在金屬層上沉積石墨烯之前先對該金屬層進行處理，其中該處理可至少拋光該金屬層及/或移除雜質。舉例而言，可將金屬層的暴露金屬表面暴露於還原劑，以還原金屬氧化物及碳殘留物。在一些實施例中，該金屬層為銅。
在一些實行例中，阻障層形成在金屬層與介電質層之間。該阻障層可為過渡金屬氮化物。在一些實施例中，阻障層可為金屬及金屬氮化物材料的混合物。在一些實施例中，阻障層為含鉭層。在一些實施例中，阻障層為鉭氮化物。在一些實施例中，阻障層為鉭金屬及鉭氮化物的混合物。在一些實施例中，阻障層為含鎢層。阻障層材料的其他示例包括鎢及鎢氮化物。
返回圖5，處理500包括操作520，將石墨烯選擇性地沉積在暴露的金屬表面上。在各種實施例中，石墨烯是直接沉積在暴露的銅表面上。石墨烯是相對於其他表面(包括介電質表面)而選擇性沉積在暴露的金屬表面上。在一些實行例中，藉由使用遠端氫電漿CVD處理、熱CVD處理、PECVD處理或另一合適沉積處理而將石墨烯選擇性沉積在暴露的金屬表面上。舉例而言，可藉由使用上述的遠端氫電漿CVD處理而將石墨烯選擇性沉積在暴露的金屬表面上。
在一些實行例中，沉積在暴露的金屬表面上的石墨烯為高品質石墨烯。高品質石墨烯可具有大部分或全部為sp2混成的碳原子。高品質石墨烯可助於降低線電阻，並且潛在地防止電遷移。在某些情況下，可接著處理高品質石墨烯，從而形成後續膜(例如，介電質材料或鋁氧化物材料)可成核於上方的位點。這也可允許其他材料的選擇性沉積，使沉積物是相對於石墨烯表面而形成在非石墨烯表面上，原因在於在高品質石墨烯上缺少缺陷位點(例如，氫末端位點或羥基末端位點)的情況下，各種前驅物無法成核在石墨烯的表面上。舉例而言，若金屬氧化物的前驅物無法吸附在高品質石墨烯上，則金屬氧化物的ALD或CVD可能無法在該高品質石墨烯上成核。高品質石墨烯的特徵可在於不含或實質不含氫末端位點及羥基末端位點。高品質石墨烯的特徵可在於在拉曼光譜中明顯大於G峰的2D峰，以及在拉曼光譜中可忽略的D峰。在一些實行例中，拉曼光譜中的2D峰至少大於G峰的兩倍。
在一些實行例中，石墨烯可選擇性沉積在暴露的金屬表面上，而不沉積在相鄰介電質層上。在暴露的金屬表面上選擇性沉積石墨烯可包括：將一或更多烴前驅物流入反應腔室並且朝向半導體基板；在遠端電漿源中從氫起源氣體產生氫自由基；以及將氫自由基引進該反應腔室並且朝向該半導體基板，其中氫自由基與該一或更多烴前驅物產生反應以在暴露的金屬表面上沉積石墨烯。該一或更多烴前驅物是在氫自由基的下游提供。在一些實行例中，該一或更多烴前驅物包括烯烴或炔烴基團。這種類型的沉積處理避免對於BEOL結構的損害，原因在於在沉積期間使用自由基既減少及消除對於表面結構的損害，還使此種沉積可進行的溫度降低。舉例而言，這種沉積可在低於約400℃的溫度下進行。
石墨烯可在複數條件下進行沉積，其中該等條件是在石墨烯的選擇性沉積期間將半導體基板保持在低於半導體處理溫度界限的沉積溫度。在一些實行例中，該半導體處理溫度界限可對應於半導體基板中的材料或構件的溫度限制。舉例而言，銅的溫度限制可約為400°C。在一些實行例中，半導體處理溫度界限約為400°C。因此，沉積溫度可低於約400℃、低於約350℃、低於約300℃、約200℃至約400℃，或是約200℃至約300℃。較高溫度可能會降低石墨烯的品質。可在使石墨烯引起成核延遲的條件下沉積及處理該石墨烯。不僅沉積溫度會影響石墨烯的性質，沉積時間、前驅物流率及其他參數可能也會影響石墨烯的性質。一般來說，較短的沉積時間及較高的前驅物流率可提供具有經改善成核延遲的石墨烯。
返回圖5，在處理500的操作540中，可任選地利用非直接式電漿或利用處理條件對石墨烯處理一段足夠的持續時間，以將石墨烯的表面改質。石墨烯的表面可經改質以促進後續在石墨烯上的沉積。該表面可經改質以促進介電質在石墨烯上方的成核。舉例而言，在一些實施例中，該處理使石墨烯的表面官能基化而可在石墨烯上進行成核。
在一些實行例中，該處理包括將石墨烯暴露於非直接式電漿。將石墨烯暴露於直接式或原位電漿會蝕刻石墨烯或破壞石墨烯晶體結構，從而形成無組織或非晶形碳。將石墨烯暴露於非直接式或遠端電漿可使石墨烯的表面官能基化，但不蝕刻石墨烯。在一些實行例中，非直接式電漿可為包括氫自由基的遠端氫電漿(例如，H 2電漿)。在一些實行例中，非直接式電漿可為遠端電漿，其包括氫自由基，混有氧、一氧化二氮、一氧化氮、二氧化碳、一氧化碳、水、臭氧、過氧化物、氨、氮的自由基或其組合(例如，H 2/O 2電漿)。在暴露於非直接式電漿期間，半導體基板可被保持在低處理溫度。在一些實行例中，該處理溫度可約為20°C至約400°C，或是約20°C至約200°C。在低處理溫度下暴露於非直接式電漿後，石墨烯的表面可具有缺陷位點(例如，氫末端位點或羥基末端位點)以促進在石墨烯上的後續材料沉積的成核及生長。在一些實行例中，操作540的處理及操作530的選擇性介電質沉積可在同一反應腔室或工具中執行，使得在操作530及540的操作之間不破除真空。
在一些實行例中，該處理包括將石墨烯在處理條件下暴露足夠的持續時間。所述處理條件可包括將石墨烯暴露於一或更多氣體一段長的持續時間。該一或更多氣體可包括氫氣及氧氣中的其中一者或二者。舉例而言，可利用氣隙使石墨烯暴露於大氣條件。不受限於任何理論，該氣隙可允許氧及/或水分子將石墨烯的表面官能基化。在一些實行例中，處理條件可包括暴露於大氣壓(760 Torr)或更低、暴露於空氣，以及暴露於室溫附近(約15℃至約25℃)。至少約2分鐘、至少約5分鐘、至少約10分鐘或至少約15分鐘的長持續時間是足以使石墨烯的表面充分官能基化的持續時間。在一些實行例中，所述處理條件包括一或更多沉積操作。在將介電質材料選擇性沉積在介電質層上之後，石墨烯的表面可至少部分被官能基化。此外，在對半導體基板執行額外沉積操作之後，石墨烯的表面可被進一步官能基化。在長的時間期間或在足夠沉積操作之後，可在石墨烯的表面上形成足夠的氫末端位點及/或羥基末端位點的缺陷位點，以促進在石墨烯上的後續材料沉積的成核及生長。
在一些實行例中，所述處理條件允許隨後在石墨烯上沉積超薄層，其中該超薄層促進在該石墨烯上的後續材料沉積。舉例而言，此種超薄層可包括以CVD沉積的鋁氧化物本身。在一些實施例中，超薄層可包括矽碳氮化物、矽碳氧化物或矽氮化物。
返回圖5，處理500可進一步包括以基於熱的沉積技術沉積介電質材料。金屬氧化物的厚度可約為5 Å至約100 Å，或約5 Å至約60 Å。或者，處理500可進一步包括以非直接式電漿沉積技術沉積密封阻障物。密封阻障物的厚度可約為5 Å至約100 Å。金屬氧化物或密封阻障物可沉積在石墨烯的經改質表面，以及介電質層(其中石墨烯是保持原樣)上。在一些實施例中，在此等操作期間，石墨烯層的厚度可能會因為在介電質的沉積期間暴露於特定的處理條件而縮減，但是這種厚度縮減不會導致迅速增長(mushrooming)或突出(overhang)。
在一些實行例中，介電質是以熱ALD、熱CVD或物理氣相沉積(PVD)而沉積。介電質的沉積可在低於半導體處理溫度界限的溫度下進行。在各種實施例中，介電質是金屬氧化物。在一些情況下，沉積金屬氧化物可改善下方石墨烯的結晶性質。金屬氧化物可包括鋁氧化物、鉿氧化物、鋯氧化物、釔氧化物、鋅氧化物、鈦氧化物或其組合。舉例而言，該金屬氧化物包括鋁氧化物。鋁氧化物的沉積可透過熱ALD，經由引進一定劑量的含鋁前驅物(例如，三甲基鋁(TMA))，並且將半導體基板暴露於氧化劑(例如，臭氧或水)而進行。該金屬氧化物可用作蝕刻停止部。該金屬氧化物可額外地或替代地用作石墨烯的保護層以抵抗潛在破壞性電漿。在介電質層上所選擇性沉積的介電質材料是低k介電質材料的一些實行例中，金屬氧化物是沉積在低k介電質材料及石墨烯上，或是在低k介電質材料及金屬層上。金屬氧化物具有與低k介電質材料不同的蝕刻選擇性，且低k介電質材料的厚度比金屬氧化物的厚度大至少兩倍。
在一些實行例中，在石墨烯上沉積金屬氧化物過後，可沉積密封阻障物。該密封阻障物可經由任何合適沉積技術(包括非直接式及直接式電漿沉積技術)而沉積。石墨烯上的金屬氧化物可保護石墨烯而避免暴露至損害性電漿。因此，可藉由使用PECVD或PEALD沉積該密封阻障物，其中電漿可在原位或遠端產生。
在一些實行例中是沉積例如摻雜氮的矽碳化物、摻雜氧的矽碳化物，或是矽氮化物的密封阻障物。在密封阻障物是沉積在石墨烯上方的情況下，該沉積可經由非直接式電漿沉積技術而進行。非直接式電漿沉積技術可為遠端電漿CVD技術。在密封阻障層是在移除石墨烯過後才沉積的情況下，該沉積可使用任何合適的沉積技術而進行。密封阻障物可用作蝕刻停止部及密封阻障物。在一些實行例中，密封阻障物可藉由將石墨烯密封而避免被水、氧及周圍環境中的其他可能對石墨烯的膜性質造成不利影響的化學品影響，從而對石墨烯提供保護。
在遠端電漿CVD技術中，是將含矽前驅物流動至反應腔室中的半導體基板；在遠端電漿源中從起源氣體產生自由基；以及將自由基引進該反應腔室並流動至半導體基板，以與該反應腔室中的含矽前驅物反應，從而形成密封阻障物。在一些實行例中，所述起源氣體包括氫氣(H 2)，而所述自由基包括氫自由基。所述自由基是在處理條件下提供，使得所述自由基在與半導體基板相鄰的環境中與含矽前驅物反應時是處於實質低能量態或基態。自由基是在含矽前驅物上游的遠端電漿源中產生。含矽前驅物包含矽-氫鍵及/或矽-矽鍵，以及矽-碳鍵、矽-氮鍵及/或矽-氧鍵。在一些實行例中，含矽前驅物不包含碳-氧鍵或碳-氮鍵。藉由使所述自由基在含矽前驅物的上游且在遠端電漿源中產生，半導體基板不會直接暴露於電漿。
在各種實施例中，具有石墨烯覆蓋銅，或是石墨烯覆蓋鈷上銅(graphene-capped cobalt on copper)的內連件可表現出優異性質。舉例而言，與無石墨烯覆蓋體的銅內連件相比，這種內連件可具有較短的失靈時間。
在各種實施例中，在石墨烯覆蓋鈷上銅中，在鈷-銅界面處可存在少於1%的碳，或是無碳。 石墨烯沉積
圖6繪示根據一些實行例的在基板的金屬表面上沉積石墨烯的示例方法的流程圖。處理600的操作得以不同順序執行，及/或具有不同、更少或額外的操作。在一些實施例中，處理600的操作是在圖5的操作520期間執行。處理600的操作可使用圖7所示的電漿處理設備而執行。在一些實行例中，可至少部分根據在一或更多非瞬態電腦可讀媒體中所儲存的軟體而實施處理600的該等操作。
在處理600的操作610中，可在沉積石墨烯之前任選地處理基板的金屬表面。石墨烯沉積是取決於生長石墨烯的金屬表面的平滑度及純度。可將表面製備技術應用於金屬表面以拋光該基板及移除雜質。在一些實行例中，該基板的拋光可藉由光蝕刻而執行。雜質的移除可藉由化學處理而執行，其中該化學處理例如會移除金屬氧化物。雜質的移除可額外地或替代地包括將來自化學機械平坦化(CMP)處理的殘留物或污染物移除。在一些實行例中，金屬表面的處理可在任何擴散阻障物沉積、蝕刻停止部沉積或密封阻障物沉積之前進行。
在一些實行例中，處理基板的金屬表面可包括將金屬表面暴露於還原性氣體物種的電漿。金屬表面的處理可至少包括通過暴露於電漿而移除雜質及/或還原金屬氧化物。在一些實行例中，電漿可以包括還原性氣體物種的離子及自由基。還原性氣體物種例如可包括氫氣(H 2)、氨(NH 3)或其組合。因此，金屬表面可透過H 2電漿、NH 3電漿或H 2/NH 3電漿而進行處理。電漿可為直接式(原位)電漿或遠端電漿。在一些實行例中，將金屬表面暴露於還原性氣體物種的電漿包括將金屬表面暴露於遠端氫電漿。
在一些實行例中，處理金屬表面更包括將該金屬表面暴露於基於氰基的自由基物種。在一些其他實行例中，處理金屬表面包括將該金屬表面暴露於基於氰基的自由基物種，其是作為將該金屬表面暴露於還原性氣體物種的替代方案。基於氰基的自由基物種可在石墨烯生長之前先進行光蝕刻，使金屬表面平滑化。將金屬表面暴露於基於氰基的自由基物種可在將該金屬表面暴露於還原性氣體物種的電漿之前或之後進行。可將其稱為多步驟預處理製程。該多步驟預處理製程，或是該多步驟預處理製程的至少其中一些步驟可在與用於沉積石墨烯的電漿處理設備相同或不同的設備中進行。將金屬表面暴露於基於氰基的自由基物種可與將該金屬表面暴露於還原性氣體物種的電漿同時進行。可將其稱為單步驟預處理製程。該單步驟預處理製程可在與用於沉積石墨烯的電漿處理設備相同或不同的設備中進行。
在多步驟預處理製程中，可透過點燃電漿而產生基於氰基的自由基物種，其中該電漿可為直接式(原位)電漿或遠端電漿。基於氰基的自由基物種可產生自至少包括含碳起源氣體及含氮起源氣體的氣體混合物，或者產生自包含具有碳-氮(CN)鍵的前驅物的氣體混合物。因此，處理金屬表面可更包括從至少含碳起源氣體及含氮起源氣體，或是從具有碳-氮鍵的前驅物產生包含基於氰基的自由基物種的電漿。舉例而言，可以將烴前驅物、氮氣及氫氣的氣體混合物供應至電漿產生器，並且可點燃該氣體混合物的電漿而形成基於氰基的自由基物種。
在單步驟預處理製程中，可透過活化下游的含碳前驅物而產生基於氰基的自由基物種。下游含碳前驅物的活化是與藉由還原性氣體物種的電漿所進行的表面預處理同時進行。在此等情況下，遠端電漿源是位於下游含碳前驅物的上游，其中還原性氣體物種的電漿是在遠端電漿源中產生。在一些實行例中，下游含碳前驅物可為烴前驅物。因此，在化學層面上，下游含碳前驅物可與用於沉積石墨烯的烴前驅物相同或不同。在此等情況下，還原性氣體物種的電漿是還原性氣體物種及含氮試劑的電漿。舉例而言，該還原性氣體物種可包括氫氣。該含氮試劑可包括氮氣。因此，還原性氣體物種及含氮試劑的電漿可為遠端H 2及N 2電漿。電漿中的還原性氣體物種的濃度可大於含氮試劑的濃度。不受限於任何理論，據信含氮試劑的離子/自由基會與下游含碳前驅物產生交互作用，而形成基於氰基的自由基物種。基於氰基的自由基物種可進行光蝕刻使金屬表面平滑化，而還原性氣體物種的電漿可將金屬表面上的金屬氧化物還原為金屬。在一些其他實行例中，下游含碳前驅物可為包含一或更多CN鍵的前驅物氣體。此種前驅物可被還原性氣體物種的電漿活化，其中還原性氣體物種的電漿是在上游的遠端電漿源產生的遠端電漿。在一些情況下，還原性氣體物種的電漿為遠端氫電漿。不受限於任何理論，據信氫的離子/自由基會與下游具有一或更多CN鍵的含碳前驅物產生交互作用，而形成基於氰基的自由基物種。
雖然操作610時的處理操作可參照多步驟預處理製程及單步驟預處理製程而描述，但將能理解，金屬表面的預處理不限於此等技術。基板的金屬表面可在石墨烯沉積之前先使用本發明所屬技術領域中習知的任何合適表面製備技術進行預處理。
在處理600的操作620中，基板被提供在反應腔室中，其中該基板包括金屬表面。在一些實行例中，基板可在操作610的處理期間已經被提供在反應腔室中。基板可為半導體應用中使用的半導體基板。金屬表面可包括任何合適的金屬，例如過渡金屬。舉例而言，金屬表面可包括銅、釕、鎳、鉬、鈷或其組合。在一些實施例中，該金屬表面不含鈷。在一些實施例中，該金屬表面為銅。金屬表面可作為促進石墨烯成核及生長的催化劑。石墨烯的沉積對於金屬表面的特定金屬可具有選擇性。換言之，石墨烯的沉積可能不會在介電質表面或其他非金屬表面上進行。
反應腔室可包括用於支撐基板的基板支撐件或基座。遠端電漿源可經由噴淋頭而與反應腔室流體耦接。基板的金屬表面可面向遠端電漿源。前驅物氣體管線可經由一或更多氣體出口而個別流體耦接至反應腔室。該一或更多氣體出口可位於遠端電漿源的下游。該一或更多氣體出口可將烴前驅物輸送至反應腔室中，而遠端電漿源可產生氫自由基而輸送至反應腔室中。
在處理600的操作630中，將該一或更多烴前驅物流動至反應腔室中，並朝向基板。該一或更多烴前驅物中的各者包括烯烴或炔烴基團。這意味著烴前驅物包括一或更多不飽和碳鍵，例如一或更多碳-碳雙鍵及/或碳-碳參鍵。具有烯烴或炔烴基團的烴前驅物的示例包括但不限於甲苯、苯、乙烯、丙烯、丁烯、戊二烯(例如，1,4-戊二烯)、己烯、乙炔、丙炔、丁炔或戊炔。在一些實行例中，該一或更多烴前驅物中的各者可包括具有至少2個碳原子、至少3個碳原子、至少4個碳原子、至少5個碳原子、至少6個碳原子或至少7個碳原子的碳鏈。
該一或更多烴前驅物可經由與反應腔室流體耦接的一或更多氣體出口而流入該反應腔室。該一或更多氣體出口是位於遠端電漿源的下游。該一或更多烴前驅物的電漿不在反應腔室或遠端電漿源中產生。相反，該一或更多烴前驅物是獨立於在遠端電漿源中產生的電漿而流入反應腔室。
該一或更多烴前驅物流動朝向基板以吸附到金屬表面上，或是至少被定位在與該基板的金屬表面相鄰的環境中。在一些實施例中，該一或更多烴前驅物流動朝向基板，並且直接吸附到銅表面上，或是至少被定位在與該基板的銅表面相鄰的環境中。在一些實行例中，將該一或更多烴前驅物流入反應腔室是與操作640及650所述的電漿產生及電漿暴露同時進行。在一些實行例中，將該一或更多烴前驅物流入反應腔室是在操作640及650所述的電漿產生及電漿暴露之前進行。
在一些實行例中，該一或更多烴前驅物與其他物質，特別是承載氣體，一起被輸送至與基板的金屬表面相鄰的環境中。該一或更多烴前驅物可在沉積反應表面的上游與惰性承載氣體混合。示例惰性承載氣體包括但不限於氬(Ar)及氦(He)。在一些實行例中，該一或更多烴前驅物是作為複數烴前驅物的混合物進行輸送。該複數烴前驅物得以等莫耳(equimolar)或適合形成所得石墨烯中的主要骨架或基質的相對類似比例而存在。在其他實行例中，該複數烴前驅物的相對量明顯偏離等莫耳濃度(equimolarity)。
在處理600的操作640中，氫自由基是在遠端電漿源中產生自氫起源氣體，其中該遠端電漿源是位於該一或更多烴前驅物的上游。具體而言，氫自由基是在位於一或更多氣體出口上游的遠端電漿源中產生，其中該一或更多氣體出口是用於將一或更多烴前驅物引進反應腔室。該遠端電漿源可為用於產生電漿的任何合適電漿源，例如感應耦合電漿源或電容耦合電漿源。在一些實行例中，氫起源氣體是氫氣(H 2)。在一些實行例中，氫氣是與例如氦(He)的一或更多額外氣體一起流進遠端電漿源。在某些實施例中，氫起源氣體是被提供在例如氦的承載氣體中。作為示例，氫氣得以約1%至約25%的氫，或約1%至約10%的氫的濃度而被提供以在氦載體中。因此，在某些情況下，在遠端電漿源中會產生H 2/He電漿。
在處理600的操作650中，氫自由基被引進反應腔室並且朝向基板，其中所述氫自由基會與一或更多烴前驅物產生反應，以在基板的金屬表面上沉積石墨烯。氫自由基是在處理條件下被輸送至反應腔室中，使得受激發自由基躍遷為鬆弛自由基，但不會重新結合。壓力、承載氣體(例如，氦氣)的比例、噴淋頭的氣體端口的幾何、噴淋頭與該一或更多氣體出口之間的距離，以及其他處理條件是經過配置，使得氫原子是作為低能量狀態(例如，基態)的自由基與基板相遇，而不重新結合。在一些實行例中，在與基板相鄰的環境中的所有或實質所有氫自由基是處於基態的氫自由基。如此，基板是暴露在遠端氫電漿中，而這使表面生長的損害最小化。
所述氫自由基可在生成後處於激發能量狀態。舉例而言，處於激發能量狀態的氫可具有至少10.2 eV(第一激發態)的能量。受激發的氫自由基可能會在石墨烯生長期間造成表面生長損害。在一些實行例中，當受激發的氫自由基失去其能量或鬆弛時，這些受激發的氫自由基可變成實質低能量狀態的氫自由基或基態氫自由基。在一些實行例中，可將處理條件設定成使得受激發的氫自由基失去能量或鬆弛，從而形成實質低能量狀態或基態的氫自由基。舉例而言，遠端電漿源或相關構件可被設計成使得從該遠端電漿源擴散至基板的氫自由基的滯留時間大於受激發氫自由基的能量鬆弛時間。受激發氫原子自由基的能量鬆弛時間可約等於或小於約1x10 -3秒。受到控制使受激發氫自由基失去能量而鬆弛形成基態氫自由基的其他處理條件包括但不限於壓力、氣體流率、鬆弛區域的尺寸及幾何、噴淋頭中的氣體端口的尺寸及幾何，以及氫起源氣體對於惰性承載氣體的相對濃度。
與基板的金屬表面相鄰的環境可包括一或更多烴前驅物。此外，與基板的金屬表面相鄰的環境可包括處於低能量狀態(例如，基態)的氫自由基。與基板的金屬表面相鄰的環境包括金屬表面，以及在該基板的暴露表面正上方的空間。實際上，處於低能量狀態的氫自由基對於烴前驅物所進行的活化可發生在金屬表面上，或是該基板的金屬表面上方的一距離處。在一些實行例中，基板的金屬表面上方的距離可高達該基板的該金屬表面上方約100毫米。一般而言，與基板相鄰的環境中的反應條件在該基板的整個金屬表面各處是大致均勻的，但仍可允許一些變化。
在一些實行例中，所有、實質所有或大部分的氫原子自由基可處於基態，例如與基板的金屬表面相鄰的氫原子自由基的其中至少約90%或95%是處於基態。在本文中使用時，氫的自由基也可被稱為「氫自由基」及「氫原子自由基」。可藉由各種技術實現大部分的氫原子自由基是處於基態的狀態。某些電漿設備(例如，圖7中描述的)即是被設計成實現此狀態。用於實現基態氫原子自由基的處理條件可能不具有處於高能量狀態(例如，高於基態的狀態)的大量離子、電子或自由基物種。大量離子或高能自由基的存在可能會對基板造成表面生長損害，從而造成低品質石墨烯或無序碳生長。在一些實行例中，與基板的金屬表面相鄰的環境中的離子濃度不大於約10 7/cm 3。處於基態的氫原子自由基可提供充足能量以活化一或更多烴前驅物，並且在與基板的金屬表面相鄰的環境中提供溫和條件以限制表面生長損害。
該一或更多烴前驅物是從氫自由基的下游流入反應腔室。氫自由基是在遠端電漿源中產生，其中該遠端電漿源是位於引進該一或更多烴前驅物所用的一或更多氣體出口的上游。當氫自由基碰上該一或更多烴前驅物時，氫自由基在與該一或更多烴前驅物混合或產生相互作用後是處於低能量狀態或基態。
不受限於任何理論，沉積反應中的其中一種較動力學有利的反應機制包括奪氫反應，其中該奪氫反應會產生經活化的烴前驅物。不受限於任何理論，處於低能量狀態或基態的氫自由基可與烴分子中的炔烴或烯烴基團產生相互作用，從而形成經活化的烷烴(例如，甲烷)。在一些情況下，烴前驅物分解成較短鏈的烴分子或自由基。經活化烷烴包含作為活性位點的至少一碳自由基，而所述活性位點可一起反應而形成石墨烯中的碳-碳鍵。所述活性位點處的鍵結及交聯可形成所得石墨烯中的主要骨架或基質。金屬表面可作為催化劑以促進複數經活化烴前驅物之間的反應。
烴前驅物不作為被動旁觀者，而是對於石墨烯的組成有顯著的貢獻。在一些實行例中，石墨烯中實質上所有或大部分的原子是由一或更多烴前驅物所提供，而來自遠端氫電漿的少量氫或其他元素提供小於約5原子%或小於約2原子%的膜質量。在這種情況下，用於驅動沉積反應的低能量氫原子自由基對於所沉積的石墨烯的質量沒有顯著貢獻。
在與基板的金屬表面相鄰的環境中的溫度可為促進該沉積反應的任何合適溫度。在一些實行例中，在與基板的金屬表面相鄰的環境中的該溫度在很大程度上可由基座的溫度所控制，其中基板在石墨烯沉積期間是被支撐在該基座上。在一些實行例中，運行溫度可等於或小於約500°C、等於或小於約450°C、等於或小於約400°C、等於或小於約350°C、等於或小於約300°C、約200°C至約400°C、約250°C至約400°C，或是約200°C至約300°C。此等溫度可適用於半導體應用。在一些實行例中，該溫度可取決於上方沉積石墨烯的金屬表面的金屬。舉例而言，銅可能能夠承受400°C以下的溫度，而釕可能能夠承受450°C以下的溫度。
與基板的金屬表面相鄰的環境中的壓力可為任何合適壓力，以促進反應腔室中的石墨烯生長。在一些實施例中，該壓力可約為10 Torr以下，或約為5 Torr以下。舉例而言，該壓力可約為1 Torr至約2 Torr。
可透過氫自由基與在遠端電漿源的下游所提供的一或更多烴前驅物的反應而在金屬表面上選擇性沉積石墨烯。處於低能量狀態(例如，基態)的氫自由基所提供的相對溫和反應條件使該一或更多烴前驅物活化，從而形成碳自由基。因此，碳自由基是在電漿產生的遠端電漿源的外部形成。在與基板的金屬表面相鄰的環境處的碳自由基量可經過控制，以避免具有過多用於石墨烯生長的成核位點。不受限於任何理論，在石墨烯生長期間，過量的成核位點可能會對應於過量的缺陷。
石墨烯可選擇性沉積在過渡金屬上，所述過渡金屬例如為銅、釕、鎳、鉬、鈷或其組合。在一些實行例中，該金屬表面包括銅。在一些實行例中，金屬表面上的石墨烯是相對薄的，並且可處於數單層厚的量級。一單層的石墨烯可包括一層的sp2混成碳。在一些實施例中是沉積至少一單層的石墨烯。在一些實行例中，石墨烯的厚度等於或小於約10 nm、等於或小於約5 nm、等於或小於約3 nm，或是等於或小於約1 nm。石墨烯的厚度可能取決於其所沉積的金屬表面。舉例而言，當石墨烯沉積在銅上時，該石墨烯的厚度可小於約1 nm。石墨烯可為單層石墨烯、雙層石墨烯或數層石墨烯。石墨烯的拉曼光譜的特徵可在於強度可忽略的D峰，以及具有等於或大於G峰的2D峰。將能理解，D峰的強度將會明顯小於2D峰及G峰。
在一些實行例中，處理600可更包括對基板的金屬表面上的石墨烯進行退火。石墨烯的退火可在升高溫度下進行，以將缺陷從石墨烯晶體結構中移除。更具體而言，石墨烯的退火可在比該石墨烯的沉積溫度更高的升高溫度下進行。這確保形成高品質的石墨烯。在一些實行例中，該升高溫度可以等於或大於約200°C、等於或大於約250°C、等於或大於約300°C，或是等於或大於約400°C。舉例而言，若石墨烯在低於約250℃的溫度下進行沉積，則退火可在高於約250℃的升高溫度下進行。
石墨烯的退火可在介於石墨烯的沉積溫度與半導體處理溫度界限之間的溫度範圍內進行。所述半導體處理溫度界限可為溫度敏感界限，其中該基板內的材料(例如，金屬)在該溫度敏感界限會熔化或以其他方式受到物理損害。舉例而言，銅的溫度敏感界限約為400°C，而釕的溫度敏感界限約為450°C。用於退火的該升高溫度可取決於半導體基板中的金屬及與後端半導體處理相容的溫度界限。因此，退火可在高於石墨烯的沉積溫度，但不超過半導體處理溫度界限制的溫度下進行。在一些實行例中，退火石墨烯所使用的溫度範圍約為200°C至約450°C、約200°C至約400°C、約250°C至約400°C，或是約300°C至約350°C。
對石墨烯進行退火可藉由使缺陷減少而顯著改善石墨烯的品質，其中D峰減少、2D峰與G峰之間的比率增加，及/或G峰與D峰之間的比率增加。如前所述，D峰減少代表石墨烯晶體結構中的缺陷被移除。2D峰與G峰之間的比率增加代表存在單層石墨烯、雙層石墨烯或數層石墨烯，而不是無序或非晶形碳。該比率越高，該膜的結晶性越高。舉例而言，對石墨烯進行退火可將2D峰與G峰之間的比率從約1:1增加至約2:1。此外，G峰與D峰之間的比率增加代表晶粒尺寸增加。退火可將破壞石墨烯的平面結構的任何被吸附物(adsorbate)或缺陷移除，並且增加晶粒尺寸，從而改善膜品質。在一些實行例中，石墨烯的退火是在空氣或惰性氣體氣氛中進行，其中該惰性氣體氣氛包括惰性氣體，例如氬(Ar)、氦(He)、氮(N 2)或其組合。在一些實行例中，退火所進行的持續時間可等於或小於約30分鐘、等於或小於約20分鐘、等於或小於約10分鐘，或是等於或小於約5分鐘。
石墨烯膜通常不進行退火操作。這是因為石墨烯通常在高溫(例如，高於約400°C)沉積。然而，當石墨烯在低溫(例如，約200°C至約300°C)沉積時，退火可為在不超過半導體處理中溫度敏感界限的情況下提高石墨烯膜品質的重要步驟。換言之，退火是在後端製程的熱預算限制內進行。因此，退火可為將石墨烯整合於半導體處理應用中的重要步驟。在一些實行例中，退火可在沉積石墨烯之後，但在沉積蝕刻停止部、擴散阻障物或密封阻障物之前及/或之後進行。
石墨烯可降低金屬線的有效電阻率，並且限制電遷移。利用石墨烯的低溫沉積，可將石墨烯整合在用於製造半導體裝置的處理流程中，例如後端(BEOL)半導體處理中。BEOL半導體處理可涉及以一或更多導電通孔在複數金屬化層之間提供電性內連接。在BEOL半導體處理期間，石墨烯可沉積在金屬化層或金屬線上。 設備
某些所揭示的實施例可在任何合適的處理腔室中執行，該腔室包括可加熱基座、噴淋頭、反應物輸送系統，以及將一或更多氣體輸送至該處理腔室所用的入口。該腔室可以是單晶圓腔室，或是多站腔室內的站，或是獨立處理站。處理腔室的硬體參數可藉由一或更多電腦控制器以編程方式進行調整。反應物輸送系統可包括任選的混合容器及複數入口閥，其中該複數入口閥控制著處理氣體對於該混合容器及/或噴淋頭及/或處理腔室的引進。在一些實施例中，汽化點可用於形成氣相處理氣體。
本揭示的其中一態樣是被配置成實現本文所述的石墨烯沉積方法的設備。合適的設備包括用於完成處理操作的硬體，以及系統控制器，該系統控制器具有根據本揭示而控制處理操作的指令。在一些實行例中，用於執行前述處理操作的設備可包括遠端電漿源。與直接電漿相比，遠端電漿源提供溫和的反應條件。
圖7繪示根據一些實行例的具有遠端電漿源的示例電漿處理設備的示意圖。電漿處理設備700包括與反應腔室704分隔開的遠端電漿源702。遠端電漿源702經由噴淋頭706而與反應腔室704流體耦接，其中噴淋頭706亦可被稱為多端口氣體分配器。自由基物種是在遠端電漿源702中產生，並且被供應到反應腔室704。一或更多烴前驅物被供應到位於遠端電漿源702下游及噴淋頭706下游的反應腔室704。該一或更多烴前驅物與反應腔室704的化學氣相沉積區域708中的自由基物種反應，以在基板712的前表面上沉積石墨烯膜。化學氣相沉積區域708包括與基板712的前表面相鄰的環境，其中基板712的前表面是面向遠端電漿源702。
基板712被支撐在基板支撐件或基座714上。基座714可在反應腔室704內移動，以將基板712在化學氣相沉積區域708內定位。在圖7所示的實施例中，基座714是被顯示成已將基板712升高在化學氣相沉積區域708內。在一些實施例中，基座714還可調整基板712的溫度，這可提供對於該基板712上的熱活化表面反應的一些選擇性控制。
圖7繪示圍繞著遠端電漿源702而設置的線圈718，其中該遠端電漿源702包括外壁(例如，石英圓頂)。線圈718與電漿產生器控制器722電性耦接，其中該電漿產生器控制器722可用於經由感應耦合電漿產生而在電漿區域784內形成電漿並將其維持。在一些實行例中，電漿產生器控制器722可包括向線圈718供應功率的功率供應部，其中在電漿產生期間的功率範圍可介於約1與約6 千瓦(kW)之間。在一些實行例中，用於平行板或電容耦合電漿產生的電極或天線可被使用以經由電漿激發而不是感應耦合電漿產生，從而產生自由基的連續供應。無論用於點燃及維持電漿區域784中的電漿的機制為何，在膜沉積期間可使用電漿激發而連續產生自由基物種。在一些實行例中，在穩態膜沉積期間，氫自由基是在近似穩態狀態下產生，但在膜沉積的開始及結束時可能會產生瞬態(transient)。
在將氫氣或其他起源氣體供應至遠端電漿源702的同時，可在電漿區域784內連續地產生氫自由基供應。受激發的氫自由基可產生在遠端電漿源702中。若未再次激發或再次供應能量，或是與其他自由基再次結合，則這些受激發的氫自由基會失去其能量或鬆弛。因此，受激發的氫自由基可能會鬆弛而形成處於實質低能量狀態或基態的氫自由基。這些氫自由基處於實質低能量狀態或基態。
氫氣(H 2)或其他起源氣體可利用一或更多額外氣體而稀釋。這些一或更多額外氣體可被供應至遠端電漿源702。在一些實行例中，氫氣或其他起源氣體是與一或更多額外氣體混合，以形成氣體混合物，其中該一或更多額外氣體可包括承載氣體。額外氣體的非限制性示例可包括氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、氙(Xe)及氮(N 2)。該一或更多額外氣體可支持或穩定遠端電漿源702內的穩態電漿狀態，或是對於瞬態電漿點燃或熄滅處理有幫助。在一些實行例中，利用氦來稀釋氫氣或其他起源氣體例如可允許較高的總壓力，而不會伴隨電漿崩潰(plasma breakdown)。換言之，氫氣及氦的稀釋氣體混合物可允許較高的總氣壓，而不會增加對於遠端電漿源702的電漿功率。在某些實施例中，氫氣是被提供在例如氦的載體中。作為示例，氫氣得以約1%至約25%氫或約1%至約10%氫的濃度而被提供在氦載體中。
如圖7所示，起源氣體供應部726與遠端電漿源702流體耦接以供應氫氣或起源氣體，或者對於在阻障物層上沉積抑制劑層而言，是用於供應含矽氣體及/或含氧氣體。在一些實施例中，抑制劑層的沉積與石墨烯層的沉積是在分隔開的反應腔室中進行。在一些實施例中，抑制劑層的沉積是在反應腔室(例如，反應腔室704)中進行，起源氣體供應部726是用於供應抑制劑層沉積氣體，而遠端電漿源702是任選的。此外，額外氣體供應部728與遠端電漿源702流體耦接以供應一或更多額外氣體。該一或更多額外氣體還可包括共反應物氣體。雖然圖7中的實施例繪示起源氣體及該一或更多額外氣體的氣體混合物是通過各自的氣體出口而引進，但將能理解的是，氣體混合物可直接被引進遠端電漿源702中。換言之，可經由單一氣體出口將預先混合的稀釋氣體混合物供應至遠端電漿源702。
氣體(例如，受激發的氫及氦自由基，以及鬆弛的氣體/自由基)流出遠端電漿源702，並經由噴淋頭706而進入反應腔室704。噴淋頭706內及反應腔室704內的氣體通常不會在其中承受持續電漿激發。在一些實行例中，噴淋頭706包括離子過濾器及/或光子過濾器。過濾離子及/或光子可減少反應腔室704內的基板損害、非所欲的分子再激發及/或烴前驅物的選擇性崩潰或分解。噴淋頭706可具有將氣流擴散到反應腔室704中的複數氣體端口744。在一些實行例中，該複數氣體端口744可被彼此隔開。在一些實行例中，該複數氣體端口744可被設置為規律間隔開的複數通道或通孔的陣列，其中該複數通道或通孔是延伸穿過將遠端電漿源702及反應腔室704分隔的板。該複數氣體端口 744 可將從遠端電漿源702離開的自由基平穩地分散且擴散到反應腔室704 中。
典型的遠端電漿源會遠離反應容器。因此，自由基滅絕及再次結合(例如，經由壁碰撞)可能會使活性物種大幅減少。相對地，在一些實行例中，該複數氣體端口744的尺寸可以根據在典型處理條件下的平均自由徑(mean free path)或氣流滯留時間而加以配置，而助於使自由基自由通過至反應腔室704中。在一些實行例中，對於該複數氣體端口744的開口可佔據噴淋頭706的暴露表面積的約5%至約20%。在一些實行例中，該複數氣體端口744可各自具有約3:1至約10:1，或約6:1至約8:1的軸向長度對上直徑的比率。此等深寬比可使穿過該複數氣體端口744的自由基物種的壁碰撞頻率降低，同時提供足夠的時間使大多數的激發態自由基物種鬆弛成基態自由基物種。在一些實行例中，該複數氣體端口744的尺寸可被配置成使得穿過噴淋頭706的氣體的滯留時間大於激發態自由基物種的典型能量鬆弛時間。氫起源氣體的激發態自由基物種得以圖 7 中的•H*表示，而氫起源氣體的基態自由基物種得以圖 7 中的•H表示。
在一些實行例中，離開該複數氣體端口744的激發態自由基物種可流入反應腔室704內部中所含的鬆弛區域738。鬆弛區域738是位於化學氣相沉積區域708的上游，但位於噴淋頭306的下游。離開噴淋頭706的實質所有或至少90%的激發態自由基物種將會在鬆弛區域738中躍遷為鬆弛態自由基物種。進入鬆弛區域738的幾乎所有激發態自由基物種(例如，受激發氫自由基)在離開該鬆弛區域738之前會去除激發，或是躍遷為鬆弛態自由基物種(例如，基態氫自由基)。在一些實行例中，鬆弛區域738的處理條件或幾何可經過配置，使得流經該鬆弛區域738的自由基物種的滯留時間(例如，由平均自由徑及平均分子速度所決定的時間)會形成流出該鬆弛區域738的鬆弛態自由基物質。
隨著自由基物種從噴淋頭706輸送到鬆弛區域738，可將一或更多烴前驅物引進化學氣相沉積區域708中。該一或更多烴前驅物可經由氣體分配器或氣體出口742而引進，其中氣體出口742可與前驅物供應源740流體耦接。鬆弛區域738可被包含在噴淋頭706與氣體出口742之間的空間內。氣體出口742可包括彼此隔開的複數開口，使得該一或更多烴前驅物的流可在與流動自鬆弛區域738的氣體混合物平行的方向中被引進。氣體出口 742 可位於噴淋頭706與鬆弛區域738 的下游。氣體出口742可位於化學氣相沉積區域708及基板712的上游。化學氣相沉積區域708是位於反應腔室704的內部中，並且位於氣體出口742與基板712之間。
該一或更多烴前驅物的實質所有流動可被避免與鄰近噴淋頭706的激發態自由基物種混合。鬆弛或基態自由基物種在鄰近基板712的區域中與該一或更多烴前驅物混合。化學氣相沉積區域708包括與基板712相鄰的區域，其中鬆弛或基態自由基物種是在該區域處與該一或更多烴前驅物混合。在石墨烯的CVD形成期間，鬆弛或基態自由基物種是在氣相中與該一或更多烴前驅物混合。
在一些實行例中，共反應物可從噴淋頭706引進，並且與遠端電漿源702中產生的自由基物種一起流動且進入反應腔室704中。這可包括在遠端電漿源702中提供的共反應物氣體的自由基及/或離子。共反應物可由額外氣體供應部728所供應。在一些實行例中，共反應物可包括含氮試劑，例如氮氣(N 2)。舉例而言，在基板712的金屬表面的預處理期間可產生氮的自由基及/或離子，並將其與氫自由基物種一起流動。
氣體出口742可與噴淋頭706分隔足夠距離，以防止該一或更多烴前驅物的反向擴散或回流。這可提供足夠時間使氫的自由基物種從激發態躍遷為鬆弛態(例如，基態)。在一些實行例中，氣體出口742可與該複數氣體端口744隔開約0.5英吋至約5英吋、約1.5英吋至約4.5英吋，或是約1.5英吋至約3英吋的距離。
處理氣體可經由與幫浦(未顯示)流體耦接的出口748而從反應腔室704移除。因此，可從反應腔室704移除過量的烴前驅物、共反應物、自由基物種及稀釋劑，以及置換氣體或吹淨氣體。在一些實行例中，控制器750與電漿處理設備700處於運行通信中。在一些實行例中，控制器750包括處理器系統752(例如，微處理器)，其中該處理器系統752是被配置為執行數據系統754(例如，記憶體)中保存的指令。在一些實行例中，控制器750可與電漿產生器控制器722通信，以控制電漿參數及/或狀態。在一些實行例中，控制器750可與基座714通信，以控制基座的升高及溫度。在一些實行例中，控制器750可控制其他處理條件，例如RF功率設定、頻率設定、工作週期、脈衝時間、反應腔室704內的壓力、遠端電漿源702內的壓力、來自起源氣體供應部726及額外氣體供應部728的氣體流率、來自前驅物供應源740及其他源的氣體流率、基座714溫度，以及反應腔室704溫度等。
控制器750可包括複數指令，用於控制電漿處理設備700的操作的處理條件。控制器750通常將包括一或更多記憶裝置及一或更多處理器。處理器可包括CPU或電腦、類比及/或數位輸入/輸出連接件、步進馬達控制器板等。用於實施合適控制操作的指令是在處理器上執行。這些指令可被儲存在與控制器750相關的記憶裝置上，或是它們可經由網路而提供。
在某些實施例中，控制器750控制著本文所述的電漿處理設備700的所有或大多數活動。舉例而言，控制器750可控制著與沉積石墨烯，以及包括該石墨烯的製造流程中的其他任選操作相關的電漿處理設備700的所有或大多數活動。控制器750可執行系統控制軟體，其中該系統控制軟體包括用於控制時機、氣體組成、氣體流率、腔室壓力、腔室溫度、RF功率層級、基板位置及/或其他參數的指令集。在一些實施例中，可使用在與控制器750相關的記憶體裝置上所儲存的其他電腦程式、腳本或常用程式。為了在與基板712相鄰的環境中提供相對溫和的反應狀態，可藉由控制器750調整及維持例如RF功率層級、往電漿區域784的氣體流率、往化學氣相沉積區域708的氣體流率，以及電漿點燃的時機的參數。此外，調整基板位置可進一步減少與基板712相鄰的環境中的高能自由基物種的存在。在多站反應器中，控制器750可包括用於不同設備站的不同或相同指令，從而允許該等設備站獨立或同步地運行。
在一些實施例中，控制器750可包括執行複數操作所用的複數指令，所述操作例如是將一或更多烴前驅物流動經過氣體出口742而進入反應腔室704、將起源氣體提供至遠端電漿源702中、在該一或更多烴前驅物的上游處的遠端電漿源702中產生起源氣體的一或更多自由基物種，以及從遠端電漿源702將該一或更多自由基物種引進反應腔室704以與該一或更多烴前驅物進行反應，而在基板712的金屬表面上沉積石墨烯。在反應腔室704中的與基板712相鄰的環境中的該一或更多自由基物種可為基態氫自由基。在一些實行例中，控制器750可包括指令，用於在沉積石墨烯之前先對基板712的金屬表面進行處理。在一些實行例中，控制器750可包括將基板712的溫度維持在等於或小於約400℃，或是約200℃至約400℃的指令。在一些實行例中，該一或更多烴前驅物的各者包括烯烴或炔烴基團。
在一些實施例中，電漿處理設備700可包括與控制器750相關的使用者介面。使用者介面可包括顯示螢幕、電漿處理設備700及/或處理條件的圖像軟體顯示器，以及例如指向裝置、鍵盤、觸控螢幕、麥克風等的使用者輸入裝置。
用於控制上述操作的電腦程式編碼可被編寫於任何習知的電腦可讀編程語言中：例如組合語言、C、C++、Pascal、Fortran等。編譯物件編碼或腳本係藉由處理器加以執行，以執行該程式中所認證的任務。
用於監測該處理的信號可藉由該控制器的類比及/或數位輸入連接件而加以提供。用於控制該處理的信號係輸出於該處理系統的類比及數位輸出連接件上。
一般而言，本文所述的方法可在包括半導體處理設備的系統上執行，所述半導體處理設備例如是一或更多處理工具、一或更多腔室、一或更多處理平台，及/或特定處理構件(晶圓基座、氣體流動系統等)。這些系統可與電子元件進行整合，以在半導體晶圓或基板的處理之前、期間與之後控制它們的操作。一般而言，所述電子元件可被稱為控制器750，其可控制一或更多系統的各種構件或子部件。取決於處理需求及/或系統類型，可將控制器750進行編程以控制本文所揭露的任何處理，包括處理氣體的輸送、溫度設定(例如，加熱及/或冷卻)、壓力設定、真空設定、功率設定、RF產生器設定、RF匹配電路設定、頻率設定、流率設定、流體輸送設定、定位及操作設定、對於一工具及其他傳輸工具及/或連接至或與特定系統相互連接的傳送室之晶圓傳輸進出。
廣義來說，可將控制器750定義成具有各種積體電路、邏輯、記憶體及/或軟體的電子設備，以接收指令、發送指令、控制操作、啟動清潔操作、啟動終點測量等。所述積體電路可包括以韌體形式儲存程式指令的晶片、數位訊號處理器(DSP)、定義為特殊應用積體電路(ASIC)的晶片，及/或一或更多執行程式指令(例如，軟體)的微處理器或微控制器。程式指令可為以各種獨立設定(或程式檔案)形式而傳送至控制器750的指令，而定義出用於在半導體基板上、針對半導體基板或對系統執行特定步驟的操作參數。在一些實施例中，操作參數可為由製程工程師所定義之配方的一部分，以在將一或更多層、材料(例如，矽碳化物)、表面、電路及/或晶圓的晶粒進行加工的期間完成一或更多的處理步驟。
在一些實行例中，控制器750可為電腦的一部分或耦接至電腦，所述電腦係整合並耦接至所述系統，或以其他方式而網路連接至所述系統，或是其組合。例如，控制器750可位於「雲端」中，或是FAB主電腦系統的全部或一部分中而可允許基板處理的遠端存取。電腦可使對系統的遠端存取能夠監控加工操作的當前進程、檢視過去加工操作的歷史、檢視來自複數加工操作的趨勢或性能度量、變更當前處理的參數、設定當前處理之後的處理步驟，或是開始新的處理。在一些示例中，遠端電腦(例如，伺服器)可透過網路向系統提供處理配方，其中該網路可包括區域網路或網際網路。遠端電腦可包括使用者介面，而能夠對參數及/或設定進行輸入或編寫，所述參數及/或設定則接著從遠端電腦傳達至系統。在一些示例中，控制器750是接收數據形式的指令，所述指令是在一或更多操作期間待執行之每一處理步驟指定參數。應當理解的是，所述參數可特定於待執行的步驟類型，及控制器750所配置以連接或控制的工具類型。因此，如上所述，控制器750可例如藉由包括一或更多離散控制器而進行分佈，所述離散控制器係彼此以網路連接且朝向共同的目的(例如本文所述的步驟與控制)而運作。為此目的所分佈的控制器之示例將係位於腔室上的一或更多積體電路，其與遠端設置(例如，位於平台層或作為遠端電腦的一部分)，且結合以控制腔室上之步驟的一或更多積體電路連通。
除了本文所述的石墨烯沉積之外，示例性系統可包括電漿蝕刻腔室或模組、沉積腔室或模組、旋轉–清洗腔室或模組、金屬電鍍腔室或模組、清潔腔室或模組、晶邊蝕刻腔室或模組、物理氣相沉積(PVD)腔室或模組、化學氣相沉積(CVD)腔室或模組、原子層沉積(ALD)腔室或模組、原子層蝕刻(ALE)腔室或模組、離子植入腔室或模組、軌道腔室或模組，或可有關於或使用於半導體晶圓之加工及/或製造中的其他半導體處理系統。
如上所述，取決於工具所待執行的一或更多處理步驟，控制器750可連通至一或更多其他工具電路或模組、其他工具構件、群集式工具、其他工具介面、相鄰工具、鄰近工具、遍布於工廠的工具、主電腦、另一控制器，或材料輸送中所使用的工具，而將基板的容器帶進及帶出半導體製造工廠的工具位置及/或裝載通口。
圖8繪示原子層沉積(ALD)處理站800的實施例的示意圖，其中該ALD處理站800具有處理腔室本體802。複數ALD處理站800可被包括在公共低壓處理工具環境中。在一些實施例中，可藉由一或更多電腦控制器850以編程方式調整ALD處理站800的一或更多硬體參數，包括詳細描述於下的那些硬體參數。
ALD處理站800係與反應物輸送系統801a流體連通以將處理氣體輸送至分佈噴淋頭806。反應物輸送系統801a包括混合容器809，用於將輸送至噴淋頭806的處理氣體(例如，阻障試劑氣體、金屬前驅物氣體或含氧氣體)進行混合及/或調節。一或更多混合容器輸入口閥820可控制對於混合容器809的處理氣體引進。
舉例而言，圖8的實施例包括汽化點803，用於將待供應至混合容器809的液體反應物汽化。在一些實施例中，汽化點803可為加熱式汽化器。從此種汽化器產生的飽和反應物蒸汽可在下游輸送管路中冷凝。將不相容的氣體暴露於冷凝反應物可能會產生小微粒。這些小微粒可能會使管路堵塞、妨礙閥操作、使基板汙染等。解決這些問題的一些方法涉及將該輸送管路進行掃除及/或抽空，以移除殘留的反應物。然而，將該輸送管路進行掃除可能會增加處理站的循環時間，而這會使處理站產量降低。因此，在一些實施例中，可對汽化點803下游的輸送管路進行熱追跡。在一些示例中，亦可對混合容器809進行熱追跡。在一非限制性示例中，汽化點803下游的管路具有從大約100°C延伸至混合容器809處的大約150°C的上升溫度輪廓。
在一些實施例中，可在液體注射器處將液體前驅物或液體反應物汽化。舉例而言，液體注射器可將液體反應物的脈衝注入混合容器上游的承載氣流中。在一實施例中，液體注射器可藉由將液體從較高壓力閃現至較低壓力而使反應物汽化。在另一實施例中，液體注射器可將液體原子化為分散微滴，而該等分散微滴後續在加熱式輸送管路中被汽化。較小的液滴比起較大的液滴可更快速地汽化，而這減低液體注射與完全汽化之間的延遲。較快的汽化可減低汽化點803下游的管道長度。在一方案中，液體注射器可直接安裝至混合容器809。在另一方案中，液體注射器可直接安裝至噴淋頭806。
在一些實施例中，可提供位在汽化點803上游的液體流量控制器(LFC)，用於控制汽化及輸送至處理站800所用的液體質量流。舉例而言，該LFC可包括位於該LFC下游的熱性質量流計(MFM)。接著，可響應於回饋控制信號而調整該LFC的柱塞閥，其中該回饋控制信號係由與該MFM電性連通的比例-積分-微分(PID)控制器提供。然而，使用回饋控制來穩定液體流動可能需耗費一或更多秒。這可能會延長液體反應物的配劑時間。因此，在一些實施例中，可將該LFC在回饋控制模式與直接控制模式之間動態切換。在一些實施例中，這可藉由使該LFC的感測管及該PID控制器失效而執行。
噴淋頭806將處理氣體分佈朝向基板812。在圖8中顯示的實施例中，基板812位於噴淋頭806下方，並被顯示為坐落在基座808上。噴淋頭806可具有任何合適的形狀，並可具有任何合適的埠口數量及配置，以將處理氣體分佈至基板812。
在一些實施例中，可將基座808升起或降下，以將基板812暴露至介於該基板812與噴淋頭806之間的容積。將能理解的是，在一些實施例中，可藉由合適的電腦控制器850以編程方式調整基座高度。在處理階段結束時，可在另一基板轉移階段期間將基座808降下，以允許將基板812從基座808移除。
在一些實施例中，可經由加熱器810對基座808進行溫度控制。在一些實施例中，可將基座808加熱到至少約25°C，或約25°C至約400°C的溫度。在各種實施例中，處理站800是在未點燃電漿的情況下使用。
此外，在一些實施例中，可藉由蝶形閥818提供對處理站800的壓力控制。如圖8的實施例中顯示，蝶形閥818調節由下游真空幫浦(未顯示)所提供的真空。然而，在一些實施例中，還可藉由改變被引進處理站800的一或更多氣體的流率而調整處理站800的壓力控制。
在一些實施例中，可調整噴淋頭806相對於基座808的位置，以改變介於基板812與噴淋頭806之間的容積。此外，將能理解的是，可藉由本揭露範圍內的任何合適機制來變更基座808及/或噴淋頭806的垂直位置。在一些實施例中，基座808可包括轉動軸，用於轉動該基板812的位向。將能理解的是，在一些實施例中，可藉由一或更多合適的電腦控制器850以編程方式執行這些示例性調整的一或更多者。
在基於電漿的處理中，調整基座808高度可允許在有點燃電漿的實施例中的處理中的電漿活化循環期間改變電漿密度。在一些可使用電漿的實施例中，噴淋頭806及基座808是與射頻(RF)電源(未顯示)及匹配網路(未顯示)電性連通，以對電漿供電。在一些實施例中，可藉由控制處理站壓力、氣體濃度、RF來源功率、RF來源頻率及電漿功率脈衝時間的其中一或更多者而控制電漿能量。舉例而言，可在任何合適功率操作RF電源及匹配網路，以形成具有所欲自由基物種組成的電漿。合適功率的示例約為150 W至約6000 W。電漿可用於沉積及/或移除抑制劑層。RF電源可提供任何合適頻率的RF功率。在一些實施例中，可將RF電源配置以彼此獨立地控制高頻率及低頻率RF功率源。示例性低頻率RF頻率可包括但不限於約0 kHz至約500 kHz的頻率。示例性高頻率RF頻率可包括但不限於約1.8 MHz至約2.45 GHz、大於約13.56 MHz、大於27 MHz、大於40 MHz或大於60 MHz的頻率。將能理解的是，可分開或連續地調整任何合適的參數，以提供表面反應所用的電漿能量。
在一些實施例中，可藉由一或更多電漿監測器而原位監測電漿。在一方案中，可藉由一或更多電壓、電流感測器(例如，VI探針)而監測電漿功率。在另一方案中，可藉由一或更多光學發射光譜(OES)感測器測量電漿密度及/或處理氣體濃度。在一些實施例中，可基於得自此種原位電漿監測器的量測值而以編程方式調整一或更多電漿參數。舉例而言，可將OES感測器用於回饋迴路中以提供對於電漿功率的編程控制。將能理解的是，在一些實施例中，可使用其他監測器來監測電漿及其他處理的特性。此等監測器可包括但不限於紅外線(IR)監測器、聲學監測器及壓力轉換器。
在一些實施例中，可經由輸入/輸出控制(IOC)序列指令而提供控制器850所用的指令。在一示例中，設定處理階段的條件所用的指令可被包括在處理配方的相應配方階段中。在一些情況下，可將處理配方階段依序編排，使得用於處理階段的所有指令係與該處理階段同時執行。在一些實施例中，用於設定一或更多反應器參數的指令可被包括在配方階段中。舉例而言，第一配方階段可包括用於設定抑制劑層沉積前驅物的流率的指令、用於設定承載氣體(例如，氬)的流率的指令，以及用於該第一配方階段的時間延遲指令。第二配方階段可包括用於調整或停止惰性氣體及/或反應物氣體的流率的指令、用於調整承載氣體或吹掃氣體的流率的指令，以及用於該第二配方階段的時間延遲指令。後續的第三配方階段可包括用於調整石墨烯層反應物氣體的流率的指令、用於調整承載氣體或吹掃氣體的流率的指令，以及用於該第三配方階段的時間延遲指令。後續的第四配方階段可包括用於調整或停止惰性氣體及/或反應物氣體的流率的指令、用於調整承載氣體或吹掃氣體的流率的指令，以及用於該第四配方階段的時間延遲指令。將能理解的是，這些配方階段可在所揭示實施例的範圍內以任何合適的方式進一步細分及/或重複。在一些實施例中，控制器850可包括上方關於圖7的控制器750所述的任何特徵。 結論
在本揭示中，術語「半導體晶圓」、「晶圓」、「基板」、「晶圓基板」及「部分製造積體電路」可互換使用。本發明所屬技術領域中具有通常知識者將能理解的是，術語「部分製造積體電路」可指的是積體電路製造的許多階段的任何階段期間的矽晶圓。在半導體裝置工業中使用的晶圓或基板通常具有200 mm、300 mm或450 mm的直徑。下方的實施方式係假設本揭示在晶圓上實施。然而，本揭示不受限於此。工件可為各種形狀、尺寸及材料。除了半導體晶圓之外，可利用本揭示的其他工件包括各種製品，例如印刷電路板等。
雖然前述實施例已為了清楚理解的目的而描述些許細節，但將顯而易知的是，可在隨附申請專利範圍的範疇內進行某些變更及修改。應注意到，存在著所呈現實施例的處理、系統及設備的替代實施方式。因此，所呈現實施例係被視為說明性而非限制性的，且實施例並不受限於本文所給定的細節。
100:基板 101a:金屬表面 101b:溫度敏感底層 102:石墨烯膜 150-1,150-2:結構 200:半導體裝置 210:第一介電質層 220A:第一金屬層 220B:鄰近第一金屬層 222:第一阻障層 225:介電質層 230:蝕刻停止層 232:選擇性石墨烯膜 240:第二介電質層 260:通孔 262:第二阻障層 270:第二金屬層 400:半導體基板 402:金屬層 404:介電質層 406:石墨烯膜 408:第一介電質材料 410:處理條件 412:第二介電質材料 500:處理 510-540:操作 600:處理 610-650:操作 700:電漿處理設備 702:遠端電漿源 704:反應腔室 706:噴淋頭 708:化學氣相沉積區域 712:基板 714:基座 718:線圈 722:電漿產生器控制器 726:起源氣體供應部 728:額外氣體供應部 738:鬆弛區域 740:前驅物供應源 742:氣體出口 744:氣體端口 748:出口 750:控制器 752:處理器系統 754:數據系統 784:電漿區域 800:ALD處理站 801a:反應物輸送系統 802:處理腔室本體 803:汽化點 806:噴淋頭 808:基座 809:混合容器 810:加熱器 812:基板 818:蝶形閥 820:混合容器輸入口閥 850:電腦控制器
圖1繪示根據一些實行例的具有金屬表面的示例基板的橫截面示意圖，其中石墨烯是沉積在該金屬表面上。
圖2顯示根據一些實行例的示例半導體裝置的橫截面示意圖，其中該半導體裝置具有雙鑲嵌結構中的選擇性石墨烯膜及介電質層。
圖3顯示雙重鑲嵌銅內連件方案，其中石墨烯覆蓋體直接形成在銅上。
圖4A-4E顯示根據一些實行例的使用石墨烯的選擇性沉積處理的橫截面示意圖。
圖5是根據一些實行例的在基板的金屬表面上沉積石墨烯的示例方法的處理流程圖。
圖6是根據一些實行例的在基板的金屬表面上沉積石墨烯的示例方法的處理流程圖。
圖7繪示根據一些實行例的具有遠端電漿源的示例電漿處理設備的示意圖。
圖8繪示用於執行所揭示實施例的示例處理腔室的示意圖。

Claims (18)

  1. 一種在半導體基板上形成雙重鑲嵌結構的方法，包括： 提供該半導體基板，該半導體基板包括第一介電質層以及位於該第一介電質層中的銅內連件，該銅內連件具有暴露金屬表面，其中該暴露金屬表面包括銅；以及 在該暴露金屬表面上選擇性沉積碳層。
  2. 如請求項1之在半導體基板上形成雙重鑲嵌結構的方法，其中在該暴露金屬表面上選擇性沉積該碳層包括： 將一或更多烴前驅物流進反應腔室並朝向該半導體基板； 在遠端電漿源中從氫起源氣體產生複數氫自由基；以及 將該等氫自由基引進該反應腔室並朝向該半導體基板， 其中該等氫自由基與該一或更多烴前驅物產生反應，以在該暴露金屬表面上沉積該碳層。
  3. 如請求項1之在半導體基板上形成雙重鑲嵌結構的方法，其中該碳層包括以六方晶格(hexagonal lattice)鍵結的碳。
  4. 如請求項1之在半導體基板上形成雙重鑲嵌結構的方法，其中該碳層是在低於約400°C的溫度進行選擇性沉積。
  5. 如請求項1之在半導體基板上形成雙重鑲嵌結構的方法，更包括以非直接式電漿對該碳層進行處理。
  6. 如請求項5之在半導體基板上形成雙重鑲嵌結構的方法，其中該非直接式電漿包括從下列所構成的群組中選擇的自由基：OH*自由基、O*自由基、H*自由基、氨自由基、氮自由基，以及其組合。
  7. 如請求項1之在半導體基板上形成雙重鑲嵌結構的方法，更包括在該暴露金屬表面上選擇性沉積該碳層過後，在該碳層上方沉積密封阻障物。
  8. 如請求項7之在半導體基板上形成雙重鑲嵌結構的方法，更包括在該密封阻障物上方沉積第二介電質材料。
  9. 如請求項8之在半導體基板上形成雙重鑲嵌結構的方法，其中當該第二介電質材料沉積在該第一介電質層上時，該碳層抑制該碳層上的該第二介電質材料的沉積。
  10. 如請求項8之在半導體基板上形成雙重鑲嵌結構的方法，其中該第二介電質材料包括金屬氧化物。
  11. 如請求項10之在半導體基板上形成雙重鑲嵌結構的方法，其中該金屬氧化物包括鋁氧化物、鉿氧化物、鋯氧化物、釔氧化物、鋅氧化物、鈦氧化物或其組合。
  12. 如請求項1之在半導體基板上形成雙重鑲嵌結構的方法，其中該碳層是被沉積至小於約3個單層的厚度。
  13. 如請求項1之在半導體基板上形成雙重鑲嵌結構的方法，其中該第一介電質層包括低k介電質材料。
  14. 一種半導體裝置，包括： 第一介電質層，具有通孔； 襯墊層，保形地加襯於該通孔的側壁上； 銅材料，形成在該通孔中的該襯墊層上方，該銅材料具有與該第一介電質層的平坦表面保持平面的暴露且不含鈷的銅表面； 碳覆蓋體，相對於該第一介電質層而直接且選擇性地形成在該暴露且不含鈷的銅表面上並且藉由暴露至電漿而進行處理； 密封阻障物，位於該碳覆蓋體上方；以及 第二介電質層，形成在該密封阻障物上方。
  15. 如請求項14之半導體裝置，其中該第二介電質層包括金屬氧化物。
  16. 如請求項15之半導體裝置，其中該金屬氧化物包括鋁氧化物、鉿氧化物、鋯氧化物、釔氧化物、鋅氧化物、鈦氧化物或其組合。
  17. 如請求項16之半導體裝置，其中該碳覆蓋體具有小於約3個單層的厚度。
  18. 如請求項17之半導體裝置，其中該碳覆蓋體包括sp2混成碳。
TW111127321A 2021-07-23 2022-07-21 雙重鑲嵌內連件中之石墨烯覆蓋銅 TW202314022A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163203480P 2021-07-23 2021-07-23
US63/203,480 2021-07-23

Publications (1)

Publication Number Publication Date
TW202314022A true TW202314022A (zh) 2023-04-01

Family

ID=84979781

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111127318A TW202320126A (zh) 2021-07-23 2022-07-21 鈷覆蓋銅雙鑲嵌內連件上的石墨烯之選擇性沉積
TW111127321A TW202314022A (zh) 2021-07-23 2022-07-21 雙重鑲嵌內連件中之石墨烯覆蓋銅

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111127318A TW202320126A (zh) 2021-07-23 2022-07-21 鈷覆蓋銅雙鑲嵌內連件上的石墨烯之選擇性沉積

Country Status (5)

Country Link
US (1) US20240213159A1 (zh)
KR (2) KR20240041961A (zh)
CN (2) CN117981070A (zh)
TW (2) TW202320126A (zh)
WO (2) WO2023004328A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101633039B1 (ko) * 2015-03-10 2016-06-23 한국과학기술원 표면 개질된 그래핀 캡핑층을 포함한 구리 배선 소자 및 그 제조 방법
KR101939450B1 (ko) * 2016-12-27 2019-01-16 울산과학기술원 그래핀 상 금속산화물층의 형성방법, 그에 의해 제조된 그래핀 상 금속산화물층 및 그래핀 상 금속산화물층을 포함하는 전자소자
JP6955090B2 (ja) * 2017-09-19 2021-10-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 酸化ケイ素上における誘電体の選択的堆積のための方法
US20190363048A1 (en) * 2018-05-22 2019-11-28 Lam Research Corporation Via prefill in a fully aligned via
KR20220070031A (ko) * 2019-09-30 2022-05-27 램 리써치 코포레이션 리모트 플라즈마를 사용한 선택적인 그래핀 증착

Also Published As

Publication number Publication date
KR20240041961A (ko) 2024-04-01
CN117981070A (zh) 2024-05-03
CN117999646A (zh) 2024-05-07
WO2023004328A1 (en) 2023-01-26
TW202320126A (zh) 2023-05-16
KR20240036083A (ko) 2024-03-19
US20240213159A1 (en) 2024-06-27
WO2023004329A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
KR102637938B1 (ko) 칼코게나이드 재료를 캡슐화하기 위한 방법
US20220399230A1 (en) Graphene integration
KR102454473B1 (ko) 2차 퍼지 가능한 ａｌｄ 시스템에서 샤워헤드 후면 기생 플라즈마 억제를 위한 방법들 및 장치들
CN110959186B (zh) 在互连金属化中沉积钌层
US20220375722A1 (en) Selective graphene deposition using remote plasma
US7828900B2 (en) Vacuum film-forming apparatus
KR20200079343A (ko) 구리의 존재 하에 유전체 표면들 상의 SiO2의 선택적인 성장
CN108735577B (zh) 选择性沉积用于互连的wcn阻挡/粘附层
US20230245924A1 (en) Selective deposition using graphene as an inhibitor
KR20160061890A (ko) 암모니아 프리 및 염소 프리 컨포멀 실리콘 나이트라이드 막을 증착하는 방법
WO2020018796A1 (en) Remote plasma based deposition of boron nitride, boron carbide, and boron carbonitride films
TW201826344A (zh) 內連線結構用之複合介電界面層
US20240213159A1 (en) Graphene-capped copper in dual damascene interconnect
TW202321506A (zh) 低溫下的奈米石墨烯之沉積及處理
TW202338134A (zh) 金屬填充中的傾斜襯墊
TW202302895A (zh) 介電表面上的鉬中之非金屬結合