TW202312811A - 電路板及其製作方法與電子裝置 - Google Patents
電路板及其製作方法與電子裝置 Download PDFInfo
- Publication number
- TW202312811A TW202312811A TW110143144A TW110143144A TW202312811A TW 202312811 A TW202312811 A TW 202312811A TW 110143144 A TW110143144 A TW 110143144A TW 110143144 A TW110143144 A TW 110143144A TW 202312811 A TW202312811 A TW 202312811A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- dielectric material
- conductive
- circuit
- dielectric
- Prior art date
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
Abstract
一種電路板,包括一第一介電材料、一第二介電材料、一第三介電材料、一第一外部線路層、一第二外部線路層、多個導電結構及一導通孔結構。第一、第二及第三介電材料三者的介電常數不同。第一與第二外部線路層分別配置於第一與第三介電材料上。導通孔結構至少貫穿第一與第二介電材料,且電性連接至第一與第二外部線路層而定義出一訊號路徑。導電結構彼此電性連接且圍繞第一、第二及第三介電材料。導電結構電性連接第一與第二外部線路層而定義出環繞訊號路徑的一接地路徑。
Description
本發明是有關於一種基板結構及其製作方法,且特別是有關於一種電路板及其製作方法與採用此電路板的電子裝置。
在現有電路板中,同軸穿孔(coaxial via)的設計在內部導體層與外部導體層之間需要有一層或一層以上的絕緣層來作阻絕,其中形成絕緣層的方式是透過壓合增層的方式來達成。因此在同軸穿孔的兩端會有阻抗不匹配且會出現電磁干擾(electromagnetic interference, EMI)屏蔽缺口,進而影響高頻訊號完整性。此外,在同軸穿孔的設計中,訊號路徑的兩端分別接地路徑的兩端位於不同平面上,且無法減少雜訊干擾。
本發明提供一種電路板,其具有良好的訊號迴路,可具有較佳的訊號完整性。
本發明還提供一種電路板的製作方法,用以製作上述的電路板。
本發明的電路板,其包括一第一介電材料、一第二介電材料、一第三介電材料、一第一外部線路層、一第二外部線路層、多個導電結構以及一導通孔結構。第二介電材料位於第一介電材料與第三介電材料之間,且第一介電材料的介電常數不同於第二介電材料的介電常數以及第三介電材料的介電常數。第一外部線路層配置於第一介電材料上。第二外部線路層配置於第三介電材料上。導通孔結構至少貫穿第一介電材料與第二介電材料,且電性連接至第一外部線路層與第二外部線路層而定義出一訊號路徑。導電結構彼此電性連接且圍繞第一介電材料、第二介電材料以及第三介電材料。導電結構電性連接第一外部線路層與第二外部線路層而定義出一接地路徑。接地路徑環繞訊號路徑。
在本發明的一實施例中,上述的導電結構包括多個第一導電柱、多個第二導電柱、一第一線路層、一第二線路層以及一導電連接層。第一導電柱圍繞第一介電材料,而第二導電柱圍繞第三介電材料。導電連接層連接第一線路層與第二線路層且圍繞第二介電材料。
在本發明的一實施例中,上述的電路板還包括一第一基材、一第二基材以及一第三基材。第一基材包括一第一基底、第一介電材料以及第一導電柱。第一介電材料以及第一導電柱貫穿第一基底,且第一導電柱位於第一基底與第一介電材料之間。第二基材包括一第二基底、第二介電材料、第一線路層、第二線路層以及導電連接層。第二基底具有彼此相對的一第一表面與一第二表面以及一開口,且開口貫穿第二基底。第一線路層與第二線路層分別位於第一表面與第二表面上。導電連接層覆蓋開口的內壁且電性連接第一線路層與第二線路層。第二介電材料填滿開口。第三基材包括一第三基底、第三介電材料以及第二導電柱。第三介電材料以及第二導電柱貫穿第三基底,且第二導電柱位於第三基底與第三介電材料之間。
在本發明的一實施例中,上述的第一外部線路層包括一第一訊號線路與一第一接地線路。第二外部線路層包括一第二訊號線路與一第二接地線路。第一訊號線路、導通孔結構以及第二訊號線路定義出訊號路徑。第一接地線路、第一導電柱、第一線路層、導電連接層、第二線路層、第二導電柱以及第二接地線路定義出接地路徑。
在本發明的一實施例中,上述的導通孔結構包括一貫孔以及一導電材料層。貫孔貫穿第一介電材料、第二介電材料以及第三介電材料。導電材料層覆蓋貫孔的內壁且電性連接第一外部線路層與第二外部線路層。
在本發明的一實施例中,上述的導通孔結構還包括一介電層,填滿貫孔。介電層彼此相對的一上表面與一下表面分別切齊於第一外部線路層的一頂表面與第二外部線路層的一底表面。
在本發明的一實施例中,上述的導通孔結構還包括一介電層,填滿貫孔。第一外部線路層與第二外部線路層分別覆蓋介電層彼此相對的一上表面與一下表面。
在本發明的一實施例中,上述的第一基底的介電常數與第三基底的介電常數分別高於3.6,而第一基底的介電損耗與第三基底的介電損耗分別低於0.02。
在本發明的一實施例中,上述的導電結構包括多個第一導電柱、多個第二導電柱、一第一線路層、一第二線路層、一第三線路層以及一導電連接層。第一導電柱圍繞第一介電材料,而第二導電柱圍繞第三介電材料。第二線路層位於第一線路層與第三線路層之間,而導電連接層連接第一線路層、第二線路層以及第三線路層且圍繞第二介電材料。
在本發明的一實施例中,上述的電路板還包括一第一基材以及一第二基材。第一基材包括一第一基底、第一介電材料以及第一導電柱。第一介電材料以及第一導電柱貫穿第一基底,且第一導電柱位於第一基底與第一介電材料之間。第二基材包括一第二基底、一第三基底、第二介電材料、第三介電材料、第一線路層、第二線路層、第三線路層、導電連接層、第二導電柱以及一開口。第二基底具有彼此相對的一第一表面與一第二表面。第一線路層與第二線路層分別位於第一表面與第二表面上。第三基底與第三介電材料位於第二基底的第二表面上。第三線路層位於第三基底與第三介電材料上。第二導電柱電性連接第二線路層與第三線路層。開口貫穿第二基底與第三介電材料。導電連接層覆蓋開口的內壁且電性連接第一線路層、第二線路層及第三線路層。第二介電材料填滿開口。
在本發明的一實施例中,上述的第一外部線路層包括一第一訊號線路與一第一接地線路。第二外部線路層包括一第二訊號線路與一第二接地線路。第一訊號線路、導通孔結構以及第二訊號線路定義出訊號路徑。第一接地線路、第一導電柱、第一線路層、導電連接層以及第二接地線路定義出接地路徑。
在本發明的一實施例中,上述的導通孔結構包括一貫孔以及一導電材料層。貫孔貫穿第一介電材料以及第二介電材料。導電材料層覆蓋貫孔的內壁且電性連接第一外部線路層與第二外部線路層。
在本發明的一實施例中,上述的導通孔結構還包括一介電層,填滿貫孔。介電層彼此相對的一上表面與一下表面分別切齊於第一外部線路層的一頂表面與第二外部線路層的一底表面。
在本發明的一實施例中,上述的介電層的介電常數高於3.6,且介電層的介電損耗低於0.05。
在本發明的一實施例中,上述的導通孔結構還包括一介電層,填滿貫孔。第一外部線路層與第二外部線路層分別覆蓋介電層彼此相對的一上表面與一下表面。
在本發明的一實施例中,上述的介電層的介電常數高於3.6,且介電層的介電損耗低於0.05。
在本發明的一實施例中,上述的導電結構包括多個第一導電柱、多個導通孔、一第一線路層、一第二線路層、一第三線路層以及一導電連接層。第一導電柱圍繞第一介電材料,而導通孔貫穿第三介電材料。第二線路層位於第一線路層與第三線路層之間。導電連接層連接第一線路層、第二線路層以及第三線路層且圍繞第二介電材料。
在本發明的一實施例中,上述的電路板還包括一第一基材以及一第二基材。第一基材包括一第一基底、第一介電材料以及第一導電柱。第一介電材料以及第一導電柱貫穿第一基底,且第一導電柱位於第一基底與第一介電材料之間。第二基材包括一第二基底、第二介電材料、第三介電材料、第一線路層、第二線路層、第三線路層、導電連接層、導通孔以及一開口。第二基底具有彼此相對的一第一表面與一第二表面。第一線路層與第二線路層分別位於第一表面與第二表面上。第三介電材料位於第二基底的第二表面上。第三線路層位於第三介電材料上。導通孔電性連接第二線路層與第三線路層。開口貫穿第二基底與第三介電材料。導電連接層覆蓋開口的內壁且電性連接第一線路層、第二線路層及第三線路層。第二介電材料填滿開口。
在本發明的一實施例中,上述的第一外部線路層包括一第一訊號線路與一第一接地線路。第二外部線路層包括一第二訊號線路與一第二接地線路。第一訊號線路、導通孔結構以及第二訊號線路定義出訊號路徑。第一接地線路、第一導電柱、第一線路層、導電連接層以及第二接地線路定義出接地路徑。
在本發明的一實施例中,上述的導通孔結構包括一貫孔以及一導電材料層。貫孔貫穿第一介電材料以及第二介電材料。導電材料層覆蓋貫孔的內壁且電性連接第一外部線路層與第二外部線路層。
在本發明的一實施例中,上述的導通孔結構還包括一介電層,填滿貫孔。介電層彼此相對的一上表面與一下表面分別切齊於第一外部線路層的一頂表面與第二外部線路層的一底表面。
在本發明的一實施例中,上述的導通孔結構還包括一介電層,填滿貫孔。第一外部線路層與第二外部線路層分別覆蓋介電層彼此相對的一上表面與一下表面。
在本發明的一實施例中,上述的第一介電材料的介電損耗與第三介電材料的介電損耗(Dissipation Factor, Df)分別大於0且小於0.006,而第二介電材料的介電損耗大於0且小於0.008。
本發明的電路板的製作方法,其包括以下步驟。形成多個導電結構以圍繞一第一介電材料、一第二介電材料以及一第三介電材料。壓合第一介電材料、第二介電材料以及第三介電材料。第二介電材料位於第一介電材料與第三介電材料之間,且第一介電材料的介電常數不同於第二介電材料的介電常數以及第三介電材料的介電常數。導電結構彼此電性連接。形成一導通孔結構以至少貫穿第一介電材料與第二介電材料。形成一第一外部線路層與一第二外部線路層分別於第一介電材料上與第三介電材料上。第一外部線路層、第二外部線路層以及導通孔結構電性連接而定義出一訊號路徑。導電結構電性連接第一外部線路層與第二外部線路層而定義出一接地路徑,其中接地路徑環繞訊號路徑。
在本發明的一實施例中,上述的導電結構包括多個第一導電柱、多個第二導電柱、一第一線路層、一第二線路層以及一導電連接層。第一導電柱圍繞第一介電材料,而第二導電柱圍繞第三介電材料。導電連接層連接第一線路層與第二線路層且圍繞第二介電材料。
在本發明的一實施例中,上述形成導電結構以圍繞第一介電材料、第二介電材料以及第三介電材料的步驟包括:提供一第一基材。第一基材包括一第一基底、第一介電材料以及第一導電柱。第一介電材料以及第一導電柱貫穿第一基底,且第一導電柱位於第一基底與第一介電材料之間。提供一第二基材。第二基材包括一第二基底、第二介電材料、第一線路層、第二線路層以及導電連接層。第二基底具有彼此相對的一第一表面與一第二表面以及一開口,其中開口貫穿第二基底。第一線路層與第二線路層分別位於第一表面與第二表面上。導電連接層覆蓋開口的內壁且電性連接第一線路層與第二線路層。第二介電材料填滿開口。提供一第三基材。第三基材包括一第三基底、第三介電材料以及第二導電柱。第三介電材料以及第二導電柱貫穿第三基底,且第二導電柱位於第三基底與第三介電材料之間。
在本發明的一實施例中,上述形成導通孔結構以至少貫穿第一介電材料與第二介電材料的步驟包括:形成一貫孔,以貫穿第一介電材料、第二介電材料以及第三介電材料。形成一導電材料層,以覆蓋貫孔的內壁。
在本發明的一實施例中,上述形成第一外部線路層與第二外部線路層分別於第一介電材料上與第三介電材料上的步驟包括:壓合第一介電材料、第二介電材料以及第三介電材料時,同時分別壓合一第一金屬層與一第二金屬層於第一基材與第三基材上。形成導電材料層時,導電材料層還延伸覆蓋於第一金屬層與第二金屬層上。圖案化導電材料層、第一金屬層以及第二金屬層,而形成第一外部線路層與第二外部線路層。
在本發明的一實施例中,上述的電路板的製作方法還包括:形成導電材料層之後,且於圖案化導電材料層、第一金屬層以及第二金屬層之前,填充一介電層於貫孔內。介電層填滿貫孔,且介電層彼此相對的一上表面與一下表面分別切齊於導電材料層的一頂表面與一底表面。
在本發明的一實施例中,上述的電路板的製作方法還包括:於填充介電層於貫孔內之後,且於圖案化導電材料層、第一金屬層以及第二金屬層之前,形成一罩蓋層於導電材料層上。罩蓋層覆蓋導電材料層以及介電層的上表面與下表面。圖案化罩蓋層、導電材料層、第一金屬層以及第二金屬層,而形成第一外部線路層以及第二外部線路層。
在本發明的一實施例中,上述的導電結構包括多個第一導電柱、多個第二導電柱、一第一線路層、一第二線路層、一第三線路層以及一導電連接層。第一導電柱圍繞第一介電材料,而第二導電柱圍繞第三介電材料。第二線路層位於第一線路層與第三線路層之間。導電連接層連接第一線路層、第二線路層以及第三線路層且圍繞第二介電材料。
在本發明的一實施例中,上述形成導電結構以圍繞第一介電材料、第二介電材料以及第三介電材料的步驟包括:形成一第一基材。第一基材包括一第一基底、第一介電材料以及第一導電柱。第一介電材料以及第一導電柱貫穿第一基底,且第一導電柱位於第一基底與第一介電材料之間。提供一第二基材。第二基材包括一第二基底、一第三基底、第二介電材料、第三介電材料、第一線路層、第二線路層、第三線路層、導電連接層、第二導電柱以及一開口。第二基底具有彼此相對的一第一表面與一第二表面。第一線路層與第二線路層分別位於第一表面與第二表面上。第三基底與第三介電材料位於第二基底的第二表面上,而第三線路層位於第三基底與第三介電材料上。第二導電柱電性連接第二線路層與第三線路層。開口貫穿第二基底與第三介電材料。導電連接層覆蓋開口的內壁且電性連接第一線路層、第二線路層及第三線路層。第二介電材料填滿開口。
在本發明的一實施例中,上述形成導通孔結構以至少貫穿第一介電材料與第二介電材料的步驟包括:形成一貫孔,以貫穿第一介電材料以及第二介電材料。形成一導電材料層,以覆蓋貫孔的內壁。
在本發明的一實施例中,上述形成第一外部線路層與第二外部線路層分別於第一介電材料上與第三介電材料上的步驟包括:壓合第一介電材料、第二介電材料以及第三介電材料時,同時壓合一金屬層於第一基材上。形成導電材料層時,導電材料層還延伸覆蓋於金屬層與第三線路層上。圖案化導電材料層以及金屬層,而形成第一外部線路層與第二外部線路層。
在本發明的一實施例中,上述的電路板的製作方法,還包括:形成導電材料層之後,且於圖案化導電材料層與金屬層之前,填充一介電層於貫孔內。介電層填滿貫孔,且介電層彼此相對的一上表面與一下表面分別切齊於導電材料層的一頂表面與一底表面。
在本發明的一實施例中,上述的電路板的製作方法,還包括:於填充介電層於貫孔內之後,且於圖案化導電材料層與金屬層之前,形成一罩蓋層於導電材料層上。罩蓋層覆蓋導電材料層以及介電層的上表面與下表面。圖案化罩蓋層、導電材料層以及金屬層,而形成第一外部線路層以及第二外部線路層。
在本發明的一實施例中,上述的導電結構包括多個第一導電柱、多個導通孔、一第一線路層、一第二線路層、一第三線路層以及一導電連接層。第一導電柱圍繞第一介電材料,而導通孔貫穿第三介電材料。第二線路層位於第一線路層與第三線路層之間。導電連接層連接第一線路層、第二線路層以及第三線路層且圍繞第二介電材料。
在本發明的一實施例中,上述形成導電結構以圍繞第一介電材料、第二介電材料以及第三介電材料的步驟包括:形成一第一基材。第一基材包括一第一基底、第一介電材料以及第一導電柱。第一介電材料以及第一導電柱貫穿第一基底,且第一導電柱位於第一基底與第一介電材料之間。形成一第二基材。第二基材包括一第二基底、第二介電材料、第三介電材料、第一線路層、第二線路層、第三線路層、導電連接層、導通孔以及一開口。第二基底具有彼此相對的一第一表面與一第二表面。第一線路層與第二線路層分別位於第一表面與第二表面上。第三介電材料位於第二基底的第二表面上,而第三線路層位於第三介電材料上。導通孔電性連接第二線路層與第三線路層。開口貫穿第二基底與第三介電材料。導電連接層覆蓋開口的內壁且電性連接第一線路層、第二線路層及第三線路層。第二介電材料填滿開口。
在本發明的一實施例中,上述形成導通孔結構以至少貫穿第一介電材料與第二介電材料的步驟包括:形成一貫孔,以貫穿第一介電材料以及第二介電材料。形成一導電材料層,以覆蓋貫孔的內壁。
在本發明的一實施例中,上述形成第一外部線路層與第二外部線路層分別於第一介電材料上與第三介電材料上的步驟包括:壓合第一介電材料、第二介電材料以及第三介電材料時,同時壓合一金屬層於第一基材上。形成導電材料層時,導電材料層還延伸覆蓋於金屬層與第三線路層上。圖案化導電材料層以及金屬層,而形成第一外部線路層與第二外部線路層。
在本發明的一實施例中,上述的電路板的製作方法,還包括:形成導電材料層之後,且於圖案化導電材料層與金屬層之前,填充一介電層於貫孔內。介電層填滿貫孔,且介電層彼此相對的一上表面與一下表面分別切齊於導電材料層的一頂表面與一底表面。
在本發明的一實施例中,上述的電路板的製作方法,還包括:於填充介電層於貫孔內之後,且於圖案化導電材料層與金屬層之前,形成一罩蓋層於導電材料層上。罩蓋層覆蓋導電材料層以及介電層的上表面與下表面。圖案化罩蓋層、導電材料層以及金屬層,而形成第一外部線路層以及第二外部線路層。
本發明的電子裝置,包括一電路板以及一電子元件。電路板包括一第一介電材料、一第二介電材料、一第三介電材料、一第一外部線路層、一第二外部線路層、多個導電結構以及一導通孔結構。第二介電材料位於第一介電材料與第三介電材料之間,且第一介電材料的介電常數不同於第二介電材料的介電常數以及第三介電材料的介電常數。第一外部線路層配置於第一介電材料上。第二外部線路層配置於第三介電材料上。導通孔結構至少貫穿第一介電材料與第二介電材料,且電性連接至第一外部線路層與第二外部線路層而定義出一訊號路徑。導電結構彼此電性連接且圍繞第一介電材料、第二介電材料以及第三介電材料。導電結構電性連接第一外部線路層與第二外部線路層而定義出一接地路徑。接地路徑環繞訊號路徑。電子元件電性連接電路板。
基於上述,在本發明的電路板的設計中,導通孔結構電性連接至第一外部線路層與第二外部線路層而定義出訊號路徑,而導電結構彼此電性連接且電性連接第一外部線路層與第二外部線路層而定義出接地路徑,其中接地路徑環繞訊號路徑。藉此,可形成良好的高頻高速訊號迴路,且後續在積體電路與天線的應用上,亦可解決同一平面訊號干擾的問題,可降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。此外,本發明的導通孔結構至少貫穿第一介電材料與第二介電材料,意即在導電通孔結構的周圍設置不同介電常數的介電材料,可提高訊號傳輸速率與減少訊號傳輸損失。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1E是依照本發明的一實施例的一種電路板的製作方法的剖面示意圖。圖1F是圖1E的電路板的俯視示意圖。關於本實施例的電路板的製作方法,首先,請參考圖1A,提供第一金屬層110、第一基材120、第二基材130、第三基材140以及第二金屬層150。第一基材120包括第一基底122、第一導電柱124以及第一介電材料126。第一介電材料126以及第一導電柱124貫穿第一基底122,且第一導電柱124位於第一基底122與第一介電材料126之間,其中第一導電柱124圍繞第一介電材料126。提供第一基材120的步驟包括先提供第一基底122,其中第一基底122於此時處於B階段狀態,意即尚未完全固化。第一基底122的材質例如是環氧數酯(Epoxy)、鐵氟龍(PTFE)、聚苯醚(Polyphenylene Ether, PPE)、聚醯亞胺(Polyimide, PI)、BT樹脂(Bismaleimide Triazine, BT)、酚醛樹脂(Phenolic Novolac, PN)、碳氫化合物(Hydrocarbon),但不以此為限。接著,可於第一基底122的相對兩側貼附離型膜,其中離型膜的材質如是聚酯聚合物(PET)。接著,對第一基底122進行外型切割(routing),而形成通孔。接著,填入第一介電材料126於通孔內,此時第一介電材料126的相對兩側分別對齊於離型膜。接著,對第一介電材料126進行鑽孔程序,而形成通孔,其中鑽孔程序例如是雷射鑽孔或機械鑽孔或衝壓(punching),但不以此為限。最後,以印刷(printing)或注入(injection)的方式,於通孔內填充導電膠材,而形成圍繞第一介電材料126的第一導電柱124。之後,移除貼附在第一基底122相對兩側的離型膜,而使第一導電柱124與第一介電材料126的相對兩表面分別突出於第一基底122的相對兩表面,而完成第一基材120的製作。
再者,第二基材130包括第二基底132、第二介電材料135、第一線路層134、第二線路層136以及導電連接層138。第二基底132具有彼此相對的第一表面131與第二表面133以及開口139,其中開口139貫穿第二基底132。第一線路層134與第二線路層136分別位於第一表面131與第二表面133上。導電連接層138覆蓋開口139的內壁且電性連接第一線路層134與第二線路層136。第二介電材料135填滿開口139,且導電連接層138圍繞第二介電材料135。第三基材140包括第三基底142、第二導電柱144以及第三介電材料146。第三介電材料146以及第二導電柱144貫穿第三基底142,且第二導電柱144位於第三基底142與第三介電材料146之間,其中第二導電柱144圍繞第三介電材料146。此處,第三基材140的製作方法與第一基材120的製作方法相同,請參考上述第一基材120的製作方法,於此不再贅述。須說明的是,上述的第一導電柱124、第二導電柱144、第一線路層134、第二線路層136以及導電連接層138可視為多個導電結構,而至此已形成圍繞第一介電材料126、第二介電材料135以及第三介電材料146的多個導電結構。此處,第一金屬層110、第一基材120、第二基材130、第三基材140以及第二金屬層150可視為複合式印刷電路板(composite PCB),其中第一金屬層110與第二金屬層150例如是銅箔層,但不以此為限。
接著,請參考圖1B,進行熱壓合程序,以壓合第一金屬層110、第一基材120、第二基材130、第三基材140以及第二金屬層150。由於是採用熱壓合的製程,因此此時的第一基材120的第一基底122以及第三基材140的第三基底142會由原來的B階段狀態轉變成C階段狀態,意即呈現完全固化狀態,而使第一金屬層110、第二基材130以及第二金屬層150連接至第一基材120與第三基材150上。此時,第二介電材料135位於第一介電材料126與第三介電材料146之間。較佳地,第一介電材料126的介電常數不同於第二介電材料135的介電常數以及第三介電材料146的介電常數。導電結構(即第一導電柱124、第一線路層134、導電連接層138、第二線路層136及第二導電柱144)彼此電性連接且連接至第一金屬層110與第二金屬層150。
進一步來說,在本實施例中,第一基底122與第三基底142可以使用一般介電材料,其中第一基底122的介電常數與第三基底142的介電常數可分別高於3.6,而第一基底122的介電損耗(Df)與第三基底142的介電損耗則分別低於0.02,藉此提供適當的阻抗匹配。再者,第一介電材料126的介電常數與第三介電材料146的介電常數,較佳地,分別低於3.2,且第一介電材料126的介電損耗(Df)與第三介電材料146的介電損耗分別大於0且小於0.006,藉此除了提供適當的絕緣性與阻抗匹配外,還能降低介電耗損。此外,第二介電材料135的介電常數低於3.4,而第二介電材料135的介電損耗(Df)則大於0且小於0.008,以提供適當的絕緣性與阻抗匹配外,還可降低介電耗損。至此,已完成壓合第一介電材料126、第二介電材料135以及第三介電材料146的步驟。
接著,請參考圖1C,形成貫孔162,以貫穿第一介電材料126、第二介電材料135以及第三介電材料146。接著,請參考圖1D,形成導電材料層163,以覆蓋貫孔162的內壁,其中導電材料層163還延伸覆蓋於第一金屬層110與第二金屬層150上。
之後,請同時參考圖1D與圖1E,圖案化導電材料層163、第一金屬層110以及第二金屬層150,而形成於第一基材120上的第一外部線路層110a、形成於第三基材140上的第二外部線路層150a以及形成貫穿第一介電材料126、第二介電材料135以及第三介電材料146的導通孔結構160a。第一外部線路層110a形成於第一基材120的第一基底122、第一導電柱124以及第一介電材料126上,且電性連接第一導電柱124與導通孔結構160a。第二外部線路層150a形成於第三基材140的第三基底142、第二導電柱144以及第三介電材料146上,且電性連接第二導電柱144與導通孔結構160a。特別地,第一外部線路層110a、第二外部線路層150a以及導通孔結構160a電性連接而定義出訊號路徑L11。導電結構電性連接第一外部線路層110a與第二外部線路層150a而定義出接地路徑L12,其中接地路徑L12環繞訊號路徑L11。至此,已完成電路板100a的製作。
在結構上,請同時參考圖1E以及圖1F,本實施例的電路板100a包括第一介電材料126、第二介電材料135、第三介電材料146、第一外部線路層110a、第二外部線路層150a、多個導電結構以及導通孔結構160a。第二介電材料135位於第一介電材料126與第三介電材料146之間,且第一介電材料126的介電常數不同於第二介電材料135的介電常數以及第三介電材料146的介電常數。第一外部線路層110a配置於第一介電材料126上。第二外部線路層150a配置於第三介電材料146上。導通孔結構160a貫穿第一介電材料126、第二介電材料135以及第三介電材料146,且電性連接至第一外部線路層110a與第二外部線路層150a而定義出訊號路徑L11。導通孔結構160a包括貫孔162以及導電材料層164。貫孔162貫穿第一介電材料126、第二介電材料135以及第三介電材料146。導電材料層164覆蓋貫孔162的內壁且電性連接第一外部線路層110a與第二外部線路層150a。導電結構包括第一導電柱124、第二導電柱144、第一線路層134、第二線路層136以及導電連接層138,其中導電結構彼此電性連接且圍繞第一介電材料126、第二介電材料135以及第三介電材料146。導電結構電性連接第一外部線路層110a與第二外部線路層150a而定義出接地路徑L12。接地路徑L12環繞訊號路徑L11。
詳細說,本實施例的電路板100a還包括第一基材120、第二基材130以及第三基材140。第一基材120包括第一基底122、第一介電材料126以及第一導電柱124。第一介電材料126以及第一導電柱124貫穿第一基底122,且第一導電柱124位於第一基底122與第一介電材料126之間,其中第一導電柱124圍繞第一介電材料126。第二基材130包括第二基底132、第二介電材料135、第一線路層134、第二線路層136以及導電連接層138。第二基底132具有彼此相對的第一表面131與第二表面133以及開口139,且開口139貫穿第二基底132。第一線路層134與第二線路層136分別位於第一表面131與第二表面133上。導電連接層138覆蓋開口139的內壁且電性連接第一線路層134與第二線路層136。第二介電材料135填滿開口139,且導電連接層138圍繞第二介電材料135。第三基材140包括第三基底142、第三介電材料146以及第二導電柱144。第三介電材料146以及第二導電柱144貫穿第三基底142,且第二導電柱144位於第三基底142與第三介電材料146之間,其中第二導電柱144圍繞第三介電材料146。
此外,本實施例的第一外部線路層110a包括第一訊號線路115與第一接地線路117。第二外部線路層150a包括第二訊號線路155與第二接地線路157。第一訊號線路115、導通孔結構160a以及第二訊號線路155定義出訊號路徑L11。第一接地線路117、第一導電柱124、第一線路層134、導電連接層138、第二線路層136、第二導電柱144以及第二接地線路157定義出接地路徑L12。由於訊號路徑L11被接地路徑L12所環繞且呈封閉性包圍,因此可形成良好的高頻高速迴路。此外,訊號路徑L11的兩側分別接地路徑L12的兩側位於同一平面上,且由於本實施例的電路板100a具有第一導電柱124及第二導電柱144的設置可將屏蔽缺口補起來,而形成完整的屏蔽,可有效的降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
簡言之,本實施例由第一訊號線路115、導通孔結構160a以及第二訊號線路155所定義出訊號路徑L11被由第一接地線路117、第一導電柱124、第一線路層134、導電連接層138、第二線路層136、第二導電柱144以及第二接地線路157所定義出接地路徑L12環繞包圍住。意即,可傳輸5G等高頻高速訊號的訊號路徑L11的周圍設置封閉性佳的接地路徑L12,藉此可形成良好的高頻高速迴路,而使得本實施例的電路板100a可具有較佳的訊號完整性。此處,所述的高頻是指頻率大於1GHz;而所述的高速是指資料傳輸的速度大於100Mbps。再者,一般皆知,高頻電路講求的是傳輸訊號的速度與品質,而影響這兩項的主要因素是傳輸材料的電氣特性,即材料介電常數( Dk )與介電損耗( Df )。藉由降低基材的介電常數和介電損耗,可有效地縮短訊號延遲( Signal Propagation Delay Time ),並可提高訊號傳輸速率與減少訊號傳輸損失( Signal Transmission Loss )。
由於本實施例僅在貫孔162的周圍設置價格較昂貴的第一介電材料126、第二介電材料135以及第三介電材料146,相較於以往整個基材都採用此介電材料而言,本實施例可有效的可減少介電材料的使用量,可有效地降低成本,並可提高訊號傳輸速率與減少訊號傳輸損失。再者,本實施例所提供的第一基材120、第二基材130以及第三基材140為線路板完成品,而第一金屬層110與第二金屬層150則屬於半成品,且以壓合的方式將第一金屬層110、第一基材120、第二基材130、第三基材140及第二金屬層150整合在一起。導通孔結構160a、第二基材130的導電連接層138及第二介電材料135定義出同軸穿孔(coaxial via),其中第二介電材料135位於導通孔結構160a與導電連接層138之間。相較於現有技術中以壓合絕緣層的增層法方式來阻絕同軸穿孔的內部導體層與外部導體層而言,本實施例的電路板100a的製作方法可避免產生阻抗不匹配而影響高頻訊號的完整性的問題。此外,由於本實施例不是採用壓合絕緣層的增層法來增加電路板的層數,因此不會採用導通孔的疊孔設計來導通相鄰的結構層。因此,本實施例的電路板100a的製作方法除了可以克服導通孔的能量損耗之外,還可以避免疊孔的熱應力可靠度不佳的問題。
在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例,下述實施例不再重複贅述。
圖2A至圖2B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。請同時參考圖1D以及圖2A,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:在圖1D形成導電材料層163的步驟之後,請參考圖2A,進行塞孔(plugging)程序,填充介電層166於貫孔162內,其中介電層166填滿貫孔162。較佳地,介電層166彼此相對的上表面F1與下表面F2分別切齊於導電材料層163的頂表面S1與底表面S2。若介電層166高於導電材料層153的頂表面S1與底表面S2,則可選擇性地透過研磨的方式,而使介電層166的上表面F1與下表面F2分別切齊於導電材料層163的頂表面S1與底表面S2,藉此維持較佳的平整度。此處,介電層166的材質例如是樹脂,可視為塞孔劑,或者是,介電常數高於3.6且介電損耗低於0.05的介電材料。
之後,請同時參考圖2A與圖2B,進行微影程序,以圖案化導電材料層163、第一金屬層110以及第二金屬層150,而形成第一外部線路層110b與第二外部線路層150b。第一外部線路層110b位於第一基材120的第一基底122上且具有頂表面S1,而第二外部線路層150b位於第三基材140的第三基底142上且具有底表面S2。介電層166彼此相對的上表面F1與下表面F2分別切齊於第一外部線路層110b的頂表面S1與第二外部線路層150b的底表面S2。此處,導通孔結構160b包括貫孔162、導電材料層164以及位於貫孔162內的介電層166。至此,已完成電路板100b的製作。
圖3A至圖3B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。請同時參考圖2A以及圖3A,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:在圖2A填充介電層166於貫孔162內的步驟之後,請參考圖3A,形成罩蓋層170於導電材料層163上。罩蓋層170覆蓋導電材料層163以及介電層166的上表面F1與下表面F2。此處,罩蓋層155的材質例如是銅,但不以此為限。之後,請同時參考圖3A與圖3B,進行微影程序,以圖案化罩蓋層170、導電材料層163、第一金屬層110以及第二金屬層150,而形成第一外部線路層110c以及第二外部線路層150c。第一外部線路層110c與第二外部線路層150c分別覆蓋介電層166彼此相對的上表面F1與下表面F2。至此,已完成電路板100c的製作。
圖4A至圖4K是依照本發明的另一實施例的另一種電路板的製作方法的剖面示意圖。先同時參考圖1A以及圖4G,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:本實施例沒有上述的第三基材140,且第二基材230也不同於上述的第二基材130。
詳細來說,請先參考圖4A,提供第二基底231、金屬層M1、第二線路層234、第三基底233、第二導電柱238、第三介電材料239及金屬層M2。金屬層M1與第二線路層234分別位於第二基底231的相對兩側,其中金屬層M1例如是銅箔層,而第二線路層234暴露出第二基底231的部分表面。第三介電材料239貫穿第三基底233,而第二導電柱238貫穿第三介電材料239,其中第二導電柱238與第三介電材料239彼此相對的兩表面分別突出於第三基底233相對兩表面。第三基底233位於第二基底231與金屬層M2之間,其中第三基底233於此時處於B階段狀態,意即尚未完全固化。此處,第三基底233、第二導電柱238以及第三介電材料239的製作方法與上述圖1A中的第三基材140的形成方法相同,於此不再贅述。
接著,請參考圖4B,進行熱壓合程序,以壓合第二基底231、第三基底233以及金屬層M2。由於是採用熱壓合的製程,因此此時的第三基底233會由原來的B階段狀態轉變成C階段狀態,意即呈現完全固化狀態,而使第二基底231、第二線路層234以及金屬層M2連接至第三基底233上。此時,第二線路層234透過第二導電柱238電性連接金屬層M2。
接著,請參考圖4C,形成開口H,以貫穿金屬層M1、第二基底231、第二線路層234、第三基底233、第三介電材料239以及金屬層M2。接著,請參考圖4D,形成金屬層M3以覆蓋開口H的內壁以及金屬層M1與金屬層M2上。接著,請參考圖4E,填充第二介電材料237於開口H內,其中第二介電材料237彼此相對的兩表面分別切齊金屬層M3。接著,請同時參考圖4E與圖4F,透過微影製程,以圖案化金屬層M1、M2、M3,而形成位於第二基底231上的第一線路層232、位於第三基底233上的第三線路層236以及連接第一線路層232及第三線路層236的導電連接層235。至此,已完成第二基材230的製作。
接著,請參考圖4G,提供金屬層210、第一基材220以及第二基材230。金屬層210例如是銅箔層,但不以此為限。第一基材220包括第一基底222、第一介電材料226以及第一導電柱224。第一介電材料226以及第一導電柱224貫穿第一基底222,且第一導電柱224位於第一基底222與第一介電材料226之間,其中第一導電柱224圍繞第一介電材料226。此處,第一基材220的形成方式與圖1A中的第一基材120的形成方式相同,於此不再贅述。第二基材230包括第二基底231、第三基底233、第二介電材料237、第三介電材料239、第一線路層232、第二線路層234、第三線路層236、導電連接層235、第二導電柱238以及開口H。第二基底231具有彼此相對的第一表面S3與第二表面S4。第一線路層232與第二線路層234分別位於第一表面S3與第二表面S4上,其中第二線路層234位於第一線路層232與第三線路層236之間。第三基底233與第三介電材料239位於第二基底231的第二表面S4上,而第三線路層236位於第三基底233與第三介電材料239上。第二導電柱238電性連接第二線路層234與第三線路層236,其中第二導電柱238圍繞第三介電材料239。開口H貫穿第二基底231與第三介電材料239。導電連接層235覆蓋開口H的內壁且電性連接第一線路層232、第二線路層234及第三線路層236。第二介電材料237填滿開口H,且導電連接層235圍繞第二介電材料237。須說明的是,上述的第一導電柱224、第二導電柱238、第一線路層232、第二線路層234、第三線路層236以及導電連接層235可視為多個導電結構,而至此已形成圍繞第一介電材料226、第二介電材料237以及第三介電材料239的多個導電結構。此處,金屬層210、第一基材220以及第二基材230可視為複合式印刷電路板。
接著,請參考圖4H,進行熱壓合程序,以壓合金屬層210、第一基材220以及第二基材230。由於是採用熱壓合的製程,因此此時的第一基材220的第一基底222會由原來的B階段狀態轉變成C階段狀態,意即呈現完全固化狀態,而使金屬層210以及第二基材230連接至第一基材220上。
接著,請參考圖4I,形成貫孔242,以貫穿金屬層210、第一介電材料226以及第二介電材料237。接著,請參考圖4J,形成導電材料層243,以覆蓋貫孔242的內壁,其中導電材料層243還延伸覆蓋於金屬層210與第三線路層236上。
之後,請同時參考圖4J與圖4K,圖案化導電材料層243以及金屬層210,而形成於第一基材220上的第一外部線路層210a以及形成於第二基材230上的第二外部線路層250a以及形成貫穿第一介電材料226以及第二介電材料237的導通孔結構240a。第一外部線路層210a形成於第一基材220的第一基底222、第一導電柱224以及第一介電材料226上,且電性連接第一導電柱224與導通孔結構240a。第二外部線路層250a形成於第二基材230的第三線路層236上,且電性連接第三線路層236與導通孔結構240a。特別地,第一外部線路層210a包括第一訊號線路215與第一接地線路217。第二外部線路層250a包括第二訊號線路255與第二接地線路257。第一訊號線路215、導通孔結構240a以及第二訊號線路255定義出訊號路徑L21。第一接地線路217、第一導電柱224、第一線路層232、導電連接層235以及第二接地線路257定義出接地路徑L22,其中接地路徑L22環繞訊號路徑L21。至此,已完成電路板200a的製作。
在結構上,請同時參考圖1E與圖4K,本實施例的電路板200a與上述的電路板100a相似,兩者差異在於:在本實施例中,電路板200a無上述的第三基材140,且導通孔結構240a的貫孔242貫穿第一基材220的第一介電材料226以及第二基材230的第二介電材料237,而導通孔結構240a的導電材料層244覆蓋貫孔242的內壁且電性連接第一外部線路層210a與第二外部線路層250a。詳細來說,電路板200a包括第一外部線路層210a、第一基材220、第二基材230、導通孔結構240a以及第二外部線路層250a。第一基材220包括第一基底222、第一介電材料226以及第一導電柱224。第一介電材料226以及第一導電柱224貫穿第一基底222,且第一導電柱224位於第一基底222與第一介電材料226之間,其中第一導電柱222圍繞第一介電材料226。第二基材230包括第二基底231、第三基底233、第二介電材料237、第三介電材料239、第一線路層232、第二線路層234、第三線路層236、導電連接層235、第二導電柱238以及開口H。第二基底231具有彼此相對的第一表面S3與第二表面S4。第一線路層232與第二線路層234分別位於第一表面S3與第二表面S4上。第三基底233與第三介電材料239位於第二基底231的第二表面S4上。第三線路層236位於第三基底233與第三介電材料239上,且第二線路層234位於第一線路層232與第三線路層236之間。第二導電柱238電性連接第二線路層234與第三線路層236,其中第二導電柱238圍繞第三介電材料239。開口H貫穿第二基底231與第三介電材料239。導電連接層235覆蓋開口H的內壁且電性連接第一線路層232、第二線路層234及第三線路層236。第二介電材料237填滿開口H,且導電連接層235圍繞第二介電材料237。此處,導電結構包括第一導電柱222、第二導電柱238、第一線路層232、第二線路層234、第三線路層236以及導電連接層235。
簡言之,本實施例由第一訊號線路215、導通孔結構240a以及第二訊號線路255所定義出的訊號路徑L21被由第一接地線路217、第一導電柱224、第一線路層232、導電連接層235以及第二接地線路257所定義出的接地路徑L22 環繞包圍住。意即,可傳輸5G等高頻高速訊號的訊號路徑L21的周圍設置封閉性佳的接地路徑L22,藉此可形成良好的高頻高速迴路,而使得本實施例的電路板200a可具有較佳的訊號完整性。此外,導通孔結構240a、第二基材230的導電連接層235及第二介電材料237定義出同軸穿孔(coaxial via),其中第二介電材料237位於導通孔結構240a與導電連接層235之間。相較於現有技術中以壓合絕緣層的增層法方式來阻絕同軸穿孔的內部導體層與外部導體層而言,本實施例的電路板200a的製作方法可避免產生阻抗不匹配而影響高頻訊號的完整性的問題。
圖5A至圖5B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。請同時參考圖4J以及圖5A,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:在4J形成導電材料層243的步驟之後,請參考圖5A,進行塞孔(plugging)程序,填充介電層246於貫孔242內,其中介電層246填滿貫孔242。較佳地,介電層246彼此相對的上表面F3與下表面F4分別切齊於導電材料層243的頂表面S5與底表面S6。若介電層246高於導電材料層243的頂表面S5與底表面S6,則可選擇性地透過研磨的方式,而使介電層246的上表面F3與下表面F4分別切齊於導電材料層243的頂表面S5與底表面S6。此處,介電層246的材質例如是樹脂,可視為塞孔劑,或者是,介電常數高於3.6且介電損耗低於0.05的介電材料。
之後,請同時參考圖5A與圖5B,進行微影程序,以圖案化導電材料層243以及金屬層210,而形成第一外部線路層210b與第二外部線路層250b。第一外部線路層210b位於第一基材220的第一基底222上且具有頂表面S5,而第二外部線路層250b位於第二基材230的第三線路層236上且具有底表面S6。介電層246彼此相對的上表面F3與下表面F4分別切齊於第一外部線路層210b的頂表面S5與第二外部線路層250b的底表面S6。此處,導通孔結構240b包括貫孔242、導電材料層244以及位於貫孔242內的介電層246。至此,已完成電路板200b的製作。
圖6A至圖6B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。請同時參考圖5A以及圖6A,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:在圖5A填充介電層246於貫孔242內的步驟之後,請參考圖6A,形成罩蓋層260於導電材料層243上。罩蓋層260覆蓋導電材料層243以及介電層246的上表面F3與下表面F4。此處,罩蓋層260的材質例如是銅,但不以此為限。之後,請同時參考圖6A與圖6B,進行微影程序,以圖案化罩蓋層260、導電材料層243以及金屬層210,而形成第一外部線路層210c以及第二外部線路層250c。第一外部線路層210c與第二外部線路層250c分別覆蓋介電層246彼此相對的上表面F3與下表面F4。至此,已完成電路板200c的製作。
圖7A至圖7L是依照本發明的另一實施例的另一種電路板的製作方法的剖面示意圖。先同時參考圖1A以及圖7H,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:本實施例沒有上述的第三基材140,且第二基材330也不同於上述的第二基材130。
詳細來說,請先參考圖7A,提供第二基底331、金屬層M4、第二線路層334、第三介電材料333以及金屬層M5。金屬層M4與第二線路層334分別位於第二基底331的相對兩側,其中第二線路層334暴露出第二基底331的部分表面。金屬層M5配置於第三介電材料333上,且完全覆蓋第三介電材料333的一側表面。第三介電材料333位於第二基底331與金屬層M5之間,其中第三介電材料333於此時處於B階段狀態,意即尚未完全固化。接著,請參考圖7B,進行熱壓合程序,以壓合第二基底331以及第三介電材料333。由於是採用熱壓合的製程,因此此時的第三介電材料333會由原來的B階段狀態轉變成C階段狀態,意即呈現完全固化狀態,而使第二基底331、第二線路層334以及金屬層M5連接至第三介電材料333上。
接著,請參考圖7C,形成開口H’,以貫穿金屬層M4、第二基底331、第二線路層334、第三介電材料333以及金屬層M5。接著,請參考圖7D,形成通孔T以貫穿金屬層M5及第三介電材料333而暴露出部分第二線路層334。接著,請參考圖7E,形成金屬層M6以覆蓋開口H’的內壁、金屬層M4與金屬層M5上,且填滿通孔T。接著,請參考圖7F,填充第二介電材料337於開口H’內,其中第二介電材料337彼此相對的兩表面分別切齊金屬層M6。接著,請同時參考圖7F與圖7G,透過微影製程,以圖案化金屬層M4、M5、M6,而形成位於第二基底331上的第一線路層332、位於第三介電材料333上的第三線路層336、連接第一線路層332及第三線路層336的導電連接層335以及連接第二線路層334與第三線路層336的導通孔338。至此,已完成第二基材330的製作。
接著,請參考圖7H,提供金屬層310、第一基材320以及第二基材330。第一基材320包括第一基底322、第一介電材料326以及第一導電柱324。第一介電材料326以及第一導電柱324貫穿第一基底322,且第一導電柱324位於第一基底322與第一介電材料326之間,其中第一導電柱324圍繞第一介電材料326。此處,第一基材320的形成方式與圖1A中的第一基材120的形成方式相同,於此不再贅述。第二基材330包括第二基底331、第二介電材料337、第三介電材料333、第一線路層332、第二線路層334、第三線路層336、導電連接層335、導通孔338以及開口H’。第二基底331具有彼此相對的第一表面S7與第二表面S8。第一線路層332與第二線路層334分別位於第一表面S7與第二表面S8上。第二線路層334位於第一線路層332與第三線路層336之間。第三介電材料333位於第二基底331的第二表面S8上,而第三線路層336位於第三介電材料333上。導通孔338貫穿第三介電材料333且電性連接第二線路層334與第三線路層336。開口H’貫穿第二基底331與第三介電材料333。導電連接層335覆蓋開口H’的內壁且電性連接第一線路層332、第二線路層334及第三線路層336。第二介電材料337填滿開口H’ ,且導電連接層335圍繞第二介電材料333。須說明的是,上述的第一導電柱324、導通孔338、第一線路層332、第二線路層334、第三線路層336以及導電連接層335可視為多個導電結構,而至此已形成圍繞第一介電材料326、第二介電材料337以及第三介電材料333的多個導電結構。此處,提供金屬層310、第一基材320以及第二基材330可視為複合式印刷電路板。
接著,請參考圖7I,進行熱壓合程序,以壓合金屬層310、第一基材320以及第二基材330。由於是採用熱壓合的製程,因此此時的第一基材320的第一基底322會由原來的B階段狀態轉變成C階段狀態,意即呈現完全固化狀態,而使金屬層310以及第二基材330連接至第一基材320上。
接著,請參考圖7J,形成貫孔242,以貫穿金屬層310、第一介電材料326以及第二介電材料337。接著,請參考圖7K,形成導電材料層343,以覆蓋貫孔342的內壁,其中導電材料層343還延伸覆蓋於金屬層310與第三線路層336上。
之後,請同時參考圖7K與圖7L,圖案化導電材料層343以及金屬層310,而形成於第一基材320上的第一外部線路層310a以及形成於第二基材330上的第二外部線路層350a以及形成貫穿第一介電材料326以及第二介電材料337的導通孔結構340a。第一外部線路層310a形成於第一基材320的第一基底322、第一導電柱324以及第一介電材料326上,且電性連接第一導電柱324與導通孔結構340a。第二外部線路層350a形成於第二基材330的第三線路層336上,且電性連接第三線路層336與導通孔結構340a。特別地,第一外部線路層310a包括第一訊號線路315與第一接地線路317。第二外部線路層350a包括第二訊號線路355與第二接地線路357。第一訊號線路315、導通孔結構340a以及第二訊號線路355定義出訊號路徑L31。第一接地線路317、第一導電柱324、第一線路層332、導電連接層335以及第二接地線路357定義出接地路徑L32,其中接地路徑L32環繞訊號路徑L31。至此,已完成電路板300a的製作。
在結構上,請同時參考圖1E與圖7L,本實施例的電路板300a與上述的電路板100a相似,兩者差異在於:在本實施例中,電路板300a無上述的第三基材140,且導通孔結構340a的貫孔342貫穿第一基材320的第一介電材料326以及第二基材330的第二介電材料337,而導通孔結構340a的導電材料層344覆蓋貫孔342的內壁且電性連接第一外部線路層310a與第二外部線路層350a。詳細來說,電路板300a包括第一外部線路層310a、第一基材320、第二基材330、導通孔結構340a以及第二外部線路層350a。第一基材320包括第一基底322、第一介電材料326以及第一導電柱324。第一介電材料326以及第一導電柱324貫穿第一基底322,且第一導電柱324位於第一基底322與第一介電材料326之間,其中第一導電柱324圍繞第一介電材料326。第二基材330包括第二基底331、第二介電材料337、第三介電材料333、第一線路層332、第二線路層334、第三線路層336、導電連接層335、導通孔338以及開口H’。第二基底331具有彼此相對的第一表面S7與第二表面S8。第一線路層332與第二線路層334分別位於第一表面S7與第二表面S8上。第二線路層334位於第一線路層332與第三線路層336之間。第三介電材料333位於第二基底331的第二表面S8上。第三線路層336位於第三介電材料333上。導通孔338貫穿第三介電材料333且電性連接第二線路層334與第三線路層336。開口H’貫穿第二基底331與第三介電材料333。導電連接層335覆蓋開口H’的內壁且電性連接第一線路層332、第二線路層334及第三線路層336。第二介電材料337填滿開口H’ ,且導電連接層335圍繞第二介電材料337。 此處,導電結構包括第一導電柱324、導通孔338、第一線路層332、第二線路層334、第三線路層336以及導電連接層335。
簡言之,本實施例由第一訊號線路315、導通孔結構340a以及第二訊號線路355所定義出的訊號路徑L31被由第一接地線路317、第一導電柱324、第一線路層332、導電連接層335以及第二接地線路357所定義出的接地路徑L32 環繞包圍住。意即,可傳輸5G等高頻高速訊號的訊號路徑L31的周圍設置封閉性佳的接地路徑L32,藉此可形成良好的高頻高速迴路,而使得本實施例的電路板300a可具有較佳的訊號完整性。此外,導通孔結構340a、第二基材330的導電連接層335及第二介電材料337定義出同軸穿孔(coaxial via),其中第二介電材料337位於導通孔結構340a與導電連接層335之間。相較於現有技術中以壓合絕緣層的增層法方式來阻絕同軸穿孔的內部導體層與外部導體層而言,本實施例的電路板300a的製作方法可避免產生阻抗不匹配而影響高頻訊號的完整性的問題。
圖8A至圖8B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。請同時參考圖7K以及圖8A,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:在7K形成導電材料層343的步驟之後,請參考圖8A,進行塞孔(plugging)程序,填充介電層346於貫孔342內,其中介電層346填滿貫孔342。較佳地,介電層346彼此相對的上表面F5與下表面F6分別切齊於導電材料層343的頂表面S9與底表面S10。若介電層346高於導電材料層343的頂表面S9與底表面S10,則可選擇性地透過研磨的方式,而使介電層346的上表面F5與下表面F6分別切齊於導電材料層343的頂表面S9與底表面S10。此處,介電層346的材質例如是樹脂,可視為塞孔劑,或者是,介電常數高於3.6且介電損耗低於0.05的介電材料,藉此提供絕緣性與適當的阻抗匹配。
之後,請同時參考圖8A與圖8B,進行微影程序,以圖案化導電材料層343以及金屬層310,而形成第一外部線路層310b與第二外部線路層350b。第一外部線路層310b位於第一基材320的第一基底322上且具有頂表面S9,而第二外部線路層350b位於第二基材330的第三線路層336上且具有底表面S10。介電層346彼此相對的上表面F5與下表面F6分別切齊於第一外部線路層310b的頂表面S9與第二外部線路層350b的底表面S10。此處,導通孔結構340b包括貫孔342、導電材料層344以及位於貫孔342內的介電層346。至此,已完成電路板300b的製作。
圖9A至圖9B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。請同時參考圖8A以及圖9A,本實施例的電路板的製作方法與上述的電路板的製作方法相似,兩者差異在於:在圖8A填充介電層346於貫孔342內的步驟之後,請參考圖9A,形成罩蓋層360於導電材料層343上。罩蓋層360覆蓋導電材料層343以及介電層346的上表面F5與下表面F6。此處,罩蓋層360的材質例如是銅,但不以此為限。之後,請同時參考圖9A與圖9B,進行微影程序,以圖案化罩蓋層360、導電材料層343以及金屬層310,而形成第一外部線路層310c以及第二外部線路層350c。第一外部線路層310c與第二外部線路層350c分別覆蓋介電層346彼此相對的上表面F5與下表面F6。至此,已完成電路板300c的製作。
圖10A至10C是依照本發明的多個實施例的多種電子裝置的剖面示意圖。請先參考圖10A,在本實施例中,電子裝置10a包括上述例如是圖3B的電路板100c以及電子元件400,其中電子元件400電性連接電路板100c,且電子元件400包括多個接墊410。此外,本實施例的電子裝置10a還包括多個連接件500,配置於電路板100c的第二外部線路層150c與電子元件400的接墊410之間,其中電子元件400透過連接件500與電路板100c電性連接。此處,連接件500例如是銲球,但不以此為限。在應用上,可在電路板100c相對於電子元件400的另一側上設置天線結構,並使天線結構與電路板100c的第一外部線路層110c電性連接。在積體電路與天線的應用上,本實施例的電路板100c可解決同一平面訊號干擾的問題,可降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
接著,請參考圖10B,在本實施例中,電子裝置10b包括上述例如是圖6B的電路板200c以及電子元件400,其中電子元件400電性連接電路板200c,且電子元件400包括多個接墊410。此外,本實施例的電子裝置10b還包括多個連接件500,配置於電路板200c的第二外部線路層250c與電子元件400的接墊410之間,其中電子元件400透過連接件500與電路板200c電性連接。此處,連接件500例如是銲球,但不以此為限。在應用上,可在電路板200c相對於電子元件400的另一側上設置天線結構,並使天線結構與電路板200c的第一外部線路層210c電性連接。在積體電路與天線的應用上,本實施例的電路板200c可解決同一平面訊號干擾的問題,可降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
最後,請參考圖10C,在本實施例中,電子裝置10c包括上述例如是圖9B的電路板300c以及電子元件400,其中電子元件400電性連接電路板300c,且電子元件400包括多個接墊410。此外,本實施例的電子裝置10c還包括多個連接件500,配置於電路板300c的第二外部線路層350c與電子元件400的接墊410之間,其中電子元件400透過連接件500與電路板300c電性連接。此處,連接件500例如是銲球,但不以此為限。在應用上,可在電路板300c相對於電子元件400的另一側上設置天線結構,並使天線結構與電路板300c的第一外部線路層310c電性連接。在積體電路與天線的應用上,本實施例的電路板300c可解決同一平面訊號干擾的問題,可降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。
綜上所述,在本發明的電路板的設計中,導通孔結構電性連接至第一外部線路層與第二外部線路層而定義出訊號路徑,而導電結構彼此電性連接且電性連接第一外部線路層與第二外部線路層而定義出接地路徑,其中接地路徑環繞訊號路徑。藉此,可形成良好的高頻高速訊號迴路,且後續在積體電路與天線的應用上,亦可解決同一平面訊號干擾的問題,可降低訊號能量損失及減少雜訊干擾,進而可提升訊號傳輸可靠度。此外,本發明的導通孔結構至少貫穿第一介電材料與第二介電材料,意即在導電通孔結構的周圍設置不同介電常數的介電材料,可提高訊號傳輸速率與減少訊號傳輸損失。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10a、10b、10c:電子裝置
100a、100b、100c、200a、200b、200c、300a、300b、300c:電路板
110:第一金屬層
110a、110b、110c、210a、210b、210c、310a、310b、310c:第一外部線路層
115、215、315:第一訊號線路
117、217、317:第一接地線路
120、220、320:第一基材
122、222、322:第一基底
124、224、324:第一導電柱
126、226、326:第一介電材料
130、230、330:第二基材
131、S3、S7:第一表面
132、231、331:第二基底
133、S4、S8:第二表面
134、232、332:第一線路層
135、237、337:第二介電材料
136、234、334:第二線路層
138、235、335:導電連接層
139、H、H’:開口
140:第三基材
142、233:第三基底
144、238:第二導電柱
146、239、333:第三介電材料
150:第二金屬層
150a、150b、150c、250a、250b、250c、350a、350b、350c:第二外部線路層
155、255、355:第二訊號線路
157、257、35:第二接地線路
160a、240a、240b、340a、340b:導通孔結構
162、242、342:貫孔
163、164、243、244、343、344:導電材料層
166、246、346:介電層
170、260、360:罩蓋層
236、336:第三線路層
338:導通孔
400:電子元件
410:接墊
500:連接件
F1、F3、F5:上表面
F2、F4、F6:下表面
L11、L21、L31:訊號路徑
L12、L22、L32:接地路徑
M1、M2、M3、M4、M5、M6、210、310:金屬層
S1、S5、S9:頂表面
S2、S6、S10:底表面
T:通孔
圖1A至圖1E是依照本發明的一實施例的一種電路板的製作方法的剖面示意圖。
圖1F是圖1E的電路板的俯視示意圖。
圖2A至圖2B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。
圖3A至圖3B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。
圖4A至圖4K是依照本發明的另一實施例的另一種電路板的製作方法的剖面示意圖。
圖5A至圖5B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。
圖6A至圖6B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。
圖7A至圖7L是依照本發明的另一實施例的另一種電路板的製作方法的剖面示意圖。
圖8A至圖8B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。
圖9A至圖9B是依照本發明的另一實施例的另一種電路板的製作方法的局部步驟的剖面示意圖。
圖10A至10C是依照本發明的多個實施例的多種電子裝置的剖面示意圖。
100a:電路板
110a:第一外部線路層
115:第一訊號線路
117:第一接地線路
120:第一基材
122:第一基底
124:第一導電柱
126:第一介電材料
130:第二基材
131:第一表面
132:第二基底
133:第二表面
134:第一線路層
135:第二介電材料
136:第二線路層
138:導電連接層
139:開口
140:第三基材
142:第三基底
144:第二導電柱
146:第三介電材料
150a:第二外部線路層
155:第二訊號線路
157:第二接地線路
160a:導通孔結構
162:貫孔
164:導電材料層
L11:訊號路徑
L12:接地路徑
Claims (43)
- 一種電路板,包括:一第一介電材料、一第二介電材料、一第三介電材料、一第一外部線路層、一第二外部線路層、多個導電結構以及一導通孔結構,其中 該第二介電材料位於該第一介電材料與該第三介電材料之間,且該第一介電材料的介電常數不同於該第二介電材料的介電常數以及該第三介電材料的介電常數; 該第一外部線路層配置於該第一介電材料上; 該第二外部線路層配置於該第三介電材料上; 該導通孔結構至少貫穿該第一介電材料與該第二介電材料,且電性連接至該第一外部線路層與該第二外部線路層而定義出一訊號路徑;以及 該些導電結構彼此電性連接且圍繞該第一介電材料、該第二介電材料以及該第三介電材料,該些導電結構電性連接該第一外部線路層與該第二外部線路層,而定義出一接地路徑,其中該接地路徑環繞該訊號路徑。
- 如請求項1所述的電路板,其中該些導電結構包括多個第一導電柱、多個第二導電柱、一第一線路層、一第二線路層以及一導電連接層,該些第一導電柱圍繞該第一介電材料,該些第二導電柱圍繞該第三介電材料,而該導電連接層連接該第一線路層與該第二線路層且圍繞該第二介電材料。
- 如請求項2所述的電路板,更包括: 一第一基材,包括一第一基底、該第一介電材料以及該些第一導電柱,該第一介電材料以及該些第一導電柱貫穿該第一基底,且該些第一導電柱位於該第一基底與該第一介電材料之間; 一第二基材,包括一第二基底、該第二介電材料、該第一線路層、該第二線路層以及該導電連接層,該第二基底具有彼此相對的一第一表面與一第二表面以及一開口,該開口貫穿該第二基底,該第一線路層與該第二線路層分別位於該第一表面與該第二表面上,該導電連接層覆蓋該開口的內壁且電性連接該第一線路層與該第二線路層,而該第二介電材料填滿該開口;以及 一第三基材,包括一第三基底、該第三介電材料以及該些第二導電柱,該第三介電材料以及該些第二導電柱貫穿該第三基底,且該些第二導電柱位於該第三基底與該第三介電材料之間。
- 如請求項3所述的電路板,其中該第一外部線路層包括一第一訊號線路與一第一接地線路,而該第二外部線路層包括一第二訊號線路與一第二接地線路,該第一訊號線路、該導通孔結構以及該第二訊號線路定義出該訊號路徑,該第一接地線路、該些第一導電柱、該第一線路層、該導電連接層、該第二線路層、該些第二導電柱以及該第二接地線路定義出該接地路徑。
- 如請求項3所述的電路板,其中該導通孔結構包括一貫孔以及一導電材料層,該貫孔貫穿該第一介電材料、該第二介電材料以及該第三介電材料,而該導電材料層覆蓋該貫孔的內壁且電性連接該第一外部線路層與該第二外部線路層。
- 如請求項5所述的電路板,其中該導通孔結構更包括一介電層,填滿該貫孔,且該介電層彼此相對的一上表面與一下表面分別切齊於該第一外部線路層的一頂表面與該第二外部線路層的一底表面。
- 如請求項5所述的電路板,其中該導通孔結構更包括一介電層,填滿該貫孔,且該第一外部線路層與該第二外部線路層分別覆蓋該介電層彼此相對的一上表面與一下表面。
- 如請求項3所述的電路板,其中該第一基底的介電常數與該第三基底的介電常數分別高於3.6,而該第一基底的介電損耗與該第三基底的介電損耗分別低於0.02。
- 如請求項1所述的電路板,其中該些導電結構包括多個第一導電柱、多個第二導電柱、一第一線路層、一第二線路層、一第三線路層以及一導電連接層,該些第一導電柱圍繞該第一介電材料,該些第二導電柱圍繞該第三介電材料,該第二線路層位於該第一線路層與該第三線路層之間,而該導電連接層連接該第一線路層、該第二線路層以及該第三線路層且圍繞該第二介電材料。
- 如請求項9所述的電路板,更包括: 一第一基材,包括一第一基底、該第一介電材料以及該些第一導電柱,該第一介電材料以及該些第一導電柱貫穿該第一基底,且該些第一導電柱位於該第一基底與該第一介電材料之間;以及 一第二基材,包括一第二基底、一第三基底、該第二介電材料、該第三介電材料、該第一線路層、該第二線路層、該第三線路層、該導電連接層、該些第二導電柱以及一開口,該第二基底具有彼此相對的一第一表面與一第二表面,該第一線路層與該第二線路層分別位於該第一表面與該第二表面上,該第三基底與該第三介電材料位於該第二基底的該第二表面上,而該第三線路層位於該第三基底與該第三介電材料上,該些第二導電柱電性連接該第二線路層與該第三線路層,該開口貫穿該第二基底與該第三介電材料,該導電連接層覆蓋該開口的內壁且電性連接該第一線路層、該第二線路層及該第三線路層,而該第二介電材料填滿該開口。
- 如請求項10所述的電路板,其中該第一外部線路層包括一第一訊號線路與一第一接地線路,而該第二外部線路層包括一第二訊號線路與一第二接地線路,該第一訊號線路、該導通孔結構以及該第二訊號線路定義出該訊號路徑,該第一接地線路、該些第一導電柱、該第一線路層、該導電連接層以及該第二接地線路定義出該接地路徑。
- 如請求項10所述的電路板,其中該導通孔結構包括一貫孔以及一導電材料層,該貫孔貫穿該第一介電材料以及該第二介電材料,而該導電材料層覆蓋該貫孔的內壁且電性連接該第一外部線路層與該第二外部線路層。
- 如請求項12所述的電路板,其中該導通孔結構更包括一介電層,填滿該貫孔,且該介電層彼此相對的一上表面與一下表面分別切齊於該第一外部線路層的一頂表面與該第二外部線路層的一底表面。
- 如請求項13所述的電路板,其中該介電層的介電常數高於3.6,且該介電層的介電損耗低於0.05。
- 如請求項12所述的電路板,其中該導通孔結構更包括一介電層,填滿該貫孔,且該第一外部線路層與該第二外部線路層分別覆蓋該介電層彼此相對的一上表面與一下表面。
- 如請求項15所述的電路板,其中該介電層的介電常數高於3.6,且該介電層的介電損耗低於0.05。
- 如請求項1所述的電路板,其中該些導電結構包括多個第一導電柱、多個導通孔、一第一線路層、一第二線路層、一第三線路層以及一導電連接層,該些第一導電柱圍繞該第一介電材料,該些導通孔貫穿該第三介電材料,該第二線路層位於該第一線路層與該第三線路層之間,而該導電連接層連接該第一線路層、該第二線路層以及該第三線路層且圍繞該第二介電材料。
- 如請求項17所述的電路板,更包括: 一第一基材,包括一第一基底、該第一介電材料以及該些第一導電柱,該第一介電材料以及該些第一導電柱貫穿該第一基底,且該些第一導電柱位於該第一基底與該第一介電材料之間;以及 一第二基材,包括一第二基底、該第二介電材料、該第三介電材料、該第一線路層、該第二線路層、該第三線路層、該導電連接層、該些導通孔以及一開口,該第二基底具有彼此相對的一第一表面與一第二表面,該第一線路層與該第二線路層分別位於該第一表面與該第二表面上,該第三介電材料位於該第二基底的該第二表面上,而該第三線路層位於該第三介電材料上,該些導通孔電性連接該第二線路層與該第三線路層,該開口貫穿該第二基底與該第三介電材料,該導電連接層覆蓋該開口的內壁且電性連接該第一線路層、該第二線路層及該第三線路層,而該第二介電材料填滿該開口。
- 如請求項18所述的電路板,其中該第一外部線路層包括一第一訊號線路與一第一接地線路,而該第二外部線路層包括一第二訊號線路與一第二接地線路,該第一訊號線路、該導通孔結構以及該第二訊號線路定義出該訊號路徑,該第一接地線路、該些第一導電柱、該第一線路層、該導電連接層以及該第二接地線路定義出該接地路徑。
- 如請求項18所述的電路板,其中該導通孔結構包括一貫孔以及一導電材料層,該貫孔貫穿該第一介電材料以及該第二介電材料,而該導電材料層覆蓋該貫孔的內壁且電性連接該第一外部線路層與該第二外部線路層。
- 如請求項20所述的電路板,其中該導通孔結構更包括一介電層,填滿該貫孔,且該介電層彼此相對的一上表面與一下表面分別切齊於該第一外部線路層的一頂表面與該第二外部線路層的一底表面。
- 如請求項20所述的電路板,其中該導通孔結構更包括一介電層,填滿該貫孔,且該第一外部線路層與該第二外部線路層分別覆蓋該介電層彼此相對的一上表面與一下表面。
- 如請求項1所述的電路板,其中該第一介電材料的介電常數與該第三介電材料的介電常數分別低於3.2,且該第一介電材料的介電損耗與該第三介電材料的介電損耗分別大於0且小於0.006,而該第二介電材料的介電常數低於3.4,且該第二介電材料的介電損耗分別大於0且小於0.008。
- 一種電路板的製作方法,包括: 形成多個導電結構以圍繞一第一介電材料、一第二介電材料以及一第三介電材料; 壓合該第一介電材料、該第二介電材料以及該第三介電材料,其中該第二介電材料位於該第一介電材料與該第三介電材料之間,且該第一介電材料的介電常數不同於該第二介電材料的介電常數以及該第三介電材料的介電常數,而該些導電結構彼此電性連接; 形成一導通孔結構以至少貫穿該第一介電材料與該第二介電材料;以及 形成一第一外部線路層與一第二外部線路層分別於該第一介電材料上與該第三介電材料上,其中該第一外部線路層、該第二外部線路層以及該導通孔結構電性連接而定義出一訊號路徑,而該些導電結構電性連接該第一外部線路層與該第二外部線路層而定義出一接地路徑,其中該接地路徑環繞該訊號路徑。
- 如請求項24所述的電路板的製作方法,其中該些導電結構包括多個第一導電柱、多個第二導電柱、一第一線路層、一第二線路層以及一導電連接層,該些第一導電柱圍繞該第一介電材料,該些第二導電柱圍繞該第三介電材料,而該導電連接層連接該第一線路層與該第二線路層且圍繞該第二介電材料。
- 如請求項25所述的電路板的製作方法,其中形成該些導電結構以圍繞該第一介電材料、該第二介電材料以及該第三介電材料的步驟包括: 提供一第一基材,該第一基材包括一第一基底、該第一介電材料以及該些第一導電柱,該第一介電材料以及該些第一導電柱貫穿該第一基底,且該些第一導電柱位於該第一基底與該第一介電材料之間; 提供一第二基材,該第二基材包括一第二基底、該第二介電材料、該第一線路層、該第二線路層以及該導電連接層,該第二基底具有彼此相對的一第一表面與一第二表面以及一開口,該開口貫穿該第二基底,該第一線路層與該第二線路層分別位於該第一表面與該第二表面上,該導電連接層覆蓋該開口的內壁且電性連接該第一線路層與該第二線路層,而該第二介電材料填滿該開口;以及 提供一第三基材,該第三基材包括一第三基底、該第三介電材料以及該些第二導電柱,該第三介電材料以及該些第二導電柱貫穿該第三基底,且該些第二導電柱位於該第三基底與該第三介電材料之間。
- 如請求項26所述的電路板的製作方法,其中形成該導通孔結構以至少貫穿該第一介電材料與該第二介電材料的步驟包括: 形成一貫孔,以貫穿該第一介電材料、該第二介電材料以及該第三介電材料;以及 形成一導電材料層,以覆蓋該貫孔的內壁。
- 如請求項27所述的電路板的製作方法,其中形成該第一外部線路層與該第二外部線路層分別於該第一介電材料上與該第三介電材料上的步驟包括: 壓合該第一介電材料、該第二介電材料以及該第三介電材料時,同時分別壓合一第一金屬層與一第二金屬層於該第一基材與該第三基材上; 形成該導電材料層時,該導電材料層還延伸覆蓋於該第一金屬層與該第二金屬層上;以及 圖案化該導電材料層、該第一金屬層以及該第二金屬層,而形成該第一外部線路層與該第二外部線路層。
- 如請求項28所述的電路板的製作方法,更包括: 形成該導電材料層之後,且於圖案化該導電材料層、該第一金屬層以及該第二金屬層之前,填充一介電層於該貫孔內,該介電層填滿該貫孔,且該介電層彼此相對的一上表面與一下表面分別切齊於該導電材料層的一頂表面與一底表面。
- 如請求項29所述的電路板的製作方法,更包括: 於填充該介電層於該貫孔內之後,且於圖案化該導電材料層、該第一金屬層以及該第二金屬層之前,形成一罩蓋層於該導電材料層上,其中該罩蓋層覆蓋該導電材料層以及該介電層的該上表面與該下表面;以及 圖案化該罩蓋層、該導電材料層、該第一金屬層以及該第二金屬層,而形成該第一外部線路層以及該第二外部線路層。
- 如請求項24所述的電路板的製作方法,其中該些導電結構包括多個第一導電柱、多個第二導電柱、一第一線路層、一第二線路層、一第三線路層以及一導電連接層,該些第一導電柱圍繞該第一介電材料,該些第二導電柱圍繞該第三介電材料,該第二線路層位於該第一線路層與該第三線路層之間,而該導電連接層連接該第一線路層、該第二線路層以及該第三線路層且圍繞該第二介電材料。
- 如請求項31所述的電路板的製作方法,其中形成該些導電結構以圍繞該第一介電材料、該第二介電材料以及該第三介電材料的步驟包括: 形成一第一基材,該第一基材包括一第一基底、該第一介電材料以及該些第一導電柱,該第一介電材料以及該些第一導電柱貫穿該第一基底,且該些第一導電柱位於該第一基底與該第一介電材料之間;以及 提供一第二基材,該第二基材包括一第二基底、一第三基底、該第二介電材料、該第三介電材料、該第一線路層、該第二線路層、該第三線路層、該導電連接層、該些第二導電柱以及一開口,該第二基底具有彼此相對的一第一表面與一第二表面,該第一線路層與該第二線路層分別位於該第一表面與該第二表面上,該第三基底與該第三介電材料位於該第二基底的該第二表面上,而該第三線路層位於該第三基底與該第三介電材料上,該些第二導電柱電性連接該第二線路層與該第三線路層,該開口貫穿該第二基底與該第三介電材料,該導電連接層覆蓋該開口的內壁且電性連接該第一線路層、該第二線路層及該第三線路層,而該第二介電材料填滿該開口。
- 如請求項32所述的電路板的製作方法,其中形成該導通孔結構以至少貫穿該第一介電材料與該第二介電材料的步驟包括: 形成一貫孔,以貫穿該第一介電材料以及該第二介電材料;以及 形成一導電材料層,以覆蓋該貫孔的內壁。
- 如請求項33所述的電路板的製作方法,其中形成該第一外部線路層與該第二外部線路層分別於該第一介電材料上與該第三介電材料上的步驟包括: 壓合該第一介電材料、該第二介電材料以及該第三介電材料時,同時壓合一金屬層於該第一基材上; 形成該導電材料層時,該導電材料層還延伸覆蓋於該金屬層與該第三線路層上;以及 圖案化該導電材料層以及該金屬層,而形成該第一外部線路層與該第二外部線路層。
- 如請求項34所述的電路板的製作方法,更包括: 形成該導電材料層之後,且於圖案化該導電材料層與該金屬層之前,填充一介電層於該貫孔內,該介電層填滿該貫孔,且該介電層彼此相對的一上表面與一下表面分別切齊於該導電材料層的一頂表面與一底表面。
- 如請求項35所述的電路板的製作方法,更包括: 於填充該介電層於該貫孔內之後,且於圖案化該導電材料層與該金屬層之前,形成一罩蓋層於該導電材料層上,其中該罩蓋層覆蓋該導電材料層以及該介電層的該上表面與該下表面;以及 圖案化該罩蓋層、該導電材料層以及該金屬層,而形成該第一外部線路層以及該第二外部線路層。
- 如請求項24所述的電路板的製作方法,其中該些導電結構包括多個第一導電柱、多個導通孔、一第一線路層、一第二線路層、一第三線路層以及一導電連接層,該些第一導電柱圍繞該第一介電材料,該些導通孔貫穿該第三介電材料,該第二線路層位於該第一線路層與該第三線路層之間,而該導電連接層連接該第一線路層、該第二線路層以及該第三線路層且圍繞該第二介電材料。
- 如請求項37所述的電路板的製作方法,其中形成該些導電結構以圍繞該第一介電材料、該第二介電材料以及該第三介電材料的步驟包括: 形成一第一基材,該第一基材包括一第一基底、該第一介電材料以及該些第一導電柱,該第一介電材料以及該些第一導電柱貫穿該第一基底,且該些第一導電柱位於該第一基底與該第一介電材料之間;以及 形成一第二基材,該第二基材包括一第二基底、該第二介電材料、該第三介電材料、該第一線路層、該第二線路層、該第三線路層、該導電連接層、該些導通孔以及一開口,該第二基底具有彼此相對的一第一表面與一第二表面,該第一線路層與該第二線路層分別位於該第一表面與該第二表面上,該第三介電材料位於該第二基底的該第二表面上,而該第三線路層位於該第三介電材料上,該些導通孔電性連接該第二線路層與該第三線路層,該開口貫穿該第二基底與該第三介電材料,該導電連接層覆蓋該開口的內壁且電性連接該第一線路層、該第二線路層及該第三線路層,而該第二介電材料填滿該開口。
- 如請求項38所述的電路板的製作方法,其中形成該導通孔結構以至少貫穿該第一介電材料與該第二介電材料的步驟包括: 形成一貫孔,以貫穿該第一介電材料以及該第二介電材料;以及 形成一導電材料層,以覆蓋該貫孔的內壁。
- 如請求項39所述的電路板的製作方法,其中形成該第一外部線路層與該第二外部線路層分別於該第一介電材料上與該第三介電材料上的步驟包括: 壓合該第一介電材料、該第二介電材料以及該第三介電材料時,同時壓合一金屬層於該第一基材上; 形成該導電材料層時,該導電材料層還延伸覆蓋於該金屬層與該第三線路層上;以及 圖案化該導電材料層以及該金屬層,而形成該第一外部線路層與該第二外部線路層。
- 如請求項40所述的電路板的製作方法,更包括: 形成該導電材料層之後,且於圖案化該導電材料層與該金屬層之前,填充一介電層於該貫孔內,該介電層填滿該貫孔,且該介電層彼此相對的一上表面與一下表面分別切齊於該導電材料層的一頂表面與一底表面。
- 如請求項41所述的電路板的製作方法,更包括: 於填充該介電層於該貫孔內之後,且於圖案化該導電材料層與該金屬層之前,形成一罩蓋層於該導電材料層上,其中該罩蓋層覆蓋該導電材料層以及該介電層的該上表面與該下表面;以及 圖案化該罩蓋層、該導電材料層以及該金屬層,而形成該第一外部線路層以及該第二外部線路層。
- 一種電子裝置,包括: 一電路板,包括一第一介電材料、一第二介電材料、一第三介電材料、一第一外部線路層、一第二外部線路層、多個導電結構以及一導通孔結構,其中 該第二介電材料位於該第一介電材料與該第三介電材料之間,且該第一介電材料的介電常數不同於該第二介電材料的介電常數以及該第三介電材料的介電常數; 該第一外部線路層配置於該第一介電材料上; 該第二外部線路層配置於該第三介電材料上; 該導通孔結構至少貫穿該第一介電材料與該第二介電材料,且電性連接至該第一外部線路層與該第二外部線路層而定義出一訊號路徑;以及 該些導電結構彼此電性連接且圍繞該第一介電材料、該第二介電材料以及該第三介電材料,該些導電結構電性連接該第一外部線路層與該第二外部線路層,而定義出一接地路徑,其中該接地路徑環繞該訊號路徑;以及 一電子元件,電性連接該電路板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/574,551 US11737209B2 (en) | 2021-01-21 | 2022-01-13 | Circuit board and manufacturing method thereof and electronic device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163241512P | 2021-09-07 | 2021-09-07 | |
US63/241,512 | 2021-09-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI785896B TWI785896B (zh) | 2022-12-01 |
TW202312811A true TW202312811A (zh) | 2023-03-16 |
Family
ID=85388294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110143144A TWI785896B (zh) | 2021-01-21 | 2021-11-19 | 電路板及其製作方法與電子裝置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115776760A (zh) |
TW (1) | TWI785896B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117156729B (zh) * | 2023-10-30 | 2023-12-29 | 圆周率半导体(南通)有限公司 | 一种先进的射频线信号屏蔽结构印制线路板制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI576026B (zh) * | 2015-07-17 | 2017-03-21 | 財團法人工業技術研究院 | 電路結構 |
CN108289368B (zh) * | 2017-01-09 | 2020-07-24 | 鹏鼎控股(深圳)股份有限公司 | 高频信号传输结构及其制作方法 |
CN110876226A (zh) * | 2018-08-31 | 2020-03-10 | 鹏鼎控股(深圳)股份有限公司 | 软硬结合电路板及其制作方法 |
TWI737109B (zh) * | 2019-12-31 | 2021-08-21 | 財團法人工業技術研究院 | 電路結構 |
-
2021
- 2021-11-19 TW TW110143144A patent/TWI785896B/zh active
- 2021-11-19 CN CN202111392305.8A patent/CN115776760A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN115776760A (zh) | 2023-03-10 |
TWI785896B (zh) | 2022-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11057996B2 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
US6767616B2 (en) | Metal core substrate and process for manufacturing same | |
US9326377B2 (en) | Printed wiring board | |
WO2010007704A1 (ja) | フレックスリジッド配線板及び電子デバイス | |
WO1998047331A1 (fr) | Tableau de connexions, son procede de fabrication et boitier de semi-conducteur | |
TW201711534A (zh) | 柔性線路板及其製作方法 | |
TWI785896B (zh) | 電路板及其製作方法與電子裝置 | |
TWI777768B (zh) | 電路板及其製作方法與電子裝置 | |
US20220232695A1 (en) | Circuit board and manufacturing method thereof and electronic device | |
CN115708396A (zh) | 电路板及其制作方法与电子装置 | |
US11690173B2 (en) | Circuit board structure | |
TWI835074B (zh) | 電路板及其製作方法與電子裝置 | |
US11785707B2 (en) | Circuit board and manufacturing method thereof and electronic device | |
TWI779831B (zh) | 電路板及其製作方法與電子裝置 | |
US20220230949A1 (en) | Circuit board and manufacturing method thereof and electronic device | |
CN103458629A (zh) | 多层电路板及其制作方法 | |
US20230137841A1 (en) | Circuit carrier and manufacturing method thereof and package structure | |
JP2009010004A (ja) | 積層プリント基板とその製造方法 | |
US20220240369A1 (en) | Circuit board and manufacturing method thereof and electronic device | |
US20230262893A1 (en) | Circuit board, manufacturing method thereof, and electronic device | |
US20230268256A1 (en) | Electronic package structure and manufacturing method thereof | |
JP6536057B2 (ja) | 配線基板およびその製造方法 | |
CN216719939U (zh) | 一种芯片支撑结构以及芯片封装结构 | |
TWI777540B (zh) | 天線模組及其製作方法和終端 | |
KR101109190B1 (ko) | 인쇄회로기판 및 그 제조방법 |