TW202312282A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202312282A
TW202312282A TW111132072A TW111132072A TW202312282A TW 202312282 A TW202312282 A TW 202312282A TW 111132072 A TW111132072 A TW 111132072A TW 111132072 A TW111132072 A TW 111132072A TW 202312282 A TW202312282 A TW 202312282A
Authority
TW
Taiwan
Prior art keywords
pattern
isolation pattern
gate
isolation
gate electrode
Prior art date
Application number
TW111132072A
Other languages
English (en)
Inventor
閔宣基
吳娜萊
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202312282A publication Critical patent/TW202312282A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

本發明提供一種半導體裝置，包含：第一主動圖案，在基底上在第一方向上延伸；第二主動圖案，在基底上在第一方向上延伸且在第二方向上與第一主動圖案間隔開；場絕緣層，位於基底上的第一主動圖案與第二主動圖案之間；第一閘極電極，位於第一主動圖案上；第二閘極電極，位於第二主動圖案上；以及閘極隔離結構，在場絕緣層上將第一閘極電極與第二閘極電極彼此分隔開，其中閘極隔離結構在第二方向上的寬度自上部隔離圖案在向下方向上變化。

Description

半導體裝置
本揭露是關於一種半導體裝置及其製造方法。 相關申請案的交叉參考
本申請案主張2021年9月7日在韓國智慧財產局申請的韓國專利申請案第10-2021-0118783號的優先權，所述韓國專利申請案的揭露內容以全文引用的方式併入本文中。
作為用於增加半導體裝置的密度的縮放技術中的一者，已提出一種用於在基底上形成鰭或奈米線形狀的多通道主動圖案（或矽本體）且在多通道主動圖案的表面上形成閘極的多閘極電晶體。
由於此多閘極電晶體使用三維通道，因此易於縮放多閘極電晶體。此外，即使多閘極電晶體的閘極長度未增加，仍可改良電流控制能力。另外，可有效地抑制通道區的電位受汲極電壓影響的短通道效應（short channel effect；SCE）。
本揭露的目標為提供一種可改良效能及可靠性的半導體裝置。
本揭露的另一目標為提供一種製造可改良效能及可靠性的半導體裝置的方法。
本揭露的目標不限於上文所提及的目標且所屬領域具通常知識者將自本揭露的以下描述清楚地理解本文中未提及的本揭露的額外目標。
根據本揭露的態樣，提供一種半導體裝置，包含：第一主動圖案，在基底上在第一方向上延伸；第二主動圖案，在基底上在第一方向上延伸且在第二方向上與第一主動圖案間隔開；場絕緣層，位於基底上的第一主動圖案與第二主動圖案之間；第一閘極電極，位於第一主動圖案上；第二閘極電極，位於第二主動圖案上；以及閘極隔離結構，在場絕緣層上將第一閘極電極與第二閘極電極彼此分隔開，其中閘極隔離結構包含與場絕緣層接觸的下部隔離圖案及位於下部隔離圖案上的上部隔離圖案，下部隔離圖案包含第一部分及安置於第一部分下方的第二部分，在下部隔離圖案的第一部分中，下部隔離圖案在第二方向上的寬度自上部隔離圖案在向下方向上增加，且在下部隔離圖案的第二部分中，下部隔離圖案在第二方向上的寬度自上部隔離圖案在向下方向上減小。
根據本揭露的另一態樣，提供一種半導體裝置，包含：第一主動圖案及第二主動圖案，位於基底的第一區中且在第一方向上彼此間隔開第一間隔；第三主動圖案及第四主動圖案，位於基底的第二區中且在第二方向上彼此間隔開不同於第一間隔的第二間隔；第一場絕緣層，位於基底上的第一主動圖案與第二主動圖案之間；第二場絕緣層，位於基底上的第三主動圖案與第四主動圖案之間；第一閘極電極，位於第一主動圖案上；第二閘極電極，位於第二主動圖案上；第三閘極電極，位於第三主動圖案上；第四閘極電極，位於第四主動圖案上；第一閘極隔離結構，在第一場絕緣層上將第一閘極電極與第二閘極電極彼此分隔開，以及第二閘極隔離結構，在第二場絕緣層上將第三閘極電極與第四閘極電極分隔開，其中第一閘極隔離結構包含與第一場絕緣層接觸的下部隔離圖案及位於下部隔離圖案上的上部隔離圖案，且第二閘極隔離結構由單個結構形成，所述單個結構自第三閘極電極的上部表面上方延伸至第二場絕緣層的上部表面下方。
根據本揭露的再一態樣，提供一種半導體裝置，包含：第一主動圖案，在基底上包括在第一方向上延伸的第一下部圖案及與第一下部圖案間隔開的多個第一片圖案；第二主動圖案，在基底上包括在第一方向上延伸的第二下部圖案及與第二下部圖案間隔開的多個第二片圖案，第二下部圖案在不同於第一方向的第二方向上與第一下部圖案間隔開；場絕緣層，位於基底上的第一下部圖案與第二下部圖案之間；第一閘極電極，位於第一主動圖案上；第二閘極電極，位於第二主動圖案上；以及閘極隔離結構，在場絕緣層上將第一閘極電極與第二閘極電極彼此分隔開，其中閘極隔離結構包括與場絕緣層接觸的下部隔離圖案及位於下部隔離圖案上的上部隔離圖案，下部隔離圖案包括不同於上部隔離圖案的材料的材料，其中下部隔離圖案包括位於場絕緣層的上部表面的水平面上方的第一部分，在下部隔離圖案的第一部分中，下部隔離圖案在第二方向上的寬度自上部隔離圖案在向下方向上增加，上部隔離圖案包含在第一閘極電極的上部表面的水平面及第二閘極電極的上部表面的水平面上方突出的第一部分，且在上部隔離圖案的第一部分中，上部隔離圖案在第二方向上的寬度自下部隔離圖案在向上方向上增加。
本文中所描述的所有實施例為實例實施例，且因此，本發明概念不限於此且可以各種其他形式實現。
應理解，當元件或層稱為「在」另一元件或層「之上」、「在」另一元件或層「上方」、「在」另一元件或層「上」、「在」另一元件或層「下方」、「在」另一元件或層「之下」、「在」另一元件或層「下面」、「連接至」另一元件或層或「耦接至」另一元件或層時，所述元件或層可直接在另一元件或層之上、在另一元件或層上方、在另一元件或層上、在另一元件或層下方、在另一元件或層之下、在另一元件或層下面、連接至另一元件或層或耦接至另一元件或層，或可存在介入元件或層。相反，當元件稱為「直接在」另一元件或層「之上」、「直接在」另一元件或層「上方」、「直接在」另一元件或層「上」、「直接在」另一元件或層「下方」、「直接在」另一元件或層「之下」、「直接在」另一元件或層「下面」、「直接連接至」另一元件或層或「直接耦接至」另一元件或層時，不存在介入元件或層。
如本文中所使用，諸如「……中的至少一者」的表述在位於元件清單之前時修飾整個元件清單，而並不修飾清單中的個別元件。舉例而言，表述「a、b以及c中的至少一者」應理解為僅包含a、僅包含b、僅包含c、包含a及b兩者、包含a及c兩者、包含b及c兩者或包含a、b以及c中的所有者。
如所展示，根據本揭露的實施例的半導體裝置包含但不限於包含鰭型圖案形狀的通道區的鰭型電晶體（FinFET）及包含奈米線或奈米薄片的電晶體。另外，本揭露的技術精神可應用於基於二維（two-dimensional；2D）材料的電晶體（FET）及/或其異質或混合結構。
另外，根據實施例的半導體裝置可包含穿隧電晶體（穿隧FET）或三維（three-dimensional；3D）電晶體。根據實施例的半導體裝置可包含雙極接面電晶體、橫向雙擴散電晶體（lateral double diffusion transistor；LDMOS）及類似者。
圖1為示出根據實施例的半導體裝置的佈局圖。圖2A及圖2B為沿著圖1的線A-A截取的橫截面圖。圖3至圖6為沿著圖1的線B-B、線C-C、線D-D以及線E-E截取的橫截面圖。圖7為示出圖3的部分P的放大視圖。
參考圖1至圖7，根據實施例的半導體裝置可包含第一主動圖案AP1、第二主動圖案AP2、第三主動圖案AP3、第四主動圖案AP4、第一閘極電極120、第二閘極電極220、第三閘極電極320、第四閘極電極420、第一閘極隔離結構160以及第二閘極隔離結構360。
基底100可包含第一區I及第二區II。根據實施例，第一區I及第二區II可為彼此鄰近的區。根據實施例，當兩個鄰近區I及II以不同方式劃分時，第二區II的第三主動圖案AP3及第四主動圖案AP4中的一者可為第一區I的第一主動圖案AP1。根據實施例，第一區I及第二區II可為彼此間隔開的區，其中另一區或結構插入於其間。
第一區I及第二區II中的每一者可為邏輯區、SRAM區以及I/O區中的一者。根據實施例，第一區I及第二區II可為相同的區。根據實施例，第一區I及第二區II可為彼此不同的區。
第一主動圖案AP1及第二主動圖案AP2可安置於基底100的第一區I中。第三主動圖案AP3及第四主動圖案AP4可安置於基底100的第二區II中。
第一主動圖案AP1及第二主動圖案AP2中的每一者可在第一方向X1上長遠延伸。第一主動圖案AP1及第二主動圖案AP2可在第二方向Y1上彼此鄰近。第一主動圖案AP1及第二主動圖案AP2可在第二方向Y1上彼此間隔開，其中另一主動圖案插入於其間。在本實施例中，第一主動圖案AP1及第二主動圖案AP2在第二方向Y1上彼此鄰近，其中第一閘極隔離結構160安置於其間。此處，第一方向X1為與第二方向Y1交叉的方向。
根據實施例，第一主動圖案AP1可為形成p型金屬氧化物半導體或p型場效電晶體（p-type field-effect transistor；PMOS）的區，且第二主動圖案AP2可為形成n型金屬氧化物半導體或n型場效電晶體（n-type field-effect transistor；NMOS）的區。在另一實例中，可在第一主動圖案AP1及第二主動圖案AP2中的每一者中形成PMOS或NMOS。
第三主動圖案AP3及第四主動圖案AP4可在第三方向X2上長遠延伸。第三主動圖案AP3及第四主動圖案AP4可在第四方向Y2上彼此鄰近。第三主動圖案AP3及第四主動圖案AP4可在第四方向Y2上彼此間隔開，其中另一主動圖案插入於其間。在本實施例中，第三主動圖案AP3及第四主動圖案AP4在第二方向Y1上彼此鄰近，其中第二閘極隔離結構360安置於其間。此處，第三方向X2為與第四方向Y2交叉的方向。
根據實施例，第三主動圖案AP3可為形成PMOS的區，且第四主動圖案AP4可為形成NMOS的區。在另一實例中，可在第三主動圖案AP3及第四主動圖案AP4中的每一者中形成PMOS或NMOS。
第一主動圖案AP1可包含第一下部圖案BP1及多個第一片圖案NS1。第二主動圖案AP2可包含第二下部圖案BP2及多個第二片圖案NS2。第三主動圖案AP3可包含第三下部圖案BP3及多個第三片圖案NS3。第四主動圖案AP4可包含第四下部圖案BP4及多個第四片圖案NS4。在根據實施例的半導體裝置中，第一主動圖案AP1、第二主動圖案AP2、第三主動圖案AP3以及第四主動圖案AP4可為主動圖案，其中的每一者包含奈米薄片或奈米線。
第一下部圖案BP1、第二下部圖案BP2、第三下部圖案BP3以及第四下部圖案BP4可分別自基底100突出。第一下部圖案BP1及第二下部圖案BP2可分別在第一方向X1上長遠延伸。第三下部圖案BP3及第四下部圖案BP4可分別在第三方向X2上長遠延伸。第一下部圖案BP1、第二下部圖案BP2、第三下部圖案BP3以及第四下部圖案BP4中的每一者可具有鰭型圖案形狀。
第一下部圖案BP1可在第二方向Y1上與第二下部圖案BP2間隔開。第一下部圖案BP1及第二下部圖案BP2可藉由在第一方向X1上延伸的第一鰭溝渠FT1彼此分隔開。第三下部圖案BP3可在第四方向Y2上與第四下部圖案BP4間隔開。第三下部圖案BP3及第四下部圖案BP4可藉由在第三方向X2上延伸的第二鰭溝渠FT2彼此分隔開。
多個第一片圖案NS1可安置於第一下部圖案BP1上。多個第一片圖案NS1可在第五方向Z上與第一下部圖案BP1間隔開。多個第二片圖案NS2可安置於第二下部圖案BP2上。多個第二片圖案NS2可在第五方向Z上與第二下部圖案BP2間隔開。多個第三片圖案NS3可安置於第三下部圖案BP3上。多個第三片圖案NS3可在第五方向Z上與第三下部圖案BP3間隔開。多個第四片圖案NS4可安置於第四下部圖案BP4上。多個第四片圖案NS4可在第五方向Z上與第四下部圖案BP4間隔開。
第一片圖案NS1可在第五方向Z上依序安置且彼此間隔開。第二片圖案NS2可在第五方向Z上依序安置且彼此間隔開。第三片圖案NS3可在第五方向Z上依序安置且彼此間隔開。第四片圖案NS4可在第五方向Z上依序安置且彼此間隔開。在此情況下，第五方向Z可為與第一方向X1及第二方向Y1正交的方向。第五方向Z可為與第三方向X2及第四方向Y2正交的方向。此處，第五方向Z可為基底100的厚度方向。
第一片圖案NS1、第二片圖案NS2、第三片圖案NS3以及第四片圖案NS4中的每一者的數目為四，但不限於此。
第一主動圖案AP1的上部表面AP1_US可為第一片圖案NS1中最上部片圖案的上部表面。第二主動圖案AP2的上部表面AP2_US可為第二片圖案NS2中最上部片圖案的上部表面。第三主動圖案的上部表面AP3_US可為第三片圖案NS3中最上部片圖案的上部表面。第四主動圖案的上部表面AP4_US可為第四片圖案NS4中最上部片圖案的上部表面。
第一下部圖案BP1、第二下部圖案BP2、第三下部圖案BP3以及第四下部圖案BP4中的每一者可藉由蝕刻基底100的一部分來形成，且可包含自基底100生長的磊晶層。第一下部圖案BP1、第二下部圖案BP2、第三下部圖案BP3以及第四下部圖案BP4中的每一者可包含作為元素半導體材料的矽或鍺。第一下部圖案BP1、第二下部圖案BP2、第三下部圖案BP3以及第四下部圖案BP4中的每一者可包含化合物半導體，且可包含例如第IV-IV族化合物半導體或第III-V族化合物半導體。
第IV-IV族化合物半導體可為包含碳（C）、矽（Si）、鍺（Ge）或錫（Sn）中的至少兩者的二元化合物或三元化合物，或包含碳（C）、矽（Si）、鍺（Ge）或錫（Sn）中的至少兩者的化合物，其摻雜有第IV族元素。
第III-V族化合物半導體可為例如二元化合物、三元化合物及/或四元化合物中的一者，所述化合物半導體由作為第III族元素的鋁（Al）、鎵（Ga）及銦（In）中的至少一者與作為第V族元素的磷（P）、砷（As）及銻（Sb）中的一者的組合形成。
第一片圖案NS1、第二片圖案NS2、第三片圖案NS3以及第四片圖案NS4中的每一者可包含作為元素半導體材料的矽及鍺、第IV-IV族化合物半導體或第III-V族化合物半導體中的一者。第一片圖案NS1在第二方向Y1上的寬度可與第一下部圖案BP1在第二方向Y1上的寬度成比例地增加或減小。對第一片圖案NS1的描述可同樣應用於第二片圖案NS2、第三片圖案NS3以及第四片圖案NS4。
根據實施例，第一主動圖案AP1及第二主動圖案AP2可在第二方向Y1上彼此間隔開第一間隔L1。第三主動圖案AP3及第四主動圖案AP4可在第四方向Y2上彼此間隔開第二間隔L2。在根據實施例的半導體裝置中，第一間隔L1不同於第二間隔L2。根據實施例，第二間隔L2大於第一間隔L1。第一間隔L1可為第一主動圖案AP1及第二主動圖案AP2基於第一下部圖案BP1的上部表面BP1_US及第二下部圖案BP2的上部表面BP2_US而彼此間隔開的距離。第二間隔L2可為第三主動圖案AP3及第四主動圖案AP4基於第三下部圖案BP3的上部表面BP3_US及第四下部圖案BP4的上部表面BP4_US而彼此間隔開的距離。
第一場絕緣層105可形成於基底100上。第一場絕緣層105可填充第一鰭溝渠FT1的至少一部分。
第一場絕緣層105可安置於基底100上第一主動圖案AP1與第二主動圖案AP2之間。用作電晶體的通道區的額外主動圖案可不插入於第一主動圖案AP1與第二主動圖案AP2之間。第一場絕緣層105可安置於第一下部圖案BP1與第二下部圖案BP2之間。第一場絕緣層105可與第一下部圖案BP1及第二下部圖案BP2接觸。
根據實施例，第一場絕緣層105可安置於限定第一鰭溝渠FT1的第一下部圖案BP1的整個側壁及第二下部圖案BP2的整個側壁上，如圖3及圖5中所繪示。然而，根據實施例，第一場絕緣層105可安置於限定第一鰭溝渠FT1的第一下部圖案BP1的側壁的一部分及/或第二下部圖案BP2的側壁的一部分上。根據實施例，相比於第一場絕緣層105的上部表面105_US，第一下部圖案BP1的一部分及/或第二下部圖案BP2的一部分可在第五方向Z上進一步突出。第一場絕緣層105不安置於第一下部圖案BP1的上部表面BP1_US及第二下部圖案BP2的上部表面BP2_US上。第一片圖案NS1中的每一者及第二片圖案NS2中的每一者安置為高於第一場絕緣層105的上部表面105_US。
第二場絕緣層106可形成於基底100上。第二場絕緣層106可填充第二鰭溝渠FT2的至少一部分。第二場絕緣層106可安置於基底100上第三主動圖案AP3與第四主動圖案AP4之間。第三片圖案NS3中的每一者及第四片圖案NS4中的每一者安置為高於第二場絕緣層的上部表面106_US。對第二場絕緣層106的描述可與對第一場絕緣層105的描述實質上相同。
第一場絕緣層105及第二場絕緣層106可包含例如氧化物層、氮化物層、氮氧化物層或其組合層。第一場絕緣層105及第二場絕緣層106中的每一者繪示為單個層，但不限於此。不同於所展示實例，第一場絕緣層105及第二場絕緣層106中的每一者可包含沿著鰭溝渠FT1及鰭溝渠FT2中的每一者的側壁及底部表面延伸的場襯墊，及位於場襯墊上的場填充層。
第一閘極電極120、第二閘極電極220、第三閘極電極320以及第四閘極電極420可分別安置於基底100上。第一閘極電極120及第二閘極電極220可安置於基底100的第一區I中。第三閘極電極320及第四閘極電極420可安置於基底100的第二區II中。
第一閘極電極120可安置於第一主動圖案AP1上。第一閘極電極120可在第二方向Y1上延伸以與第一主動圖案AP1交叉。第一閘極電極120可與第一下部圖案BP1交叉。第一閘極電極120可包圍每一第一片圖案NS1。
第二閘極電極220可安置於第二主動圖案AP2上。第二閘極電極220可在第二方向Y1上延伸以與第二主動圖案AP2交叉。第二閘極電極220可與第二下部圖案BP2交叉。第二閘極電極220可包圍每一第二片圖案NS2。第二閘極電極220可在第二方向Y1上與第一閘極電極120間隔開。第二閘極電極220可與第一閘極電極120分隔開。
第三閘極電極320可安置於第三主動圖案AP3上。第三閘極電極320可在第四方向Y2上延伸以與第三主動圖案AP3交叉。第三閘極電極320可與第三下部圖案BP3交叉。第三閘極電極320可包圍每一第三片圖案NS3。
第四閘極電極420可安置於第四主動圖案AP4上。第四閘極電極420可在第四方向Y2上延伸以與第四主動圖案AP4交叉。第四閘極電極420可與第四下部圖案BP4交叉。第四閘極電極420可包圍每一第四片圖案NS4。第四閘極電極420可在第四方向Y2上與第三閘極電極320間隔開。第四閘極電極420可與第三閘極電極320分隔開。
第一閘極電極120、第二閘極電極220、第三閘極電極320以及第四閘極電極420中的每一者可包含金屬、金屬合金、導電金屬氮化物、金屬矽化物、摻雜半導體材料、導電金屬氧化物以及導電金屬氮氧化物中的至少一者。第一閘極電極120、第二閘極電極220、第三閘極電極320以及第四閘極電極420中的每一者可為例如氮化鈦（TiN）、碳化鉭（TaC）、氮化鉭（TaN）、氮化鈦矽（TiSiN）、氮化鉭矽（TaSiN）、氮化鉭鈦（TaTiN）、氮化鈦鋁（TiAlN）、氮化鉭鋁（TaAlN）、氮化鎢（WN）、釕（Ru）、鈦鋁（TiAl）、碳氮化鈦鋁（TiAlC-N）、碳化鈦鋁（TiAlC）、碳化鈦（TiC）、碳氮化鉭（TaCN）、鎢（W）、鋁（Al）、銅（Cu）、鈷（Co）、鈦（Ti）、鉭（Ta）、鎳（Ni）、鉑（Pt）、鎳鉑（Ni-Pt）、鈮（Nb）、氮化鈮（NbN）、碳化鈮（NbC）、鉬（Mo）、氮化鉬（MoN）、碳化鉬（MoC）、碳化鎢（WC）、銠（Rh）、鈀（Pd）、銥（Ir）、鋨（Os）、銀（Ag）、金（Au）、鋅（Zn）、釩（V）或其組合，但不限於此。導電金屬氧化物及導電金屬氮氧化物可包含但不限於前述材料的氧化形式。
第一閘極電極120可安置於稍後將描述的第一源極/汲極圖案150的兩側上。舉例而言，安置於第一源極/汲極圖案150的兩側上的第一閘極電極120可為用作電晶體的閘極的正常閘極電極。在另一實例中，安置於第一源極/汲極圖案150的一側上的第一閘極電極120可為電晶體的閘極，但安置於第一源極/汲極圖案150的另一側上的第一閘極電極120可為虛設閘極電極。第一閘極電極120的以上描述亦可對應於第二閘極電極220、第三閘極電極320以及第四閘極電極420。
第一閘極絕緣層130可沿著第一場絕緣層105的上部表面105_US及第一下部圖案BP1的上部表面BP1_US延伸，如圖3中所繪示。第一閘極絕緣層130可包圍每一第一片圖案NS1。第一閘極絕緣層130可沿著第一片圖案NS1中的每一者的周邊安置。
第二閘極絕緣層230可沿著第一場絕緣層105的上部表面105_US及第二下部圖案BP2的上部表面BP2_US延伸，如圖3中所繪示。第二閘極絕緣層230可包圍每一第二片圖案NS2。第二閘極絕緣層230可沿著第二片圖案NS2中的每一者的周邊安置。
第三閘極絕緣層330可沿著第二場絕緣層106的上部表面106_US及第三下部圖案BP3的上部表面BP3_US延伸，如圖4中所繪示。第三閘極絕緣層330可包圍每一第三片圖案NS3。第三閘極絕緣層330可沿著第三片圖案NS3中的每一者的周邊安置。
第四閘極絕緣層430可沿著第二場絕緣層106的上部表面106_US及第四下部圖案BP4的上部表面BP4_US延伸，如圖4中所繪示。第四閘極絕緣層430可包圍每一第四片圖案NS4。第四閘極絕緣層430可沿著第四片圖案NS4中的每一者的周邊安置。
第一閘極電極120、第二閘極電極220、第三閘極電極320以及第四閘極電極420可安置於第一閘極絕緣層130、第二閘極絕緣層230、第三閘極絕緣層330以及第四閘極絕緣層430上。第一閘極絕緣層130、第二閘極絕緣層230、第三閘極絕緣層330以及第四閘極絕緣層430可安置於第一閘極電極120、第二閘極電極220、第三閘極電極320以及第四閘極電極420與第一主動圖案AP1、第二主動圖案AP2、第三主動圖案AP3以及第四主動圖案AP4之間。
第一閘極絕緣層130、第二閘極絕緣層230、第三閘極絕緣層330以及第四閘極絕緣層430中的每一者可包含氧化矽、氮氧化矽、氮化矽或介電常數大於氧化矽的介電常數的高介電常數材料。高介電常數材料可包含氮化硼、氧化鉿、氧化鉿矽、氧化鉿鋁、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭或鈮酸鉛鋅中的一或多者。
儘管第一閘極絕緣層130、第二閘極絕緣層230、第三閘極絕緣層330以及第四閘極絕緣層430中的每一者繪示為單個層，但出於描述方便起見，其僅為實例且不限於此。第一閘極絕緣層130、第二閘極絕緣層230、第三閘極絕緣層330以及第四閘極絕緣層430中的每一者可包含多個層。舉例而言，第一閘極絕緣層130可包含界面層及安置於第一片圖案NS1與第一閘極電極120之間的高介電常數絕緣層。
根據實施例的半導體裝置可包含基於負電容器的負電容（negative capacitance；NC）FET。根據實施例，第一閘極絕緣層130、第二閘極絕緣層230、第三閘極絕緣層330以及第四閘極絕緣層430中的每一者可包含具有鐵電特性的鐵電材料層及具有順電特性的順電材料層。
鐵電材料層可具有負電容，且順電材料層可具有正電容。舉例而言，當兩個或大於兩個電容器串聯連接且每一電容器的電容具有正值時，總電容比每一個別電容器的電容減少更多。另一方面，當串聯連接的兩個或大於兩個電容器的電容中的至少一者具有負值時，總電容可具有正值且可大於每一個別電容的絕對值。
當具有負電容的鐵電材料層與具有正電容的順電材料層串聯連接時，串聯連接的鐵電材料層及順電材料層的總電容值可增加。基於增加的總電容值，在室溫下，具有鐵電材料層的電晶體可具有小於60毫伏/十倍程（mV/decade）的亞臨限擺幅（subthreshold swing；SS）。
鐵電材料層可具有鐵電特性。鐵電材料層可包含例如氧化鉿、氧化鉿鋯、氧化鋇鍶鈦、氧化鋇鈦以及氧化鉛鋯鈦中的至少一者。在此情況下，舉例而言，氧化鉿鋯可為在氧化鉿中摻雜有鋯（Zr）的材料。對於另一實例，氧化鉿鋯可為鉿（Hf）及鋯（Zr）以及氧（O）的化合物。
鐵電材料層可更包含經摻雜摻雜劑。舉例而言，摻雜劑可包含鋁（Al）、鈦（Ti）、鈮（Nb）、鑭（La）、釔（Y）、鎂（Mg）、矽（Si）、鈣（Ca）、鈰（Ce）、鏑（Dy）、鉺（Er）、釓（Gd）、鍺（Ge）、鈧（Sc）、鍶（Sr）以及錫（Sn）中的至少一者。包含於鐵電材料層中的摻雜劑的類型可取決於鐵電材料層的鐵電材料而變化。
當鐵電材料層包含氧化鉿時，包含於鐵電材料層中的摻雜劑可包含釓（Gd）、矽（Si）、鋯（Zr）、鋁（Al）以及釔（Y）中的至少一者。
當摻雜劑為鋁（Al）時，鐵電材料層可包含3原子%至8原子%（atomic%；at%）的鋁。在此情況下，摻雜劑的比率可為鋁與鉿及鋁的總和的比率。
當摻雜劑為矽（Si）時，鐵電材料層可包含2原子%至10原子%的矽。當摻雜劑為釔（Y）時，鐵電材料層可包含2原子%至10原子%的釔。當摻雜劑為釓（Gd）時，鐵電材料層可包含1原子%至7原子%的釓。當摻雜劑為鋯（Zr）時，鐵電材料層可包含50原子%至80原子%的鋯。
順電材料層可具有順電特徵。順電材料層可包含例如氧化矽及具有高介電常數的金屬氧化物中的至少一者。包含於順電材料層中的金屬氧化物可包含但不限於氧化鉿、氧化鋯以及氧化鋁中的至少一者。
鐵電材料層與順電材料層可包含相同材料。儘管鐵電材料層具有鐵電特性，但順電材料層可不具有鐵電特性。根據實施例，當鐵電材料層及順電材料層包含氧化鉿時，包含於鐵電材料層中的氧化鉿的晶體結構不同於包含於順電材料層中的氧化鉿的晶體結構。
鐵電材料層可具有帶鐵電特性的厚度。鐵電材料層的厚度可為例如0.5奈米至10奈米，但不限於此。由於指示鐵電特性的臨限厚度可取決於每一鐵電材料而變化，因此鐵電材料層的厚度可取決於鐵電材料而變化。
根據實施例，第一閘極絕緣層130、第二閘極絕緣層230、第三閘極絕緣層330以及第四閘極絕緣層430中的每一者可包含一個鐵電材料層。對於另一實例，第一閘極絕緣層130、第二閘極絕緣層230、第三閘極絕緣層330以及第四閘極絕緣層430中的每一者可包含彼此間隔開的多個鐵電材料層。第一閘極絕緣層130、第二閘極絕緣層230、第三閘極絕緣層330以及第四閘極絕緣層430中的每一者可具有多個鐵電材料層及多個順電材料層交替沈積的沈積層結構。
閘極間結構GS_INT可安置於在第五方向Z上彼此鄰近的第一片圖案NS1之間及第一下部圖案BP1與第一片圖案NS1之間。閘極間結構GS_INT可包含安置於鄰近第一片圖案NS1之間及第一下部圖案BP1與第一片圖案NS1之間的第一閘極電極120及第一閘極絕緣層130。儘管未繪示，但閘極間結構GS_INT可安置於在第五方向Z上彼此鄰近的片圖案NS2、片圖案NS3以及片圖案NS4之間及下部圖案BP2、下部圖案BP3以及下部圖案BP4與片圖案NS2、片圖案NS3以及片圖案NS4之間。
閘極間隔物140可安置於第一閘極電極120的側壁上。閘極間隔物140可在第二方向Y1上延伸。
在圖2A中，閘極間隔物140並不安置於在第五方向Z上彼此鄰近的第一片圖案NS1之間及第一片圖案NS1與第一下部圖案BP1之間。閘極間隔物140可僅包含外部間隔物。
在圖2B中，閘極間隔物140可安置於在第五方向Z上彼此鄰近的第一片圖案NS1之間及第一片圖案NS1與第一下部圖案BP1之間。閘極間隔物140可包含外部間隔物141及內部間隔物142。內部間隔物142可安置於在第五方向Z上彼此鄰近的第一片圖案NS1之間及第一片圖案NS1與第一下部圖案BP1之間。內部間隔物142可形成於閘極間結構GS_INT的第一閘極絕緣層130上。
閘極間隔物140可包含例如氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氧氮化矽（SiOBN）、碳氧化矽（SiOC）以及其組合中的至少一者。
圖2A及圖2B為沿著第一主動圖案AP1截取的橫截面圖。儘管未繪示，但沿著第二主動圖案AP2、第三主動圖案AP3以及第四主動圖案AP4截取的圖式可與圖2A或圖2B實質上相同。
第一閘極封蓋圖案145可安置於第一閘極電極120的上部表面120_US上。第二閘極封蓋圖案245可安置於第二閘極電極220的上部表面220_US上。第三閘極封蓋圖案345可安置於第三閘極電極320的上部表面320_US上。第四閘極封蓋圖案445可安置於第四閘極電極420的上部表面420_US上。
圖2A及圖2B中所繪示的第一閘極封蓋圖案145僅為實例。第一閘極封蓋圖案145可安置於閘極間隔物140的上部表面上。不同於所展示實例，第一閘極封蓋圖案145可安置於閘極間隔物140之間。
第一閘極封蓋圖案145、第二閘極封蓋圖案245、第三閘極封蓋圖案345以及第四閘極封蓋圖案445中的每一者可包含例如氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）以及其組合中的至少一者。
第一源極/汲極圖案150可形成於第一主動圖案AP1上。第一源極/汲極圖案150可安置於第一下部圖案BP1上。第二源極/汲極圖案250可形成於第二主動圖案AP2上。第二源極/汲極圖案250可安置於第二下部圖案BP2上。第三源極/汲極圖案350可形成於第三主動圖案AP3上。第三源極/汲極圖案350可安置於第三下部圖案BP3上。第四源極/汲極圖案450可形成於第四主動圖案AP4上。第四源極/汲極圖案450可安置於第四下部圖案BP4上。
圖2A及圖2B中所繪示的第一源極/汲極圖案150僅為實例。第一源極/汲極圖案150可安置於第一閘極電極120的一側上。第一源極/汲極圖案150可安置於第一閘極電極120之間。第一源極/汲極圖案150可安置於第一閘極電極120的至少一側上。根據實施例，第一源極/汲極圖案150可安置於第一閘極電極120的兩側上，如圖2A及圖2B中所繪示。然而，根據實施例，第一源極/汲極圖案150可安置於第一閘極電極120的一側上，且可不安置於第一閘極電極120的另一側上。
第一源極/汲極圖案150、第二源極/汲極圖案250、第三源極/汲極圖案350以及第四源極/汲極圖案450中的每一者可包含磊晶圖案。第一源極/汲極圖案150、第二源極/汲極圖案250、第三源極/汲極圖案350以及第四源極/汲極圖案450中的每一者可包含例如半導體材料。
第一源極/汲極圖案150可包含於使用第一主動圖案AP1（例如，第一片圖案NS1作為通道區）的電晶體的源極/汲極中。第二源極/汲極圖案250可包含於使用第二片圖案NS2作為通道區的電晶體的源極/汲極中。第三源極/汲極圖案350可包含於使用第三主動圖案AP3（例如，第三片圖案NS3作為通道區）的電晶體的源極/汲極中。第四源極/汲極圖案450可包含於使用第四片圖案NS4作為通道區的電晶體的源極/汲極中。
源極/汲極蝕刻終止層156可沿著第一場絕緣層105的上部表面105_US、第二場絕緣層106的上部表面106_US、第一源極/汲極圖案150的輪廓、第二源極/汲極圖案250的輪廓、第三源極/汲極圖案350的輪廓以及第四源極/汲極圖案450的輪廓安置。
源極/汲極蝕刻終止層156可包含相對於稍後將描述的第一層間絕緣層191具有蝕刻選擇性的材料。源極/汲極蝕刻終止層156可包含例如氮化矽（SiN）、氮氧化矽（SiON）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氧氮化矽（SiOBN）、碳氧化矽（SiOC）以及其組合中的至少一者。不同於所展示實例，可不形成源極/汲極蝕刻終止層156。
第一層間絕緣層191可安置於第一場絕緣層105及第二場絕緣層106上。第一層間絕緣層191可安置於第一源極/汲極圖案150、第二源極/汲極圖案250、第三源極/汲極圖案350以及第四源極/汲極圖案450上。
根據實施例，第一層間絕緣層191不安置於第一閘極封蓋圖案145的上部表面、第二閘極封蓋圖案245的上部表面、第三閘極封蓋圖案345的上部表面以及第四閘極封蓋圖案445的上部表面上。
第一層間絕緣層191可包含例如氧化矽、氮化矽、氮氧化矽以及低介電常數材料中的至少一者。根據實施例，低介電常數材料可包含例如氟化正矽酸四乙酯（Fluorinated TetraEthylOrthoSilicate；FTEOS）、三氧化矽烷（Hydrogen SilsesQuioxane；HSQ）、雙苯并環丁烯（Bis-benzoCycloButene；BCB）、四甲基正矽酸鹽（TetraMethylOrthoSilicate；TMOS）、八甲基環四矽氧烷（OctaMethyleyCloTetraSiloxane；OMCTS）、六甲基二矽氧烷（HexaMethylDiSiloxane；HMDS）、三甲基矽烷基硼酸酯（TriMethylSilyl Borate；TMSB）、二乙醯氧基二三級丁基矽氧烷（DiAcetoxyDitertiaryButoSiloxane；DADBS）、磷酸三甲基矽烷基酯（TriMethylSilil Phosphate；TMSP）、聚四氟乙烯（PolyTetraFluoroEthylene；PTFE）、東燃矽氮烷（Tonen SilaZen；TOSZ）、氟化矽酸鹽玻璃（Fluoride Silicate Glass；FSG）、聚醯亞胺奈米發泡體（諸如聚氧化丙烯）、碳摻雜氧化矽（Carbon Doped silicon Oxide；CDO）、有機矽酸鹽玻璃（Organo Silicate Glass；OSG）、SiLK、非晶氟化碳、二氧化矽氣凝膠、二氧化矽乾凝膠、介孔二氧化矽或其組合，但不限於此。
儘管未繪示，但連接至源極/汲極圖案150、源極/汲極圖案250、源極/汲極圖案350以及源極/汲極圖案450的源極/汲極觸點可安置於第一層間絕緣層191中。與第一閘極電極120、第二閘極電極220、第三閘極電極320以及第四閘極電極420連接的閘極觸點可安置於閘極封蓋圖案145、閘極封蓋圖案245、閘極封蓋圖案345以及閘極封蓋圖案445中。
第一閘極隔離結構160可安置於第一場絕緣層105上。第一閘極隔離結構160可安置於第一主動圖案AP1與第二主動圖案AP2之間。第一閘極隔離結構160可將第一閘極電極120與第二閘極電極220分隔開。第一閘極隔離結構160可將第一閘極封蓋圖案145與第二閘極封蓋圖案245分隔開。
第一閘極隔離結構160可自第一場絕緣層105延伸至第一層間絕緣層191的上部表面的水平面。在圖5中，穿過第一源極/汲極圖案150與第二源極/汲極圖案250之間的第一閘極隔離結構160可安置於第一層間絕緣層191中。
第一閘極隔離結構160可包含下部隔離圖案160B及上部隔離圖案160U。上部隔離圖案160U可安置於下部隔離圖案160B上。上部隔離圖案160U安置於下部隔離圖案160B的上部表面160B_US上。在根據實施例的半導體裝置中，下部隔離圖案160B的上部表面160B_US可為平坦平面。
下部隔離圖案160B與第一場絕緣層105接觸。然而，上部隔離圖案160U與第一場絕緣層105分隔開，其中下部隔離圖案插入於其間。上部隔離圖案160U不延伸至第一場絕緣層105的上部表面105_US。
下部隔離圖案160B不在第一閘極電極120的上部表面120_US的水平面及第二閘極電極220的上部表面220_US的水平面上方突出。基於第一下部圖案BP1的上部表面BP1_US，下部隔離圖案160B的上部表面160B_US低於第一閘極電極120的上部表面120_US及第二閘極電極220的上部表面220_US。上部隔離圖案160U在第一閘極電極120的上部表面120_US的水平面及第二閘極電極220的上部表面220_US的水平面上方突出。
上部隔離圖案160U可延伸至第一閘極封蓋圖案145的上部表面的水平面及第二閘極封蓋圖案245的上部表面的水平面。基於第一下部圖案BP1的上部表面BP1_US，上部隔離圖案160U的上部表面160U_US高於第一閘極電極120的上部表面120_US及第二閘極電極220的上部表面220_US。
第一閘極封蓋圖案145及第二閘極封蓋圖案245不藉由下部隔離圖案160B彼此分隔開。第一閘極封蓋圖案145及第二閘極封蓋圖案245可藉由上部隔離圖案160U彼此分隔開。
在根據實施例的半導體裝置中，自第一下部圖案BP1的上部表面BP1_US至第一主動圖案AP1的上部表面AP1_US的高度H1可與自第一下部圖案BP1的上部表面BP1_US至下部隔離圖案160B的上部表面160B_US的水平面的高度H2相同。下部隔離圖案160B的上部表面160B_US可不在第一主動圖案AP1的上部表面AP1_US的水平面及第二主動圖案AP2的上部表面AP2_US的水平面上方突出。
第一閘極隔離結構160的上部表面可為上部隔離圖案160U的上部表面160U_US。下部隔離圖案160B可包含在第二方向Y1上彼此相對的第一側壁160B_SW1及第二側壁160B_SW2。上部隔離圖案160U可包含在第二方向Y1上彼此相對的第一側壁160U_SW1及第二側壁160U_SW2。下部隔離圖案160B的第一側壁160B_SW1及上部隔離圖案160U的第一側壁160U_SW1面向第一閘極電極120。下部隔離圖案160B的第二側壁160B_SW2及上部隔離圖案160U的第二側壁160U_SW2可面向第二閘極電極220。
下部隔離圖案160B可包含上部區160B_UR及下部區160B_BR。下部隔離圖案160B的上部區160B_UR可安置於第一場絕緣層105的上部表面105_US上方。下部隔離圖案160B的上部區160B_UR可在第一場絕緣層105的上部表面105_US上方突出。下部隔離圖案160B的下部區160B_BR可安置於第一場絕緣層105的上部表面105_US下方。下部隔離圖案160B的下部區160B_BR與第一場絕緣層105接觸。下部隔離圖案160B的上部區160B_UR與下部隔離圖案160B的下部區160B_BR之間的邊界可為下部隔離圖案160B與第一場絕緣層105的上部表面105_US接觸的虛擬點或線。
在下部隔離圖案160B的上部區160B_UR的至少一部分中，下部隔離圖案160B在第二方向Y1上的寬度可自上部隔離圖案160U在向下方向上增加。在根據實施例的半導體裝置中，在下部隔離圖案160B的上部區160B_UR中，下部隔離圖案160B在第二方向Y1上的寬度可自上部隔離圖案160U在向下方向上增加且接著減小。根據實施例，下部隔離圖案160B在第二方向Y1上的寬度可為下部隔離圖案160B的第一側壁160B_SW1與下部隔離圖案160B的第二側壁160B_SW2之間的距離。
在下部隔離圖案160B的下部區160B_BR的至少一部分中，下部隔離圖案160B在第二方向Y1上的寬度可自上部隔離圖案160U在向下方向上減小。在根據實施例的半導體裝置中，在下部隔離圖案160B的下部區160B_BR中，下部隔離圖案160B在第二方向Y1上的寬度自上部隔離圖案160U在向下方向上減小。
下部隔離圖案160B可包含第一部分160B_P1及第二部分160B_P2。下部隔離圖案160B的第二部分160B_P2安置於下部隔離圖案160B的第一部分160B_P1下方。第一部分160B_P1及第二部分160B_P2可由在第二方向Y1上具有下部隔離圖案160B的最大寬度的虛擬水平線劃分。
下部隔離圖案160B的第二部分160B_P2與第一場絕緣層105接觸。下部隔離圖案160B的第一部分160B_P1安置於第一場絕緣層105的上部表面105_US上方。在根據實施例的半導體裝置中，下部隔離圖案160B的第一部分160B_P1直接與下部隔離圖案160B的第二部分160B_P2連接。下部隔離圖案160B的第一部分160B_P1可包含下部隔離圖案160B的上部表面160B_US。
在下部隔離圖案160B的第一部分160B_P1中，下部隔離圖案160B在第二方向Y1上的寬度W11可自上部隔離圖案160U在向下方向上增加。在下部隔離圖案160B的第二部分160B_P2中，下部隔離圖案160B在第二方向Y1上的寬度W12可自上部隔離圖案160U在向下方向上減小。
下部隔離圖案160B的上部區160B_UR包含第一部分160B_P1及第二部分160B_P2的一部分。下部隔離圖案160B的下部區160B_BR包含下部隔離圖案160B的第二部分160B_P2的剩餘部分。
上部隔離圖案160U包含在第一閘極電極120的上部表面120_US的水平面及第二閘極電極220的上部表面220_US的水平面上方突出的第一部分160U_P1（參見圖16）。在上部隔離圖案160U的第一部分160U_P1中，上部隔離圖案160U在第二方向Y1上的寬度W21自下部隔離圖案160B在向上方向上增加。
第二閘極隔離結構360可安置於第二場絕緣層106上。第二閘極隔離結構360可安置於第三主動圖案AP3與第四主動圖案AP4之間。第二閘極隔離結構360可將第三閘極電極320與第四閘極電極420彼此分隔開。第二閘極隔離結構360可將第三閘極封蓋圖案345與第四閘極封蓋圖案445彼此分隔開。
第二閘極隔離結構360可自第二場絕緣層106延伸至第一層間絕緣層191的上部表面的水平面。在圖6中，穿過第三源極/汲極圖案350與第四源極/汲極圖案450之間的第二閘極隔離結構360可安置於第一層間絕緣層191中。
基於第三下部圖案BP3的上部表面BP3_US，第二閘極隔離結構360的上部表面360_US高於第三閘極電極320的上部表面320_US及第四閘極電極420的上部表面420_US。第二閘極隔離結構360可包含在第四方向Y2上彼此相對的第一側壁360_SW1及第二側壁360_SW2。第二閘極隔離結構360的第一側壁360_SW1面向第三閘極電極320。第二閘極隔離結構360的第二側壁360_SW2面向第四閘極電極420。
第二閘極隔離結構360在第四方向Y2上的寬度W3自第二場絕緣層106在向上方向上增加。
第一閘極隔離結構160及第二閘極隔離結構360的下部隔離圖案160B及上部隔離圖案160U中的每一者可包含氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮氧化矽（SiOCN）、碳氧化矽（SiOC）以及其組合中的至少一者。
根據實施例，下部隔離圖案160B可包含不同於上部隔離圖案160U的材料的材料。舉例而言，下部隔離圖案160B可包含但不限於含有碳的絕緣材料，且上部隔離圖案160U可包含但不限於氮化矽。對於另一實例，下部隔離圖案160B可包含與上部隔離圖案160U的材料相同的材料。
根據實施例，第一閘極隔離結構160的上部隔離圖案160U可包含與第二閘極隔離結構360的材料相同的材料。第一閘極隔離結構160及第二閘極隔離結構360的上部隔離圖案160U可在相同步驟處形成。在此情況下，「相同步驟」意謂對應元件由相同製造製程形成。
儘管下部隔離圖案160B繪示為單個層，但此僅出於描述方便起見且不限於此。不同於所展示實例，氧化物層可安置於與上部隔離圖案160U形成邊界的部分中。
根據實施例，上部隔離圖案160U的上部表面160U_US在第二方向Y1上的寬度160_USW可與第二閘極隔離結構360的上部表面360_US在第四方向Y2上的寬度360_USW相同（參見圖3及圖4）。然而，根據實施例，上部隔離圖案160U的上部表面160U_US在第二方向Y1上的寬度160_USW可小於第二閘極隔離結構360的上部表面360_US在第四方向Y2上的寬度360_USW。
在根據實施例的半導體裝置中，下部隔離圖案160B的上部表面160B_US在第二方向Y1上的寬度可與上部隔離圖案160U的底部表面在第二方向Y1上的寬度相同。
在根據實施例的半導體裝置中，第一閘極絕緣層130沿著下部隔離圖案160B的第一側壁160B_SW1延伸，但並不沿著上部隔離圖案160U的第一側壁160U_SW1延伸，如圖3及圖7中所繪示。第二閘極絕緣層230沿著下部隔離圖案160B的第二側壁160B_SW2延伸，但並不沿著上部隔離圖案160U的第二側壁160U_SW2延伸，亦如圖3及圖7中所繪示。第一閘極絕緣層130及第二閘極絕緣層230不安置於上部隔離圖案160U的側壁160U_SW1及側壁160U_SW2上。第三閘極絕緣層330並不沿著第二閘極隔離結構360的第一側壁360_SW1延伸。第四閘極絕緣層430並不沿著第二閘極隔離結構360的第二側壁360_SW2延伸，如圖4中所繪示。
如上文所描述，第一閘極隔離結構160可具有包含下部隔離圖案160B及上部隔離圖案160U的多結構。第一閘極電極120及第二閘極電極220藉由包含多個隔離圖案的第一閘極隔離結構160彼此分隔開。第二閘極隔離結構360可具有自第三閘極電極320的上部表面320_US的水平面上方延伸至第二場絕緣層106的上部表面106_US的水平面下方的單個結構。第三閘極電極320及第四閘極電極420藉由包含一個隔離圖案的第二閘極隔離結構360彼此分隔開。
如上文所描述，源極/汲極蝕刻終止層156可沿著下部隔離圖案160B的第一側壁160B_SW1及下部隔離圖案160B的第二側壁160B_SW2延伸，如圖5中所繪示。源極/汲極蝕刻終止層156並不沿著上部隔離圖案160U的第一側壁160U_SW1及上部隔離圖案160U的第二側壁160U_SW2延伸。源極/汲極蝕刻終止層156並不沿著第二閘極隔離結構360的第一側壁360_SW1及第二閘極隔離結構360的第二側壁360_SW2延伸，如圖6中所繪示。
儘管未繪示，但第一源極/汲極圖案150及第二源極/汲極圖案250中的至少一者可與下部隔離圖案160B接觸。當第一源極/汲極圖案150與下部隔離圖案160B接觸時，源極/汲極蝕刻終止層156並不沿著定位於第一源極/汲極圖案150與下部隔離圖案160B之間的第一場絕緣層105的上部表面105_US安置。另外，氣隙可安置於第一源極/汲極圖案150、第一場絕緣層105以及下部隔離圖案160B之間。
儘管繪示第一閘極隔離結構160將在第一方向X1上彼此鄰近的兩個閘極電極120與在第一方向X1上彼此鄰近的兩個閘極電極220分隔開，且第二閘極隔離結構360將在第三方向X2上彼此鄰近的兩個閘極電極320與在第三方向X2上彼此鄰近的兩個閘極電極420分隔開，但此等閘極隔離結構不限於此。不同於所展示實例，第一閘極隔離結構160可將一個閘極電極120與一個閘極電極220分隔開，或可將在第一方向X1上彼此鄰近的三個或大於三個閘極電極120與在第一方向X1上彼此鄰近的三個或大於三個閘極電極220分隔開。同樣地，第二閘極隔離結構360可將一個閘極電極320與一個閘極電極420分隔開，或可將在第三方向X2上彼此鄰近的三個或大於三個閘極電極320與在第三方向X2上彼此鄰近的三個或大於三個閘極電極420分隔開。
第二層間絕緣層192可安置於第一層間絕緣層191、第一閘極隔離結構160以及第二閘極隔離結構360上。第二層間絕緣層192可包含例如氧化矽、氮化矽、碳氮化矽、氮氧化矽以及低介電常數材料中的至少一者。
儘管未繪示，但將連接至源極/汲極圖案150、源極/汲極圖案250、源極/汲極圖案350以及源極/汲極圖案450及閘極電極120、閘極電極220、閘極電極320以及閘極電極420的通孔插塞及/或佈線線路可安置於第二層間絕緣層192中。
圖8至圖14為示出根據實施例的半導體裝置的視圖。為描述方便起見，以下描述將基於與參考圖1至圖7進行的描述的不同之處。為了參考，圖8至圖14為分別示出圖3的部分P的放大視圖。
參考圖8，在根據實施例的半導體裝置中，在下部隔離圖案160B的上部區160B_UR中，下部隔離圖案160B在第二方向Y1上的寬度自上部隔離圖案160U在向下方向上增加。
下部隔離圖案160B的上部區160B_UR不包含下部隔離圖案160B的第二部分160B_P2。類似於圖7中所繪示的實施例，第一部分160B_P1及第二部分160B_P2可由在第二方向Y1上具有下部隔離圖案160B的最大寬度的虛擬水平線劃分。
參考圖9，在根據實施例的半導體裝置中，在下部隔離圖案160B的上部區160B_UR中，下部隔離圖案160B在第二方向Y1上的寬度可自上部隔離圖案160U在向下方向上增加且接著保持恆定。
下部隔離圖案160B可更包含安置於下部隔離圖案160B的第二部分160B_P2與下部隔離圖案160B的第一部分160B_P1之間的第三部分160B_P3。在下部隔離圖案160B的第三部分160B_P3中，下部隔離圖案160B在第二方向Y1上的寬度W13可自上部隔離圖案160U在向下方向上為恆定的。
下部隔離圖案160B的上部區160B_UR可包含下部隔離圖案160B的第一部分160B_P1及下部隔離圖案160B的第三部分160B_P3。
參考圖10及圖11，在根據實施例的半導體裝置中，在下部隔離圖案的下部區160B_BR中，下部隔離圖案160B在第二方向Y1上的寬度可隨著其遠離上部隔離圖案160U而增加且接著減小。
在圖10中，在下部隔離圖案160B的上部區160B_UR中，下部隔離圖案160B在第二方向Y1上的寬度可自上部隔離圖案160U在向下方向上增加且接著減小。
下部隔離圖案160B可更包含安置於下部隔離圖案160B的第二部分160B_P2與下部隔離圖案160B的第一部分160B_P1之間的第四部分160B_P4及第五部分160B_P5。下部隔離圖案160B的第四部分160B_P4安置於下部隔離圖案160B的第一部分160B_P1與下部隔離圖案160B的第五部分160B_P5之間。
在下部隔離圖案160B的第四部分160B_P4中，下部隔離圖案160B在第二方向Y1上的寬度W14可自上部隔離圖案160U在向下方向上減小。在下部隔離圖案160B的第五部分160B_P5中，下部隔離圖案160B在第二方向Y1上的寬度W15可自上部隔離圖案160U在向下方向上增加。
下部隔離圖案160B的上部區160B_UR可包含下部隔離圖案的第一部分160B_P1及下部隔離圖案160B的第四部分160B_P4。下部隔離圖案160B的下部區160B_BR可包含下部隔離圖案160B的第二部分160B_P2及下部隔離圖案160B的第五部分160B_P5。
在圖11中，在下部隔離圖案160B的上部區160B_UR中，下部隔離圖案160B在第二方向Y1上的寬度可自上部隔離圖案160U在向下方向上增加且接著保持恆定。
下部隔離圖案160B可更包含安置於下部隔離圖案160B的第二部分160B_P2與下部隔離圖案160B的第一部分160B_P1之間的第三部分160B_P3及第五部分160B_P5。下部隔離圖案160B的第三部分160B_P3安置於下部隔離圖案160B的第一部分160B_P1與下部隔離圖案160B的第五部分160B_P5之間。
在下部隔離圖案160B的第三部分160B_P3中，下部隔離圖案160B在第二方向Y1上的寬度W13可自上部隔離圖案160U在向下方向上為恆定的。在下部隔離圖案160B的第五部分160B_P5中，下部隔離圖案160B在第二方向Y1上的寬度W15可自上部隔離圖案160U在向下方向上增加。
下部隔離圖案160B的上部區160B_UR可包含下部隔離圖案160B的第一部分160B_P1及下部隔離圖案160B的第三部分160B_P3。下部隔離圖案160B的下部區160B_BR可包含下部隔離圖案160B的第二部分160B_P2及下部隔離圖案160B的第五部分160B_P5。
參考圖12，在根據實施例的半導體裝置中，在下部隔離圖案160B的上部區160B_UR中，下部隔離圖案160B在第二方向Y1上的寬度可自上部隔離圖案160U在向下方向上減小且接著增加且再次減小。
下部隔離圖案160B可更包含安置於下部隔離圖案160B的第一部分160B_P1上的第六部分160B_P6。在下部隔離圖案160B的第六部分160B_P6中，下部隔離圖案160B在第二方向Y1上的寬度W16可自上部隔離圖案160U在向上方向上增加。
下部隔離圖案160B的上部區160B_UR可包含下部隔離圖案160B的第二部分160B_P2的一部分、下部隔離圖案160B的第一部分160B_P1以及下部隔離圖案160B的第六部分160B_P6。
參考圖13，在根據實施例的半導體裝置中，下部隔離圖案160B的上部表面160B_US可包含彎曲表面。
舉例而言，下部隔離圖案160B的上部表面160B_US可包含凹面彎曲表面。
參考圖14，在根據一些實施例的半導體裝置中，下部隔離圖案160B的上部表面160B_US在第二方向Y1上的寬度可大於上部隔離圖案160U的底部表面在第二方向Y1上的寬度。
第一閘極絕緣層130及/或第二閘極絕緣層230可沿著下部隔離圖案160B的上部表面160B_US的一部分延伸。
圖15及圖16為示出根據實施例的半導體裝置的視圖。為描述方便起見，以下描述將基於與參考圖1至圖7進行的描述的不同之處。
參考圖15及圖16，在根據實施例的半導體裝置中，上部隔離圖案160U可包含第一部分160U_P1及第二部分160U_P2。上部隔離圖案160U的第二部分160U_P2安置於上部隔離圖案160U的第一部分160U_P1下方。
在上部隔離圖案160U的第一部分160U_P1中，上部隔離圖案160U在第二方向Y1上的寬度W21可自下部隔離圖案160B在向上方向上增加。在上部隔離圖案160U的第二部分160U_P2中，上部隔離圖案160U在第二方向Y1上的寬度W22可自下部隔離圖案160B在向上方向上增加且接著減小。
上部隔離圖案160U的第二部分160U_P2可安置於下部隔離圖案160B的上部表面160B_US上方及第一閘極電極120的上部表面120_US的水平面及第二閘極電極220的上部表面220_US的水平面下方。上部隔離圖案160U的第二部分160U_P2不包含在第一閘極電極120的上部表面120_US的水平面及第二閘極電極220的上部表面220_US的水平面上方突出的部分。
圖17至圖20為示出根據實施例的半導體裝置的視圖。為描述方便起見，以下描述將基於與參考圖1至圖7進行的描述的不同之處。
參考圖17，在根據實施例的半導體裝置中，第一閘極隔離結構160可包含氣隙AG。
氣隙AG可安置於下部隔離圖案160B中。下部隔離圖案160B可包含氣隙AG。
參考圖18，在根據實施例的半導體裝置中，上部隔離圖案160U及下部隔離圖案160B可在豎直方向上未對準。
上部隔離圖案160U可安置於下部隔離圖案160B的第二側壁160B_SW2的一部分上。然而，上部隔離圖案160U可不安置於下部隔離圖案160B的第一側壁160B_SW1上。
參考圖19及圖20，在根據實施例的半導體裝置中，自第一下部圖案BP1的上部表面BP1_US至第一主動圖案AP1的上部表面AP1_US的高度H1不同於自第一下部圖案BP1的上部表面BP1_US至下部隔離圖案160B的上部表面160B_US的水平面的高度H2。
在圖19中，自第一下部圖案BP1的上部表面BP1_US至第一主動圖案AP1的上部表面AP1_US的高度H1小於自第一下部圖案BP1的上部表面BP1_US至下部隔離圖案160B的上部表面160B_US的水平面的高度H2。
在圖20中，自第一下部圖案BP1的上部表面BP1_US至第一主動圖案AP1的上部表面AP1_US的高度H1大於自第一下部圖案BP1的上部表面BP1_US至下部隔離圖案160B的上部表面160B_US的水平面的高度H2。
圖21及圖22為示出根據實施例的半導體裝置的視圖。為描述方便起見，以下描述將基於與參考圖1至圖7進行的描述的不同之處。
參考圖21及圖22，在根據實施例的半導體裝置中，第一閘極絕緣層130可沿著下部隔離圖案160B的第一側壁160B_SW1及上部隔離圖案160U的第一側壁160U_SW1的一部分延伸。
第二閘極絕緣層230可沿著下部隔離圖案160的第二側壁160B_SW2及上部隔離圖案160U的第二側壁160U_SW2的一部分延伸。
第一閘極絕緣層130不安置於第一閘極封蓋圖案145與上部隔離圖案160U之間。第二閘極絕緣層230不安置於第二閘極封蓋圖案245與上部隔離圖案160U之間。
第三閘極絕緣層330可沿著第二閘極隔離結構360的第一側壁360_SW1延伸。第四閘極絕緣層430可沿著第二閘極隔離結構360的第二側壁360_SW2延伸。
第三閘極絕緣層330不安置於第三閘極封蓋圖案345與上部隔離圖案160U之間。第四閘極絕緣層430不安置於第四閘極封蓋圖案445與上部隔離圖案160U之間。
圖23為示出根據實施例的半導體裝置的視圖。為描述方便起見，以下描述將基於與參考圖21及圖22進行的描述的不同之處。
參考圖23，在根據實施例的半導體裝置中，上部隔離圖案160U的上部表面160U_US可包含凸面彎曲表面。
上部隔離圖案160U的上部表面160U_US的一部分可由第一閘極封蓋圖案145及第二閘極封蓋圖案245覆蓋。
儘管未繪示，但第二閘極隔離結構360的上部表面（圖6的360_US）亦可包含類似於上部隔離圖案160U的上部表面160U_US的凸面彎曲邊緣。
圖24及圖25為示出根據實施例的半導體裝置的視圖。為描述方便起見，以下描述將基於與參考圖1至圖7進行的描述的不同之處。
參考圖24及圖25，在根據實施例的半導體裝置中，第一主動圖案AP1及第二主動圖案AP2中的每一者可為在第一場絕緣層105的上部表面105_US上方突出的鰭型圖案。
在第一場絕緣層105的上部表面105_US上方突出的鰭型圖案可用作電晶體的通道區。
儘管未繪示，但作為實例，比第一鰭溝渠FT1更深的深溝渠可安置於第一主動圖案AP1與第二主動圖案AP2之間。作為另一實例，虛設鰭型圖案可安置於第一主動圖案AP1與第二主動圖案AP2之間。虛設鰭型圖案的高度低於第一主動圖案AP1的高度及第二主動圖案AP2的高度。第一場絕緣層105可安置於虛設鰭型圖案的上部表面上。
根據實施例，安置於第二區II中的第三主動圖案AP3及第四主動圖案AP4可為包含奈米薄片或奈米線的主動圖案，如圖4中所繪示。根據實施例，安置於第二區中的第三主動圖案AP3及第四主動圖案AP4可為類似於第一主動圖案AP1及第二主動圖案AP2的鰭型圖案。
圖26為示出根據實施例的半導體裝置的佈局圖。圖27為沿著圖26的線F-F截取的橫截面圖。
為了參考，沿著圖26的線B-B及線C-C截取的橫截面圖可與圖3、圖4、圖7至圖23及圖25中的一者實質上相同。此外，對圖26中的第一區I及第二區II的描述可與參考圖1至圖25進行的描述實質上相同。因此，以下描述將基於圖26的第三區III。
參考圖26及圖27，根據實施例的半導體裝置可包含第一主動圖案AP1、第二主動圖案AP2、第三主動圖案AP3、第四主動圖案AP4、第五主動圖案AP5以及第六主動圖案AP6；第一閘極電極120、第二閘極電極220、第三閘極電極320、第四閘極電極420、第五閘極電極520以及第六閘極電極620；第一閘極隔離結構160；第二閘極隔離結構360；以及第三閘極隔離結構560。
基底100可包含第一區I、第二區II以及第三區III。第一主動圖案AP1、第二主動圖案AP2、第一閘極電極120、第二閘極電極220以及第一閘極隔離結構160可安置於第一區I中。第三主動圖案AP3、第四主動圖案AP4、第三閘極電極320、第四閘極電極420以及第二閘極隔離結構360可安置於第二區II中。第五主動圖案AP5、第六主動圖案AP6、第五閘極電極520、第六閘極電極620以及第三閘極隔離結構560可安置於第三區III中。
第五主動圖案AP5及第六主動圖案AP6可安置於基底100上。第五主動圖案AP5及第六主動圖案AP6可分別在第六方向X3上長遠延伸。第五主動圖案AP5與第六主動圖案AP6可在第七方向Y3上彼此間隔開。此處，第六方向X3為與第七方向Y3交叉的方向。
第五主動圖案AP5可包含第五下部圖案BP5及多個第五片圖案NS5。在根據實施例的半導體裝置中，第五主動圖案AP5為包含奈米薄片或奈米線的主動圖案，且第六主動圖案AP6可為鰭型圖案。
第五下部圖案BP5及第六主動圖案AP6可分別自基底100突出。第五下部圖案BP5及第六主動圖案AP6可分別在第六方向X3上長遠延伸。第五下部圖案BP5及第六主動圖案AP6可在第七方向Y3上彼此間隔開。第五下部圖案BP5及第六主動圖案AP6可藉由在第六方向X3上延伸的第三鰭溝渠FT3彼此分隔開。多個第五片圖案NS5可安置於第五下部圖案BP5上。第五主動圖案的上部表面AP5_US可為在第五片圖案NS5中安置於最上部部分上的片圖案的上部表面。第六主動圖案的上部表面AP6_US可為鰭型圖案的上部表面。
第五下部圖案BP5、第五片圖案NS5以及第六主動圖案AP6中的每一者可包含作為元素半導體材料的矽及鍺中的至少一者，或第IV-IV族化合物半導體及III-V族化合物半導體中的至少一者。
根據實施例，第五主動圖案AP5與第六主動圖案AP6可在第七方向Y3上彼此間隔開第三間隔L3。第三間隔L3大於第一間隔L1。第三間隔L3可為基於第五下部圖案BP5的上部表面BP5_US的第五主動圖案AP5與第六主動圖案AP6之間的距離。
第三場絕緣層107可形成於基底100上。第三場絕緣層107可填充第三鰭溝渠FT3的至少一部分。
第五閘極電極520可安置於第五主動圖案AP5上。第五閘極電極520可在第七方向Y3上延伸以與第五主動圖案AP5交叉。第五閘極電極520可與第五下部圖案BP5交叉。第五閘極電極520可包圍每一第五片圖案NS5。
第六閘極電極620可安置於第六主動圖案AP6上。第六閘極電極620可在第七方向Y3上延伸以與第六主動圖案AP6交叉。第六閘極電極620可在第七方向Y3上與第五閘極電極520間隔開。第六閘極電極620可與第五閘極電極520分隔開。
第五閘極電極520及第六閘極電極620中的每一者可包含金屬、金屬合金、導電金屬氮化物、金屬矽化物、摻雜半導體材料、導電金屬氧化物以及導電金屬氮氧化物中的至少一者。
第五閘極絕緣層530可沿著第三場絕緣層的上部表面107_US及第五下部圖案BP5的上部表面BP5_US延伸。第五閘極絕緣層530可包圍每一第五片圖案NS5。
第六閘極絕緣層630可沿著第三場絕緣層的上部表面107_US延伸。第六閘極絕緣層630可沿著在第三場絕緣層的上部表面107_US的水平面上方突出的第六主動圖案AP6的輪廓延伸。
第五閘極絕緣層530及第六閘極絕緣層630中的每一者可包含氧化矽、氮氧化矽、氮化矽或介電常數大於氧化矽的介電常數的高介電常數材料。
第五閘極封蓋圖案545可安置於第五閘極電極520的上部表面520_US上。第六閘極封蓋圖案645可安置於第六閘極電極620的上部表面620_US上。
第三閘極隔離結構560可安置於第三場絕緣層107上。第三閘極隔離結構560可安置於第五主動圖案AP5與第六主動圖案AP6之間。第三閘極隔離結構560可將第五閘極電極520與第六閘極電極620彼此分隔開。第三閘極隔離結構560可將第五閘極封蓋圖案545與第六閘極封蓋圖案645彼此分隔開。
第三閘極隔離結構560可自第三場絕緣層107延伸至第一層間絕緣層191的上部表面的水平面。
基於第五下部圖案BP5的上部表面BP5_US，第三閘極隔離結構560的上部表面560_US高於第五閘極電極520的上部表面520_US及第六閘極電極620的上部表面620_US。第三閘極隔離結構560可包含在第七方向Y3上彼此相對的第一側壁560_SW1及第二側壁560_SW2。第三閘極隔離結構560的第一側壁560U_SW1面向第五閘極電極520。第三閘極隔離結構560的第二側壁560U_SW2面向第六閘極電極620。
第三閘極隔離結構560在第七方向Y3上的寬度W4自第三場絕緣層107在向上方向上增加。
第三閘極隔離結構560在與第二閘極隔離結構360相同的步驟處形成。
圖28至圖47為示出描述製造根據實施例的半導體裝置的方法的中間步驟的視圖。舉例而言，圖29為沿著圖28的線B-B截取的橫截面圖，且圖30為沿著圖28的線C-C截取的橫截面圖。
參考圖28至圖30，在第一方向X1上延伸的第一預主動圖案PAP1及第二預主動圖案PAP2形成於基底100的第一區I中。第一預主動圖案PAP1及第二預主動圖案PAP2可在第二方向Y1上彼此間隔開。
第一預主動圖案PAP1及第二預主動圖案PAP2可在第二方向Y1上彼此間隔開第一間隔L1。
在第三方向X2上延伸的第三預主動圖案PAP3及第四預主動圖案PAP4形成於基底100的第二區II中。第三預主動圖案PAP3及第四預主動圖案PAP4可在第四方向Y2上彼此間隔開。
第三預主動圖案PAP3及第四預主動圖案PAP4可在第四方向Y2上彼此間隔開第二間隔L2。
第一預主動圖案PAP1、第二預主動圖案PAP2、第三預主動圖案PAP3以及第四預主動圖案PAP4可包含在第五方向Z上交替沈積的多個犧牲層SC_P及多個主動層ACT_P。主動層ACT_P可經由製程而變為片圖案NS1、片圖案NS2、片圖案NS3以及片圖案NS4。
隨後，第一場絕緣層105形成於基底100上第一預主動圖案PAP1與第二預主動圖案PAP2之間。第二場絕緣層106形成於基底100上第三預主動圖案PAP3與第四預主動圖案PAP4之間。第一預主動圖案PAP1的一部分及第二預主動圖案PAP2的一部分可在第一場絕緣層105的上部表面的水平面上方突出。第三預主動圖案PAP3的一部分及第四預主動圖案PAP4的一部分可在第二場絕緣層106的上部表面的水平面上方突出。舉例而言，交替沈積的犧牲層SC_P及主動層ACT_P可在第一場絕緣層105及第二場絕緣層106的上部表面的水平面上方突出。
隨後，虛設絕緣層130PP及半導體襯墊121可依序形成於第一預主動圖案PAP1、第二預主動圖案PAP2、第三預主動圖案PAP3以及第四預主動圖案PAP4上。虛設絕緣層130PP可包含例如氧化矽，但不限於此。半導體襯墊121可包含例如多晶矽，但不限於此。
虛設絕緣層130PP及半導體襯墊121可沿著第一預主動圖案PAP1的部分的輪廓及第二預主動圖案PAP2的部分的輪廓形成，所述輪廓在第一場絕緣層105的水平面及第一場絕緣層105的上部表面上方突出。虛設絕緣層130PP及半導體襯墊121可沿著第三預主動圖案PAP3的部分的輪廓及第四預主動圖案PAP4的部分的輪廓形成，所述輪廓在第二場絕緣層106的水平面及第二場絕緣層106的上部表面上方突出。
參考圖31及圖32，遮罩圖案MASK_1、遮罩圖案MASK_2以及遮罩圖案MASK_3可形成於半導體襯墊121上。
遮罩圖案MASK_1、遮罩圖案MASK_2以及遮罩圖案MASK_3可包含懸垂結構OH_S。舉例而言，第一遮罩圖案MASK_1可形成於第一預主動圖案PAP1、第二預主動圖案PAP2、第三預主動圖案PAP3以及第四預主動圖案PAP4的上部表面上。第一遮罩圖案MASK_1可包含懸垂結構OH_S。第二遮罩圖案MASK_2可形成於第一場絕緣層105上第一預主動圖案PAP1與第二預主動圖案PAP2之間。第三遮罩圖案MASK_3可形成於第二場絕緣層106上第三預主動圖案PAP3與第四預主動圖案PAP4之間。
可使用階梯覆蓋率並不良好的沈積方法形成遮罩圖案MASK_1、遮罩圖案MASK_2以及遮罩圖案MASK_3。舉例而言，可使用電漿增強化學氣相沈積（Plasma Enhanced Chemical Vapor Deposition；PECVD）形成遮罩圖案MASK_1、遮罩圖案MASK_2以及遮罩圖案MASK_3，但不限於此。舉例而言，遮罩圖案MASK_1、遮罩圖案MASK_2以及遮罩圖案MASK_3可包含但不限於氮化矽。
第一遮罩圖案MASK_1繪示為與第二遮罩圖案MASK_2分隔開，但不限於此。第一遮罩圖案MASK_1繪示為與第三遮罩圖案MASK_3分隔開，但不限於此。
第一遮罩圖案MASK_1的厚度t11大於第二遮罩圖案MASK_2的厚度t12。第二遮罩圖案MASK_2的厚度t12小於第三遮罩圖案MASK_3的厚度t13。由於第一間隔L1小於第二間隔L2，因此第二遮罩圖案MASK_2與第三遮罩圖案MASK_3之間的厚度差可歸因於負載效應而出現。
參考圖33，可使用第一遮罩圖案MASK_1作為遮罩來移除第一場絕緣層105的上部表面上的半導體襯墊121。可在移除半導體襯墊121的同時移除第一場絕緣層105的一部分。
因此，下部隔離空間160_SP可形成於第一預主動圖案PAP1與第二預主動圖案PAP2之間。
更詳細地，可使用第一遮罩圖案MASK_1作為遮罩來移除第二遮罩圖案MASK_2。隨後，可移除半導體襯墊121的一部分、虛設絕緣層130PP的一部分以及第一場絕緣層105的一部分。
可在形成下部隔離空間160_SP的同時移除第一預主動圖案PAP1的側壁及第二預主動圖案PAP2的側壁上的半導體襯墊121的一部分，但本揭露的技術精神不限於此。
為了限定形成下部隔離空間160_SP的區，可在遮罩圖案MASK_1、遮罩圖案MASK_2以及遮罩圖案MASK_3上形成額外遮罩層，但不限於此。
可在形成下部隔離空間160_SP的同時移除第一遮罩圖案MASK_1的一部分。
參考圖34，在形成下部隔離空間160_SP之後，可移除遮罩圖案MASK_1、遮罩圖案MASK_2以及遮罩圖案MASK_3。
參考圖35及圖36，下部隔離圖案層160P可形成於半導體襯墊121上。
下部隔離圖案層160P可填充下部隔離空間160_SP。下部隔離圖案層160P亦可形成於第一預主動圖案PAP1、第二預主動圖案PAP2、第三預主動圖案PAP3以及第四預主動圖案PAP4的上部表面上。
參考圖37，可移除下部隔離圖案層160P的一部分以形成用於填充下部隔離空間160_SP的下部隔離圖案160B。
下部隔離圖案層160P的一部分可例如經由濕式蝕刻製程移除。
在形成下部隔離圖案160B的同時移除安置於第二區II中的下部隔離圖案層160P。
參考圖38及圖39，模製半導體層122可形成於半導體襯墊121及下部隔離圖案160B上。
模製半導體層122可包含例如多晶矽。
參考圖40及圖41，可圖案化半導體襯墊121及模製半導體層122以形成與第一預主動圖案PAP1、第二預主動圖案PAP2、第三預主動圖案PAP3以及第四預主動圖案PAP4交叉的模製閘極電極120P。模製閘極電極120P形成於下部隔離圖案160B上。
可圖案化虛設絕緣層130PP以形成與第一預主動圖案PAP1、第二預主動圖案PAP2、第三預主動圖案PAP3以及第四預主動圖案PAP4交叉的虛設閘極絕緣層130P。
參考圖42及圖43，可移除模製閘極電極120P及虛設閘極絕緣層130P。
隨後，可移除犧牲層SC_P以形成第一片圖案NS1、第二片圖案NS2、第三片圖案NS3以及第四片圖案NS4。因此，可形成第一主動圖案AP1、第二主動圖案AP2、第三主動圖案AP3以及第四主動圖案AP4。
參考圖44及45，第一連接閘極絕緣層130A可沿著第一片圖案NS1的周邊、第二片圖案NS2的周邊以及下部隔離圖案160B的側壁及上部表面形成。
與第一主動圖案AP1及第二主動圖案AP2交叉的第一連接閘極電極120A可形成於第一連接閘極絕緣層130A上。第一連接閘極封蓋圖案145A可形成於第一連接閘極電極120A上。
第二連接閘極絕緣層330A可沿著第三片圖案NS3的周邊及第四片圖案NS4的周邊形成。
與第三主動圖案AP3及第四主動圖案AP4交叉的第二連接閘極電極320A可形成於第二連接閘極絕緣層330A上。第二連接閘極封蓋圖案345A可形成於第二連接閘極電極320A上。
參考圖46及圖47，上部隔離圖案160U形成於下部隔離圖案160B上。第二閘極隔離結構360形成於第二場絕緣層106上。
上部隔離圖案160U將第一連接閘極封蓋圖案145A、第一連接閘極電極120A以及第一連接閘極絕緣層130A彼此分隔開。因此，形成第一閘極電極120、第二閘極電極220、第一閘極絕緣層130、第二閘極絕緣層230、第一閘極封蓋圖案145以及第二閘極封蓋圖案245。
第二閘極隔離結構360將第二連接閘極封蓋圖案345A、第二連接閘極電極320A以及第二連接閘極絕緣層330A彼此分隔開。因此，形成第三閘極電極320、第四閘極電極420、第三閘極絕緣層330、第四閘極絕緣層430、第三閘極封蓋圖案345以及第四閘極封蓋圖案445。
上部隔離圖案160U及第二閘極隔離結構360同時形成。舉例而言，可形成用於將第一連接閘極封蓋圖案145A、第一連接閘極電極120A以及第一連接閘極絕緣層130A彼此分隔開的第一隔離溝渠。此外，可形成用於將第二連接閘極封蓋圖案345A、第二連接閘極電極320A以及第二連接閘極絕緣層330A彼此分隔開的第二隔離溝渠。絕緣材料填充於第一隔離溝渠及第二隔離溝渠中以形成上部隔離圖案160U及第二閘極隔離結構360。
圖48及圖49為示出描述製造根據實施例的半導體裝置的方法的中間步驟的視圖。參考圖21至圖23所描述的半導體裝置可藉由圖48及圖49的中間步驟形成。
為了參考，圖48及圖49可為在圖40及圖41之後執行的製程。
參考圖48及圖49，穿過模製閘極電極120P的上部隔離圖案160U可形成於下部隔離圖案160B上。
穿過模製閘極電極120P的第二閘極隔離結構360可形成於第二場絕緣層106上。
隨後，第一閘極電極120、第二閘極電極220、第三閘極電極320以及第四閘極電極420，第一閘極絕緣層130、第二閘極絕緣層230、第三閘極絕緣層330以及第四閘極絕緣層430以及第一閘極封蓋圖案145、第二閘極封蓋圖案245、第三閘極封蓋圖案345以及第四閘極封蓋圖案445可經由參考圖42至圖45所描述的製程形成。
綜上所述，所屬領域中具通常知識者將瞭解，在實質上不背離本發明概念的原理的情況下，可對上述實施例進行許多變化及修改。因此，所揭露實施例僅用於通用及描述性含義而非出於限制目的。
100:基底 105:第一場絕緣層 105_US、106_US、107_US、120_US、160B_US、160U_US、220_US、320_US、360_US、420_US、520_US、560_US、620_US、AP1_US、AP2_US、AP3_US、AP4_US、AP5_US、AP6_US、BP1_US、BP2_US、BP3_US、BP4_US、BP5_US:上部表面 106:第二場絕緣層 107:第三場絕緣層 120:第一閘極電極 120A:第一連接閘極電極 120P:模製閘極電極 121:半導體襯墊 122:模製半導體層 130:第一閘極絕緣層 130A:第一連接閘極絕緣層 130P:虛設閘極絕緣層 130PP:虛設絕緣層 140:閘極間隔物 141:外部間隔物 142:內部間隔物 145:第一閘極封蓋圖案 145A:第一連接閘極封蓋圖案 150:第一源極/汲極圖案 156:源極/汲極蝕刻終止層 160:第一閘極隔離結構 160_SP:下部隔離空間 160_USW、360_USW、W3、W4、W11、W12、W13、W14、W15、W16、W21、W22:寬度 160B:下部隔離圖案 160B_BR:下部區 160B_P1、160U_P1:第一部分 160B_P2、160U_P2:第二部分 160B_P3:第三部分 160B_P4:第四部分 160B_P5:第五部分 160B_P6:第六部分 160B_SW1、160U_SW1、360_SW1、560_SW1、560U_SW1:第一側壁 160B_SW2、160U_SW2、360_SW2、560_SW2、560U_SW2:第二側壁 160B_UR:上部區 160P:下部隔離圖案層 160U:上部隔離圖案 160U_SW1:第一側壁 160U_SW2:第二側壁 191:第一層間絕緣層 192:第二層間絕緣層 220:第二閘極電極 230:第二閘極絕緣層 245:第二閘極封蓋圖案 250:第二源極/汲極圖案 320:第三閘極電極 320A:第二連接閘極電極 330:第三閘極絕緣層 330A:第二連接閘極絕緣層 345:第三閘極封蓋圖案 345A:第二連接閘極封蓋圖案 350:第三源極/汲極圖案 360:第二閘極隔離結構 420:第四閘極電極 430:第四閘極絕緣層 445:第四閘極封蓋圖案 450:第四源極/汲極圖案 520:第五閘極電極 530:第五閘極絕緣層 545:第五閘極封蓋圖案 560:第三閘極隔離結構 620:第六閘極電極 630:第六閘極絕緣層 645:第六閘極封蓋圖案 A-A、B-B、C-C、D-D、E-E、F-F:線 ACT_P:主動層 AG:氣隙 AP1:第一主動圖案 AP2:第二主動圖案 AP3:第三主動圖案 AP4:第四主動圖案 AP5:第五主動圖案 AP6:第六主動圖案 BP1:第一下部圖案 BP2:第二下部圖案 BP3:第三下部圖案 BP4:第四下部圖案 BP5:第五下部圖案 FT1:第一鰭溝渠 FT2:第二鰭溝渠 FT3:第三鰭溝渠 GS_INT:閘極間結構 H1、H2:高度 MASK_1、MASK_2、MASK_3:遮罩圖案 L1:第一間隔 L2:第二間隔 L3:第三間隔 NS1:第一片圖案 NS2:第二片圖案 NS3:第三片圖案 NS4:第四片圖案 NS5:第五片圖案 OH_S:懸垂結構 P:部分 PAP1:第一預主動圖案 PAP2:第二預主動圖案 PAP3:第三預主動圖案 PAP4:第四預主動圖案 SC_P:犧牲層 t11、t12、t13:厚度 X1:第一方向 X2:第三方向 X3:第六方向 Y1:第二方向 Y2:第四方向 Y3:第七方向 Z:第五方向 I:第一區 II:第一區 III:第三區
本揭露的上述及其他態樣及特徵藉由參考附圖而詳細描述其例示性實施例將變得更顯而易見，在附圖中： 圖1為示出根據實施例的半導體裝置的佈局圖。 圖2A及圖2B為沿著圖1的線A-A截取的橫截面圖。 圖3至圖6為沿著圖1的線B-B、線C-C、線D-D以及線E-E截取的橫截面圖。 圖7為示出圖3的部分P的放大視圖。 圖8至圖14為示出根據實施例的半導體裝置的視圖。 圖15及圖16為示出根據實施例的半導體裝置的視圖。 圖17至圖20為示出根據實施例的半導體裝置的視圖。 圖21及圖22為示出根據實施例的半導體裝置的視圖。 圖23為示出根據實施例的半導體裝置的視圖。 圖24及圖25為示出根據實施例的半導體裝置的視圖。 圖26為示出根據實施例的半導體裝置的佈局圖。 圖27為沿著圖26的線F-F截取的橫截面圖。 圖28至圖47為示出描述製造根據實施例的半導體裝置的方法的中間步驟的視圖。 圖48及圖49為示出描述製造根據實施例的半導體裝置的方法的中間步驟的視圖。
100:基底
105:第一場絕緣層
105_US、120_US、160B_US、160U_US、220_US、AP1_US、AP2_US、BP1_US、BP2_US:上部表面
120:第一閘極電極
130:第一閘極絕緣層
145:第一閘極封蓋圖案
160:第一閘極隔離結構
160_USW:寬度
160B:下部隔離圖案
160B_SW1、160U_SW1:第一側壁
160B_SW2、160U_SW2:第二側壁
160U:上部隔離圖案
192:第二層間絕緣層
220:第二閘極電極
230:第二閘極絕緣層
245:第二閘極封蓋圖案
AP1:第一主動圖案
AP2:第二主動圖案
B-B:線
BP1:第一下部圖案
BP2:第二下部圖案
FT1:第一鰭溝渠
H1、H2:高度
L1:第一間隔
NS1:第一片圖案
NS2:第二片圖案
P:部分
X1:第一方向
Y1:第二方向
Z:第五方向

Claims (20)

  1. 一種半導體裝置，包括： 第一主動圖案，在基底上在第一方向上延伸； 第二主動圖案，在所述基底上在所述第一方向上延伸且在第二方向上與所述第一主動圖案間隔開； 場絕緣層，在所述基底上的所述第一主動圖案與所述第二主動圖案之間； 第一閘極電極，在所述第一主動圖案上； 第二閘極電極，在所述第二主動圖案上；以及 閘極隔離結構，在所述場絕緣層上將所述第一閘極電極與所述第二閘極電極彼此分隔開， 其中所述閘極隔離結構包括與所述場絕緣層接觸的下部隔離圖案以及在所述下部隔離圖案上的上部隔離圖案， 其中所述下部隔離圖案包括第一部分以及在所述第一部分下方的第二部分， 其中在所述下部隔離圖案的所述第一部分中，所述下部隔離圖案在所述第二方向上的寬度自所述上部隔離圖案在向下方向上增加，且 其中在所述下部隔離圖案的所述第二部分中，所述下部隔離圖案在所述第二方向上的寬度自所述上部隔離圖案在所述向下方向上減小。
  2. 如請求項1所述的半導體裝置，其中所述下部隔離圖案更包括在所述下部隔離圖案的所述第一部分與所述下部隔離圖案的所述第二部分之間的第三部分，且 其中在所述下部隔離圖案的所述第三部分中，所述下部隔離圖案在所述第二方向上的寬度自所述上部隔離圖案在所述向下方向上為恆定的。
  3. 如請求項2所述的半導體裝置，其中所述下部隔離圖案更包括在所述下部隔離圖案的所述第三部分與所述下部隔離圖案的所述第二部分之間的第四部分，且 其中在所述下部隔離圖案的所述第四部分中，所述下部隔離圖案在所述第二方向上的寬度自所述上部隔離圖案在所述向下方向上增加。
  4. 如請求項1所述的半導體裝置，其中所述下部隔離圖案更包括第三部分及第四部分，所述第三部分及所述第四部分在所述下部隔離圖案的所述第一部分與所述下部隔離圖案的所述第二部分之間， 其中所述下部隔離圖案的所述第三部分在所述下部隔離圖案的所述第一部分與所述下部隔離圖案的所述第四部分之間， 其中在所述下部隔離圖案的所述第三部分中，所述下部隔離圖案在所述第二方向上的寬度自所述上部隔離圖案在所述向下方向上減小，且 其中在所述下部隔離圖案的所述第四部分中，所述下部隔離圖案在所述第二方向上的寬度自所述上部隔離圖案在所述向下方向上增加。
  5. 如請求項1所述的半導體裝置，更包括在所述第一閘極電極與所述第一主動圖案之間的閘極絕緣層， 其中所述閘極絕緣層沿著所述下部隔離圖案的側壁及所述上部隔離圖案的側壁的一部分延伸。
  6. 如請求項1所述的半導體裝置，更包括在所述第一閘極電極與所述第一主動圖案之間的閘極絕緣層， 其中所述閘極絕緣層沿著所述下部隔離圖案的側壁延伸，且不位於所述上部隔離圖案的側壁上。
  7. 如請求項1所述的半導體裝置，其中所述上部隔離圖案包括在所述第一閘極電極的上部表面的水平面及所述第二閘極電極的上部表面的水平面上方突出的第一部分，且 其中在所述上部隔離圖案的所述第一部分中，所述上部隔離圖案在所述第二方向上的寬度自所述下部隔離圖案在向上方向上增加。
  8. 如請求項7所述的半導體裝置，其中所述上部隔離圖案更包括在所述上部隔離圖案的所述第一部分下方的第二部分，且 其中在所述上部隔離圖案的所述第二部分中，所述上部隔離圖案在所述第二方向上的寬度自所述下部隔離圖案在所述向上方向上增加且接著減小。
  9. 如請求項1所述的半導體裝置，其中所述第一主動圖案及所述第二主動圖案中的每一者包括自所述基底突出的下部圖案及與所述下部圖案間隔開的多個片圖案。
  10. 一種半導體裝置，包括： 第一主動圖案及第二主動圖案，在基底的第一區中且在第一方向上彼此間隔開第一間隔； 第三主動圖案及第四主動圖案，在所述基底的第二區中且在第二方向上彼此間隔開不同於所述第一間隔的第二間隔； 第一場絕緣層，在所述基底上的所述第一主動圖案與所述第二主動圖案之間； 第二場絕緣層，在所述基底上的所述第三主動圖案與所述第四主動圖案之間； 第一閘極電極，在所述第一主動圖案上； 第二閘極電極，在所述第二主動圖案上； 第三閘極電極，在所述第三主動圖案上； 第四閘極電極，在所述第四主動圖案上； 第一閘極隔離結構，在所述第一場絕緣層上將所述第一閘極電極與所述第二閘極電極彼此分隔開；以及 第二閘極隔離結構，在所述第二場絕緣層上將所述第三閘極電極與所述第四閘極電極分隔開， 其中所述第一閘極隔離結構包括與所述第一場絕緣層接觸的下部隔離圖案以及在所述下部隔離圖案上的上部隔離圖案，且 其中所述第二閘極隔離結構由單個結構形成，所述單個結構自所述第三閘極電極的上部表面上方延伸至所述第二場絕緣層的上部表面下方。
  11. 如請求項10所述的半導體裝置，其中所述第二間隔大於所述第一間隔。
  12. 如請求項10所述的半導體裝置，其中所述第一閘極隔離結構的所述上部隔離圖案包括與所述第二閘極隔離結構的材料相同的材料。
  13. 如請求項10所述的半導體裝置，其中所述第一閘極隔離結構的所述下部隔離圖案包括在所述第一場絕緣層的上部表面的水平面上方的上部區以及在所述第一場絕緣層的所述上部表面的所述水平面下方的下部區，且 其中在所述下部隔離圖案的所述上部區的至少一部分中，所述下部隔離圖案在所述第一方向上的寬度自所述上部隔離圖案在向下方向上增加。
  14. 如請求項13所述的半導體裝置，其中，在所述下部隔離圖案的所述上部區中，所述下部隔離圖案在所述第一方向上的寬度自所述上部隔離圖案在所述向下方向上增加且接著減小。
  15. 如請求項13所述的半導體裝置，其中，在所述下部隔離圖案的所述上部區中，所述下部隔離圖案在所述第一方向上的寬度自所述上部隔離圖案在所述向下方向上增加且接著保持恆定。
  16. 一種半導體裝置，包括： 第一主動圖案，在基底上包括在第一方向上延伸的第一下部圖案及與所述第一下部圖案間隔開的多個第一片圖案； 第二主動圖案，在所述基底上包括在所述第一方向上延伸的第二下部圖案及與所述第二下部圖案間隔開的多個第二片圖案，所述第二下部圖案在不同於所述第一方向的第二方向上與所述第一下部圖案間隔開； 場絕緣層，在所述基底上的所述第一下部圖案與所述第二下部圖案之間； 第一閘極電極，在所述第一主動圖案上； 第二閘極電極，在所述第二主動圖案上；以及 閘極隔離結構，在所述場絕緣層上將所述第一閘極電極與所述第二閘極電極彼此分隔開， 其中所述閘極隔離結構包括與所述場絕緣層接觸的下部隔離圖案以及在所述下部隔離圖案上的上部隔離圖案， 其中所述下部隔離圖案包括不同於所述上部隔離圖案的材料的材料， 其中所述下部隔離圖案包括在所述場絕緣層的上部表面的水平面上方的第一部分， 其中在所述下部隔離圖案的所述第一部分中，所述下部隔離圖案在所述第二方向上的寬度自所述上部隔離圖案在向下方向上增加， 其中所述上部隔離圖案包括在所述第一閘極電極的上部表面的水平面及所述第二閘極電極的上部表面的水平面上方突出的第一部分，且 其中在所述上部隔離圖案的所述第一部分中，所述上部隔離圖案在所述第二方向上的寬度自所述下部隔離圖案在向上方向上增加。
  17. 如請求項16所述的半導體裝置，其中所述上部隔離圖案更包括在所述上部隔離圖案的所述第一部分下方的第二部分，且 其中在所述上部隔離圖案的所述第二部分中，所述上部隔離圖案在所述第二方向上的寬度自所述下部隔離圖案在所述向上方向上增加且接著減小。
  18. 如請求項16所述的半導體裝置，更包括在所述第一閘極電極與所述第一主動圖案之間的閘極絕緣層， 其中所述閘極絕緣層沿著所述下部隔離圖案的側壁及所述上部隔離圖案的側壁的一部分延伸。
  19. 如請求項16所述的半導體裝置，更包括在所述第一閘極電極與所述第一主動圖案之間的閘極絕緣層， 其中所述閘極絕緣層沿著所述下部隔離圖案的側壁延伸，且不位於所述上部隔離圖案的側壁上。
  20. 如請求項16所述的半導體裝置，其中所述下部隔離圖案包括在所述場絕緣層的上部表面的水平面下方的下部區，且 其中在所述下部隔離圖案的所述下部區中，所述下部隔離圖案在所述第二方向上的寬度隨著其遠離所述上部隔離圖案而增加且接著減小。
TW111132072A 2021-09-07 2022-08-25 半導體裝置 TW202312282A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210118783A KR20230036204A (ko) 2021-09-07 2021-09-07 반도체 장치 및 이의 제조 방법
KR10-2021-0118783 2021-09-07

Publications (1)

Publication Number Publication Date
TW202312282A true TW202312282A (zh) 2023-03-16

Family

ID=83271251

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111132072A TW202312282A (zh) 2021-09-07 2022-08-25 半導體裝置

Country Status (5)

Country Link
US (1) US20230070925A1 (zh)
EP (1) EP4145501A3 (zh)
KR (1) KR20230036204A (zh)
CN (1) CN115775834A (zh)
TW (1) TW202312282A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468527B2 (en) * 2017-11-15 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure and methods of fabricating thereof
KR102636464B1 (ko) * 2018-06-12 2024-02-14 삼성전자주식회사 게이트 분리층을 갖는 반도체 소자 및 그 제조 방법
KR20200137256A (ko) * 2019-05-29 2020-12-09 삼성전자주식회사 집적 회로 반도체 소자 및 그 제조 방법
US11532479B2 (en) * 2020-04-01 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cut metal gate refill with void

Also Published As

Publication number Publication date
CN115775834A (zh) 2023-03-10
US20230070925A1 (en) 2023-03-09
KR20230036204A (ko) 2023-03-14
EP4145501A3 (en) 2023-06-14
EP4145501A2 (en) 2023-03-08

Similar Documents

Publication Publication Date Title
KR20220086217A (ko) 반도체 장치
US20220406939A1 (en) Semiconductor devices
US11973111B2 (en) Semiconductor devices and methods for fabricating the same
US11575014B2 (en) Semiconductor device and method for fabricating the same
TW202211405A (zh) 半導體裝置
KR20220130352A (ko) 반도체 장치
US20220310805A1 (en) Semiconductor devices
US20220254881A1 (en) Semiconductor device
KR20220091756A (ko) 반도체 장치
TW202312282A (zh) 半導體裝置
US20230326964A1 (en) Semiconductor devices and methods for fabricating the same
US20230395667A1 (en) Semiconductor device
US20230369330A1 (en) Semiconductor device and method for fabricating the same
US11843000B2 (en) Semiconductor device
US20230040132A1 (en) Method of manufacturing semiconductor device
US20220310811A1 (en) Semiconductor device and method for fabricating the same
US20220302109A1 (en) Semiconductor device and method for fabricating the same
US20240194488A1 (en) Method for manufacturing mask pattern and method for manufacturing semiconductor device using the mask pattern
US20230402382A1 (en) Semiconductor device
TW202401591A (zh) 半導體裝置
TW202310423A (zh) 半導體裝置
TW202347798A (zh) 半導體裝置
TW202329453A (zh) 半導體裝置
KR20230053768A (ko) 반도체 장치 및 이의 제조 방법
TW202345406A (zh) 半導體裝置