TW202211405A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202211405A
TW202211405A TW110130685A TW110130685A TW202211405A TW 202211405 A TW202211405 A TW 202211405A TW 110130685 A TW110130685 A TW 110130685A TW 110130685 A TW110130685 A TW 110130685A TW 202211405 A TW202211405 A TW 202211405A
Authority
TW
Taiwan
Prior art keywords
source
contact
drain
top surface
pattern
Prior art date
Application number
TW110130685A
Other languages
English (en)
Inventor
金商瑛
柳炳賛
全多云
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202211405A publication Critical patent/TW202211405A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種半導體裝置，包含：基底；閘極結構，位於基底上；源極/汲極圖案，位於基底上，源極/汲極圖案位於閘極結構的側面處；源極/汲極觸點填充物，位於源極/汲極圖案上且連接至源極/汲極圖案，源極/汲極觸點填充物的整個頂表面低於閘極結構的頂表面；以及連接觸點，位於源極/汲極觸點填充物正上方且直接連接至源極/汲極觸點填充物，連接觸點的頂表面高於閘極結構的頂表面。

Description

半導體裝置
[相關申請案的交叉參考]
2020年9月11日在韓國智慧財產局申請且標題為「半導體裝置（Semiconductor Device）」的韓國專利申請案第10-2020-0116578號以全文引用的方式併入本文中。
本揭露是關於一種半導體裝置。
作為用於增加半導體裝置密度的縮放技術之一，已提出多閘極電晶體，亦即其中鰭形或奈米線形多通道主動圖案（或矽主體）形成於基底上且閘極形成於多通道主動圖案的表面上的電晶體。由於多閘極電晶體使用三維（three-dimensional；3D）通道，因此多閘極電晶體的縮放可易於實現。此外，可在不增加多閘極電晶體的閘極長度的情況下改良電流控制能力。另外，可有效地抑制通道區的電位受汲極電壓影響的短通道效應（short channel effect；SCE）。
根據本揭露的實施例，提供一種半導體裝置，包含：閘極結構，位於基底上；源極/汲極圖案，安置於基底上的閘極結構的側表面上；源極/汲極觸點填充物，連接至源極/汲極圖案且位於源極/汲極圖案上；以及連接觸點，直接連接至所述源極/汲極觸點填充物且位於源極/汲極觸點填充物正上方，其中源極/汲極觸點填充物的整個頂表面低於閘極結構的頂表面，且連接觸點的頂表面高於閘極結構的頂表面。
根據本揭露的其他實施例，提供一種半導體裝置，包含：閘極結構，其包含閘極電極及閘極電極上的閘極封蓋圖案且位於基底上；源極/汲極圖案，安置於閘極結構的側表面上且位於基底上；源極/汲極觸點，連接至源極/汲極圖案且位於源極/汲極圖案上；以及連接觸點，直接連接至源極/汲極觸點且位於源極/汲極觸點正上方，其中連接觸點包含連接觸點填充物及沿著連接觸點填充物的底表面延伸的連接觸點障壁，連接觸點的頂表面高於閘極結構的頂表面，且連接觸點填充物的底表面低於閘極結構的頂表面。
根據本揭露的又其他實施例，提供一種半導體裝置，包含：多通道主動圖案，位於基底上；閘極結構，安置於多通道主動圖案上且包含閘極電極及閘極封蓋圖案，閘極封蓋圖案安置於閘極電極上；源極/汲極圖案，安置於閘極結構的側表面上且位於多通道主動圖案上；源極/汲極觸點，連接至源極/汲極圖案且位於源極/汲極圖案上；連接觸點，直接連接至源極/汲極觸點且位於源極/汲極觸點正上方；以及佈線結構，連接至連接觸點且位於連接觸點上，其中佈線結構包含直接連接至連接觸點的通孔及連接至通孔的佈線，源極/汲極觸點包含限定填充凹槽的源極/汲極觸點障壁，且源極/汲極觸點填充物位於填充凹槽的一部分內，且源極/汲極觸點填充物的整個頂表面低於閘極封蓋圖案的頂表面。
儘管與根據本揭露的一些實施例的半導體裝置相關的圖式說明性地繪示包含通道區的具有鰭形圖案的鰭式電晶體（FinFET）或包含奈米線或奈米薄片的電晶體，但本揭露不限於此，例如，實施例的特徵可應用於平面電晶體或基於二維（two-dimensional；2D）材料的電晶體，亦即基於2D材料的場效應電晶體（field effect transistor；FET）及其異質結構。
此外，根據一些實施例的半導體裝置可包含穿隧FET或三維（3D）電晶體。根據一些實施例的半導體裝置可包含雙極接面電晶體、橫向雙擴散金屬氧化物半導體（lateral double diffusion metal oxide semiconductor；LDMOS）電晶體或類似物。
將參考圖1至圖5描述根據一些實施例的半導體裝置。
圖1為示出根據一些實施例的半導體裝置的例示性佈局圖。圖2為沿著圖1的線A-A截取的橫截面圖。圖3為圖2的部分P的放大圖。圖4及圖5分別為沿著圖1的線B-B及線C-C截取的橫截面圖。為描述簡單起見，第一連接觸點180及第二連接觸點185以及佈線結構205未在圖1中示出。
參考圖1至圖5，根據一些實施例的半導體裝置可包含基底100上的第一主動圖案AP1、第二主動圖案AP2、閘極電極120、閘極觸點160、第一源極/汲極觸點170、第二源極/汲極觸點175、第一連接觸點180、第二連接觸點185以及佈線結構205。
舉例而言，基底100可為塊體矽或絕緣體上矽（silicon-on-insulator；SOI）基底。在另一實例中，基底100可為矽基底，或可包含其他材料，例如矽鍺、絕緣體上矽鍺（silicon germanium on insulator；SGOI）、銻化銦、鉛碲化合物、砷化銦、磷化銦、砷化鎵或銻化鎵，但不限於此。
第一主動圖案AP1及第二主動圖案AP2中的每一者可自基底100突出。第一主動圖案AP1及第二主動圖案AP2可分別沿著第一方向D1在基底100上延長。舉例而言，第一主動圖案AP1及第二主動圖案AP2可各自包含在第一方向D1上延伸的長側及在第二方向D2上延伸的短側。此處，第一方向D1可與第二方向D2及第三方向D3相交。此外，第二方向D2可與第三方向D3相交。
第一主動圖案AP1可安置於由深溝渠DT限定的主動區中。第二主動圖案AP2可安置於由深溝渠DT限定的主動區中。深溝渠DT可形成於第一主動圖案AP1與第二主動圖案AP2之間，例如，第一主動圖案AP1及第二主動圖案AP2可沿著第二方向D2藉由深溝渠DT彼此間隔開。
在根據一些實施例的半導體裝置中，深溝渠DT可區分其中安置有第一主動圖案AP1的主動區與其中安置有第二主動圖案AP2的主動區。舉例而言，第一主動圖案AP1及第二主動圖案AP2中的一者可安置於PMOS形成區中，且第一主動圖案AP1及第二主動圖案AP2中的另一者可安置於NMOS形成區中。在另一實例中，第一主動圖案AP1及第二主動圖案AP2兩者可安置於PMOS形成區中。在又另一實例中，第一主動圖案AP1及第二主動圖案AP2兩者可安置於NMOS形成區中。
第一主動圖案AP1及第二主動圖案AP2中的每一者可為多通道主動圖案。在根據一些實施例的半導體裝置中，第一主動圖案AP1及第二主動圖案AP2中的每一者可為例如鰭形圖案。第一主動圖案AP1及第二主動圖案AP2中的每一者可用作電晶體的通道圖案。
儘管為描述簡單起見將第一主動圖案AP1及第二主動圖案AP2中的每一者繪示為包含兩個主動圖案，但本揭露不限於此。舉例而言，第一主動圖案AP1及第二主動圖案AP2中的每一者可為一個主動圖案或可為三個或大於三個主動圖案。
第一主動圖案AP1及第二主動圖案AP2中的每一者可為基底100的一部分或可包含自基底100生長的磊晶層。第一主動圖案AP1及第二主動圖案AP2中的每一者可包含例如作為元素半導體材料的矽或鍺。另外，第一主動圖案AP1及第二主動圖案AP2中的每一者可包含例如IV-IV族化合物半導體或III-V族化合物半導體的化合物半導體。
舉例而言，IV-IV族化合物半導體可為包含例如碳（C）、矽（Si）、鍺（Ge）以及錫（Sn）中的至少兩個元素的二元化合物或三元化合物，或摻雜有IV族元素的上述化合物。舉例而言，III-V族化合物半導體可為藉由將作為III族元素的例如鋁（Al）、鎵（Ga）以及銦（In）中的至少一者與作為V族元素的例如磷（P）、砷（As）以及銻（Sb）中的一者組合而形成的二元化合物、三元化合物或四元化合物。
舉例而言，第一主動圖案AP1及第二主動圖案AP2可包含相同材料。在另一實例中，第一主動圖案AP1可包含與第二主動圖案AP2不同的材料。
場絕緣層105可形成於基底100上。場絕緣層105可填充深溝渠DT。場絕緣層105可形成於第一主動圖案AP1及第二主動圖案AP2的側壁的一部分上。第一主動圖案AP1及第二主動圖案AP2中的每一者可在場絕緣層105的頂表面上方突出。場絕緣層105可包含例如氧化物層、氮化物層、氮氧化物層或其組合層。
閘極結構GS可安置於基底100上。閘極結構GS可在第二方向D2上延長。閘極結構GS可例如分別連續地與第一主動圖案AP1及第二主動圖案AP2相交。閘極結構GS可包含例如閘極電極120、閘極絕緣層130、閘極間隔物140以及閘極封蓋圖案145。
儘管為描述簡單起見將閘極結構GS示出為跨越填充深溝渠DT的場絕緣層105安置，但本揭露不限於此。亦即，閘極結構GS中的至少一者可藉由安置於場絕緣層105上的閘極分離結構劃分成兩個部分。
閘極電極120可安置於基底100上。閘極電極120可形成於第一主動圖案AP1及第二主動圖案AP2上。閘極電極120可與第一主動圖案AP1及第二主動圖案AP2相交。
閘極電極120可包圍自場絕緣層105的頂表面突出的第一主動圖案AP1及第二主動圖案AP2。閘極電極120可在第二方向D2上延伸。閘極電極120可包含在第二方向D2上延伸的長側及在第一方向D1上延伸的短側。
閘極電極120可包含例如以下中的至少一者：氮化鈦（TiN）、碳化鉭（TaC）、氮化鉭（TaN）、氮化鈦矽（TiSiN）、氮化鉭矽（TaSiN）、氮化鉭鈦（TaTiN）、氮化鈦鋁（TiAlN）、氮化鉭鋁（TaAlN）、氮化鎢（WN）、釕（Ru）、鈦鋁（TiAl）、碳氮化鈦鋁（TiAlC -N）、碳化鈦鋁（TiAlC）、碳化鈦（TiC）、碳氮化鉭（TaCN）、鎢（W）、鋁（Al）、銅（Cu）、鈷（Co）、鈦（Ti）、鉭（Ta）、鎳（Ni）、鉑（Pt）、鎳鉑（Ni-Pt）、鈮（Nb）、氮化鈮（NbN）、碳化鈮（NbC）、鉬（Mo）、氮化鉬（MoN）、碳化鉬（MoC）、碳化鎢（WC）、銠（Rh）、鈀（Pd）、銥（Ir）、鋨（Os）、銀（Ag）、金（Au）、鋅（Zn）、釩（V）以及其組合。
閘極間隔物140可安置於閘極電極120的側壁上。閘極間隔物140可在第二方向D2上延伸。閘極間隔物140可包含例如氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO2）、氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氧氮化矽（SiOBN）、碳氧化矽（SiOC）或其組合中的至少一者。
閘極絕緣層130可沿著閘極電極120的側壁及底表面延伸。閘極絕緣層130可安置於閘極電極120與第一主動圖案AP1之間、閘極電極120與第二主動圖案AP2之間以及閘極電極120與場絕緣層105之間。閘極絕緣層130可安置於閘極電極120與閘極間隔物140之間。
閘極絕緣層130可包含例如氧化矽、氮氧化矽、氮化矽或具有比氧化矽更高的介電常數的高k材料。高k材料可包含例如以下中的至少一者：氮化硼、氧化鉿、氧化鉿矽、氧化鉿鋁、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭以及鈮酸鉛鋅。
根據一些實施例的半導體裝置可包含使用負電容器（negative capacitor；NC）的負電容器（NC）FET。舉例而言，閘極絕緣層130可包含具有鐵電性質的鐵電材料層及具有順電性質的順電材料層。
鐵電材料層可具有負電容，且順電材料層可具有正電容。舉例而言，當兩個或大於兩個電容器串聯連接且每一電容器的電容具有正值時，總電容變得小於每一電容器的電容。另一方面，當串聯連接的兩個或大於兩個電容器的電容中的至少一者具有負值時，總電容可具有正值且可大於每一電容的絕對值。
當具有負電容的鐵電材料層及具有正電容的順電材料層串聯連接時，串聯連接的鐵電材料層與順電材料層的總電容值可增大。藉由使用總電容值增大的原理，含有鐵電材料層的電晶體在室溫下可具有低於或等於低於60 毫伏/十倍（mV/decade）的臨限電壓的次臨限擺動（subthreshold swing；SS）。
鐵電材料層可具有鐵電性質。鐵電材料層可包含例如氧化鉿、氧化鉿鋯、氧化鋇鍶鈦、氧化鋇鈦或氧化鉛鋯鈦中的至少一者。在此情況下，作為一個實例，氧化鉿鋯可為含有摻雜有鋯（Zr）的氧化鉿的材料。作為另一實例，氧化鉿鋯可為鉿（Hf）、鋯（Zr）以及氧（O）的化合物。
鐵電材料層可更包含摻雜於其中的摻雜劑。舉例而言，摻雜劑可包含以下中的至少一者：鋁（Al）、鈦（Ti）、鈮（Nb）、鑭（La）、釔（Y）、鎂（Mg）、矽（Si）、鈣（Ca）、鈰（Ce）、鏑（Dy）、鉺（Er）、釓（Gd）、鍺（Ge）、鈧（Sc）、鍶（Sr）或錫（Sn）。包含於鐵電材料層中的摻雜劑的類型可視鐵電材料層中包含哪種鐵電材料而變化。
當鐵電材料層包含氧化鉿時，包含於鐵電材料層中的摻雜劑可包含例如釓（Gd）、矽（Si）、鋯（Zr）、鋁（Al）或釔（Y）中的至少一者。
當摻雜劑為鋁（Al）時，鐵電材料層可包含3至8原子百分比（atomic percent；at%）的鋁。在此情況下，摻雜劑的比率可為鋁與鉿及鋁的總和的比率。
當摻雜劑為矽（Si）時，鐵電材料層可包含2原子%至10原子%的矽。當摻雜劑為釔（Y）時，鐵電材料層可包含2原子%至10原子%的釔。當摻雜劑為釓（Gd）時，鐵電材料層可包含1原子%至7原子%的釓。當摻雜劑為鋯（Zr）時，鐵電材料層可包含50原子%至80原子%的鋯。
順電材料層可具有順電性質。順電材料層可包含例如具有高介電常數的氧化矽或金屬氧化物中的至少一者。包含於順電材料層中的金屬氧化物可包含例如氧化鉿、氧化鋯或氧化鋁中的至少一者，但不限於此。
鐵電材料層與順電材料層可包含相同材料。鐵電材料層可具有鐵電性質，但順電材料層可不具有鐵電性質。舉例而言，當鐵電材料層及順電材料層包含氧化鉿時，包含於鐵電材料層中的氧化鉿的晶體結構與包含於順電材料層中的氧化鉿的晶體結構不同。
鐵電材料層可具有展現鐵電性質的厚度。鐵電材料層的厚度可例如在0.5奈米至10奈米的範圍內，但不限於此。由於每一鐵電材料展現鐵電性質的臨界厚度可不同，因此鐵電材料層的厚度可視鐵電材料而變化。
在一個實例中，閘極絕緣層130可包含一個鐵電材料層。在另一實例中，閘極絕緣層130可包含彼此間隔開的多個鐵電材料層。閘極絕緣層130可具有其中多個鐵電材料層及多個順電材料層交替層壓的層壓層結構。
閘極封蓋圖案145可安置於閘極電極120的頂表面及閘極間隔物140的頂表面上。閘極封蓋圖案145的頂表面145US可為閘極結構GS的頂表面。
閘極封蓋圖案145可包含例如氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO2 ）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）或其組合中的至少一者。
不同於所示出的實例，閘極封蓋圖案145可安置於閘極間隔物140之間。在此情況下，閘極封蓋圖案145的頂表面可處於與閘極間隔物140的頂表面相同的平面上。
源極/汲極圖案150可形成於第一主動圖案AP1上。源極/汲極圖案150可位於基底100上。源極/汲極圖案150可安置於閘極結構GS的側表面上。源極/汲極圖案150可安置於閘極結構GS之間。
舉例而言，源極/汲極圖案150可安置於閘極結構GS的兩側上。在另一實例中，源極/汲極圖案150可安置於閘極結構GS的一側上且可不安置於閘極結構GS的另一側上。
源極/汲極圖案150可包含磊晶圖案。源極/汲極圖案150可包含於使用第一主動圖案AP1作為通道區的電晶體的源極/汲極中。
源極/汲極圖案150可連接至在第一主動圖案AP1之中用作通道的通道圖案部分。源極/汲極圖案150示出為形成於各別第一主動圖案AP1上的兩個磊晶圖案的合併。然而，此僅為描述簡單起見，且本揭露不限於此。亦即，形成於各別第一主動圖案AP1上的磊晶圖案可彼此分離。
舉例而言，氣隙可安置於與場絕緣層105組合的源極/汲極圖案150之間的空間中。作為另一實例，絕緣材料可填充於與場絕緣層105組合的源極/汲極圖案150之間的空間中。
如上文所描述的源極/汲極圖案可安置於閘極結構GS之間的第二主動圖案AP2上。
蝕刻終止層195可安置於場絕緣層105的頂表面、閘極結構GS的側壁以及源極/汲極圖案150上。蝕刻終止層195可含有相對於稍後將描述的第一層間絕緣層191具有蝕刻選擇性的材料。蝕刻終止層195可包含例如氮化矽（SiN）、氮氧化矽（SiON）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氧氮化矽（SiOBN）、碳氧化矽（SiOC）或其組合中的至少一者。
第一層間絕緣層191可形成於場絕緣層105上。第一層間絕緣層191可安置於源極/汲極圖案150上。第一層間絕緣層191不覆蓋閘極結構GS的頂表面。亦即，第一層間絕緣層191不覆蓋閘極封蓋圖案的頂表面145US。
第一層間絕緣層191可包含例如氧化矽、氮化矽、氮氧化矽或低k材料中的至少一者。低k材料可包含例如氟化正矽酸四乙酯（fluorinated tetraethylorthosilicate；FTEOS）、三氧化矽烷（hydrogen silsesquioxane；HSQ）、雙苯并環丁烯（bis-benzocyclobutene；BCB）、正矽酸四甲酯（tetramethylorthosilicate；TMOS）、八甲基環四矽氧烷（octamethylcyclotetrasiloxane；OMCTS）、六甲基二矽氧烷（hexamethyldisiloxane；HMDS）、硼酸三甲基矽烷基酯（trimethylsilyl borate；TMSB）、二乙醯氧基二三級丁基矽氧烷（diacetoxyditertiarybutosiloxane；DADBS）、磷酸三甲基矽烷基酯（trimethylsilyl phosphate；TMSP）、聚四氟乙烯（polytetrafluoroethylene；PTFE）、東燃矽氮烷（Tonen Silazene；TOSZ）、氟化矽酸鹽玻璃（fluoride silicate glass；FSG）、諸如聚氧化丙烯的聚醯亞胺奈米泡沫、碳摻雜氧化矽（carbon doped silicon oxide；CDO）、有機矽酸鹽玻璃（organo silicate glass；OSG）、SiLK、非晶形氟化碳、二氧化矽氣凝膠、二氧化矽乾凝膠、介孔二氧化矽或其組合，但不限於此。
第一源極/汲極觸點170可安置於第一主動圖案AP1上。第二源極/汲極觸點175可安置於第二主動圖案AP2上。
舉例而言，第一源極/汲極觸點170的至少一部分可直接連接至在第二方向D2上對應的第二源極/汲極觸點175。換言之，第一源極/汲極觸點170可不僅安置於第一主動圖案AP1上且安置於第二主動圖案AP2上。
由於與第二源極/汲極觸點175有關的內容與與第一源極/汲極觸點170有關的內容實質上相同，因此將使用第一主動圖案AP1上的第一源極/汲極觸點170進行以下描述。
第一源極/汲極觸點170可連接至源極/汲極圖案150。第一源極/汲極觸點170可安置於源極/汲極圖案150上。
第一源極/汲極觸點170可安置於第一層間絕緣層191中。第一源極/汲極觸點170可由第一層間絕緣層191包圍。第一源極/汲極觸點170可穿透待連接至源極/汲極圖案150的蝕刻終止層195。
儘管示出第一源極/汲極觸點170不接觸閘極結構GS的側壁，但本揭露不限於此。舉例而言，第一源極/汲極觸點170可接觸在第一方向D1上面向彼此的相鄰閘極結構GS的側壁中的至少一者。
接觸矽化物層155可形成於第一源極/汲極觸點170與源極/汲極圖案150之間。舉例而言，如圖4中所示出，接觸矽化物層155可沿著源極/汲極圖案150與第一源極/汲極觸點170之間的界面的輪廓形成。在另一實例中，接觸矽化物層155可沿著不與第一源極/汲極觸點170形成邊界的源極/汲極圖案150的輪廓形成。接觸矽化物層155可包含例如金屬矽化物材料。
第一源極/汲極觸點170可在第三方向D3上在源極/汲極圖案150上延伸。第一源極/汲極觸點170不在閘極結構的頂表面145US上方突出。換言之，第一源極/汲極觸點170的頂表面170US可低於閘極結構的頂表面145US或與頂表面145US處於同一水平，如圖3中所示出。
第一源極/汲極觸點170可包含源極/汲極觸點障壁171及源極/汲極觸點填充物172。源極/汲極觸點填充物172可安置於源極/汲極觸點障壁171上。源極/汲極觸點障壁171及源極/汲極觸點填充物172可連接至源極/汲極圖案150。
源極/汲極觸點障壁171可例如沿著源極/汲極觸點填充物172的側壁及底表面保形地延伸。源極/汲極觸點障壁171可限定填充凹槽171R。源極/汲極觸點填充物172可填充填充凹槽171R的至少一部分。在根據一些實施例的半導體裝置中，源極/汲極觸點填充物172可填充填充凹槽171R的一部分。
第一源極/汲極觸點的頂表面170US可包含源極/汲極觸點障壁171的頂表面171US及源極/汲極觸點填充物172的頂表面172US。源極/汲極觸點障壁171的頂表面171US可為源極/汲極觸點障壁171的最頂表面。相對於第一主動圖案AP1的頂表面，源極/汲極觸點障壁171的頂表面171US可高於源極/汲極觸點填充物172的頂表面172US。
舉例而言，源極/汲極觸點障壁171的頂表面171US可在第三方向D3上自例如源極/汲極觸點填充物172的頂表面172US上方突出。相對於第一主動圖案AP1的頂表面，源極/汲極觸點障壁171的一部分可在源極/汲極觸點填充物的頂表面172US上方突出。
源極/汲極觸點障壁171的頂表面171US及源極/汲極觸點填充物172的頂表面172US可由填充凹槽171R連接，所述填充凹槽171R由在源極/汲極觸點填充物172的頂表面172US上方突出的源極/汲極觸點障壁171的一部分限定。
在根據一些實施例的半導體裝置中，第一源極/汲極觸點170可包含源極/汲極觸點填充物172的頂表面172US及由在源極/汲極觸點填充物172的頂表面172US上方突出的源極/汲極觸點障壁171限定的觸點溝渠170t。換言之，觸點溝渠170t的底部可為源極/汲極觸點填充物172的頂表面172US，且觸點溝渠170t的側壁可為在源極/汲極觸點填充物172的頂表面172US上方突出的源極/汲極觸點障壁171。
舉例而言，相對於第一主動圖案AP1的頂表面，源極/汲極觸點填充物172的整個頂表面172US低於閘極結構GS的頂表面145US，亦即，源極/汲極觸點填充物172的整個頂表面172US低於閘極封蓋圖案145的頂表面145US。源極/汲極觸點填充物172的整個頂表面172US較閘極封蓋圖案145的頂表面145US更接近第一主動圖案AP1的頂表面，亦即，源極/汲極觸點填充物172的頂表面172US與第一主動圖案AP1的頂表面之間的距離小於閘極封蓋圖案145的頂表面145US與第一主動圖案AP1的頂表面之間的距離。
相對於第一主動圖案AP1的頂表面，源極/汲極觸點填充物172的頂表面172US可高於閘極電極120的頂表面120US，例如相對於第一主動圖案AP1的頂表面。閘極電極120的頂表面120US較源極/汲極觸點填充物172的頂表面172US更接近第一主動圖案AP1的頂表面。
在根據一些實施例的半導體裝置中，源極/汲極觸點障壁171的頂表面171US可處於與閘極結構GS的頂表面145US相同的平面上。舉例而言，源極/汲極觸點障壁171的頂表面171US可與閘極結構GS的頂表面145US齊平，例如共面。
由於源極/汲極觸點填充物172的整個頂表面172US低於閘極結構GS的頂表面145US，因此源極/汲極觸點填充物172的體積可減小。藉由減小源極/汲極觸點填充物172的體積，源極/汲極觸點填充物172與閘極電極120之間的寄生電容器的電容可減小。
此外，由於源極/汲極觸點填充物172的整個頂表面172US低於閘極結構GS的頂表面145US，因此源極/汲極圖案150與佈線結構205之間的電流路徑的長度可減小。因此，源極/汲極圖案150與佈線結構205之間的電阻可減小。
閘極觸點160可安置於閘極電極120上。閘極觸點160可穿透待連接至閘極電極120的閘極封蓋圖案145。舉例而言，閘極觸點160可由閘極封蓋圖案145包圍。
閘極觸點160示出為安置於填充深溝渠DT的場絕緣層105上，例如閘極電極120可在閘極觸點160與場絕緣層105之間，但本揭露不限於此。儘管為描述簡單起見示出一個閘極觸點160，但本揭露不限於此。
閘極觸點160可包含閘極觸點障壁161及閘極觸點填充物162。閘極觸點填充物162可安置於閘極觸點障壁161上。
在根據一些實施例的半導體裝置中，相對於第一主動圖案AP1的頂表面，閘極觸點障壁161的一部分可在閘極觸點填充物162的頂表面162US上方突出。舉例而言，相對於第一主動圖案AP1的頂表面，閘極觸點填充物162的頂表面162US低於閘極封蓋圖案145的頂表面145US。
舉例而言，閘極觸點障壁161可例如保形地沿著閘極觸點填充物162的側壁及底表面安置。在另一實例中，閘極觸點障壁161可例如保形地沿著閘極觸點填充物162的側壁延伸，但可不安置於閘極觸點障壁161的底表面上。
閘極觸點障壁161及源極/汲極觸點障壁171中的每一者可包含例如以下中的至少一者：鉭（Ta）、氮化鉭（TaN）、鈦（Ti）、氮化鈦（TiN）、釕（Ru）、鈷(Co)、鎳（Ni）、鎳硼（NiB）、鎢（W）、氮化鎢（WN）、碳氮化鎢（WCN）、鋯（Zr）、氮化鋯（ZrN）、釩（V）、氮化釩（VN）、鈮（Nb）、氮化鈮（NbN）、鉑（Pt）、銥（Ir）、銠（Rh）或二維（2D）材料。在根據一些實施例的半導體裝置中，2D材料可為金屬材料及/或半導體材料。2D材料可包含2D同素異形體或2D化合物。舉例而言，其可包含石墨烯、二硫化鉬（MoS2 ）、二硒化鉬（MoSe2 ）、二硒化鎢（WSe2 ）或二硫化鎢（WS2 ）中的至少一者，但不限於此。亦即，由於上述2D材料僅為實例，因此可包含於本揭露的半導體裝置中的2D材料不限於此。
閘極觸點填充物162及源極/汲極觸點填充物172中的每一者可包含例如鋁（Al）、鎢（W）、鈷(Co)、銅（Cu）、釕（Ru）、銀（Ag）、金（Au）、錳（Mn）或鉬（Mo）中的至少一者。
第二層間絕緣層192可安置於第一源極/汲極觸點170、第二源極/汲極觸點175以及閘極觸點160上。第二層間絕緣層192可安置於第一層間絕緣層191上。第二層間絕緣層192可包含例如氧化矽、氮化矽、氮氧化矽或低k材料中的至少一者。
第一連接觸點180可安置於第一源極/汲極觸點170上。第一連接觸點180可安置於源極/汲極觸點填充物172上。
第一連接觸點180可連接至第一源極/汲極觸點170。第一連接觸點180可直接連接至第一源極/汲極觸點170。第一連接觸點180亦可安置於第二源極/汲極觸點175上。
舉例而言，第一連接觸點180可安置於每一第一源極/汲極觸點170上。在另一實例中，第一連接觸點180可安置於例如僅第一源極/汲極觸點170的一部分上。
第一連接觸點180可安置於第二層間絕緣層192中。第一連接觸點180可由第二層間絕緣層192包圍。
由於第一連接觸點180直接連接至第一源極/汲極觸點170，因此第一連接觸點180的底表面低於閘極結構GS的頂表面145US。亦即，相對於第一主動圖案AP1的頂表面，第一連接觸點180的底表面較閘極結構的頂表面145US更接近基底100。
在根據一些實施例的半導體裝置中，第一連接觸點180的整個底表面可在第三方向D3上與源極/汲極觸點填充物的頂表面172US重疊。換言之，第一連接觸點180的一部分可安置於觸點溝渠170t中。
舉例而言，在第一連接觸點180與源極/汲極觸點填充物172之間的邊界處，第一連接觸點180在方向D1上的寬度W2可小於或等於第一源極/汲極觸點填充物172在第一方向D1上的寬度W1，例如第一連接觸點180可在第一源極/汲極觸點170上居中。
相對於第一主動圖案AP1的頂表面，第一連接觸點180的頂表面180US高於閘極結構GS的頂表面145US。第一連接觸點180的頂表面180US在閘極封蓋圖案145的頂表面145US上方突出。第二層間絕緣層192不覆蓋第一連接觸點180的頂表面180US。
第一連接觸點180可包含第一連接觸點障壁181及第一連接觸點填充物182。第一連接觸點填充物182可安置於第一連接觸點障壁181上。
第一連接觸點障壁181可例如沿著第一連接觸點填充物182的側壁182SW及第一連接觸點填充物182的底表面182BS保形地延伸。第一連接觸點障壁181的一部分可安置於觸點溝渠170t中。
在根據一些實施例的半導體裝置中，相對於第一主動圖案AP1的頂表面，第一連接觸點填充物182的底表面182BS可低於閘極結構GS的頂表面145US。亦即，第一連接觸點填充物182的底表面182BS可低於閘極封蓋圖案145的頂表面145US。在根據一些實施例的半導體裝置中，相對於第一主動圖案AP1的頂表面，第一連接觸點填充物182的底表面182BS可低於源極/汲極觸點障壁171的頂表面171US，亦即觸點障壁最頂表面。
第二連接觸點185可安置於閘極觸點160上。第二連接觸點185可連接至閘極觸點160。第二連接觸點185可直接連接至閘極觸點160。
第一連接觸點180可安置於第二層間絕緣層192中。由於第二連接觸點185直接連接至閘極觸點160，因此第二連接觸點185的底表面可低於閘極結構的頂表面145US。相對於第一主動圖案AP1的頂表面，第二連接觸點185的頂表面185US高於閘極結構GS的頂表面145US。
第二連接觸點185可包含第二連接觸點障壁186及第二連接觸點填充物187。第二連接觸點填充物187可安置於第二連接觸點障壁186上。第二連接觸點障壁186可例如沿著第二連接觸點填充物187的側壁及第二連接觸點填充物187的底表面保形地延伸。
第一連接觸點障壁181及第二連接觸點障壁186中的每一者可包含例如以下中的至少一者：鉭（Ta）、氮化鉭（TaN）、鈦（Ti）、氮化鈦（TiN）、釕（Ru）、鈷(Co)、鎳（Ni）、鎳硼（NiB）、鎢（W）、氮化鎢（WN）、碳氮化鎢（WCN）、鋯（Zr）、氮化鋯（ZrN）、釩（V）、氮化釩（VN）、鈮（Nb）、氮化鈮（NbN）、鉑（Pt）、銥（Ir）、銠（Rh）或二維（2D）材料。第一連接觸點填充物182及第二連接觸點填充物187中的每一者可包含例如鋁（Al）、鎢（W）、鈷(Co)、銅（Cu）、釕（Ru）、銀（Ag）、金（Au）、錳（Mn）或鉬（Mo）中的至少一者。
第三層間絕緣層193可安置於第一連接觸點180及第二連接觸點185上。第三層間絕緣層193可安置於第二層間絕緣層192上。第三層間絕緣層193可包含例如氧化矽、氮化矽、氮氧化矽或低k材料中的至少一者。
佈線結構205可安置於第一連接觸點180及第二連接觸點185上。佈線結構205可連接至第一連接觸點180及第二連接觸點185。佈線結構205可安置於第三層間絕緣層193中。
佈線結構205可包含直接連接至第一連接觸點180及第二連接觸點185的通孔206以及連接至通孔206的佈線207。
通孔206可包含通孔障壁層206a及通孔填充層206b。佈線207可包含佈線障壁層207a及佈線填充層207b。佈線填充層207b及通孔填充層206b可藉由佈線障壁層207a分離。
通孔障壁層206a及佈線障壁層207a中的每一者可包含例如以下中的至少一者：鉭（Ta）、氮化鉭（TaN）、鈦（Ti）、氮化鈦（TiN）、釕（Ru）、鈷(Co)、鎳（Ni）、鎳硼（NiB）、鎢（W）、氮化鎢（WN）、碳氮化鎢（WCN）、鋯（Zr）、氮化鋯（ZrN）、釩（V）、氮化釩（VN）、鈮（Nb）、氮化鈮（NbN）、鉑（Pt）、銥（Ir）、銠（Rh）或二維（2D）材料。通孔填充層206b及佈線填充層207b中的每一者可包含例如鋁（Al）、鎢（W）、鈷(Co)、銅（Cu）、釕（Ru）、銀（Ag）、金（Au）、錳（Mn）或鉬（Mo）中的至少一者。
圖6至圖8g為示出根據一些實施例的半導體裝置的圖。圖6至圖8分別為圖2的部分P的放大圖。為描述簡單起見，以下描述將集中於相對於參考圖1至圖5的描述的差異。
參考圖6，在根據一些實施例的半導體裝置中，相對於第一主動圖案AP1的頂表面，第一連接觸點填充物182的底表面182BS可位於與閘極結構GS的頂表面145US相同的高度處。亦即，第一連接觸點填充物182的底表面182BS可在與閘極封蓋圖案145的頂表面145US相同的平面上。此外，第一連接觸點填充物182的底表面182BS可位於與源極/汲極觸點障壁171的頂表面171US相同的高度處。
參考圖7，在根據一些實施例的半導體裝置中，相對於第一主動圖案AP1的頂表面，第一連接觸點填充物182的底表面182BS可高於閘極結構GS的頂表面145US。亦即，第一連接觸點填充物182的底表面182BS可在閘極封蓋圖案145的頂表面145US上方突出，例如可在觸點溝渠上方延伸且自觸點溝渠向外延伸。此外，第一連接觸點填充物182的底表面182BS可高於源極/汲極觸點障壁171的頂表面171US。
參考圖8，在根據一些實施例的半導體裝置中，相對於第一主動圖案AP1的頂表面，源極/汲極觸點障壁171的頂表面171US可低於閘極結構GS的頂表面145US。相對於閘極結構的頂表面145US，源極/汲極觸點填充物172的頂表面172US安置在低於源極/汲極觸點障壁171的頂表面171US的位置處。相對於第一主動圖案AP1的頂表面，第一源極/汲極觸點170的整個頂表面170US低於閘極結構GS的頂表面145US。
作為一個實例，第一連接觸點填充物182的底表面182BS可高於源極/汲極觸點障壁171的頂表面171US。作為另一實例，第一連接觸點填充物182的底表面182BS可低於源極/汲極觸點障壁171的頂表面171US。作為又另一實例，第一連接觸點填充物182的底表面182BS可位於與源極/汲極觸點障壁171的頂表面171US相同的高度處。
圖9為示出根據一些實施例的半導體裝置的圖。圖10為圖9的部分P的放大圖。為描述簡單起見，以下描述將集中於相對於參考圖1至圖5的描述的差異。
參考圖9及圖10，在根據一些實施例的半導體裝置中，相對於第一主動圖案AP1的頂表面，源極/汲極觸點障壁171的頂表面171US可位於與源極/汲極觸點填充物172的頂表面172US相同的高度處。換言之，源極/汲極觸點障壁171不包含在源極/汲極觸點填充物172的頂表面172US上方突出的一部分。
舉例而言，相對於第一主動圖案AP1的頂表面，第一源極/汲極觸點170的整個頂表面170US低於閘極結構GS的頂表面145US，例如以限定觸點溝渠。在另一實例中，相對於第一主動圖案AP1的頂表面，源極/汲極觸點障壁171的頂表面171US可低於源極/汲極觸點填充物172的頂表面172US。
圖11為示出根據一些實施例的半導體裝置的圖。圖12為圖11的部分P的放大圖。為描述簡單起見，以下描述將集中於相對於參考圖1至圖5的描述的差異。
參考圖11及圖12，在根據一些實施例的半導體裝置中，第一連接觸點180的底表面的一部分可在第三方向D3上與源極/汲極觸點填充物172的頂表面172US重疊。換言之，第一連接觸點180可在第三方向D3上與源極/汲極觸點填充物172未對準。
儘管示出第一連接觸點180的一部分在第三方向D3上與源極/汲極觸點填充物172未對準，且第一連接觸點180的剩餘部分在第三方向D3上與源極/汲極觸點填充物172對準，但其僅為描述簡單起見且本揭露不限於此。
圖13為示出根據一些實施例的半導體裝置的圖。圖14為圖13的部分P的放大圖。為描述簡單起見，以下描述將集中於與參考圖1至圖5的描述的差異。
參考圖13及圖14，在根據一些實施例的半導體裝置中，第一連接觸點障壁181可不安置於第一連接觸點填充物的側壁182SW上。換言之，第一連接觸點障壁181沿著第一連接觸點填充物的底表面182BS延伸，但第一連接觸點障壁181不沿著第一連接觸點填充物182的側壁182SW延伸。
第二連接觸點（圖5中的185）亦可具有類似於第一連接觸點180的結構的結構。
圖15為示出根據一些實施例的半導體裝置的圖。圖16為示出根據一些實施例的半導體裝置的圖。為描述簡單起見，以下描述將集中於與參考圖1至圖5的描述的差異。
參考圖15，在根據一些實施例的半導體裝置中，第一源極/汲極觸點170可具有由單層形成的整合結構。
第一源極/汲極觸點170可僅包含源極/汲極觸點填充物172而無需源極/汲極觸點障壁（圖2中的171）。源極/汲極觸點填充物172可直接接觸接觸矽化物層155。
第二源極/汲極觸點（圖1中的175）亦可具有類似於第一源極/汲極觸點170的結構的結構。舉例而言，閘極觸點（圖5中的160）亦可具有類似於第一源極/汲極觸點170的結構的結構。作為另一實例，閘極觸點（圖5中的160）可包含閘極觸點障壁（圖5中的161）及閘極觸點填充物（圖5中的162）。
參考圖16，在根據一些實施例的半導體裝置中，第一連接觸點180可具有由單層形成的整合結構。第一連接觸點180可僅包含第一連接觸點填充物182而無需第一連接觸點障壁（圖2中的181）。第一連接觸點填充物182可直接接觸源極/汲極觸點填充物172。
第二連接觸點（圖5中的185）亦可具有類似於第一連接觸點180的結構的結構。
圖17至圖10為示出根據一些實施例的半導體裝置的圖。為描述簡單起見，以下描述將集中於與參考圖1至圖5的描述的差異。
參考圖17，在根據一些實施例的半導體裝置中，佈線結構205可包含佈線結構障壁層205a及佈線結構填充層205b。舉例而言，通孔206及佈線207可各自包含佈線結構障壁層205a及佈線結構填充層205b。通孔206的佈線結構填充層205b直接連接至佈線207的佈線結構填充層205b。在另一實例中，佈線結構205可僅包含由單層形成的佈線結構填充層205b。
參考圖18，在根據一些實施例的半導體裝置中，第一源極/汲極觸點170可包含第一_第一源極/汲極觸點170_1及第一_第二源極/汲極觸點170_2。在橫截面圖中，其中第一連接觸點180安置於第一源極/汲極觸點170上的觸點可為第一_第一源極/汲極觸點170_1。在橫截面圖中，其中第一連接觸點180未安置於第一源極/汲極觸點170上的觸點可為第一_第二源極/汲極觸點170_2。
包含於第一_第一源極/汲極觸點170_1及第一_第二源極/汲極觸點170_2中的源極/汲極觸點填充物的整個頂表面172US低於閘極結構的頂表面145US。源極/汲極圖案150可包含連接至第一_第一源極/汲極觸點170_1的第一源極/汲極圖案150_1及連接至第一_第二源極/汲極觸點170_2的第二源極/汲極圖案150_2。
參考圖19，根據一些實施例的半導體裝置可包含安置於第一主動圖案AP1與第二主動圖案AP2之間的虛擬突出圖案DPF。限定主動區的深溝渠（圖5中的DT）不形成於第一主動圖案AP1與第二主動圖案AP2之間。虛擬突出圖案DPF的頂表面可由場絕緣層105覆蓋。
圖20為示出根據一些實施例的半導體裝置的例示性佈局圖。圖21a及圖21b為沿著圖20的線A-A截取的橫截面圖。圖22為沿著圖20的線D-D截取的橫截面圖。為描述簡單起見，以下描述將集中於相對於參考圖1至圖5的描述的差異。
參考圖20至圖22，在根據一些實施例的半導體裝置中，第一主動圖案AP1可包含下部圖案BP1及薄片圖案UP1。第二主動圖案AP2可以與第一主動圖案AP1的組態類似的組態包含下部圖案及薄片圖案。
下部圖案BP1可沿著第一方向D1延伸。薄片圖案UP1可安置於下部圖案BP1上以例如沿著第三方向D3與下部圖案BP1間隔開。薄片圖案UP1可包含多個薄片圖案。儘管為描述簡單起見示出三個薄片圖案UP1，但本揭露不限於此。
薄片圖案UP1可連接至源極/汲極圖案150。薄片圖案UP1中的每一者可為用作電晶體的通道區的通道圖案。舉例而言，薄片圖案UP1可為奈米薄片或奈米線。
閘極絕緣層130可沿著下部圖案BP1的頂表面及場絕緣層105的頂表面延伸。閘極絕緣層130可環繞薄片圖案UP1。
閘極電極120可安置於下部圖案BP1上。閘極電極120可與下部圖案BP1相交。閘極電極120可環繞薄片圖案UP1。閘極電極120可安置於下部圖案BP1與薄片圖案UP1之間以及相鄰薄片圖案UP1之間。
在圖21a中，閘極間隔物140可包含外部間隔物141及內部間隔物142。內部間隔物142可安置於下部圖案BP1與薄片圖案UP1之間以及薄片圖案UP1的相鄰者之間。
在圖21b中，閘極間隔物140可僅包含外部間隔物141。亦即，內部間隔物不安置於下部圖案BP1與薄片圖案UP1之間以及相鄰薄片圖案UP1之間。第一源極/汲極觸點170的底表面可位於薄片圖案UP1的安置在多個薄片圖案UP1的最下部部分處的頂表面與薄片圖案UP1的安置在其最上部部分處的底表面之間。
藉助於概述及綜述，隨著半導體裝置的間距（大小）減小，需要減小電容且確保半導體裝置中的觸點之間的電穩定性。因此，根據實施例，一種半導體裝置包含：源極/汲極觸點填充物，其整個頂表面低於閘極結構的頂表面；以及連接觸點，其頂表面高於閘極結構的頂表面。因此，源極/汲極觸點填充物與閘極電極之間的寄生電容減小，且源極/汲極圖案與佈線結構之間的電阻減小。
本文中已揭露實例實施例，且儘管採用特定術語，但此等術語僅在一般及描述性的意義上使用及解譯且不出於限制性的目的。在一些情況下，如所屬領域中具有通常知識者截至本申請案申請時將顯而易見，除非另外特別指示，否則結合特定實施例描述的特徵、特性及/或元件可單獨使用或與結合其他實施例描述的特徵、特性及/或元件組合使用。因此，所屬領域中具有通常知識者應理解，可在不脫離如以下申請專利範圍中所闡述的本發明的精神及範疇的情況下在形式及細節上進行各種改變。
100:基底 105:場絕緣層 120:閘極電極 120US、145US、162US、170US、171US、172US、180US、185US:頂表面 130:閘極絕緣層 140:閘極間隔物 141:外部間隔物 142:內部間隔物 145:閘極封蓋圖案 150:源極/汲極圖案 150_1:第一源極/汲極圖案 150_2:第二源極/汲極圖案 155:接觸矽化物層 160:閘極觸點 161:閘極觸點障壁 162:閘極觸點填充物 170:第一源極/汲極觸點 170_1:第一_第一源極/汲極觸點 170_2:第一_第二源極/汲極觸點 170t:觸點溝渠 171:源極/汲極觸點障壁 171R:填充凹槽 172:源極/汲極觸點填充物 175:第二源極/汲極觸點 180:第一連接觸點 181:第一連接觸點障壁 182BS:底表面 182SW:側壁 182:第一連接觸點填充物 185:第二連接觸點 186:第二連接觸點障壁 187:第二連接觸點填充物 191:第一層間絕緣層 192:第二層間絕緣層 193:第三層間絕緣層 195:蝕刻終止層 205:佈線結構 205a:佈線結構障壁層 205b:佈線結構填充層 206:通孔 206a:通孔障壁層 206b:通孔填充層 207:佈線 207a:佈線障壁層 207b:佈線填充層 A-A、B-B、C-C、D-D:線 AP1:第一主動圖案 AP2:第二主動圖案 BP1:下部圖案 D1:第一方向 D2:第二方向 D3:第三方向 DPF:虛擬突出圖案 DT:深溝渠 GS:閘極結構 P:部分 UP1:薄片圖案 W1、W2:寬度
藉由參考附圖詳細描述例示性實施例，特徵將對於所屬領域中具有知識者變得顯而易見，在附圖中： 圖1為根據一些實施例的半導體裝置的佈局圖。 圖2為沿著圖1的線A-A的橫截面圖。 圖3為圖2的部分P的放大圖。 圖4及圖5為沿著圖1的線B-B及線C-C的橫截面圖。 圖6為根據一些實施例的半導體裝置的圖。 圖7為根據一些實施例的半導體裝置的圖。 圖8為根據一些實施例的半導體裝置的圖。 圖9為根據一些實施例的半導體裝置的圖。 圖10為圖9的部分P的放大圖。 圖11為根據一些實施例的半導體裝置的圖。 圖12為圖11的部分P的放大圖。 圖13為根據一些實施例的半導體裝置的圖。 圖14為圖13的部分P的放大圖。 圖15為根據一些實施例的半導體裝置的圖。 圖16為根據一些實施例的半導體裝置的圖。 圖17為根據一些實施例的半導體裝置的圖。 圖18為根據一些實施例的半導體裝置的圖。 圖19為根據一些實施例的半導體裝置的圖。 圖20為根據一些實施例的半導體裝置的佈局圖。 圖21a及圖21b為沿著圖20的線A-A的橫截面圖。 圖22為沿著圖20的線D-D的橫截面圖。
100:基底
120:閘極電極
120US、145US、180US:頂表面
130:閘極絕緣層
140:閘極間隔物
145:閘極封蓋圖案
150:源極/汲極圖案
155:接觸矽化物層
170:第一源極/汲極觸點
171:源極/汲極觸點障壁
172:源極/汲極觸點填充物
180:第一連接觸點
181:第一連接觸點障壁
182:第一連接觸點填充物
191:第一層間絕緣層
192:第二層間絕緣層
193:第三層間絕緣層
195:蝕刻終止層
205:佈線結構
206:通孔
206a:通孔障壁層
206b:通孔填充層
207:佈線
207a:佈線障壁層
207b:佈線填充層
A-A:線
AP1:第一主動圖案
D1:第一方向
D3:第三方向
GS:閘極結構
P:部分

Claims (10)

  1. 一種半導體裝置，包括： 基底； 閘極結構，位於所述基底上； 源極/汲極圖案，位於所述基底上，所述源極/汲極圖案位於所述閘極結構的側面處； 源極/汲極觸點填充物，位於所述源極/汲極圖案上且連接至所述源極/汲極圖案，所述源極/汲極觸點填充物的整個頂表面低於所述閘極結構的頂表面；以及 連接觸點，位於所述源極/汲極觸點填充物正上方且直接連接至所述源極/汲極觸點填充物，所述連接觸點的頂表面高於所述閘極結構的所述頂表面。
  2. 如請求項1所述的半導體裝置，更包括源極/汲極觸點障壁，所述源極/汲極觸點障壁沿著所述源極/汲極觸點填充物的側壁延伸，所述源極/汲極觸點填充物位於由所述源極/汲極觸點障壁限定的填充凹槽的至少一部分內。
  3. 如請求項2所述的半導體裝置，其中所述源極/汲極觸點障壁在所述源極/汲極觸點填充物的所述頂表面上方突出。
  4. 如請求項1所述的半導體裝置，更包括位於所述源極/汲極圖案與所述源極/汲極觸點填充物之間的接觸矽化物層，所述接觸矽化物層與所述源極/汲極觸點填充物直接接觸。
  5. 如請求項1所述的半導體裝置，更包括位於所述連接觸點上的佈線結構，所述佈線結構包含直接連接至所述連接觸點的通孔及連接至所述通孔的佈線。
  6. 如請求項1所述的半導體裝置，其中所述連接觸點包含連接觸點填充物及至少沿著所述連接觸點填充物的底表面延伸的連接觸點障壁。
  7. 如請求項1所述的半導體裝置，其中所述閘極結構包含閘極電極及位於所述閘極電極上的閘極封蓋圖案，所述源極/汲極觸點填充物的所述整個頂表面低於所述閘極封蓋圖案的頂表面且高於所述閘極電極的頂表面。
  8. 如請求項1所述的半導體裝置，其中在所述連接觸點與所述源極/汲極觸點填充物之間的邊界處，所述連接觸點的寬度小於或等於所述源極/汲極觸點填充物的寬度。
  9. 一種半導體裝置，包括： 基底； 閘極結構，位於所述基底上，所述閘極結構包含閘極電極及位於所述閘極電極上的閘極封蓋圖案； 源極/汲極圖案，位於所述基底上，所述源極/汲極圖案位於所述閘極結構的側面處； 源極/汲極觸點，位於所述源極/汲極圖案上且連接至所述源極/汲極圖案；以及 連接觸點，位於所述源極/汲極觸點正上方且直接連接至所述源極/汲極觸點，所述連接觸點包含連接觸點填充物及至少沿著所述連接觸點填充物的底表面延伸的連接觸點障壁， 其中所述連接觸點填充物的頂表面高於所述閘極結構的頂表面，且所述連接觸點障壁的底表面低於所述閘極結構的所述頂表面。
  10. 一種半導體裝置，包括： 基底； 多通道主動圖案，位於所述基底上； 閘極結構，位於所述多通道主動圖案上，所述閘極結構包含閘極電極及位於所述閘極電極上的閘極封蓋圖案； 源極/汲極圖案，位於所述多通道主動圖案上，所述源極/汲極圖案位於所述閘極結構的側面處； 源極/汲極觸點，位於所述源極/汲極圖案上且連接至所述源極/汲極圖案，所述源極/汲極觸點包含位於源極/汲極觸點填充物上的源極/汲極觸點障壁，且所述源極/汲極觸點填充物的整個頂表面低於所述閘極封蓋圖案的頂表面； 連接觸點，位於所述源極/汲極觸點正上方且直接連接至所述源極/汲極觸點；以及 佈線結構，位於所述連接觸點上且連接至所述連接觸點，所述佈線結構包含直接連接至所述連接觸點的通孔及連接至所述通孔的佈線。
TW110130685A 2020-09-11 2021-08-19 半導體裝置 TW202211405A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200116578A KR20220034337A (ko) 2020-09-11 2020-09-11 반도체 장치
KR10-2020-0116578 2020-09-11

Publications (1)

Publication Number Publication Date
TW202211405A true TW202211405A (zh) 2022-03-16

Family

ID=80627111

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110130685A TW202211405A (zh) 2020-09-11 2021-08-19 半導體裝置

Country Status (3)

Country Link
US (1) US11804528B2 (zh)
KR (1) KR20220034337A (zh)
TW (1) TW202211405A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102612592B1 (ko) 2018-10-15 2023-12-12 삼성전자주식회사 반도체 소자
KR20220130352A (ko) * 2021-03-18 2022-09-27 삼성전자주식회사 반도체 장치
US11996321B2 (en) * 2021-06-17 2024-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for forming the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269878B1 (ko) 1997-08-22 2000-12-01 윤종용 반도체소자의금속배선형성방법
US6613664B2 (en) 2000-12-28 2003-09-02 Infineon Technologies Ag Barbed vias for electrical and mechanical connection between conductive layers in semiconductor devices
KR100539443B1 (ko) 2003-07-03 2005-12-27 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
JP4041785B2 (ja) 2003-09-26 2008-01-30 松下電器産業株式会社 半導体装置の製造方法
US20090127711A1 (en) 2007-11-15 2009-05-21 International Business Machines Corporation Interconnect structure and method of making same
KR20090080281A (ko) 2008-01-21 2009-07-24 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20100006646A (ko) 2008-07-10 2010-01-21 삼성전자주식회사 텅스텐 재성장을 통한 금속 배선 패턴 및 그 배선 패턴형성 방법
KR20100011067A (ko) 2008-07-24 2010-02-03 주식회사 하이닉스반도체 반도체 소자의 금속 배선 및 이의 형성 방법
JP5501586B2 (ja) 2008-08-22 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8232196B2 (en) 2009-10-29 2012-07-31 International Business Machines Corporation Interconnect structure having a via with a via gouging feature and dielectric liner sidewalls for BEOL integration
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
JP2013165224A (ja) 2012-02-13 2013-08-22 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US8669176B1 (en) 2012-08-28 2014-03-11 Globalfoundries Inc. BEOL integration scheme for copper CMP to prevent dendrite formation
US9935051B2 (en) 2016-08-18 2018-04-03 International Business Machines Corporation Multi-level metallization interconnect structure
KR102702090B1 (ko) 2017-01-25 2024-09-03 삼성전자주식회사 핵형성 구조물을 갖는 도전성 구조물을 포함하는 반도체 소자 및 그 형성 방법
US10083863B1 (en) * 2017-05-30 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device
KR102376508B1 (ko) * 2017-11-16 2022-03-18 삼성전자주식회사 집적회로 장치 및 그 제조 방법
US10818545B2 (en) 2018-06-29 2020-10-27 Sandisk Technologies Llc Contact via structure including a barrier metal disc for low resistance contact and methods of making the same
US10854506B2 (en) * 2018-09-27 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11342326B2 (en) * 2020-04-28 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned etch in semiconductor devices

Also Published As

Publication number Publication date
US11804528B2 (en) 2023-10-31
KR20220034337A (ko) 2022-03-18
US20220085179A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US11804528B2 (en) Semiconductor device
US12040275B2 (en) Semiconductor device including via plug connected to source/drain pattern
US11973111B2 (en) Semiconductor devices and methods for fabricating the same
US12080796B2 (en) Semiconductor device
US12094976B2 (en) Semiconductor device
US20240194789A1 (en) Semiconductor devices
US20240072140A1 (en) Semiconductor device and method of fabricating the same
US20230352591A1 (en) Semiconductor device
US20220406939A1 (en) Semiconductor devices
US20240038841A1 (en) Semiconductor device and method for fabricating the same
EP4261893A1 (en) Semiconductor devices
US20220254881A1 (en) Semiconductor device
US11978770B2 (en) Semiconductor device
US20220310805A1 (en) Semiconductor devices
US20230163076A1 (en) Semiconductor device
US20240204107A1 (en) Semiconductor device
US20220310811A1 (en) Semiconductor device and method for fabricating the same
US20230395668A1 (en) Semiconductor device with deep silicide film
US20230053379A1 (en) Semiconductor device
US20230231024A1 (en) Semiconductor device and method for fabricating the same
US20240105773A1 (en) Semiconductor device
US20240162120A1 (en) Semiconductor device
US20240194786A1 (en) Semiconductor device
KR20230141013A (ko) 반도체 장치 제조 방법
KR20240048317A (ko) 반도체 장치