TW202310414A - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TW202310414A
TW202310414A TW110145707A TW110145707A TW202310414A TW 202310414 A TW202310414 A TW 202310414A TW 110145707 A TW110145707 A TW 110145707A TW 110145707 A TW110145707 A TW 110145707A TW 202310414 A TW202310414 A TW 202310414A
Authority
TW
Taiwan
Prior art keywords
gate
region
substrate
structures
contact
Prior art date
Application number
TW110145707A
Other languages
English (en)
Inventor
鄭安皓
郭舫廷
陳彥羽
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310414A publication Critical patent/TW202310414A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公開提供一種半導體結構。半導體結構包括基板，基板含有在基板的第一區域中的第一主動區域和基板的第二區域中的第二主動區域。半導體結構包括第一主動區域上方的複數個第一閘極結構，各個第一閘極結構包括具有第一高介電常數閘極介電質和第一閘極電極的第一閘極堆疊以及環繞第一閘極堆疊的第一閘極間隔物。半導體結構包括第二主動區域上方的複數個第二閘極結構，各個第二閘極結構包括具有第二高介電常數閘極介電質和第二閘極電極的第二閘極堆疊以及環繞第二閘極堆疊的第二閘極間隔物。至少一部分的第二閘極電極包括摻雜劑。

Description

部分金屬粒徑控制以改善化學機械研磨負載效應
無
半導體積體電路(integrated circuit，IC)工業已經歷快速的成長。在IC發展的進程中，當幾何尺寸(亦即，使用製造製程可以製造的最小的組件(或導線))漸少時，功能性密度(亦即，單位晶片面積中互連裝置的數量)普遍而言會增加。這樣尺寸縮小的製程一般而言藉由增加生產效率和降低相關成本來提供益處。這樣的尺寸縮小也增加處理和製造IC的複雜度，並且為了實現這些優勢需要相似的IC處理和製造發展。當電晶體的尺寸漸少，需要減少閘極氧化物的厚度以維持漸少的閘極長度的表現。然而，為了減少閘極漏電(leakage)，使用允許更大物理厚度的高介電常數(high-k)閘極介電層來維持相同的有效電容(effective capacitance)，如較大技術節點中使用的典型閘極氧化物所提供的有效電容。另外，當技術節點縮小時，在一些IC設計中期望使用金屬閘極電極取代典型的多晶矽閘極電極以改善具有漸小特徵尺寸的裝置的表現。在一些示例中，使用替代的金屬閘極製程製造金屬閘極。
無
為了實現提及主題的不同特徵，以下公開內容提供了許多不同的實施例或示例。以下描述組件、配置等的具體示例以簡化本公開。當然，這些僅僅是示例，而不是限制性的。例如，在以下的描述中，在第二特徵之上或上方形成第一特徵可以包括第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括在第一特徵和第二特徵之間形成附加特徵，使得第一特徵和第二特徵可以不直接接觸的實施例。另外，本公開可以在各種示例中重複參考數字和/或字母。此重複是為了簡單和清楚的目的，並且本身並不表示所討論的各種實施例和/或配置之間的關係。
此外，本文可以使用空間相對術語，諸如「在…下面」、「在…下方」、「下部」、「在…上面」、「上部」等，以便於描述一個元件或特徵與如圖所示的另一個元件或特徵的關係。除了圖中所示的取向之外，空間相對術語旨在包括使用或操作中的裝置的不同取向。裝置可以以其他方式定向(旋轉90度或在其他方向上)，並且同樣可以相應地解釋在此使用的空間相對描述符號。
在後閘極(gate-last)方法中，經常使用金屬來形成電晶體的閘極電極。形成金屬閘極可以包括形成犧牲閘極電極，並且接著移除犧牲閘極電極以形成閘極空腔。接著填充適合的導電金屬在閘極空腔中，接續化學機械研磨(chemical mechanical polishing，CMP)來移除導電金屬的多餘部分。閘極空腔中留下的導電金屬的剩餘部分形成個別的電晶體的替代閘極。
半導體IC包括例如電晶體、電容器、電阻器和電感器的裝置，其中使用微影和圖案化技術將裝置形成在IC的基板之中或基板之上。根據IC的設計互連這些半導體裝置以實現不同的功能。在典型的IC中，將矽區域區分成針對不同功能的多個區域。不同區域的圖案密度差異可能導致閘極金屬化學機械研磨製程中不希望的負載(loading)。當低圖案密度區域中的研磨速率高於高圖案密度區域中的研磨速率，低圖案密度區域展現出嚴重的碟盤效應(dishing effect)。這樣的化學機械研磨負載效應導致不同區域中的閘極高度差異，導致裝置不相符。
在本公開的實施例中，在化學機械研磨製程之前，在所選區域中摻雜用於形成金屬閘極的金屬層以減少金屬粒徑(grain size)，因此導致所選區域中的金屬研磨速率增加。金屬膜中一個區域和另一個區域之間的研磨速率差異造成化學機械研磨負載效應，而選擇性地摻雜金屬層幫助減少此負載效應。因此，可以橫跨IC晶片的全部區域實現更均勻的閘極高度。
根據本公開的多個態樣，第1圖是製造半導體結構200的方法100的流程圖。根據一些實施例，第2A圖至第2I圖是製造製程多個階段中的半導體結構200的截面圖。在第2A圖至第2I圖中，下方將參考半導體結構200詳細描述方法100。在一些實施例中，在方法100之前、期間及/或之後執行額外的步驟，或可以取代及/或刪減一些所描述的步驟。在一些實施例中，在半導體結構200增加額外的特徵。在一些實施例中，取代或刪減下方描述的一些特徵。本領域技術人員將可以理解，儘管一些實施例描述以特定的順序執行步驟，可以依照另一個邏輯順序執行這些步驟。
在一些實施例中，例如本文描述的這些實施例是關於鰭式場效應電晶體(fin field effect transistor，FinFET)。鰭式場效應電晶體可以是任何以鰭片為基礎的多閘極電晶體。在一些其他的實施例中，例如本文描述的這些實施例是關於平面場效應電晶體(field effect transistor，FET)。
在步驟102，方法100(如第1圖所示)在基板202的大陣列區域202L中的第一主動區域202A上方形成複數個第一犧牲閘極結構210A，以及在基板202的小陣列區域202S中的第二主動區域202B上方形成複數個第二犧牲閘極結構210B。根據一些實施例，第2A圖是在形成基板202的大陣列區域202L中的第一主動區域202A上方的複數個第一犧牲閘極結構210A和基板202的小陣列區域202S中的第二主動區域202B上方的複數個第二犧牲閘極結構210B之後的半導體結構200的截面圖。
參考第2A圖，提供基板202。在一些實施例中，基板202是塊材半導體基板。「塊材」半導體基板代指整體由至少一種半導體材料組成的基板。在一些實施例中，塊材半導體基板包括半導體材料或半導體材料的堆疊(例如矽(Si)、鍺(Ge)、矽鍺(SiGe)、摻雜碳的矽(Si:C)、矽鍺碳(SiGeC))或III-V族化合物半導體(例如砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)、銻化銦(InSb)、砷磷化鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)或砷磷化鎵銦(GaInAsP))。在一些實施例中，塊材半導體基板包括單一結晶半導體材料，例如單一晶格矽。在一些實施例中，取決於設計需求摻雜塊材半導體基板。在一些實施例中，以p型摻雜劑或n型摻雜劑摻雜塊材半導體基板。術語「p型」代指在本徵(intrinsic)半導體中添加的雜質產生價電子的空缺。p型摻雜劑(亦即p型雜質)的示例包括但不限於硼、鋁、鎵和銦。「N型」代指在本徵半導體中添加的雜質貢獻自由電子。n型摻雜劑(亦即n型雜質)的示例包括但不限於銻、砷和磷。若基板202是摻雜的，在一些實施例中，基板202具有的摻雜劑濃度在1.0×10 14原子/cm 3至1.0×10 17原子/cm 3的範圍中，然而摻雜劑濃度可以更大或更小。在一些實施例中，基板202是絕緣體上半導體(semiconductor-on-insulator，SOI)基板，其包括頂部半導體層形成在絕緣體層上(未示出)。頂部半導體層包括上述的半導體材料(例如Si、Ge、SiGe、Si:C、SiGeC)或III-V族化合物半導體(包括GaAs、GaP、InP、InAs、InSb、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP或GaInASP)。絕緣體層例如是氧化矽層或類似者。絕緣體層提供在基底基板上方，基底基板通常是矽或玻璃基板。
基板202包括大陣列區域202L和小陣列區域202S。取決於裝置設計，大陣列區域202L和小陣列區域202S可以是連續的或不連續的，並且任何數量的裝置特徵(例如，未示出的隔離區域、虛擬特徵或類似者)可以形成在大陣列區域202L和小陣列區域202S之間。和小陣列區域202S佔據的區域相比，大陣列區域202L佔據相對大區域的基板202。大陣列區域202L是低圖案密度區域，而小陣列區域202S是高圖案密度區域。在一些實施例中，將形成在大陣列區域202L中的裝置密度等於或大於4萬個裝置/μm 2。在一些實施例中，將形成在小陣列區域202S中的裝置密度小於30萬個裝置/μm 2。在一些實施例中，可以在小陣列區域202S中形成少於10萬個閘極結構。
隔離結構204形成在基板202中以定義多個主動區域，例如大陣列區域202L中的第一主動區域202A和小陣列區域202S中的第二主動區域202B。在一些實施例中，為了形成平面FET，第一主動區域202A和第二主動區域202B是形成在基板202的上部中的平坦結構。在一些其他實施例中，為了形成鰭片FET，第一主動區域202A和第二主動區域202B是三維(three-dimension，3D)結構，例如鰭片。在一些實施例中，通過微影和蝕刻形成鰭片。在一些實施例中，施加光阻層在基板202上並圖案化，以提供圖案化光阻層在基板202之上。接著通過各向異性蝕刻將圖案化光阻層中的圖案轉移至基板202，以提供鰭片。在一些實施例中，用於圖案轉移的蝕刻製程包括乾式蝕刻例如，例如反應性離子蝕刻(reactive ion etch，RIE)、電漿蝕刻、離子束蝕刻或雷射剝蝕(laser ablation)。在轉移圖案至基板202之後，使用光阻剝離製程移除圖案化光阻層，例如灰化。在一些實施例中，使用其他方法形成鰭片，例如側壁影像轉移(sidewall image transfer，SIT)或方向性自組裝(directional self-assembly，DSA)。在又一些其他實施例中，為了形成奈米線FET，第一主動區域202A和第二主動區域202B是奈米片，例如奈米線。
在一些實施例中，隔離結構204是淺溝槽隔離(shallow trench isolation，STI)結構。形成隔離結構204包括在基板202中蝕刻溝槽，以及使用一或多個絕緣體材料填充溝槽，例如二氧化矽、氮化矽或氮氧化矽。在一些實施例中，一或多個隔離結構204具有多層結構，包括熱氧化物內襯和填充溝槽的氮化矽。在一些實施例中，通過施加光阻層在基板202上、微影圖案化光阻層和使用各向異性蝕刻(例如RIE或電漿蝕刻)將光阻層中的圖案轉移至基板202的上部來形成溝槽。接著使用例如化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)或原子層沉積(atomic layer deposition，ALD)沉積絕緣體材料以填充溝槽。接著，執行化學機械研磨製程以回磨多餘的絕緣體材料並平坦化隔離結構204的頂表面。在一些實施例中，通過氧化或氮化部分的基板202來形成隔離結構204。在一些實施例中，隔離結構204具有頂表面和第一主動區域202A和第二主動區域202B的頂表面共平面。在第一主動區域202A和第二主動區域202B是鰭片的例子中，回蝕絕緣體材料以物理性暴露半導體鰭片的上部。在一些實施例中，可以使用施加例如稀釋氫氟酸的蝕刻化學劑的濕式蝕刻以蝕刻絕緣體材料。因此，隔離結構204環繞半導體鰭片的底部。
第一犧牲閘極結構210A形成在第一主動區域202A上方，以及第二犧牲閘極結構210B形成在第二主動區域202B上方。各個第一犧牲閘極結構210A和第二犧牲閘極結構210B包括在部分的對應第一主動區域202A或第二主動區域202B上方的犧牲閘極堆疊(犧牲閘極介電質212和犧牲閘極導體214)，以及在犧牲閘極堆疊(犧牲閘極介電質212和犧牲閘極導體214)的側壁上的閘極間隔物216。在第一主動區域202A或第二主動區域202B是平坦主動區域的例子中，各個第一犧牲閘極結構210A和第二犧牲閘極結構210B形成在對應的第一主動區域202A和第二主動區域202B之上。在第一主動區域202A或第二主動區域202B具有鰭片結構的例子中，各個第一犧牲閘極結構210A和第二犧牲閘極結構210B橫跨部分的對應第一主動區域202A或第二主動區域202B，使得第一犧牲閘極結構210A和第二犧牲閘極結構210B形成在對應的第一主動區域202A和第二主動區域202B的頂部上並且沿著對應的第一主動區域202A和第二主動區域202B的側壁。本文使用的術語「犧牲閘極堆疊」代指用於隨後形成功能性閘極堆疊的佔位結構。本文使用的術語「功能性閘極堆疊」代指藉由電場或磁場用於控制半導體裝置的輸出電流(亦即，通道中的載子流動)的永久閘極堆疊。
犧牲閘極堆疊(犧牲閘極介電質212和犧牲閘極導體214)從底部至頂部包括犧牲閘極介電質212和犧牲閘極導體214。在一些實施例中，犧牲閘極堆疊(犧牲閘極介電質212和犧牲閘極導體214)也可以包括犧牲閘極導體214上方的犧牲閘極封蓋(未示出)。在一些實施例中，省略犧牲閘極介電質212。在一些實施例中，通過在第一主動區域202A和第二主動區域202B上方提供從底部至頂部包括犧牲閘極介電層和犧牲閘極導體層的犧牲材料堆疊(未示出)，以及接著圖案化犧牲材料堆疊來形成犧牲閘極堆疊(犧牲閘極介電質212和犧牲閘極導體214)。
在一些實施例中，犧牲閘極介電層包括氧化矽、氮化矽或氮氧化矽。在一些實施例中，使用例如CVD或PVD的沉積製程形成犧牲閘極介電層。在一些實施例中，通過使用熱氧化或氮化轉換第一主動區域202A和第二主動區域202B的表面部分，而形成犧牲閘極介電層。
在一些實施例中，犧牲閘極導體層包括多晶矽。在一些實施例中，使用例如CVD或電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)的沉積製程形成犧牲閘極導體層。
在一些實施例中，通過微影和蝕刻圖案化犧牲閘極材料堆疊。例如，施加光阻層在犧牲材料堆疊的最頂部表面上方，以及通過微影曝光和顯影而微影圖案化。通過至少一次各向異性蝕刻將光阻層中的圖案依次轉移進犧牲材料堆疊。各向異性蝕刻是例如RIE的乾式蝕刻、濕式蝕刻或上述的組合。如果光阻層未完全消耗，在形成犧牲閘極堆疊之後移除剩餘光阻層，例如使用灰化。
在一些實施例中，閘極間隔物216包括介電質材料，例如氧化物、氮化物、氮氧化物或上述的組合。在一些實施例中，閘極間隔物216包括氮化矽。在一些實施例中，通過先在犧牲閘極堆疊(犧牲閘極介電質212和犧牲閘極導體214)、第一主動區域202A、第二主動區域202B和隔離結構204的暴露表面上沉積共形的閘極間隔物材料層，以及接著蝕刻閘極間隔物材料層以移除閘極間隔物材料層的水平部分，從而形成閘極間隔物216。在一些實施例中，藉由例如CVD、PECVD或原子層沉積來沉積閘極間隔物材料層。在一些實施例中，藉由乾式蝕刻來蝕刻閘極間隔物材料層，例如RIE。在犧牲閘極堆疊(犧牲閘極介電質212和犧牲閘極導體214)的側壁上的閘極間隔物材料層的剩餘垂直部分組成閘極間隔物216。
在步驟104，方法100(如第1圖所示)在第一犧牲閘極結構210A的相對側上形成第一源極/汲極結構218A，以及在第二犧牲閘極結構210B的相對側上形成第二源極/汲極結構218B。根據一些實施例，第2B圖是第2A圖的半導體結構200在形成第一犧牲閘極結構210A的相對側上的第一源極/汲極結構218A和第二犧牲閘極結構210B的相對側上的第二源極/汲極結構218B之後的截面圖。
參考第2B圖，第一源極/汲極結構218A形成在未由第一犧牲閘極結構210A覆蓋的第一主動區域202A的部分中，以及第二源極/汲極結構218B形成在未由第二犧牲閘極結構210B覆蓋的第二主動區域202B的部分中。在本文中，取決於FET的線路，源極/汲極結構做為FET的源極或汲極任一者的功能。
在一些實施例中，第一源極/汲極結構218A和第二源極/汲極結構218B是摻雜的半導體結構。在一些實施例中，第一源極/汲極結構218A和第二源極/汲極結構218B各自包括半導體材料(例如Si、SiGe、Si:C、Ge)或III-V族材料(例如GaAs、InP、GaP或GaN)。第一源極/汲極結構218A和第二源極/汲極結構218B含有適當導電類型的摻雜劑。例如，在一些實施例中，第一源極/汲極結構218A可以含有形成n型電晶體的n型摻雜劑，而第二源極/汲極結構218B可以含有形成p型電晶體的p型摻雜劑，反之亦然。第一源極/汲極結構218A和第二源極/汲極結構218B中的摻雜劑濃度可以介於約1×10 19原子/cm 3至約2×10 21原子/cm 3之間，然而也可以實施更低或更高的摻雜劑濃度。
在一些實施例中，第一源極/汲極結構218A和第二源極/汲極結構218B是通過一或多個選擇性磊晶的生長製程形成的磊晶層。在選擇性的磊晶生長期間，沉積的半導體材料僅生長在暴露半導體表面上(例如第一主動區域202A和第二主動區域202B的表面上)，但不生長在介電質表面上(例如隔離結構204和閘極間隔物216的表面上)。在一些實施例中，當第一主動區域202A和第二主動區域202B是鰭片時，沉積的半導體材料生長在半導體鰭片的側壁和頂表面上。在一些實施例中，通過分子束磊晶(molecular beam epitaxy，MBE)形成第一源極/汲極結構218A和第二源極/汲極結構218B。
在一些實施例中，在磊晶的生長製程期間，第一源極/汲極結構218A和第二源極/汲極結構218B是使用適當導電類型(n型或p型)的摻雜劑進行原位摻雜。在一些實施例中，第一源極/汲極結構218A和第二源極/汲極結構218B是在磊晶的生長製程之後使用例如離子佈植進行非原位摻雜(ex-situ)。例如，為了在第一主動區域202A中形成n型電晶體，將n型摻雜劑(例如磷或砷)佈植進第一主動區域202A上的沉積半導體材料，同時由遮罩覆蓋第二主動區域202B。相似地，為了在第二主動區域202B中形成p型電晶體，將p型摻雜劑(例如硼或BF2)佈植進第二主動區域202B上的沉積半導體材料，同時由遮罩覆蓋第一主動區域202A。
替代地，在一些實施例中，藉由在未由第一犧牲閘極結構210A和第二犧牲閘極結構210B覆蓋的對應第一主動區域202A和第二主動區域202B的部分中佈植適當類型的摻雜劑，而形成第一源極/汲極結構218A和第二源極/汲極結構218B。
在一些實施例中，在形成第一源極/汲極結構218A和第二源極/汲極結構218B之後及/或在隨後的摻雜製程之後，進一步將第一源極/汲極結構218A和第二源極/汲極結構218B暴露至退火製程，以活化第一源極/汲極結構218A和第二源極/汲極結構218B中的摻雜劑。在一些實施例中，通過熱退火製程活化第一源極/汲極結構218A和第二源極/汲極結構218B中的摻雜劑，包括快速熱退火製程、雷射退火製程或爐內退火(furnace annealing)製程。在一些實施例中，磊晶的第一源極/汲極結構218A和第二源極/汲極結構218B中的摻雜劑擴散進下方的對應的第一主動區域202A和第二主動區域202B，從而摻雜對應的第一主動區域202A和第二主動區域202B的表面部分。
在步驟106，方法100(如第1圖所示)沉積層間介電層(interlevel dielectric，ILD)220在基板202上方。根據一些實施例，第2C圖是第2B圖的半導體結構200在基板202上方沉積層間介電層220之後的截面圖。
參考第2C圖，層間介電層220沉積在基板202上方以填充第一犧牲閘極結構210A和第二犧牲閘極結構210B之間的空間。在一些實施例中，層間介電層220包括氧化矽。替代地，在一些實施例中，層間介電層220包括具有介電常數(dielectric constant，k)低於氧化矽的低介電常數介電質材料。在一些實施例中，低介電常數介電質材料具有介電常數介於約1.2至約3.5之間。在一些實施例中，層間介電層220包括四乙氧基矽烷(tetraethylorthosilicate，TEOS)氧化物形成的氧化矽、未摻雜的矽酸鹽玻璃或摻雜的矽酸鹽玻璃(例如硼磷矽酸鹽玻璃(BPSG)、氟矽玻璃(FSG)、磷矽酸鹽玻璃(PSG)、摻雜硼的矽玻璃(BSG))及/或其他適合的介電質材料。在一些實施例中，藉由CVD、PECVD、PVD或旋轉塗佈沉積層間介電層220。在一些實施例中，沉積的層間介電層220具有頂表面在第一犧牲閘極結構210A和第二犧牲閘極結構210B的最頂部表面(例如，犧牲閘極導體214的頂表面)上方。隨後藉由例如化學機械研磨平坦化層間介電層220。在平坦化之後，層間介電層220具有表面和第一犧牲閘極結構210A以及第二犧牲閘極結構210B的最頂部表面共平面。
在步驟108，方法100(如第1圖所示)從個別第一犧牲閘極結構210A和第二犧牲閘極結構210B移除犧牲閘極堆疊(犧牲閘極介電質212和犧牲閘極導體214)，以提供大陣列區域202L中的複數個第一閘極空腔224和小陣列區域202S中的複數個第二閘極空腔226。根據一些實施例，第2D圖是第2C圖的半導體結構200在從個別第一犧牲閘極結構210A和第二犧牲閘極結構210B移除犧牲閘極堆疊(犧牲閘極介電質212和犧牲閘極導體214)，以提供大陣列區域202L中的複數個第一閘極空腔224和小陣列區域202S中的複數個第二閘極空腔226之後的截面圖。
參考第2D圖，相對於第一主動區域202A和第二主動區域202B的半導體材料以及閘極間隔物216和層間介電層220的介電質材料，藉由至少一次蝕刻選擇性地移除犧牲閘極堆疊(犧牲閘極介電質212和犧牲閘極導體214)的多個組件。在一些實施例中，至少一次的蝕刻是例如RIE的乾式蝕刻、例如氨蝕刻的濕式蝕刻或上述的組合。各個第一閘極空腔224和第二閘極空腔226佔據的體積來自於移除對應的犧牲閘極堆疊(犧牲閘極介電質212和犧牲閘極導體214)，並且由對應的閘極間隔物216的內側側壁橫向定義。在移除犧牲閘極堆疊(犧牲閘極介電質212和犧牲閘極導體214)之後，對應的第一閘極空腔224和第二閘極空腔226物理性暴露第一主動區域202A和第二主動區域202B。
在步驟110，方法100(如第1圖所示)沿著第一閘極空腔224和第二閘極空腔226的側壁和底表面以及在層間介電層220上方沉積高介電常數介電層234，隨後在高介電常數介電層234上方沉積閘極電極層236。根據一些實施例，第2E圖是第2D圖的半導體結構200在沿著第一閘極空腔224和第二閘極空腔226的側壁和底表面以及在層間介電層220上方沉積高介電常數介電層234，接著在高介電常數介電層234上方沉積閘極電極層236之後的截面圖。
參考第2E圖，高介電常數介電層234沉積在第一閘極空腔224和第二閘極空腔226的側壁和底表面以及層間介電層220的頂表面上方。在一些實施例中，高介電常數介電層234包括具有介電常數大於氧化矽的高介電常數介電質材料。高介電常數介電質材料示例包括但不限於氮化矽(Si 3N 4)、氧化鉿(HfO 2)、氧化鋯(ZrO 2)、氧化鑭(La 2O 3)、氧化鋁(Al 2O 3)、氧化鈦(TiO 2)、氧化鍶鈦(SrTiO 3)、氧化鑭鋁(LaAlO 3)、氧化釔(Y 2O 3)和上述的組合。在一些實施例中，使用適合的沉積製程將高介電常數介電層234沉積成共形層，包括例如CVD、PECVD、PVD或ALD。
在一些實施例中，在沉積高介電常數介電層234之前，形成界面介電質232在各個第一閘極空腔224和第二閘極空腔226的底表面上。在一些實施例中，界面介電質232包括介電質氧化物，例如氧化矽。在一些實施例中，形成界面介電質232是藉由熱氧化或化學氧化對應的第一閘極空腔224和第二閘極空腔226暴露的第一主動區域202A和第二主動區域202B的表面部分。在一些實施例中，化學氧化涉及使用化學氧化劑，例如臭氧、過氧化氫或類似者。在一些其他實施例中，藉由ALD、CVD或其他適合的方法形成界面介電質232。界面介電質232是選擇性的，並且在一些實施例中可以省略。
閘極電極層236沉積在高介電常數介電層234上方以填充各個第一閘極空腔224和第二閘極空腔226的剩餘體積。在一些實施例中，閘極電極層236包括導電金屬，例如鎢(W)、銅(Cu)、鋁(Al)、鈷(Co)、鈦(Ti)、鉭(Ta)、鉬(Mo)、釕(Ru)、鉑(Pt)、銥(Ir)、上述的矽化物(例如ZrSi 2、TaSi x、MoSi x、NiSi x、PtSi或PtSi)、上述的氮化物(例如HfN、TiN、TaN或MoN)或上述的合金。在一些實施例中，藉由CVD、PVD、電鍍及/或其他適合的製程沉積閘極電極層236。
在步驟112，方法100(如第1圖所示)將摻雜劑佈植進小陣列區域202S中的至少一部分的閘極電極層236。在一些實施例中，摻雜小陣列區域202S中的閘極電極層236的整體部分(如第2F圖所示)。根據一些實施例，第2F圖是第2E圖的半導體結構200在佈植摻雜劑進小陣列區域202S中的閘極電極層236的整體部分之後的截面圖。在替代的實施例中，只有摻雜小陣列區域202S中的閘極電極層236的上部。根據一些實施例，第2G圖是第2E圖的半導體結構200在佈植摻雜劑進小陣列區域202S中的閘極電極層236的上部之後的截面圖。
參考第2F圖和第2G圖，形成圖案化光阻層240以遮罩大陣列區域202L中的部分的閘極電極層236，而暴露小陣列區域202S中的部分的閘極電極層236。在一些實施例中，形成圖案化光阻層240是藉由先施加光阻層在閘極電極層236上方、穿過光罩將光阻層曝光至輻射，以及隨後使用顯影劑蝕刻掉暴露或未暴露區域。
隨後，執行離子佈植250以將摻雜劑引進圖案化光阻層240所暴露的小陣列區域202S中的部分的閘極電極層236，從而形成閘極電極層236中的摻雜的金屬部分236B。在一些實施例中，可以通過佈植摻雜劑進閘極電極層236的暴露部分而執行離子佈植250，其中摻雜劑種類包括但不限於碳(C)、矽(Si)、鍺(Ge)、錫(Sn)、惰性氣體(例如氦(He)、氖(Ne)、氬(Ar)、氪(Kr)或氙(Xe))或上述的混合物。取決於閘極電極層236的厚度和使用的摻雜劑種類，佈植劑量可以在每平方公分1×10 12至每平方公分5×10 15的範圍中，以及佈植能量可以在10 KeV至150 KeV的範圍中。可以調整一或多個佈植參數(例如佈植劑量、佈植能量和佈植時間)以控制離子佈植的深度。在一些實施例中，如第2F圖中所示，控制一或多個佈植參數使得小陣列區域202S中的閘極電極層236的摻雜穿過其整體厚度。換而言之，小陣列區域202S中的各個第二閘極空腔226中的閘極電極層236的整體部分是摻雜的。在一些其他實施例中，如第2G圖中所示，控制一或多個佈植參數使得只有小陣列區域202S中的閘極電極層236的上部是以摻雜劑摻雜的。換而言之，小陣列區域202S中的各個第二閘極空腔226中的閘極電極層236的上部是摻雜的。閘極電極層236的未摻雜的部分在本文稱為未摻雜的金屬部分236A。摻雜劑的引入減少摻雜的金屬部分236B中的金屬粒徑。因此，摻雜的金屬部分236B中的金屬粒徑小於未摻雜的金屬部分236A中的金屬粒徑。在一些實施例中，未摻雜的金屬部分236A中的金屬粒徑在約0.5 μm至約75 μm的範圍中，以及摻雜的金屬部分236B中的金屬粒徑在約0.01 μm至約0.5 μm的範圍中。
離子佈植250也使用摻雜劑摻雜小陣列區域202S中的至少部分的層間介電層220。在一些實施例中，如第2F圖中所示，小陣列區域202S中的層間介電層220的整體部分是摻雜的。在一些其他實施例中，如第2G圖中所示，只有小陣列區域202S中的層間介電層220的上部是摻雜的。層間介電層220的摻雜部分在本文稱為摻雜的層間介電質部分220B。
在一些實施例中，在將摻雜劑種類佈植進小陣列區域202S中的閘極電極層236的暴露部分之後，可以退火半導體結構200。這樣的退火製程可以促使摻雜劑進一步朝向基板202進入閘極電極層236。在一些實施例中，摻雜的金屬部分236B中的摻雜劑可以均勻地分布在整體厚度之中。在一些實施例中，摻雜的金屬部分236B中的摻雜劑可以具有漸變的摻雜劑輪廓，其中接近基板202的摻雜的金屬部分236B的底部具有最低的摻雜劑濃度。
在離子佈植之後，藉由例如灰化移除圖案化光阻層240。
在步驟114，方法100(如第1圖所示)移除第一閘極空腔224和第二閘極空腔226外側的閘極電極層236和高介電常數介電層234的多餘部分，以形成大陣列區域202L中的複數個第一閘極結構260A和小陣列區域202S中的複數個第二閘極結構260B。根據一些實施例，第2H圖是第2F圖的半導體結構200在移除第一閘極空腔224和第二閘極空腔226外側的閘極電極層236和高介電常數介電層234的多餘部分，以形成大陣列區域202L中的複數個第一閘極結構260A和小陣列區域202S中的複數個第二閘極結構260B之後的截面圖。根據替代的實施例，第2I圖是第2G圖的半導體結構200在移除第一閘極空腔224和第二閘極空腔226外側的閘極電極層236和高介電常數介電層234的多餘部分，以形成大陣列區域202L中的複數個第一閘極結構260A和小陣列區域202S中的複數個第二閘極結構260B之後的截面圖。
參考第2H圖和第2I圖，第一閘極結構260A形成在基板202的大陣列區域202L中。各個第一閘極結構260A包括第一閘極堆疊和環繞第一閘極堆疊的閘極間隔物216。在一些實施例中，各個第一閘極堆疊包括界面介電質232、高介電常數閘極介電質234P和第一閘極電極236F。第二閘極結構260B形成在基板202的小陣列區域202S中。各個第二閘極結構260B包括第二閘極堆疊和環繞第二閘極堆疊的閘極間隔物216。在一些實施例中，各個第二閘極堆疊包括界面介電質232、高介電常數閘極介電質234P和第二閘極電極236S。
可以藉由平坦化製程(例如化學機械研磨)形成第一閘極結構260A和第二閘極結構260B，其中平坦化製程移除設置在層間介電層220的頂表面上方的閘極電極層236和高介電常數介電層234的多餘部分。當抵達層間介電層220時，可以停止化學機械研磨製程。各個第一閘極空腔224和第二閘極空腔226之中的高介電常數介電層234的剩餘部分組成高介電常數閘極介電質234P。各個第一閘極空腔224之中的閘極電極層236的剩餘部分組成第一閘極電極236F。第一閘極電極236F是以未摻雜的金屬部分236A所形成。各個第二閘極空腔226之中的閘極電極層236的剩餘部分組成第二閘極電極236S。至少部分的第二閘極電極236S是以摻雜的金屬部分236B所形成。在摻雜小陣列區域202S中的閘極電極層236的整體部分的例子中，在平坦化之後，第二閘極電極236S的整體部分是以摻雜的金屬部分236B所形成(如第2H圖所示)。在只有摻雜小陣列區域202S中的閘極電極層236的上部的例子中，在平坦化之後，第二閘極電極236S具有雙層結構，其包括未摻雜的金屬部分236A和未摻雜的金屬部分236A上方的摻雜的金屬部分236B。
和大粒徑金屬相比，化學機械研磨製程針對小粒徑金屬展現更高的研磨速率。因此和大陣列區域202L中的未摻雜的金屬部分236A相比，可以使用更快速率研磨小陣列區域202S中的摻雜的金屬部分236B。通過控制區域的金屬粒徑而允許控制大陣列區域202L和小陣列區域202S中個別的研磨速率，從而減少金屬閘極化學機械研磨負載效應，以及改善橫跨基板202的閘極高度的均勻度。
根據一些實施例，第3A圖和第3B圖是可以藉由執行第1圖的方法100形成的半導體結構300的截面圖。半導體結構300中相同於或類似於半導體結構200的組件具有相同的參考數字，因此省略這些的組件的詳細描述。
不同於半導體結構200中的摻雜劑只佈植進小陣列區域202S中的閘極電極層236的部分，在半導體結構300中，也將摻雜劑引進大陣列區域202L的周邊部分中的閘極電極層236的部分。因此，形成在大陣列區域202L中的第一閘極結構260A包括接近第一閘極結構260A系列的邊緣的一對外側第一閘極結構260A′和在外側第一閘極結構260A′之間的內側第一閘極結構260A′′。在大陣列區域202L的周邊區域的各個外側第一閘極結構260A′中的第一閘極電極236F由摻雜的金屬部分236B所形成，而在外側第一閘極結構260A′之間的各個內側第一閘極結構260A′′中的第一閘極電極236F由未摻雜的金屬部分236A所形成。在一些實施例中，如第3A圖中所示，各個外側第一閘極結構260A′中的第一閘極電極236F的整體部分由摻雜的金屬部分236B所形成。在一些實施例中，如第3B圖中所示，只有各個外側第一閘極結構260A′中的第一閘極電極236F的上部由摻雜的金屬部分236B所形成。因此，各個外側第一閘極結構260A′中的第一閘極電極236F具有雙層結構，其包括未摻雜的金屬部分236A和未摻雜的金屬部分236A上方的摻雜的金屬部分236B。
在閘極電極層236的化學機械研磨期間，選擇性地摻雜外側閘極結構區域中的閘極電極層236部分的金屬可減少金屬粒徑，導致外側第一閘極結構區域中的金屬移除速率的增加。因此，改善所產生大陣列區域202L中的外側第一閘極結構260A′和內側第一閘極結構260A′′的閘極高度的均勻度，從而改善裝置表現。
第2A圖至第2I圖、第3A圖和第3B圖繪示具有改善的閘極高度均勻度的金屬閘極結構的形成，其中使用選擇性離子佈植以改變金屬粒徑而允許控制不同圖案密度的區域中的金屬研磨速率。選擇性離子佈植也可以用於在後段製程(back end of line，BEOL)中改善接觸件結構的接觸件高度的均勻度。
根據本公開的多個態樣，第4圖是製造半導體結構500的方法400的流程圖。根據一些實施例，第5A圖至第5F圖是半導體結構500在製造製程的多個階段的截面圖。參考第5A圖至第5F圖中的半導體結構500，以下將詳細描述方法400。在一些實施例中，在方法400之前、期間及/或之後執行額外的步驟，或者取代及/或刪減一些所述的步驟。在一些實施例中，在半導體結構500添加額外的特徵。在一些實施例中，以下描述的一些特徵可以取代或刪減。本領域技術人員應可以理解，儘管一些實施例以特定的順序執行所述的步驟，也可以另一個邏輯順序執行這些步驟。
在步驟402，方法400(如第4圖所示)蝕刻設置在基板502上方的接觸件層級介電層510，以形成複數個接觸件開口512和接觸件開口514。第5A圖是半導體結構500在設置在基板502上方的接觸件層級介電層510，以形成複數個接觸件開口512和接觸件開口514之後的截面圖。
參考第5A圖，基板502包括大陣列區域502L和小陣列區域502S，其具有不同密度的裝置。取決於裝置設計，大陣列區域502L和小陣列區域502S可以是連續的或不連續的，並且任何數量的裝置特徵(例如，隔離區域，虛擬特徵，或類似者，未示出)可以形成在大陣列區域502L和小陣列區域502S之間。和小陣列區域502S佔據的區域相比，大陣列區域502L佔據基板502相對大的區域。大陣列區域502L是低圖案密度區域，而小陣列區域502S是高圖案密度區域。在一些實施例中，基板502包括主動裝置，例如p型場效應電晶體(p-type field effect transistor，PFET)、n型場效應電晶體(n-type field effect transistor，NFET)、金屬氧化物半導體(metal-oxide semiconductor，MOS)電晶體、互補式金屬氧化物半導體(complementary metal-oxide semiconductor，CMOS)電晶體、雙極電晶體、高電壓電晶體及/或高頻率電晶體。在一些實施例中，電晶體是平面電晶體或3D鰭式場效應電晶體(fin field effect transistor，finFET)。在一些實施例中，基板502進一步包括被動裝置，例如電阻器、電容器及/或電感器。基板502進一步包括隔離結構(例如STI結構)以互相分離多個主動及/或被動裝置。為了方便性，在第5A圖中未示出任何上述的電路元件。
接觸件層級介電層510沉積在基板502上方。在一些實施例中，如第5A圖中所示，接觸件層級介電層510直接沉積在基板502上方並接觸基板502。在一些實施例中，在接觸件層級介電層510和基板502之間設置具有接觸件/互連結構在其中的一或多個介電層。
在一些實施例中，接觸件層級介電層510包括氧化矽。替代地，在一些實施例中，接觸件層級介電層510包括具有介電常數小於氧化矽的低介電常數介電質材料。在一些實施例中，低介電常數介電質材料具有介電常數介於約1.2至約3.5之間。在一些實施例中，接觸件層級介電層510包括TEOS氧化物形成的氧化矽、未摻雜的矽酸鹽玻璃或摻雜的矽酸鹽玻璃(例如硼磷矽酸鹽玻璃、氟矽玻璃、磷矽酸鹽玻璃、摻雜硼的矽玻璃)及/或其他適合的介電質材料。在一些實施例中，藉由CVD、PECVD、PVD或旋轉塗佈沉積接觸件層級介電層510。在一些實施例中，藉由平坦化製程或其他凹陷方法平坦化接觸件層級介電層510以提供平坦頂表面。在一些實施例中，使用化學機械研磨製程平坦化接觸件層級介電層510的表面。
隨後蝕刻接觸件層級介電層510以在其中形成複數個接觸件開口512和接觸件開口514。在一些實施例中，接觸件開口512和接觸件開口514是溝槽或是溝槽和通孔的組合。複數個接觸件開口包括形成在基板502的大陣列區域502L中的複數個第一接觸件開口512和形成在基板502的小陣列區域502S中的複數個第二接觸件開口514。
使用微影和蝕刻製程蝕刻接觸件層級介電層510。在一些實施例中，微影製程包括施加光阻層(未示出)在接觸件層級介電層510上方、將光阻層曝光成圖案、執行曝光後烘烤，以及顯影光阻以形成圖案化光阻層(未示出)。圖案化光阻層暴露將形成接觸件開口512和接觸件開口514的部分接觸件層級介電層510。接著，蝕刻圖案化光阻層暴露的部分接觸件層級介電層510以形成接觸件開口512和接觸件開口514。在一些實施例中，使用乾式蝕刻蝕刻接觸件層級介電層510，例如反應性離子蝕刻或電漿蝕刻。在一些實施例中，使用濕式蝕刻蝕刻接觸件層級介電層510。在形成接觸件層級介電層510中的接觸件開口512和接觸件開口514之後，使用例如灰化移除圖案化光阻層。替代地，在一些實施例中，使用硬遮罩以使接觸件開口圖案藉由第一蝕刻從圖案化光阻層轉移至硬遮罩，並接著藉由第二蝕刻轉移至接觸件層級介電層510。
在步驟404，方法400(如第4圖所示)沿著接觸件層級介電層510的暴露表面沉積擴散阻障層520，隨後沉積接觸件金屬層530在擴散阻障層520上方。第5B圖是半導體結構500在沿著接觸件層級介電層510的暴露表面沉積擴散阻障層520，隨後沉積接觸件金屬層530在擴散阻障層520上方之後的截面圖。
參考第5B圖，擴散阻障層520沉積為實質上的共形層，其覆蓋接觸件開口512和接觸件開口514的側壁和底部以及在接觸件層級介電層510的頂表面上。在一些實施例中，擴散阻障層520包括避免接觸件金屬層530中的金屬擴散進接觸件層級介電層510的擴散阻障材料。在一些實施例中，擴散阻障層520包括Ti、TiN、Ta、TaN、Ru、RuN或其他適合的擴散阻障材料。在一些實施例中，擴散阻障層520包括上述擴散阻障材料的堆疊，例如Ti/TiN或Ta/TaN。在一些實施例中，使用共形的沉積製程沉積擴散阻障層520，例如CVD、PECVD、PVD或ALD。在一些實施例中，擴散阻障層520是選擇性的並且可以省略。
接觸件金屬層530沉積在擴散阻障層520上(如果擴散阻障層520存在)，以填充接觸件開口512和接觸件開口514。在一些實施例中，接觸件金屬層530包括Cu、Al、W、Co、Ru、上述的合金或其他適合的導電金屬。在一些實施例中，使用適合的沉積製程沉積接觸件金屬層530，例如CVD、PECVD、濺鍍或電鍍。持續沉積製程直到導電材料填充接觸件開口512和接觸件開口514並且延伸到接觸件層級介電層510上方。在一些實施例中，當Cu或Cu合金做為第一金屬層，在形成第二金屬層之前形成選擇性電鍍種子層(未示出)在第二內襯層上。在一些實施例中，藉由沉積製程形成選擇性電鍍種子層，例如CVD、PECVD、ALD和PVD。
在步驟406，方法400(如第4圖所示)將摻雜劑佈植進小陣列區域502S中至少一部分的接觸件金屬層530。在一些實施例中，摻雜小陣列區域502S中的接觸件金屬層530的整體部分。根據一些實施例，第5C圖是第5B圖的半導體結構500在將摻雜劑佈植進小陣列區域502S中的接觸件金屬層530的整體部分之後的截面圖。在一些其他實施例中，只有摻雜小陣列區域502S中的接觸件金屬層530的上部。根據一些其他實施例，第5D圖是第5B圖的半導體結構500在將摻雜劑佈植進小陣列區域502S中的接觸件金屬層530的上部之後的截面圖。
參考第5C圖和第5D圖，形成圖案化光阻層540以遮罩大陣列區域502L中的部分接觸件金屬層530，而暴露小陣列區域502S中的部分接觸件金屬層530。在一些實施例中，形成圖案化光阻層540是藉由先施加光阻層在接觸件金屬層530上方、將光阻層通過光罩曝光至輻射，以及隨後使用顯影劑蝕刻暴露或未暴露區域。
隨後，執行離子佈植550以將摻雜劑引進圖案化光阻層540暴露的小陣列區域502S中的部分接觸件金屬層530，從而形成接觸件金屬層530中的摻雜的接觸金屬部分530B。在一些實施例中，可以將摻雜劑佈植進接觸件金屬層530的暴露部分以執行離子佈植550，其中摻雜劑種類包括但不限於碳(C)、矽(Si)、鍺(Ge)、錫(Sn)、惰性氣體(例如氦(He)、氖(Ne)、氬(Ar)、氪(Kr)或氙(Xe))或上述的混合物。取決於接觸件金屬層530的厚度和所使用的摻雜劑種類，佈植劑量可以在每平方公分1×10 12至每平方公分5×10 15的範圍中，以及佈植能量可以在10 KeV至150 KeV的範圍中。可以調整一或多個佈植參數(例如佈植劑量、佈植能量和佈植時間)以控制離子佈植的深度。在一些實施例中，如第5C圖中所示，控制一或多個佈植參數以使小陣列區域502S中的接觸件金屬層530的摻雜穿過其整體厚度。換而言之，小陣列區域502S中的各個第二接觸件開口514之中的接觸件金屬層530的整體部分是摻雜的。在替代的實施例中，如第5D圖中所示，控制一或多個佈植參數使得只有小陣列區域202S中的接觸件金屬層530的上部是以摻雜劑摻雜的。換而言之，小陣列區域502S中的各個第二接觸件開口514之中的接觸件金屬層530的上部是摻雜的。接觸件金屬層530的未摻雜的部分在本文稱為未摻雜的接觸金屬部分530A。引入摻雜劑可以減少摻雜的接觸金屬部分530B中的金屬粒徑。因此，摻雜的接觸金屬部分530B中的金屬粒徑小於未摻雜的接觸金屬部分530A中的金屬粒徑。在一些實施例中，未摻雜的接觸金屬部分530A中的金屬粒徑在約0.5 μm至約75 μm的範圍中，以及摻雜的接觸金屬部分530B中的金屬粒徑在約0.01 μm至約0.5 μm的範圍中。
離子佈植550也以摻雜劑摻雜小陣列區域502S中的至少一部分的接觸件層級介電層510。在一些實施例中，如第5C圖中所示，小陣列區域502S中的接觸件層級介電層510的整體部分是摻雜的。在替代的實施例中，如第5D圖中所示，只有小陣列區域502S中的接觸件層級介電層510的上部是摻雜的。接觸件層級介電層510的摻雜部分在本文稱為摻雜的接觸件層級介電質部分510B。
在一些實施例中，在將摻雜劑種類佈植進中的接觸件金屬層530的暴露部分之後，可以退火結構。這樣的退火製程可以促使摻雜劑進一步朝向基板502進入接觸件金屬層530。在一些實施例中，摻雜的接觸金屬部分530B中的摻雜劑可以均勻地分布在整體厚度中。在一些實施例中，摻雜的接觸金屬部分530B中的摻雜劑可以具有漸變的摻雜劑輪廓，其中接近基板502的摻雜的接觸金屬部分530B的底部具有最小的摻雜劑濃度。
在離子佈植之後，藉由例如灰化移除圖案化光阻層540。
在步驟408，方法400(如第4圖所示)移除接觸件開口512和接觸件開口514之外的接觸件金屬層530和擴散阻障層520的多餘部分，以形成大陣列區域502L中的複數個第一接觸件結構560A和小陣列區域502S中的複數個第二接觸件結構560B。根據一些實施例，第5E圖是第5C圖的半導體結構500在移除接觸件開口512和接觸件開口514之外的接觸件金屬層530和擴散阻障層520的多餘部分，以形成大陣列區域502L中的複數個第一接觸件結構560A和小陣列區域502S中的複數個第二接觸件結構560B之後的截面圖。根據替代的實施例，第5F圖是第5D圖的半導體結構500在移除接觸件開口512和接觸件開口514之外的接觸件金屬層530和擴散阻障層520的多餘部分，以形成大陣列區域502L中的複數個第一接觸件結構560A和小陣列區域502S中的複數個第二接觸件結構560B之後的截面圖。
參考第5E圖和第5F圖，第一接觸件結構560A形成在基板502的大陣列區域502L中。各個第一接觸件結構560A包括擴散阻障層520P和第一接觸件插塞562。第二接觸件結構560B形成在基板502的小陣列區域502S中。各個第二接觸件結構560B包括擴散阻障層520P和第二接觸件插塞564。
可以藉由平坦化製程(例如化學機械研磨)形成第一接觸件結構560A和第二接觸件結構560B，其移除設置在接觸件層級介電層510的頂表面上方的接觸件金屬層530和擴散阻障層520的多餘部分。當抵達接觸件層級介電層510時，可以停止化學機械研磨製程。各個第一接觸件開口512和第二接觸件開口514之中的擴散阻障層520的剩餘部分組成擴散阻障層520P。各個第一接觸件開口512之中的接觸件金屬層530的剩餘部分組成第一接觸件插塞562。第一接觸件插塞562由未摻雜的接觸金屬部分530A所形成。各個第二接觸件開口514之中的接觸件金屬層530的剩餘部分組成第二接觸件插塞564。至少一部分的第二接觸件插塞564由摻雜的接觸金屬部分530B所形成。在摻雜小陣列區域502S中的接觸件金屬層530的整體部分的例子中，在平坦化之後，第二接觸件插塞564的整體部分由摻雜的接觸金屬部分530B所形成(如第5E圖所示)。在只有摻雜小陣列區域502S中的接觸件金屬層530的上部的例子中，在平坦化之後，第二接觸件插塞564具有雙層結構，其包括未摻雜的接觸金屬部分530A和未摻雜的接觸金屬部分530A上方的摻雜的接觸金屬部分530B。
和大粒徑金屬相比，化學機械研磨製程針對小粒徑金屬展現更高的研磨速率。因此，和大陣列區域502L中的未摻雜的接觸金屬部分530A相比，可以使用更快的速率研磨小陣列區域502S中的摻雜的接觸金屬部分530B。通過控制局部的金屬粒徑而允許控制大陣列區域502L和小陣列區域502S中的個別研磨速率，減少金屬接觸件的化學機械研磨負載效應，以及改善橫跨基板502的第一接觸件結構560A、第二接觸件結構560B的高度均勻度。
根據一些實施例，第6A圖和第6B圖是可以藉由執行第4圖的方法400形成的半導體結構600的截面圖。半導體結構600中相同於或類似於半導體結構500的組件具有相同的參考數字，因此省略這些組件的詳細描述。
不同於只有將摻雜劑佈植進小陣列區域502S中的部分接觸件金屬層530的半導體結構500，在半導體結構600中，也將摻雜劑引入大陣列區域502L的周邊部分中的部分接觸件金屬層530。因此，形成在大陣列區域502L中的第一接觸件結構560A包括接近第一接觸件結構560A系列邊緣的一對外側第一接觸件結構560A′和在外側第一接觸件結構560A′之間的內側第一接觸件結構560A′′。各個外側第一接觸件結構560A′中的第一接觸件插塞562由摻雜的接觸金屬部分530B所形成，而各個內側第一接觸件結構560A′′中的第一接觸件插塞562由未摻雜的接觸金屬部分530A所形成。在一些實施例中，如第6A圖中所示，各個外側第一接觸件結構560A′中的第一接觸件插塞562的整體部分由摻雜的接觸金屬部分530B形成。在一些實施例中，如第6B圖中所示，只有各個外側第一接觸件結構560A′中的第一接觸件插塞562的上部由摻雜的接觸金屬部分530B所形成。因此，各個外側第一接觸件結構560A′中的第一接觸件插塞562具有雙層結構，其包括未摻雜的接觸金屬部分530A和未摻雜的接觸金屬部分530A上方的摻雜的接觸金屬部分530B。
在接觸件金屬層530的化學機械研磨期間，選擇性地摻雜外側第一接觸件結構區域中的部分接觸件金屬層530中的金屬可以減少金屬粒徑，導致外側第一接觸件結構區域中的金屬移除速率的增加。因此，可以改善所產生的大陣列區域502L中的外側第一接觸件結構560A′和內側第一接觸件結構560A′′的高度均勻度，從而改善裝置表現。
本公開的一個態樣是關於半導體結構。半導體結構包括基板，其中基板包括基板的第一區域中的第一主動區域和基板的第二區域中的第二主動區域。複數個第一閘極結構在第一主動區域上方，其中各個第一閘極結構包括第一閘極堆疊和環繞第一閘極堆疊的第一閘極間隔物，第一閘極堆疊包括第一高介電常數閘極介電質和第一閘極電極。複數個第二閘極結構在第二主動區域上方，其中各個第二閘極結構包括第二閘極堆疊和環繞第二閘極堆疊的第二閘極間隔物，第二閘極堆疊包括第二高介電常數閘極介電質和第二閘極電極。至少一部分的第二閘極電極包括摻雜劑。
本公開的另一個態樣是關於形成半導體結構的方法。方法包括形成複數個第一犧牲閘極結構在基板的第一區域中的第一主動區域上方和複數個第二犧牲閘極結構在基板的第二區域中的第二主動區域上方。各個第一犧牲閘極結構和各個第二犧牲閘極結構包括犧牲閘極導體和環繞犧牲閘極導體的閘極間隔物。在沉積介電層在基板上方以環繞複數個第一犧牲閘極結構和複數個第二犧牲閘極結構之後，從各個第一犧牲閘極結構和各個第二犧牲閘極結構移除犧牲閘極導體，以提供第一區域中的複數個第一閘極空腔和第二區域中的複數個第二閘極空腔。接著沿著複數個第一閘極空腔和複數個第二閘極空腔的側壁和底部以及在介電層的頂表面上沉積高介電常數介電層，隨後沉積閘極電極層在高介電常數介電層上方，以填充複數個第一閘極空腔和複數個第二閘極空腔。接著，將摻雜劑佈植進基板的第二區域中的一部分的閘極電極層，而遮罩基板的第一區域中的另一個部分的閘極電極層。隨後，從介電層的頂表面移除閘極電極層和高介電常數介電層的多餘部分。
本公開的又另一個態樣是關於半導體結構。半導體結構包括基板上方的介電層，其中基板包括第一區域和第二區域。複數個第一接觸件結構在基板的第一區域中的介電層的一部分中，各個第一接觸件結構包括第一接觸件插塞。複數個第二接觸件結構在基板的第二區域中的介電層的另一個部分中，各個第二接觸件結構包括第二接觸件插塞。第一接觸件插塞包括具有第一粒徑的金屬，以及至少一部分的第二接觸包括具有小於第一粒徑的第二粒徑的金屬。
前面概述一些實施例的特徵，使得本領域技術人員可更好地理解本公開的觀點。本領域技術人員應該理解，他們可以容易地使用本公開作為設計或修改其他製程和結構的基礎，以實現相同的目的和/或實現與本文介紹之實施例相同的優點。本領域技術人員還應該理解，這樣的等同構造不脫離本公開的精神和範圍，並且在不脫離本公開的精神和範圍的情況下，可以進行各種改變、替換和變更。
100:方法 102,104,106,108,110,112,114:步驟 200:半導體結構 202:基板 202A:第一主動區域 202B:第二主動區域 202L:大陣列區域 202S:小陣列區域 204:隔離結構 210A:第一犧牲閘極結構 210B:第二犧牲閘極結構 212:犧牲閘極介電質 214:犧牲閘極導體 216:閘極間隔物 218A:第一源極/汲極結構 218B:第二源極/汲極結構 220:層間介電層 220B:摻雜的層間介電質部分 224:第一閘極空腔 226:第二閘極空腔 232:界面介電質 234:高介電常數介電層 234P:高介電常數介電質 236:閘極電極層 236A:未摻雜的金屬部分 236B:摻雜的金屬部分 236F:第一閘極電極 236S:第二閘極電極 240:圖案化光阻層 250:離子佈植 260A:第一閘極結構 260A′:外側第一閘極結構 260A′′:內側第一閘極結構 260B:第二閘極結構 300:半導體結構 400:方法 402,404,406,408:步驟 500:半導體結構 502:基板 502L:大陣列區域 502S:小陣列區域 510:接觸件層級介電層 510B:摻雜的接觸件層級介電質部分 512,514:接觸件開口 520,520P:擴散阻障層 530:接觸件金屬層 530A:未摻雜的接觸金屬部分 530B:摻雜的接觸金屬部分 540:圖案化光阻層 550:離子佈植 560A:第一接觸件結構 560A′:外側第一接觸件結構 560A′′:內側第一接觸件結構 560B:第二接觸件結構 562:第一接觸件插塞 564:第二接觸件插塞 600:半導體結構
當結合附圖閱讀時，從以下詳細描述中可以最好地理解本公開的各方面。應注意，根據工業中的標準方法，各種特徵未按比例繪製。實際上，為了清楚地討論，可任意增加或減少各種特徵的尺寸。 第1圖繪示根據一些實施例的製造半導體結構的方法流程圖。 第2A圖至第2I圖是根據一些實施例在第1圖的方法之多個製造階段的第一示例半導體結構的截面圖。 第3A圖和第3B圖是根據一些實施例使用第1圖的方法獲得的第二示例半導體結構的截面圖。 第4圖繪示根據一些實施例的製造半導體結構的方法流程圖。 第5A圖至第5F圖是根據一些實施例在第4圖的方法之多個製造階段的第一示例半導體結構的截面圖。 第6A圖和第6B圖是根據一些實施例使用第4圖的方法獲得的第二示例半導體結構的截面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:半導體結構
202:基板
202A:第一主動區域
202B:第二主動區域
202L:大陣列區域
202S:小陣列區域
204:隔離結構
216:閘極間隔物
218A:第一源極/汲極結構
218B:第二源極/汲極結構
220:層間介電層
220B:摻雜的層間介電質部分
224:第一閘極空腔
226:第二閘極空腔
232:界面介電質
234P:高介電常數介電質
236A:未摻雜的金屬部分
236B:摻雜的金屬部分
236F:第一閘極電極
236S:第二閘極電極
260A:第一閘極結構
260B:第二閘極結構

Claims (20)

  1. 一種半導體結構，包括： 一基板，包括該基板的一第一區域中的一第一主動區域和該基板的一第二區域中的一第二主動區域； 複數個第一閘極結構在該第一主動區域上方，各個該些第一閘極結構包括一第一閘極堆疊和環繞該第一閘極堆疊的多個第一閘極間隔物，該第一閘極堆疊包括一第一高介電常數閘極介電質和一第一閘極電極；以及 複數個第二閘極結構在該第二主動區域上方，各個該些第二閘極結構包括一第二閘極堆疊和環繞該第二閘極堆疊的多個第二閘極間隔物，該第二閘極堆疊包括一第二高介電常數閘極介電質和一第二閘極電極，其中至少一部分的該第二閘極電極包括一摻雜劑。
  2. 如請求項1所述之半導體結構，其中該第二閘極電極的一整體部分包括該摻雜劑。
  3. 如請求項1所述之半導體結構，其中該第二閘極電極的一上部包括該摻雜劑，以及位於該上部下方的該第二閘極電極的一下部免於包括該摻雜劑。
  4. 如請求項1所述之半導體結構，其中該第一閘極電極免於包括該摻雜劑。
  5. 如請求項1所述之半導體結構，其中該摻雜劑包括碳、矽、鍺、錫、氦、氖、氬、氪、氙或上述的混合物。
  6. 如請求項1所述之半導體結構，其中該第一閘極電極包括具有一第一粒徑的一金屬，以及該第二閘極電極的摻雜的該部分包括具有一第二粒徑的一金屬，該第二粒徑小於該第一粒徑。
  7. 如請求項1所述之半導體結構，進一步包括一介電層在該基板上方，以環繞該些第一閘極結構和該些第二閘極結構。
  8. 如請求項7所述之半導體結構，其中該基板的該第二區域中的至少一部分的該介電層包括該摻雜劑。
  9. 如請求項8所述之半導體結構，其中該基板的該第二區域中的該介電層的該部分的整體包括該摻雜劑。
  10. 如請求項1所述之半導體結構，其中該些第一閘極結構包括一對外側閘極結構和至少一內側閘極結構在該些外側閘極結構之間，其中至少一部分的各個該些外側閘極結構包括該摻雜劑，以及該內側閘極結構免於包括該摻雜劑。
  11. 如請求項1所述之半導體結構，其中該第一主動區域的區域大於該第二主動區域的區域。
  12. 一種形成半導體結構的方法，包括： 形成複數個第一犧牲閘極結構在一基板的一第一區域的一第一主動區域上方，以及複數個第二犧牲閘極結構在該基板的一第二區域中的一第二主動區域上方，各個該些第一犧牲閘極結構和各個該些第二犧牲閘極結構包括一犧牲閘極導體和環繞該犧牲閘極導體的多個閘極間隔物； 沉積一介電層在該基板上方，以環繞該些第一犧牲閘極結構和該些第二犧牲閘極結構； 從各個該些第一犧牲閘極結構和各個該些第二犧牲閘極結構移除該犧牲閘極導體，以提供該第一區域中的複數個第一閘極空腔和該第二區域中的複數個第二閘極空腔； 沿著該些第一閘極空腔和該些第二閘極空腔的側壁和底部以及在該介電層的一頂表面上方沉積一高介電常數介電層； 沉積一閘極電極層在該高介電常數介電層上方，以填充該些第一閘極空腔和該些第二閘極空腔； 將一摻雜劑佈植進該基板的該第二區域中的一部分的該閘極電極層，而遮罩該基板的該第一區域中的另一部分的該閘極電極層；以及 從該介電層的該頂表面移除該閘極電極層和該高介電常數介電層的一多餘部分。
  13. 如請求項12所述之方法，其中佈植該摻雜劑包括將該摻雜劑穿過該閘極電極層的整體厚度而佈植進該基板的該第二區域中的該部分的該閘極電極層。
  14. 如請求項12所述之方法，其中佈植該摻雜劑包括將該摻雜劑佈植進該基板的該第二區域中的該部分的該閘極電極層的一上部。
  15. 如請求項12所述之方法，其中該摻雜劑包括碳、矽、鍺、錫、氦、氖、氬、氪、氙或上述的混合物。
  16. 如請求項12所述之方法，其中從該介電層的該頂表面移除該閘極電極層和該高介電常數介電層的該多餘部分是藉由化學機械研磨製程。
  17. 如請求項12所述之方法，進一步包括形成多個第一源極/汲極結構在該些第一犧牲閘極結構的相對側上和多個第二源極/汲極結構在該些第二犧牲閘極結構的相對側上。
  18. 一種半導體結構，包括： 在一基板上方的一介電層，該基板包括一第一區域和一第二區域； 複數個第一接觸件結構在該基板的該第一區域中的一部分的該介電層中，各個該些第一接觸件結構包括一第一接觸件插塞；以及 複數個第二接觸件結構在該基板的該第二區域中的另一部分的該介電層中，各個該些第二接觸件結構包括一第二接觸件插塞， 其中該第一接觸件插塞包括具有一第一粒徑的一金屬，以及至少一部分的該第二接觸包括具有一第二粒徑的該金屬，該第二粒徑小於該第一粒徑。
  19. 如請求項18所述之半導體結構，其中該第一接觸件插塞免於包括摻雜劑。
  20. 如請求項18所述之半導體結構，其中該第二接觸件插塞的至少該部分包括摻雜劑。
TW110145707A 2021-08-27 2021-12-07 半導體結構 TW202310414A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/459,885 US11978781B2 (en) 2021-08-27 2021-08-27 Partial metal grain size control to improve CMP loading effect
US17/459,885 2021-08-27

Publications (1)

Publication Number Publication Date
TW202310414A true TW202310414A (zh) 2023-03-01

Family

ID=84694245

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110145707A TW202310414A (zh) 2021-08-27 2021-12-07 半導體結構

Country Status (3)

Country Link
US (2) US11978781B2 (zh)
CN (1) CN115527934A (zh)
TW (1) TW202310414A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090286387A1 (en) * 2008-05-16 2009-11-19 Gilmer David C Modulation of Tantalum-Based Electrode Workfunction
US8901676B2 (en) * 2011-01-03 2014-12-02 International Business Machines Corporation Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) having a high drain-to-body breakdown voltage (Vb), a method of forming an LEDMOSFET, and a silicon-controlled rectifier (SCR) incorporating a complementary pair of LEDMOSFETs
CN103855006A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件的制造方法
US9330938B2 (en) * 2014-07-24 2016-05-03 International Business Machines Corporation Method of patterning dopant films in high-k dielectrics in a soft mask integration scheme
JP2019186351A (ja) * 2018-04-09 2019-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN112786438A (zh) * 2019-11-11 2021-05-11 上海新微技术研发中心有限公司 半导体器件及其栅极结构的形成方法

Also Published As

Publication number Publication date
US20230387244A1 (en) 2023-11-30
US20230063995A1 (en) 2023-03-02
US11978781B2 (en) 2024-05-07
CN115527934A (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
TWI731284B (zh) 半導體結構及形成積體電路結構的方法
TWI711075B (zh) 半導體結構及其製造方法
CN108962994B (zh) 用于形成不同晶体管的源极/漏极区的注入
US11158727B2 (en) Structure and method for gate-all-around device with extended channel
US9899269B2 (en) Multi-gate device and method of fabrication thereof
US9553171B2 (en) Fin field effect transistor (FinFET) device and method for forming the same
TWI392030B (zh) 半導體裝置的製造方法
TW201900550A (zh) 奈米線基積體電路裝置及其製造方法
TW201729340A (zh) 多重閘極裝置
TW201738943A (zh) 半導體結構及其製作方法
TW201735265A (zh) 半導體結構及其製造方法
KR20210105324A (ko) 반도체 디바이스의 노이즈 격리를 위한 구조 및 방법
TWI556427B (zh) 緩衝層及其形成方法
CN113140564A (zh) 半导体装置
CN110970506B (zh) 半导体装置
TW202002169A (zh) 半導體裝置的製造方法
TWI681444B (zh) 半導體裝置及其製造方法
US11532519B2 (en) Semiconductor device and method
US20180261507A1 (en) Method to recess cobalt for gate metal application
TWI784512B (zh) 半導體裝置及其製造方法
TWI594304B (zh) 元件的金屬柵極結構及其形成方法
TW202117820A (zh) 半導體裝置及其製造方法
TW202230740A (zh) 半導體裝置
US12020987B2 (en) Integrated circuit structure and fabrication thereof
TWI787985B (zh) 形成半導體結構的方法