TW202310397A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202310397A
TW202310397A TW110131255A TW110131255A TW202310397A TW 202310397 A TW202310397 A TW 202310397A TW 110131255 A TW110131255 A TW 110131255A TW 110131255 A TW110131255 A TW 110131255A TW 202310397 A TW202310397 A TW 202310397A
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
semiconductor
insulating layer
semiconductor layer
Prior art date
Application number
TW110131255A
Other languages
English (en)
Other versions
TWI774532B (zh
Inventor
杜佳豪
廖柏詠
孫銘偉
溫又卿
任珂銳
何毅達
黃頌祐
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW110131255A priority Critical patent/TWI774532B/zh
Priority to CN202111477229.0A priority patent/CN114188304A/zh
Application granted granted Critical
Publication of TWI774532B publication Critical patent/TWI774532B/zh
Publication of TW202310397A publication Critical patent/TW202310397A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars

Abstract

一種半導體裝置包括基板、第一半導體層、第一絕緣層、第一導電層、第二絕緣層、第二半導體層、第三絕緣層及第二導電層。第一半導體層設置於基板上且具有第一部。第一絕緣層設置於第一半導體層上。第一導電層設置於第一絕緣層上且具有第一部。第二絕緣層設置於第一導電層上。第二半導體層設置於第二絕緣層上且具有第一部。第一半導體層的第一部、第一導電層的第一部及第二半導體層的第一部沿著遠離基板的方向依序設置。第三絕緣層設置於第二半導體層上。第二導電層設置於第三絕緣層上。第二導電層具有第一部、第二部、第三部及第四部。第二導電層的第一部及第二部彼此分離且透過第三絕緣層的多個接觸窗分別電性連接至第一半導體層之第一部的不同兩區。第二導電層的第三部及第四部彼此分離且透過第三絕緣層的多個接觸窗分別電性連接至第二半導體層的第一部的不同兩區。

Description

半導體裝置
本發明是有關於一種半導體裝置。
微型發光二極體顯示面板包括驅動背板及被轉置於驅動背板上的多個微型發光二極體元件。繼承發光二極體的特性，微型發光二極體顯示面板具有省電、高效率、高亮度及反應時間快等優點。此外，相較於有機發光二極體顯示面板，微型發光二極體顯示面板還具有色彩易調校、發光壽命長、無影像烙印等優勢。因此，微型發光二極體顯示面板被視為下一世代顯示技術。
微型發光二極體元件是電流驅動元件，因此驅動背板中的驅動電晶體需能提供大電流。一般而言，驅動電晶體所能提供的電流大小與驅動電晶體的佈局面積相關。然而，當微型發光二極體顯示面板的解析度提高時，驅動電晶體的佈局面積受限。因此，如何在有限的佈局面積內實現能提供大電流的驅動電晶體，實為研發者的一大挑戰。
本發明提供一種半導體裝置，特性佳。
本發明的半導體裝置包括基板、第一半導體層、第一絕緣層、第一導電層、第二絕緣層、第二半導體層、第三絕緣層及第二導電層。第一半導體層設置於基板上，且具有第一部。第一絕緣層設置於第一半導體層上。第一導電層設置於第一絕緣層上，且具有第一部。第二絕緣層設置於第一導電層上。第二半導體層設置於第二絕緣層上且具有第一部。第一半導體層的第一部、第一導電層的第一部及第二半導體層的第一部沿著遠離基板的方向依序設置。第三絕緣層設置於第二半導體層上。第二導電層設置於第三絕緣層上。第二導電層具有第一部、第二部、第三部及第四部。第二導電層的第一部及第二部彼此分離且透過第三絕緣層的多個接觸窗分別電性連接至第一半導體層之第一部的不同兩區。第二導電層的第三部及第四部彼此分離且透過第三絕緣層的多個接觸窗分別電性連接至第二半導體層的第一部的不同兩區。
現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電性連接。再者，“電性連接”或“耦合”可以是二元件間存在其它元件。
本文使用的“約”、“近似”、或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的“約”、“近似”或“實質上”可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
圖1為本發明一實施例之半導體裝置10的剖面示意圖。
請參照圖1，半導體裝置10包括基板110。舉例而言，在本實施例中，基板110的材質可為玻璃、石英、有機聚合物、或是不透光/反射材料（例如：晶圓、陶瓷、或其它可適用的材料）、或是其它可適用的材料。
半導體裝置10還包括第一半導體層120，設置於基板110上，且具有第一部121。在本實施例中，第一半導體層120還可選擇性地具有第二部122及第三部123。在本實施例中，第一半導體層120的第三部123可與第一半導體層120的第一部121及第二部122分離，但本發明不以此為限。
舉例而言，在本實施例中，第一半導體層120的材質可為多晶矽。然而，本發明不限於此，在其它實施例中，第一半導體層120的材質也可以是非晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料（例如：銦鋅氧化物、銦鎵鋅氧化物、或是其它合適的材料、或上述之組合）、或其它合適的材料、或含有摻雜物（dopant）於上述材料中、或上述之組合。
半導體裝置10還包括第一絕緣層130，設置於第一半導體層120上。第一半導體層120位於第一絕緣層130與基板110之間。在本實施例中，第一絕緣層130可具有分別重疊於第一半導體層120之第一部121的不同兩區的多個接觸窗131、132。在本實施例中，第一絕緣層130還可具有分別重疊於第一半導體層120之第二部122的不同兩區的多個接觸窗135、136。
舉例而言，在本實施例中，第一絕緣層130的材料可為無機材料（例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層）、有機材料或上述之組合。
半導體裝置10還包括第一導電層140，設置於第一絕緣層130上。第一絕緣層130位於第一導電層140與第一半導體層120之間。第一導電層140具有第一部141。第一半導體層120的第一部121及第一導電層140的第一部141沿著遠離基板110的方向z依序設置。在本實施例中，第一導電層140還可具有第二部142，其中第一半導體層120的第二部122及第一導電層140的第二部142沿著遠離基板110的方向z依序設置，且第一導電層140的第二部142可與第一導電層140的第一部141分離。在本實施例中，第一導電層140還可具有第三部143，其中第一半導體層120的第三部123及第一導電層140的第三部143沿著遠離基板110的方向z依序設置，第一導電層140的第三部143可與第一導電層140的第一部141及第二部142分離。
在本實施例中，基於導電性的考量，第一導電層140可使用金屬材料。然而，本發明不限於此，在其它實施例中，第一導電層140也可以使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。
半導體裝置10還包括第二絕緣層150，設置於第一導電層140上。第一導電層140位於第二絕緣層150與第一絕緣層130之間。在本實施例中，第二絕緣層150可具有多個接觸窗151、152，分別重疊於第一絕緣層130的多個接觸窗131、132。在本實施例中，第二絕緣層150還可更具有多個接觸窗155、156，分別重疊於第一絕緣層130的多個接觸窗135、136。在本實施例中，第二絕緣層150還可具有多個接觸窗157、158，分別重疊於第一導電層140之第三部143的不同兩區。在本實施例中，第二絕緣層150還可具有接觸窗159，重疊於第一導電層140的第二部142。
舉例而言，在本實施例中，第二絕緣層150的材料可為無機材料（例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層）、有機材料或上述之組合。
半導體裝置10更包括第二半導體層160，設置於第二絕緣層150上。第二絕緣層150位於第二半導體層160與第一導電層140之間。第二半導體層160具有第一部161。第一半導體層120的第一部121、第一導電層140的第一部141及第二半導體層160的第一部161沿著遠離基板110的方向z依序設置。在本實施例中，第二半導體層160還可具有第二部162，與第二半導體層160的第一部161分離；第一半導體層120的第三部123、第一導電層140的第三部143及第二半導體層160的第二部162沿著遠離基板110的方向z依序設置。
舉例而言，在本實施例中，第二半導體層160的材質可為多晶矽。然而，本發明不限於此，在其它實施例中，第二半導體層160的材質也可以是非晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料（例如：銦鋅氧化物、銦鎵鋅氧化物、或是其它合適的材料、或上述之組合）、或其它合適的材料、或含有摻雜物（dopant）於上述材料中、或上述之組合。
在本實施例中，半導體裝置10還包括第四絕緣層170，設置於第二半導體層160上。第二半導體層160位於第四絕緣層170與第二絕緣層150之間。在本實施例中，第四絕緣層170可具有多個接觸窗171、172，分別重疊於第二絕緣層150的多個接觸窗151、152。在本實施例中，第四絕緣層170還可具有多個接觸窗175、176，分別重疊於第二絕緣層150的多個接觸窗155、156。在本實施例中，第四絕緣層170還可具有多個接觸窗173、174，分別重疊於第二半導體層160之第一部161的不同兩區。在本實施例中，第四絕緣層170還可具有接觸窗179，重疊於第二絕緣層150的接觸窗159。在本實施例中，第四絕緣層170還可具有接觸窗177，重疊於第二絕緣層150的接觸窗157。在本實施例中，第四絕緣層170還可具有接觸窗178，重疊於第二絕緣層150的接觸窗158。
舉例而言，在本實施例中，第四絕緣層170的材料可為無機材料（例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層）、有機材料或上述之組合。
在本實施例中，半導體裝置10更包括第三導電層180，設置於第四絕緣層170上。第四絕緣層170位於第三導電層180與第二半導體層160之間。第三導電層180具有第一部181。第一半導體層120的第一部121、第一導電層140的第一部141、第二半導體層160的第一部161及第三導電層180的第一部181沿著遠離基板110的方向z依序設置。
在本實施例中，第三導電層180還可具有第二部182，與第三導電層180的第一部181分離。第一半導體層120的第二部122、第一導電層140的第二部122及第三導電層180的第二部182沿著遠離基板110的方向z依序設置。第三導電層180的第二部182可透過第四絕緣層179及第二絕緣層150的接觸窗159電性連接至第一導電層140的第二部142。
在本實施例中，第三導電層180還可具有第三部183，與第三導電層180的第一部181及第二部182分離。第一半導體層120的第三部123、第一導電層140的第三部143、第二半導體層160的第二部162及第三導電層180的第三部183沿著遠離基板110的方向z依序設置。第三導電層180的第三部183可透過第四絕緣層170的接觸窗178及第二絕緣層150的接觸窗158電性連接至第一導電層140的第三部143。
在本實施例中，第二半導體層160的第二部162可為第二半導體層160的一重摻雜區。一儲存電容C st可包括第三導電層180的第三部183、第二半導體層160的第二部162、第一導電層140的第三部143、第一半導體層120的第三部123、夾設於其間的部分的第一絕緣層130、部分的第二絕緣層150及部分的第四絕緣層170。第三導電層180的第三部183與第一導電層140的第三部143可電性連接成第一電容C1的電極E1，而第二半導體層160的的第二部162可為第一電容C1的另一電極E2。第一半導體層120的第三部123可為第二電容C2的一電極E3，而第一導電層140的第三部143可為第二電容C2的另一電極E4。由於儲存電容C st包括彼此電性連接的第一電容C1與第二電容C2，而儲存電容C st的電容值大。
半導體裝置10還包括第三絕緣層190，設置於第二半導體層160上。第二半導體層160位於第三絕緣層190與第二絕緣層150之間。在本實施例中，第四絕緣層170位於第三絕緣層190與第二半導體層160之間。在本實施例中，第三絕緣層190可具有多個接觸窗191、192，分別重疊於第四絕緣層170的多個接觸窗171、172。在本實施例中，第三絕緣層190還可具有多個接觸窗193、194，分別重疊於第四絕緣層170的多個接觸窗173、174。在本實施例中，第三絕緣層190還可具有多個接觸窗195、196，分別重疊於第四絕緣層170的多個接觸窗175、176。在本實施例中，第三絕緣層190還可具有接觸窗197，重疊於第四絕緣層170的接觸窗177。
舉例而言，在本實施例中，第三絕緣層190的材料可為無機材料（例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層）、有機材料或上述之組合。
半導體裝置10還包括第二導電層200，設置於第三絕緣層190上。在本實施例中，第三絕緣層190位於第二導電層200與第三導電層180之間。在本實施例中，第四絕緣層170設置於第二半導體層160上且位於第三絕緣層190與第二半導體層160之間。在本實施例中，第三導電層180設置於第四絕緣層170上，且位於第三絕緣層190與第四絕緣層170之間。
在本實施例中，基於導電性的考量，第二導電層200可使用金屬材料。然而，本發明不限於此，在其它實施例中，第二導電層200也可以使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。
第二導電層200具有第一部201及第二部202。第二導電層200的第一部201及第二部202彼此分離且透過第三絕緣層190的多個接觸窗191、192分別電性連接至第一半導體層120之第一部121的不同兩區。具體而言，在本實施例中，第二導電層200的第一部201可透過第三絕緣層190的接觸窗191、第四絕緣層170的接觸窗171、第二絕緣層150的接觸窗151及第一絕緣層130的接觸窗131電性連接至第一半導體層120之第一部121的一區，第二導電層200的第二部202可透過第三絕緣層190的接觸窗192、第四絕緣層170的接觸窗172、第二絕緣層150的接觸窗152及第一絕緣層130的接觸窗132電性連接至第一半導體層120之第一部121的另一區。
第二導電層200更具有第三部203及第四部204。第二導電層200的第三部203及第四部204彼此分離且透過第三絕緣層190的多個接觸窗193、194分別電性連接至第二半導體層160之第一部161的不同兩區。具體而言，在本實施例中，第二導電層200的第三部203可透過第三絕緣層190的接觸窗193及第四絕緣層170的接觸窗173電性連接至第二半導體層160之第一部161的一區，第二導電層200的第四部204可透過第三絕緣層190的接觸窗194及第四絕緣層170的接觸窗174電性連接至第二半導體層160之第一部161的另一區。
在本實施例中，第二導電層200的第一部201與第三部203可選擇性地直接連接，且第二導電層200的第二部202與第四部204可選擇性地直接地連接。此外，在本實施例中，第一導電層140的第一部141與第三導電層180的第一部181可電性連接。
在本實施例中，相連接的第二導電層200的第一部201及第三部203可形成電晶體T D的源極，相連接的第二導電層200的第二部202及第四部204可形成電晶體T D的汲極，電性連接的第一導電層140的第一部141與第三導電層180的第一部181可形成電晶體T D的閘極，第一半導體層120的第一部121的至少一部分及第二半導體層160的第一部161的至少一部分可形成電晶體T D的通道。由於電晶體T D的通道包括第一半導體層120的至少一部分及第二半導體層160的至少一部分，因此電晶體T D可具有高載子遷移率。
在本實施例中，半導體裝置10可做為微型發光二極體顯示面板的驅動背板使用，電晶體T D具有高載子遷移率的特性而適合做為驅動背板之畫素驅動電路的驅動電晶體使用，但本發明不以此為限。
在本實施例中，第二導電層200還可具有彼此分離的第五部205及第六部206。第二導電層200的第五部205及第六部206透過第三絕緣層190的多個接觸窗195、196分別電性連接至第一半導體層120之第二部122的不同兩區。具體而言，在本實施例中，第二導電層200的第五部205可透過第三絕緣層190的接觸窗195、第四絕緣層170的接觸窗175、第二絕緣層150的接觸窗155及第一絕緣層130的接觸窗135電性連接至第一半導體層120之第二部122的一區，第二導電層200的第六部206可透過第三絕緣層190的接觸窗196、第四絕緣層170的接觸窗176、第二絕緣層150的接觸窗156及第一絕緣層130的接觸窗136電性連接至第一半導體層120之第二部122的另一區。
在本實施例中，第二導電層200的第五部205可為電晶體T S的源極，第二導電層200的第六部206可為電晶體T S的汲極，彼此電性連接的第一導電層140的第二部142及第三導電層180的第二部182可形成電晶體T S的閘極，且第一半導體層120的第二區121的至少一部分可形成電晶體T S的通道。電晶體T S的閘極是由第一導電層140的第二部142及第三導電層180的第二部182電性連接而成，而電晶體T S具有低阻值的特性。
在本實施例中，半導體裝置10可做為微型發光二極體顯示面板的驅動背板使用，電晶體T S具有低阻值的特性而適合做為驅動背板之畫素驅動電路的切換電晶體使用，但本發明不以此為限。
在本實施例中，第二導電層200還可具有第七部207，電性連接至第二導電層200的第六部206及第一導電層140的第三部143。在本實施例中，半導體裝置10可做為微型發光二極體顯示面板的驅動背板使用，而第二導電層200的第七部207可做為連接電晶體T S與儲存電容C st的橋接元件使用。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重述。
圖2為本發明一實施例之半導體裝置10A的剖面示意圖。
圖3為本發明一實施例之半導體裝置10A的局部放大示意圖。圖3對應圖2的局部R。
請參照圖2及圖3，在本實施例中，第二半導體層160的第一部161包括第一子層161a（標示於圖3）及第二子層161b（標示於圖3），其中第一子層161a設置於第二絕緣層150上，第二子層161b設置於第一子層161a的上方，半導體裝置10A更包括第五絕緣層210（繪示於圖3），且第五絕緣層210設置於第二半導體層160的第一子層161a與第二子層161b之間。
在本實施例中，第二半導體層160的第二子層161b具有多個摻雜區161b-1、161b-2（標示於圖3），分別與第二導電層200的第三部203及第四部204電性連接；第二半導體層160的第一子層161a具有多個摻雜區161a-1、161a-2，分別重疊於第二子層161b的多個摻雜區161b-1、161b-2；第五絕緣層210設置於第一子層161a的多個摻雜區161a-1、161a-2與第二子層161b的多個摻雜區161b-1、161b-2之間。
在本實施例中，前側子電晶體FS-TFT包括第二導電層200的第三部203及第四部204、第三導電層180的第一部181及第二半導體層160之第一部161的第二子層161b，其中第二導電層200的第三部203及第四部204可為前側子電晶體FS-TFT之源極的至少一部分與汲極的至少一部分，第三導電層180的第一部181可為前側子電晶體FS-TFT之閘極的至少一部分，第二半導體層160的第二子層161b的至少一部分可為前側子電晶體FS-TFT的通道的至少一部分。
在本實施例中，背側子電晶體BS-TFT包括第二導電層200的第三部203及第四部204、第一導電層140的第一部141及第二半導體層160的第一子層161a，其中第二導電層200的第三部203及第四部204可為背側子電晶體BS-TFT之源極的至少一部分與汲極的至少一部分，第一導電層140的第一部141可為背側子電晶體之閘極的至少一部分，第一子層161a的至少一部分可為背側子電晶體BS-TFT的通道的至少一部分。
在本實施例中，於半導體裝置10A的製程中，可先依序形成第一子半導體材料層（未繪示）、第五絕緣材料層（未繪示）及第二子半導體材料層（未繪示）；接著，圖案化第一子半導體材料層、第五絕緣材料層及第二子半導體材料層，以分別形成第一子層161a、第五絕緣層210及第二子層161b；接著，對第一子層161a及第二子層161b進行一雷射退火工序，其中第五絕緣層210可做為第一子層161a與第二子層161b的阻隔層，以優化第一子層161a及第二子層161b的結晶及熱傳特性；接著，對第一子層161a及第二子層161b進行一摻雜工序，以形成第一子層161a的摻雜區161a-1、161a-2及第二子層161b的摻雜區161b-1、161b-2；然後，加大電流/電壓，以使第一子層161a的摻雜區161a-1、161a-2及第二子層161b的摻雜區161b-1、161b-2之間發生崩潰（breakdown），藉此，前側子電晶體FS-TFT與背側子電晶體BS-TFT可並聯成具有雙閘極的電晶體T D。由於電晶體T D包括彼此並聯的前側子電晶體FS-TFT與背側子電晶體BS-TFT，因此，電晶體T D的開啟電流大。
圖4為本發明一實施例之半導體裝置10B的局部放大示意圖。圖4也可對應圖2的局部R。
圖4的半導體裝置10B與圖3的半導體裝置10A類似，兩者的差異在於：圖4的半導體裝置10B與圖3的半導體裝置10A的製程不同。詳言之，在圖4之半導體裝置10B的製程中，其進行雷射退火及摻雜工序的時間點與圖3的實施例不同。
請參照圖4，具體而言，在本實施例中，於半導體裝置10B的製程中，可形成第一子層161a；然後，對第一子層161a進行雷射退火及摻雜工序，以形成第一子層161a的摻雜區161a-1、161a-2；接著，在第一子層161a上形成第五絕緣層210及第二子層161b；然後，對第二子層161b進行雷射退火及摻雜工序，以形成第二子層161b的摻雜區161b-1、161b-2。
簡言之，在本實施例中，是對第一子層161a與第二子層161b分行進行各自的雷射退火及摻雜工序，而第一子層161a之摻雜區161a-1、161a-2的摻雜濃度與第二子層161b之摻雜區161b-1、161b-2的摻雜濃度可相同或不相同。
圖5為本發明一實施例之半導體裝置10C的局部放大示意圖。圖5也可對應圖2的局部R。
請參照圖5，在本實施例中，第二半導體層160的第二子層161b具有多個摻雜區161b-1、161b-2，分別與第二導電層200的第三部203及第四部204電性連接；第二半導體層160的第一子層161a具有多個摻雜區161a-1、161a-2，分別與第二子層161b的多個摻雜區161b-1、161b-2直接地連接。
在本實施例中，於半導體裝置10C的製程中，可形成第一子層161a；然後，對第一子層161a進行雷射退火及摻雜工序，以形成第一子層161a的摻雜區161a-1、161a-2；接著，在第一子層161a上形成第五絕緣層210C，其中第五絕緣層210C未覆蓋第一子層161a的摻雜區161a-1、161a-2；接著，在第五絕緣層210C上形成第二子層161b；然後，對第二子層161a進行雷射退火及摻雜工序，以形成第二子層161b的摻雜區161b-1、161b-2，其中第二子層161b的摻雜區161b-1、161b-2分別接觸於第一子層161a的摻雜區161a-1、161a-2。
圖6為本發明一實施例之半導體裝置10D的剖面示意圖。
圖7為本發明一實施例之半導體裝置10D的上視示意圖。圖6對應圖7的剖線I-I’。
請參照圖6及圖7，在本實施例中，於半導體裝置10D的俯視圖（即圖7）中，第一半導體層120的第一部121與第二半導體層160的第一部161交錯設置。在本實施例中，第一半導體層120的第一部121在第二導電層200的第一部201與第二部202的一第一排列方向x上具有第一長度L1，第一半導體層120的第一部121在垂直於第一排列方向x的一方向（例如但不限於：第二排列方向y）上具有第一寬度W1；第二半導體層160的第一部161在第二導電層200的第三部203與第四部204的第二排列方向y上具有第二長度L2，第二半導體層160的第一部161在垂直於第二排列方向y的一方向（例如但不限於：第一排列方向y）上具有第二寬度W2；（W1/L1）＜（W2/L2）。
第一半導體層120的第一部121與第二半導體層160的第一部161交錯設置，有助於半導體裝置10D的整體佈局面積縮減。此外，透過第一半導體層120之第一部121與第二半導體層160之第一部161的交錯設置，可在不過度增加佈局面積的情況下，增加第二半導體層160的第一部161的寬長比（即，W2/L2），以更進一步地提升電晶體T D的開啟電流。
圖8為本發明一實施例之半導體裝置10E的剖面示意圖。
圖9為本發明一實施例之半導體裝置10E的電路示意圖。圖8省略圖9之多工器MUX的繪示。
請參照圖8及圖9，在本實施例中，第二導電層200的第一部201與第三部203彼此分離，且第二導電層200的第二部202與第四部204彼此分離。
在本實施例中，第二導電層200的第一部201、第二導電層200的第二部202、第一半導體層120的第一部121及第一導電層140的第一部141可形成電晶體T1，其中第二導電層200的第一部201與第二部202可為電晶體T1的源極與汲極，第一半導體層120的第一部121的至少一部分可為電晶體T1的通道，且第一導電層140的第一部141可為電晶體T1的閘極。
在本實施例中，第二導電層200的第三部203、第二導電層200的第四部204、第二半導體層160的第一部161及第一導電層140的第一部141可形成電晶體T2，其中第二導電層200的第三部203與第四部204可為電晶體T2的源極與汲極，第二半導體層160的第一部161的至少一部分可為電晶體T2的通道，且第一導電層140的第一部141可為電晶體T2的閘極。
電晶體T1及電晶體T2可分別做不同的應用。舉例而言，在本實施例中，半導體裝置10E可選擇性地還包括一多工器MUX（繪示於圖9），其中電晶體T1的閘極及電晶體T2的閘極（即第一導電層140的第一部141）可電性連接至多工器MUX。利用多工器MUX切換輸入至電晶體T1及電晶體T2的訊號，以使電晶體T1及電晶體T2可分別做為畫素驅動電路的驅動電晶體及感測電路的感測電晶體使用，但本發明不以此為限。
10、10A、10B、10C、10D、10E:電子裝置 110:基板 120:第一半導體層 121、141、161、181、201:第一部 122、142、162、182、202:第二部 123、143、183、203:第三部 130:第一絕緣層 131、132、135、136、151、152、155、156、157、158、159、171、172、173、174、175、176、177、178、179、191、192、193、194、195、196、197:接觸窗 140:第一導電層 150:第二絕緣層 160:第二半導體層 161a:第一子層 161a-1、161a-2:摻雜區 161b:第二子層 161b-1、161b-2:摻雜區 170:第四絕緣層 180:第三導電層 190:第三絕緣層 200:第二導電層 204:第四部 205:第五部 206:第六部 207:第七部 210、210C:第五絕緣層 BS-TFT:背側子電晶體 C1:第一電容 C2:第二電容 C st:儲存電容 E1、E2、E3、E4:電極 FS-TFT:前側子電晶體 L1:第一長度 L2:第二長度 MUX:多工器 R:局部 T1、T2、T D、T S:電晶體 W1:第一寬度 W2:第二寬度 x:第一排列方向 y:第二排列方向 z:方向 I-I’:剖線
圖1為本發明一實施例之半導體裝置10的剖面示意圖。 圖2為本發明一實施例之半導體裝置10A的剖面示意圖。 圖3為本發明一實施例之半導體裝置10A的局部放大示意圖。 圖4為本發明一實施例之半導體裝置10B的局部放大示意圖。 圖5為本發明一實施例之半導體裝置10C的局部放大示意圖。 圖6為本發明一實施例之半導體裝置10D的剖面示意圖。 圖7為本發明一實施例之半導體裝置10D的上視示意圖。 圖8為本發明一實施例之半導體裝置10E的剖面示意圖。 圖9為本發明一實施例之半導體裝置10E的電路示意圖。
10:電子裝置
110:基板
120:第一半導體層
121、141、161、181、201:第一部
122、142、162、182、202:第二部
123、143、183、203:第三部
130:第一絕緣層
131、132、135、136、151、152、155、156、157、158、159、171、172、173、174、175、176、177、178、179、191、192、193、194、195、196、197:接觸窗
140:第一導電層
150:第二絕緣層
160:第二半導體層
170:第四絕緣層
180:第三導電層
190:第三絕緣層
200:第二導電層
204:第四部
205:第五部
206:第六部
207:第七部
C1:第一電容
C2:第二電容
Cst:儲存電容
E1、E2、E3、E4:電極
TD、TS:電晶體
z:方向

Claims (13)

  1. 一種半導體裝置，包括： 一基板； 一第一半導體層，設置於該基板上，且具有一第一部； 一第一絕緣層，設置於該第一半導體層上； 一第一導電層，設置於該第一絕緣層上，且具有一第一部； 一第二絕緣層，設置於該第一導電層上； 一第二半導體層，設置於該第二絕緣層上，且具有一第一部，其中該第一半導體層的該第一部、該第一導電層的該第一部及該第二半導體層的該第一部沿著遠離該基板的一方向依序設置； 一第三絕緣層，設置於該第二半導體層上；以及 一第二導電層，設置於該第三絕緣層上，其中該第二導電層具有一第一部、一第二部、一第三部及一第四部，該第二導電層的該第一部及該第二部彼此分離且透過該第三絕緣層的多個接觸窗分別電性連接至該第一半導體層的該第一部的不同兩區，該第二導電層的該第三部及該第四部彼此分離且透過該第三絕緣層的多個接觸窗分別電性連接至該第二半導體層的該第一部的不同兩區。
  2. 如請求項1所述的半導體裝置，更包括： 一第四絕緣層，設置於該第二半導體層上，且位於該第三絕緣層與該第二半導體層之間；以及 一第三導電層，設置於該第四絕緣層上，且位於該第三絕緣層與該第四絕緣層之間，其中該第三導電層具有一第一部，且該第一半導體層的該第一部、該第一導電層的該第一部、該第二半導體層的該第一部及該第三導電層的該第一部沿著遠離該基板的該方向依序設置。
  3. 如請求項2所述的半導體裝置，其中該第二導電層的該第一部與該第二導電層的該第三部直接地連接，且該第二導電層的該第二部與該第二導電層的該第四部直接地連接。
  4. 如請求項2所述的半導體裝置，其中該第一導電層的該第一部與該第三導電層的該第一部電性連接。
  5. 如請求項2所述的半導體裝置，其中該第一半導體層更具有一第二部；該第一導電層更具有一第二部；該第三導電層更具有一第二部，與該第三導電層的該第一部分離；該第二導電層更具有彼此分離的一第五部及一第六部；該第一半導體層的該第二部、該第一導電層的該第二部及該第三導電層的該第二部沿著遠離該基板的該方向依序設置；該第三導電層的該第二部透過該第二絕緣層的一接觸窗電性連接至該第一導電層的該第二部；該第二導電層的該第五部及該第六部透過該第三絕緣層的多個接觸窗分別電性連接至該第一半導體層的該第二部的不同兩區。
  6. 如請求項5所述的半導體裝置，其中該第一半導體層更具有一第三部，與該第一半導體層的該第一部及該第二部分離；該第一導電層更具有一第三部，與該第一導電層的該第一部及該第二部分離；該第二半導體層更具有一第二部，與該第二半導體層的該第一部分離；該第三導電層更具有一第三部，與該第三導電層的該第一部及該第二部分離；該第二導電層更具有一第七部，電性連接至該第二導電層的該第六部及該第一導電層的該第三部；該第三導電層的該第三部透過該第四絕緣層的一接觸窗及該第二絕緣層的一接觸窗電性連接至該第一導電層的該第三部；該第一半導體層的該第三部、該第一導電層的該第三部、該第二半導體層的該第二部及該第三導電層的該第三部沿著遠離該基板的該方向依序設置。
  7. 如請求項6所述的半導體裝置，其中該第二半導體層的該第二部為該第二半導體層的一重摻雜區。
  8. 如請求項1所述的半導體裝置，其中在該半導體裝置的俯視圖中，該第一半導體層的該第一部與該第二半導體層的該第一部交錯設置。
  9. 如請求項8所述的半導體裝置，其中該第一半導體層的該第一部在該第二導電層的該第一部與該第二部的一第一排列方向上具有一第一長度L1，該第一半導體層的該第一部在垂直於該第一排列方向的一方向上具有一第一寬度W1；該第二半導體層的該第一部在該第二導電層的該第三部與該第四部的一第二排列方向上具有一第二長度L2，該第二半導體層的該第一部在垂直於該第二排列方向的一方向上具有一第二寬度W2；（W1/L1）＜（W2/L2）。
  10. 如請求項1所述的半導體裝置，其中該第二半導體層的該第一部包括： 一第一子層，設置於該第二絕緣層上；以及 一第二子層，設置於該第一子層的上方，其中該半導體裝置更包括一第五絕緣層，且該第五絕緣層設置於該第二半導體層的該第一子層與該第二子層之間。
  11. 如請求項10所述的半導體裝置，其中該第二半導體層的該第二子層具有多個摻雜區，分別與該第二導電層的該第三部及該第四部電性連接；該第二半導體層的該第一子層具有多個摻雜區，分別重疊於該第二子層的該些摻雜區；該第五絕緣層設置於該第一子層的該些摻雜區與該第二子層的該些摻雜區之間。
  12. 如請求項10所述的半導體裝置，其中該第二半導體層的該第二子層具有多個摻雜區，分別與該第二導電層的該第三部及該第四部電性連接；該第二半導體層的該第一子層具有多個摻雜區，分別與該第二子層的該些摻雜區直接地連接。
  13. 如請求項1所述的半導體裝置，其中該第二導電層的該第一部與該第三部彼此分離，且該第二導電層的該第二部與該第四部彼此分離。
TW110131255A 2021-08-24 2021-08-24 半導體裝置 TWI774532B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110131255A TWI774532B (zh) 2021-08-24 2021-08-24 半導體裝置
CN202111477229.0A CN114188304A (zh) 2021-08-24 2021-12-06 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110131255A TWI774532B (zh) 2021-08-24 2021-08-24 半導體裝置

Publications (2)

Publication Number Publication Date
TWI774532B TWI774532B (zh) 2022-08-11
TW202310397A true TW202310397A (zh) 2023-03-01

Family

ID=80603446

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110131255A TWI774532B (zh) 2021-08-24 2021-08-24 半導體裝置

Country Status (2)

Country Link
CN (1) CN114188304A (zh)
TW (1) TWI774532B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817715B (zh) * 2022-09-13 2023-10-01 友達光電股份有限公司 驅動背板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7105612B2 (ja) * 2018-05-21 2022-07-25 シャープ株式会社 画像表示素子およびその形成方法
TWI700683B (zh) * 2018-12-06 2020-08-01 友達光電股份有限公司 畫素結構
TWI726348B (zh) * 2019-07-03 2021-05-01 友達光電股份有限公司 半導體基板

Also Published As

Publication number Publication date
TWI774532B (zh) 2022-08-11
CN114188304A (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
JP3999205B2 (ja) アクティブマトリックス型有機電界発光表示装置及びその製造方法
TWI596706B (zh) 電晶體
US8686426B2 (en) Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
TWI406418B (zh) 薄膜電晶體及其製造方法
TWI833613B (zh) 半導體裝置和其製造方法
TWI500161B (zh) 混合式薄膜電晶體及其製造方法以及顯示面板
US11183115B2 (en) Active matrix OLED display with normally-on thin-film transistors
US20100181563A1 (en) Thin film transistor, method of manufacturing the same, and flat panel display device having the same
US20110220878A1 (en) Thin film transistor and method of manufacturing the same
JP2008211184A (ja) アクティブマトリクス表示装置
KR20070095620A (ko) 표시 장치 및 그 제조 방법
CN103765494A (zh) 显示装置及其制造方法
US10062789B2 (en) Thin film transistor and operating method thereof
WO2019109748A1 (zh) 阵列基板及其制备方法、显示装置
WO2015100808A1 (zh) 一种具有氧化物薄膜电晶体的发光装置及其制造方法
JP2008193087A (ja) 画像表示システム
CN104282678A (zh) 具有光感测功能的发光显示器
WO2015078037A1 (zh) 薄膜晶体管及其制造方法、薄膜晶体管阵列基板
TWI774532B (zh) 半導體裝置
TWI726348B (zh) 半導體基板
KR20190034382A (ko) 표시 장치 및 이의 제조 방법
TWI685694B (zh) 畫素結構
CN105633098A (zh) 一种驱动背板及其制备方法和应用
WO2022160331A1 (zh) 驱动背板及其制备方法、显示装置
TW202002305A (zh) 半導體基板、陣列基板、逆變器電路及開關電路