TWI817715B - 驅動背板 - Google Patents

Abstract

一種驅動背板包括電晶體、第一絕緣層、第一導電層、第二絕緣層、第二導電層、第三絕緣層及第三導電層。第一絕緣層設置於電晶體上。第一導電層設置於第一絕緣層上。第一導電層的連接圖案透過第一絕緣層的接觸窗電性連接至電晶體。第二絕緣層設置於第一導電層上。第二導電層設置於第二絕緣層上。第二導電層的連接圖案透過第二絕緣層的接觸窗電性連接至第一導電層的連接圖案。第三絕緣層設置於第二導電層上。第三導電層設置於第三絕緣層上。第三導電層的第一接墊透過第三絕緣層的接觸窗電性連接至第二導電層的連接圖案。第一導電層與第二導電層的至少一者包括至少一導電圖案。至少一導電圖案具有至少一固定電位。第三導電層的第一接墊與至少一導電圖案重疊。

Description

驅動背板

本發明是有關於一種驅動背板。

發光二極體顯示面板包括驅動背板及被轉置於驅動背板上的多個發光二極體元件。繼承發光二極體的特性，發光二極體顯示面板具有省電、高效率、高亮度及反應時間快等優點。此外，相較於有機發光二極體顯示面板，發光二極體顯示面板還具有色彩易調校、發光壽命長、無影像烙印等優勢。因此，發光二極體顯示面板被視為下一世代的顯示技術。

在轉置發光二極體元件前，可先利用液晶調制器(LC modulator)檢查驅動背板的各畫素是否正常。若發現異常，可切斷異常畫素之接墊與其畫素驅動線路間的導通路徑，以將異常畫素修成暗點。然而，在切斷接墊與畫素驅動線路之間的導通路徑後，浮置的部分接墊仍會受到畫素驅動線路的影響，進而使得利用液晶調制器無法正確判斷異常的畫素是否已被修成暗點。

本發明提供一種驅動背板，性能佳。

本發明的驅動背板包括電晶體、第一絕緣層、第一導電層、第二絕緣層、第二導電層、第三絕緣層及第三導電層。第一絕緣層設置於電晶體上且具有接觸窗。第一導電層設置於第一絕緣層上。第一導電層包括連接圖案，且第一導電層的連接圖案透過第一絕緣層的接觸窗電性連接至電晶體。第二絕緣層設置於第一導電層上且具有接觸窗。第二導電層設置於第二絕緣層上。第二導電層包括連接圖案，且第二導電層的連接圖案透過第二絕緣層的接觸窗電性連接至第一導電層的連接圖案。第三絕緣層設置於第二導電層上，且具有接觸窗。第三導電層設置於第三絕緣層上。第三導電層包括第一接墊，且第三導電層的第一接墊透過第三絕緣層的接觸窗電性連接至第二導電層的連接圖案。第一導電層與第二導電層的至少一者包括至少一導電圖案。至少一導電圖案與第一導電層的連接圖案及第二導電層的連接圖案於結構上分離。至少一導電圖案具有至少一固定電位，且第三導電層的第一接墊與至少一導電圖案重疊。

10、10A、10B:驅動背板

110:第一絕緣層

112、132、152:接觸窗

120:第一導電層

122、142:導電圖案

124、144:連接圖案

130:第二絕緣層

140:第二導電層

150:第三絕緣層

160:第三導電層

162:第一接墊

162a:第一部分

162b:第二部分

164:第二接墊

C:電容

data:資料線

EM:發光控制信號

LED:發光二極體元件

OVDD:供應電壓

OVSS:定電壓

PC:畫素驅動線路結構

Scan1:第一掃描線

Scan2:第二掃描線

Scan3:第三掃描線

T1、T2、T3、T4、T5、T6、T7:電晶體

T1a、T2a、T3a、T4a、T5a、T6a、T7a:第一端

T1b、T2b、T3b、T4b、T5b、T6b、T7b:第二端

T1c、T2c、T3c、T4c、T5c、T6c、T7c:控制端

Vref:參考電壓

W162a、W162b:寬度

x:方向

I-I’、II-II’:剖線

圖1為本發明一實施例之驅動背板的俯視示意圖。

圖2為本發明一實施例之驅動背板的剖面示意圖。

圖3為本發明一實施例之驅動背板及接合於驅動背板上之發 光二極體元件的等效電路示意圖。

圖4為本發明另一實施例之驅動背板的俯視示意圖。

圖5為本發明另一實施例之驅動背板的剖面示意圖。

圖6為本發明又一實施例之驅動背板的剖面示意圖。

現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。

應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電性連接。再者，“電性連接”或“耦合”可以是二元件間存在其它元件。

本文使用的“約”、“近似”、或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。再者，本文使用的“約”、“近似”或“實質上”可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準 偏差適用全部性質。

除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

圖1為本發明一實施例之驅動背板的俯視示意圖。圖2為本發明一實施例之驅動背板的剖面示意圖。圖2對應圖1的剖線I-I’。圖2示出電晶體T3的第二端T3b、第一絕緣層110、第一導電層120、第二絕緣層130、第二導電層140、第三絕緣層150及第三導電層160，而省略驅動背板10的其它構件。圖3為本發明一實施例之驅動背板及接合於驅動背板上之發光二極體元件的等效電路示意圖。

請參照圖1、圖2及圖3，驅動背板10包括畫素驅動線路結構PC。畫素驅動線路結構PC包括電晶體T3。在本實施例中，畫素驅動線路結構PC除了包括電晶體T3外，還包括電晶體T1、電晶體T2、電晶體T4、電晶體T5、電晶體T6、電晶體T7及電容C，其中電晶體T5的第二端T5b接收供應電壓OVDD且電性連接至電容C，電晶體T5的控制端T5c接收發光控制信號EM，電晶體T5的第一端T5a電性連接至電晶體T6的第二端T6b及電晶體T7的第一端T7a，電晶體T6的控制端T6c電性連 接至第二掃描線Scan2，電晶體T6的第一端T6a電性連接至資料線data，電晶體T7的控制端T7c電性連接至電晶體T2的第一端T2a、電晶體T1的第一端T1a及電容C，電晶體T7的第二端T7b電性連接至電晶體T2的第二端T2b及電晶體T4的第一端T4a，電晶體T2的控制端T2c電性連接至第二掃描線Scan2，電晶體T1的第一端T1a電性連接至電容C及電晶體T2的第一端T2a，電晶體T1的控制端T1c電性連接至第一掃描線Scan1，電晶體T1的第二端T1b電性連接至電晶體T3的第一端T3a且接收參考電壓Vref，電晶體T4的控制端T4c接收發光控制信號EM，電晶體T4的第二端T4b電性連接至電晶體T3的第二端T3b，電晶體T3的第一端T3a接收接收參考電壓Vref，且電晶體T3的控制端T3c電性連接至第三掃描線Scan3。然而，本發明不以此為限，在其它實施例中，畫素驅動線路結構PC也可以是其它樣態的電路。

請參照圖1及圖2，驅動背板10的畫素驅動線路結構PC包括第一絕緣層110，設置於電晶體T3上，且具有接觸窗112。在本實施例中，第一絕緣層110的材料可為無機材料(例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料或上述的組合。

請參照圖1及圖2，驅動背板10的畫素驅動線路結構PC包括第一導電層120，設置於第一絕緣層110上。第一導電層120包括連接圖案124。第一導電層120的連接圖案124透過第 一絕緣層110的接觸窗112電性連接至電晶體T3。請參照圖1、圖2及圖3，詳細而言，在本實施例中，第一導電層120的連接圖案124是電性連接至電晶體T3的第二端T3b及電晶體T4的第二端T4b，但本發明不以此為限。在本實施例中，基於導電性的考量，第一導電層120是使用金屬材料。但本發明不以此為限於，在其他實施例中，第一導電層120也可以使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。

請參照圖1及圖2，驅動背板10的畫素驅動線路結構PC包括第二絕緣層130，設置於第一導電層120上，且具有接觸窗132。在本實施例中，第二絕緣層130的材料可為無機材料(例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料或上述的組合。

請參照圖1及圖2，驅動背板10的畫素驅動線路結構PC包括第二導電層140，設置於第二絕緣層130上。第二導電層140包括連接圖案144。第二導電層140的連接圖案144透過第二絕緣層130的接觸窗132電性連接至第一導電層120的連接圖案124。在本實施例中，基於導電性的考量，第二導電層140是使用金屬材料。但本發明不以此為限，在其他實施例中，第二導電層140也可以使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。

請參照圖1及圖2，驅動背板10還包括第三絕緣層150，設置於第二導電層140上，且具有接觸窗152。在本實施例中，第三絕緣層150的材料可為無機材料(例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料或上述的組合。

請參照圖1及圖2，驅動背板10還包括第三導電層160，設置於第三絕緣層150上。第三導電層160包括第一接墊162。第一接墊162透過第三絕緣層150的接觸窗152電性連接至第二導電層140的連接圖案144。請參照圖1、圖2及圖3，在本實施例中，第一接墊162透過第二導電層140的連接圖案144及第一導電層120的連接圖案124電性連接至電晶體T3的第二端T3b及電晶體T4的第二端T4b。

請參照圖1，在本實施例中，第一接墊162可包括第一部分162a及第二部分162b，第二部分162b在方向x上的寬度W162b小於第一部分162a在方向x上的寬度W162a。當第一接墊162所在的畫素需被修成暗點時，第一接墊162的第二部分162b可被切斷而使第一接墊162的第一部分162a浮置。

請參照圖1、圖2及圖3，在本實施例中，第三導電層160更包括第二接墊164，與第一接墊162於結構上分離。第三導電層160的第一接墊162及第二接墊164分別用以和發光二極體元件LED的陽極及陰極電性連接。在本實施例中，第一接墊162是透過第二導電層140的連接圖案144及第一導電層120的 連接圖案124電性連接至畫素驅動線路結構PC的其中一個電晶體T3，而第三導電層160的第二接墊164接收定電壓OVSS。

請參照圖1及圖2，值得注意的是，第一導電層120與第二導電層140的至少一者包括至少一導電圖案122、142，至少一導電圖案122、142與第一導電層120的連接圖案124及第二導電層140的連接圖案144於結構上分離，至少一導電圖案122、142具有至少一固定電位，且第三導電層160的第一接墊162與至少一導電圖案122、142重疊。

由於第一接墊162的正下方是設置具有固定電位的導電圖案122、142，因此，當第一接墊162的第二部分162b被切斷以使得第一接墊162的第一部分162a與畫素驅動線路結構PC電性隔離時，浮置之第一接墊162的第一部分162a不易受到具有固定電位之導電圖案122、142的影響而產生電場變化。如此一來，當第一接墊162的第二部分162b被切斷後，使用液晶調制器(LC modulator)便可正確判斷第一接墊162所在之畫素是否已被修成暗點。

請參照圖1及圖2，在本實施例中，設置於第一接墊162正下方且具有固定電位的導電圖案122、142可包括第一導電層120的第一導電圖案122及第二導電層140的第二導電圖案142，第一導電層120的第一導電圖案122與第一導電層120的連接圖案124於結構上分離，第二導電層140的第二導電圖案142與第二導電層140的連接圖案144於結構上分離，且第一導 電層120的第一導電圖案122及第二導電層140的第二導電圖案142分別具有第一固定電位及第二固定電位。請參照圖1、圖2及圖3，舉例而言，在本實施例中，第一導電圖案122的第一固定電位與第二導電圖案142的第二固定電位的一者可以是供應電壓OVDD，第一導電圖案122的第一固定電位與第二導電圖案142的第二固定電位的另一者是可以是參考電壓Vref，但本發明不以此為限。

請參照圖1及圖2，在本實施例中，於驅動背板10的俯視圖中，第一接墊162的第一部分162a與具有至少一固定電位的至少一導電圖案122、142重疊，且第二絕緣層130的接觸窗132及第三絕緣層150的接觸窗152位於第一接墊162之第一部分162a的同一側。在本實施例中，於驅動背板10的俯視圖中，第一接墊162的第二部分162b、第三絕緣層150的接觸窗152及第二絕緣層130的接觸窗132位於第一接墊162之第一部分162a的同一側。在本實施例中，於驅動背板10的俯視圖中，第二絕緣層130的接觸窗132位於第一接墊162與第二接墊164之間。

在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重述。

圖4為本發明另一實施例之驅動背板的俯視示意圖。圖5為本發明另一實施例之驅動背板的剖面示意圖。圖5對應圖4 的剖線II-II’。圖5示出驅動背板10A的電晶體T3的第二端T3b、第一絕緣層110、第一導電層120、第二絕緣層130、第二導電層140、第三絕緣層150及第三導電層160，而省略驅動背板10A的其它構件。

本實施例的驅動背板10A與前述的驅動背板10類似，兩者的差異如下述。請參照圖4及圖5，在本實施例中，第一接墊162的正下方設有具有第二固定電位之第二導電層140的導電圖案142，而第一接墊162的正下方未設有具有第一固定電位之第一導電層120的導電圖案122。在本實施例中，第二導電層140之導電圖案142的第二固定電位可以是供應電壓OVDD(可參考圖3)或參考電壓Vref(可參考圖3)，但本發明不以此為限。

圖6為本發明又一實施例之驅動背板的剖面示意圖。圖6示出驅動背板10B的電晶體T3的第二端T3b、第一絕緣層110、第一導電層120、第二絕緣層130、第二導電層140、第三絕緣層150及第三導電層160，而省略驅動背板10B的其它構件。

本實施例的驅動背板10B與前述的驅動背板10類似，兩者的差異如下。請參照圖6，在本實施例中，第一接墊162的正下方設有具有第一固定電位之第一導電層120的導電圖案122，而第一接墊162的正下方未設有具有第二固定電位之第二導電層140的導電圖案142。在本實施例中，第一導電層120之 導電圖案122的第二固定電位可以是供應電壓OVDD(可參考圖3)或參考電壓Vref(可參考圖3)，但本發明不以此為限。

10:驅動背板

110:第一絕緣層

112、132、152:接觸窗

120:第一導電層

122、142:導電圖案

124、144:連接圖案

130:第二絕緣層

140:第二導電層

150:第三絕緣層

160:第三導電層

162:第一接墊

162a:第一部分

162b:第二部分

164:第二接墊

PC:畫素驅動線路結構

T3:電晶體

T3b:第二端

I-I’:剖線

Claims (6)

1. 一種驅動背板，包括：一電品體；一第一絕緣層，設置於該電晶體上，且具有一接觸窗；一第一導電層，設置於該第一絕緣層上，其中該第一導電層包括一連接圖案，且該第一導電層的該連接圖案透過該第一絕緣層的該接觸窗電性連接至該電晶體；一第二絕緣層，設置於該第一導電層上，且具有一接觸窗；一第二導電層，設置於該第二絕緣層上，其中該第二導電層包括一連接圖案，且該第二導電層的該連接圖案透過該第二絕緣層的該接觸窗電性連接至該第一導電層的該連接圖案；一第三絕緣層，設置於該第二導電層上，且具有一接觸窗；以及一第三導電層，設置於該第三絕緣層上，其中該第三導電層包括一第一接墊，且該第三導電層的該第一接墊透過該第三絕緣層的該接觸窗電性連接至該第二導電層的該連接圖案；該第一導電層與該第二導電層的至少一者包括至少一導電圖案，該至少一導電圖案與該第一導電層的該連接圖案及該第二導電層的該連接圖案於結構上分離，該至少一導電圖案具有至少一固定電位，且該第三導電層的該第一接墊與該至少一導電圖案重疊；其中該第三導電層更包括一第二接墊，與該第一接墊於結構 上分離；在該驅動背板的俯視圖中，該第二絕緣層的該接觸窗位於該第一接墊與該第二接墊之間。
2. 如請求項1所述的驅動背板，其中在該驅動背板的俯視圖中，該第一接墊的一第一部分與具有該至少一固定電位的該至少一導電圖案重疊，且該第二絕緣層的該接觸窗及該第三絕緣層的該接觸窗位於該第一接墊的該第一部分的同一側。
3. 如請求項1所述的驅動背板，其中該第一接墊包括一第一部分及一第二部分，該第二部分在一方向上的一寬度小於該第一部分在該方向上的一寬度；在該驅動背板的俯視圖中，該第一接墊的該第二部分、該第二絕緣層的該接觸窗及該第三絕緣層的該接觸窗位於該第一接墊之該第一部分的同一側。
4. 如請求項1所述的驅動背板，其中該至少一導電圖案包括一第一導電圖案及一第二導電圖案，該第一導電層及該第二導電層分別包括該第一導電圖案及該第二導電圖案，該第一導電層的該第一導電圖案與該第一導電層的該連接圖案於結構上分離，該第二導電層的該第二導電圖案與該第二導電層的該連接圖案於結構上分離；至少一固定電位包括一第一固定電位及一第二固定電位，且該第一導電層的該第一導電圖案及該第二導電層的該第二導電圖案分別具有該第一固定電位及該第二固定電位。
5. 如請求項1所述的驅動背板，其中該至少一導電圖案包括一第一導電圖案，該第一導電層包括該第一導電圖案，該 第一導電層的該第一導電圖案與該第一導電層的該連接圖案於結構上分離，至少一固定電位包括一第一固定電位，且該第一導電層的該第一導電圖案具有該第一固定電位。
6. 如請求項1所述的驅動背板，其中該至少一導電圖案包括一第二導電圖案，該第二導電層包括該第二導電圖案，該第二導電層的該第二導電圖案與該第二導電層的該連接圖案於結構上分離，至少一固定電位包括一第二固定電位，且該第二導電層的該第二導電圖案具有該第二固定電位。