TW202307717A - 配置三維堆疊晶片間的訊號墊片的方法和電子裝置 - Google Patents

配置三維堆疊晶片間的訊號墊片的方法和電子裝置 Download PDF

Info

Publication number
TW202307717A
TW202307717A TW110128699A TW110128699A TW202307717A TW 202307717 A TW202307717 A TW 202307717A TW 110128699 A TW110128699 A TW 110128699A TW 110128699 A TW110128699 A TW 110128699A TW 202307717 A TW202307717 A TW 202307717A
Authority
TW
Taiwan
Prior art keywords
signal pad
signal
pad
frequency response
electronic device
Prior art date
Application number
TW110128699A
Other languages
English (en)
Inventor
黃有榕
羅夢娜
袁子倫
郭美惠
Original Assignee
義守大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 義守大學 filed Critical 義守大學
Priority to TW110128699A priority Critical patent/TW202307717A/zh
Priority to US17/458,598 priority patent/US11748545B2/en
Publication of TW202307717A publication Critical patent/TW202307717A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10—Noise analysis or noise optimisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/391—Modelling the propagation channel

Abstract

提供一種配置三維堆疊晶片間的訊號墊片的方法和電子裝置。方法包含：取得分別對應於多個參數集合的多個頻率響應曲線；取得工作頻率；根據工作頻率以從多個頻率響應曲線中選出受選頻率響應曲線，其中受選頻率響應曲線對應於多個參數集合中的受選參數集合；根據受選參數集合產生用於將第一訊號墊片以及第二訊號墊片設置在晶片的表面上的訊號墊片配置；以及輸出訊號墊片配置。

Description

配置三維堆疊晶片間的訊號墊片的方法和電子裝置
本發明是有關於一種配置三維堆疊晶片間的訊號墊片的方法和電子裝置。
隨著電子產品的微小化與成本的降低，IC晶片的微小化與堆疊封裝立體化已經成為未來半導體技術發展之重要方向。因此，晶片的三維堆疊技術受到各方的重視。三維堆疊晶片乃是將多顆晶片進行三維空間的垂直疊合，可以大幅地降低晶片的封裝尺寸。
三維堆疊晶片中的晶片可通過電容耦合互連（AC coupled interconnect，ACCI）技術來與彼此進行通訊，而無需依靠實體線路。電容耦合互連主要是透過交流耦合互連來進行。電容耦合互連在高頻傳輸的情況下並不需要直流電氣成份的連接，只要一個良好的交流連接即可完成訊號傳輸。此外，電容式耦合晶片的傳輸端的設計電路較為簡單，只要有足夠的驅動即可，且所需的耦合電容面積小，相當適合應用在多個晶片之間的整合。
在三維堆疊晶片系統的訊號傳輸中，傳送端以及接收端可以訊號墊片（signal pad）實施。在訊號經由傳送端傳送到接收端時，若作為傳送端的訊號墊片與作為接收端的訊號墊片並未對準，可能會使得干擾變得更加嚴重。此外，若訊號墊片配置（signal pad configuration）不同，則訊號墊片之間的傳輸通道所受到的干擾也會不同。據此，如何有效地降低三維堆疊晶片中的不同訊號彼此互相干擾的情形，是本領域的重要課題。
本發明提供一種配置三維堆疊晶片間的訊號墊片的方法和電子裝置，可最佳化三維堆疊晶片間的訊號傳輸。
本發明的一種用於配置三維堆疊晶片間的訊號墊片的電子裝置，包含處理器以及儲存媒體。儲存媒體儲存分別對應於多個參數集合的多個頻率響應曲線。處理器耦接儲存媒體，其中處理器經配置以執行：取得工作頻率；根據工作頻率以從多個頻率響應曲線中選出受選頻率響應曲線，其中受選頻率響應曲線對應於多個參數集合中的受選參數集合；根據受選參數集合產生用於將第一訊號墊片以及第二訊號墊片設置在晶片的表面上的訊號墊片配置；以及輸出訊號墊片配置。
在本發明的一實施例中，上述的受選參數集合包含墊片尺寸，其中訊號墊片配置包含：根據墊片尺寸配置第一訊號墊片的第一面的面積，其中第一面與表面平行。
在本發明的一實施例中，上述的受選參數集合包含墊片對間距，其中訊號墊片配置包含：將第二訊號墊片相鄰地配置在第一訊號墊片的第一方向上，其中第一訊號墊片與第二訊號墊片在第一方向上相距墊片對間距。
在本發明的一實施例中，上述的受選參數集合更包含重疊區域，其中訊號墊片配置更包含：配置第一訊號墊片與第二訊號墊片在第二方向上具有偏移距離，其中第一訊號墊片在第二方向上的第一投影與第二訊號墊片在第二方向上的第二投影重疊以形成重疊區域，其中第二方向與第一方向垂直。
在本發明的一實施例中，上述的處理器根據墊片尺寸、墊片對間距以及重疊區域產生多個頻率響應曲線。
在本發明的一實施例中，上述的處理器根據指數衰減模型計算多個頻率響應曲線，其中指數衰減模型包含：
Figure 02_image001
其中
Figure 02_image003
為頻率響應，
Figure 02_image005
為頻率，
Figure 02_image007
為墊片對間距，
Figure 02_image009
為重疊區域，
Figure 02_image011
為誤差項，
Figure 02_image013
與
Figure 02_image015
為對應於墊片對間距以及重疊區域的因子水準對的多個參數，其中多個參數關聯於墊片尺寸。
在本發明的一實施例中，上述的處理器根據廣義指數衰減模型計算多個頻率響應曲線，其中廣義指數衰減模型包含：
Figure 02_image017
其中
Figure 02_image003
為頻率響應，
Figure 02_image005
為頻率，
Figure 02_image007
為墊片對間距，
Figure 02_image009
為重疊區域，
Figure 02_image019
為誤差項，
Figure 02_image021
、
Figure 02_image023
與
Figure 02_image025
為對應於墊片對間距以及重疊區域的因子水準對的多個參數，其中多個參數關聯於墊片尺寸。
在本發明的一實施例中，上述的處理器根據受選參數集合產生用於將第三訊號墊片以及第四訊號墊片設置在第二晶片的第二表面上的訊號墊片配置，其中第一訊號墊片傳送第一訊號至第三訊號墊片，並且第二訊號墊片傳送第二訊號至第四訊號墊片。
在本發明的一實施例中，上述的第一訊號與第二訊號為差分訊號對。
本發明的一種配置三維堆疊晶片間的訊號墊片的方法，包含：取得分別對應於多個參數集合的多個頻率響應曲線；取得工作頻率；根據工作頻率以從多個頻率響應曲線中選出受選頻率響應曲線，其中受選頻率響應曲線對應於多個參數集合中的受選參數集合；根據受選參數集合產生用於將第一訊號墊片以及第二訊號墊片設置在晶片的表面上的訊號墊片配置；以及輸出訊號墊片配置。
基於上述，本發明可產生用於配置三維堆疊晶片間的訊號墊片的訊號墊片配置。三維堆疊晶片的設計者可參考訊號墊片配置來安排訊號墊片的擺置方式，從而達到最佳的傳輸效能。
為了使本發明之內容可以被更容易明瞭，以下特舉實施例作為本發明確實能夠據以實施的範例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟，係代表相同或類似部件。
圖1根據本發明的一實施例繪示一種用於配置三維堆疊晶片間的訊號墊片的電子裝置100的示意圖，其中訊號墊片例如是輸入/輸出（I/O）墊片或金屬墊片。須注意的是，電子裝置100除了可用於配置三維堆疊晶片間的訊號墊片外，也可用於配置三維堆疊裸晶（die）或三維堆疊晶圓（wafer）間的訊號墊片。電子裝置100可包含處理器110、儲存媒體120以及收發器130。
處理器110例如是中央處理單元（central processing unit，CPU），或是其他可程式化之一般用途或特殊用途的微控制單元（micro control unit，MCU）、微處理器（microprocessor）、數位信號處理器（digital signal processor，DSP）、可程式化控制器、特殊應用積體電路（application specific integrated circuit，ASIC）、圖形處理器（graphics processing unit，GPU）、影像訊號處理器（image signal processor，ISP）、影像處理單元（image processing unit，IPU）、算數邏輯單元（arithmetic logic unit，ALU）、複雜可程式邏輯裝置（complex programmable logic device，CPLD）、現場可程式化邏輯閘陣列（field programmable gate array，FPGA）或其他類似元件或上述元件的組合。處理器110可耦接至儲存媒體120以及收發器130，並且存取和執行儲存於儲存媒體120中的多個模組和各種應用程式。
儲存媒體120例如是任何型態的固定式或可移動式的隨機存取記憶體（random access memory，RAM）、唯讀記憶體（read-only memory，ROM）、快閃記憶體（flash memory）、硬碟（hard disk drive，HDD）、固態硬碟（solid state drive，SSD）或類似元件或上述元件的組合，而用於儲存可由處理器110執行的多個模組或各種應用程式。
收發器130以無線或有線的方式傳送及接收訊號。收發器130還可以執行例如低噪聲放大、阻抗匹配、混頻、向上或向下頻率轉換、濾波、放大以及類似的操作。
儲存媒體120可儲存分別對應於多個參數集合的多個頻率響應曲線。圖2根據本發明的一實施例繪示多個頻率響應曲線的示意圖，其中多個頻率響應曲線可包含頻率響應曲線21、頻率響應曲線22以及頻率響應曲線23。頻率響應曲線21、頻率響應曲線22以及頻率響應曲線23可分別對應於不同的參數集合。須注意的是，本發明並不限制儲存媒體120所儲存的頻率響應曲線的數量。舉例來說，儲存媒體120可儲存分別對應於N個參數集合的N個頻率響應曲線，其中N可為大於1的任意正整數。
多個參數集合中的每一者可包含但不限於墊片尺寸（pad size）、墊片對間距（pad-pair pitch）或重疊區域（overlap area）等參數。處理器110可根據墊片尺寸、墊片對間距或重疊區域等參數產生上述的多個頻率響應曲線。在一實施例中，處理器110可根據如方程式（1）所示的指數衰減（exponential decay，ED）模型計算頻率響應曲線，其中
Figure 02_image003
為頻率響應，
Figure 02_image005
為頻率，
Figure 02_image007
為墊片對間距，
Figure 02_image009
為重疊區域，
Figure 02_image011
為誤差項，
Figure 02_image013
與
Figure 02_image015
為對應於墊片對間距以及重疊區域的因子水準對
Figure 02_image027
的參數。參數
Figure 02_image013
或
Figure 02_image015
可由使用者自定義。在一實施例中，參數
Figure 02_image013
與
Figure 02_image015
可關聯於墊片尺寸。舉例來說，參數
Figure 02_image013
與
Figure 02_image015
可與墊片尺寸成正比。換句話說，墊片尺寸可以是參數
Figure 02_image013
與
Figure 02_image015
的函數。
Figure 02_image001
…(1)
在一實施例中，處理器110可根據如方程式（2）所示的廣義指數衰減（generalized exponential decay，GED）模型計算頻率響應曲線，其中
Figure 02_image003
為頻率響應，
Figure 02_image005
為頻率，
Figure 02_image007
為墊片對間距，
Figure 02_image009
為重疊區域，
Figure 02_image019
為誤差項，
Figure 02_image021
、
Figure 02_image023
與
Figure 02_image025
為對應於墊片對間距以及重疊區域的因子水準對
Figure 02_image027
的參數。參數
Figure 02_image021
、
Figure 02_image023
與
Figure 02_image025
可由使用者自定義。在一實施例中，參數
Figure 02_image021
、
Figure 02_image023
與
Figure 02_image025
可關聯於墊片尺寸。舉例來說，參數
Figure 02_image021
、
Figure 02_image023
與
Figure 02_image025
可與墊片尺寸成正比。換句話說，墊片尺寸可以是參數
Figure 02_image021
、
Figure 02_image023
與
Figure 02_image025
的函數。
Figure 02_image017
…(2)
在根據方程式（1）或方程式（2）產生多個頻率響應曲線後，處理器110可將包含頻率響應曲線以及參數集合的映射關係的查找表儲存在儲存媒體120中。表1為依據方程式（1）建立的查找表的範例，其中
Figure 02_image029
為代表墊片尺寸的函數。 表1
墊片對間距 重疊區域 墊片尺寸 頻率響應曲線
Figure 02_image031
Figure 02_image033
Figure 02_image035
 21
Figure 02_image037
Figure 02_image039
Figure 02_image041
 22
Figure 02_image043
Figure 02_image045
Figure 02_image047
 23
處理器110可通過收發器130取得三維堆疊晶片的工作頻率。舉例來說，若三維堆疊晶片的設計者欲設計工作頻率為
Figure 02_image049
赫茲的三維堆疊晶片，則所述設計者可通過輸入裝置（例如：鍵盤）輸入工作頻率
Figure 02_image049
的相關資訊。處理器110可通過收發器130通訊連接至輸入裝置，並且自輸入裝置接收工作頻率
Figure 02_image049
的相關資訊。
處理器110可根據工作頻率
Figure 02_image049
以從多個頻率響應曲線中選出受選頻率響應曲線。具體來說，處理器110可判斷多個頻率響應曲線的哪一者在工作頻率為
Figure 02_image049
時具有最佳的效能。以圖2為例，由於在工作頻率
Figure 02_image049
時，頻率響應曲線23具有最高的訊噪比，故處理器110可從圖2的三條頻率響應曲線中選擇頻率響應曲線23以作為受選頻率響應曲線。處理器110可進一步取得對應於受選頻率響應曲線的受選參數集合。以表3為例，處理器110可響應於頻率響應曲線23為受選頻率響應曲線而取得對應於頻率響應曲線23的受選參數集合，其中受選參數集合可包含墊片對間距
Figure 02_image043
、重疊區域
Figure 02_image045
以及墊片尺寸
Figure 02_image047
等參數。
在取得受選參數集合後，處理器110可根據受選參數集合產生訊號墊片配置，其中訊號墊片配置可用於將至少兩個訊號墊片設置在一或多個晶片的表面上。處理器110可通過收發器130輸出訊號墊片配置以供三維堆疊晶片的設計者參考。在一實施例中，處理器110可執行訊號墊片配置記載的內容以產生三維堆疊晶片的佈局圖（layout），並且通過收發器130輸出佈局圖以供設計者參考。
圖3根據本發明的一實施例繪示一種訊號墊片配置的示意圖。對應於訊號墊片配置的受選參數集合可用於將訊號墊片300以及訊號墊片400設置在晶片（或裸晶、晶圓）30的表面31上。在本實施例中，訊號墊片300例如是長邊為
Figure 02_image051
且短邊為
Figure 02_image053
的矩形，且訊號墊片400例如是長邊為
Figure 02_image055
且短邊為
Figure 02_image057
的矩形，其中訊號墊片300的邊
Figure 02_image053
的長度可與訊號墊片400的邊
Figure 02_image057
的長度相同或相異，並且訊號墊片300的邊
Figure 02_image051
的長度可與訊號墊片400的邊
Figure 02_image055
的長度相同或相異。須注意的是，本發明並不限制訊號墊片的形狀。
在本實施例中，假設晶片30的表面31與XY平面平行，並且表面31的法線沿著Z軸的負方向延伸。訊號墊片300或訊號墊片400的短邊可與X軸平行。訊號墊片300或訊號墊片400的長邊可與Y軸平行。
受選參數集合可包含墊片尺寸。墊片尺寸可為訊號墊片的面積。訊號墊片配置可包含「根據墊片尺寸配置訊號墊片300或訊號墊片400的面積」的步驟。
舉例來說，墊片尺寸可以是訊號墊片300的面320的面積（即：
Figure 02_image059
），其中面320與晶片30的表面31平行，並且面320的法線與表面31的法線往相同的方向延伸。也就是說，訊號墊片300的面320並未直接地接觸晶片30的表面31。訊號墊片300是通過面320的相對面（opposite surface）來接觸晶片30的表面31。
舉另一例來說，墊片尺寸可以是訊號墊片400的面420的面積（即：
Figure 02_image061
），其中面420與晶片30的表面31平行，並且面420的法線與表面31的法線往相同的方向延伸。也就是說，訊號墊片400的面420並未直接地接觸晶片30的表面31。訊號墊片400是通過面420的相對面來接觸晶片30的表面31。
面320或面420的面積例如是
Figure 02_image063
、
Figure 02_image065
或
Figure 02_image067
，本發明不限於此。
受選參數集合可包含墊片對間距。墊片對間距可為兩個訊號墊片在特定方向上的距離。訊號墊片配置可包含「根據墊片對間距配置訊號墊片300與訊號墊片400在特定方向上的距離」的步驟。具體來說，訊號墊片配置可根據墊片對間距將訊號墊片400配置相鄰地在訊號墊片300的第一方向上，以使訊號墊片300與訊號墊片400在第一方向上相距墊片對間距。第一方向可與X軸或Y軸的其中之一平行。以圖3為例，假設第一方向與X軸平行。訊號墊片配置可根據墊片對間距將訊號墊片400相鄰地配置在訊號墊片300的第一方向上，以使訊號墊片300與訊號墊片400相距墊片對間距
Figure 02_image007
。
墊片對間距可為
Figure 02_image069
、
Figure 02_image071
、
Figure 02_image073
或
Figure 02_image075
，本發明不限於此。
受選參數集合可包含重疊區域。假設：第一方向與X軸平行；第二方向與Y軸平行（即：第二方向與第一方向垂直）；訊號墊片400被相鄰地設置在訊號墊片300的第一方向上；訊號墊片300的中心點310（即：面320的幾何中心）在第二方向上的投影為投影點311；並且訊號墊片400的中心點410（即：面420的幾何中心）在第二方向上的投影為投影點411。如此，則投影點311與投影點411之間的距離
Figure 02_image077
可被定義為偏移距離，並且訊號墊片300在第二方向上的投影與訊號墊片400在第二方向上的投影可形成重疊區域
Figure 02_image009
。訊號墊片配置可包含「根據重疊區域設置訊號墊片300與訊號墊片400，以使訊號墊片300與訊號墊片400在第二方向上具有偏移距離」的步驟，其中，訊號墊片300在第二方向上的投影與訊號墊片400在第二方向上的投影可部分地或完全地重疊以形成重疊區域
Figure 02_image009
。
一般來說，若重疊區域越大，則偏移距離越小。若重疊區域越小，則偏移距離越大。
圖4根據本發明的一實施例繪示另一種訊號墊片配置的示意圖。在本實施例中，假設訊號墊片300以及訊號墊片400被以與圖3相同的方式設置在晶片30的表面31上。訊號墊片配置的受選參數集合可進一步用於將訊號墊片500以及訊號墊片600設置在晶片（或裸晶、晶圓）40的表面41上。晶片30的表面31與晶片40的表面41可由介電層（dielectric layer）50分離。表面31以及表面41可與XY平面平行，其中表面31的法線可沿著Z軸的負方向延伸，並且表面41的法線可沿著Z軸的正方向延伸。
表面31與表面4之間的距離
Figure 02_image079
可為
Figure 02_image081
，但本發明不限於此。
訊號墊片300可以是訊號S1的傳送端，並且訊號墊片500可以是對應於訊號S1的接收端。也就是說，晶片300可通過訊號墊片300傳送訊號S1至晶片40。晶片40可通過訊號墊片500接收來自晶片30的訊號S1。訊號墊片配置可包含「根據墊片尺寸配置訊號墊片500的面520的面積」的步驟。面520的面積可與面320的面積相同。訊號墊片500的面520可與晶片40的表面41平行，並且面520的法線可沿著與表面41的法線相同的方向延伸。也就是說，訊號墊片500的面520並未直接地接觸晶片40的表面41。訊號墊片500是通過面520的相對面來接觸晶片40的表面41。訊號墊片500的中心點510在XY平面上的投影與訊號墊片300的中心點310在XY平面上的投影可完全地重疊。
另一方面，訊號墊片400可以是訊號S2的傳送端，並且訊號墊片600可以是對應於訊號S2的接收端。也就是說，晶片300可通過訊號墊片400傳送訊號S2至晶片40。晶片40可通過訊號墊片600接收來自晶片30的訊號S2。訊號墊片配置可包含「根據墊片尺寸配置訊號墊片600的面620的面積」的步驟。面620的面積可與面420的面積相同。訊號墊片600的面620可與晶片40的表面41平行，並且面620的法線可沿著與表面41的法線相同的方向延伸。也就是說，訊號墊片600的面620並未直接地接觸晶片40的表面41。訊號墊片600是通過面620的相對面來接觸晶片40的表面41。訊號墊片600的中心點610在XY平面上的投影與訊號墊片400的中心點410在XY平面上的投影可完全地重疊。
面520或面620的面積例如是
Figure 02_image063
、
Figure 02_image065
或
Figure 02_image067
，本發明不限於此。
類似於圖3中訊號墊片300與訊號墊片400的配置方式，訊號墊片配置可包含「根據墊片對間距來配置訊號墊片500與訊號墊片600在特定方向上的距離」的步驟。以圖4為例，假設第一方向與X軸平行，訊號墊片配置可根據墊片對間距將訊號墊片600相鄰地配置在訊號墊片500的第一方向上，以使訊號墊片500與訊號墊片600相距墊片對間距
Figure 02_image007
。
類似於圖3中訊號墊片300與訊號墊片400的配置方式，訊號墊片配置可包含「根據受選參數集合中的重疊區域配置訊號墊片500與訊號墊片600，以使訊號墊片500與訊號墊片600在第二方向上具有偏移距離」的步驟。舉例來說，假設第二方向與第一方向垂直，並且訊號墊片600被相鄰地設置在訊號墊片500的第一方向上。如此，則訊號墊片配置可根據重疊區域配置訊號墊片500與訊號墊片600，以使訊號墊片500與訊號墊片600在第二方向上具有偏移距離。訊號墊片500在第二方向上的投影與訊號墊片600在第二方向上的投影可部分地或完全地重疊以形成重疊區域
Figure 02_image009
。
在一實施例中，訊號S1與訊號S2可為不同的訊號（例如：差分訊號）。為了降低三維堆疊晶片間的訊號的彼此干擾，本發明提出較佳的訊號墊片的擺置方法。訊號墊片300、400、500和600可根據本發明的訊號墊片配置設置，藉以降低訊號S1與訊號S2之間的干擾。舉例來說，若訊號S1與訊號S2為不同的訊號（例如：振幅、相位或波形不同），則訊號墊片配置可根據
Figure 02_image071
的墊片對間距來配置訊號墊片300和訊號墊片400（或訊號墊片500和訊號墊片600）。
在一實施例中，訊號S1與訊號S2可為差分訊號對。也就是說，訊號S1可與訊號S2的振幅相同但相位相反。若訊號S1與訊號S2為差分訊號對，則訊號墊片配置可根據
Figure 02_image069
、
Figure 02_image071
、
Figure 02_image073
或
Figure 02_image075
的墊片對間距來配置訊號墊片300和訊號墊片400（或訊號墊片500和訊號墊片600）。
圖5根據本發明的一實施例繪示一種配置三維堆疊晶片間的訊號墊片的方法的流程圖，其中所述方法可由如圖1所示的電子裝置100實施。在步驟S501中，取得分別對應於多個參數集合的多個頻率響應曲線。在步驟S502中，取得工作頻率。在步驟S503中，根據工作頻率以從多個頻率響應曲線中選出受選頻率響應曲線，其中受選頻率響應曲線對應於多個參數集合中的受選參數集合。在步驟S504中，根據受選參數集合產生用於將第一訊號墊片以及第二訊號墊片設置在晶片的表面上的訊號墊片配置。在步驟S505中，輸出訊號墊片配置。
綜上所述，本發明可基於墊片尺寸、墊片對間距以及重疊區域等參數而根據指數衰減模型計算出多個頻率響應曲線。在三維堆疊晶片的工作頻率決定後，本發明可從多個頻率響應曲線選出在所述工作頻率下具有最佳效能的頻率響應曲線，從而根據受選頻率響應曲線產生訊號墊片配置。訊號墊片配置可作為產生三維堆疊晶片之佈局圖的依據。依照訊號墊片配置來安排訊號墊片的擺置方式可最佳化三維堆疊晶片間的訊號傳輸。
100:電子裝置 110:處理器 120:儲存媒體 130:收發器 21、22、23:頻率響應曲線 30、40:晶片 31、41:表面 300、400、500、600:訊號墊片 310、410、510、610:中心點 311、411:投影點 320、420、520、620:面 50:介電層
Figure 02_image079
:距離
Figure 02_image049
:工作頻率
Figure 02_image077
:偏移距離 S1、S2:訊號 S501、S502、S503、S504、S505:步驟
Figure 02_image007
:墊片對間距
Figure 02_image009
:重疊區域
Figure 02_image053
、
Figure 02_image051
、
Figure 02_image057
、
Figure 02_image055
:邊
圖1根據本發明的一實施例繪示一種用於配置三維堆疊晶片間的訊號墊片的電子裝置的示意圖。 圖2根據本發明的一實施例繪示多個頻率響應曲線的示意圖。 圖3根據本發明的一實施例繪示一種訊號墊片配置的示意圖。 圖4根據本發明的一實施例繪示另一種訊號墊片配置的示意圖。 圖5根據本發明的一實施例繪示一種配置三維堆疊晶片間的訊號墊片的方法的流程圖。
S501、S502、S503、S504、S505:步驟

Claims (10)

  1. 一種用於配置三維堆疊晶片間的訊號墊片的電子裝置，包括： 儲存媒體，儲存分別對應於多個參數集合的多個頻率響應曲線；以及 處理器，耦接所述儲存媒體，其中所述處理器經配置以執行： 取得工作頻率； 根據所述工作頻率以從所述多個頻率響應曲線中選出受選頻率響應曲線，其中所述受選頻率響應曲線對應於所述多個參數集合中的受選參數集合； 根據所述受選參數集合產生用於將第一訊號墊片以及第二訊號墊片設置在晶片的表面上的訊號墊片配置；以及 輸出所述訊號墊片配置。
  2. 如請求項1所述的電子裝置，其中所述受選參數集合包括墊片尺寸，其中所述訊號墊片配置包括： 根據所述墊片尺寸配置所述第一訊號墊片的第一面的面積，其中所述第一面與所述表面平行。
  3. 如請求項1所述的電子裝置，其中所述受選參數集合包括墊片對間距，其中所述訊號墊片配置包括： 將所述第二訊號墊片相鄰地配置在所述第一訊號墊片的第一方向上，其中所述第一訊號墊片與所述第二訊號墊片在所述第一方向上相距所述墊片對間距。
  4. 如請求項3所述的電子裝置，其中所述受選參數集合更包括重疊區域，其中所述訊號墊片配置更包括： 配置所述第一訊號墊片與所述第二訊號墊片在第二方向上具有偏移距離，其中所述第一訊號墊片在所述第二方向上的第一投影與所述第二訊號墊片在所述第二方向上的第二投影重疊以形成所述重疊區域，其中所述第二方向與所述第一方向垂直。
  5. 如請求項1所述的電子裝置，其中所述處理器根據墊片尺寸、墊片對間距以及重疊區域產生所述多個頻率響應曲線。
  6. 如請求項5所述的電子裝置，其中所述處理器根據指數衰減模型計算所述多個頻率響應曲線，其中所述指數衰減模型包括：
    Figure 03_image001
    其中
    Figure 03_image003
    為頻率響應，
    Figure 03_image005
    為頻率，
    Figure 03_image007
    為所述墊片對間距，
    Figure 03_image009
    為所述重疊區域，
    Figure 03_image011
    為誤差項，
    Figure 03_image013
    與
    Figure 03_image015
    為對應於所述墊片對間距以及所述重疊區域的因子水準對的多個參數，其中所述多個參數關聯於所述墊片尺寸。
  7. 如請求項5所述的電子裝置，其中所述處理器根據廣義指數衰減模型計算所述多個頻率響應曲線，其中所述廣義指數衰減模型包括：
    Figure 03_image017
    其中
    Figure 03_image003
    為頻率響應，
    Figure 03_image005
    為頻率，
    Figure 03_image007
    為所述墊片對間距，
    Figure 03_image009
    為所述重疊區域，
    Figure 03_image019
    為誤差項，
    Figure 03_image021
    、
    Figure 03_image023
    與
    Figure 03_image025
    為對應於所述墊片對間距以及所述重疊區域的因子水準對的多個參數，其中所述多個參數關聯於所述墊片尺寸。
  8. 如請求項1所述的電子裝置，其中所述處理器 根據所述受選參數集合產生用於將第三訊號墊片以及第四訊號墊片設置在第二晶片的第二表面上的所述訊號墊片配置，其中 所述第一訊號墊片傳送第一訊號至所述第三訊號墊片，並且所述第二訊號墊片傳送第二訊號至所述第四訊號墊片。
  9. 如請求項8所述的電子裝置，其中所述第一訊號與所述第二訊號為差分訊號對。
  10. 一種配置三維堆疊晶片間的訊號墊片的方法，包括： 取得分別對應於多個參數集合的多個頻率響應曲線； 取得工作頻率； 根據所述工作頻率以從所述多個頻率響應曲線中選出受選頻率響應曲線，其中所述受選頻率響應曲線對應於所述多個參數集合中的受選參數集合； 根據所述受選參數集合產生用於將第一訊號墊片以及第二訊號墊片設置在晶片的表面上的訊號墊片配置；以及 輸出所述訊號墊片配置。
TW110128699A 2021-08-04 2021-08-04 配置三維堆疊晶片間的訊號墊片的方法和電子裝置 TW202307717A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110128699A TW202307717A (zh) 2021-08-04 2021-08-04 配置三維堆疊晶片間的訊號墊片的方法和電子裝置
US17/458,598 US11748545B2 (en) 2021-08-04 2021-08-27 Method and electronic device for configuring signal pads between three-dimensional stacked chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110128699A TW202307717A (zh) 2021-08-04 2021-08-04 配置三維堆疊晶片間的訊號墊片的方法和電子裝置

Publications (1)

Publication Number Publication Date
TW202307717A true TW202307717A (zh) 2023-02-16

Family

ID=85153387

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110128699A TW202307717A (zh) 2021-08-04 2021-08-04 配置三維堆疊晶片間的訊號墊片的方法和電子裝置

Country Status (2)

Country Link
US (1) US11748545B2 (zh)
TW (1) TW202307717A (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW373279B (en) 1998-07-10 1999-11-01 Ind Tech Res Inst A kind of weld line bonding pad design semiconductor chip having interlocking layout
WO2000016089A2 (en) * 1998-09-17 2000-03-23 Clinical Micro Sensors, Inc. Signal detection techniques for the detection of analytes
TW549593U (en) 2002-11-26 2003-08-21 Chipmos Technologies Bermuda Central-pad memories stack package
SG134187A1 (en) 2006-01-13 2007-08-29 Tezzaron Semiconductor S Pte L Stacked wafer for 3d integration
US7723999B2 (en) * 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
FR2923929B1 (fr) * 2007-11-19 2011-01-21 Coupling Wave Solutions Cws Procede pour modeliser la sensibilite d'une cellule de type analogique et/ou radio-frequentielle et logiciel mettant en oeuvre ce procede.
TWI420648B (zh) 2008-05-13 2013-12-21 Ind Tech Res Inst 三維堆疊晶粒封裝結構的製造方法
CN101587875B (zh) 2008-05-21 2012-07-25 财团法人工业技术研究院 芯片结构、三维堆叠芯片封装结构及其制造方法
TWI370532B (en) 2009-11-12 2012-08-11 Ind Tech Res Inst Chip package structure and method for fabricating the same
US8560296B2 (en) * 2011-02-22 2013-10-15 Ricoh Production Print Solutions Printed circuit board via model design for high frequency performance
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US8680681B2 (en) 2011-08-26 2014-03-25 Globalfoundries Inc. Bond pad configurations for controlling semiconductor chip package interactions
JP6199601B2 (ja) * 2013-05-01 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
TWI538156B (zh) 2014-01-07 2016-06-11 甯樹樑 晶片間無微接觸點之晶圓級晶片堆疊結構及其製造方法
WO2015179407A1 (en) * 2014-05-19 2015-11-26 The Regents Of The University Of California Mems-based regenerative transceiver
TWI630801B (zh) * 2017-01-11 2018-07-21 義守大學 晶片間訊號傳輸系統與訊號接收電路
WO2018215973A1 (en) * 2017-05-24 2018-11-29 Jorgen Nielsen Apparatus and method for controlling a resonator
US20190360843A1 (en) * 2018-05-22 2019-11-28 Chad Unterschultz Capacitive Position Sensing
CN114125089A (zh) * 2020-08-31 2022-03-01 北京小米移动软件有限公司 终端设备、信号处理方法和装置、存储介质
US11907623B2 (en) * 2021-01-26 2024-02-20 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Chip module structure and method and system for chip module design using chip-package co-optimization

Also Published As

Publication number Publication date
US20230038144A1 (en) 2023-02-09
US11748545B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
US11862235B2 (en) Stacked semiconductor device
US20210386399A1 (en) Interconnectable ultrasound transducer probes and related methods and apparatus
US8274794B2 (en) Three-dimensional SoC structure formed by stacking multiple chip modules
TW201340136A (zh) 積體電路裝置用的集成電感器
WO2008100324A2 (en) Method for achieving very high bandwidth between the levels of a cache hierarchy in 3-dimensional structures, and a 3- dimensional structure resulting therefrom
JP5727288B2 (ja) 半導体装置、半導体装置の設計方法、半導体装置設計装置、及びプログラム
KR20110086407A (ko) 반도체 소자의 적층 패키지
JPWO2018220846A1 (ja) 半導体モジュール
WO2021190203A1 (zh) 处理器时钟系统、时钟系统中的子节点电路及电子器件
US9274167B2 (en) Chip-to-chip signal transmission system and chip-to-chip capacitive coupling transmission circuit
TW202307717A (zh) 配置三維堆疊晶片間的訊號墊片的方法和電子裝置
JP2010080610A (ja) ３次元集積回路の設計方法及び３次元集積回路の設計プログラム
CN101385099B (zh) 电力变压器
KR20140074621A (ko) 반도체 패키지 및 반도체 패키지의 라우팅 방법
JP6875642B2 (ja) 半導体チップおよびこれを備えた半導体装置
JP5337119B2 (ja) 半導体集積回路及びｉ／ｏブロック配置方法
KR102339899B1 (ko) 반도체 패키지, 모듈 기판 및 이를 포함하는 반도체 패키지 모듈
CN220400585U (zh) 半导体器件及半导体封装
JP7192573B2 (ja) 半導体装置
Lee et al. Design space exploration (DSE) for over-136GB/s IO bandwidth with LPDDR5X SDRAM packages on SOC package in 200mm 3
TW201222746A (en) Integrated circuit package and physical layer interface arrangement
TWI626721B (zh) 晶片間訊號傳輸系統及其晶片配置方法
JP2007213654A (ja) 半導体装置
JP2009070967A (ja) 半導体集積回路
TW201117347A (en) Multi-chip stack structure