TW202306456A - 電子裝置 - Google Patents

電子裝置 Download PDF

Info

Publication number
TW202306456A
TW202306456A TW111128656A TW111128656A TW202306456A TW 202306456 A TW202306456 A TW 202306456A TW 111128656 A TW111128656 A TW 111128656A TW 111128656 A TW111128656 A TW 111128656A TW 202306456 A TW202306456 A TW 202306456A
Authority
TW
Taiwan
Prior art keywords
electronic device
patterned
substrate
wire
wires
Prior art date
Application number
TW111128656A
Other languages
English (en)
Inventor
李晉棠
Original Assignee
方略電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 方略電子股份有限公司 filed Critical 方略電子股份有限公司
Publication of TW202306456A publication Critical patent/TW202306456A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本發明揭露一種電子裝置,包括一第一基板、複數拼接單元、複數電性元件、複數孔洞和複數導體,第一基板包括一第一圖案化導線、與第一圖案化導線電性連接的多個驅動件、以及與第一圖案化導線電性連接且分別對應驅動件的多個墊部,各拼接單元具有相對的第一面和第二面,電性元件設置在拼接單元的第二面上,導體露出於拼接單元的第一面並分別對應至電性元件,導體分別設置於孔洞中並分別重疊於第一基板的墊部,以電性連接電性元件至第一基板的墊部,導體位於拼接單元的第二面下方。

Description

電子裝置
本發明關於一種電子裝置及其製造方法。
隨著時代的進步,顯示設備的應用越來越多樣化,例如在各大展覽館、百貨公司或電影院中,經常使用大型顯示器或多媒體廣告板來顯示公共訊息、廣告或娛樂活動。為了構建如此大規模的顯示器,常見的其中一種配置方式是將複數個顯示器的顯示面板進行拼接以構成大尺寸顯示器,一般來說,將一個顯示器和一個驅動板相互連接以作為單一個顯示模組或顯示拼接單元,然後將顯示模組拼接構成一個大尺寸顯示器,其製造成本和製造過程取決於顯示器的尺寸和功能。
眾所周知,大尺寸顯示器的困難源於昂貴的IC晶片、IC小晶片或薄膜電晶體製程中所採用的光罩、基板或/及材料,或者因尺寸規模的極端擴大而導致的大尺寸顯示器的功率損耗,或者由於新穎的設計不適用於傳統工廠因而需要為先進技術建立一個新的產線等等。特別是,當涉及到環保議題時,功率損耗可能是一個必須考量到問題,因此,如何提供一種新穎的電子裝置及其製造方法,以在符合成本預算的情況下使得大尺寸顯示器降低功率損耗,實乃當前業界的重要課題之一。
應當理解,在先前技術部分的敘述旨在用以理解本發明的技術背景,如上所述,先前技術部分可以包括不屬於相關領域技術人員在本發明之有效申請日之前已知或理解的部分想法、概念或認知。
本發明的目的在於提供一種電子裝置及其製造方法,其能夠在符合成本預算的情況下使得所製造的顯示器降低功率損耗。
為達上述目的,本發明提供一種電子裝置,包括一第一基板、複數個拼接單元、以及複數個電性元件。第一基板包括一第一圖案化導線以及複數個墊部,其中一個或多個墊部電性連接第一圖案化導線;該等拼接單元連接第一基板,各拼接單元分別包括一個或多個之第二圖案化導線,各第二圖案化導線包括一個或多個之輔助導線以及一個或多個之功能性電路,其中一個或多個輔助導線和其中一個或多個功能性電路互相絕緣;該等電性元件設置在該等拼接單元上並電性連接該等第二圖案化導線的其中一個或多個功能性電路,各功能性電路分別電性連接第一圖案化導線,其中一個或多個輔助導線與對應之多個第一圖案化導線呈電性並聯。
在本發明一實施態樣中,形成於其中一個或多個輔助導線與對應之多個第一圖案化導線之間的電性並聯所形成的一等效電阻小於第一圖案化導線的阻抗。
在本發明一實施態樣中,該等電性元件的尺寸是微米等級或以下。
在本發明一實施態樣中,該等拼接單元的尺寸是毫米等級或以下。
在本發明一實施態樣中,多個電性元件以陣列方式設置在對應之其中一個拼接單元上。
在本發明一實施態樣中,複數個功能性單元分別被定義在該等拼接單元上,一個或多個電性元件被定義在相應的其中一個功能性單元中。
在本發明一實施態樣中,多個該等功能性單元以一m×n陣列設置在對應之其中一個拼接單元上,其中m及n分別為正整數。
在本發明一實施態樣中,電子裝置更包括一保護件,其覆蓋該等拼接單元。
在本發明一實施態樣中,保護件為一保護玻璃。
在本發明一實施態樣中,電子裝置更包括一驅動件,其設置於第一基板或相應之其中一個拼接單元上,並與對應的其中一個拼接單元電性連接。
在本發明一實施態樣中,電子裝置更包括複數個功能性單元,分別定義在拼接單元上,其中一個或多個電性元件定義在對應的其中一個功能性單元中。
在本發明一實施態樣中,電子裝置更包括一封裝層,覆蓋一個或多個電性元件、一個或多個功能性單元、或各該拼接單元。
在本發明一實施態樣中,輔助導線的阻抗小於第一圖案化導線的阻抗。
在本發明一實施態樣中,電子裝置更包括複數個導電結構,多個該等導電結構將對應之其中一個輔助導線電性連接至第一圖案化導線。
在本發明一實施態樣中,導電結構包括貫穿拼接單元的複數個孔洞,以及分別設置於該等孔洞內的複數個導體,其中多個或所有孔洞分別與該等電性元件相對應,且多個導體將該等電性元件電性連接至第一基板的多個墊部。
在本發明一實施態樣中,各該拼接單元定義有面向第一基板的一第一面和與第一面相對的一第二面,並且該等導體位於第二圖案化導線的下方。
在本發明一實施態樣中,電子裝置更包括一平坦化層,其形成於其中一個拼接單元的第一面上,其中該等孔洞穿過平坦化層,且其中一個或多個導電件的末端接近平坦化層、且被平坦化層包圍並顯露於該平坦化層。
在本發明一實施態樣中,第一圖案化導線由銦鎵鋅氧化物(IGZO)、非晶銦鎵鋅氧化物(a-IGZO)、多晶矽(LTPS)或非晶矽(a-Si)形成。
在本發明一實施態樣中,驅動件為一電晶體、複數個IC晶片、或複數個IC小晶片(IC chiplet),電晶體由銦鎵鋅氧化物(IGZO)、非晶銦鎵鋅氧化物(a-IGZO)、多晶矽(LTPS)或非晶矽(a-Si)形成。
在本發明一實施態樣中,該等電性元件為光電元件。
在本發明一實施態樣中,光電元件為紅色發光二極體、綠色發光二極體及藍色發光二極體。
在本發明一實施態樣中,光電元件為藍色發光二極體,且光電元件上方設置有一色彩轉換件。
在本發明一實施態樣中,電子裝置更包括一色彩轉換件,設置在電性元件與保護件之間。
在本發明一實施態樣中,色彩轉換件包括一色彩轉變層。
在本發明一實施態樣中,色彩轉換件包括覆蓋色彩轉變層的一彩色濾光層。
在本發明一實施態樣中,色彩轉變層為一量子點(QD)層。
在本發明一實施態樣中,色彩轉換件具有顏色轉換和濾色的混合功能。
在本發明一實施態樣中,光電元件由紅色發光二極體和綠色發光二極體混合而成,電子裝置更包括覆蓋光電元件的色彩轉換件。
在本發明一實施態樣中,色彩轉換件包括一彩色濾光層,其直接覆蓋在光電元件上。
在本發明一實施態樣中,電子裝置更包括一密封件,沿第一基板和保護件的周圍、封閉第一基板和保護件之間的空隙。
為達上述目的,本發明亦提供一種電子裝置的製造方法,包括以下步驟:提供一基底基板,其中各基底基板具有一個或多個之第二圖案化導線以及呈陣列排列的複數個電性元件;在基底基板上形成複數個孔洞,其中該等孔洞從基底基板的一面形成,而電性元件佈置在基底基板的相對的另一面上;其中,多個或所有孔洞分別對應於電性元件;分別設置複數個導體在該等孔洞內,且多個該等導體電性連接該等電性元件;將基底基板切割成拼接單元,其中各個拼接單元中設置有多個該等電性元件;以及使拼接單元接近第一基板用以容納導體之面的對應面,並且將多個該等導體電連接到第一基板的複數個墊部;其中,各該拼接單元包括具有一個或多個之輔助導線的一第二圖案化導線,其中一個第一圖案化導線設置在對應的第一基板上,多個該等墊部與對應的第一圖案化導線電連接;第二圖案化導線與第一圖案化導線電性連接,且一個或多個之輔助導線與第一圖案化導線呈電性並聯。
在本發明一實施態樣中,形成於其中一個或多個輔助導線與對應之多個第一圖案化導線之間的電性並聯所形成的一等效電阻小於第一圖案化導線的阻抗。
在本發明一實施態樣中,多個該等導體部分暴露在基底基板的其中一個相應面。
在本發明一實施態樣中,本方法更包括以下步驟:提供覆蓋拼接單元的一保護件。
在本發明一實施態樣中,本方法更包括以下步驟:提供一密封件,沿第一基板和保護件的周圍、封閉第一基板和保護件之間的空隙。
在本發明一實施態樣中,本方法更包括以下步驟:於基底基板上提供多個功能性單元,且其中一個或多個電性元件設置於對應的其中一個功能性單元。
在本發明一實施態樣中,多個該等功能性單元以一m×n陣列設置在對應之其中一個拼接單元上,其中m及n分別為正整數。
在本發明一實施態樣中,本方法更包括以下步驟:在基底基板上提供一第二圖案化導線,其中電性元件電性連接至第二圖案化導線。
在本發明一實施態樣中,在提供基底基板的步驟中,基底基板上更設置有一黑色矩陣層,其包圍在電性元件的周圍。
在本發明一實施態樣中,本方法更包括以下步驟:利用雷射形成孔洞。
在本發明一實施態樣中,本方法更包括以下步驟:形成多個該等孔洞直到抵達第二圖案化導線。
在本發明一實施態樣中,本方法更包括以下步驟:將作為導體的複數個金屬球填充在孔洞中,金屬球在回火或回流步驟之後接觸第二圖案化導線。
在本發明一實施態樣中,本方法更包括以下步驟:在孔洞上方或在孔洞中以化鍍、黏貼、印刷、噴射方式設置複數個導電材料;以及進行回火或回流以使導電材料形成填充在孔洞中的導體以接觸第二圖案化導線。
在本發明一實施態樣中,本方法更包括以下步驟:將一個或多個驅動件電性連接到設置在一個或多個功能性單元中的一個或多個電性元件。
在本發明一實施態樣中,本方法更包括以下步驟:提供一封裝層以覆蓋該或該等電性元件。
在本發明一實施態樣中,本方法更包括以下步驟:提供一封裝層以覆蓋該或該等功能性單元。
在本發明一實施態樣中,本方法更包括以下步驟:提供一封裝層以覆蓋各該拼接單元。
在本發明一實施態樣中,本方法更包括以下步驟:在形成孔洞之前提供一平坦化層,孔洞貫穿平坦化層,該或該等導電件的末端接近平坦化層並被平坦化層圍繞。
在本發明一實施態樣中,本方法更包括以下步驟:提供具有微米等級或以下之尺寸的該等電性元件。
在本發明一實施態樣中,本方法更包括以下步驟:利用雷射切割基底基板。
在本發明一實施態樣中,本方法更包括以下步驟:在每個拼接單元中為基底基板提供獨立於第二圖案化導線的一個或多個之輔助導線,並且在使拼接單元接近第一基板的步驟中,一個或多個之輔助導線與第一圖案化導線呈電性並聯。
在本發明一實施態樣中,本方法更包括以下步驟:定義輔助導線具有兩個端子,其分別電性連接第一圖案化導線的對應之兩個墊部。
在本發明一實施態樣中,本方法更包括以下步驟:使多個該等孔洞到達一個或多個之輔助導線,並且在使拼接單元接近第一基板的步驟中,一個或多個之輔助導線與第一圖案化導線通過多個該等導體呈電性並聯。
在本發明一實施態樣中,在一有限間距內,輔助導線的阻抗小於第一圖案化導線的阻抗。
在本發明一實施態樣中,本方法更包括以下步驟:提供第一圖案化導線,其由銦鎵鋅氧化物(IGZO)、非晶銦鎵鋅氧化物(a-IGZO)、多晶矽(LTPS)或非晶矽(a-Si)形成。
在本發明一實施態樣中,本方法更包括以下步驟:提供驅動件,其為一電晶體、複數個IC晶片、或複數個IC小晶片(IC chiplet),電晶體由銦鎵鋅氧化物(IGZO)、非晶銦鎵鋅氧化物(a-IGZO)、多晶矽(LTPS)或非晶矽(a-Si)形成。
在本發明一實施態樣中,本方法更包括以下步驟:提供電性元件,其為光電元件。
在本發明一實施態樣中,光電元件為紅色發光二極體、綠色發光二極體及藍色發光二極體。
在本發明一實施態樣中,光電元件為藍色發光二極體,且本方法更包括以下步驟:提供一色彩轉換件於光電元件上。
在本發明一實施態樣中,本方法更包括以下步驟:提供色彩轉換件於光電元件與保護件之間。
在本發明一實施態樣中,本方法更包括以下步驟:提供色彩轉換件,其包括一色彩轉變層。
在本發明一實施態樣中,本方法更包括以下步驟:提供色彩轉變層於光電元件上方。
在本發明一實施態樣中,本方法更包括以下步驟:提供色彩轉換件,其形成一彩色濾光層以覆蓋色彩轉變層,然後附著到保護件上。
在本發明一實施態樣中,本方法更包括以下步驟:提供彩色濾光層在保護件上,然後附著到色彩轉變層。
在本發明一實施態樣中,本方法更包括以下步驟:提供色彩轉換件,其具有顏色轉換和濾色的混合功能。
在本發明一實施態樣中,本方法更包括以下步驟:提供包括混合有紅色發光二極體和綠色發光二極體的光電元件,以及提供一色彩轉換件以覆蓋電性元件。
在本發明一實施態樣中,本方法更包括以下步驟:提供色彩轉換件,其包括直接覆蓋在電性元件上的一彩色濾光層。
前述僅為說明性而並非用以限制本發明,除了上述說明性實施態樣、實施例和特徵之外,可以通過參考圖式和以下詳細描述,清楚明瞭本發明其他實施態樣、實施例和特徵。
以下將參照相關圖式,說明依本發明較佳實施例之電子裝置,其中相同的元件將以相同的參照符號加以說明。
本發明的優點和特徵以及實現本發明的方法將參照圖式清楚說明於以下實施例。然而,本發明可以藉由許多不同的形式來體現,並且不應被解釋為限於以下所述的實施例。相反地,以下所揭露之實施例僅為了使本說明書清楚且完整,並將本發明的範圍充分傳達給本領域技術人員,本發明應僅由申請專利範圍所限定,因此,在實施例中未詳細描述習知構成元件、操作和技術,以避免模糊本發明的技術特徵。在整個說明書中,相同的元件以相同的元件符號表示。
空間上相關的術語如「上方」、「下方」、「以上」、「以下」等,在本說明書中僅用於方便描述一個元件或組件與另一元件或組件之間在圖式中所顯示的關係。應當理解,除了圖式中描繪的方向之外,空間相對術語旨在涵蓋裝置在使用或操作中的不同方向,例如,在圖中所示的裝置被翻轉的情況下,位於另一個裝置「下方」或「以下」的裝置可以改變為放置在另一個裝置的「上方」或「以上」。裝置亦可以定向在另一個方向上,因此空間相對術語可以根據方向進行不同的解釋。
在整個說明書中,當一個元件被稱為「連接」到另一個元件時,該元件可以是「直接連接」到另一個元件、或者「電連接」到另一個元件且有一個或多個之中間元件插入其中。進一步理解的是,在本說明書中,術語「包括」及/或「包含」指定所述特徵、整數、步驟、操作、元素及/或組件,但不排除存在或添加一個或多個其他特徵、整數、步驟、操作、元素及/或組件、或其組合。
除非另有定義,否則本說明書使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的技術人員通常理解的相同含義。進一步理解,術語(例如在常用詞典中定義的術語)應被解釋為具有與其在相關技術的描述中的含義一致的含義,並且不會被解釋為理想的或過於正式的含義,除非在本說明書中明確定義。
以下將參照圖式說明依據本發明的一個實施例,其以有效且高效率的方式製造用於量產的電子裝置的方法,參照圖1A、圖2A至2H、圖3A至3B及圖4A至4B所示,其包括步驟S11至S18,詳述如下。
如圖2A所示,步驟S11提供一複合基板10。在本實施例中,複合基板10包括一剛性載板12以及一柔性膜層14,柔性膜層14設置在剛性載板12上,其例如但不限於PI薄膜,多個電性元件20設置在柔性膜層14上。在本實施例中,電性元件20的尺寸可以是微米級或微米級以下。
如圖2B所示,步驟S12設置一支撐基板16,以覆蓋在電性元件20之上,在本實施例中,支撐基板16用以提供支撐或/及保護的作用,其中支撐基板16例如但不限於一剛性材質的基板。
步驟S13將剛性載板12和柔性膜層14相互分離移開,且由於設置有支撐基板16,所以柔性膜層14仍保持展開的狀態。
如圖2C所示,步驟S14在柔性膜層14上開出複數個孔洞H。在本實施例中,部分孔洞H分別對應於電性元件20,孔洞H可從柔性膜層14的一面S1(第一面S1)形成至柔性膜層14的相對之另一面S2(第二面S2),而電性元件20佈置在柔性膜層14的另一面S2(第二面S2)上;其中,孔洞H開設的方向性不拘。
步驟S15將複數個導體30分別設置在孔洞H中,導體30電性連接柔性膜層14的第一面S1上設置有電性元件20處。在一實施例中,設置在柔性膜層14的第二面S2下方的多個導體30被預設的導電墊部或導線密封。在一實施例中,其中多個導體30通過連接預設的導電墊部或導線而連接到柔性膜層14的第二面S2的上方。在一實施例中,如圖4A及4B所示,多個導體30部分地暴露於柔性膜層14的相對之面S1(第一面S1)。在一實施例中,導體30通過在孔洞H上方以化鍍、黏貼、印刷或噴射方式將複數個導電材料填充在孔洞H中,然後對導電材料進行回流或回火等步驟,以使得導電材料在孔洞H中變成導體30。在一實施例中,可以利用電鍍或浸入、噴射製程或任何金屬處理等方式,在每個孔洞H的相應部分內形成導體30(圖未示),然後使得該等導體30能夠與填充在每個孔洞H的剩餘部分內的導電材料進一步結合,其中導電材料可選地通過回流、回火等製程進行處理。需注意者,如圖4A所示,多個孔洞H和與其對應的多個導體30被配置用於電性連接至電性元件20。圖2D顯示將導體30設置在孔洞H中的製程,圖2E顯示在設置導體30之後進行雷射切割的製程,其中用於切割的雷射可以由柔性膜層14的方向提供、或由支撐基板16的方向提供。
如圖2F所示,在步驟S15之後,步驟S16將柔性膜層14切割成互相分離的複數個柔性拼接片14t,並在每個柔性拼接片14t中設置多個電性元件20。在這種情況下,柔性拼接片14t的尺寸可以是毫米等級或以下。在另一實施例中,如圖2F'所示,柔性膜層14被切成複數個柔性拼接片14t',但支撐基板16仍然使柔性拼接片14t'貼附於其上而可保持柔性拼接片14t'為完整膜片的狀態。
如圖2G所示,步驟S17將柔性拼接片14t接近第一基板40,使得柔性拼接片14t電性連接至第一基板40,然後透過導體30分別電性連接至第一基板40的複數個墊部42。在一種情況下,導體30和墊部42之間的電性連接是通過直接結合來實現的;在一種情況下,導體30和墊部42之間的電性連接是通過其他導電材料的間接結合來實現的。
在這種情況下,如圖5A所示,第一基板40定義有多個單位區域(UA),其用於驅動並讓一個或多個柔性拼接片14t設置在其上。如圖5A所示,第一基板40更包括一第一圖案化導線44,部分的墊部42電性連接第一圖案化導線44,且其他部分的墊部42電性獨立於前述之部分墊部42。在一種情況下,複數個驅動件46電性連接第一圖案化導線44,而其他部分的墊部42則分別對應並電性連接至一個或多個驅動件46。以下將簡單說明本實施例,第一圖案化導線44包括多個信號線,例如VDD線441、資料線442、共同電壓線443、掃描線444等,共同電壓線443電性獨立並隔離於VDD線441、資料線442和掃描線444,其中,與第一圖案化導線44電性連接的部分墊部42亦即是從第一圖案化導線44的VDD線441、資料線442、共同電壓線443、掃描線444形成或延伸的墊部,與第一圖案化導線44電性連接的部分墊部42進一步定義為VDD線之墊部441E、共同電壓線之墊部443E,而與驅動件46電性連接的其他部分墊部42則定義為驅動件之墊部46E。此外,驅動件46與第一圖案化導線44的VDD線441、資料線442和掃描線444電性連接,並與共同電壓線443電性隔離,因此所形成之電路可以順利作動。在一實施例中,其中一個或多個驅動件46電性連接以控制多個功能性單元182中的其中一個或多個電性元件20。在一實施例中,當驅動件46設置在柔性拼接片14t上時,與其對應的驅動件之墊部46E可以被省略(圖未示),其可能需要在第一基板40上設置更多墊部,用以與柔性拼接片14t上的驅動件46電性連接。
如圖2H所示,在步驟S18中,將支撐基板16從柔性拼接片14t上被分離移除,且僅有柔性拼接片14t留在第一基板40上。
以下列舉一些實施例以清楚說明步驟S11。在一實施例中,電性元件20包括有紅色發光二極體、綠色發光二極體和藍色發光二極體;在一種情況下,一個紅色發光二極體、一個綠色發光二極體和一個藍色發光二極體可以被定義為一個功能性單元中的一組電性元件;在一種情況下,保護件70可以被實施為覆蓋在電性元件20上。在一實施例中,在步驟S11中,所有的電性元件20都設置有藍色發光二極體,並且還提供色彩轉換件設置在電性元件上,色彩轉換件由形成於電性元件20上方的色彩轉變層(例如但不限於QD膜)形成,並且進一步形成有彩色濾光層,在一種情況下,彩色濾光層覆蓋色彩轉換件。彩色濾光層可以在附著到色彩轉換件之前形成在色彩轉換件或保護件70上。在一實施例中,色彩轉換件可以具有顏色轉換和濾色的混合功能。在一實施例中,在步驟S11中,所有的電性元件20為紅色發光二極體和綠色發光二極體的混合,且色彩轉換件設置於電性元件20上,其中色彩轉換件包括彩色濾光層,其以直接方式覆蓋電性元件20。在這種情況下,電性元件20和彩色濾光層之間不會設置色彩轉換件。在一種情況下,如圖3A所示,可以進一步提供一封裝層22。在一種情況下,如圖3B所示,可以提供一個或多個封裝層22',以一對一的方式覆蓋其中一個或多個電性元件20。在一種情況下,如圖3C所示,可以提供一個或多個封裝層22'',以一對一的方式覆蓋其中一個或多個功能性單元182。在一種情況下,在進行切割製程之前,可以提供一個封裝層22(22'、22'')來覆蓋各柔性拼接片14t,其中封裝層22(22'、22'')可以形成為完整的單一層,或以一對一的方式作為獨立數層。在一種情況下,封裝層22(22'、22'')具有色彩轉換、濾色等功能。
以下列舉一些實施例以清楚說明步驟S11。如圖5B所示,每一柔性膜層14定義一個或多個功能性單元182以及一個或多個之第二圖案化導線184。在一實施例中,如圖5B所示,在各柔性膜層14上定義有複數個功能性單元182,複數個第二圖案化導線184對應功能性單元182,且每一功能性單元182上設置有一個或多個電性元件20;可由具有功能性單元182的柔性膜層14與一個或多個電性元件20結合為一個整體來定義一拼接單元UT。在這種情況下,三個功能性單元182共享其中一個第二圖案化導線184,並且三個第二圖案化導線184構成一個拼接單元UT。在一實施例中,導體30可以形成在第二圖案化導線184或其墊部下方,導體30能夠隱藏在柔性膜層14的第二面S2下方。在一實施例中,導體30可以形成在第二圖案化導線184或其墊部處或其附近,且能夠爬至柔性膜層14的第二面S2上。最終,導體30提供第二圖案化導線184與電性元件20的電性連接。
在一實施例中,多個功能性單元182以m×n的矩陣排列在每個拼接單元UT上,其中m和n是正整數。為了易於理解,第二圖案化導線184包括一個或多個輔助導線1842、一個或多個功能性電路1844和一個共同電壓導線1846,輔助導線1842具有第二阻抗Rs並設置在柔性膜層14上,功能性電路1844獨立並隔離於輔助導線1842,共同電壓導線1846電性連接功能性電路1844;其中,共同電壓導線1846可為接地線。每條輔助導線1842設有從其形成或延伸的端子1842E;每個功能性電路1844設有從其形成或延伸的端子1844E;共同電壓導線1846設有從其形成或延伸的端子1846E。在這種情況下,拼接單元UT的輔助導線1842的端子1842E對應於並與第一基板40的VDD線441的VDD墊部441E電性連接,拼接單元UT的功能性電路1844的端子1844E對應於並與第一基板40上與其他墊部隔離的驅動件46之墊部46E電性連接,拼接單元UT的共同電壓導線1846的端子1846E對應於並與第一基板40的共同電壓線443的共同電壓墊部443E電性連接。
以下列舉一些實施例以清楚說明步驟S11。如圖5C所示,在拼接單元UT中,可以在柔性膜層14上進一步設置有一黑色矩陣層60,黑色矩陣層60包圍在電性元件20的周圍並顯露電性元件20。
以下列舉一些實施例以清楚說明在步驟S14之前的情況。如圖4B所示,可以在柔性膜層14上形成一平坦化層50,並且孔洞H穿過平坦化層50,一個或多個導體30的末端接近平坦化層50的外表面並且被平坦化層50包圍並顯露於平坦化層50。
以下列舉一些實施例以清楚說明在步驟S18之後的情況。如圖6A所示,可以在第一基板40上設置一保護件70,其例如但不限於一板體或一膜層,用以覆蓋包括柔性拼接片14t之拼接單元UT,如圖6A和6B所示。在一種情況下,保護件70是一玻璃板、一保護膜、或包括一玻璃板和黏貼在其上的保護膜的一複合物。在一實施例中,如圖6A所示,於步驟S18之後,可以提供一密封件80,以包圍設置有柔性拼接片14t之第一基板40的外周圍。在一實施例中,於步驟S18之後,當提供保護件70的情況時,還可以提供一密封件80以包圍在第一基板40和保護件70,並封閉第一基板40和保護件70之間的空隙。
以下列舉一些實施例以清楚說明在步驟S18之前的情況。在一實施例中,第一基板40的第一圖案化導線44具有第一阻抗Rt,且在將導體30電性連接至第一基板40的墊部42的過程中,可以將一個或多個之輔助導線1842與第一圖案化導線44呈電性並聯。通過第一圖案化導線44與一個或多個之輔助導線1842的電性並聯所形成,可以獲得一等效電阻。在實際過程中,多個墊部42(441E)通過容納在孔洞H中的相應導體30以相應的方式分別與相應的輔助導線1842的端子1842E電性連接,在本實施例中,輔助導線1842的兩個端子1842E電性連接至VDD線441的VDD墊部441E,且其等效電阻小於VDD線441的第一阻抗Rt;在一種情況下,輔助導線1842在其兩個端子1842E之間(具有預定的間隔)的第二阻抗Rs小於VDD線441(第一圖案化導線44)在其兩個對應VDD墊部441E之間(具有與兩個端子1842E間相同之間隔)的第一阻抗Rt。需注意者,由其衍生的等效電阻小於VDD線441(第一圖案化導線44)的第一阻抗Rt,其降低多少或程度,取決於輔助導線1842的體積電阻、輔助導線1842的厚度、輔助導線1842的數量等。
在一實施例中,形成第一基板40的第一圖案化導線44的材料可以例如為銦鎵鋅氧化物(IGZO)、非晶銦鎵鋅氧化物(a-IGZO)、多晶矽(LTPS)或非晶矽(a-Si)。在一實施例中,於步驟S18之前,第一基板40的驅動件46可以是一電晶體(TFT)、複數個IC晶片、或複數個IC小晶片(IC chiplet),其中電晶體可例如由銦鎵鋅氧化物(IGZO)、非晶銦鎵鋅氧化物(a-IGZO)、多晶矽(LTPS)或非晶矽(a-Si)形成,IC晶片或IC小晶片可以例如由矽基材料或非矽基材料所形成。另外,若電晶體與第一圖案化導線44採用相同材料,則兩者可以同時形成,但本發明不限於此。
以下將說明依據本發明另一實施例的電子裝置的製造方法。在本實施例中,大部分步驟和結構類似於前述之實施例,不同之處在於本實施例之電性元件20被設置在剛性載板12上,因此,可以省略一些提供和移除支撐件的步驟,並且後續步驟可以在剛性載板12的基礎下實施。在一實施例中,剛性載板12例如但不限於玻璃載板。
下面將說明依據本發明之一般實施例的電子裝置的製造方法,在本實施例中,以下所述之步驟和結構用以描繪一通用實施例,其可以包含至少前述之實施例,如圖1B所示,本實施例之製造方法包括步驟S21至S25,並且其與前述之實施例高度相似的步驟和詳細說明將不再贅述。
步驟S21提供一基底基板,其中基底基板可以是一剛性載板12或一柔性膜層14,電性元件20設置在基底基板上。
步驟S22在基底基板上形成複數個孔洞H,其中多個該等孔洞H分別對應於多個或所有電性元件20。
步驟S23將複數個導體30分別設置在孔洞H中,用以電性連接電性元件20。
步驟S24將基底基板切割成複數個拼接單元UT,其中在每個拼接單元UT中設置有多個電性元件20。
在步驟S25中,將拼接單元UT朝向第一基板40彼此接近以使得導體30面向第一基板40的複數個墊部42。另外,第一基板40更包括一第一圖案化導線44,以及複數個與第一圖案化導線44電性連接的驅動件46,墊部42與第一圖案化導線44電性連接,並分別對應其中一個或多個驅動件46。
在某些情況下,其中多個或所有孔洞H可以形成在第二圖案化導線所延伸的墊部下方。在某些情況下,孔洞H可以與第一基板40的墊部42對齊,而且容納在孔洞H中的導體30分別至少與第一基板40的墊部42重疊,以供後續電性連接。
綜上所述,通過上述實施例的製造方法,可以得到如圖7所示之一電子裝置100,在本實施例中,電子裝置100為一顯示器,其可以定義有沿第一基板40的至少一個側邊的外引線接合區域OLB,以及在沿第一基板40上舖設有x×y矩陣之拼接單元UT的主動區域AA。
為了進一步理解,參照圖6A、6B和7所示,電子裝置100更包括沿著第一基板40的至少一側邊並位於外引線接合區域OLB處或附近的多個軟性印刷電路板FPCB,另外,一個或多個印刷電路板PCB以預定佈置方式連接到軟性印刷電路板FPCB。
為了進一步理解,如圖5A、5B及8所示,電子裝置100至少包括第一基板40、電性元件20以及導體30;其中,第一基板40包括墊部42、第一圖案化導線44、與多個第一圖案化導線44及多個墊部42電性連接的驅動件46;電性元件20設置在多個拼接單元UT的一個面上,而導體30顯露於其另一面,一個或多個功能性單元182被定義在每個拼接單元UT中,並且一個或多個電性元件20對應於各該功能性單元182;導體30電性連接拼接單元UT的多個第二圖案化導線184與第一基板40的多個墊部42。具有第二阻抗Rs的輔助導線1842形成在各該拼接單元UT上以呈電性並聯第一基板40的具有第一阻抗的第一圖案化導線44,第一圖案化導線44和一個或多個之輔助導線1842的電性並聯所形成所得到的等效阻抗,與電流僅通過第一基板40的第一圖案化導線44的情況相比,可以降低其電壓降、從而降低整體的功率損耗。因此,如圖8所示,一個或多個電性元件20、多個功能性電路1844和一個或多個驅動件46可以構成一個電性單元EU。可以理解的是,一個或多個驅動件46設置有一個或多個子電性單元,例如在其中一個驅動件46中的複數個薄膜電晶體。
綜上所述,本發明的實施例提供一種電子裝置的製造方法,其優點是於符合成本預算的情況下使得所製造的電子裝置仍能降低功率損耗;電子裝置的優點是以有效和高效率的方式提供量產,以先進的技術進行踏實的製造,以及在獨特性和常規性之間及在顯示趨勢之多樣性的靈活性上取得平衡與有效性。
應當理解,可以在上述實施例所述的方法之前、之中和之後提供額外的操作步驟,並且對上述實施例所述的方法中的一些操作步驟進行替換或消除,以實現本發明之方法的其他實施例。
承上所述,應當理解,根據本發明的各種實施例已經在說明書中出於說明的目的進行了描述,並且可以在不脫離本發明的範圍和精神的情況下進行各種修改,因此,本發明的各種實施例並非用以限制本發明的真實範圍和精神。
以上所述僅為舉例性,而非為限制性者。任何未脫離本發明之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。
100:電子裝置 10:複合基板 12:剛性載板 14:柔性膜層 14t:柔性拼接片、拼接單元 14t':柔性拼接片 16:支撐基板 20:電性元件 22, 22', 22'':封裝層 30:導體 40:第一基板 42, 441E, 443E, 46E:墊部 44:第一圖案化導線 441:VDD線 442:資料線 443:共同電壓線 444:掃描線 46:驅動件 50:平坦化層 60:黑色矩陣層 70:保護件 80:密封件 182:功能性單元 184:第二圖案化導線 1842:輔助導線 1842E, 1844E, 1846E:端子 1844:功能性電路 1846:共同電壓導線 AA:主動區域 EU:電性單元 FPCB:軟性印刷電路板 H:孔洞 OLB:外引線接合區域 PCB:印刷電路板 S1:面、第一面 S2:面、第二面 S11~S18:步驟 S21~S25:步驟 UT:拼接單元
圖1A及1B為本發明數個實施例的電子裝置之製造方法的流程圖。 圖2A至圖2H為如圖1A所示之電子裝置的製造方法之步驟的示意圖。 圖3A至圖3C為本發明數個實施例的製造封裝層之步驟的示意圖。 圖4A是圖2D的放大圖。 圖4B是根據圖2D的另一實施例的放大圖。 圖5A至圖5C為本發明一實施例的電子裝置在不同步驟中的結構俯視圖。 圖6A和6B是根據本發明一實施例的俯視圖和剖面圖。 圖7是根據圖5A的概述實施例的俯視圖。 圖8描述依據本發明的一實施例的電性功能。
100:電子裝置
40:第一基板
AA:主動區域
OLB:外引線接合區域
UT:拼接單元

Claims (16)

  1. 一種電子裝置,包括: 一第一基板,包括一第一圖案化導線以及複數個墊部,該或該等墊部電性連接該第一圖案化導線; 複數個拼接單元,連接該第一基板;其中,各該拼接單元分別包括一個或多個之第二圖案化導線,各該第二圖案化導線包括一個或多個之輔助導線以及一個或多個之功能性電路,該或該等輔助導線和該或該等功能性電路互相絕緣;以及 複數個電性元件,設置在該等拼接單元上、並電性連接該等第二圖案化導線的該或該等功能性電路; 其中,各該功能性電路分別電性連接該第一圖案化導線,該或該等輔助導線與對應之多個該等第一圖案化導線呈電性並聯。
  2. 如請求項1所述的電子裝置,其中形成於該或該等輔助導線與該第一基板的對應之多個該等第一圖案化導線之間的電性並聯所形成的一等效電阻小於該第一圖案化導線的一阻抗。
  3. 如請求項1所述的電子裝置,其中該等電性元件的尺寸是微米等級或以下。
  4. 如請求項1所述的電子裝置,其中該等拼接單元的尺寸是毫米等級或以下。
  5. 如請求項1所述的電子裝置,其中多個該等電性元件以陣列方式設置在對應之該等拼接單元其中之一上。
  6. 如請求項1所述的電子裝置,其中複數個功能性單元以一m×n陣列設置在對應之該等拼接單元其中之一上,其中m及n分別為正整數。
  7. 如請求項1所述的電子裝置,更包括一個或多個之驅動件,其設置於該第一基板或相應之該或該等拼接單元上,並與對應的該等拼接單元其中之一電性連接。
  8. 如請求項2所述的電子裝置,其中該輔助導線的阻抗小於該第一圖案化導線的阻抗。
  9. 如請求項1所述的電子裝置,更包括複數個導電結構,多個該等導電結構將該等功能性電路或對應之該輔助導線電性連接至該第一圖案化導線。
  10. 如請求項9所述的電子裝置,其中該等導電結構包括貫穿該等拼接單元的複數個孔洞,以及分別設置於該等孔洞內的複數個導體。
  11. 如請求項10所述的電子裝置,其中各該拼接單元定義有面向該第一基板的一第一面和與該第一面相對的一第二面,並且該等導體位於該第二圖案化導線的下方。
  12. 如請求項8所述的電子裝置,更包括一平坦化層,其形成於該等拼接單元其中之一的該第一面上,其中該等孔洞穿過該平坦化層,且該或該等導電件的一末端接近該平坦化層、且被該平坦化層包圍並顯露於該平坦化層。
  13. 如請求項9所述的電子裝置,其中多個該等孔洞形成在該或該等輔助導線處或附近,並且該或該等輔助導線與該第一圖案化導線通過容納於對應之多個該等孔洞中的該等導體呈電性並聯。
  14. 如請求項1所述的電子裝置,其中該第一圖案化導線由銦鎵鋅氧化物(IGZO)、非晶銦鎵鋅氧化物(a-IGZO)、多晶矽(LTPS)或非晶矽(a-Si)形成。
  15. 如請求項7所述的電子裝置,其中該驅動件為一電晶體、複數個IC晶片、或複數個IC小晶片(IC chiplet),該電晶體由銦鎵鋅氧化物(IGZO)、非晶銦鎵鋅氧化物(a-IGZO)、多晶矽(LTPS)或非晶矽(a-Si)形成。
  16. 如請求項1所述的電子裝置,其中該等電性元件為光電元件。
TW111128656A 2021-07-30 2022-07-29 電子裝置 TW202306456A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163227568P 2021-07-30 2021-07-30
US63/227,568 2021-07-30

Publications (1)

Publication Number Publication Date
TW202306456A true TW202306456A (zh) 2023-02-01

Family

ID=85038808

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111128656A TW202306456A (zh) 2021-07-30 2022-07-29 電子裝置

Country Status (3)

Country Link
US (1) US20230036781A1 (zh)
CN (1) CN115691342A (zh)
TW (1) TW202306456A (zh)

Also Published As

Publication number Publication date
US20230036781A1 (en) 2023-02-02
CN115691342A (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
WO2020151257A1 (zh) 一种显示基板、拼接屏及其制作方法
US11552124B2 (en) Manufacturing method of display apparatus
EP3422827B1 (en) Display device and method for fabricating the same
KR100515774B1 (ko) 반도체 장치의 제조 방법, 전기 광학 장치 및 전자 기기
EP3128505B1 (en) Mounting substrate and electronic device
US20210225901A1 (en) Driving backplane, manufacturing method thereof, and display apparatus
TWI505249B (zh) 像素晶片,顯示面板,發光面板,顯示單元及發光單元
WO2018176545A1 (zh) 显示模组及终端
CN110379314A (zh) 一种无缝拼接屏
CN107240356B (zh) 全彩led显示单元及其制备方法
TW565815B (en) Liquid crystal display panel
CN113130463B (zh) 一种发光基板及其制备方法、显示装置
US20210407974A1 (en) Spliced display screen, manufacturing method thereof, and display device
TWI732551B (zh) 顯示裝置及其製造方法
CN111681610A (zh) 一种显示装置及其制作方法
CN110277365B (zh) 电子装置与拼接电子系统
CN114188381A (zh) 显示面板及显示装置
CN114999338B (zh) 显示面板及制作方法、拼接显示装置
CN113745209A (zh) 显示装置及其制备方法
CN108877520A (zh) 一种显示装置及其制作方法
KR20190070038A (ko) 배선 필름 및 그를 포함한 표시 장치
CN113380846B (zh) 微发光二极管显示面板及其制备方法、显示装置
TW202306456A (zh) 電子裝置
US20210063802A1 (en) Electronic device and method for manufacturing the same
US20220271208A1 (en) Light emitting diode package structure and manufacturing method thereof and manufacturing method of display device