TW202306085A

TW202306085A - 具有密封ｔｓｖ之半導體裝置及其製造方法

Info

Publication number: TW202306085A
Application number: TW111109873A
Authority: TW
Inventors: 彼德傑拉貝克; 喬格帕特德
Original assignee: 奧地利商Ａｍｓ有限公司
Priority date: 2021-04-12
Filing date: 2022-03-17
Publication date: 2023-02-01
Also published as: WO2022218610A1

Abstract

一種半導體裝置(1)，包括基板(2)。金屬層(4)配置在基板(2)之主表面(2’)上或位於基板(2)之主表面(2’)上方。半導體裝置(1)還包括基板通孔(12)，即TSV。基板通孔(12)之通孔(5)從基板(2)之後表面(2”)觸及到金屬層(4)。絕緣層(6)配置在位於基板(2)與金屬化層(8)之間的通孔(5)之側壁(7)上，金屬化層(8)配置為從基板(2)之後表面(2”)電性接觸金屬層(4)。絕緣層(6)之厚度朝向基板(2)之後表面(2”)增加，使得通孔(5)變窄並由金屬化層(8)及/或密封層(15、16)密封，從而形成空腔(10)。

Description

具有密封TSV之半導體裝置及其製造方法

本發明係關於半導體裝置、包括半導體裝置的感測器裝置以及半導體裝置的製造方法。該半導體裝置包括密封的基板通孔。

為了半導體裝置的三維整合，使用了基板通孔(through-substrate-vias，TSVs)。TSV為通過半導體基板的電性互連。其包括貫穿基板的通孔及配置在通孔中的金屬化層。

TSV的製造係首先在基板之主表面上的介電絕緣層中形成金屬層。接著從後表面通過基板蝕刻通孔，直到觸及到介電絕緣層。絕緣層配置在通孔之側壁和底部。藉由非等向性蝕刻(anisotropic etching)步驟，從通孔底部去除絕緣層和介電絕緣層，使得絕緣層保留在側壁上以覆蓋半導體材料。在該蝕刻步驟之後，金屬層暴露在通孔之底部。可以在通孔進行鍍金屬，使其接觸金屬層並形成電性互連。

通常，該鍍金屬完全填充通孔。例如，通孔完全由鍍銅填充。然而，這種方法會產生以下缺點：一方面，由於鍍金屬完全填充通孔，材料成本高，導致生產成本高。另一方面，半導體裝置容易出現應力引起的裂痕，例如，由熱膨脹係數的差異引起的裂痕。此外，在一些情況下，例如，在互補式金屬氧化物半導體(CMOS)製造，由於污染的原因，可能不希望使用鍍銅。

根據另一種方法，使用了僅覆蓋通孔之側壁和底部的金屬化層。這表示通孔的其餘部分仍然是空的。金屬化層可以包括鎢，其可以藉由化學氣相沉積(CVD)，以保形的方式沉積。儘管藉由這種方法克服上述缺點，但也出現其他問題：由於開放的TSV，半導體裝置在製造過程中容易受到顆粒、電漿反應物、濕化學物質和濕氣的影響。此外，必須小心處理以避免TSV底部出現微裂痕。由於其外型，還進一步需要專用蝕刻步驟。

因此，本發明所要達成的一個目的是提供一種TSV技術的改進概念。根據該改進概念，可增強TSV的可靠性，且有助於在形成TSV之後的進一步處理。

該目的藉由獨立請求項的主要內容來達成。其進一步的發展和實施例在從屬請求項中描述。

在一實施例中，半導體裝置包括具有後表面和主表面的基板。金屬層配置在基板之主表面上或位於基板之主表面上方。半導體裝置還包括基板通孔(through-substrate-via，TSV)，其包括通孔、絕緣層及金屬化層。通孔從基板之後表面觸及到金屬層。絕緣層配置在位於基板與金屬化層之間的通孔之側壁上。金屬化層配置為從基板之後表面電性接觸金屬層。絕緣層之厚度朝向基板之後表面增加，使得通孔變窄。

根據至少一實施例，通孔由金屬化層密封。替代地或附加地，通孔由密封層密封。藉由密封通孔，形成空腔。

基板具有主延伸面。基板之主表面和後表面沿橫向方向延伸，其中橫向方向平行於基板之主延伸面。基板可以包括半導體材料，例如，矽(Si)。電路和其他電子元件可以整合在基板中。例如，CMOS電路及/或感測器元件配置在基板中。

金屬層可以特別是佈線之一部分，例如，佈線可以包括許多金屬層。金屬層可以包括鋁(Al)。金屬層可以摻雜有銅(Cu)及/或矽(Si)。因此，金屬層可以形成AlSi或AlCu層。嵌入介電絕緣層中的佈線之金屬層通常設置有阻擋層，特別是在CMOS技術中，以增強介電材料對金屬層的附著力，並防止如電遷移的擴散過程。因此，金屬層可以夾在分別位於金屬層頂部和底部的兩個阻擋層之間。阻擋層可以包括鈦(Ti)及/或氮化鈦(TiN)。

TSV從基板之後表面觸及到金屬層。這表示TSV之通孔完全貫穿與金屬層相對的基板。因此，TSV具有從基板之後表面到金屬層的垂直延伸。垂直方向是指垂直於基板之主延伸面延伸的方向。TSV與金屬層對齊。TSV之橫向延伸小於金屬層之橫向延伸。

絕緣層配置於通孔之側壁上。因此，基板與TSV之金屬化層電性隔離。絕緣層例如包括SiO₂。絕緣層覆蓋通孔之側壁。絕緣層之一部分通常還可以覆蓋通孔外側的基板之後表面。藉由絕緣層可避免短路。基板可以處於與TSV的電位不同的電位。

通孔之側壁上的絕緣層之厚度朝向基板之後表面增加。換言之，絕緣層是非保形層，即其厚度不均勻。因此，通孔之開口變窄。在絕緣層沉積之後的開口直徑可以為0.5μm以上且20μm以下。或者，在絕緣層沉積之後的開口直徑可以為1μm以上且10μm以下。

例如，在通孔由金屬化層密封的實施例中，在絕緣層沉積之後的開口直徑可以分別達到1μm、2μm或3μm。另一方面，在通孔由專用密封層密封的實施例中，在絕緣層沉積之後的開口直徑可以分別達到4μm、10μm或甚至20μm。藉由使開口變窄，有利於在後續的沉積步驟中密封通孔。

金屬化層可以包括鎢(W)。TSV之金屬化層可以包括側壁部，其覆蓋通孔之側壁上的絕緣層。這表示絕緣層將基板與金屬化層分開。金屬化層還可以包括基部，覆蓋暴露的金屬層，從而形成電性接觸。

金屬化層可以是保形層。因此，其可以具有均勻的厚度。在這種情況下，可以藉由密封層來密封通孔。然而，金屬化層也可以是非保形層。對於通孔由金屬化層密封的實施例來說尤其是如此。在這些情況下，基板之後表面之金屬化層可以比通孔之底部之金屬化層厚。

金屬化層之側壁部和基部確保從基板之後表面到金屬層的連續金屬化。通孔之其餘部分是空的/未填充的。考慮到熱應力和機械應力以及材料消耗，這是有利的。

藉由密封通孔，通孔封閉。因此，TSV內形成空腔。空腔可以填充空氣或氣體。封閉的通孔導致更高的結構穩定性。此外，半導體裝置受到保護，以避免受濕氣、顆粒、幹蝕刻反應物和其他化學物質的影響。如果通孔開放，顆粒等可能會沉積在通孔中並損壞金屬化層。

在一實施例中，半導體裝置還包括配置在基板之主表面上的介電絕緣層。這可以表示在垂直方向上，介電絕緣層配置在基板的上方。介電絕緣層可以是氧化物，例如，氧化矽(SiO₂)。金屬層嵌入介電絕緣層中。藉由介電絕緣層，可以設置用於電路和感測器部件的佈線。

在一實施例中，金屬化層在基板之後表面形成插塞，其密封通孔。或者，密封層形成密封基板之後表面之通孔的插塞。插塞封閉通孔，從而增強結構穩定性，並且保護通孔以避免受濕氣、顆粒、幹蝕刻反應物和其他化學物質的影響。

在一實施例中，絕緣層之一部分配置於基板之後表面。藉由絕緣層，基板電性隔離。因此，接觸區域可以配置在基板之後表面。

在一實施例中，平坦表面由配置在基板之後表面上的絕緣層之部分、金屬化層及/或密封層形成。平坦表面跨越TSV。

平坦表面可以平行於基板之後表面。在金屬化層形成密封通孔的插塞的實施例中，金屬化層可以在平坦表面內形成圓形區域。或者，當密封層形成密封通孔的插塞時，金屬化層在平坦表面內形成環形區域。

平坦表面具有平整因通孔產生的外型起伏的作用。因此，有利於半導體裝置後側的進一步處理。特別是，可以使用標準光刻(lithography)步驟進行進一步處理。不需要高黏度的抗光蝕劑(photoresist)覆蓋通孔。如此降低了生產成本。一個或多個重分配層可以藉由CMOS後端製程沉積在平面表面上。此外，可以使用用於凸塊底部金屬(under bump metallization)的標準步驟。

在一實施例中，半導體裝置還包括重分配層。重分配層電性連接金屬化層並在基板之後表面形成至少一接觸區域。

重分配層可以是沉積在平坦表面上的平坦層。重分配層可以藉由標準光刻圖案化。根據一實施例，由於金屬化層可以是平坦表面之一部分，因此重分配層與金屬化層直接接觸。

根據另一實施例，重分配層與金屬化層之側壁部重疊。這表示重分配層延伸到通孔中，使得金屬化層之側壁部之至少一部分由重分配層覆蓋。在本實施例中，通孔由密封層密封，此處密封層可以是鈍化層。

重分配層可以包括鋁(Al)。較佳地，重分配層不含有鎢，由於鎢構成的大面積表面會表現出高層應力，這可能導致分層或碎裂。藉由重分配層，可以傳輸及/或重定向電信號。半導體裝置可以包括額外的重分配層，使得重分配層和額外的重分配層在基板之後表面形成佈線。此外，重分配層可以設置有凸塊底部金屬，焊料凸塊可以施加在凸塊底部金屬上。

在一實施例中，除了接觸區域以外，重分配層由鈍化層覆蓋。鈍化層可以包括介電材料，例如，氧化矽及/或氮化矽(SiN)。鈍化層中的至少一開口提供到基板之後表面之接觸區域的通路。因此，可以應用焊料凸塊、接合線等。鈍化層保護半導體裝置，以避免受如划傷的物理損壞及/或濕氣引起的損壞。

在一實施例中，密封層包括氧化層。或者，密封層包括鈍化層。如果密封層是氧化層，其可以為非保形氧化層。因此，氧化層可以具有不均勻的厚度，使其厚度在通孔開口處較厚，在通孔中較薄。因此，氧化層形成密封通孔的插塞。如果密封層是鈍化層，其可以為覆蓋重分配層的相同鈍化層。鈍化層之一部分可以存在於覆蓋金屬化層之通孔中。較佳地，通孔可以以一些額外的或一般已存在的層來密封。

此外，提供了一種感測器裝置，其包括該半導體裝置。這表示在半導體裝置所公開的所有特徵也等同在感測器裝置公開，並且該所有特徵可適用於感測器裝置，反之亦然。

在一實施例中，感測器裝置是環境光感測器。在另一實施例中，感測器裝置是顏色感測器。在另一實施例中，感測器裝置是接近感測器。在另一實施例中，感測器裝置是光子計數感測器。在另一實施例中，感測器裝置是飛行時間感測器。根據本發明的一面向，感測器裝置包括位於有機發光二極體(OLED)顯示器後面的感測器。

手機市場將繼續隨著趨勢實現更高的屏佔比(screen-to-body ratios)，並最終實現全屏、無邊框智能手機。為此，這種裝置所包含的感測器元件必須高度整合，因此需要3D整合技術。較佳地，所使用的感測器裝置包括具有TSV之半導體裝置，通過TSV可以從後表面進行電性接觸。因此可以將諸如智能手機的終端裝置設計得非常薄。例如，終端裝置的正面可以完全由屏幕填滿，例如，OLED顯示器。

此外，提供了一種半導體裝置的製造方法。在半導體裝置和感測器裝置所公開的所有特徵也等同在半導體裝置的製造方法公開，反之亦然。

根據至少一實施例，該製造方法包括設置具有後表面和主表面的基板。基板可以包括半導體材料，例如，矽(Si)。

該製造方法還包括在基板之主表面上或基板之主表面上方配置金屬層。例如，介電絕緣層配置在基板之主表面上，金屬層嵌入在其中。介電絕緣層可以是氧化物，例如，氧化矽(SiO₂)。可以在一個或多個沉積步驟中將介電絕緣層沉積在基板上，例如，藉由化學氣相沉積(CVD)。金屬層可以包括鋁(Al)。此外，金屬層可以包括阻擋層。阻擋層可以包括鈦(Ti)及/或氮化鈦(TiN)。包括阻擋層的金屬層可以藉由濺鍍(sputter)製程在介電絕緣層的兩個後續沉積步驟之間沉積。金屬層的圖案化可以藉由蝕刻進行。

該製造方法還包括形成基板通孔(TSV)。形成TSV的步驟包括形成從基板之後表面到金屬層的通孔。這表示可以藉由去除與金屬層相對的基板來形成通孔。通孔可以藉由深反應性離子蝕刻(deep reactive-ion etching，DRIE)形成在矽基板中。DRIE製程可以以時間來控制，或者使用蝕刻停止層。DRIE製程也稱為波希製程(Bosch process)。DRIE是一種快速且有效的非等向性蝕刻技術。

通孔可以藉由去除介電絕緣層延伸到金屬層。這表示進一步的蝕刻步驟去除位於基板和金屬層之間的介電絕緣層。對於第二蝕刻步驟，金屬層可以用作蝕刻停止層。進一步的蝕刻步驟暴露金屬層。

形成TSV的步驟還包括在通孔之側壁上沉積絕緣層。在將介電絕緣層去除到金屬層之後，可以沉積絕緣層。絕緣層包括例如SiO₂。絕緣層的沉積可以藉由CVD進行。絕緣層覆蓋通孔之側壁。部分絕緣層通常也可以覆蓋通孔之底部(即金屬層)、以及通孔外側的基板之後表面。在沉積之後，藉由非等向性蝕刻步驟從通孔底部去除絕緣層，從而暴露出金屬層。

在替代的實施例中，在去除與金屬層相對的基板之後、去除介電絕緣層之前沉積絕緣層。在此實施例中，可以在用於去除介電絕緣層的相同非等向性蝕刻步驟中，從通孔之底部去除絕緣層。

沉積絕緣層，使得通孔之側壁上的絕緣層之厚度朝向基板之後表面增加。因此，通孔朝向後表面變窄。這可以藉由非保形沉積來實現。也可以使用多於一個的沉積步驟來形成絕緣層。藉由絕緣層，基板電性隔離，而避免了短路。藉由使通孔朝向後表面變窄，可以在後續的沉積步驟中密封通孔。

形成TSV的步驟還包括沉積金屬化層。金屬化層配置為從基板之後表面電性接觸金屬層。金屬化層可以包括多於一種金屬並且可以作為一系列金屬層應用，例如可以包括鈦及/或鎢層。金屬化層之側壁部覆蓋通孔之側壁，並且金屬化層之基部覆蓋暴露的金屬層。金屬化層藉由絕緣層與基板隔離。金屬化層與暴露的金屬層直接接觸。

形成TSV的步驟還包括藉由金屬化層密封通孔。替代地或附加地，通孔藉由密封層的沉積來密封。藉由密封通孔，形成空腔。

在一實施例中，沉積金屬化層的步驟包括至少兩個沉積步驟。在增強氣流的第一沉積步驟中，沉積具有保形厚度的金屬化層之第一部分。在減少氣流的第二沉積步驟中，沉積具有非保形厚度的金屬化層之第二部分。通孔由金屬化層之第二部分密封。因此，金屬化層形成密封通孔的插塞。

氣流可以包括六氟化鎢(WF6)。較佳地，可以控制WF6氣流以避免鎢沉積在TSV的底部。因此，只有少量的製程氣體到達TSV底部。WF6有可能會反應生成氫氣(H2)和氟化氫(HF)。因此，在密封製程步驟之後，由於沉積製程，只有HF和H2可以保留在TSV內。儘管已經發現金屬化層(通常是鎢)對HF非常穩定，但可以藉由控制氣流來降低通孔中的HF濃度。

在一實施例中，密封通孔的步驟包括沉積密封層，其中密封層為氧化層。氧化層可以包括例如SiO₂。氧化層的沉積可以是藉由CVD製程的非保形沉積。因此，氧化層可以具有不均勻的厚度，使其厚度在通孔開口處較厚，在通孔中較薄。因此，氧化層形成密封通孔的插塞。或者，密封層為鈍化層。鈍化層可以包括SiO₂及/或SiN。較佳地，僅需要幾個額外的沉積步驟來封閉通孔。或者，不需要額外的沉積，因為通常無論如何都要進行鈍化層的沉積。

在一實施例中，半導體裝置的製造方法還包括平坦化步驟。在密封通孔之後進行平坦化步驟。藉由平坦化步驟，平坦表面由配置在基板之後表面上的絕緣層之一部分、金屬化層及/或密封層形成。平坦表面跨越TSV。

藉由平坦化步驟，位於基板之後表面的金屬化層之厚度及/或密封層之厚度減小。較佳地，因通孔產生的外型起伏變得平整。如此有利於半導體裝置後側的進一步處理。

在一實施例中，平坦化步驟包括化學機械研磨(chemical mechanical polishing,CMP)。特別是，平坦化步驟包括鎢化學機械研磨(W- CMP)。習知上，金屬化層(通常是鎢)藉由蝕刻步驟從基板之後表面去除。然而，在此過程也會侵蝕TSV底部的金屬化層。根據本發明，由於TSV密封且平坦化步驟包括CMP，因此在通孔底部不會發生鎢損失，從而可得到更可靠的TSV。

在一實施例中，半導體裝置的製造方法還包括沉積重分配層，而使重分配層電性連接到金屬化層，並在基板之後表面形成至少一接觸區域。

重分配層可以包括藉由濺鍍製程沉積的鋁(Al)。藉由重分配層，可以傳輸及/或重定向電信號。重分配層可以設置有凸塊底部金屬，焊料凸塊可以施加在凸塊底部金屬上。習知上，凸塊底部金屬是藉由無電鍍(electroless)鎳(Ni)來設置。然而，Ni會擴散到重分配層的鋁中，造成不良影響。根據一實施例，由於通孔由平坦表面封閉並覆蓋，因此濺鍍製程也可應用於凸塊底部金屬，從而可得到更可靠的半導體裝置。

從上述半導體裝置的實施例中，該製造方法的其他實施例對於所屬領域中具有通常知識者而言是顯而易見的。

1:半導體裝置

2:基板

2’:基板之主表面

2”:基板之後表面

3:介電絕緣層

4:金屬層

5:通孔

6:絕緣層

6’:絕緣層之部分

7:通孔之側壁

8:金屬化層

8’:金屬化層之基部

8”:金屬化層之側壁部

9:插塞

10:空腔

11:平坦表面

12:基板通孔

13:重分配層

14:接觸區域

15:鈍化層、密封層

16:氧化層、密封層

17:感測器裝置

d:直徑

x,y:橫向方向

z:垂直方向

以下對圖式的描述可以進一步說明和解釋改進的半導體裝置及其製造方法的面向。半導體裝置的功能相同或具有相同效果的部件和部分由相同的元件編號表示。相同或效果相同的部件和部分可能僅針對其首先出現的圖式進行描述。不必在連續的圖式中重複其描述。

圖1出示了根據一實施例的半導體裝置的製造方法的中間產物。

圖2a至圖2c出示了基於圖1的中間產品的半導體裝置的製造方法的一示例性實施例。

圖3a至圖3c出示了基於圖1的中間產品的半導體裝置的製造方法的另一示例性實施例。

圖4a至圖4c出示了基於圖1的中間產品的半導體裝置的製造方法的另一示例性實施例。

圖5出示了包括半導體裝置的感測器裝置的一實施例。

在圖1中，出示了根據一實施例的半導體裝置的製造方法的中間產物。由於TSV 12通常由半導體晶片的後側處理來進行處理，因此半導體裝置1上下顛倒地出示。

半導體裝置1包括具有後表面2”和主表面2’的基板2。基板2具有主延伸面。後表面2”和主表面2’沿橫向方向x、y延伸，其中橫向方向x、y平行於基板2之主延伸面。

介電絕緣層3配置在基板2之主表面2’上。這表示在垂直方向z上，介電絕緣層3配置在基板上方。

金屬層4配置在基板之主表面2’上方。金屬層4嵌入介電絕緣層3中。金屬層4可以是半導體裝置1之佈線之一部分。圖1僅以示例的方式出示了一個金屬層4。然而，半導體裝置1可以包括額外的金屬層。

通孔5從基板2之後表面2”觸及到金屬層4。通孔5貫穿基板2和配置在基板與金屬層4之間的介電絕緣層3。

絕緣層6配置在基板2和介電絕緣層3形成的通孔5之側壁7上。絕緣層6之一部分6’還覆蓋通孔5外側的基板2之後表面2”。側壁7上的絕緣層6之厚度朝向基板之後表面2”增加，使得通孔變窄。通孔5可以至少部分地藉由深反應性離子蝕刻(DRIE)形成。絕緣層6可以藉由氧化物的非保形沉積形成，特別是藉由氧化矽形成。因此，絕緣層6之突出部分形成在基板2之後表面2”，而使通孔5之開口變窄。開口直徑d在圖1中出示。直徑d可以在各個實施例中不同。例如，直徑d可以為介於0.5μm與20μm之間。

圖1所示的半導體裝置的中間產品表示下述製程步驟的起點。這表示根據圖2a至圖2c、圖3a至圖3c及圖4a至圖4c的每個製程為基於圖1所示的中間產品。

圖2a至圖2c出示了根據一實施例的半導體裝置的製造方法的進一步的步驟。根據圖2a，沉積金屬化層8。

金屬化層8包括與金屬層4直接接觸的基部8’。因此，金屬化層8從基板2之後表面2”電性接觸金屬層4。此外，金屬化層8包括側壁部8”。側壁部8”覆蓋通孔5之側壁7上的絕緣層6。金屬化層8之基部8’和側壁部8”形成連續層。在基板2之後表面2”，金屬化層形成密封通孔5的插塞9。因此，形成空腔10。

沉積金屬化層8可以包括至少兩個沉積步驟，其中，在增強氣流的第一沉積步驟中，沉積具有保形厚度的金屬化層8之第一部分，從而主要形成了金屬化層8之基部8’和側壁部8”。在減少氣流的第二沉積步驟中，沉積具有非保形厚度的金屬化層8之第二部分，使得通孔由第二部分密封。第二部分可以主要形成插塞9。

藉由上述沉積步驟，金屬化層8之一部分可以沉積在空腔10外側的基板2之後表面2”上的絕緣層6之部分6’。這些部分可以在後續的平坦化步驟中移除，如下所述。

圖2b出示了在平坦化步驟之後根據圖2a的半導體裝置1。平坦化步驟可以包括化學機械研磨(CMP)，特別是鎢化學機械研磨(W-CMP)。藉由平坦化步驟，去除/研磨在空腔10外側的基板2之後表面2”上的金屬化層8，直到暴露絕緣體6之部分6’。因此，平坦表面11由絕緣層6之部分6’和金屬化層8形成，特別是金屬化層8形成的插塞9。在平面圖中，插塞9可以在平坦表面11內形成圓形區域。藉由電性接觸金屬層4並與基板2隔離的金屬化層8，形成功能性的基板通孔(TSV)12。

圖2c出示了在進一步處理步驟之後根據圖2b的半導體裝置1。根據圖2c的半導體裝置1包括可藉由濺鍍製程沉積的重分配層13。圖2c所示的重分配層13是配置在平坦表面11上的平面層。重分配層13電性連接到金屬化層8，特別是插塞9，並在基板2之後表面2”形成至少一接觸區域14。因為在平坦表面11的處理不需要高黏度的抗光蝕劑，重分配層13可以藉由習知的光刻構成。如圖2c所示，除了接觸區域14以外，重分配層13由鈍化層15覆蓋。鈍化層15中的至少一開口提供到接觸區域14的通路。在一些實施例中，鈍化層15可以進一步覆蓋配置在基板2之後表面2”上的絕緣層6之部分6’。

圖3a至圖3c出示了根據另一實施例的半導體裝置1的製造方法的進一步的步驟。該實施例可以使用圖1所示的中間產品，或類似的中間產品。根據圖2a至圖2c的實施例與圖3a至圖3c的實施例之間的尺寸可以不同。特別是，絕緣層6沉積後通孔5之開口直徑d可以不同。

根據圖3a，沉積金屬化層8。金屬化層8包括與暴露的金屬層4直接接觸的基部8’。因此，金屬化層8從基板2之後表面2”電性接觸金屬層4。此外，金屬化層8包括側壁部8”。側壁部8”覆蓋通孔5之側壁7上的絕緣層6。金屬化層8之另一部分可以沉積在通孔5外側的基板2之後表面2”上的絕緣層6之部分6’。金屬化層8之基部8’、側壁部8”和另一部分可以形成具有均勻厚度的連續層。由於金屬化層8從基板2之後表面2”電性接觸金屬層4並與基板2隔離，因此形成功能性的TSV 12。

此外，沉積密封層16，此處密封層16可以是氧化層16。如圖3a所示，密封層16的沉積可以是非保形沉積。這表示密封層16具有不均勻的厚度，使其厚度在通孔5之開口處較厚，在通孔5中較薄。然而，密封層16之部分也可以存在於通孔5中。密封層16藉由形成插塞9來密封通孔5。因此，形成TSV 12的空腔10。

密封層16之部分可以沉積在金屬化層8之另一部分上，金屬化層8之另一部分配置在通孔5外側的基板2之後表面2”。因此，密封層16可以完全覆蓋金屬化層8。

圖3b出示了在平坦化步驟之後根據圖3a的半導體裝置1。平坦化步驟可以包括化學機械研磨(CMP)。藉由平坦化步驟，去除配置在通孔5外側的絕緣層6之部分6’上的密封層16和金屬化層8之部分。移除/研磨密封層16和金屬化層8之部分直到暴露絕緣體6之部分6’。因此，由絕緣層6之部分6’、金屬化層8和形成插塞9的密封層16形成平坦表面11。在平面圖中，金屬化層8在平坦表面11內形成環形區域。

圖3c出示了在進一步處理步驟之後根據圖3b的半導體裝置1。根據圖3c的半導體裝置1包括重分配層13和鈍化層15，對應於圖2c的實施例。因此，進一步的解釋請參見上述描述。

圖4a至圖4c出示了根據另一實施例的半導體裝置1的製造方法的進一步的步驟。同樣地，該實施例也可以基於圖1所示的中間產品，或類似的中間產品。然而，尺寸可以不同，特別是絕緣層6沉積之後通孔5之開口直徑d可以不同。

根據圖4a，沉積金屬化層8。金屬化層8包括與暴露的金屬層4直接接觸的基部8’。因此，金屬化層8從基板2之後表面2”電性接觸金屬層4。此外，金屬化層8包括側壁部8”。側壁部8”覆蓋通孔5之側壁7上的絕緣層6。

藉由蝕刻步驟，可去除沉積在通孔5外側的基板2之後表面2”上的絕緣層6之部分6’的金屬化層8之另一部分(圖未示)。因此，基板2之後表面2”上的絕緣層6之部分6’暴露，並且金屬化層8限制在通孔中。基部8’和側壁部8”可以形成具有基本上均勻厚度的連續層。由於金屬化層8從基板2之後表面2”電性接觸金屬層4並與基板2隔離，因此形成功能性的TSV 12。

在下一步驟中，施加重分配層13，如圖4b所示。重佈線層13至少局部覆蓋配置在基板2之後表面2”上的絕緣層6之部分6’。此外，重分配層13延伸到通孔5中，使其至少與金屬化層8重疊。特別是，重分配層13與金屬化層8之側壁部8”之上部在通孔開口附近重疊。因此，重分配層13電性連接到金屬化層8。重分配層13可以藉由濺鍍製程沉積。濺鍍製程會造成非保形沉積，使得重分配層13之厚度隨著通孔5深度增加而減小。

在根據圖4c的下一步驟中，沉積鈍化層15。鈍化層15覆蓋除了接觸區域14以外的重分配層13。這表示鈍化層15中的至少一開口提供到重分配層13的通路。除了接觸區域14以外，鈍化層15可以覆蓋整個後表面2”。

此外，根據該實施例，鈍化層15用作密封通孔5的密封層15。因此，鈍化層15形成插塞9，從而形成空腔10。由於鈍化層15通常藉由化學氣相沉積來沉積，因此鈍化層15之部分也可以存在於覆蓋金屬化層8之基部8’和側壁部8”的空腔10內。鈍化層15跨越TSV 12。然而，根據該實施例，可以不形成平坦表面11，該表面可以在TSV 12凹陷，如圖4c所示。

在圖5中示意性地出示了包括半導體裝置1的感測器裝置17。感測器裝置17可以是環境光感測器、顏色感測器、接近感測器、光子計數感測器和飛行時間感測器。感測器裝置可以位在有機發光二極體顯示器(圖未示)後面。

為了使讀者熟悉本技術思想新穎的面向，討論了此處公開的半導體裝置1的實施例和半導體裝置1的製造方法。儘管出示和描述了較佳的實施例，但是所屬領域中具有通常知識者可以做出所公開的概念的許多改變、修改、均等物和替換，而不會不必要地背離申請專利範圍的範疇。

應當理解的是，本公開不限於所公開的實施例以及上文已經具體出示和描述的內容。相反地，在分開的從屬請求項中列舉的特徵或在描述中提到的特徵可以以有利的方式進行結合。此外，本公開的範圍包括那些對所屬領域中具有通常知識者顯而易見且落入所附申請專利範圍的範疇內的變化和修改。

在申請專利範圍或說明書中使用的術語「包括」不排除相應特徵或製程的其他元件或步驟。在結合特徵使用術語「一(a/an)」的情況下，不排除複數個這種特徵。此外，申請專利範圍中的任何元件編號不應被解釋為限制其範圍。

本專利申請主張德國專利申請102021109045.8號的優先權，其公開內容藉由引用併入本文。