TW202306037A - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TW202306037A
TW202306037A TW111123208A TW111123208A TW202306037A TW 202306037 A TW202306037 A TW 202306037A TW 111123208 A TW111123208 A TW 111123208A TW 111123208 A TW111123208 A TW 111123208A TW 202306037 A TW202306037 A TW 202306037A
Authority
TW
Taiwan
Prior art keywords
layer
metal layer
metal
semiconductor structure
gate
Prior art date
Application number
TW111123208A
Other languages
English (en)
Other versions
TWI835174B (zh
Inventor
王唯誠
邱詩航
劉冠廷
志安 徐
陳嘉偉
陳建豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202306037A publication Critical patent/TW202306037A/zh
Application granted granted Critical
Publication of TWI835174B publication Critical patent/TWI835174B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體結構，包括從基板突出的半導體鰭；閘極結構，與半導體鰭接合。半導體結構更包括層間介電質(ILD)層，設置在基板上方並相鄰閘極結構，其中閘極結構的頂面低於層間介電層的頂面；第一金屬層，直接接觸閘極結構的頂面；第二金屬層設置在第一金屬層上方，其中第一金屬層設置在第二金屬層的底面和側壁表面上，其中第二金屬層的底面具有凹形輪廓，且其中第二金屬層在成分上不同於第一金屬層；以及閘極接觸，設置在第二金屬層上方。

Description

半導體結構及其製造方法
本揭露是關於半導體結構及其製造方法，特別是關於具有低閘極電阻的半導體結構及其製造方法。
半導體積體電路(IC)產業歷經了指數級成長。積體電路(IC)材料和設計的技術進步產生了數代積體電路，每一代的電路都比上一代更小、更複雜。在積體電路(IC)演進製程中，通常增加功能密度(意即每晶片面積內連線裝置的數量)，同時縮小幾何尺寸(意即可使用製程製造的最小組件(或線))。這種按比例微縮的製程通常通過提高生產效率和降低相關成本來提供益處。這種按比例微縮也增加了積體電路(IC)加工和製造的複雜性，為了實現積體電路裝置及其性能之持續進步，需要在積體電路製程及技術中之相似進步。
這種按比例微縮也增加了積體電路(IC)加工和製造的複雜性，為了實現積體電路裝置及其性能之持續進步，需要在積體電路製程及技術中之相似進步。舉例來說，在尺寸微縮的情況下形成低電阻金屬閘極結構存在挑戰，例如在奈米片場效電晶體(NSFET；也稱為全繞式閘極場效電晶體或GAA FET)中。至少出於這個原因，需要在此領域進行改進。
本揭露一些實施例提供一種半導體結構，半導體結構包括從基板突出的半導體鰭；閘極結構，與半導體鰭接合。半導體結構更包括層間介電質(ILD)層，設置在基板上方並相鄰閘極結構，其中閘極結構的頂面低於層間介電層的頂面；第一金屬層，直接接觸閘極結構的頂面；第二金屬層設置在第一金屬層上方，其中第一金屬層設置在第二金屬層的底面和側壁表面上，其中第二金屬層的底面具有凹形輪廓，且其中第二金屬層在成分上不同於第一金屬層；以及閘極接觸，設置在第二金屬層上方。
本揭露另一些實施例提供一種半導體結構，半導體結構包括從半導體基板延伸的鰭；閘極堆疊，設置在鰭的通道區上方；膠層，接觸閘極堆疊的頂面；含鎢覆蓋層，設置在膠層上方，其中膠層圍繞含鎢覆蓋層的底部和側壁表面。半導體結構更包括接觸部件，設置在含鎢覆蓋層的頂面上。
本揭露又一些實施例提供一種半導體結構的製造方法，方法包括形成從半導體基板突出的鰭；在鰭中形成源/汲極部件；在鰭上方形成金屬閘極結構，且金屬閘極結構插入源/汲極部件之間；凹陷金屬閘極結構以形成溝槽；沉積第一金屬層以部分填充溝槽；沉積第二金屬層以完全填充溝槽，其中第二金屬層在成分上與第一金屬層不同，且其中第二金屬層包括鎢(W)；以及平坦化第二金屬層。
以下的揭露內容提供許多不同的實施例或範例，以實施本發明實施例的不同部件。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。舉例來說，在後續的揭露內容中，在另一部件上、連接另一部件及/或耦接到另一部件而形成部件可包括直接接觸形成上述部件的實施例，且亦可包括插入上述部件形成額外部件，而使上述部件可能未直接接觸的實施例。此外，空間相關用語，舉例來說，“下部(lower)”、“上部(upper)”、“水平(horizontal)”、“垂直(vertical)”、“之上(above)”、“上方(over)”、“之下(below)”、“下方(beneath)”、“向上(up)”、“向下(down)”、“頂部(top)”、“底部(bottom)”、等等及類似的用詞(舉例來說，“水平地(horizontally)”、“向下地(downwardly)”、“向上地(upwardly)”、等等)係為了便於描述圖式中一個元件或部件與另一個(些)元件或部件之間的關係。空間相關用詞意欲包含使用中或操作中的元件或特徵之裝置(或系統或裝置)所述者不同方位。
此外，當用“約”、“近似”等描述數字或數字範圍時，上述用語意欲涵蓋在包括所描述的數字在內的合理範圍內的數字，例如所描述數字的+/-10％內的數字或所屬技術領域中具有通常知識者理解的其他值。舉例來說，用語“約5nm”包括從4.5 nm到5.5 nm的尺寸範圍。更進一步，本揭露可在各種示例中重複參考符號及/或標記。這種重複係為了簡化與清晰的目的，並非用以限定所討論的各種實施例及/或配置之間的關係。
本揭露一般關於半導體裝置，並且更特別關於場效電晶體(FET)，例如三維鰭式場效電晶體(FinFET)、奈米片(NS；也稱為全繞式閘極，或GAA)場效電晶體，在積體電路結構的記憶體及/或標準邏輯單元中。通常，奈米片場效電晶體包括在場效電晶體的通道區中的多個垂直堆疊的片(例如，奈米片)、線(例如，奈米線)或棒(例如，奈米棒)。本揭露包括多個實施例。不同的實施例可能具有不同的優點，並且任何實施例都不一定需要特定的優點。
半導體裝置製造的進步帶來了許多挑戰。在一個這樣的示例中，各種裝置特徵的按比例微縮減少了在形成金屬閘極結構(或金屬閘極堆疊)期間可用於間隙填充的體積，這可能導致更高的閘極電阻(Rg)。雖然在奈米片場效電晶體和鰭式場效電晶體中降低閘極電阻的方法通常已經足夠，但它們在所有方面都不是完全令人滿意的。
共同參考第1A和1B圖，顯示根據本揭露的各個實施例形成半導體結構(以下簡稱為結構200)的方法100和150的流程圖。方法100和150僅僅是示例並且不意欲將本揭露限制在請求項中明確記載的範圍。可在方法100及/或方法150之前、期間和之後提供額外的操作，並且對於方法100及/或150的額外實施例，可取代、消除或移動所描述的一些操作。
結構200可為積體電路或其一部分的製程期間的中間裝置，其可包括靜態隨機存取記憶體(SRAM)及/或邏輯電路、例如電阻、電容和電感的被動元件以及例如奈米片場效電晶體、鰭式場效電晶體、金屬氧化物半導體場效電晶體(MOSFET)、互補式金屬氧化物半導體(CMOS)電晶體、雙極性電晶體、高壓電晶體、高頻電晶體及/或其他電晶體的主動元件。在本實施例中，結構200包括一個或多個奈米片場效電晶體。本揭露不限於任何特定數量的裝置或裝置區域，或任何特定裝置配置。可將額外部件添加到半導體結構200，並且可在結構200的其他實施例中取代、修改或消除下面描述的一些部件。
參考第1A和2A-4B圖，在操作102(形成從基板突出的多個鰭，多個鰭的多個底部由多個隔絕部件隔開)，方法100形成結構200，其包括從半導體基板202(以下稱為基板202)突出的多個主動三維裝置區域204a和204b(以下稱為鰭204a和204b)。結構200可包括從基板202突出並平行於鰭204a和204b的附加鰭。
基板202可包括元素(單元素)半導體，例如矽(Si)、鍺(Ge)及/或其他合適的材料；化合物半導體，例如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦及/或其他合適的材料；合金半導體，例如矽鍺(SiGe)、磷化鎵砷(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)、磷化鎵銦砷(GaInAsP)，及/或其他合適的材料。基板202可是具有均勻組成的單層材料。或者，基板202可包括適用於積體電路裝置製造之具有相似或不同成分的多個材料層。
在一些實施例中，參考第3A和3B圖，鰭204a和204b中的每一個包括垂直堆疊在基板202的突出部分上方的非通道層(或犧牲層)205和通道層206交替的多層結構(ML)，以及多層結構上的硬遮罩層207。在本實施例中，非通道層205為犧牲層，其配置在後續製程步驟中被移除，從而在通道層206之間提供開口以在其中形成金屬閘極堆疊。每個通道層206可包括半導體材料，例如矽(Si)、鍺(Ge)、碳化矽(SiC)、矽鍺(SiGe)、鍺錫(GeSn)、矽鍺錫(SiGeSn)、矽鍺碳錫(SiGeCSn)、其他合適的半導體材料或上述之組合，而每個非通道層205具有不同於通道層206的成分。在一個這樣的示例中，通道層206可包括元素矽(Si)並且非通道層205可包括矽鍺(SiGe)。在另一示例中，通道層206可包括元素矽(Si)並且非通道層205可包括元素鍺(Ge)。在一些示例中，鰭204a和204b中的每一個可包括總共三到十對交替的非通道層205和通道層206。根據具體設計要求，也可應用其他配置。
在本實施例中，硬遮罩層207是犧牲層，其配置為有助於形成閘極隔離部件(下文詳細討論)並隨後從結構200移除。因此，硬遮罩層207的厚度可基於閘極隔離部件的期望厚度來調整。在一些實施例中，硬遮罩層207的厚度大於非通道層205和通道層206的厚度。硬遮罩層207可包括任何合適的材料，例如半導體材料，只要其成分不同於隨後形成的閘極隔離部件和設置在其下方的通道層206以允許通過蝕刻製程選擇性地移除。在一些實施例中，硬遮罩層207具有與非通道層205相似或相同的成分並且包括例如矽鍺(SiGe)。
在本實施例中，形成多層結構包括在一系列磊晶製程中交替成長非通道層205和通道層206。磊晶製程可通過化學氣相沉積(CVD)技術(例如，氣相磊晶(VPE)、超高真空化學氣相沉積(UHV-CVD)、低壓化學氣相沉積(LP-CVD)及/或電漿輔助化學氣相沉積(PE-CVD))、分子束磊晶、其他合適的選擇性磊晶成長(SEG)製程或上述之組合。磊晶製程可使用含有合適材料的氣體及/或液體前驅物(例如，用於非通道層205的鍺)，其與例如基板202的下面的基板的成分相互作用。在一些示例中，非通道層205和通道層206可形成為奈米片、奈米線或奈米棒。然後可實施片(或線)釋放製程以移除非通道層205，以在通道層206之間形成開口，並且隨後在開口中形成金屬閘極堆疊，從而提供奈米片場效電晶體。對於硬遮罩層207具有與非通道層205相同的成分的實施例，硬遮罩層207也可通過與本文討論的類似的磊晶製程形成。
在一些實施例中，如第4A和4B圖所示，鰭204a和204b中的每一個包括從基板202突出的單一半導體層，意即沿著鰭的高度具有均勻的成分。本揭露不受鰭204a和204b的配置的限制。對於採用多層結構的實施例，在操作106形成虛置閘極結構之前，將對鰭204a和204b施行接續的操作104。對於鰭204a和204b各自包括均勻成分的實施例，可省略操作104，並且可在操作102之後在鰭204a和204b上方形成虛置閘極結構。
在本實施例中，鰭204a和204b是使用一系列微影和蝕刻製程，從多層結構(以及設置在其上的硬遮罩層207)及/或基板202製成的。舉例來說，微影製程可包括形成覆蓋結構200的光阻層、將光阻層對圖案曝光、執行曝光後烘烤製程、以及顯影曝光的光阻層以形成圖案化的遮罩元件(未描繪)。然後使用圖案化遮罩元件作為蝕刻遮罩來蝕刻多層結構及/或基板202，從而留下從基板202突出的鰭204a和204b。蝕刻製程可包括乾蝕刻、濕蝕刻、反應式離子蝕刻(RIE)、其他合適的製程或上述之組合。隨後使用任何合適的製程，例如灰化及/或光阻剝離，從結構200移除圖案化遮罩元件。
形成鰭204a和204b的方法的許多其他實施例可能是合適的。舉例來說，可使用雙重圖案化或多重化圖案製程來圖案化鰭204a和204b。通常，雙重圖案化或多重圖案化製程結合微影和自對準製程，從而允產生具有例如比使用單次、直接的微影製程可獲得的間距更小的間距的圖案。舉例來說，在一個實施例中，犧牲層形成在基板202上方並使用微影製程圖案化。使用自對準製程在圖案化犧牲層旁邊形成間隔物。然後移除犧牲層，然後可使用剩餘的間隔物或心軸來圖案化鰭204a和204b。
隨後，方法100在操作102在鰭204a和204b之間形成隔離部件208，其中隔離部件208的頂面在最底部的非通道層205下方。隔離部件208可包括氧化矽(一氧化矽(SiO)及/或二氧化矽(SiO2))、四乙基正矽酸鹽(TEOS)、摻雜氧化矽(例如，硼磷矽酸鹽玻璃(BPSG)、氟摻雜矽酸鹽玻璃(FSG)、磷矽酸鹽玻璃(PSG)、硼摻雜矽酸鹽玻璃(BSG)等)、低介電常數(低k)介電材料(介電常數小於氧化矽的介電常數，約為3.9)、其他合適的材料或上述之組合。隔離部件208可包括淺溝槽隔離(STI)部件。在一些實施例中，隔離部件208是通過用上述任何合適的方法，例如化學氣相沉積、流動式化學氣相沉積(FCVD)、旋塗玻璃(SOG)、其他合適的方法，或上述之組合，用上述介電材料填充將鰭204a和204b分開的溝槽而形成。介電材料隨後可通過化學機械平坦化/研磨(CMP)製程進行平坦化並且選擇性地回蝕刻以形成隔離部件208。隔離部件208可包括單層結構或多層結構。
在操作104(沿多個鰭的多個側壁形成多個包覆層)，參考第1、5A和5B圖，方法100沿著鰭204a和204b的側壁並在隔離部件208上方形成包覆層209。在本實施例中，包覆層209和非通道層205是犧牲層，配置在鰭204的通道區域中被金屬閘極堆疊取代。在本實施例中，包覆層209具有與非通道層205相同的成分且包括矽鍺(SiGe)。在一些實施例中，包覆層209通過上面討論的關於形成多層結構的合適方法磊晶成長。在一些實施例中，包覆層209在結構200的表面上方共形地沉積，而不是磊晶成長，而作為毯覆非晶層。在一些示例中，包覆層209形成的厚度可為約5 nm至約10 nm。隨後，方法100執行蝕刻製程，以選擇性地移除包覆層209的部分，從而暴露部分隔離部件208和硬遮罩層207的頂面。蝕刻製程可包括乾蝕刻製程、濕蝕刻製程、反應式離子蝕刻(RIE)製程或上述之組合。
如第6A和6B圖所示，方法100在操作104在隔離部件208上方形成介電盔214。在本實施例中，形成介電盔214包括首先在隔離部件208上方形成介電結構211。介電結構211被配置為隔離相鄰的鰭204a和204b並提供為一基板，在形成虛置閘極結構之前在其上方形成介電盔214。介電結構211可包括任何合適的材料，例如氧化矽(SiO)及/或二氧化矽(SiO2)、氮化矽(SiN)、碳化矽(SiC)、含氧氮化矽(oxygen-containing silicon nitride，SiON)、含氧碳化矽(oxygen-containing silicon carbide，SiOC)、含碳氮化矽(carbon-containing silicon nitride ，SiCN)、氟摻雜矽酸鹽玻璃(FSG)、低k介電材料、其他合適的材料或上述之組合。介電結構211可包括如本文所描繪的單層結構或多層結構，其中介電結構211包括設置在子層211a上方的子層211b。在一些實施例中，介電結構211和隔離部件208的成分不同。介電結構211(或其每個子層)可通過任何合適的方法沉積，例如化學氣相沉積(CVD)、流動式化學氣相沉積(FCVD)、旋塗玻璃(SOG)、其他合適的方法，或上述之組合，並且隨後通過一個或多個化學機械平坦化/研磨(CMP)製程平坦化，使得介電結構211的頂面與硬遮罩層207的頂面實質上共面。
隨後，方法100在介電結構211上方形成介電盔214。介電盔214可包括氮化矽(SiN)、碳化矽(SiC)、氮氧化矽(SiON)、碳氧化矽(SiOC)、氮碳化矽(SiCN)、氧化鋁(Al 2O 3)、一氧化矽(SiO)及/或二氧化矽(SiO 2)、高k介電材料(具有大於的氧化矽的k值，約為3.9)、其他合適的材料或上述之組合。在本實施例中，介電盔214包括高k介電材料，用於在後續處理步驟期間增強介電盔214的抗蝕刻性。介電盔214可包括單層結構或多層結構。在一些實施例中，介電盔214的介電常數大於介電結構211和隔離部件208的介電常數。在一些實施例中，介電盔214的部分配置為將金屬閘極堆疊截斷為多個部分。在此方面，可圖案化介電盔214以形成一個或多個閘極隔離部件(或閘極切割部件)，其與下面的介電結構211以及鰭204a和204b之間自對準。
方法100可通過首先使介電結構211的頂部凹陷以形成溝槽來形成介電盔214，使得凹陷的介電結構211的頂面與最頂部的通道層206實質上共面。蝕刻製程可包括任何合適的製程，例如乾蝕刻製程、濕蝕刻製程、反應式離子蝕刻(RIE)製程、其他合適的製程或上述之組合。然後，方法100繼續在溝槽中沉積一種或多種介電材料並執行化學機械研磨製程以形成介電盔214。可通過任何合適的方法沉積一種或多種介電材料，例如化學氣相沉積(CVD)、流動式化學氣相沉積(FCVD)、原子層沉積(ALD)、其他合適的方法或上述之組合。隨後，方法100從結構200移除硬遮罩層207以暴露多層結構的最頂部通道層206。因此，介電盔214從鰭204a和204b的頂面突出。在本實施例中，方法100選擇性地移除硬遮罩層207而不移除或實質上不移除多層結構的介電盔214和最頂部通道層206。
參照第1A、7A和7B圖，方法100在操作106通過一系列微影和蝕刻製程在鰭204a和204b上方形成虛置(或占位)閘極結構220，其中虛置閘極結構220隨後被金屬閘極結構取代。虛置閘極結構220可包括設置在可選擇的虛置閘極介電層及/或界面層(未單獨描述)上方的虛置閘電極(未單獨描述)。虛置閘電極可包括多晶矽(poly-Si)，虛置閘極介電層可包括合適的介電質材料(例如，一氧化矽(SiO)及/或二氧化矽(SiO 2)、氮氧化矽(SiON)等)，界面層可包括氧化物材料(例如，一氧化矽(SiO)及/或二氧化矽(SiO 2))。其他材料也可適用於本實施例。可通過例如熱氧化、化學氧化、化學氣相沉積(CVD)、原子層沉積(ALD)、物理氣相沉積(PVD)、電鍍、其他合適的方法或上述之組合的方法來形成虛置閘極結構220的各個層。
參考第7B圖，方法100在虛置閘極結構220的側壁上形成頂閘極間隔物222a。頂閘極間隔物222a可包括單層結構或多層結構，並且可包括一氧化矽(SiO)及/或二氧化矽(SiO 2)、氮化矽(SiN)、碳化矽(SiC)、氮氧化矽(SiON)、碳氧化矽(SiOC)、氮碳化矽(SiCN)、空氣、低k介電材料、高k介電材料(例如，氧化鉿(HfO 2)、氧化鑭(La 2O 3)等)、其他合適的材料或組合其中。可通過首先經由合適的沉積方法(例如，化學氣相沉積(CVD)及/或原子層沉積(ALD))在虛置閘極結構220上方沉積介電層，並隨後以異向性(例如，定向)蝕刻製程(例如，乾蝕刻製程)移除介電層的部分，在每個虛置閘極結構220的側壁上留下頂閘極間隔物222a。
參考第1A、8A和8B圖，方法100在操作108中在鰭204a和204b中並與虛置閘極結構220相鄰形成磊晶源/汲極(S/D)部件224。在本實施例中，方法100形成磊晶源/汲極部件224通過首先在鰭204a和204b的源/汲極區域中形成源/汲極凹陷(未描繪)，在暴露於源/汲極凹陷中的非通道層205的側壁上形成內閘極間隔物222b，以及在源/汲極凹陷中形成磊晶源/汲極部件224。
在本實施例中，方法100通過實施蝕刻製程，選擇性移除源/汲極區域中的鰭204a和204b的部分，來形成源/汲極凹陷。在一些實施例中，蝕刻製程是採用能夠移除多層結構的通道層206(例如矽)和非通道層205(例如矽鍺)的合適蝕刻劑的乾蝕刻製程。隨後可執行清潔製程，用氫氟酸(HF)溶液或其他合適的溶液來清潔源/汲極凹陷。
內閘極間隔物222b可是單層結構或多層結構，可包括氧化矽、氮化矽(SiN)、氮碳化矽(SiCN)、碳氧化矽(SiOC)、氮氧化矽(SiON)、氮碳氧化矽(SiOCN)、低k介電材料、空氣、高k介電材料(例如，氧化鉿(HfO 2)、氧化鑭(La 2O 3)等)、其他合適的介電材料或上述之組合。在一些實施例中，內閘極間隔物222b具有不同於頂閘極間隔物222a的成分。形成內閘極間隔物222b可包括選擇性地移除在源/汲極凹陷中暴露的非通道層205的部分，而不移除或實質上不移除通道層206的部分以形成溝槽(未描繪)。可通過乾蝕刻製程來蝕刻非通道層205。隨後，在溝槽中形成一個或多個介電層，隨後進行一個或多個蝕刻製程以移除(即，回蝕刻)沉積在通道層206表面上的多餘介電層，從而形成內閘極間隔物222b。可通過任何合適的方法沉積一個或多個介電層，例如原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、其他合適的方法或上述之組合。
每個磊晶源/汲極部件224可適用於形成p型金屬氧化物半導體(PMOS)裝置(即，包括 p型磊晶材料)，或者替代地，n 型金屬氧化物半導體(NMOS)裝置(即，包括n型磊晶材料)。 p型磊晶材料可包括一個或多個矽鍺磊晶層(epi SiGe)，每個磊晶層都摻雜有p型摻質，例如硼、鍺、銦、鎵、其他p型摻質或上述之組合。 n型磊晶材料可包括一個或多個矽磊晶層(epi Si)或碳化矽磊晶層(epi SiC)，每個磊晶層都摻雜有n型摻質，例如砷、磷、其他n型摻質或上述之組合。在一些實施例中，執行一個或多個磊晶成長製程，以在每個源/汲極凹陷中和在內閘極間隔物222b上方成長磊晶材料。舉例來說，方法100可實施類似於以上關於形成多層結構所討論的磊晶成長製程。在一些實施例中，通過在磊晶成長製程期間向來源材料添加摻質來原位摻雜磊晶材料。在一些實施例中，在執行沉積製程之後通過離子植入製程摻雜磊晶材料。在一些實施例中，隨後執行退火製程以活化磊晶源/汲極部件224中的摻質。
之後，參考第9A和9B圖，方法100在操作110用金屬閘極結構260取代虛置閘極結構220。方法100首先在結構200上方形成蝕刻停止層(ESL)230，以在後續的製程中保護下面的組件，例如磊晶源/汲極部件224。蝕刻停止層230可包括任何合適的介電材料，例如氮化矽(SiN)、氮碳化矽(SiCN)、氧化鋁(Al 2O 3)、其他合適的材料或上述之組合，並且可通過化學氣相沉積(CVD)、原子層沉積(ALD)、物理氣相沉積(PVD)、其他合適的方法或上述之組合來形成。在本實施例中，蝕刻停止層230相對於其周圍的介電組件提供蝕刻選擇比，以確保防止對這些組件的意外損傷。然後，方法100在蝕刻停止層230上方形成層間介電(ILD)層232，以填充虛置閘極結構220的部分之間的空間。層間介電層232可包括一氧化矽(SiO)及/或二氧化矽(SiO 2)、低k介電材料、四乙基正矽酸鹽(TEOS)、摻雜氧化矽(例如，硼磷矽酸鹽玻璃(BPSG)、氟摻雜矽酸鹽玻璃(FSG)、磷矽酸鹽玻璃(PSG)、硼摻雜矽酸鹽玻璃(BSG等)、其他合適的介電材料或上述之組合，並且可通過任何合適的方法形成，例如化學氣相沉積(CVD)、流動式化學氣相沉積(FCVD)、旋塗玻璃(SOG)、其他合適的方法，或上述之組合。方法100隨後執行一個或多個化學機械研磨(CMP)製程以暴露虛置閘極結構220的頂面。
在一些實施例中，在取代虛置閘極結構220之前，方法100在操作110首先圖案化介電盔214，使得介電盔214的至少一部分保留為用於分離隨後形成的金屬閘極結構的閘極隔離部件，同時從結構200移除介電盔214的剩餘部分。在一些實施例中，方法100通過形成圖案化遮罩元件(未描繪)，以暴露與將移除的介電盔214的部分接合的虛置閘極結構220的部分來圖案化介電盔214。圖案化的遮罩元件至少包括能夠通過上面關於圖案化鰭204a和204b詳細討論的一系列微影和蝕刻製程來圖案化的光阻層。之後，方法100在蝕刻製程(例如，乾蝕刻製程)中移除被圖案化遮罩元件暴露的虛置閘極結構220的部分以暴露介電盔214的部分。在實施蝕刻製程之後，通過任何合適的方法，例如光阻剝離及/或電漿灰化，從結構200移除圖案化遮罩元件。然後，在合適的蝕刻製程(例如，乾蝕刻製程)中，相對於虛置閘極結構220選擇性地移除介電盔214的暴露部分，以形成圖案化介電盔214。在一些實施例中，操作112是可選擇的並且在隨後的操作中圖案化介電盔214。在一些實施例中，如第9A圖所示，介電盔214的描繪部分從結構200移除。
隨後，方法100執行蝕刻製程以移除虛置閘極結構220(或其在對介電盔214進行圖案化之後的剩餘部分)，從而在頂閘極間隔物222a之間形成閘極溝槽(未描繪)。蝕刻製程可是乾蝕刻製程、濕蝕刻製程、反應式離子蝕刻製程、其他合適的製程或上述之組合。對於鰭204a和204b各自包括多層結構的實施例，方法100之後移除包覆層209，以沿通道層206的側壁形成垂直開口(未描繪)，且移除非通道層205以形成與通道層206交錯的水平開口(未描繪)。在一些實施例中，方法100實施個別的蝕刻製程以移除包覆層209和非通道層205。舉例來說，方法100可執行第一蝕刻製程以移除包覆層209，造成沿著鰭204a和204b中的每一個的側壁的垂直開口，然後執行第二蝕刻製程以移除非通道層205，造成與通道層206交錯的水平開口。非通道層205和包覆層209具有相同的成分(例如矽鍺(SiGe))，可使用相同的蝕刻劑實施第一和第二蝕刻製程，例如含氟蝕刻劑，包括氫氟酸(HF)、氟氣(F 2)、其他含氟蝕刻劑(例如，四氟化碳(CF 4)、三氟甲烷(CHF 3)、氟甲烷(CH 3F)等)，或上述之組合。對於每個鰭204a和204b包括單一半導體層的實施例，省略了移除包覆層209和非通道層205的製程。
仍然參考第9A和9B圖，方法100之後在閘極溝槽、垂直開口(如果存在)和水平開口(如果存在)中形成金屬閘極結構260。因此，對於鰭204a和204b各自包括多層結構的實施例，金屬閘極結構260中的每一個的部分環繞(或交錯)每個通道層206並且沿著鰭204a和204b的側壁延伸。
在本實施例中，仍參照第9A和9B圖，金屬閘極結構260包括閘極介電層262和設置在閘極介電層262上方的金屬閘電極264。閘極介電層262可包括高k介電材料，例如氧化鉿(HfO 2)、氧化鑭(La 2O 3)、其他合適的材料或上述之組合。金屬閘電極264包括功函數金屬(WFM)層(未單獨描繪)和設置在功函數金屬層上方的體導電層(未單獨描繪)。功函數金屬層可包括p型或n型功函數金屬層，例如氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、二矽化鋯(ZrSi 2)、二矽化鉬(MoSi 2)、二矽化鉭(TaSi 2)、二矽化鎳(NiSi 2)、鈦(Ti)、鉭鋁(TaAl)、鉭碳化鋁(TaAlC)、氮化鉭鋁(TaAlN)、碳化鉭(TaC)、碳氮化鉭(TaCN)、氮化鉭矽(TaSiN)、其他合適的功函數金屬或上述之組合。體導電層可包括鈷(Co)、鎢(W)、釕(Ru)、銅(Cu)、鋁(Al)、鈦(Ti)、鎳(Ni)、金(Au)、鉑(Pt)、鈀(Pd)、其他合適的材料或上述之組合。在一些實施例中，金屬閘電極264包括含鋁(Al)的功函數金屬，例如鉭鋁(TaAl)、鉭碳化鋁(TaAlC)、氮化鉭鋁(TaAlN)、其他含鋁(Al)的功函數金屬，或上述之組合。在一些實施例中，金屬閘電極264不包括體導電層，這是由於增加的裝置密度導致的減小的閘極尺寸(例如，閘極長度)。換言之，功函數金屬層可在形成體導電層之前完全填充閘極溝槽和開口。
金屬閘極結構260還可包括其他材料層(未描繪)，例如設置在通道層206的表面上的界面層261、覆蓋層、阻擋層、其他合適的層或上述之組合。金屬閘極結構260的各個層可通過各種方法形成，包括例如原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、電鍍、其他合適的方法或上述之組合。在形成體導電層之後，執行一道或多道化學機械研磨(CMP)製程，以移除形成在層間介電層232的頂面上的過量材料，從而平坦化結構200。
其後，方法100在操作112在金屬閘極結構260上方形成金屬覆蓋層274。在本實施例中，金屬覆蓋層274通過實施第1B圖所示的方法150形成。
參照第1B、10A和10B圖，方法150在操作152(凹陷金屬閘極結構以形成溝槽)中凹陷金屬閘極結構260以在蝕刻製程302中形成溝槽266。蝕刻製程302可是乾蝕刻製程、濕蝕刻製程、反應式離子蝕刻製程、其他合適的製程或上述之組合，並採用一種或多種蝕刻劑，上述蝕刻劑能夠移除金屬閘極結構260的各個層，且不移除或實質上不移除周圍的介電組件，例如頂閘極間隔物222a、蝕刻停止層230和層間介電層232。在一些實施例中，例如第10B圖中所描繪的，蝕刻製程302在凹陷的金屬閘極結構260中產生實質上平坦的頂面。在一些實施例中，如在第10B圖中的虛線圈中包圍的結構200的一部分的放大視圖中所描繪的，蝕刻製程302在凹陷的金屬閘極結構260中產生凹陷的(即，凹入的或向上彎曲的)頂面。這可能是由於閘極介電層262的蝕刻速率略低於金屬閘電極264的各層的蝕刻速率。此外，金屬閘電極264的各層的沉積，例如，功函數金屬層，可能導致層內的接縫(類似於第12B圖中描繪的接縫273)，這也可能有助於金屬閘極結構260內的不同蝕刻速率。在本實施例中，溝槽266的深度通過調整蝕刻參數來控制，例如蝕刻製程302的蝕刻持續時間。
在一些實施例中，如第10B圖所示，在進行蝕刻製程302之前，金屬閘極結構260的剩餘部分的高度H2與金屬閘極結構260的高度(總高度)H1的比值至少約為0.3。在一些示例中，上述比值可約為0.3至約0.5。在一些實施例中，高度H2和H1之間的高度(高度差)H3也定義了溝槽266的深度，其不同於高度H1，即，高度H3可大於或小於高度H1。在一些實施例中，高度H2與高度H3實質上相同。在一些示例中，高度H2可為至少約6 nm且高度H1可為約14 nm至約18 nm。在另外的示例中，高度H3可為至少約2 nm且不大於約12 nm。金屬閘極結構260的其他尺寸也可適用於本實施例。然而，如果高度H3太小，則可能沒有足夠的空間用於隨後沉積膠層(例如膠層272)和金屬覆蓋層(例如金屬覆蓋層274)。另一方面，高度H3的上限僅由高度H1和金屬閘極結構260的剩餘部分的最小的高度H2決定。
在操作154(在凹陷的金屬閘極結構上方沉積膠層)，參考第1B、11A和11B圖，方法150在沉積製程304中在結構200上方形成膠層(或粘著層)272。在本實施例中，膠層272包括含氮材料，例如氮化鈦(TiN)、氮化鉭(TaN)，或上述之組合。在本實施例中，膠層272共形地沉積在結構上，使其沿著溝槽266的側壁和底面以及層間介電層232的頂面形成。在一些實施例中，沉積製程304是原子層沉積(ALD)製程。在一些實施例中，膠層272形成的厚度約為1 nm至約1. 5nm。
隨後，方法150可進行到操作156(執行原子層沉積製程以在膠層上方形成金屬覆蓋層，從而填充溝槽)以形成金屬覆蓋層274，或者可替代地，進行到操作158(執行原子層沉積製程以在膠層上方形成金屬覆蓋層的底部部分)和操作160(執行化學氣相沉積製程以在膠層上方形成金屬覆蓋層的頂部部分，從而填充溝槽)以形成金屬覆蓋層274。
在一些實施例中，參考第12A和12B圖，方法150在操作156執行沉積製程306，以在膠層272上方形成金屬覆蓋層274，從而填充溝槽266，並在層間介電層232的頂面上方形成金屬覆蓋層274的一部分。在本實施例中，金屬覆蓋層274包括配置為降低金屬閘極結構260的電阻的導電材料。在一些實施例中，金屬覆蓋層274包括低電阻金屬，例如鎢(W)。在一些實施例中例如，金屬覆蓋層274具有與包括在金屬閘極結構260中的體導電層相同的成分。在一些實施例中，金屬覆蓋層274具有不同於包括在金屬閘極結構260中的體導電層的成分。可在本揭露中考慮的其他低電阻金屬包括銠(Rh)、銥(Ir)、釕(Ru)、鈷(Co)、銅(Cu)、銀(Ag)、其他合適的金屬或上述之組合。在一些實施例中，金屬覆蓋層274包括其電阻低於金屬閘極結構260的體導電層中所包括的金屬的金屬。
在本實施例中，沉積製程306在整個膠層272上成長金屬覆蓋層274，包括溝槽266的底面和側壁表面，從而完全填充溝槽266。在這方面，沉積製程306不是以自下而上的配置成長金屬覆蓋層274的選擇性沉積製程。在一些實施例中，形成在溝槽266中的金屬覆蓋層274的部分由厚度H4定義，上述厚度H4是高度H3(第10B圖)與膠層272的厚度之間的差。在一些實施例中，膠層272的厚度至少約為1 nm，以防止金屬覆蓋層274和金屬閘極結構260之間的剝離。在一些實施例中，金屬覆蓋層274由厚度(即，高度H3)定義，上述厚度大於膠層272的厚度。在一些實施例中，厚度H4至少約為1 nm且約小於11 nm。此外，仍然如第12B圖所示，沉積製程306可導致形成接縫273，上述接縫273設置在層間介電層232的頂面上方的金屬覆蓋層274的一部分內，隨後通過平坦化製程將其移除。
在本實施例中，沉積製程306是使用六氟化鎢(WF 6)作為以下反應I中的前驅物氣體的原子層沉積(ALD)製程：
Figure 02_image001
(反應Ⅰ)， 其中乙硼烷(B 2H 6)是還原氣體，氬氣(Ar)是反應的載氣(或吹掃氣體)。在一些實施例中，不同的還原氣體，例如矽甲烷(SiH 4)，用於在以下反應II中還原六氟化鎢(WF 6)以在金屬覆蓋層274中形成鎢(W)：
Figure 02_image003
(反應 II)。 在本實施例中，反應I和反應II都是提供金屬形式的鎢(W)的自發反應。在一些實施例中，除了乙硼烷(B 2H 6)或矽甲烷(SiH 4)之外，選擇性地使用氫氣(H 2)作為還原氣體，以分別增加反應I或反應II的速率。然而，注意到單獨使用氫氣(H 2)不會完成本文提供的反應I或反應II。反應I和反應II都可在前驅物氣體的溫度為室溫(例如，約 20°C 至約 25°C)，製程溫度為約 275°C 至約 300°C，並且製程壓力約為 5 Torr至約 30 Torr進行。其他沉積參數也可適用於本實施例。
第13圖顯示可應用於本實施例的原子層沉積(ALD)製程的示例示意圖。為了形成包含鎢(W)的金屬覆蓋層274，將前驅物氣體(例如六氟化鎢(WF 6))和還原氣體(例如具有可選擇氫氣(H 2)的乙硼烷(B 2H 6)或矽甲烷(SiH 4))的交替脈衝施加到原子層沉積(ALD)腔室中的結構200，以啟動形成鎢(W)的反應(例如反應I或反應II)，然後應用吹掃氣體(例如氬氣(Ar))以移除任何反應副產物(例如三氟化硼(BF 3)、氟化氫(HF)及/或三氟矽烷(SiHF 3))。在施加前驅氣體和還原氣體的每組交替脈沖之後完成一個沉積循環。可重複額外的循環以增加金屬覆蓋層274的厚度(例如，厚度H4)。換句話說，金屬覆蓋層274的厚度隨著沉積循環次數的增加而增加。舉例來說，如第14圖所示，在固定處理溫度下，將沉積循環的數量從N1增加到N2，將金屬覆蓋層274的厚度從H5增加到H6。此外，金屬覆蓋層274的厚度也隨著製程溫度的升高而增加。這可通過分別對應於沉積循環次數 N1 和 N2 且為溫度函數的每條曲線的上升趨勢來證明。然而，在溫度 T1 和溫度 T2 之間的範圍內，例如，在大約 275 °C 和大約 300 °C 之間，作為溫度函數的厚度變化可忽略不計，這表明此為用以實施沉積製程306的一個合適製程溫度範圍。在一些示例中，沉積循環次數N1為4次時對應的厚度H5約為2 nm，且沉積循環次數N2為10次時對應的厚度H6約為8 nm。其他循環次數和厚度也可適用於本實施例。
此後，再次參考第12A和12B圖，方法150從操作156進行到操作162(執行化學機械平坦化製程，以平坦化膠層和金屬覆蓋層)，通過執行平坦化製程308以移除形成在層間介電層232的頂面上方(即，沿著所描繪的虛線)的膠層272和金屬覆蓋層274的部分，從而完成金屬覆蓋層274的形成。參考第17A和17B圖，平坦化製程308導致金屬覆蓋層274的至少一部分與層間介電層232齊平。在本實施例中，平坦化製程308是化學機械平坦化(CMP)製程。
在一些實施例中，參考第15A和15B圖，方法150從操作154進行到操作158，通過執行沉積製程310，以在沉積製程310中形成金屬覆蓋層274的第一部分274a。在本實施例中，第一部分274a與參考第12A和12B圖之前述詳細討論的金屬覆蓋層274具有相同的成分。舉例來說，第一部分274a包括例如鎢(W)的導電材料。在本實施例中，沉積製程310是類似於沉積製程306的原子層沉積(ALD)製程。在這方面，沉積製程310可採用反應I或反應II以形成如上面詳細討論的第一部分274a。然而，沉積製程310與沈積製程306的不同之處在於沉積製程310被配置為將第一部分274a形成為晶種層，其僅部分地而不是完全地填充溝槽266。換句話說，第一部分274a的厚度小於上面定義的厚度H4。在一些實施例中，第一部分274a形成的厚度H7大於膠層272的厚度。在一些示例中，厚度H7可為約2 nm至約3 nm。因此，沉積製程310的持續時間被控制為小於沉積製程306的持續時間，以確保第一部分274a部分地填充溝槽266。
隨後，參考第16A和16B圖，方法150在操作160在沉積製程312中在第一部分274a上方形成第二部分274b，從而形成金屬覆蓋層274以完全填充溝槽266。在一些實施例中，第二部分274b形成的厚度大於厚度H7。在本實施例中，沉積製程312是化學氣相沉積(CVD)製程，其採用六氟化鎢(WF 6)作為以下反應III中的前驅物氣體：
Figure 02_image005
(反應 III)， 其中氫氣(H 2)是還原氣體，氬氣(Ar)是載氣。可在前驅物氣體的溫度為室溫(例如，約20 °C至約25°C)，製程溫度為約275 °C至約300 °C，並且製程壓力為約250 Torr至約 300 Torr執行反應III。值得注意的是，反應I和反應II的製程壓力小於反應III的製程壓力，因為原子層沉積(ALD)製程通常是一種自限制製程(self-limiting process)，因此不需要比化學氣相沉積(CVD)製程高的製程壓力。其他沉積參數也可適用於本實施例。類似於反應I和反應II，通過吹掃氣體氬氣(Ar)從沉積腔室中移除反應III的反應副產物，即氟化氫(HF)。與反應I和反應II不同，氫氣(H 2)可用作反應III的唯一還原氣體，以確保沉積過程312以合適的速率進行。
在一些實施例中，反應III的速率小於反應I和反應II的速率。然而，由於原子層沉積(ALD)製程以逐層的方式進行，反應I或反應II形成金屬覆蓋層274的總持續時間可能比反應III長。在這方面，對於相對較深的溝槽266，實施沉積製程310和沉積製程312的組合(在操作158和操作160)而不是單獨實施沉積製程306(在操作154)可減少沉積的總持續時間。在一些示例中，如果溝槽266的深度(高度)H3大於約3 nm，則實施沉積製程310和沉積製程312的組合可能比單獨實施沉積製程306需要更少的時間。然而，應注意，反應I、反應II 和反應III中的任何一個或上述之組合都適用於本實施例，並且最終金屬覆蓋層274的成分和結構不隨使用的特定沉積製程而變化。
此後，方法150從操作160進行到操作162(執行化學機械平坦化製程，以平坦化膠層和金屬覆蓋層)，通過執行平坦化製程314，以移除形成在層間介電層232的頂面上方的膠層272、第一部分274a和第二部分274b的部分，從而完成金屬覆蓋層274的形成。平坦化製程314可是類似於平坦化製程308的化學機械平坦化(CMP)製程，因為平坦化製程314可實施與平坦化製程308相似的化學機械平坦化(CMP)研磨漿料，且導致金屬覆蓋層274的至少一部分與層間介電層232齊平，如第17A和 17B圖所示。
第18A-18D圖各自描繪如第17B圖所示的虛線圈包圍的結構200的一部分的實施例。在一些實施例中，參考第18A、18C和18D圖，由於溝槽266的頂面具有凹形輪廓(參見第10B圖)，即向上彎曲，金屬覆蓋層274(和膠層272)的底面符合這樣的凹形輪廓。在本實施例中，凹形輪廓由相對於水平參考線的角度α定義，其中角度α約大於0度至約50度。在一些實施例中，如第18B圖所示，角度α約為0度，即膠層272的底面大致平坦。
在一些實施例中，參考第18A、18B和18D圖，金屬覆蓋層274的頂面向下彎曲，即具有凸形輪廓，其中頂面的最高點與頂閘極間隔物222a和層間介電層232的頂面實質上齊平，如水平虛線所示。凸形輪廓可由相對於水平參考線的角度β限定，其中角度β可類似於角度α，即大於約0度至約50度。彎曲的頂面可能是由於在平坦化製程308或314期間實施的研磨漿料與金屬覆蓋層274的側壁部分的反應程度大於與金屬覆蓋層274的中心部分的反應，導致在金屬覆蓋層274與膠層272的界面附近移除更多的金屬覆蓋層274。如第18D圖所示，選擇性移除可能導致空隙(或氣隙)276沿上述界面穿透，且暴露金屬覆蓋層274的側壁的上部。在一些實施例中，通過平坦化製程308或314選擇性移除的程度通過調整化學機械平坦化(CMP)製程的各種參數(包括例如研磨漿料的成分)來控制。在一些實施例中，如第18C圖所示，金屬覆蓋層274的頂面與頂閘極間隔物222a和層間介電層232的頂面實質上齊平。
在本實施例中，金屬覆蓋層274為金屬閘極結構260和後續形成的閘極接觸部件(例如，閘極接觸282)之間提供低電阻界面，從而提高結構200的整體裝置性能。現有的降低閘極電阻的方法總體上是足夠的，但在所有方面並非完全令人滿意。在一些示例中，形成金屬覆蓋層(例如，含鎢(W)金屬覆蓋層)的方法可包括在金屬閘極結構正上方執行選擇性沉積製程，以形成自下而上配置的金屬覆蓋層。然而，如果在沉積過程期間失去選擇性，最終覆蓋層的品質可能會受到影響，從而對裝置性能產生不利影響。此外，選擇性沉積製程可能比例如本文提供的原子層沉積(ALD)及/或化學氣相沉積(CVD)製程的非選擇性沉積產生更大的生產成本。
此外，在本實施例中，來自反應I、反應II或反應III的前驅物(例如六氟化鎢(WF 6)及/或反應副產物(例如三氟矽烷(SiHF 3)、三氟化硼(BF 3)及/或氟化氫(HF))的懸鍵的殘留氟(F)原子從金屬覆蓋層274擴散到金屬閘極結構260。第19圖顯示氟(F)的擴散(或濃度分佈)的示例示意圖，其為從金屬覆蓋層274到金屬閘極結構260的擴散距離的函數。具體地，氟原子由於其小原子尺寸而可擴散通過膠層272，並選擇性與包含在金屬閘電極264的功函數金屬層中的鋁(Al)原子鍵結。結果，氟原子錨定並穩定了金屬閘電極264中的鋁(Al)原子，從而提高了結構200的可靠性。在一些示例中，氟原子可防止n型場效電晶體(NFET)中的鋁(Al)原子擴散到相鄰的p型場效電晶體(PFET)，這可能無意中影響場效電晶體的臨界電壓。在本實施例中，一旦達到擴散平衡，氟原子就存在於整個金屬閘電極264中，即具有實質上固定的濃度([F])。
在本實施例中，金屬(例如，含鎢(W))覆蓋層274的形成是非選擇性的。然而，應注意，可通過需要例如五氯化鎢的含氯(Cl)前驅物的選擇性沉積製程(即，在金屬基板上和介電質基板上的成長之間具有明顯的孕核期(incubation time)差異)，而不是通過本實施例中使用的含氟前驅物六氟化鎢(WF 6)，來形成含鎢覆蓋層。由於氯(Cl)原子的尺寸大於氟原子，因此氯(Cl)原子通過膠層272的擴散具有更大的障礙，並且可能不容易實現提高裝置可靠性的好處。此外，這種選擇性沉積製程可能成本更高，需要額外的處理製程以避免在沉積製程期間損失選擇性，且與使用例如本實施例討論的非選擇性沉積製程相比時需要原始成長基板(pristine growth substrate)。
在操作162完成金屬覆蓋層274的形成之後，方法100從操作112進行到操作114(在含鎢層上方形成閘極接觸)，以在金屬覆蓋層274上方形成閘極接觸282，根據第1A和20A-22E圖。
參考第20A-21B圖，其中第20A和20B圖描繪每個鰭204a-204b具有多層結構的實施例，第21A和21B圖描繪了每個鰭204a-204b具有均勻組成的實施例，方法100在層間介電層280中形成閘極接觸282。在本實施例中，閘極接觸282配置為將金屬閘極結構260與一個或多個後續形成的內連線結構(例如，導線)連接。在一些實施例中，儘管未描繪，閘極接觸件282包括設置在阻擋層上方的體導電層，其中體導電層可包括銅(Cu)、鎢(W)、鋁(Al)、鈷(Co)、釕(Ru)、其他合適的材料或上述之組合，且阻擋層可包括鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、其他合適的材料或上述之組合。在一些實施例中，閘極接觸282包括額外材料層，例如晶種層。在一些實施例中，從閘極接觸282省略了阻擋層。在一些實施例中，就成分和形成方法而言，層間介電層280與層間介電層232相似或實質上相同。
方法100可通過首先在結構200上方形成層間介電層280、在層間介電層280上方形成圖案化遮罩元件(未描繪)以暴露金屬覆蓋層274的一部分、隨後使用圖案化遮罩元件作為蝕刻遮罩，以暴露接觸開口(未描繪)中的金屬覆蓋層274的一部分，來蝕刻層間介電層，在接觸開口中形成閘極接觸282的材料層，並執行一道或多道化學機械平坦化(CMP)製程，以平坦化結構200的頂面。在一些實施例中，在形成層間介電層280之前，在結構200上方形成蝕刻停止層(未描繪)，其中蝕刻停止層可具有類似於或實質上相同於蝕刻停止層230的成分。閘極接觸282的各種材料層可通過包括例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、電鍍、其他合適的方法或上述之組合的方法形成。
第22A-22C圖分別對應於第18A-18C圖，並描繪包括金屬覆蓋層274和閘極接觸282的結構200的一部分的實施例。如前述在第22A-22C圖中的詳細討論，金屬覆蓋層274包括彎曲底面和彎曲頂面的各種特徵。在這方面，參考第22A和22B圖，層間介電層280符合金屬覆蓋層274的彎曲頂面。第22D和22E圖都對應於第18D圖，在第18D圖中，由於平坦化製程308或平坦化製程314，空隙276沿金屬覆蓋層274的側壁形成。在一些實施例中，如第22D圖所示，層間介電層280形成在金屬覆蓋層274的彎曲頂面上方，但不形成為填充或實質上填充空隙276。在一些實施例中，如第22E圖所示，層間介電層280形成在金屬覆蓋層274的彎曲頂面上方，且部分地填充或穿透空隙276，如用虛線圈包圍的層間介電層280的一部分所示。
之後，方法100在操作116(執行多個額外操作)中對結構200執行額外的製程，例如在其上形成多層內連線(MLI)結構(未描繪)。多層內連線(MLI)可包括設置在例如蝕刻停止層和層間介電層的介電層中的各種內連線部件，例如通孔和導線。在一些實施例中，通孔是垂直內連線部件，其配置為將裝置級接觸，例如源/汲極(S/D)接觸(未描繪)或閘極接觸282，內部連接至導線或內部連接至不同的導線，上述導線是水平內連線部件。多層內連線的蝕刻停止層和層間介電層可具有與前述分別關於蝕刻停止層230和層間介電層232所討論的那些實質上相同的成分。通孔和導線可各自包括任何合適的導電材料，例如鈷(Co)、鎢(W)、釕(Ru)、銅(Cu)、鋁(Al)、鈦(Ti)、鎳(Ni)、金(Au)、鉑(Pt)、鈀(Pd)、金屬矽化物、其他合適的導電材料或上述之組合，並且通過一系列圖案化和沈積製程形成。另外，每個通孔和導線可另外包括包含氮化鈦(TiN)及/或氮化鉭(TaN)的阻擋層。
不同的實施例可提供不同的益處，並且並非所有的益處對於任何特定的實施例都是必需的。本揭露提供了在金屬閘極結構的頂面上方的金屬覆蓋層，以降低金屬閘極結構的整體閘極電阻(Rg)的方法。在本實施例中，金屬覆蓋層包括低電阻金屬，例如鎢(W)。在一些實施例中，首先在金屬閘極結構上方形成膠層以容納金屬覆蓋層的形成。在一些實施例中，金屬覆蓋層的形成在原子層沉積(ALD)及/或原子層沉積(ALD)製程期間使用例如六氟化鎢(WF 6)的含氟前驅物來實施。在進一步的實施例中，來自沉積製程的殘留氟原子擴散到下面的金屬閘極結構中，並且提供了裝置可靠度的改善。舉例來說，本揭露的方法和結構可應用於包括鰭式場效電晶體(FinFET)和奈米片場效電晶體(NS FET)的三維裝置。
在一方面中，本實施例提供一種半導體結構，半導體結構包括從基板突出的半導體鰭；閘極結構，與半導體鰭接合。半導體結構更包括層間介電質(ILD)層，設置在基板上方並相鄰閘極結構，其中閘極結構的頂面低於層間介電層的頂面；第一金屬層，直接接觸閘極結構的頂面；第二金屬層設置在第一金屬層上方，其中第一金屬層設置在第二金屬層的底面和側壁表面上，其中第二金屬層的底面具有凹形輪廓，且其中第二金屬層在成分上不同於第一金屬層；以及閘極接觸，設置在第二金屬層上方。
在一些實施例中，第二金屬層的頂面具有凸形輪廓。
在一些實施例中，更包括第二層間介電層，設置在第二金屬層上方，其中第二層間介電層的一部分設置在第一金屬層的一側壁和第二金屬層的側壁之間。
在一些實施例中，第一金屬層與第二金屬層的底面所形成的角度大於0度且小於50度。
在一些實施例中，第一金屬層包括氮化鈦(TiN)、氮化鉭(TaN)或上述之組合。
在一些實施例中，第二金屬層包括鎢(W)。
在一些實施例中，更包括氣隙，設置於第一金屬層的側壁與第二金屬層的側壁之間。
在一些實施例中，第二金屬層的至少一部分具有與層間介電層的頂面齊平的頂面。
在另一方面中，本實施例提供一種半導體結構，半導體結構包括從半導體基板延伸的鰭；閘極堆疊，設置在鰭的通道區上方；膠層，接觸閘極堆疊的頂面；含鎢覆蓋層，設置在膠層上方，其中膠層圍繞含鎢覆蓋層的底部和側壁表面。半導體結構更包括接觸部件，設置在含鎢覆蓋層的頂面上。
在一些實施例中，鰭包括複數個半導體層，且其中閘極堆疊的底部與些半導體層交錯。
在一些實施例中，含鎢覆蓋層和閘極堆疊兩者包括多個氟(F)原子。
在一些實施例中，多個氟原子選擇性與閘極堆疊中的鋁(Al)鍵結。
在一些實施例中，膠層的厚度小於含鎢覆蓋層的厚度。
在一些實施例中，含鎢覆蓋層配置為具有彎曲頂面。
在一些實施例中，半導體結構更包括層間介電(ILD)層，位於含鎢覆蓋層上方，其中接觸部件設置在層間介電層中；以及氣隙，由層間介電層、膠層和含鎢覆蓋層包圍。
在又一方面中，本實施例提供一種半導體結構的製造方法，方法包括形成從半導體基板突出的鰭；在鰭中形成源/汲極部件；在鰭上方形成金屬閘極結構，且金屬閘極結構插入源/汲極部件之間；凹陷金屬閘極結構以形成溝槽；沉積第一金屬層以部分填充溝槽；沉積第二金屬層以完全填充溝槽，其中第二金屬層在成分上與第一金屬層不同，且其中第二金屬層包括鎢(W)；以及平坦化第二金屬層。
在一些實施例中，沉積第一金屬層包括在溝槽中共形地沉積第一金屬層，且其中第一金屬層包括氮化鈦(TiN)、氮化鉭(TaN)或上述之組合。
在一些實施例中，沉積第二金屬層包括執行原子層沉積(ALD)製程以完全填充溝槽，且其中原子層沉積製程採用六氟化鎢(WF 6)作為前驅物。
在一些實施例中，沉積第二金屬層包括執行原子層沉積(ALD)製程，以在第一金屬層上方形成第二金屬層的第一部分，其中原子層沉積製程採用六氟化鎢(WF 6)作為前驅物；以及執行化學氣相沉積(CVD)製程，以在第一部分上方形成第二部分，其中化學氣相沉積製程使用與原子層沉積製程不同的還原氣體，且其中第二部分的厚度大於第一部分的厚度。
在一些實施例中，平坦化第二金屬層導致第一金屬層和第二金屬層之間的氣隙，半導體結構的製造方法更包括在第二金屬層上方形成層間介電(ILD)層，其中層間介電層部分穿透氣隙。
以上概述數個實施例之特徵，以使所屬技術領域中具有通常知識者可以更加理解本揭露實施例的觀點。所屬技術領域中具有通常知識者應理解，可輕易地以本揭露實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在所屬技術領域中具有通常知識者也應理解，此類均等的結構並無悖離本揭露的精神與範圍，且可在不違背本揭露之精神和範圍下，做各式各樣的改變、取代和替換。
100,150:方法 102,104,106,108,110,112,114,116,152,154,156,158,160,162:操作 200:半導體結構(結構) 202:半導體基板(基板) 204a,204b:三維裝置區域(鰭) 205:非通道層 206:通道層 207:硬遮罩層 208:隔離部件 209:包覆層 214:介電盔 211:介電結構 211a,211b:子層 220:虛置閘極結構 222a:頂閘極間隔物 222b:內閘極間隔物 224:磊晶源/汲極部件 230:蝕刻停止層 232,280:層間介電層 260:金屬閘極結構 261:界面層 262:閘極介電層 264:金屬閘電極 266:溝槽 272:膠層 273:接縫 274:金屬覆蓋層 274a:第一部分 274b:第二部分 276:空隙 282:閘極接觸 302:蝕刻製程 304,306:沉積製程 308:平坦化製程 310,312:沉積製程 314:平坦化製程 A-A',B-B':切線 H1,H2,H3:高度 H4,H5,H6,H7:厚度 N1,N2:沉積循環次數 α,β:角度
由以下的詳細敘述配合所附圖式，可更加理解本揭露實施例的觀點。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，為了討論的清晰，可任意地放大或縮小各種部件的尺寸。 第1A和1B圖是根據本揭露的一些實施例的用於製造示例半導體結構的示例方法的流程圖。 第2圖是根據本揭露的一些實施例的如第1A及/或1B圖所示的示例方法的中間階段的示例半導體結構的三維透視圖。 第3A、4A、5A、6A、7A、8A、9A、10A、11A、12A、15A、16A、17A、20A和21A圖是根據本揭露的一些實施例的如第1A及/或1B圖中所示的示例方法的中間階段之沿第2圖所示的切線A-A'的示例半導體結構的剖面圖。 第 3B、4B、5B、6B、7B、8B、9B、10B、11B、12B、15B、16B、17B、18A、18B、18C、18D、20B、21B、22A、22B、22C、22D和22E圖是根據本揭露的一些實施例的如第1A及/或1B圖中所示的示例方法的中間階段之沿第2圖所示的切線B-B'的示例半導體結構的剖面圖。 第13圖是根據本揭露的一些實施例的如第1A及/或1B圖中所示的示例方法所採用的沉積製程的示例示意圖。 第14圖是示例性示意圖，其顯示薄膜厚度的變化為根據本揭露的一些實施例的如第1A及/或1B圖中所示的示例方法所採用的沉積製程的製程溫度和製程循環次數的函數。 第19圖是示例性示意圖，其顯示根據本揭露的一些實施例的如第2-12B、15A-18D和20A-22E圖中的一個或多個所示的示例性半導體結構的一部分中的氟濃度。
200:半導體結構(結構)
202:半導體基板(基板)
206:通道層
222a:頂閘極間隔物
222b:內閘極間隔物
224:磊晶源/汲極部件
230:蝕刻停止層
232,280:層間介電層
260:金屬閘極結構
261:界面層
262:閘極介電層
264:金屬閘電極
272:膠層
274:金屬覆蓋層
282:閘極接觸

Claims (20)

  1. 一種半導體結構，包括： 從一基板突出的一半導體鰭； 一閘極結構，與該半導體鰭接合； 一層間介電(ILD)層，設置在該基板上方並相鄰該閘極結構，其中該閘極結構的一頂面低於層間介電層的一頂面； 一第一金屬層，直接接觸該閘極結構的該頂面； 一第二金屬層，設置在該第一金屬層上方，其中該第一金屬層設置在該第二金屬層的一底面和一側壁表面上，其中該第二金屬層的該底面具有一凹形輪廓，且其中該第二金屬層在成分上不同於該第一金屬層；以及 一閘極接觸，設置在該第二金屬層上方。
  2. 如請求項1之半導體結構，其中該第二金屬層的一頂面具有一凸形輪廓。
  3. 如請求項1之半導體結構，更包括一第二層間介電層，設置在該第二金屬層上方，其中該第二層間介電層的一部分設置在該第一金屬層的一側壁和該第二金屬層的一側壁之間。
  4. 如請求項1之半導體結構，其中該第一金屬層與該第二金屬層的該底面所形成的一角度大於0度且小於50度。
  5. 如請求項1之半導體結構，其中該第一金屬層包括氮化鈦(TiN)、氮化鉭(TaN)或上述之組合。
  6. 如請求項1之半導體結構，其中該第二金屬層包括鎢(W)。
  7. 如請求項1之半導體結構，更包括一氣隙，設置於該第一金屬層的一側壁與該第二金屬層的一側壁之間。
  8. 如請求項1之半導體結構，其中該第二金屬層的至少一部分具有與該層間介電層的該頂面齊平的一頂面。
  9. 一種半導體結構，包括： 從一半導體基板延伸的一鰭； 一閘極堆疊，設置在該鰭的一通道區上方； 一膠層，接觸該閘極堆疊的一頂面； 一含鎢覆蓋層，設置在該膠層上方，其中該膠層圍繞該含鎢覆蓋層的一底面和一側壁表面；以及 一接觸部件，設置在該含鎢覆蓋層的一頂面上。
  10. 如請求項9之半導體結構，其中該鰭包括複數個半導體層，且其中該閘極堆疊的一底部與該些半導體層交錯。
  11. 如請求項9之半導體結構，其中該含鎢覆蓋層和該閘極堆疊兩者包括多個氟(F)原子。
  12. 如請求項11之半導體結構，其中該閘極堆疊包括鋁(Al)，且其中該些氟原子選擇性與該閘極堆疊中的鋁(Al)鍵結。
  13. 如請求項9之半導體結構，其中該膠層的一厚度小於該含鎢覆蓋層的一厚度。
  14. 如請求項9之半導體結構，其中該含鎢覆蓋層配置為具有一彎曲頂面。
  15. 如請求項9之半導體結構，更包括： 一層間介電(ILD)層，位於該含鎢覆蓋層上方，其中該接觸部件設置在該層間介電層中；以及 一氣隙，由該層間介電層、該膠層和該含鎢覆蓋層包圍。
  16. 一種半導體結構的製造方法，包括： 形成從一半導體基板突出的一鰭； 在該鰭中形成多個源/汲極部件； 在該鰭上方形成一金屬閘極結構，且該金屬閘極結構插入該些源/汲極部件之間； 凹陷該金屬閘極結構以形成一溝槽； 沉積一第一金屬層以部分填充該溝槽； 沉積一第二金屬層以完全填充該溝槽，其中該第二金屬層在成分上與該第一金屬層不同，且其中該第二金屬層包括鎢(W)；以及 平坦化該第二金屬層。
  17. 如請求項16之半導體結構的製造方法，其中沉積該第一金屬層包括在該溝槽中共形地沉積該第一金屬層，且其中該第一金屬層包括氮化鈦(TiN)、氮化鉭(TaN)或上述之組合。
  18. 如請求項16之半導體結構的製造方法，其中沉積該第二金屬層包括執行一原子層沉積(ALD)製程以完全填充該溝槽，且其中該原子層沉積製程採用六氟化鎢(WF 6)作為一前驅物。
  19. 如請求項16之半導體結構的製造方法，其中沉積該第二金屬層包括： 執行一原子層沉積(ALD)製程，以在該第一金屬層上方形成該第二金屬層的一第一部分，其中該原子層沉積製程採用六氟化鎢(WF 6)作為一前驅物；以及 執行一化學氣相沉積(CVD)製程，以在該第一部分上方形成一第二部分，其中該化學氣相沉積製程使用與該原子層沉積製程不同的一還原氣體，且其中該第二部分的一厚度大於該第一部分的一厚度。
  20. 如請求項16之半導體結構的製造方法，其中平坦化該第二金屬層導致該第一金屬層和該第二金屬層之間的一氣隙，該半導體結構的製造方法更包括在該第二金屬層上方形成一層間介電(ILD)層，其中該層間介電層部分穿透該氣隙。
TW111123208A 2021-07-09 2022-06-22 半導體結構及其製造方法 TWI835174B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163219914P 2021-07-09 2021-07-09
US63/219,914 2021-07-09
US17/738,238 2022-05-06
US17/738,238 US20230016381A1 (en) 2021-07-09 2022-05-06 Metal Capping Layer for Reducing Gate Resistance in Semiconductor Devices

Publications (2)

Publication Number Publication Date
TW202306037A true TW202306037A (zh) 2023-02-01
TWI835174B TWI835174B (zh) 2024-03-11

Family

ID=84311832

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111123208A TWI835174B (zh) 2021-07-09 2022-06-22 半導體結構及其製造方法

Country Status (3)

Country Link
US (1) US20230016381A1 (zh)
CN (1) CN218004868U (zh)
TW (1) TWI835174B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI845259B (zh) * 2023-02-24 2024-06-11 中國科學院微電子研究所 記憶體件及其製造方法及包括記憶體件的電子設備

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141225B2 (en) * 2017-04-28 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gates of transistors having reduced resistivity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI845259B (zh) * 2023-02-24 2024-06-11 中國科學院微電子研究所 記憶體件及其製造方法及包括記憶體件的電子設備

Also Published As

Publication number Publication date
CN218004868U (zh) 2022-12-09
US20230016381A1 (en) 2023-01-19
TWI835174B (zh) 2024-03-11

Similar Documents

Publication Publication Date Title
TWI813775B (zh) 半導體裝置及其製造方法
US10720507B2 (en) FinFET device and method of manufacture
US20210313424A1 (en) Source/Drain Metal Contact and Formation Thereof
US10115639B2 (en) FinFET device and method of forming the same
US11894435B2 (en) Contact plug structure of semiconductor device and method of forming same
TW202013468A (zh) 半導體裝置的形成方法
TWI777224B (zh) 半導體裝置及其形成方法
US20230387311A1 (en) Isolation structures and methods of forming the same in field-effect transistors
TW202125832A (zh) 半導體裝置
CN115172273A (zh) 形成半导体器件的方法
TWI835174B (zh) 半導體結構及其製造方法
US20240222431A1 (en) Silicide layer of semiconductor device
US11881507B2 (en) Reducing parasitic capacitance in semiconductor devices
TW202310176A (zh) 製造半導體裝置的方法
TW202236429A (zh) 半導體結構及其製造方法
US12132118B2 (en) Semiconductor device having a multilayer source/drain region and methods of manufacture
US12080780B2 (en) Isolation structures in multi-gate semiconductor devices and methods of fabricating the same
TWI804087B (zh) 電晶體裝置及其製造方法
TWI813402B (zh) 半導體裝置及其形成方法
TWI832307B (zh) 半導體裝置及其形成方法
TWI840770B (zh) 半導體裝置及其製造方法
US20240371972A1 (en) Isolation structures in multi-gate semiconductor devices and methods of fabricating the same
US20230420455A1 (en) Semiconductor device and manufacturing method thereof
US20230411457A1 (en) Semiconductor device and method of manufacturing thereof
CN116469835A (zh) 晶体管中的功函数金属及其形成方法