TW202305164A - 矽鍺的熱沉積 - Google Patents

矽鍺的熱沉積 Download PDF

Info

Publication number
TW202305164A
TW202305164A TW111118653A TW111118653A TW202305164A TW 202305164 A TW202305164 A TW 202305164A TW 111118653 A TW111118653 A TW 111118653A TW 111118653 A TW111118653 A TW 111118653A TW 202305164 A TW202305164 A TW 202305164A
Authority
TW
Taiwan
Prior art keywords
silicon
containing precursor
semiconductor processing
germanium
substrate
Prior art date
Application number
TW111118653A
Other languages
English (en)
Other versions
TWI809877B (zh
Inventor
王慧圓
蘇史密辛哈 羅伊
亞伯希吉特巴蘇 馬禮克
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202305164A publication Critical patent/TW202305164A/zh
Application granted granted Critical
Publication of TWI809877B publication Critical patent/TWI809877B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

半導體處理的示例性方法可以包括向半導體處理腔室的處理區域提供含矽前體。基板可以設置在半導體處理腔室的處理區域內。該方法可以包括在基板上沉積含矽材料。在第一段時間之後，該方法可以包括向半導體處理腔室的處理區域提供含鍺前體。該方法可以包括使含矽前體和含鍺前體在大於或約400℃的溫度下進行熱反應。該方法可以包括在基板上形成含矽和鍺層。

Description

矽鍺的熱沉積
本申請要求於2021年5月19日提交的發明名稱為「矽鍺的熱沉積」的美國專利申請號17/324,352的權益和優先權，其全部內容透過引用併入本文。
本技術涉及用於半導體處理的方法和部件。更具體地，本技術涉及用於生產用於半導體結構的矽鍺膜的系統和方法。
積體電路透過在基板表面上產生複雜圖案化材料層的處理而成為可能。在基板上生產圖案化材料需要受控方法來形成和去除材料。隨著元件尺寸的不斷減小，結構的縱橫比可能會增加，並且在處理操作期間保持這些結構的尺寸可能會受到挑戰。開發可能具有足夠的跨特徵共形性的材料可能會變得更加困難。此外，隨著在處理過程中被圖案化的材料層數量不斷增加，生產對其他暴露材料具有更高去除選擇性的材料以及保持材料特性正成為一項更大的挑戰。
因此，需要可用於生產高品質元件和結構的改進系統和方法。本技術解決了這些和其他需求。
半導體處理的示例性方法可以包括向半導體處理腔室的處理區域提供含矽前體。基板可以設置在半導體處理腔室的處理區域內。該方法可以包括在基板上沉積含矽材料。在第一段時間之後，該方法可以包括向半導體處理腔室的處理區域提供含鍺前體。該方法可以包括使含矽前體和含鍺前體在大於或約400℃的溫度下熱反應。該方法可以包括在基板上形成含矽和鍺層。
在一些實施例中，半導體處理腔室的處理區域可以保持無電漿，同時在基板上形成含矽和鍺層。第一段時間可以小於或約60秒。該方法可以包括在提供含鍺前體時增加含矽前體的流速。含矽前體和含鍺前體的熱反應可以在大於或約500℃的溫度下進行。在提供含矽前體之前。該方法可以包括形成處理前體的電漿。該方法可以包括使基板與處理前體的電漿流出物接觸。處理前體可以包括含氫前體或含氮前體中的至少一種。該方法可以包括在將含矽前體提供給處理區域之前停止電漿的形成。該方法可以包括在將含矽前體提供給處理區域之前(或同時)增加半導體處理腔室內的壓力。該方法可以包括在將含矽前體提供給處理區域之前(或同時)減小半導體處理腔室內的基板和面板之間的距離。
本技術的一些實施例可以涵蓋半導體處理方法。該方法可以包括形成處理前體的電漿。該方法可以包括使基板與處理前體的電漿流出物接觸。基板可以設置在半導體處理腔室的處理區域內。該方法可以包括向半導體處理腔室的處理區域提供含矽前體。該方法可以包括隨後向半導體處理腔室的處理區域提供含鍺前體。該方法可以包括在半導體處理腔室的處理區域內使含矽前體和含鍺前體反應。該方法可以包括在基板上形成含矽和鍺層。
在一些實施例中，半導體處理腔室的處理區域可以保持無電漿，同時提供含矽前體和同時提供含鍺前體。該方法可以包括在提供含鍺前體的同時保持含矽前體的輸送。可以在提供含矽前體後至少約5秒後提供含鍺前體。該方法可以包括在提供含鍺前體時增加含矽前體的流速。可以在大於或約400℃的處理區域內的溫度下執行半導體處理方法。該方法可以包括在將含矽前體提供給處理區域之前或同時增加半導體處理腔室內的壓力。
本技術的一些實施例可以涵蓋半導體處理方法。該方法可以包括形成處理前體的電漿。該方法可以包括使基板與處理前體的電漿流出物接觸。基板可以設置在半導體處理腔室的處理區域內。該方法可以包括向半導體處理腔室的處理區域提供含矽前體。該方法可以包括在基板上形成一層含矽材料。該方法可以包括，在第一段時間之後，向半導體處理腔室的處理區域提供含鍺前體。該方法可以包括在半導體處理腔室的處理區域內使含矽前體和含鍺前體反應。該方法可以包括在覆蓋含矽材料層的基板上形成含矽和鍺層。在一些實施例中，半導體處理腔室的處理區域可以保持無電漿，同時提供含矽前體並且同時提供含鍺前體。第一段時間可以小於或約60秒。
這種技術可以提供優於傳統系統和技術的許多好處。例如，本技術的實施例可以產生適用於許多基板特徵的共形材料。此外，本技術可以生產用於插塞(plug)和填隙(gap fill)應用以及更均勻沉積可能對其有益的任何其他應用的矽鍺膜。結合以下描述和附圖更詳細地描述這些和其他實施例以及它們的許多優點和特徵。
隨著元件尺寸繼續縮小，許多材料層的厚度和尺寸可以減小以縮放元件。縱橫比也可以增加，並且可以形成更有選擇性的材料。這些材料可用於間隙填充和其他沉積操作以分離和/或保護其他材料。此外，隨著待處理表面上的材料數量可能增加，可以使用更新的材料來增加後續去除或處理期間的選擇性。作為一個非限制性示例，矽鍺可以在應用中用作更傳統的氧化矽或其他填隙材料的替代物。然而，摻入鍺可能會挑戰沿各種元件結構的共形形成(conformation formation)的產生。
傳統技術一直在努力生產可以共形元件結構的含鍺材料。例如，矽-鍺的毯式沉積可能會導致正在生產的元件中產生氣隙和空隙，這些元件可能包括溝槽、插塞或其他以增加的縱橫比為特徵的結構。此外，由於與鍺相關的幾個態樣，鍺的共形形成可能會受到挑戰。例如，與矽相比，鍺的特徵在於較低的熔點和較不熱穩定的形成。此外，鍺材料可能不太可能在某些結構上成核。例如，鍺可能對某些材料比其他材料具有更高的親和力，這可能在沉積過程中導致島狀形成。這可能會限制共形形成，並可能在覆蓋範圍內產生額外的空隙和間隙。因此，許多傳統技術在結合矽鍺膜的能力上受到限制。
本技術透過執行覆蓋在材料的晶種層上的熱基材料沉積來克服這些問題，矽-鍺可以更容易共形地形成在該材料的晶種層上。透過在產生晶種或起始層之後執行熱反應以產生矽-鍺，本技術可以允許改進的含鍺膜覆蓋，這可以在任何數量的半導體結構上提供共形生長。儘管剩餘的揭示內容將例行地識別利用所揭示技術的特定沉積處理，並且將描述一種類型的半導體處理腔室，但將容易理解，所描述的處理可以在任何數量的半導體處理腔室中執行。因此，不應認為該技術僅限於與這些特定的沉積處理或腔室一起使用。在描述根據本技術的半導體處理方法之前，本揭示將討論可用於執行根據本技術的實施例的處理的一種可能的腔室。
圖 1示出了根據本技術的一些實施例的示例性處理腔室100的截面視圖。該圖可以圖示結合本技術的一或更多個態樣的系統的概述，和/或該系統可以被具體配置為執行根據本技術的實施例的一或更多個操作。腔室100的附加細節或所執行的方法可在下文進一步描述。根據本技術的一些實施例，腔室100可用於形成膜層，但應理解，該方法可類似地在可發生膜形成的任何腔室中執行。處理腔室100可包括腔室主體102、設置在腔室主體102內部的基板支撐件104、以及與腔室主體102耦合併將基板支撐件104封閉在處理容積120中的蓋組件106。可以透過開口126將基板103提供給處理容積120，該開口126可以常規地被密封以使用狹縫閥或門進行處理。在處理期間，基板103可以安置在基板支撐件的表面105上。如箭頭145所示，基板支撐件104可以沿軸線147旋轉，基板支撐件104的軸144可以位於該軸線147上。或者，可在沉積處理期間根據需要提升基板支撐件104以旋轉。
電漿分佈調製器111可設置在處理腔室100中以控制設置在基板支撐件104上的整個基板103的電漿分佈。電漿分佈調製器111可以包括第一電極108，該第一電極108可以鄰近腔室主體102設置，並且可以將腔室主體102與蓋組件106的其他部件分開。第一電極108可以是蓋組件106的一部分，或者可以是單獨的側壁電極。第一電極108可以是環形或環狀構件，並且可以是環形電極。第一電極108可以是圍繞處理容積120的處理腔室100的圓周的連續環，或者如果需要可以在選定位置處不連續。第一電極108也可以是穿孔電極(例如穿孔環或網狀電極)，或者可以是板電極(例如二次氣體分配器)。
一或更多個隔離器110a、110b可以是介電材料(例如陶瓷或金屬氧化物(例如氧化鋁和/或氮化鋁))，其可以接觸第一電極108並且將第一電極108與氣體分配器112和腔室主體102進行電分離和熱分離。氣體分配器112可以限定用於將處理前體分配到處理容積120中的孔118。氣體分配器112可與第一電源142耦合，例如RF產生器、RF電源、DC電源、脈衝DC電源、脈衝RF電源或可與處理腔室連接的任何其他電源。在一些實施例中，第一電源142可以是RF電源。
氣體分配器112可以是導電氣體分配器或非導電氣體分配器。氣體分配器112也可以由導電和非導電部件形成。例如，氣體分配器112的主體可以是導電的，而氣體分配器112的面板可以是不導電的。氣體分配器112可以例如由如圖1所示的第一電源142供電，或者在一些實施例中，氣體分配器112可以與地耦合。
第一電極108可以與可以控制處理腔室100的接地路徑的第一調諧電路128耦合。第一調諧電路128可以包括第一電子感測器130和第一電子控制器134。第一電子控制器134可以是或包括可變電容或其他電路元件。第一調諧電路128可以是或包括一或更多個電感132。第一調諧電路128可以是在處理期間在處理容積120中存在的電漿條件下實現可變或可控阻抗的任何電路。在所示的一些實施例中，第一調諧電路128可以包括並聯耦合在接地和第一電子感測器130之間的第一電路支路(leg)和第二電路支路。第一電路支路可以包括第一電感132A。第二電路支路可以包括與第一電子控制器134串聯耦合的第二電感132B。第二電感132B可以設置在第一電子控制器134和將第一和第二電路支路都連接到第一電子感測器130的節點之間。第一電子感測器130可以是電壓或電流感測器並且可以與第一電子控制器134耦合，其可以提供對處理容積120內的電漿條件的一定程度的閉環控制。
第二電極122可以與基板支撐件104耦合。第二電極122可嵌入基板支撐件104內或與基板支撐件104的表面耦合。第二電極122可以是板、穿孔板、網、絲網或導電元件的任何其他分佈式佈置。第二電極122可以是調諧電極，並且可以透過導管146與第二調諧電路136耦合，例如具有選定電阻(例如50歐姆)的電纜，其(例如)佈置在基板支撐件104的軸144中。第二調諧電路136可以具有第二電子感測器138和第二電子控制器140，其可以是第二可變電容。第二電子感測器138可以是電壓或電流感測器，並且可以與第二電子控制器140耦合以提供對處理容積120中的電漿條件的進一步控制。
可以是偏壓電極和/或靜電吸附電極的第三電極124可以與基板支撐件104耦合。第三電極可以透過濾波器148與第二電源150耦合，濾波器148可以是阻抗匹配電路。第二電源150可以是DC電源、脈衝DC電源、RF偏壓電源、脈衝RF源或偏壓電源、或這些或其他電源的組合。在一些實施例中，第二電源150可以是RF偏壓電源。基板支撐件104還可以包括一或更多個加熱元件，該加熱元件被配置為將基板加熱到處理溫度，該處理溫度可以在約25℃和約800℃之間或更高。
圖1的蓋組件106和基板支撐件104可以與任何用於電漿或熱處理的處理腔室一起使用。在操作中，處理腔室100可以提供對處理容積120中的電漿條件的即時(real-time)控制。基板103可以設置在基板支撐件104上，並且可將處理氣體根據任何期望的流動計劃使用入口114流過蓋組件106。氣體可以透過出口152離開處理腔室100。電力可以與氣體分配器112耦合以在處理容積120中建立電漿。在一些實施例中，可以使用第三電極124對基板施加電偏壓。
在對處理容積120中的電漿進行賦能時，可以在電漿和第一電極108之間建立電位差。還可以在電漿和第二電極122之間建立電位差。然後可以使用電子控制器134、140來調整由兩個調諧電路128和136表示的接地路徑的流動特性。可以將設定點傳送到第一調諧電路128和第二調諧電路136以提供對沉積速率和從中心到邊緣的電漿密度均勻性的獨立控制。在電子控制器都可以是可變電容的實施例中，電子感測器可以獨立地調節可變電容以最大化沉積速率和最小化厚度不均勻性。
調諧電路128、136中的每一個可以具有可變阻抗，該可變阻抗可以使用相應的電子控制器134、140進行調整。在電子控制器134、140是可變電容的情況下，可以選擇每個可變電容的電容範圍以及第一電感132A和第二電感132B的電感以提供阻抗範圍。該範圍可能取決於電漿的頻率和電壓特性，其可能在每個可變電容的電容範圍內具有最小值。因此，當第一電子控制器134的電容處於最小值或最大值時，第一調諧電路128的阻抗可能很高，從而導致在基板支撐件上具有最小的空中或橫向覆蓋的電漿形狀。當第一電子控制器134的電容接近使第一調諧電路128的阻抗最小化的值時，電漿的空中覆蓋範圍可以增長到最大值，有效地覆蓋基板支撐件104的整個工作區域。隨著第一電子控制器134的電容偏離最小阻抗設置，電漿形狀可能從腔室壁收縮並且基板支撐件的空中覆蓋可能下降。隨著第二電子控制器140的電容可以改變，第二電子控制器140可以具有類似的效果，增加和減少電漿在基板支撐件上方的空中覆蓋。
電子感測器130、138可用於在閉環中調諧相應的電路128、136。取決於所使用的感測器的類型，電流或電壓的設定點可以安裝在每個感測器中，並且感測器可以配備有控制軟體，該控制軟體確定對每個相應的電子控制器134、140的調整以最小化與設定點的偏差。因此，可以在處理期間選擇和動態控制電漿形狀。應當理解，雖然前面的討論是基於電子控制器134、140，它們可以是可變電容，但是任何具有可調特性的電子元件都可以用來為調諧電路128和136提供可調阻抗。
如前所述，雖然電漿處理腔室可用於膜處理的一或更多個態樣，但在一些實施例中，形成矽和鍺膜可不將電漿增強處理用於一些或所有操作，這可以提高所生產膜的共形性。在一些實施例中，本技術可以至少形成膜層而不產生電漿。 圖 2示出了根據本技術的一些實施例的處理方法200中的示例性操作。該方法可以在各種處理腔室中執行，包括上述處理腔室100，以及包括可以在其中執行操作的非電漿腔室的任何其他腔室。方法200可以包括在方法開始之前的一或更多個操作，包括前端處理、沉積、蝕刻、拋光、清潔或可以在所述操作之前執行的任何其他操作。所述方法可以包括多個可選操作，這些可選操作可以與根據本技術實施例的方法的一些實施例具體相關聯，也可以不具體相關聯。例如，描述了許多操作以提供更廣泛的所執行處理的範圍，但對於該技術而言不是關鍵的，或者可以透過如下文進一步討論的替代方法來執行。方法200可以描述在 圖 3A-3C中示意性地示出的操作，其圖示將結合方法200的操作進行描述。應當理解，附圖僅示出了部分示意圖，並且基板可以包含任意數量的具有如圖所示的各種特性和態樣的附加材料和特徵。
方法200可能涉及或可能不涉及將半導體結構開發到特定製造操作的可選操作。應當理解，方法200可以在任意數量的半導體結構或基板305上執行，如圖3A所示，包括可以在其上形成矽鍺材料的示例性結構。如圖3A所示，基板305可被處理以形成一或更多個凹槽或特徵，例如溝槽、孔或半導體處理中的任何其他結構。基板305可以是任何數量的材料(例如由矽或含矽材料、鍺、其他基板材料製成的基晶片或基板)，且可以是在半導體處理期間形成在基板上的一或更多種材料。例如，在一些實施例中，可以處理基板以包括一或更多種用於半導體處理的材料或結構。基板305可以是或包括介電材料(例如任何數量的材料的氧化物或氮化物)，且所形成的特徵或凹槽可以接近(access)一或更多種基础材料(underlying materials)310。材料310可以是金屬或在處理期間要接近的任何其他材料。例如，材料310可以是鈷、鎢或任何數量的其他金屬（包括過渡金屬）的金屬塞，其可以以任何結構形成。此外，在一些實施例中，凹槽可以包括襯墊315，其可以沿著基板305的側壁延伸。在一些實施例中，襯墊315可以是氧化物或氮化物襯墊，例如氧化矽、氮化矽，以及過渡金屬氮化物或氧化物。儘管圖中僅示出了一個特徵，但應理解，示例性結構可具有根據本技術實施例的沿結構定義的任意數量的特徵。
特徵的縱橫比，或特徵的深度相對於所形成的特徵的寬度或直徑的比例，可以大於或約2:1，並且可以大於或約3:1、大於或約4:1、大於或約5:1、大於或約6:1、大於或約7:1、大於或約8:1、大於或約9:1、大於或約10:1，或更多。電漿沉積層可能無法充分進入溝槽內的更深處，並且可能在特徵的頂部發生夾斷。然而，透過本技術生產的矽和鍺膜可以具有完全覆蓋結構的特徵。例如，沿著靠近結構頂部的側壁的膜的厚度和沿著靠近結構的底部的側壁的膜的厚度可以基本上相同，其中所生產的膜是基本上共形的。因此，在一些實施例中，沉積的膜的特徵可以在於沿特徵的側壁或基部或沿所形成的膜的任何兩個區域之間形成的厚度的共形性或相似性係大於或約80％。在一些實施例中，共形性可以大於或約85%、大於或約90%、大於或約92%、大於或約94%、大於或約96%、大於或約98%、或更高。因此，本技術可以生產矽鍺膜，該膜可以結合在許多半導體處理中，這些處理可以實現共形性，並且可以限制氣隙和空隙的形成。
如前所述，鍺可能不太可能在一些材料上形成，這可能會產生形成部分而不是共形覆蓋。例如，諸如可用於基板305或襯墊315中的介電材料可能會挑戰共形覆蓋，其中鍺可能更容易在其他鍺位點上成核，這可能導致覆蓋中的空隙。因此，本技術可形成矽或含矽材料的晶種層，其可改善鍺成核並增加共形覆蓋。
為了增加矽黏附和成核，在一些實施例中，方法200可以包括在可選操作205處的預處理。透過預處理基板的表面，可以透過沿著基板或可以在其上進行沉積的材料產生有利的終端來改進膜的黏附性。預處理可以是或包括熱處理，或者可以包括電漿增強處理。該處理可以包括輸送含氫前體、含氮前體或一些其他前體，它們可以流動以與基板上的暴露表面接觸或相互作用。示例性前體可以包括氫、氮、氨或其他含氫或含氮前體以及可以預處理基板的其他材料中的一或更多種的輸送。可以將一或更多種前體輸送到腔室的處理區域，並且可以形成電漿。基板可以與前體的電漿流出物接觸，並且可以產生有利的終端。不管襯墊315是否可以是或包括氧化物材料，由於在處理期間的某些點處暴露於大氣，許多材料可以另外包括表面氧化層。透過進行預處理，可以去除羥基末端或用更有利的含氮或含氫末端代替。
雖然預處理可以是或包括電漿增強操作，但在執行時，在一些實施例中，可以在保持半導體處理腔室的處理區域無電漿的同時執行沉積操作或形成操作。因此，在一些實施例中，該方法可以包括在預處理操作之後停止電漿形成。在一些實施例中，方法200的任何操作或其他提到的操作都可以透過電漿產生來執行，並且剩餘的操作可以作為熱處理來執行。在預處理期間，電漿功率可以保持足夠高以提供增加的自由基的生成和能量，這可以改善表面終端控制。例如，電漿可以以大於或約500W的功率產生，並且可以以大於或約600W、大於或約700W、大於或約800W、大於或約900W，大於或約1000W，或更高的功率產生。
在操作210，該方法可以包括將含矽前體提供到可以容納基板的半導體處理腔室的處理區域。處理腔室可以是與可以在其中執行預處理的腔室相同或不同的腔室。含矽前體可以流入處理區域以接觸基板以及(在生產時)經處理的表面。在操作215，可以沿著基板形成或沉積一層含矽材料，其可以是矽，包括非晶矽。如圖3B所示，含矽層320可以沿著基板的任何和/或所有暴露表面延伸，包括沿著襯墊材料315、基板材料305(當暴露時)，以及其他結合的材料(例如材料310)，其可以是在一些實施例中是金屬。該處理可以執行一段足以在整個表面上產生一定量的覆蓋的時間，這可以作為隨後的矽-鍺生長的晶種層。
在操作220，可以在產生晶種層的第一段時間之後發生，可以將含鍺前體提供給半導體處理腔室的處理區域。在操作225，含矽前體和含鍺前體可以在半導體處理腔室的處理區域內熱反應，這可以在基板上形成含矽和鍺層。如圖3C所示，矽-鍺材料325可以沿著含矽層320的暴露區域形成或沉積。這可以提供含鍺材料的更共形的生長，這可以限制任何氣隙或空隙的形成。儘管在本技術的一些實施例期間可以產生接縫330，但是該層可以基本上連續地穿過該特徵，並且可以形成最小或有限的氣隙。因為可以沿著結構形成具有較高鍺親和力的材料的晶種層，所以沿著基板的特徵的側壁可以產生無間隙覆蓋。
由於在一些實施例中進行反應，半導體處理腔室、基座或基板可維持在大於或約400°C的溫度，這可確保含矽前體和所述含鍺前體的分解，並且在一些實施例中，溫度可以保持在大於或約450°C、大於或約500°C、大於或約520°C、大於或約540°C的溫度、大於或約560°C、大於或約580°C、大於或約600°C或更高。
如前所述，可以在基板處理區域保持無電漿的同時執行一些或所有的形成操作。透過執行熱化學氣相沉積，可以產生更共形的材料形成。根據本技術的一些實施例，可在處理期間使用的含矽前體的非限制性實例可包括矽烷、乙矽烷、四氟化矽、四氯化矽、二氯矽烷、原矽酸四乙酯，以及可用於含矽膜的形成的任何其他含矽前體。含鍺前體可包括任何數量的鍺材料(例如鍺烷)、其他有機鍺前體(例如四甲基鍺、三丁基氫化鍺、三乙基鍺氫化物或三苯基氫化鍺、鹵素-鍺前體(例如氟化鍺)，或任何其他含鍺前體。可與前體一起流動的附加材料可以是或包括雙原子氫、氮、氬、氦或可與含矽前體和含鍺前體中的一者或兩者一起添加的任何數量的其他載氣。
在本技術的實施例中，材料層可以形成為任何厚度，儘管含矽層可以形成為減小的厚度(這可以確保鍺晶種的完全覆蓋)而不會很大程度上改變正產生的膜的整體的性質。例如，在一些實施例中，含矽層可以形成為小於或約20埃(Å)的厚度，並且可以形成為小於或約15埃、小於或約10埃、小於或約5埃或更小的厚度，例如幾個單層材料，這可以提供完整的表面覆蓋，同時限制對膜特性的影響。為了控制含矽層的形成，可以降低溫度，這可以控制膜的形成速率。例如，雖然可以使用任何前面提到的溫度，但是透過在例如低於或約500℃的溫度下進行含矽層沉積，可以更緩慢地形成含矽層。在本技術的一些實施例中，可以產生含矽層的第一段時間可以小於或約60秒，並且可以小於或約50秒，小於或約40秒，小於或約30秒，小於或約20秒、小於或約10秒、或更少。
在第一段時間之後，可以將含鍺前體提供給處理區域。含矽前體的流動可以在含鍺前體的輸送期間保持，或者可以改變，例如透過增加或降低流速。例如，雖然含矽前體的流動可以在第一段時間之後繼續，但可以簡單地將含鍺前體添加到含矽前體的流動中。此外，在一些實施例中，可以在提供含鍺前體時增加或減少含矽前體的流速。例如，可以提供含鍺前體的最小流速以確保在沉積期間實現充分的形成和共形。然而，例如當尋求以較低鍺摻入為特徵的膜時，可增加含矽前體的流速，這可進一步稀釋含鍺前體。這可以允許晶種或起始層的受控生長，同時還提供對在膜中摻入的鍺的控制。因此，在本技術的一些實施例中，鍺濃度可以被控制為小於、大於或約5%，並且可以被控制為大於或約10%、大於或約15%、大於或約20%、大於或約25%、大於或約30%、大於或約35%、大於或約40%或更高。
當執行預處理操作時，例如電漿預處理，可以在熱沉積操作之前調整其他腔室條件。例如，在電漿預處理期間，可以在處理區域中保持相對較低的壓力，這可以增加電漿流出物的平均自由路徑，並有助於輸送到更高縱橫比的結構中。然而，在電漿處理之後，在一些實施例中可以增加用於熱沉積操作的壓力，其可以包括輸送含矽前體或含鍺前體中的一者或兩者，例如在形成晶種層或塊體層中的一者或兩者的過程中。在熱沉積期間增加壓力可以幫助確保非電漿增強的前體可以進入更高縱橫比的結構，並在可能尋求沉積的所有表面上提供足夠的材料通量。因此，在一些實施例中，預處理操作期間的壓力可維持在小於或約12托，並且可維持在小於或約10托、小於或約8托、小於或約6托，小於或約4托，小於或約2托，或更少。在任一沉積前體的輸送期間，或在操作210至操作225的一些或全部期間，壓力可增加到大於或約10托，並且可增加至大於或約50托、大於或約100托、大於或約150托、大於或約200托、大於或約250托、大於或約300托、大於或約350托、大於或約400托或更高。
類似地，在一些實施例中，在預處理操作期間，例如電漿預處理，基板可以在半導體處理腔室內保持在距面板第一距離處，然後在沉積操作期間移動到距面板第二距離處。例如，因為電漿的產生可能發生在處理腔室的處理區域中，所以基板可以與面板保持一定距離以促進電漿的產生，以及促進處理區域內的橫向或徑向流動，例如在較低的處理壓力下。在預處理之後，在一些實施例中，基板可以重新定位，靠近或遠離面板。例如，在一些實施例中，可以將基板移動到更靠近面板，這可以促進沉積以及促進在整個基板上形成的結構內的流動。這可以限制處理腔室內的溫度波動，並確保可以沿著特徵更共形地進行沉積。透過根據本技術的實施例執行矽-鍺沉積，可以在任意數量的高縱橫比特徵上產生共形覆蓋。
在前面的描述中，為了解釋的目的，已經闡述了許多細節以便提供對本技術的各種實施例的理解。然而，對於所屬技術領域中具有通常知識者來說顯而易見的是，某些實施例可以在沒有這些細節中的一些的情況下或具有附加細節的情況下實施。
已經揭示了幾個實施例，所屬技術領域中具有通常知識者將認識到，在不背離實施例的精神的情況下，可以使用各種修改、替代構造和等效物。此外，為了避免不必要地混淆本技術，沒有描述許多眾所周知的過程和元件。因此，以上描述不應被視為限制本技術的範圍。
在提供值範圍的情況下，應當理解，每個中間值(除非上下文另有明確規定，否則是到下限單位的最小分數)，該範圍的上限和下限之間的中間值也特別是披露。包含任何規定值或規定範圍內的未規定中間值與該規定範圍內的任何其他規定或中間值之間的任何更窄範圍。這些較小範圍的上限和下限可以獨立地包括在該範圍內或排除在該範圍內，並且每個範圍(其中限制之一者有、兩者皆無或兩者皆有包括在較小的範圍內者)也包括在該技術內，而受制於任何明確排除的限制規定的範圍。如果所述範圍包括限制的一者或兩者，則還包括排除其中一個或兩個限制的那種範圍。
如本文和所附請求項中使用的，單數形式「一」和「該」包括複數參考，除非上下文另有明確規定。因此，例如，提及「前體」包括複數個這樣的前體，提及「層」包括提及所屬技術領域具有通常知識者已知的一者或更多個突起及其等效物，等等。
此外，當在本說明書和下文中使用詞語「包含」、「包括」、「含」、和「包括」時，請求項旨在指定所述特徵、整數、組件或操作的存在，但不排除存在或添加一或更多個其他特徵、整數、組件、操作、動作或群組。
100:處理腔室 102:腔室主體 104:基板支撐件 120:處理容積 106:蓋組件 126:開口 103:基板 105:表面 145:箭頭 147:軸線 144:軸 111:電漿分佈調製器 108:第一電極 110a、110b:隔離器 112:氣體分配器 118:孔 142:第一電源 128:第一調諧電路 130:第一電子感測器 134:第一電子控制器 132:電感 132A:第一電感 132B:第二電感 122:第二電極 146:導管 136:第二調諧電路 138:第二電子感測器 140:第二電子控制器 124:第三電極 150:第二電源 148:濾波器 114:入口 152:出口 200:處理方法 305:基板 310:材料 315:襯墊 205:操作 210:操作 215:操作 220:操作 225:操作 320:含矽層 325:矽-鍺材料 330:接縫
可以透過參考說明書的其餘部分和附圖來實現對所揭示技術的性質和優點的進一步理解。
圖1示出了根據本技術的一些實施例的示例性電漿系統的示意性截面視圖。
圖2示出了根據本技術的一些實施例的半導體處理方法中的操作。
圖3A-3C示出了根據本技術的一些實施例生產的其中包括材料層的示例性示意性橫截面結構。
包括若干附圖作為示意圖。應當理解，這些圖是為了說明的目的，並且不被認為是按比例的，除非特別說明是按比例的。此外，作為示意圖，提供這些圖是為了幫助理解，並且可能不包括與現實表示相比的所有態樣或資訊，並且可能包括用於說明目的的誇大材料。
在附圖中，相似的部件和/或特徵可以具有相同的元件符號。此外，相同類型的各種部件可以透過在元件符號後加上區分相似部件的字母來區分。如果說明書中僅使用了第一個元件符號，則說明適用於任何一個具有相同第一個元件符號的類似部件，而與字母無關。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:處理方法
205:操作
210:操作
215:操作
220:操作
225:操作

Claims (20)

  1. 一種半導體處理方法，包括以下步驟： 向一半導體處理腔室的一處理區域提供一含矽前體，其中一基板設置在該半導體處理腔室的該處理區域內； 在該基板上沉積一含矽材料； 在一第一段時間之後，向該半導體處理腔室的該處理區域提供一含鍺前體； 在大於或約400°C的一溫度下使該含矽前體和該含鍺前體進行熱反應；和 在該基板上形成一含矽和鍺層。
  2. 如請求項1所述的半導體處理方法，其中，在該基板上形成該含矽和鍺層的同時，保持該半導體處理腔室的該處理區域無電漿。
  3. 如請求項1所述的半導體處理方法，其中，該第一段時間小於或約60秒。
  4. 如請求項1所述的半導體處理方法，還包括以下步驟： 在提供該含鍺前體時增加該含矽前體的一流速。
  5. 如請求項1所述的半導體處理方法，其中，使該含矽前體和該含鍺前體在大於或約500℃的一溫度下進行熱反應。
  6. 如請求項1所述的半導體處理方法，其中在提供該含矽前體之前，還包括： 形成一處理前體的一電漿；和 使該基板與該處理前體的電漿流出物接觸。
  7. 如請求項6所述的半導體處理方法，其中該處理前體包括一含氫前體或一含氮前體中的至少一種。
  8. 如請求項6所述的半導體處理方法，還包括： 在向該處理區域提供該含矽前體之前停止該電漿的形成。
  9. 如請求項6所述的半導體處理方法，還包括： 在向該處理區域提供該含矽前體之前或同時增加該半導體處理腔室內的一壓力。
  10. 如請求項6所述的半導體處理方法，還包括以下步驟： 在向該處理區域提供該含矽前體之前或同時減小該基板和該半導體處理腔室內的一面板之間的一距離。
  11. 一種半導體處理方法，包括以下步驟： 形成一處理前體的一電漿； 使一基板與該處理前體的電漿流出物接觸，其中該基板設置在一半導體處理腔室的一處理區域內； 向該半導體處理腔室的該處理區域提供一含矽前體； 隨後向該半導體處理腔室的該處理區域提供一含鍺前體； 在該半導體處理腔室的該處理區域內使該含矽前體和該含鍺前體反應；和 在該基板上形成一含矽和鍺層。
  12. 如請求項11所述的半導體處理方法，其中，在提供該含矽前體和提供該含鍺前體的同時，該半導體處理腔室的該處理區域保持無電漿。
  13. 如請求項11所述的半導體處理方法，還包括以下步驟： 在提供該含鍺前體的同時保持該含矽前體的輸送。
  14. 如請求項11所述的半導體處理方法，其中在提供該含矽前體之後至少約5秒之後提供該含鍺前體。
  15. 如請求項11所述的半導體處理方法，還包括以下步驟： 在提供該含鍺前體時增加該含矽前體的一流速。
  16. 如請求項11所述的半導體處理方法，其中該半導體處理方法在該處理區域內大於或約400℃的一溫度下進行。
  17. 如請求項11所述的半導體處理方法，還包括以下步驟： 在向該處理區域提供該含矽前體之前或同時增加該半導體處理腔室內的一壓力。
  18. 一種半導體處理方法，包括以下步驟： 形成一處理前體的一電漿； 使一基板與該處理前體的電漿流出物接觸，其中該基板設置在一半導體處理腔室的一處理區域內； 向該半導體處理腔室的該處理區域提供一含矽前體； 在該基板上形成含矽材料的一層； 在一第一段時間之後，向該半導體處理腔室的該處理區域提供一含鍺前體； 在該半導體處理腔室的該處理區域內使該含矽前體和該含鍺前體反應；和 在覆蓋含矽材料的該層的該基板上形成一含矽和鍺層。
  19. 如請求項18所述的半導體處理方法，其中，在提供該含矽前體和提供該含鍺前體的同時，該半導體處理腔室的該處理區域保持無電漿。
  20. 如請求項18所述的半導體處理方法，其中，該第一段時間小於或約60秒。
TW111118653A 2021-05-19 2022-05-19 矽鍺的熱沉積 TWI809877B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/324,352 US11830734B2 (en) 2021-05-19 2021-05-19 Thermal deposition of silicon-germanium
US17/324,352 2021-05-19

Publications (2)

Publication Number Publication Date
TW202305164A true TW202305164A (zh) 2023-02-01
TWI809877B TWI809877B (zh) 2023-07-21

Family

ID=84103137

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111118653A TWI809877B (zh) 2021-05-19 2022-05-19 矽鍺的熱沉積

Country Status (6)

Country Link
US (1) US11830734B2 (zh)
JP (1) JP2024519097A (zh)
KR (1) KR20240009985A (zh)
CN (1) CN117441224A (zh)
TW (1) TWI809877B (zh)
WO (1) WO2022245903A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041170B2 (en) 1999-09-20 2006-05-09 Amberwave Systems Corporation Method of producing high quality relaxed silicon germanium layers
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
KR20070037503A (ko) 2004-07-15 2007-04-04 아익스트론 아게 실리콘 및 게르마늄을 포함하는 층들의 증착 방법
US8821635B2 (en) 2004-09-14 2014-09-02 Arizona Board Of Regents On Behalf Of Arizona State University Method for growing Si-Ge semiconductor materials and devices on substrates
JP4970267B2 (ja) 2004-09-14 2012-07-04 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ 珪素およびゲルマニウムの核原子付き水素化合物、および同化合物の合成法
US9117668B2 (en) 2012-05-23 2015-08-25 Novellus Systems, Inc. PECVD deposition of smooth silicon films
JP6585551B2 (ja) * 2016-06-15 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US20190081155A1 (en) * 2017-09-13 2019-03-14 Globalfoundries Inc. Nanosheet transistor with improved inner spacer
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10964536B2 (en) 2019-02-06 2021-03-30 Micron Technology, Inc. Formation of an atomic layer of germanium in an opening of a substrate material having a high aspect ratio
WO2021096914A1 (en) * 2019-11-12 2021-05-20 Applied Materials, Inc. Reduced hydrogen deposition processes

Also Published As

Publication number Publication date
JP2024519097A (ja) 2024-05-08
KR20240009985A (ko) 2024-01-23
CN117441224A (zh) 2024-01-23
US20220375750A1 (en) 2022-11-24
WO2022245903A1 (en) 2022-11-24
US11830734B2 (en) 2023-11-28
TWI809877B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
US11939674B2 (en) Methods to reduce material surface roughness
US11615966B2 (en) Flowable film formation and treatments
TWI809877B (zh) 矽鍺的熱沉積
TWI794691B (zh) 高硼含量硬遮罩材料及其形成方法
US20240332001A1 (en) Atomic layer deposition of silicon-carbon-and-nitrogen-containing materials
US20230051200A1 (en) Seam-free gapfill deposition
US20230050255A1 (en) Seam removal in high aspect ratio gap-fill
TWI806337B (zh) 低k碳氮化硼薄膜
TWI817522B (zh) 用於遮罩圖案化的氮化硼
TWI809674B (zh) 經摻雜的氧化矽的熱沉積
US20240234128A1 (en) Directional selective fill for silicon gap fill processes
US20230360903A1 (en) Large area gapfill using volumetric expansion
US20240331975A1 (en) Densified seam-free silicon gap fill processes
TWI790736B (zh) 單腔室流動膜的形成和處理
US11862458B2 (en) Directional selective deposition
TW202410123A (zh) 低溫碳隙填充
JP2024536773A (ja) 六方晶窒化ホウ素堆積