CN117441224A - 硅锗的热沉积 - Google Patents

硅锗的热沉积 Download PDF

Info

Publication number
CN117441224A
CN117441224A CN202280040674.7A CN202280040674A CN117441224A CN 117441224 A CN117441224 A CN 117441224A CN 202280040674 A CN202280040674 A CN 202280040674A CN 117441224 A CN117441224 A CN 117441224A
Authority
CN
China
Prior art keywords
silicon
containing precursor
semiconductor processing
germanium
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280040674.7A
Other languages
English (en)
Inventor
王慧圆
S·S·罗伊
A·B·玛里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN117441224A publication Critical patent/CN117441224A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

半导体处理的示例性方法可以包括向半导体处理腔室的处理区域提供含硅前驱物。基板可以设置在半导体处理腔室的处理区域内。所述方法可以包括在基板上沉积含硅材料。在第一时间段之后，所述方法可以包括向半导体处理腔室的处理区域提供含锗前驱物。所述方法可以包括使含硅前驱物和含锗前驱物在大于或约400℃的温度下进行热反应。所述方法可以包括在基板上形成含硅和锗的层。

Description

硅锗的热沉积
相关申请的交叉引用
本申请要求于2021年5月19日提交的题为“THERMAL DEPOSITION OF SILICON-GERMANIUM(硅锗的热沉积)”的美国专利申请第17/324,352号的权益和优先权，所述申请的全部内容通过引用并入本文。
技术领域
本技术涉及用于半导体处理的方法和部件。更具体地，本技术涉及用于生产用于半导体结构的硅锗膜的系统和方法。
背景技术
集成电路通过在基板表面上产生复杂图案化材料层的工艺而成为可能。在基板上产生图案化材料需要受控方法来形成和去除材料。随着器件大小的不断减小，结构的深宽比可能会增加，并且在处理操作期间保持这些结构的尺寸可能会受到挑战。开发可具有足够的跨特征共形性的材料可能会变得更加困难。此外，随着在处理期间被图案化的材料层数量不断增加，生产对其他暴露材料具有更高去除选择性的材料以及保持材料特性正成为更大的挑战。
因此，需要可用于生产高质量器件和结构的改进系统和方法。本技术解决了这些和其他需求。
发明内容
半导体处理的示例性方法可以包括向半导体处理腔室的处理区域提供含硅前驱物。基板可以设置在半导体处理腔室的处理区域内。所述方法可以包括在基板上沉积含硅材料。在第一时间段之后，所述方法可以包括向半导体处理腔室的处理区域提供含锗前驱物。所述方法可以包括使含硅前驱物和含锗前驱物在大于或约400℃的温度下热反应。所述方法可以包括在基板上形成含硅和锗的层。
在一些实施例中，在基板上形成含硅和锗的层的同时，半导体处理腔室的处理区域可以保持无等离子体。第一时间段可以是小于或约60秒。所述方法可以包括在提供含锗前驱物时增加含硅前驱物的流速。含硅前驱物和含锗前驱物的热反应可以在大于或约500℃的温度下执行。在提供含硅前驱物之前，所述方法可以包括形成处理前驱物的等离子体。所述方法可以包括使基板与处理前驱物的等离子体流出物接触。处理前驱物可以包括含氢前驱物或含氮前驱物中的至少一者。所述方法可以包括在向处理区域提供含硅前驱物之前停止等离子体的形成。所述方法可以包括在向处理区域提供含硅前驱物之前或同时增加半导体处理腔室内的压力。所述方法可以包括在向处理区域提供含硅前驱物之前或同时减小半导体处理腔室内的基板和面板之间的距离。
本技术的一些实施例可以涵盖半导体处理方法。所述方法可以包括形成处理前驱物的等离子体。所述方法可以包括使基板与处理前驱物的等离子体流出物接触。基板可以设置在半导体处理腔室的处理区域内。所述方法可以包括向半导体处理腔室的处理区域提供含硅前驱物。所述方法可以包括随后向半导体处理腔室的处理区域提供含锗前驱物。所述方法可以包括在半导体处理腔室的处理区域内使含硅前驱物和含锗前驱物反应。所述方法可以包括在基板上形成含硅和锗的层。
在一些实施例中，在提供含硅前驱物和提供含锗前驱物的同时，半导体处理腔室的处理区域可以保持无等离子体。所述方法可以包括在提供含锗前驱物的同时保持含硅前驱物的输送。可以在提供含硅前驱物之后至少约5秒后提供含锗前驱物。所述方法可以包括在提供含锗前驱物时增加含硅前驱物的流速。可以在大于或约400℃的处理区域内的温度下执行半导体处理方法。所述方法可以包括在向处理区域提供含硅前驱物之前或同时增加半导体处理腔室内的压力。
本技术的一些实施例可以涵盖半导体处理方法。所述方法可以包括形成处理前驱物的等离子体。所述方法可以包括使基板与处理前驱物的等离子体流出物接触。基板可以设置在半导体处理腔室的处理区域内。所述方法可以包括向半导体处理腔室的处理区域提供含硅前驱物。所述方法可以包括在基板上形成含硅材料的层。所述方法可以包括，在第一时间段之后，向半导体处理腔室的处理区域提供含锗前驱物。所述方法可以包括在半导体处理腔室的处理区域内使含硅前驱物和含锗前驱物反应。所述方法可以包括在基板上形成上覆于含硅材料的层的含硅和锗的层。在一些实施例中，在提供含硅前驱物和提供含锗前驱物的同时，半导体处理腔室的处理区域可以保持无等离子体。第一时间段可以是小于或约60秒。
这种技术可以提供优于传统系统和技术的许多好处。例如，本技术的实施例可以产生适用于许多基板特征的共形材料。此外，本技术可以生产用于插塞和间隙填充应用以及更均匀沉积可能对其有益的任何其他应用的硅锗膜。结合以下描述和附图更详细地描述这些和其他实施例以及它们的优点和特征中的许多优点和特征。
附图说明
可以通过参考说明书的其余部分和附图来实现对本公开技术的性质和优点的进一步理解。
图1示出了根据本技术的一些实施例的示例性等离子体系统的示意性截面视图。
图2示出了根据本技术的一些实施例的半导体处理方法中的操作。
图3A-3C示出了根据本技术的一些实施例生产的其中包括材料层的示例性示意性横截面结构。
附图中的若干附图被包括作为示意图。应当理解，附图是为了说明的目的，并且除非特别说明是按比例的，否则不应被认为是按比例的。此外，作为示意图，提供附图是为了帮助理解，并且可能不包括与现实表示相比的所有方面或信息，并且可能包括用于说明目的的夸大材料。
在附图中，相似的部件和/或特征可以具有相同的附图标记。此外，相同类型的各种部件可以通过在附图标记后加上区分相似部件的字母来加以区分。如果说明书中仅使用了第一附图标记，则说明适用于具有相同第一附图标记的类似部件中的任何一者，而与字母无关。
具体实施方式
随着器件大小继续缩小，许多材料层的厚度和大小可以减小以缩放器件。深宽比也可以增加，并且可以执行更有选择性的材料形成。这些材料可用于间隙填充和其他沉积操作以分离和/或保护其他材料。此外，随着待处理表面上的材料数量可能增加，可以使用更新的材料来增加后续去除或处理期间的选择性。作为一个非限制性示例，硅锗可以在应用中用作更传统的氧化硅或其他间隙填充材料的替代物。然而，掺入锗可能会挑战沿各种器件结构的共形形成的产生。
传统技术一直难以生产可以符合器件结构的含锗材料。例如，硅锗的毯式沉积可能会导致正在生产的器件中产生气隙和空隙，这些器件可包括沟槽、插塞或由增加的深宽比表征的其他结构。此外，由于与锗相关的几个方面，锗的共形形成可能会受到挑战。例如，与硅相比，锗可由较低的熔点和较不热稳定的形成表征。此外，锗材料可能不太可能在某些结构上成核。例如，锗可能对某些材料比其他材料具有更高的亲和力，这可能在沉积期间导致岛状形成。这可能会限制共形形成，并可能在覆盖范围内产生额外的空隙和间隙。因此，许多传统技术在结合硅锗膜的能力上受到限制。
本技术通过执行覆盖在材料的种晶层上的热基材料沉积来克服这些问题，硅锗可以更容易共形地形成在所述材料的种晶层上。通过在产生种晶层或起始层之后执行热反应以产生硅锗，本技术可以允许改进的含锗膜覆盖率，这可以在任何数量的半导体结构上提供共形生长。尽管剩余的公开内容将例行地识别利用本公开技术的特定沉积工艺，并且将描述一种类型的半导体处理腔室，但将容易理解，所描述的工艺可以在任何数量的半导体处理腔室中执行。因此，不应认为本技术仅限于与这些特定的沉积工艺或腔室一起使用。在描述根据本技术的半导体处理方法之前，本公开将讨论可用于执行根据本技术的实施例的工艺的一种可能的腔室。
图1示出了根据本技术的一些实施例的示例性处理腔室100的截面视图。图中可以图示结合本技术的一个或多个方面的系统的概览，和/或所述系统可以被具体配置为执行根据本技术的实施例的一个或多个操作。腔室100的附加细节或所执行的方法可在下文进一步描述。根据本技术的一些实施例，腔室100可用于形成膜层，但应理解，方法可类似地在可发生膜形成的任何腔室中执行。处理腔室100可包括腔室主体102、设置在腔室主体102内部的基板支撑件104、以及与腔室主体102耦合并将基板支撑件104封闭在处理容积120中的盖组件106。可以通过开口126将基板103提供到处理容积120，开口126可以常规地使用狭缝阀或门密封以用于处理。在处理期间，基板103可以安置在基板支撑件的表面105上。如箭头145所示，基板支撑件104可以沿轴线147旋转，基板支撑件104的轴144可以位于轴线147上。替代地，可在沉积工艺期间根据需要提升基板支撑件104以旋转。
等离子体分布调制器111可设置在处理腔室100中以控制设置在基板支撑件104上的整个基板103上的等离子体分布。等离子体分布调制器111可以包括第一电极108，第一电极108可以邻近腔室主体102设置，并且可以将腔室主体102与盖组件106的其他部件分开。第一电极108可以是盖组件106的一部分，或者可以是单独的侧壁电极。第一电极108可以是环形或环状构件，并且可以是环电极。第一电极108可以是在围绕处理容积120的处理腔室100的圆周周围的连续环，或者如果需要可以在选定位置处不连续。第一电极108也可以是穿孔电极(诸如穿孔环或网状电极)，或者可以是板电极，诸如例如，二次气体分配器。
一个或多个隔离器110a、110b可以是介电材料，诸如陶瓷或金属氧化物，例如氧化铝和/或氮化铝，一个或多个隔离器110a、110b可以接触第一电极108并且将第一电极108与气体分配器112和腔室主体102进行电分离和热分离。气体分配器112可以限定用于将处理前驱物分配到处理容积120中的孔118。气体分配器112可与第一电功率源142耦合，第一电功率源142诸如RF发生器、RF电源、DC电源、脉冲DC电源、脉冲RF电源或可与处理腔室耦合的任何其他电源。在一些实施例中，第一电功率源142可以是RF电源。
气体分配器112可以是导电气体分配器或非导电气体分配器。气体分配器112也可以由导电和非导电部件形成。例如，气体分配器112的主体可以是导电的，而气体分配器112的面板可以是不导电的。气体分配器112可以诸如由如图1所示的第一电功率源142供电，或者在一些实施例中，气体分配器112可以与接地耦合。
第一电极108可以与可以控制处理腔室100的接地路径的第一调谐电路128耦合。第一调谐电路128可以包括第一电子传感器130和第一电子控制器134。第一电子控制器134可以是或包括可变电容器或其他电路元件。第一调谐电路128可以是或包括一个或多个电感器132。第一调谐电路128可以是在处理期间在处理容积120中存在的等离子体条件下实现可变或可控阻抗的任何电路。在所示的一些实施例中，第一调谐电路128可以包括并联耦合在接地和第一电子传感器130之间的第一电路支路和第二电路支路。第一电路支路可以包括第一电感器132A。第二电路支路可以包括与第一电子控制器134串联耦合的第二电感器132B。第二电感器132B可以设置在第一电子控制器134与将第一电路支路和第二电路支路两者都连接到第一电子传感器130的节点之间。第一电子传感器130可以是电压或电流传感器并且可以与第一电子控制器134耦合，第一电子控制器134可以提供对处理容积120内的等离子体条件的一定程度的闭环控制。
第二电极122可以与基板支撑件104耦合。第二电极122可嵌入基板支撑件104内或与基板支撑件104的表面耦合。第二电极122可以是板、穿孔板、网、丝网或导电元件的任何其他分布式布置。第二电极122可以是调谐电极，并且可以通过例如设置在基板支撑件104的轴144中的导管146与第二调谐电路136耦合，导管146例如是具有选定电阻(诸如50欧姆)的电缆。第二调谐电路136可以具有第二电子传感器138和第二电子控制器140，第二电子控制器140可以是第二可变电容器。第二电子传感器138可以是电压或电流传感器，并且可以与第二电子控制器140耦合以提供对处理容积120中的等离子体条件的进一步控制。
可以是偏压电极和/或静电吸附电极的第三电极124可以与基板支撑件104耦合。第三电极可以通过滤波器148与第二电功率源150耦合，滤波器148可以是阻抗匹配电路。第二电功率源150可以是DC功率、脉冲DC功率、RF偏压功率、脉冲RF源或偏压功率、或这些或其他电源的组合。在一些实施例中，第二电功率源150可以是RF偏压电源。基板支撑件104还可以包括一个或多个加热元件，所述一个或多个加热元件被配置为将基板加热到处理温度，所述处理温度可以在约25℃和约800℃之间或更高。
图1的盖组件106和基板支撑件104可以与任何用于等离子体或热处理的处理腔室一起使用。在操作中，处理腔室100可以提供对处理容积120中的等离子体条件的实时控制。基板103可以设置在基板支撑件104上，并且可将处理气体根据任何期望的流动计划使用入口114流过盖组件106。气体可以通过出口152离开处理腔室100。电力可以与气体分配器112耦合以在处理容积120中建立等离子体。在一些实施例中，可以使用第三电极124对基板施加电偏压。
在对处理容积120中的等离子体进行激励时，可以在等离子体和第一电极108之间建立电位差。还可以在等离子体和第二电极122之间建立电位差。然后可以使用电子控制器134、140来调整由两个调谐电路128和136表示的接地路径的流动特性。可以将设定点传送到第一调谐电路128和第二调谐电路136以提供对沉积速率和对从中心到边缘的等离子体密度均匀性的独立控制。在两个电子控制器都可以是可变电容器的实施例中，电子传感器可以调节可变电容器以独立地最大化沉积速率和最小化厚度不均匀性。
调谐电路128、136中的每一者可以具有可变阻抗，所述可变阻抗可以使用相应的电子控制器134、140进行调整。在电子控制器134、140是可变电容器的情况下，可以选择可变电容器中的每一者的电容范围以及第一电感器132A和第二电感器132B的电感以提供阻抗范围。此范围可能取决于等离子体的频率和电压特性，其可在每个可变电容器的电容范围内具有最小值。因此，当第一电子控制器134的电容处于最小值或最大值时，第一调谐电路128的阻抗可能很高，从而导致在基板支撑件上具有最小的空中或横向覆盖率的等离子体形状。当第一电子控制器134的电容接近使第一调谐电路128的阻抗最小化的值时，等离子体的空中覆盖率可以增长到最大值，从而有效地覆盖基板支撑件104的整个工作区域。随着第一电子控制器134的电容偏离最小阻抗设置，等离子体形状可能从腔室壁收缩并且基板支撑件的空中覆盖率可能下降。第二电子控制器140可以具有类似的效果，随着第二电子控制器140的电容可以改变而增加和减少等离子体在基板支撑件上方的空中覆盖率。
电子传感器130、138可用于在闭环中调谐相应的电路128、136。取决于所使用的传感器的类型，电流或电压的设定点可以安装在每个传感器中，并且传感器可以配备有控制软件，所述控制软件确定对每个相应的电子控制器134、140的调整以最小化与设定点的偏差。因此，可以在处理期间选择和动态控制等离子体形状。应当理解，虽然前面的讨论是基于可以是可变电容器的电子控制器134、140，但是任何具有可调特性的电子部件都可以用来为调谐电路128和136提供可调阻抗。
如先前所讨论，虽然等离子体处理腔室可用于膜处理的一个或多个方面，但在一些实施例中，形成硅和锗的膜可不将等离子体增强工艺用于操作中的一些或所有操作，这可以提高所生产膜的共形性。在一些实施例中，本技术可以至少在不产生等离子体的情况下形成膜层。图2示出了根据本技术的一些实施例的处理方法200中的示例性操作。所述方法可以在各种处理腔室中执行，所述处理腔室包括上述处理腔室100，以及包括可以在其中执行操作的非等离子体腔室的任何其他腔室。方法200可以包括在方法开始之前的一个或多个操作，包括前端处理、沉积、蚀刻、抛光、清洁或可以在所述操作之前执行的任何其他操作。所述方法可以包括多个可选操作，这些可选操作可以与或可以不与根据本技术实施例的方法的一些实施例具体相关联。例如，描述了操作中的许多操作以便提供所执行工艺的更广泛范围，但对于本技术而言不是关键的，或者可以通过如下文进一步讨论的替代方法来执行。方法200可以描述在图3A-3C中示意性地示出的操作，其图示将结合方法200的操作进行描述。应当理解，附图仅示出了部分示意图，并且基板可以包含任意数量的具有如图所示的各种特性和方面的附加材料和特征。
方法200可能涉及或可能不涉及将半导体结构开发到特定制造操作的可选操作。应当理解，方法200可以在任意数量的半导体结构或基板305上执行，如图3A所示，包括可以在其上形成硅锗材料的示例性结构。如图3A所示，基板305可被处理以形成一个或多个凹槽或特征，诸如沟槽、孔或半导体处理中的任何其他结构。基板305可以是任何数量的材料，诸如由硅或含硅材料、锗、其他基板材料制成的基底晶片或基板，以及可以在半导体处理期间形成为上覆于基板的一种或多种材料。例如，在一些实施例中，可以处理基板以包括用于半导体处理的一种或多种材料或结构。基板305可以是或包括介电材料，诸如任何数量的材料的氧化物或氮化物，并且所形成的特征或凹槽可以提供对一种或多种下覆材料310的通道。材料310可以是金属或在处理期间要接近的任何其他材料。例如，材料310可以是钴、钨或任何数量的其他金属(包括过渡金属)的金属塞，其可以以任何结构形成。此外，在一些实施例中，凹槽可以包括衬垫315，衬垫315可以沿着基板305的侧壁延伸。在一些实施例中，衬垫315可以是氧化物或氮化物衬垫，诸如氧化硅、氮化硅，以及过渡金属氮化物或氧化物。尽管图中仅示出了一个特征，但应理解，示例性结构可具有根据本技术实施例的沿结构限定的任意数量的特征。
特征的深宽比，或特征的深度相对于所形成的特征的宽度或直径的比例，可以是大于或约2:1，并且可以是大于或约3:1、大于或约4:1、大于或约5:1、大于或约6:1、大于或约7:1、大于或约8:1、大于或约9:1、大于或约10:1，或更大。等离子体沉积的层可能无法充分进入沟槽内的更深处，并且可能在特征的顶部发生夹断。然而，通过本技术生产的硅和锗膜可以由整个结构的完全覆盖表征。例如，沿着靠近结构顶部的侧壁的膜的厚度和沿着靠近结构的底部的侧壁的膜的厚度可以基本上相同，其中所生产的膜是基本上共形的。因此，在一些实施例中，沉积的膜可由沿特征的侧壁或基部或沿所形成的膜的任何两个区域之间形成的厚度的共形性或相似性为大于或约80％表征。在一些实施例中，共形性可以是大于或约85％、大于或约90％、大于或约92％、大于或约94％、大于或约96％、大于或约98％、或更高。因此，本技术可以生产硅锗膜，所述硅锗膜可以结合在许多半导体工艺中，这些工艺可以实现共形性，并且可以限制气隙和空隙的形成。
如先前所解释，锗可能不太可能在一些材料上形成，这可能会产生形成片段而不是共形覆盖。例如，诸如可用于基板305或衬垫315中的介电材料可能会挑战共形覆盖，其中锗可能更容易在其他锗位点上成核，这可能导致覆盖中的空隙。因此，本技术可形成硅或含硅材料的种晶层，这可改善锗成核并增加共形覆盖率。
为了增加硅粘附和成核，在一些实施例中，方法200可以包括在可选操作205处的预处理。通过预处理基板的表面，可以通过沿着可以在其上进行沉积的基板或材料产生有利的封端来改进膜的粘附性。预处理可以是或包括热处理，或者可以包括等离子体增强工艺。所述处理可以包括输送含氢前驱物、含氮前驱物或一些其他前驱物，它们可以流动以与基板上的暴露表面接触或相互作用。示例性前驱物可以包括对氢、氮、氨或其他含氢或含氮前驱物以及可以预处理基板的其他材料中的一种或多种的输送。可以将一种或多种前驱物输送到腔室的处理区域，并且可以形成等离子体。基板可以与前驱物的等离子体流出物接触，并且可以产生有利的封端。不管衬垫315是否可以是或包括氧化物材料，由于在处理期间的某些点处暴露于大气，许多材料可以另外包括表面氧化层。通过执行预处理，可以去除羟基封端或用更有利的含氮或含氢封端代替羟基封端。
虽然预处理可以是或包括等离子体增强操作，但在执行时，在一些实施例中，可以在保持半导体处理腔室的处理区域无等离子体的同时执行沉积操作或形成操作。因此，在一些实施例中，所述方法可以包括在预处理操作之后停止等离子体形成。在一些实施例中，方法200的任何操作可以不在具有等离子体产生的情况下执行，或方法200的其他提到的操作可以在具有等离子体产生的情况下执行，并且剩余的操作可以作为热处理来执行。在预处理期间，等离子体功率可以保持足够高以提供增加的自由基的生成和能量，这可以改善表面封端控制。例如，等离子体可以以大于或约500W的功率产生，并且可以以大于或约600W、大于或约700W、大于或约800W、大于或约900W、大于或约1000W，或更高的功率产生。
在操作210处，所述方法可以包括将含硅前驱物提供到可以容纳基板的半导体处理腔室的处理区域。处理腔室可以是与可以在其中执行预处理的腔室相同或不同的腔室。在生产基板时，含硅前驱物可以流入处理区域以接触基板以及经处理的表面。在操作215处，可以沿着基板形成或沉积含硅材料层，所述含硅材料可以是硅，包括非晶硅。如图3B所示，含硅层320可以沿着基板的任何和/或所有暴露表面延伸，包括沿着衬垫材料315、基板材料305(当暴露时)，以及其他结合的材料，诸如材料310，在一些实施例中材料310可以是金属。工艺可以执行达足以在整个表面上产生一定量的覆盖的时间段，所述覆盖可以作为随后的硅锗生长的种晶层。
在可以在产生种晶层的第一时间段之后发生的操作220处，可以将含锗前驱物提供到半导体处理腔室的处理区域。在操作225处，含硅前驱物和含锗前驱物可以在半导体处理腔室的处理区域内热反应，这可以在基板上形成含硅和锗的层。如图3C所示，硅锗材料325可以沿着含硅层320的暴露区域形成或沉积。这可以提供含锗材料的更共形的生长，这可以限制任何气隙或空隙的形成。尽管在本技术的一些实施例期间可能产生接缝330，但是层可以基本上连续地穿过特征，并且可以发生最小或有限的气隙形成。因为可以沿着结构形成具有较高锗亲和力的材料的种晶层，所以沿着基板的特征的侧壁可以产生无间隙覆盖。
由于在一些实施例中执行反应，半导体处理腔室、基座或基板可维持在大于或约400℃的温度，这可确保含硅前驱物和含锗前驱物的分解，并且在一些实施例中，温度可以保持在大于或约450℃、大于或约500℃、大于或约520℃、大于或约540℃、大于或约560℃、大于或约580℃、大于或约600℃或更高的温度。
如先前所讨论，可以在基板处理区域保持无等离子体的同时执行形成操作中的一些或所有形成操作。通过执行热化学气相沉积，可以产生更共形的材料形成。根据本技术的一些实施例，可在处理期间使用的含硅前驱物的非限制性示例可包括硅烷、乙硅烷、四氟化硅、四氯化硅、二氯硅烷、原硅酸四乙酯，以及可用于含硅膜的形成的任何其他含硅前驱物。含锗前驱物可包括任何数量的锗材料(诸如锗烷)、其他有机锗前驱物(诸如四甲基锗、三丁基氢化锗、三乙基锗氢化物或三苯基氢化锗)、卤素-锗前驱物(诸如氟化锗)，或任何其他含锗前驱物。可与前驱物一起流动的附加材料可以是或包括双原子氢、氮、氩、氦或可与含硅前驱物和含锗前驱物中的一者或两者一起添加的任何数量的其他载气。
在本技术的实施例中，材料层可以形成为任何厚度，尽管含硅层可以形成为减小的厚度，这可以确保锗种晶的完全覆盖，而不会很大程度上改变正产生的膜的整体的性质。例如，在一些实施例中，含硅层可以形成为小于或约20埃的厚度，并且可以形成为小于或约15埃、小于或约10埃、小于或约5埃或更小的厚度，诸如几个单层材料，这可以提供完整的表面覆盖，同时限制对膜特性的影响。为了控制含硅层的形成，可以降低温度，这可以控制膜的形成速率。例如，虽然可以使用前面提到的温度中的任一者，但是通过在例如低于或约500℃的温度下执行含硅层沉积，含硅层可能形成得更缓慢。在本技术的一些实施例中，可以在其期间产生含硅层的第一时间段可以是小于或约60秒，并且可以是小于或约50秒、小于或约40秒、小于或约30秒、小于或约20秒、小于或约10秒、或更少。
在第一时间段之后，可以将含锗前驱物提供到处理区域。含硅前驱物的流动可以在含锗前驱物的输送期间保持，或者可以改变，诸如通过增加或降低流速。例如，虽然含硅前驱物的流动可以在第一时间段之后继续，但可以简单地将含锗前驱物添加到含硅前驱物的流中。此外，在一些实施例中，可以在提供含锗前驱物时增加或减少含硅前驱物的流速。例如，可以提供含锗前驱物的最小流速以确保在沉积期间实现充分的形成和共形。然而，诸如当寻求由较低锗掺入表征的膜时，可增加含硅前驱物的流速，这可进一步稀释含锗前驱物。这可以允许种晶层或起始层的受控生长，同时还提供对在膜中的锗掺入的控制。因此，在本技术的一些实施例中，锗浓度可以被控制为小于、大于或约5％，并且可以被控制为大于或约10％、大于或约15％、大于或约20％、大于或约25％、大于或约30％、大于或约35％、大于或约40％或更高。
当执行预处理操作时，诸如执行等离子体预处理时，可以在热沉积操作之前调整其他腔室条件。例如，在等离子体预处理期间，可以在处理区域中保持相对较低的压力，这可以增加等离子体流出物的平均自由路径，并有助于输送到更高深宽比的结构中。然而，在等离子体处理之后，在一些实施例中可以增加压力以用于热沉积操作，所述热沉积操作可以包括，诸如在形成种晶层或块体层中的任一者或两者期间，输送含硅前驱物或含锗前驱物中的任一者或两者。在热沉积期间增加压力可以帮助确保非等离子体增强的前驱物可以进入更高深宽比的结构，并且在可在其上寻求沉积的所有表面上提供足够的材料通量。因此，在一些实施例中，预处理操作期间的压力可维持在小于或约12托，并且可维持在小于或约10托、小于或约8托、小于或约6托，小于或约4托、小于或约2托，或更少。在任一沉积前驱物的输送期间，或在操作210至操作225中的一些或全部操作期间，压力可增加到大于或约10托，并且可增加到大于或约50托、大于或约100托、大于或约150托、大于或约200托、大于或约250托、大于或约300托、大于或约350托、大于或约400托或更高。
类似地，在一些实施例中，在诸如等离子体预处理之类的预处理操作期间，基板可以在半导体处理腔室内保持在距面板第一距离处，然后在沉积操作期间移动到距面板第二距离处。例如，因为等离子体产生可能发生在处理腔室的处理区域中，所以基板可以与面板保持一定距离以促进等离子体产生，以及诸如在较低的处理压力下，促进处理区域内的横向或径向流动。在预处理之后，在一些实施例中，基板可以被重新定位成更靠近或更远离面板。例如，在一些实施例中，可以将基板移动到更靠近面板，这可以促进沉积以及促进在整个基板上形成的结构内的流动。这可以限制处理腔室内的温度波动，并确保可以沿着特征更共形地进行沉积。通过根据本技术的实施例执行硅锗沉积，可以在任意数量的高深宽比特征上产生共形覆盖。
在前面的描述中，为了解释的目的，已经阐述了许多细节以便提供对本技术的各种实施例的理解。然而，对于本领域技术人员来说将显而易见的是，某些实施例可以在没有这些细节中的一些的情况下或在具有附加细节的情况下实施。
已经公开了几个实施例，本领域技术人员将认识到，在不背离实施例的精神的情况下，可以使用各种修改、替代构造和等效物。此外，为了避免不必要地混淆本技术，没有描述许多众所周知的工艺和元件。因此，以上描述不应被视为限制本技术的范围。
在提供值的范围的情况下，应当理解，除非上下文另有明确规定，否则此范围的上限和下限之间的每个中间值，直到下限单位的最小分数也被具体公开。阐明范围中的任何阐明值或未阐明地中间值与此阐明范围内的任何其他阐明值或中间值之间的任何较窄范围也被涵盖。这些较小范围的上限和下限可以独立地被包括或排除在范围内，并且限值中的任一者、一者都不或两者都被包括在较小范围中的每个范围也被涵盖在本技术内，受制于阐明范围中任何具体排除的限值。在阐明范围包括限值中的一者或两者的情况下，排除那些包括的限值中的一者或两者的范围也被包括。
如本文和所附权利要求书中使用的，除非上下文另有明确规定，否则单数形式“一(a)”、“一个(an)”和“所述”包括复数指代。因此，例如，对“一前驱物”的指代包括多个此类前驱物，对“所述层”的指代包括对本领域技术人员已知的一个或多个层及其等效物的指代，等等。
此外，当在本说明书和所附权利要求书中使用时，词语“包括(comprise)”“包含(comprising)”、“包含(contain)”、“包含(containing)”、“包括(include)”和“包括(including)”时旨在指定所阐明的特征、整数、部件或操作的存在，但不排除一个或多个其他特征、整数、部件、操作、动作或群组的存在或添加。

Claims (20)

1.一种半导体处理方法，包括以下步骤：
向半导体处理腔室的处理区域提供含硅前驱物，其中基板设置在所述半导体处理腔室的所述处理区域内；
在所述基板上沉积含硅材料；
在第一时间段之后，向所述半导体处理腔室的所述处理区域提供含锗前驱物；
在大于或约400℃的温度下使所述含硅前驱物和所述含锗前驱物进行热反应；以及
在所述基板上形成含硅和锗的层。
2.如权利要求1所述的半导体处理方法，其中，在所述基板上形成所述含硅和锗的层的同时，所述半导体处理腔室的所述处理区域保持无等离子体。
3.如权利要求1所述的半导体处理方法，其中，所述第一时间段是小于或约60秒。
4.如权利要求1所述的半导体处理方法，进一步包括以下步骤：
在提供所述含锗前驱物时增加所述含硅前驱物的流速。
5.如权利要求1所述的半导体处理方法，其中，使所述含硅前驱物和所述含锗前驱物在大于或约500℃的温度下进行热反应。
6.如权利要求1所述的半导体处理方法，进一步包括，在提供所述含硅前驱物之前：
形成处理前驱物的等离子体；以及
使所述基板与所述处理前驱物的等离子体流出物接触。
7.如权利要求6所述的半导体处理方法，其中所述处理前驱物包括含氢前驱物或含氮前驱物中的至少一者。
8.如权利要求6所述的半导体处理方法，进一步包括以下步骤：
在向所述处理区域提供所述含硅前驱物之前停止所述等离子体的形成。
9.如权利要求6所述的半导体处理方法，进一步包括以下步骤：
在向所述处理区域提供所述含硅前驱物之前或同时增加所述半导体处理腔室内的压力。
10.如权利要求6所述的半导体处理方法，进一步包括以下步骤：
在向所述处理区域提供所述含硅前驱物之前或同时减小所述基板和所述半导体处理腔室内的面板之间的距离。
11.一种半导体处理方法，包括以下步骤：
形成处理前驱物的等离子体；
使基板与所述处理前驱物的等离子体流出物接触，其中所述基板设置在半导体处理腔室的处理区域内；
向所述半导体处理腔室的所述处理区域提供含硅前驱物；
随后向所述半导体处理腔室的所述处理区域提供含锗前驱物；
在所述半导体处理腔室的所述处理区域内使所述含硅前驱物和所述含锗前驱物反应；以及
在所述基板上形成含硅和锗的层。
12.如权利要求11所述的半导体处理方法，其中，在提供所述含硅前驱物和提供所述含锗前驱物的同时，所述半导体处理腔室的所述处理区域保持无等离子体。
13.如权利要求11所述的半导体处理方法，进一步包括以下步骤：
在提供所述含锗前驱物的同时保持所述含硅前驱物的输送。
14.如权利要求11所述的半导体处理方法，其中在提供所述含硅前驱物之后至少约5秒后提供所述含锗前驱物。
15.如权利要求11所述的半导体处理方法，进一步包括以下步骤：
在提供所述含锗前驱物时增加所述含硅前驱物的流速。
16.如权利要求11所述的半导体处理方法，其中所述半导体处理方法在大于或约400℃的所述处理区域内的温度下执行。
17.如权利要求11所述的半导体处理方法，进一步包括以下步骤：
在向所述处理区域提供所述含硅前驱物之前或同时增加所述半导体处理腔室内的压力。
18.一种半导体处理方法，包括以下步骤：
形成处理前驱物的等离子体；
使基板与所述处理前驱物的等离子体流出物接触，其中所述基板设置在半导体处理腔室的处理区域内；
向所述半导体处理腔室的所述处理区域提供含硅前驱物；
在所述基板上形成含硅材料的层；
在第一时间段之后，向所述半导体处理腔室的所述处理区域提供含锗前驱物；
在所述半导体处理腔室的所述处理区域内使所述含硅前驱物和所述含锗前驱物反应；以及
所述基板上形成上覆于所述含硅材料的层的含硅和锗的层。
19.如权利要求18所述的半导体处理方法，其中，在提供所述含硅前驱物和提供所述含锗前驱物的同时，所述半导体处理腔室的所述处理区域保持无等离子体。
20.如权利要求18所述的半导体处理方法，其中，所述第一时间段是小于或约60秒。
CN202280040674.7A 2021-05-19 2022-05-18 硅锗的热沉积 Pending CN117441224A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/324,352 US11830734B2 (en) 2021-05-19 2021-05-19 Thermal deposition of silicon-germanium
US17/324,352 2021-05-19
PCT/US2022/029777 WO2022245903A1 (en) 2021-05-19 2022-05-18 Thermal deposition of silicon-germanium

Publications (1)

Publication Number Publication Date
CN117441224A true CN117441224A (zh) 2024-01-23

Family

ID=84103137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280040674.7A Pending CN117441224A (zh) 2021-05-19 2022-05-18 硅锗的热沉积

Country Status (6)

Country Link
US (1) US11830734B2 (zh)
JP (1) JP2024519097A (zh)
KR (1) KR20240009985A (zh)
CN (1) CN117441224A (zh)
TW (1) TWI809877B (zh)
WO (1) WO2022245903A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041170B2 (en) 1999-09-20 2006-05-09 Amberwave Systems Corporation Method of producing high quality relaxed silicon germanium layers
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
EP1774056B1 (de) 2004-07-15 2011-05-18 Aixtron SE Verfahren zur abscheidung von silizium und germanium enthaltenden schichten
JP2008513979A (ja) 2004-09-14 2008-05-01 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ 基板上でのＳｉ−Ｇｅ半導体材料およびデバイスの成長方法
WO2006031240A1 (en) 2004-09-14 2006-03-23 Arizona Board Of Regents Hydride compounds with silicon and germanium core atoms and method of synthesizing same
US9117668B2 (en) 2012-05-23 2015-08-25 Novellus Systems, Inc. PECVD deposition of smooth silicon films
JP6585551B2 (ja) * 2016-06-15 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10964536B2 (en) 2019-02-06 2021-03-30 Micron Technology, Inc. Formation of an atomic layer of germanium in an opening of a substrate material having a high aspect ratio

Also Published As

Publication number Publication date
TWI809877B (zh) 2023-07-21
TW202305164A (zh) 2023-02-01
JP2024519097A (ja) 2024-05-08
KR20240009985A (ko) 2024-01-23
WO2022245903A1 (en) 2022-11-24
US11830734B2 (en) 2023-11-28
US20220375750A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
US11615966B2 (en) Flowable film formation and treatments
US11939674B2 (en) Methods to reduce material surface roughness
TWI797833B (zh) 用於使用電容耦合電漿的氧化矽間隙填充的沉積方法
CN117441224A (zh) 硅锗的热沉积
CN114846578A (zh) 高硼含量硬掩模材料
US20230051200A1 (en) Seam-free gapfill deposition
US20230050255A1 (en) Seam removal in high aspect ratio gap-fill
US20240332001A1 (en) Atomic layer deposition of silicon-carbon-and-nitrogen-containing materials
US20230360903A1 (en) Large area gapfill using volumetric expansion
US20240331975A1 (en) Densified seam-free silicon gap fill processes
US11862458B2 (en) Directional selective deposition
TWI809674B (zh) 經摻雜的氧化矽的熱沉積
US20240234128A1 (en) Directional selective fill for silicon gap fill processes
US20230105408A1 (en) Hexagonal boron nitride deposition
TW202410123A (zh) 低溫碳隙填充
WO2023230065A1 (en) Low temperature silicon oxide gap fill
CN116848617A (zh) 低k碳氮化硼膜

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination