CN116848617A - 低k碳氮化硼膜 - Google Patents

低k碳氮化硼膜 Download PDF

Info

Publication number
CN116848617A
CN116848617A CN202280013114.2A CN202280013114A CN116848617A CN 116848617 A CN116848617 A CN 116848617A CN 202280013114 A CN202280013114 A CN 202280013114A CN 116848617 A CN116848617 A CN 116848617A
Authority
CN
China
Prior art keywords
boron
carbon
semiconductor processing
nitrogen
nitrogen containing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280013114.2A
Other languages
English (en)
Inventor
沈泽清
戚波
A·B·玛里克
N·K·英格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN116848617A publication Critical patent/CN116848617A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Ceramic Products (AREA)

Abstract

半导体处理的示例性方法可包括向半导体处理腔室的处理区域提供含硼和碳和氮的前驱物。基板可设置在半导体处理腔室的处理区域内。所述方法可包括生成含硼和碳和氮的前驱物的电容耦合等离子体。所述方法可包括在基板上形成含硼和碳和氮的层。所述含硼和碳和氮的层可由低于3.5或约为3.5的介电常数表征。

Description

低k碳氮化硼膜
相关申请的交叉引用
本申请要求于2021年1月8日提交的题为“LOW-K BORON CARBONITRIDE FILMS(低k碳氮化硼膜)”的美国专利申请第17/144,972号的权益与优先权，该申请的内容通过引用以其整体并入本文。
技术领域
本技术涉及用于半导体处理的方法和部件。更具体地，本技术涉及用于生产用于半导体结构的低k膜的系统和方法。
背景技术
通过在基板表面上产生复杂图案化的材料层的工艺使得集成电路成为可能。在基板上产生图案化的材料需要用于形成和去除材料的受控方法。随着器件尺寸的不断减小，所形成结构的电阻和电容特性可对器件性能产生更大的影响。为了限制可能由减小的器件间距引起的不利影响，利用由较低介电常数表征的膜可改善操作。然而，这些材料也可由较低模量(modulus)表征，这可对在集成中的使用产生挑战。
因此，存在对可用于产生高质量器件和结构的改进的系统和方法的需求。本技术解决这些和其他需求。
发明内容
半导体处理的示例性方法可包括向半导体处理腔室的处理区域提供含硼和碳和氮的前驱物。基板可设置在半导体处理腔室的处理区域内。所述方法可包括产生含硼和碳和氮的前驱物的电容耦合等离子体。所述方法可包括在基板上形成含硼和碳和氮的层。所述含硼和碳和氮的层由低于3.5或约为3.5的介电常数表征。
在一些实施例中，在形成所述含硼和碳和氮的层时，所述半导体处理腔室内的压力可以保持在高于1Torr或约为1Torr。在形成所述含硼和碳和氮的层时，所述半导体处理腔室内的压力可以保持在低于10Torr或约为10Torr。在产生电容耦合等离子体时，等离子体功率可保持在低于500W或约为500W。所述含硼和碳和氮的层可由大于1:1或约为1:1的硼对氮比率表征。所述含硼和碳和氮层可由大于或约为40％的硼浓度表征。一旦暴露于大气，所述含硼和碳和氮的层就可由小于15％或约为15％的氧并入表征。所述含硼和碳和氮的层可由大于50Gpa或约为50Gpa的杨氏模量表征。所述方法可包括形成含氮前驱物的等离子体。所述方法可包括在提供所述含硼和碳和氮的前驱物之前，用所述含氮前驱物的等离子体流出物来预处理所述基板。所述方法可包括向所述含氮前驱物提供所述含硼和碳和氮的前驱物。所述方法可包括将所述含硼和碳和氮的层暴露于由高于750℃或约为750℃的温度表征的退火工艺。
本技术的一些实施例可涵盖半导体处理方法。所述方法可包括向半导体处理腔室的处理区域提供含硼和碳和氮的前驱物。基板可设置在半导体处理腔室的处理区域内。所述方法可包括以低于500W或约500W的等离子体功率水平生成含硼和碳和氮的前驱物的电容耦合等离子体。半导体处理腔室的处理区域内的压力可维持在约1Torr和约12Torr之间。所述方法可包括在基板上形成含硼和碳和氮的层。
在一些实施例中，所述含硼和碳和氮层可由小于3或约为3的介电常数表征。所述含硼和碳和氮的层可由大于15％或约为15％的碳浓度表征。所述方法可包括形成含氮前驱物的等离子体。所述方法可包括用所述含氮前驱物的所述等离子体流出物来预处理所述基板。所述含硼和碳和氮的层可由大于1:1或约为1:1的硼对氮比率表征。所述含硼和碳和氮的前驱物可由包括至少三个甲基部分表征。所述方法可包括向含氮前驱物提供含硼和碳和氮的前驱物。
本技术的一些实施例可涵盖半导体处理方法。所述方法可包括向半导体处理腔室的处理区域提供含硼和碳和氮的前驱物。基板可设置在半导体处理腔室的处理区域内。含硼和碳和氮的前驱物可由具有与氮键结的至少两个甲基部分表征。所述方法可包括生成含硼和碳和氮的前驱物的电容耦合等离子体。所述方法可包括在基板上形成含硼和碳和氮的层。
在一些实施例中，生成电容耦合等离子体可包括以低于500W或约为500W的等离子体功率水平形成等离子体。半导体处理腔室的处理区域内的压力可保持在约1Torr和约12Torr之间。所述含硼和碳和氮的层可由小于3.5或约为3.5的介电常数表征。所述含硼和碳和氮的层可由大于50Gpa或约为50Gpa的杨氏模量表征。
相较于常规系统和技术，这种技术可提供许多好处。例如，本技术的实施例可产生由较低介电常数表征的材料。另外，本技术可产生由增加的杨氏模量表征的膜，这可允许将膜并入到可包括退火工艺的集成流程(integration flow)中。结合以下描述和附图更详细地描述这些和其他实施例连同它们的优点和特征中的许多者。
附图说明
可通过参考说明书的剩余部分和附图来实现对所公开技术的性质和优点的进一步理解。
图1示出了根据本技术的一些实施例的示例性等离子体系统的示意性横截面图。
图2示出了根据本技术的一些实施例的半导体处理方法中的操作。
包括附图中的若干附图作为示意图。应当理解，附图仅用于说明性目的，并且除非特别说明是按比例绘制的，否则不应视为按比例绘制。另外，作为示意图，提供附图以帮助理解，且相较于实际表示，附图可能不包括所有方面或信息，且出于说明性目的，附图可能包括夸大的材料。
在所附附图中，相似的部件和/或特征可具有相同的附图标记。此外，可通过在附图标记后面加上在相似部件之间作区分的字母来区别相同类型的各种部件。如果在说明书中仅使用第一附图标记，则该描述适用于具有相同第一附图标记的类似部件中的任何一者，而与字母无关。
具体实施方式
随着器件尺寸不断缩小，许多材料层的厚度和尺寸可能会减小以缩放器件。随着结构在器件内更紧密地在一起，介电材料可在限制串扰和其他电性问题方面扮演重要角色。当前材料可能无法在不牺牲膜材料性质的情况下充分降低介电常数。例如，通过调整膜性质以降低某些材料的介电常数，膜的杨氏模量可能会降低，这可能会降低承受后续处理的膜强度。作为一个非限制性实例，逻辑处理可包括可以将结构暴露于超过600℃或更高的温度的后道工序(back-end-of-line)退火工艺。由较低强度表征的膜可能会收缩，这可能会导致结构损坏。
常规技术一直在努力生产具有也能够满足结构要求的足够低介电常数的膜。本技术通过执行碳氮化硼膜的等离子体增强沉积工艺克服这些问题。通过在克服介电常数和膜强度的竞争特性的条件下生产膜，可形成集成中可以包括、并且还可以由低介电常数表征的材料。所执行的工艺可允许增加对正在产生的膜的调谐，从而为不同的应用提供由各种材料性质表征的膜。
尽管剩余的公开将例行地标识利用所公开技术的特定沉积工艺，并且将描述一种类型的半导体处理腔室，但将容易理解，所描述的工艺可以在任何数量的半导体处理腔室中执行。因此，不应认为该技术仅限于与这些特定的沉积工艺或腔室一起使用。在描述生产硼和碳膜的方法之前，本公开将讨论可用于执行根据本技术的实施例的工艺的一种可能的腔室。
图1示出了根据本技术的一些实施例的示例性处理腔室100的横截面图。该图可图示出结合了本技术的一个或多个方面和/或可被特定配置以执行根据本技术的实施例的一个或多个操作的系统的概述。腔室100的额外细节或所执行的方法可在下文进一步描述。根据本技术的一些实施例，腔室100可用于形成膜层，尽管应当理解，所述方法可在其中可发生膜形成的任何腔室中类似地执行。处理腔室100可包括腔室主体102、基板支撑件104和盖组件106，基板支撑件104设置在腔室主体102内部，盖组件106与腔室主体102耦合并包围处理容积120中的基板支撑件104。可通过开口126将基板103提供到处理容积120，开口126通常可以被密封以使用狭缝阀或门作处理。在处理期间，基板103可安置在基板支撑件的表面105上。如箭头145所示，基板支撑件104可沿着轴线147可旋转，基板支撑件104的轴144可位于轴线147处。或者，可在沉积工艺期间根据需要将基板支撑件104抬升以旋转。
等离子体分布调制器111可设置在处理腔室100中，以控制在设置在基板支撑件104上的基板103上的等离子体分布。等离子体分布调制器111可包括第一电极108，该第一电极可邻近腔室主体102设置且可将腔室主体102与盖组件106的其他部件分开。第一电极108可以是盖组件106的部分，或者可以是单独的侧壁电极。第一电极108可以是环形或环状构件，且可以是环形电极。第一电极108可以是绕处理腔室100(处理腔室100围绕处理容积120)的周边的连续环，或者如果期望的话，第一电极108可以在所选位置处是不连续的。第一电极108也可以是穿孔电极(诸如穿孔环或网状电极)，或者可以是板状电极，诸如例如次级气体分配器。
一个或多个隔离器110a、110b可与第一电极108接触并将第一电极108与气体分配器112和腔室主体102电和热分离，一个或多个隔离器110a、110b可以是介电材料(诸如陶瓷或金属氧化物(例如氧化铝和/或氮化铝))。气体分配器112可界定用于将工艺前驱物分配到处理容积120中的孔118。气体分配器112可与第一电力源142(诸如RF发生器、RF电源、DC电源、脉冲DC电源、脉冲RF电源或者可与处理腔室耦合的任何其他电源)耦合。在一些实施例中，第一电力源142可以是RF电源。
气体分配器112可以是导电气体分配器或非导电气体分配器。气体分配器112也可由导电和非导电部件形成。例如，气体分配器112的主体可以是导电的，而气体分配器112的面板可以是不导电的。气体分配器112可诸如由图1中所示的第一电力源142供电，或者，在一些实施例中，气体分配器112可耦合接地。
第一电极108可与第一调谐电路128耦合，该第一调谐电路128可控制处理腔室100的接地路径。第一调谐电路128可包括第一电子传感器130和第一电子控制器134。第一电子控制器134可以是可变电容器或其他电路元件或包括可变电容器或其他电路元件。第一调谐电路128可以是一个或多个电感器132或包括一个或多个电感器132。第一调谐电路128可以是在处理期间在处理容积120中存在的等离子体条件下实现可变或可控阻抗的任何电路。在所示的一些实施例中，第一调谐电路128可包括在地与第一电子传感器130之间并联耦合的第一电路支路和第二电路支路。第一电路支路可包括第一电感器132A。第二电路支路可包括与第一电子控制器134串联耦合的第二电感器132B。第二电感器132B可设置在第一电子控制器134与节点之间，该节点将第一电路支路和第二电路支路两者都连接到第一电子传感器130。第一电子传感器130可以是电压或电流传感器，且可与第一电子控制器134耦合，该第一电子控制器134可提供对处理容积120内的等离子体条件的一定程度的闭环控制。
第二电极122可与基板支撑件104耦合。第二电极122可嵌入在基板支撑件104内或与基板支撑件104的表面耦合。第二电极122可以是板、穿孔板、网状、线网或任何其他分布式布置的导电元件。第二电极122可以是调谐电极，且可通过导管146(例如设置在基板支撑件104的轴144中的具有选定电阻(诸如50欧姆)的线缆)与第二调谐电路136耦合。第二调谐电路136可具有第二电子传感器138和第二电子控制器140，其可以是第二可变电容器。第二电子传感器138可以是电压或电流传感器，且可与第二电子控制器140耦合以提供对处理容积120中的等离子体条件的进一步控制。
(可以是偏压电极和/或静电吸附电极的)第三电极124可与基板支撑件104耦合。第三电极可通过滤波器148与第二电力源150耦合，滤波器148可以是阻抗匹配电路。第二电力源150可以是DC电源、脉冲DC电源、RF偏压电源、脉冲RF电源或偏压电源，或者这些或其他电源的组合。在一些实施例中，第二电力源150可以是RF偏压电源。基板支撑件104还可包括一个或多个加热元件，该一个或多个加热元件被配置为将基板加热到处理温度，该处理温度可以在约25℃至约800℃之间或更高。
图1的盖组件106和基板支撑件104可与任何用于等离子体或热处理的处理腔室一起使用。在操作中，处理腔室100可提供对处理容积120中等离子体条件的实时控制。可将基板103设置在基板支撑件104上，且可根据任何期望的流动计划使用入口114使工艺气体流过盖组件106。气体可通过出口152离开处理腔室100。电力可与气体分配器112耦合以在处理容积120中建立等离子体。在一些实施例中，可使用第三电极124使基板经受电偏压。
一旦激发处理容积120中的等离子体，就可在等离子体与第一电极108之间建立电势差。也可在等离子体与第二电极122之间建立电势差。然后，可使用电子控制器134、140来调整由两个调谐电路128和136表示的接地路径的流动性质。可将设定点传送到第一调谐电路128和第二调谐电路136，以提供从中心到边缘的沉积速率和等离子体密度均匀性的独立控制。在电子控制器可以都是可变电容器的实施例中，电子传感器可独立地调整可变电容器以最大化沉积速率且最小化厚度不均匀性。
调谐电路128、136中的每一者可具有可变阻抗，可使用相应的电子控制器134、140来调整所述可变阻抗。在电子控制器134、140是可变电容器的情况下，可选择可变电容器中的每一者的电容范围以及第一电感器132A和第二电感器132B的电感来提供阻抗范围。该范围可取决于等离子体的频率和电压特性，其在每个可变电容器的电容范围内可具有最小值。因此，当第一电子控制器134的电容处于最小值或最大值时，第一调谐电路128的阻抗可能很高，从而导致在基板支撑件上具有最小的空中或横向覆盖的等离子体形状。当第一电子控制器134的电容接近使第一调谐电路128的阻抗最小化的值时，等离子体的空中覆盖可增加到最大，从而有效地覆盖基板支撑件104的整个工作区域。随着第一电子控制器134的电容从最小阻抗设定偏离，等离子体形状可能从腔室壁收缩且基板支撑件的空中覆盖可能减弱。第二电子控制器140可具有类似的效果，随着第二电子控制器140的电容可以改变，增加和减少等离子体在基板支撑件上的空中覆盖。
电子传感器130、138可用于调谐闭合回路中的相应电路128、136。可将(取决于所使用的传感器的类型的)用于电流或电压的设定点安装在每个传感器中，并且传感器可提供有控制软件，该控制软件确定对每个相应电子控制器134、140的调整以最小化从设定点的偏离。因此，可在处理期间选择等离子体形状并对其动态控制。应该理解，尽管前面的讨论基于可以是可变电容器的电子控制器134、140，但是任何具有可调特性的电子部件都可用于为调谐电路128和136提供可调阻抗。
氮化硼用于许多工艺的半导体处理，但可能无法提供集成中可用的低k特性。然而，通过将碳并入到结构中以产生碳氮化硼，可进一步降低介电常数。碳氮化硼的热形成可能无法为低k、更高模量的膜提供可行的途径。尽管介电常数可稍微调谐到低于5的范围，但较低的介电常数可能是一个挑战。另外，由于通过热键合工艺产生的结构，所产生的膜可由增加的泄漏量和较低的击穿电压表征。通过执行等离子体增强沉积，本技术可克服介电常数和电性性质的问题，且还可提供比许多传统膜更高的硬度。
转到图2，表示根据本技术的一些实施例的处理方法200中的示例性操作。该方法可在各种处理腔室中执行，其包括上述处理腔室100，以及包括可以在其中执行操作的非等离子体腔室的任何其他腔室。方法200可包括多个可选操作，其可以或可以不与根据本技术的方法的一些实施例具体地相关联。例如，描述了操作中的许多操作以提供更大范围的结构形式，但是对技术不是关键的，或者可通过容易理解的替代方法来执行。方法200可包括一种处理方法，该处理方法可包括用于显影(developing)含硼和碳和氮的膜的多个操作，其由较低的介电常数表征，同时保持足够的物理性质。如将在下文进一步解释的，通过控制形成膜的工艺条件，可进一步降低介电常数，同时保持增加的杨氏模量。
在一些实施例中，方法200可以可选地包括在可选操作205处对基板表面的预处理。通过预处理基板的表面，可通过在基板与膜之间产生有利的终止来改善膜的黏附性。预处理可以是热处理工艺或包括热处理工艺，或者可包括等离子体增强工艺。如下文将讨论的，可在膜形成期间维持处理条件，这可促进低k、更高模量膜的产生。所述处理可包括输送含氢前驱物、含氮前驱物或一些其他前驱物。示例性前驱物可包括氢、氨或其他含氢或含氮前驱物，以及可预处理基板的其他材料。
在操作210处，方法可包括向可容纳基板的半导体处理腔室的处理区域提供含硼和碳和氮的前驱物。在操作215处，等离子体可由前驱物(诸如电容耦合等离子体)形成，其可在操作220处在基板上形成含硼和碳和氮的层。通过维持下面讨论的处理条件，含硼和碳和氮的层(诸如碳氮化硼)可由小于或约为4.0的介电常数表征，并且可由小于或约为3.9、小于或约为3.8、小于或约为3.7、小于或约为3.6、小于或约为3.5、小于或约为3.4、小于或约为3.3、小于或约为3.2、小于或约为约3.1、小于或约为3.0、小于或约为2.9、小于或约为2.8、或更小的介电常数表征。
执行处理的等离子体功率可能会影响膜生长，以及膜的各种属性。例如，在膜内并入碳可通过在膜内并入额外的甲基基团来允许降低介电常数。然而，在等离子体处理期间，甲基部分可相对容易分解，然后碳可简单地从腔室中排出。此外，随着等离子体功率增加，膜的轰击可增加，这可去除孔隙并使膜致密(densify)，并且可进一步增加膜的介电常数。因此，在一些实施例中，等离子体可在小于或约500W的等离子体功率下生成，并且可以在小于或约450W、小于或约400W、小于或约350W、小于或约300W、小于或约250W、小于或约200W、小于或约150W、小于或约100W、小于或约50W或更小的等离子体功率下产生。
类似地，可执行所述工艺的压力也可能影响该工艺的方面。例如，随着压力的增加，大气水的吸收可增加，这可增加膜的介电常数。随着压力保持较低，膜的疏水性可增加。因此，在一些实施例中，压力可保持在小于或约10Torr以提供足够低的介电常数的产生，且压力可保持在小于或约9Torr、小于或约8Torr、小于或等于约7Torr、小于或约6Torr、小于或约5Torr、小于或约4Torr、小于或约3Torr、小于或约2Torr、小于或约1Torr、小于或约0.5Torr或更低。然而，为了保持等离子体参数以促进膜形成，压力可保持在超过0.5Torr或约0.5Torr，且可保持在超过1Torr或约1Torr或更高。
由于在一些实施例中产生前驱物分解的等离子体工艺，半导体处理腔室、基座或基板可保持在低于或约500℃的温度，且在一些实施例中可保持在低于或约475℃、低于或约450℃、低于或约425℃、低于或约400℃、低于或约375℃、低于或约350℃、低于或约325℃、低于或约300℃、低于或约275℃、低于或约250℃、低于或约225℃、低于或约200℃、低于或约175℃、低于或约150℃、低于或约125℃、低于或约100℃、低于或约75℃或更低的温度。
许多因素可能会影响膜内的氮、碳和硼浓度。例如，在一些实施例中，所产生的沉积膜可限于硼、碳、氮和氢连同任何微量材料(例如，其占了污染物的部分)或基本上由硼、碳、氮和氢连同任何微量材料组成。此外，在暴露于大气之后，可发生一定量的氧并入。在一些实施例中，硼浓度可以是大于或约30％，且可以是大于或约32％、大于或约34％、大于或约36％、大于或约38％、大于或约40％、大于或约42％、大于或约44％、大于或约46％或更大。类似地，碳浓度可以是大于或约12％，且可以是大于或约14％、大于或约16％、大于或约18％、大于或约20％、大于或约22％、大于或约24％、大于或约26％、大于或约28％、大于或约30％或更大。氮浓度可以是大于或约20％，且可以是大于或约22％、大于或约24％、大于或约26％、大于或约28％、大于或约30％、大于或约32％、大于或约34％、大于或约36％、大于或约38％或更大。一旦暴露于大气，膜就可包括任何量的氧并入，其可保持在小于或约15％，且可保持在小于或约14％、小于或约13％、小于或约12％、小于或约11％、小于或约10％、小于或约9％、小于或约8％或更少。如上所述，根据本技术的一些实施例的膜可以是更疏水的，并且因此尽管膜可吸收一定量的氧，但氧可能不是羟基氧。因此，并入膜中的氧对提高介电常数的影响可能更有限。
虽然碳或甲基基团可有助于降低膜内的介电常数，但膜内的硼对氮比率可影响膜的硬度和模量。因此，在一些实施例中，硼对氮的比率可保持在大于或约1:1，且可保持在大于或约1.2:1、大于或约1.4:1、大于或约1.6:1、大于或约1.8:1、大于或约2:1或更高。根据本技术的一些实施例，碳对硼比率还可促进膜的有益性质。例如，碳并入可能对一般意义上的膜硬度产生不利影响，尽管当基于膜生长特性与硼充分结合时，硬度和模量可能会提高。
通过根据本技术的实施例产生膜，沉积膜中的杨氏模量可保持在大于或约40GPa，且可保持在大于或约42GPa、大于或约44GPa、大于或约46GPa、大于或约48GPa、大于或约50GPa、大于或约52GPa、大于或约54GPa、大于或约56GPa、大于或约58GPa、大于或约60GPa、大于或约62GPa或更高。此外，膜硬度可保持在大于或约4.0GPa，且可保持在大于或约4.1GPa、大于或约4.2GPa、大于或约4.3GPa、大于或约4.4GPa、大于或约4.5GPa、大于或约4.6GPa、大于或约4.7GPa、大于或约4.8GPa或更高。这些属性可在没有额外处理(诸如UV或其他工艺)的情况下产生。
在根据本技术的一些实施例的工艺中利用的前驱物可包括一个或多个前驱物，其包括前驱物中的硼、碳和/或氮。例如，在一些实施例中，本技术可利用任何含硼和碳和氮的前驱物。非限制性示例性前驱物可以是或包括三(二甲氨基)硼烷、二甲胺硼烷、三甲胺硼烷、三乙胺硼烷、四(二甲氨基)二硼烷或包括硼、碳和/或氮中的一者或多者的任何其他前驱物。在一些实施例中可包括额外的前驱物以调整原子比。例如，可包括额外的含氢前驱物或含氮前驱物(诸如氨)，连同载气或惰性气体(诸如氩气、氮气、氦气或其他材料)。
如前所述，本技术可生产具有足够性质以包括在集成处理中的膜。例如，根据本技术的一些实施例生产的膜在下游处理期间在可选操作225处可暴露于高温退火，其可超过700℃的温度，且可在大于或约750℃、大于或约800℃、大于或约850℃或更高的温度下执行。由于由本技术的一些实施例生产的膜的较高模量和其他性质，因此退火工艺不会损坏低k材料，从而为低k材料提供额外的集成操作。
在前面的描述中，出于解释的目的，已经阐述了许多细节以便提供对本技术的各种实施例的理解。然而，对于本领域技术人员将显而易见的是，可在没有这些细节中的一些细节或具有额外细节的情况下实践某些实施例。
已经公开了若干实施例，本领域技术人员将认识到，在不背离实施例的精神的情况下，可使用各种修改、替代构造和等效物。另外，为了避免不必要地混淆本技术，没有描述许多习知的工艺和元件。因此，以上描述不应被视为限制本技术的范围。
在提供值范围时，应理解的是，除非在上下文有另外明确指出，否则在该范围的上下限之间到下限的最小单位分数的每个中间值也被特定地公开。在任何指明值之间的任何更小范围、或在指明范围中的未指明中间值以及在所指明范围中的任何其他指明值或中间值均被涵盖。这些较小范围的上下限可独立地被包括或被排除在范围中，且每个范围(其中上下限中的一者或两者都不或两者同时被包括在所述较小范围中)也被涵盖在本技术内，受限于在所指明范围中任何特定排除的极限。当所指明范围包括所述极限中的一者或两者时，排除所包括的极限中的一者或两者的范围也被包括。
除非上下文另外明确指出，否则如在本文和所附权利要求中所使用，单数形式“一(a)”、“一个(an)”和“该(the)”包括复数指代。因此，例如，对“一前驱物”的指代包括多个此种前驱物，并且对“该层”的指代包括对一个或多个层和本领域技术人员习知的等效物等的指代。
此外，当在本说明书和以下权利要求中使用词语“包括(comprise(s))”、“包括有(comprising)”、“包含(contain(s))”、“包含有(containing)”、“包括(include(s))”、“包括有(including)”时，旨在指定所述特征、整数、部件、或操作的存在，但它们不排除一个或多个其他特征、整数、部件、操作、动作、或群组的存在或增加。

Claims (20)

1.一种半导体处理方法，所述方法包括：
向半导体处理腔室的处理区域提供含硼和碳和氮的前驱物，其中基板设置在所述半导体处理腔室的所述处理区域内；
生成所述含硼和碳和氮的前驱物的电容耦合等离子体；以及
在所述基板上形成含硼和碳和氮的层，其中所述含硼和碳和氮的层由低于3.5或约为3.5的介电常数表征。
2.如权利要求1所述的半导体处理方法，其中在形成所述含硼和碳和氮的层时，所述半导体处理腔室内的压力保持在高于1Torr或约为1Torr。
3.如权利要求2所述的半导体处理方法，其中在形成所述含硼和碳和氮的层的同时，所述半导体处理腔室内的压力保持在低于10Torr或约为10Torr。
4.如权利要求1所述的半导体处理方法，其中在生成所述电容耦合等离子体时，等离子体功率保持在低于500W或约为500W。
5.如权利要求1所述的半导体处理方法，其中所述含硼和碳和氮的层由大于1:1或约为1:1的硼对氮比率表征。
6.如权利要求1所述的半导体处理方法，其中所述含硼和碳和氮的层由大于40％或约为40％的硼浓度表征，并且其中，一旦暴露于大气，所述含硼和碳和氮的层就由小于15％或约为15％的氧并入表征。
7.如权利要求6所述的半导体处理方法，其中所述含硼和碳和氮的层由大于50Gpa或约为50Gpa的杨氏模量表征。
8.如权利要求1所述的半导体处理方法，进一步包括：
形成含氮前驱物的等离子体；以及
在提供所述含硼和碳和氮的前驱物之前，用所述含氮前驱物的等离子体流出物来预处理所述基板。
9.如权利要求1所述的半导体处理方法，进一步包括：
向含氮前驱物提供所述含硼和碳和氮的前驱物。
10.如权利要求1所述的半导体处理方法，进一步包括：
将所述含硼和碳和氮的层暴露于由高于750℃或约为750℃的温度表征的退火工艺。
11.一种半导体处理方法，所述方法包括：
向半导体处理腔室的处理区域提供含硼和碳和氮的前驱物，其中基板设置在所述半导体处理腔室的所述处理区域内；
以低于500W或约500W的等离子体功率水平生成所述含硼和碳和氮的前驱物的电容耦合等离子体，其中所述半导体处理腔室的所述处理区域内的压力保持在约1Torr和约12Torr之间；以及
在所述基板上形成含硼和碳和氮的层。
12.如权利要求11所述的半导体处理方法，其中所述含硼和碳和氮的层由小于3或约为3的介电常数表征。
13.如权利要求11所述的半导体处理方法，其中所述含硼和碳和氮的层由大于15％或约为15％的碳浓度表征。
14.如权利要求11所述的半导体处理方法，进一步包括：
形成含氮前驱物的等离子体；以及
用所述含氮前驱物的等离子体流出物来预处理所述基板。
15.如权利要求11所述的半导体处理方法，其中所述含硼和碳和氮的层由大于1:1或约为1:1的硼对氮比率表征。
16.如权利要求11所述的半导体处理方法，其中所述含硼和碳和氮的前驱物由包括至少三个甲基部分表征。
17.如权利要求11所述的半导体处理方法，进一步包括：
向含氮前驱物提供所述含硼和碳和氮的前驱物。
18.一种半导体处理方法，所述方法包括：
向半导体处理腔室的处理区域提供含硼和碳和氮的前驱物，其中基板设置在所述半导体处理腔室的所述处理区域内，并且其中所述含硼和碳和氮的前驱物由具有与氮键合的至少两个甲基部分表征；
生成所述含硼和碳和氮的前驱物的电容耦合等离子体；以及
在所述基板上形成含硼和碳和氮的层。
19.如权利要求18所述的半导体处理方法，其中生成所述电容耦合等离子体包括以低于500W或约500W的等离子体功率水平形成等离子体，其中所述半导体处理腔室的所述处理区域内的压力保持在约1Torr和约12Torr之间。
20.如权利要求18所述的半导体处理方法，其中所述含硼和碳和氮的层由小于3.5或约为3.5的介电常数表征，并且其中所述含硼和碳和氮的层由大于50Gpa或约为50Gpa的杨氏模量表征。
CN202280013114.2A 2021-01-08 2022-01-05 低k碳氮化硼膜 Pending CN116848617A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/144,972 2021-01-08
US17/144,972 US11830729B2 (en) 2021-01-08 2021-01-08 Low-k boron carbonitride films
PCT/US2022/011216 WO2022150322A1 (en) 2021-01-08 2022-01-05 LOW-κ BORON CARBONITRIDE FILMS

Publications (1)

Publication Number Publication Date
CN116848617A true CN116848617A (zh) 2023-10-03

Family

ID=82322068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280013114.2A Pending CN116848617A (zh) 2021-01-08 2022-01-05 低k碳氮化硼膜

Country Status (6)

Country Link
US (1) US11830729B2 (zh)
JP (1) JP2024502610A (zh)
KR (1) KR20230124746A (zh)
CN (1) CN116848617A (zh)
TW (1) TWI806337B (zh)
WO (1) WO2022150322A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165891A (en) * 1999-11-22 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer
US6352921B1 (en) * 2000-07-19 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization
US6482477B1 (en) * 2000-11-28 2002-11-19 Tokyo Electron Limited Method for pretreating dielectric layers to enhance the adhesion of CVD metal layers thereto
JP4406178B2 (ja) * 2001-03-28 2010-01-27 株式会社渡辺商行 成膜装置
US7144803B2 (en) * 2003-04-17 2006-12-05 Semiconductor Research Corporation Methods of forming boron carbo-nitride layers for integrated circuit devices
US8476743B2 (en) * 2011-09-09 2013-07-02 International Business Machines Corporation C-rich carbon boron nitride dielectric films for use in electronic devices
US9543140B2 (en) 2013-10-16 2017-01-10 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
JP6907217B2 (ja) 2016-01-20 2021-07-21 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク
US10475642B2 (en) 2016-04-21 2019-11-12 Applied Materials, Inc. Doped and undoped vanadium oxides for low-k spacer applications
US10658472B2 (en) 2016-05-12 2020-05-19 Globalwafers Co., Ltd. Direct formation of hexagonal boron nitride on silicon based dielectrics
WO2018064292A1 (en) * 2016-09-30 2018-04-05 Applied Materials, Inc. Methods of forming self-aligned vias
JP7465287B2 (ja) 2019-06-08 2024-04-10 アプライド マテリアルズ インコーポレイテッド 自己形成バリア層を備えた低誘電率誘電体

Also Published As

Publication number Publication date
US20220223409A1 (en) 2022-07-14
KR20230124746A (ko) 2023-08-25
TWI806337B (zh) 2023-06-21
TW202233877A (zh) 2022-09-01
US11830729B2 (en) 2023-11-28
WO2022150322A1 (en) 2022-07-14
JP2024502610A (ja) 2024-01-22

Similar Documents

Publication Publication Date Title
US11939674B2 (en) Methods to reduce material surface roughness
CN117321242A (zh) 无氦硅形成
CN116848617A (zh) 低k碳氮化硼膜
US11276573B2 (en) Methods of forming high boron-content hard mask materials
US20210134592A1 (en) Surface encasing material layer
TWI809674B (zh) 經摻雜的氧化矽的熱沉積
US20230050255A1 (en) Seam removal in high aspect ratio gap-fill
US11710631B2 (en) Tensile nitride deposition systems and methods
US11894228B2 (en) Treatments for controlling deposition defects
TWI828120B (zh) 具有金屬摻雜劑之材料的沉積方法
US20230360903A1 (en) Large area gapfill using volumetric expansion
KR20240056613A (ko) 육방정계 붕소 질화물 증착
US20220384189A1 (en) Boron nitride for mask patterning
CN117441224A (zh) 硅锗的热沉积
JP2023542174A (ja) ドーピング半導体膜
CN114867890A (zh) 用于等离子体沉积的初始调制
KR20240011785A (ko) 금속 도핑된 탄소 하드마스크들

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination