TW202301442A - 形成鰭式場效電晶體裝置的方法 - Google Patents

形成鰭式場效電晶體裝置的方法 Download PDF

Info

Publication number
TW202301442A
TW202301442A TW111103454A TW111103454A TW202301442A TW 202301442 A TW202301442 A TW 202301442A TW 111103454 A TW111103454 A TW 111103454A TW 111103454 A TW111103454 A TW 111103454A TW 202301442 A TW202301442 A TW 202301442A
Authority
TW
Taiwan
Prior art keywords
fin
epitaxial
epitaxial material
layer
dopant
Prior art date
Application number
TW111103454A
Other languages
English (en)
Inventor
游政衛
白易芳
鄭培仁
李啟弘
育佳 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202301442A publication Critical patent/TW202301442A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

形成鰭式場效電晶體裝置的方法包括：在第一鰭和第二鰭上形成閘極結構；在閘極結構的第一側形成分別在第一鰭和第二鰭中的第一凹槽和第二凹槽；以及在第一凹槽和第二凹槽中形成源極/汲極區域，包括：在第一凹槽和第二凹槽中形成阻障層；在阻障層上形成第一磊晶材料，其中在第一鰭上的第一磊晶材料的第一部份與在第二鰭上的第一磊晶材料的第二部份空間上隔開；在第一磊晶材料的第一部份和第二部份上形成第二磊晶材料，其中第二磊晶材料從第一鰭連續延伸至第二鰭；以及在第二磊晶材料上形成覆蓋層。

Description

鰭式場效電晶體裝置和形成鰭式場效電晶體裝置的方法
無
由於各種電子元件（例如電晶體、二極體、電阻器、電容器等）的集成密度不斷改善，半導體工業經歷了快速增長。在大多數情況下，這種集成密度的改善來自於不斷減少最小特徵的尺寸，使更多的元件集成到所需區域。
鰭式場效電晶體（Fin Field-Effect Transistor, FinFET）裝置現在正成為積體電路中常用的裝置。鰭式場效電晶體裝置具有三維結構，包括從基板中突出的半導體鰭。而閘極結構環繞半導體鰭，且被配置為控制鰭式場效電晶體裝置導電通道內電荷載體的流動。例如，在三閘極鰭式場效電晶體裝置中，閘極結構圍繞半導體鰭的三面展開，從而在半導體鰭的三側形成導電通道。
無
以下揭露提供許多不同的實施例或示例以進行本揭示的不同特徵。為簡化當前揭露，下述介紹元件和配置的具體示例。當然，這些僅是例子，並不意欲限制。例如，在下述的第一特徵在第二特徵上方形成的描述中，可能包括第一特徵和第二特徵直接接觸形成的實施例，也可能包括第一特徵和第二特徵之間可形成其他特徵，使第一特徵和第二特徵可能不直接接觸的實施例。
此外，空間相對術語，如下方和上方等，可方便在此處描述一個元件或特徵與圖中所示的另一個元件或特徵的關係。除了圖中描述的方向，空間相對術語旨在涵蓋使用或操作中裝置的不同方向。設備可能以其他方式定位（旋轉90度或其他方向），此處使用空間相對的描述可同樣地相對應解釋。在此處的討論中，除非另有說明，否則不同圖中相同的參照編號是指使用相同或相似材料藉由相同或相似方法形成的相同或相似元件。
在某些實施例中，具有多個鰭的鰭式場效電晶體裝置的源極/汲極區域的形成藉由：形成凹槽在每個鰭中、形成阻障層在凹槽中、形成第一磊晶材料的多個離散部份在阻障層的每個鰭上、形成第二磊晶材料在第一磊晶材料上並連接第一磊晶材料的多個離散部份，以及形成覆蓋層在第二磊晶材料上。在某些實施例中，第一磊晶材料、第二磊晶材料和覆蓋層的化學組成成份都包括半導體材料（例如矽）和摻雜劑（例如磷），但摻雜劑的濃度不同。第一磊晶材料中的第一摻雜劑濃度低於第二磊晶材料中的第二摻雜劑濃度，而覆蓋層中的第三摻雜劑濃度低於第一摻雜劑濃度。可在第一磊晶材料的離散部份之間形成氣隙，從而減少形成的裝置的閘極到汲極電容。第二磊晶材料的形成具有高摻雜劑濃度，並在第一磊晶材料的離散部份之間合併，從而降低形成的源極/汲極接觸插塞的電阻。
第1圖以透視圖說明鰭式場效電晶體（FinFET）的示例。鰭式場效電晶體包括基板50和向基板50上方突出的半導體鰭64。隔離區域62在半導體鰭64的對面形成，其中半導體鰭64在隔離區域62的上方突出。閘極介電質66沿著半導體鰭64的側壁和頂部表面，閘極電極68則在閘極介電質66的上方。源極/汲極區域80在半導體鰭64中以及閘極介電質66和閘極電極68的對面。第1圖進一步說明下述圖中使用的參考截面。截面B-B沿著鰭式場效電晶體的閘極電極68的縱軸延伸。截面A-A垂直於截面B-B並沿著半導體鰭64的縱軸和方向如源極/汲極區域80之間電流的方向。截面C-C與截面B-B平行並跨越源極/汲極區域80。為清楚起見，下述的圖將參照這些參考截面。
第2圖至第5圖、第6A圖、第6B圖、第7A圖、第7B圖、第8圖至第10圖、第11A圖、第11B圖、第12圖至第14圖、第15A圖、第15B圖和第15C圖根據實施例說明鰭式場效電晶體裝置100在不同製造階段的各種截面圖。鰭式場效電晶體裝置100與第1圖中的鰭式場效電晶體類似，但具有多個鰭和多個閘極結構。第2圖至第5圖和第15B圖沿著截面B-B說明鰭式場效電晶體裝置100的截面圖。第6A圖、第7A圖、第11B圖、第12圖至第14圖和第15A圖說明鰭式場效電晶體裝置100沿著截面A-A的截面圖。第6B圖、第7B圖、第8圖至第10圖、第11A圖和第15C圖說明鰭式場效電晶體裝置100沿著截面C-C的截面圖。在此處的討論中，除非另有說明，具有相同參考編號但不同英文字母（例如第6A圖和第6B圖）的圖是指同一裝置在同一製造階段的不同截面圖。
第2圖說明基板50的截面圖。基板50可能是半導體基板，如體半導體、絕緣體在半導體上（semiconductor-on-insulator, SOI）基板等，這些基板可能摻雜（例如P型摻雜劑或N型摻雜劑）或未摻雜。基板50可能是晶圓，如矽晶圓。絕緣體在半導體上基板通常包括在絕緣層上形成的半導體材料層。絕緣層可能是埋入氧化物（buried oxide, BOX）層或氧化矽層等。絕緣層位於基板上，典型上是矽基板或玻璃基板。也可以使用其他基板，如多層或梯度基板。在某些實施例中，基板50的半導體材料可能包括矽；鍺；半導體化合物，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；半導體合金，包括矽鍺（SiGe）、磷砷化鎵（ GaAsP）、砷化鋁銦（AlInAs）、砷化鋁鎵（AlGaAs）、砷化鎵銦（GaInAs）、磷化鎵銦（GaInP）和/或磷砷化鎵銦（GaInAsP）；或其組合。
參照第3圖，第2圖所示的基板50使用如微影和蝕刻技術等圖案化。例如，在基板50上形成光罩層，如墊氧化層52和其上的墊氮化層56。墊氧化層52可能是含氧化矽的薄膜，使用如熱氧化製程形成。墊氧化層52可作為基板50和其上的墊氮化層56之間的黏著層。在某些實施例中，墊氮化層56由氮化矽、氮氧化矽、碳氮化矽等形成，或由其組合形成，可藉由使用如低壓化學氣相沉積（low-pressure chemical vapor deposition, LPCVD）或電漿輔助化學氣相沉積（plasma enhanced chemical vapor deposition, PECVD）形成。
光罩層可以使用微影技術進行圖案化。通常，微影技術使用被沉積、被輻照（被曝露）和被顯影的光阻劑材料（未圖示）移除部份的光阻劑材料。剩餘的光阻劑材料則保護其下的材料，例如示例中的光罩層，免受後續的製程步驟如蝕刻。在此示例中，光阻劑材料用於圖案化墊氧化層52和墊氮化層56以形成如第3圖所示的圖案化的光罩58。
圖案化的光罩58隨後用於圖案化基板50的曝露部份以形成溝槽61，從而得到如第3圖所示相鄰於溝槽61之間的半導體鰭64（例如鰭64A和鰭64B）。在某些實施例中，半導體鰭64藉由在基板50蝕刻溝槽形成，使用如反應離子蝕刻（reactive ion etch, RIE）或中性粒子束蝕刻（neutral beam etch, NBE）等，或其組合。蝕刻製程可能是各向異性的。在某些實施例中，溝槽61可能是彼此平行的條帶（從頂部視角來看），且彼此間隔很近。在某些實施例中，溝槽61可能是連續的並且圍繞半導體鰭64。半導體鰭64也可在下述稱為鰭64。
半導體鰭64可以通過任何合適的方法進行圖案化。例如，半導體鰭64可以使用一個或多個微影製程進行圖案化，包括雙重圖形或多重圖形製程。通常，雙重圖形或多重圖形製程結合微影和自對準製程，使生成的圖案比起其他如使用單個直接的微影製程所得的間距還小。例如在實施例中，犧牲層在基板上形成，並使用微影製程進行圖案化。間隙物則使用自對準製程沿著圖案化的犧牲層形成。接著移除犧牲層，然後可以使用剩餘的間隙物或心軸圖案化鰭。
第4圖說明在相鄰半導體鰭64之間形成絕緣材料以形成隔離區域62。絕緣材料可能是如氧化矽的氧化物、氮化物等，或其組合，並且可由高密度電漿化學氣相沉積（high density plasma chemical vapor deposition, HDP-CVD）、流動式化學氣相沉積（flowable chemical vapor deposition, FCVD）（例如在遠端電漿系統中基於化學氣相沈積的材料經由沉積和後固化轉變為其他如氧化物的材料）等，或其組合形成。其他絕緣材料和/或其他形成製程也可使用。在所述的實施例中，絕緣材料是由流動式化學氣相沉積製程形成的氧化矽。當絕緣材料形成，可進行退火製程。平坦化製程，例如化學機械研磨（chemical mechanical polish, CMP），則可移除任何多餘的絕緣材料，以形成共平面（未圖示）的隔離區域62的頂部表面和半導體鰭64的頂部表面。圖案化的光罩58（參照第3圖）也可通過平坦化製程移除。
在某些實施例中，隔離區域62包括位於隔離區域62和基板50/半導體鰭64之間介面的襯墊，例如襯墊氧化物（未圖示）。在某些實施例中，襯墊氧化物的形成減少基板50和隔離區域62之間介面的晶體缺陷。同樣地，襯墊氧化物的形成也可減少半導體鰭64和隔離區域62之間介面的晶體缺陷。襯墊氧化物（例如氧化矽）可能是藉由熱氧化基板50的表面層所形成的熱氧化物，雖然其他合適的方法也可用於形成襯墊氧化物。
接下來，隔離區域62凹陷形成淺溝槽隔離區域（shallow trench isolation, STI）62。隔離區域62凹陷使半導體鰭64的上部從相鄰的隔離區域62之間突出。隔離區域62的頂部表面可能是平面（如圖所示）、凸面、凹面（如碟形），或其組合。隔離區域62的頂部表面可藉由合適的蝕刻形成平面、凸面和/或凹面。使用可行的蝕刻製程可對隔離區域62進行凹陷，例如使用對隔離區域62的材料具選擇性者。例如可進行乾蝕刻或使用稀釋氫氟酸（dilute hydrofluoric, dHF）的濕蝕刻使隔離區域62凹陷。
第2圖至第4圖說明形成半導體鰭64的實施例，但鰭可能由各種不同的製程形成。例如基板50的上部可以替換為合適的材料，例如適合形成所需半導體裝置類型（如N型或P型）的磊晶材料。接著具有磊晶材料在上部的基板50圖案化形成含磊晶材料的半導體鰭64。
作為另一個示例，介電層可以在基板的頂部表面形成；溝槽可以通過介電層蝕刻；同質磊晶結構可以在溝槽中磊晶生長；介電層可以凹陷使同質磊晶結構從介電層突出而形成鰭。
在又另一個示例中，介電層可以在基板的頂部表面形成；溝槽可以通過介電層蝕刻；異質磊晶結構可以使用不同於基板的材料在溝槽中磊晶生長；介電層可以凹陷使異質磊晶結構從介電層突出而形成鰭。
在生長磊晶材料或磊晶結構（例如異質磊晶結構或同質磊晶結構）的實施例中，生長的材料或結構在生長中可能原位摻雜，而可避免之前和之後的注入，儘管原位和注入摻雜劑可以一起使用。更進一步，磊晶生長與P型金屬氧化物半導體（p-type metal oxide semiconductor, PMOS）區域中的材料不同的N型金屬氧化物半導體（n-type metal oxide semiconductor, 奈米OS）區域中的材料可能是有利的。在各種實施例中，半導體鰭64可能包括矽鍺（Si xGe 1-x，其中x可以是0至1之間）、碳化矽、純或實質上純鍺、三-五族半導體或二-六族半導體等。例如，用於形成三-五族半導體的可用材料包括但不限於砷化銦（InAs）、砷化鋁（AlAs）、砷化鎵（GaAs）、磷化銦（InP）、氮化鎵（GaN）、砷化鎵銦（InGaAs）、砷化鋁銦（InAlAs）、銻化鎵（GaSb）、銻化鋁（AlSb）、磷化鋁（AlP）和磷化鎵（GaP）等。
第5圖說明虛擬閘極結構75在半導體鰭64上的形成。在某些實施例中，虛擬閘極結構75包括閘極介電質66和閘極電極68。光罩70可能在虛擬閘極結構75上形成。為了形成虛擬閘極結構75，介電層在半導體鰭64上形成。介電層可能是，例如氧化矽、氮化矽或其多層等，而且可沉積或熱生長。
閘極層在介電層上形成，光罩層則在閘極層上形成。閘極層可以沉積在介電層上，然後藉由如化學機械研磨進行平坦化。光罩層可以沉積在閘極層上。閘極層可能由例如多晶矽形成，但也可能使用其他材料。例如光罩層可能由氮化矽等形成。
在層（例如介電層、閘極層和光罩層）形成之後，光罩層可使用可行的微影和蝕刻技術進行圖案化以形成光罩70。接著藉由可行的蝕刻技術將光罩70的圖案轉移到閘極層和介電層，以分別形成閘極電極68和閘極介電質66。閘極電極68和閘極介電質66覆蓋半導體鰭64的各自通道區域。閘極電極68也可能有長度方向實質上垂直於各自半導體鰭64的長度方向。
在第5圖的示例中，閘極介電質66圖示為在半導體鰭64（例如在半導體鰭64的頂部表面和側壁上）和隔離區域62上形成。在其他實施例中，閘極介電質66可能藉由例如熱氧化半導體鰭64的材料形成，因此可在半導體鰭64上形成，但不在隔離區域62上形成。這些和其他變化被意欲能完全包括在本揭露的範圍內。
第6A圖說明沿著截面A-A（沿著半導體鰭64的縱軸）進一步進行鰭式場效電晶體裝置100製程的截面圖。需注意，在第6A圖中，三個虛擬閘極結構75（例如虛擬閘極結構75A、虛擬閘極結構75B和虛擬閘極結構75C）在半導體鰭64上形成。通常知識者需認識到，多於或少於三個閘極結構可在半導體鰭64上形成，這些和其他變化被意欲能完全包括在本揭露的範圍內。
如第6A圖所示，輕摻雜汲極（lightly doped drain, LDD）區域65在半導體鰭64中形成。輕摻雜汲極區域65可藉由電漿摻雜製程形成。電漿摻雜製程可能包括形成和圖案化光罩，例如一種光阻劑，以覆蓋鰭式場效電晶體中免受電漿摻雜製程的區域。電漿摻雜製程可在半導體鰭64中注入N型或P型雜質以形成輕摻雜汲極區域65。例如，如硼的P型雜質可注入半導體鰭64中形成P型裝置的輕摻雜汲極區域65。作為另一個例子，如磷的N型雜質可注入半導體鰭64中形成N型裝置的輕摻雜汲極區域65。在某些實施例中，輕摻雜汲極區域65鄰接鰭式場效電晶體裝置100的通道區域。部份輕摻雜汲極區域65可在閘極電極68下延伸並擴展到鰭式場效電晶體裝置100的通道區域。第6A圖說明輕摻雜汲極區域65的非限制性示例。輕摻雜汲極區域65的其他態樣、形狀和形成方法也是可能的，並且被意欲能完全包括在本揭露的範圍內。例如，輕摻雜汲極區域65可能在閘極間隙物87形成之後形成。在某些實施例中，輕摻雜汲極區域65被省略。在認識到輕摻雜汲極區域65可在半導體鰭64中形成之後，為簡化，輕摻雜汲極區域65未圖示在隨後的圖中。
繼續參照第6A圖，輕摻雜汲極區域65形成之後，閘極間隙物87圍繞虛擬閘極結構75形成。閘極間隙物87可包括第一閘極間隙物72和第二閘極間隙物86。例如，第一閘極間隙物72可能是閘極密封間隙物，形成於閘極電極68的對面側壁和閘極介電質66的對面側壁上。第二閘極間隙物86形成於第一閘極間隙物72上。第一閘極間隙物72可由氮化物形成，例如氮化矽、氮氧化矽或碳氮化矽等，或其組合，也可藉由使用熱氧化、化學氣相沈積或其他合適的沉積製程形成。第二閘極間隙物86可由氮化矽、碳氮化矽、其組合或使用合適的沉積方法等形成。
在實施例中，閘極間隙物87的形成首先在鰭式場效電晶體裝置100上均勻覆蓋地沈積第一閘極間隙物層，接著在沈積過的第一閘極間隙物層上均勻覆蓋地沈積第二閘極間隙物層。接下來，進行各向異性蝕刻製程，例如乾蝕刻製程，以移除第一閘極間隙物層和第二閘極間隙物層的水平部份（例如沿著光罩70上表面和沿著半導體鰭64上表面的部份）。在各向異性蝕刻製程之後剩餘的第一閘極間隙物層和第二閘極間隙物層的垂直部份則分別形成第一閘極間隙物72和第二閘極間隙物86。
第6B圖沿著截面C-C說明鰭式場效電晶體裝置100。如第6B圖所示，在各向異性蝕刻製程之後，第一閘極間隙物層和第二閘極間隙物層的剩餘部份沿著半導體鰭64的側壁延伸，其中剩餘部份被稱為鰭間隙物87F。
第6A圖和第6B圖所示的閘極間隙物87和鰭間隙物87F的形狀和形成方法僅是非限制性的示例，其他形狀和形成方法是可能的。這些和其他變化被意欲能完全包括在本揭露的範圍內。
接下來，如第7A圖所示，凹槽88在緊鄰虛擬閘極結構75的半導體鰭64中形成，例如相鄰虛擬閘極結構75和/或在虛擬閘極結構75旁邊。在某些實施例中，凹槽88藉由例如使用虛擬閘極結構75和閘極間隙物87作為蝕刻光罩的各向異性蝕刻製程形成，儘管任何其他合適的蝕刻製程都可能使用。
第7B圖說明沿著第7A圖的截面E-E的鰭式場效電晶體裝置100，其中截面E-E對應第1圖中的截面C-C。如第7B圖所示，形成凹槽88的蝕刻製程使半導體鰭64的上表面64U凹陷。在第7B圖的示例中，半導體鰭64凹陷部份的上表面64U與隔離區域62的上表面齊平。在某些實施例中，半導體鰭64凹陷部份的上表面64U比隔離區域62的上表面更高（例如遠離基板50）或更低（例如接近基板50）。此外，在說明的實施例中，蝕刻製程也使鰭間隙物87F凹陷。例如在凹槽88對面的鰭間隙物87F在蝕刻製程中曝露，因此被蝕刻製程蝕刻。鰭間隙物87F的剩餘部份可能具有不規則的形狀，而鰭間隙物87F的剩餘部份的高度可能是第6B圖中鰭間隙物87F高度的一小部份。
接下來，在第8圖中，阻障層81在（凹陷的）半導體鰭64上的凹槽88中形成。阻障層81可能是由使用如化學氣相沉積（CVD）的磊晶生長製程（也可稱為磊晶製程）所形成的磊晶材料。阻障層81的形成是為了防止或減少摻雜劑（例如磷）從隨後形成的磊晶材料82和磊晶材料83（參照第10圖）擴散到半導體鰭64或基板50中。
在某些實施例中，阻障層81和隨後形成的磊晶材料82由不同的材料形成。例如阻障層81可能由矽砷（SiAs）形成，而隨後形成的磊晶材料82可能由磷（P）摻雜的矽（Si）形成，此處也稱為矽磷（SiP）。在某些實施例中，阻障層81的化學組成成份和隨後形成的磊晶材料82的化學組成成份都包括相同的材料，例如半導體材料（如矽）和摻雜劑（如磷），但摻雜劑的濃度不同。例如阻障層81和隨後形成的磊晶材料82可能都由矽磷（SiP）形成，然而在阻障層81中的摻雜劑（如磷）的濃度低於（例如低於一個數量級）隨後形成的磊晶材料82中的摻雜劑（如磷）的濃度。在實施例的示例中，阻障層81由矽磷（SiP）形成，而阻障層81中的摻雜劑（例如磷）的濃度在大約每立方公分1x10 19至大約每立方公分8x10 20之間。
接下來，在第9圖中，磊晶材料82在阻障層81上形成。在某些實施例中，磊晶材料82藉由使用如化學氣相沈積的磊晶製程形成。在實施例的示例中，磊晶材料82是矽磷（SiP）（例如磷摻雜的矽），而形成磊晶材料82的磊晶製程是使用包括第一前驅物、第二前驅物和蝕刻氣體的製程氣體所進行。在某些實施例中，第一前驅物是含矽前驅物（例如SiH 2CO 2）、第二前驅物是含磷前驅物（例如PH 4），而蝕刻氣體（例如氯化氫）對磊晶材料82的材料具有選擇性（例如較高的蝕刻速率）。含矽前驅物與含磷前驅物反應以形成矽磷，蝕刻氣體（例如氯化氫）則添加到製程氣體以達到半導體鰭64上磊晶材料82的選擇性生長。在說明的實施例中，半導體鰭64上磊晶材料82的生長速率高於鰭式場效電晶體裝置100上其他結構例如鰭間隙物87F、閘極間隙物87和隔離區域62的生長速率。在某些實施中，可調整蝕刻氣體（例如藉由調整其流速）使磊晶材料82的蝕刻速率低於半導體鰭64上磊晶材料82的生長速率（也稱為沉積速率），但高於鰭式場效電晶體裝置的其他結構上磊晶材料82的生長速率。因此，在磊晶製程完成之後，磊晶材料82在半導體鰭64上形成，但不在鰭式場效電晶體裝置100的其他結構（例如閘極間隙物87、鰭間隙物87F和隔離區域62）上形成。
在第9圖中，虛線64D勾勒半導體鰭64的移除部份。需注意，半導體鰭64的其他部份（例如未在第9圖的截面中的虛擬閘極結構75正下方或閘極間隙物87正下方的部份）並不凹陷，因此虛線64D也顯示半導體鰭64其他部份的側壁和上表面的位置。與第6B圖中鰭間隙物87F的原始形狀和尺寸相比，第9圖中的鰭間隙物87F（也稱為凹陷的鰭間隙物87F）的剩餘部份具有不規則的形狀，並且高度大大地降低。在來自凹陷的鰭間隙物87F很小或幾乎沒有約束的情況下，如果進行目前未揭露之方法的磊晶製程形成磊晶材料82，磊晶材料82的水平生長（例如沿著第9圖的水平方向生長）可能發生在磊晶製程的早期，並可能導致半導體鰭64上的磊晶材料82合併在一起，從而防止形成高的氣隙（參照第10圖的氣隙74）。目前揭露的方法允許控制磊晶材料82的水平生長速率和垂直生長速率，從而允許由下往上的生長模式控制磊晶材料82形成的形狀。因此氣隙74（參照第10圖）在隨後形成的磊晶材料83的部份之間形成。氣隙74有利於減少閘極到汲極電容，從而提高形成的裝置的交流電（alternative current, AC）性能。細節在以下討論。
在實施例的示例中，形成磊晶材料82的磊晶製程使用包括SiH 2CO 2、PH 4和氯化氫的製程氣體來進行。在某些實施例中，SiH 2CO 2的流速在每分鐘約500標準立方公分（standard cubic centimeters per minute, sccm）到每分鐘約1000標準立方公分（sccm）之間，PH 4的流速在每分鐘約200標準立方公分（sccm）到每分鐘約500標準立方公分（sccm）之間，氯化氫的流速在每分鐘約30標準立方公分（sccm）到每分鐘約100標準立方公分（sccm）之間。例如，磊晶製程的壓力可能在約150托（Torr）到約300托（Torr）之間，而磊晶製程的溫度可能在攝氏約620度到攝氏約700度之間。
在某些實施例中，藉由調整含矽前驅物（例如SiH 2CO 2）的流速與蝕刻氣體（例如氯化氫）的流速之間的比率來調整磊晶材料82的垂直生長速率和水平生長速率之間的比率。例如提高含矽前驅物的流速與蝕刻氣體的流速之間的比率以增加磊晶材料82的垂直生長速率與水平生長速率之間的比率；反之亦然。在某些實施例中，磊晶材料82的垂直生長速率與水平生長速率之間的比率調整為大約2至3。換句話說，磊晶製程被調整為沿著垂直方向比水平方向更快地生長磊晶材料82，使每個半導體鰭64上的生長為由下往上的生長模式，以形成磊晶材料82細長且垂直延伸的部份（例如具有垂直縱軸）。磊晶材料82中細長且垂直延伸的部份之間的距離增大使第10圖中的氣隙74形成。目前揭露的方法的另一個優點是磊晶材料82的生長對鰭間隙物87F剩餘部份的形狀或尺寸不敏感，從而能夠更好地控制形成的磊晶材料82的形狀和/或尺寸，進而提高產量。
如第9圖所示，在磊晶製程完成之後，磊晶材料82的第一部份82A在阻障層81上的鰭64A上形成，而磊晶材料82的第二部份82B則在阻障層81上的鰭64B上形成。磊晶材料82的第一部份82A和磊晶材料82的第二部份82B是磊晶材料82的離散部份。換句話說，磊晶材料82的第一部份82A與磊晶材料82的第二部份82B空間上隔開。
在某些實施例中，於半導體鰭64的外側壁（參照虛線64D）和磊晶材料82的相應側壁之間測量的磊晶材料82的第一厚度L1大約在約8奈米到約12奈米之間。在某些實施例中，於半導體鰭64的內側壁（參照虛線64D）和磊晶材料82的相應側壁之間測量的磊晶材料82的第二厚度L2大約在約6奈米到約10奈米之間。第一厚度L1可能大於第二厚度L2，由於例如半導體鰭64之間的小空間導致磊晶材料82的生長速度變慢。於阻障層81的上表面（例如最頂層）和磊晶材料82的相應離散部份（例如第一部份82A或第二部份82B）的上表面（例如最頂層）之間測量的磊晶材料82的高度H1可能在約30奈米到約40奈米之間。
在阻障層81的化學組成成份和磊晶材料82的化學組成成份都包括半導體材料（例如矽）和摻雜劑（例如磷）的實施例中，磊晶材料82中的摻雜劑（例如磷）的濃度高於阻障層81中的摻雜劑的濃度。磊晶材料82中的摻雜劑（例如磷）的濃度可能高於阻隔層81中的摻雜劑的濃度一個數量級（例如10倍）。在實施例的示例中，阻障層81和磊晶材料82都包括矽磷，但在磊晶材料82（例如矽磷）中的摻雜劑（例如磷）的濃度介於每立方公分約1x10 21到每立方公分約3x10 21，高於在阻障層中的摻雜劑的濃度，其介於如上文所述的每立方公分約1x10 19到每立方公分約8x10 20之間。
接下來，在第10圖中，磊晶材料83在磊晶材料82上形成。在說明的實施例中，磊晶材料83由與形成磊晶材料82相同的材料（例如矽磷）形成，但磊晶材料83中的摻雜劑（例如磷）的濃度高於（例如高於三到四倍）磊晶材料82中的摻雜劑（例如磷）的濃度。在實施例的示例中，在磊晶材料83（例如矽磷）中的摻雜劑（例如磷）的濃度在大約每立方公分3x10 21到大約每立方公分5x10 21之間。由於隨後形成的源極/汲極接觸被形成為與磊晶材料83接觸，以及由於較高的摻雜劑濃度可提高導電性，因此在此處揭露的方法和結構可提高形成的裝置的直流電（direct current, DC）性能，例如藉由減少隨後形成的源極/汲極接觸的電阻。
磊晶材料83由與形成磊晶材料82的磊晶製程不同的磊晶製程形成。回述形成磊晶材料82的磊晶製程中，垂直生長速率被調控為高於水平生長速率，使磊晶材料82的細長且垂直延伸的部份（例如第一部份82A或第二部份82B）在每個半導體鰭64上形成。在形成磊晶材料83的磊晶製程中，水平生長速率和垂直生長速率實質上相同（例如垂直生長速率與水平生長速率之間的比率約為0.9至約1.2），以達到實質上的各向同性生長，使磊晶材料83沿著離散的第一部份82A和第二部份82B的側壁和上表面均勻覆蓋地形成。如第10圖所示，磊晶材料83從鰭64A連續延伸至鰭64B。換句話說，磊晶材料83在磊晶材料82的第一部份82A和第二部份82B上合併在一起，形成連續的磊晶材料83。
在某些實施例中，為形成磊晶材料83，磊晶製程藉由包括第一前驅物、第二前驅物、第三前驅物和蝕刻氣體的製程氣體來進行。在實施例中，第一前驅物是含矽前驅物（例如SiH 2CO 2），第二前驅物是含磷前驅物（例如PH 4），第三前驅物是不同於第一前驅物的含矽前驅物（例如甲矽烷（SiH 4）），而蝕刻氣體（例如氯化氫）對磊晶材料83的材料具選擇性（例如具有較高的蝕刻速率）。需注意，與形成磊晶材料82的磊晶製程相比，形成磊晶材料83的磊晶製程使用額外的含矽前驅物（例如甲矽烷（SiH 4））。由於額外的含矽前驅物（例如甲矽烷（SiH 4）），磊晶材料83的形成具有更各向同性的生長速率（例如具有實質上相同的水平生長速率和垂直生長速率），從而有利於均勻覆蓋地形成磊晶材料83在磊晶材料82上。此外，可以調控第一前驅物（例如SiH 2CO 2）的流速與蝕刻氣體（例如氯化氫）的流速之間的比率，以促使磊晶材料83均勻覆蓋地生長。
在某些實施例中，形成磊晶材料83的磊晶製程使用包括SiH 2CO 2、PH 4、甲矽烷（SiH4）和氯化氫的製程氣體進行。SiH 2CO 2的流速在每分鐘約500標準立方公分（sccm）到每分鐘約1000標準立方公分（sccm）之間，PH 4的流速在每分鐘約200標準立方公分（sccm）到每分鐘約500標準立方公分（sccm）之間，甲矽烷（SiH 4）的流速在每分鐘約10標準立方公分（sccm）到每分鐘約500標準立方公分（sccm）之間，氯化氫的流速在每分鐘約50標準立方公分（sccm）到每分鐘約200標準立方公分（sccm）之間，在一些實施例。磊晶製程的壓力可能在大約150托（Torr）到大約200托（Torr）之間，以及例如磊晶製程的溫度可能在大約攝氏620到大約攝氏700之間。
如第10圖所示，在磊晶材料83形成之後，半導體鰭64的外側壁（參照虛線64D）和磊晶材料83的各自側壁之間測量所得的磊晶材料83的第三厚度L3在大約8奈米到大約15奈米之間。在某些實施例中，在半導體鰭64的內側壁（參照虛線64D）和磊晶材料83的各自側壁之間測量所得的磊晶材料83的第四厚度L4在大約4奈米到大約8奈米之間。在磊晶材料82的上表面（例如最頂表面）和磊晶材料83的上表面（例如最頂表面）之間測量所得的磊晶材料83的高度H2可能在大約10奈米到大約20奈米之間。
需注意的是，在第10圖中，氣隙74在半導體鰭64之間形成。具體來說，氣隙74在磊晶材料83的第一部份和磊晶材料83的第二部份之間形成，其中磊晶材料83的第一部份沿著與磊晶材料82的第二部份82B面對的磊晶材料82的第一部份82A的側壁延伸，其中磊晶材料83的第二部份沿著與磊晶材料82的第一部份82A面對的磊晶材料82的第二部份82B的側壁延伸。氣隙74的高度H3如果沒有使用本揭露的方法可能無法達成超過30奈米，例如在大約30奈米到大約35奈米之間。在一些實施例中，氣隙74的高度H3在鰭高度H4的大約60百分比到大約80百分比之間，其中鰭高度H4是隔離區域62的上表面和半導體鰭64的上表面之間的距離。大的氣隙74的高度H3可減少閘極到汲極電容，從而改善形成的裝置的交流電（alternative current, AC）性能。
接下來，在第11A圖中，覆蓋層84在磊晶材料83上形成。覆蓋層84保護其下的磊晶材料83免於例如後續的蝕刻製程。在實施例的說明中，覆蓋層84與磊晶材料82由相同的材料（例如矽磷）形成，但覆蓋層84中的摻雜劑（例如磷）的濃度低於（例如低於一個數量級）磊晶材料82中的摻雜劑（例如磷）的濃度。在實施例的示例中，覆蓋層84（例如矽磷）中的摻雜劑（例如磷）的濃度在大約每立方公分1x10 20到大約每立方公分8x10 20之間。
在某些實施例中，覆蓋層84由磊晶製程形成，例如使用化學氣相沉積。在實施例的示例中，覆蓋層84是矽磷（SiP）（例如摻雜磷的矽），而形成覆蓋層84的磊晶製程使用包括第一前驅物、第二前驅物和蝕刻氣體的製程氣體來進行。在實施例中，第一前驅物是含矽前驅物（例如SiH 2CO 2），第二前驅物是含磷前驅物（例如PH 4），而蝕刻氣體（例如氯化氫）對磊晶材料82的材料具選擇性（例如具有較高的蝕刻速率）。
在某些實施例中，形成覆蓋層84的磊晶製程使用包括SiH 2CO 2、PH 4和氯化氫的製程氣體來進行。在某些實施例中，SiH 2CO 2的流速在每分鐘大約500標準立方公分（sccm）到每分鐘大約1000標準立方公分（sccm）之間，PH 4的流速在每分鐘大約200標準立方公分（sccm）到每分鐘大約500標準立方公分（sccm）之間，氯化氫的流速在每分鐘大約100標準立方公分（sccm）到每分鐘大約500標準立方公分（sccm）之間。磊晶製程的壓力可能在大約100托（Torr）到大約300托（Torr）之間，以及例如磊晶製程的溫度可能在大約攝氏620度到大約攝氏700度之間。覆蓋層84形成之後，覆蓋層84的厚度可能在大約1奈米到大約3奈米之間。簡言之，第11A圖中的阻障層81、磊晶材料82和磊晶材料83以及覆蓋層84可統稱為源極/汲極區域80，源極/汲極區域80的子層（例如阻障層81、磊晶材料82、磊晶材料83和覆蓋層84）可能未在隨後的圖中圖示。
第11B圖說明第11A圖的鰭式場效電晶體裝置100，但沿著第1圖的截面A-A。如第11B圖所示，磊晶的源極/汲極區域80可能有從半導體鰭64的各自表面升起的表面（例如在半導體鰭64非凹陷的上表面64U的上方升起），並且可能有面。在某些實施例中，產生的鰭式場效電晶體是N型鰭式場效電晶體，而源極/汲極區域80包括碳化矽（SiC）、矽磷（SiP）或摻雜磷的矽碳（SiCP）等。在某些實施例中，產生的鰭式場效電晶體是P型鰭式場效電晶體，而源極/汲極區域80包括矽鍺，以及如硼或銦的P型雜質。
接下來，如第12圖所示，接觸蝕刻停止層（contact etch stop layer, CESL）89在第11A圖所示的結構上形成。接觸蝕刻停止層89在隨後的蝕刻製程中充當蝕刻停止層，並且可包括適當的材料如氧化矽、氮化矽、氮氧化矽或其組合等，以及可藉由適當的形成方法例如化學氣相沉積、物理氣相沉積或其組合等形成。
接下來，第一層間介電質（interlayer dielectric, ILD）90在接觸蝕刻停止層89和虛擬閘極結構75（例如虛擬閘極結構75A、虛擬閘極結構75B和虛擬閘極結構75C）上形成。在某些實施例中，第一層間介電質90由介電材料例如氧化矽、磷矽酸鹽玻璃（phosphosilicate glass, PSG）、硼矽酸鹽玻璃（borosilicate glass, BSG）、摻雜硼的磷矽酸鹽玻璃（boron-doped phosphosilicate glass, BPSG）、未摻雜的矽酸鹽玻璃（undoped silicate glass, USG）等形成，並且可以通過任何合適的方法例如化學氣相沉積、電漿輔助化學氣相沉積或流動式化學氣相沉積來沉積。平坦化製程例如化學機械研磨則可進行以移除光罩70並移除位在閘極電極68上的接觸蝕刻停止層89的部份。平坦化製程之後，第一層間介電質90的上表面與閘極電極68的上表面齊平。
接下來，在第13圖中，進行後閘極製程（有時稱為替換閘極製程）以將閘極電極68和閘極介電質66分別替換為有源閘極（也可稱為替換閘極或金屬閘極）。因此在後閘極製程中，閘極電極68和閘極介電質66可分別稱為虛擬閘極電極和虛擬閘極介電質。在某些實施例中，有源閘極是金屬閘極。
參照第13圖，虛擬閘極結構75A、虛擬閘極結構75B和虛擬閘極結構75C（參照第12圖）分別以替換閘極結構97A、替換閘極結構97B和替換閘極結構97C替換。根據某些實施方案，為了形成替換閘極結構97（例如替換閘極結構97A、替換閘極結構97B或替換閘極結構97C），閘極電極68和在閘極電極68正下的閘極介電質66在蝕刻步驟中被移除，使凹槽在閘極間隙物87之間形成。每個凹槽都會曝露各自半導體鰭64的通道區域。在移除虛擬閘極時，當閘極電極68被蝕刻，閘極介電質66可用作蝕刻停止層。閘極介電質66可在移除閘極電極68之後移除。
接下來，在替換閘極結構97的凹槽中形成閘極介電層94、阻障層96、功函數層98和閘極電極99。閘極介電層94均勻覆蓋地沉積在凹槽中，例如在半導體鰭64的上表面和側壁、在閘極間隙物87的側壁，以及在第一層間介電質90的上表面（未圖示）。根據某些實施例，閘極介電層94包括氧化矽、氮化矽或其多層。在某些實施例中，閘極介電層94包括高介電材料，而在這些實施例中，閘極介電層94的介電係數可能大於約7.0，並且可能包括金屬氧化物或鉿（Hf）、鋁（Al）、鋯（Zr）、鑭（La）、鎂（Mg）、鋇（Ba）、鈦（Ti）、鉛（Pb）的矽酸鹽和其組合。閘極介電層94的形成方法可包括分子束沉積（molecular beam deposition, MBD）、原子層沉積（atomic layer deposition, ALD）、電漿輔助化學氣相沉積等。
接下來，阻障層96在閘極介電層94上均勻覆蓋地形成。阻隔層96可包括導電材料，例如氮化鈦，但其他材料也可以使用，例如氮化鉭、鈦或鉭等。阻障層96可使用化學氣相沉積製程（例如電漿輔助化學氣相沉積）形成。但是其他製程也可以例如濺鍍、有機金屬化學氣相沉積（metal organic chemical vapor deposition, MOCVD）或原子層沉積也可以使用。
接下來，在某些實施例中，如P型功函數層或N型功函數層的功函數層98可在阻障層96上的凹槽中形成，並在閘極電極99形成之前形成。可包括在P型裝置的閘極結構的示例性P型功函數金屬包括氮化鈦（TiN）、氮化鉭（ TaN）、釕（Ru）、鉬（Mo）、鋁（Al）、氮化鎢（WN）、二矽化鋯（ZrSi 2）、二矽化鉬（MoSi 2）、二矽化鉭（TaSi 2）、二矽化鎳（NiSi 2）、其他適合的P型功函數材料，或其組合。可包括在N型裝置的閘極結構的示例性N型功函數金屬包括鈦（Ti）、銀（Ag）、鋁化鉭（TaAl）、碳化鋁鉭（TaAlC）、氮化鋁鈦（TiAlN）、碳化鉭（TaC）、碳氮化鉭（TaCN）、氮矽化鉭（TaSiN）、錳（Mn）、鋯（Zr）、其他適合的N型功函數材料，或其組合。功函數值與功函數層的材料組成成份相關，因此選擇功函數層的材料以調整其功函數值，使目標閾值電壓Vt在形成的裝置中達成。功函數層可透過化學氣相沉積、物理氣相沉積（physical vapor deposition, PVD）和/或其他合適製程沉積。
接下來，晶種層（未圖示）在功函數層98上均勻覆蓋地形成。晶種層可能包括銅、鈦、鉭、氮化鈦、氮化鉭等，或其組合，並可由原子層沉積、濺鍍、物理氣相沉積等沉積。在某些實施例中，晶種層是金屬層，可能是單層或包括由不同材料形成的多個子層的複合層。例如晶種層包括在鈦層和在鈦層上的銅層。
接下來，閘極電極99沉積在晶種層上，並填充凹槽的剩餘部份。閘極電極99可以由含金屬材料製成，例如銅、鋁、鎢等，其組合或其多層，並可通過電鍍、化學鍍或其他合適方法形成。閘極電極99形成之後，可進行如化學機械研磨的平坦化製程以移除閘極介電層94、阻障層96、功函數層98、晶種層和閘極電極99的多餘部份，其中的多餘部份位在第一層間介電質90上表面的上方。由此閘極介電層94、阻障層96、功函數層98、晶種層和閘極電極99的剩餘部份因此形成所得鰭式場效電晶體裝置100的替換閘極結構97。
接下來參照第14圖，第二層間介電質92在第一層間介電質90上形成。開口93通過第二層間介電質92形成，或通過第二層間介電質92和第一層間介電質90形成，以曝露替換閘極結構97或源極/汲極區域80。
在實施例中，第二層間介電質92是由流動式化學氣相沉積方法形成的流動式薄膜。在某些實施例中，第二層間介電質92由介電材料例如氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃等形成，並可通過任何合適的方法例如化學氣相沉積和電漿輔助化學氣相沉積來沉積。在某些實施例中，第二層間介電質92和第一層間介電質90由相同的材料形成。在某些實施例中，第二層間介電質92和第一層間介電質90由不同的材料形成。
在某些實施例中，第14圖中的開口93使用微影和蝕刻形成。蝕刻製程通過蝕刻接觸蝕刻停止層89以曝露源極/汲極區域80。在某些實施例中，蝕刻製程是各向同性蝕刻製程。
接下來，在第15A圖中，可選擇形成矽化物區域85在源極/汲極區域80上的開口93中。在某些實施例中，矽化物區域85的形成是首先在磊晶的源極/汲極區域80的曝露部份上沉積能與半導體材料（例如矽和鍺）反應以形成矽化物或鍺化物區域的金屬，例如鎳、鈷、鈦、鉭、鉑、鎢、其他貴重金屬、其他難熔金屬、稀土金屬或其合金，接著進行熱退火製程。然後沉積金屬的未反應部份則藉由例如蝕刻製程移除。儘管矽化物區域85被稱為矽化物區域，矽化物區域85也可能是鍺化物區域或矽鍺化物區域（例如包括矽化物和鍺化物的區域）。
接下來，阻障層104在開口93中形成（例如均勻覆蓋地）。阻隔層可能包括導電材料，例如氮化鈦，但其他材料也可互換地使用，例如氮化鉭、鈦或鉭等。阻障層可使用原子層沉積、化學氣相沉積、電漿輔助化學氣相沉積、有機金屬化學氣相沉積等形成。
接下來，形成（例如均勻覆蓋地）晶種層109在阻障層104上。晶種層109可能包括銅、鈦、鉭、氮化鈦或氮化鉭等，或其組合，並可由原子層沉積、濺鍍或化學氣相沉積等沉積。在某些實施例中，晶種層109是金屬層，可能是單層或包括由不同材料形成的多個子層的複合層。例如晶種層109可能包括鈦層和在鈦層上的銅層。
接下來，導電材料110在開口93中形成以填充開口93。導電材料110可能是含金屬材料，例如銅、鋁或鎢等，其組合或其多層，並可通過電鍍、化學鍍或其他合適方法形成。如化學機械研磨的平坦化製程可進行以移除在第二層間介電質92的上表面的層（例如阻障層104、晶種層109和導電材料110）的多餘部份。阻障層104、晶種層109和導電材料110的剩餘部份則形成接觸102（也可稱為接觸插塞），例如源極/汲極接觸102B和閘極接觸102A。
第15B圖和第15C圖說明第15A圖中的鰭式場效電晶體裝置100，但分別沿著第1圖中的截面B-B和截面C-C。需注意，在第15C圖的示例中，氣隙74被密封以形成由例如磊晶材料83、隔離區域62、鰭間隙物87F和第二層間介電質92所封閉的腔體。
如同領域中的通常知識者可輕易認知到的，額外的製程可能在第15A圖至第15C圖的製程之後。例如包括多個介電層和在多個介電層中形成的導電特徵（例如通道、如金屬線的導電線）的互連結構可在第二層間介電質92上形成以互連其下的電子元件（例如電晶體）以形成功能電路。細節未在此處討論。
揭露的實施例可能有變化並意欲能完全被本揭露的範圍包括。例如實施例的說明在鰭式場效電晶體裝置100中顯示為非限制性的兩個半導體鰭64。領域中的通常知識者需認知到鰭式場效電晶體裝置100可能有兩個以上的半導體鰭64，在這種情況下本揭露的方法可輕易地被應用以在每個半導體鰭64上形成磊晶材料82的多個離散部份，接著磊晶材料83在磊晶材料82上形成以連接磊晶材料82的多個離散部份以形成合併的源極/汲極區域80。
第16圖根據某些實施例，說明形成鰭式場效電晶體裝置的方法的流程圖。需認知到第16圖中說明的實施例方法只是許多可能的實施例方法中的一個示例。領域中的通常知識者需認知到許多變化、選擇和修改。例如可增加、移除、替換、重新排列和重複第16圖中說明的各種步驟。
參照第16圖，在區塊1010中，第一鰭和第二鰭的形成在基板上方突出。在區塊1020中，閘極結構在第一鰭和第二鰭上方形成。在區塊1030中，在閘極結構的第一側形成分別在第一鰭和第二鰭中的第一凹槽和第二凹槽。在區塊1040中，源極/汲極區域在第一凹槽和第二凹槽中形成，包括：形成阻障層在第一凹槽和第二凹槽中；形成第一磊晶材料在第一凹槽和第二凹槽中的阻障層上方，其中在第一鰭上方的第一磊晶材料的第一部份與在第二鰭上方的第一磊晶材料的第二部份空間上隔開；形成第二磊晶材料在第一磊晶材料上方，其中第二磊晶材料沿著第一磊晶材料的第一部份和第二部份的外表面延伸，其中第二磊晶材料從第一鰭連續延伸至第二鰭；以及形成覆蓋層在第二磊晶材料上方。
實施例可達成多個優勢。例如揭露的磊晶材料82的生長方法對鰭間隙物87F的剩餘部份的形狀或尺寸不敏感，從而能夠更好地控制磊晶材料82的形狀以提高產量。揭露的方法提供調整磊晶材料82的垂直生長速率和水平生長速率的方式，從而促使磊晶材料82的垂直生長以形成垂直延伸的離散部份（例如第一部份82A、第二部份82B）。垂直延伸的離散部份使氣隙74形成以降低閘極到汲極電容，從而改善所形成的裝置的交流電性能。磊晶材料83的形成具有較高的摻雜劑濃度，並合併在磊晶材料82的離散部份之間，從而降低了源極/汲極接觸插塞的電阻，進而改善所形成的裝置的直流電性能。
根據實施例，一種形成鰭式場效電晶體（FinFET）的方法，包括：形成第一鰭和第二鰭，向基板上方突出；形成閘極結構在第一鰭和第二鰭上方；在閘極結構的第一側分別形成第一凹槽和第二凹槽在第一鰭和第二鰭中；以及形成源極/汲極區域在第一凹槽和第二凹槽中，包括：形成阻障層在第一凹槽和第二凹槽中；形成第一磊晶材料在第一凹槽和第二凹槽中的阻障層上方，其中在第一鰭上方的第一磊晶材料的第一部份與在第二鰭上方的第一磊晶材料的第二部份空間上隔開；形成第二磊晶材料在第一磊晶材料上方，其中第二磊晶材料沿著第一磊晶材料的第一部份和第二部份的外表面延伸，其中第二磊晶材料從第一鰭連續延伸至第二鰭；以及形成覆蓋層在第二磊晶材料上方。在實施例中，其中第二磊晶材料有第三部份沿著第一磊晶材料的第一部份的第一側壁延伸，第一側壁面對第一磊晶材料的第二部份，以及其中第二磊晶材料有第四部份沿著第一磊晶材料的第二部份的第二側壁延伸，第二側壁面對第一磊晶材料的第一部份，其中在形成第二磊晶材料之後有氣隙介於第二磊晶材料的第三部份和第四部份之間。在實施例中，其中形成第一凹槽和第二凹槽包括進行蝕刻製程以移除第一鰭的第一部份和第二鰭的第二部份，其中蝕刻製程使沿著第一鰭的側壁設置的複數個第一鰭間隙物凹陷，並且使沿著第二鰭的側壁設置的複數個第二鰭間隙物凹陷。在實施例中，其中第一磊晶材料比起凹陷的第一鰭間隙物和第二鰭間隙物從基板延伸更遠。在實施例中，其中覆蓋層從第一鰭沿著第二磊晶材料的上表面連續延伸至第二鰭。在實施例中，其中每個第一磊晶材料、第二磊晶材料和覆蓋層都包括半導體材料和摻雜劑，其中第二磊晶材料的摻雜劑的第二濃度高於第一磊晶材料的摻雜劑的第一濃度，其中覆蓋層的摻雜劑的第三濃度低於第一磊晶材料的摻雜劑的第一濃度。在實施例中，其中阻障層包括半導體材料和摻雜劑，其中阻障層的摻雜劑的第四濃度低於第一磊晶材料的摻雜劑的第一濃度。在實施例中，其中阻障層與第一磊晶材料由不同材料形成。在實施例中，其中形成第一磊晶材料包括使用含第一前驅物和第二前驅物的第一製程氣體磊晶生長第一磊晶材料，其中第一前驅物包括半導體材料，而第二前驅物包括摻雜劑，其中形成第二磊晶材料包括使用含第一前驅物、第二前驅物和第三前驅物的第二製程氣體磊晶生長第二磊晶材料，其中第三前驅物不同於第一前驅物且包括半導體材料。在實施例中，其中第一製程氣體進一步包括蝕刻氣體，其中形成第一磊晶材料進一步包括藉由調整第一前驅物的流速與蝕刻氣體的流速之間的比例來調整第一磊晶材料的垂直生長速率與第一磊晶材料的水平生長速率之間的比例。在實施例中，其中半導體材料是矽，以及摻雜劑是磷。在實施例中，其中第一前驅物是SiH 2CO 2、第二前驅物是PH 4，以及第三前驅物是SiH 4。
根據實施例，一種形成鰭式場效電晶體（FinFET）裝置的方法，包括：形成第一鰭和第二鰭在基板上方；形成閘極結構在第一鰭和第二鰭上方；進行蝕刻製程以分別在第一鰭和第二鰭中形成第一凹槽和第二凹槽；形成阻障層在第一凹槽和第二凹槽中；形成第一磊晶層在第一凹槽和第二凹槽中的阻障層上方，其中第一磊晶層包括分開的兩個部份，其中分開的兩個部份的第一部份在第一鰭上方形成，而分開的兩個部份的第二部份在第二鰭上方形成；形成第二磊晶層在第一磊晶層上方，其中第二磊晶層從第一鰭連續延伸至第二鰭；以及形成覆蓋層在第二磊晶層上方，其中第一磊晶層、第二磊晶層和覆蓋層的化學組成成份包括相同的半導體材料和相同的摻雜劑但不同的摻雜劑的濃度。在實施例中，其中半導體材料是矽，以及摻雜劑是磷。在實施例中，中形成第一磊晶層包括使用第一含矽前驅物和第二含磷前驅物進行第一磊晶製程，其中形成第二磊晶層包括使用第一含矽前驅物、第二含磷前驅物和第三含矽前驅物進行第二磊晶製程，第三含矽前驅物不同於第一含矽前驅物。在實施例中，其中第一磊晶層中的摻雜劑的第一濃度低於第二磊晶層中的摻雜劑的第二濃度，其中覆蓋層中的摻雜劑的第三濃度低於第一磊晶層中的摻雜劑的第一濃度。在實施例中，其中第一磊晶層和第二磊晶層分別由第一磊晶製程和第二磊晶製程形成，其中第一磊晶製程的第一垂直生長速率介於第一磊晶製程的第一水平生長速率的大約兩倍至大約三倍之間，其中第二磊晶製程的第二垂直生長速率實質上與第二磊晶製程的第二水平生長速率相等。
根據實施例，一種鰭式場效電晶體裝置（FinFET），包括：第一鰭和第二鰭，向基板上方突出；閘極結構，位在第一鰭和第二鰭上方；以及源極/汲極區域，位在第一鰭和第二鰭上方的閘極結構的第一側，包括：第一磊晶材料，具有第一部份在第一鰭上方和第二部份在第二鰭上方，其中第一部份空間上與第二部份隔開；第二磊晶材料，位在第一磊晶材料上方，其中第二磊晶材料沿著第一磊晶材料的第一部份和第二部份的外表面延伸，其中第二磊晶材料從第一鰭連續延伸至第二鰭；以及覆蓋層，位在第二磊晶材料上方，其中每個第一磊晶材料、第二磊晶材料和覆蓋層都包括半導體材料和摻雜劑，其中第一磊晶材料中的摻雜劑的第一濃度低於第二磊晶材料中的摻雜劑的第二濃度，其中覆蓋層中的摻雜劑的第三濃度低於第一磊晶材料中的摻雜劑的第一濃度。在實施例中，其中半導體材料是矽，以及摻雜劑是磷。在實施例中，進一步包括：複數個第一鰭間隙物，沿著第一鰭的側壁；複數個第二鰭間隙物，沿著第二鰭的側壁；以及阻障層，具有介於第一鰭間隙物的第一部份和介於第二鰭間隙物的第二部份，其中阻障層的第一部份介於第一鰭和第一磊晶材料的第一部份之間，以及阻障層的第二部份介於第二鰭和第一磊晶材料的第二部份之間。
前述概述一些實施例的特徵，使領域中的通常知識者可更好地了解當前揭露的方面。領域中的通常知識者應認知到他們可隨時利用本揭露作為設計或修改其他流程和結構的基礎，以實現相同的目的和/或實現此處介紹的實施例的相同優勢。領域中的通常知識者還應認知到這種等價建構不會偏離本揭露的精神和範圍，他們可在不偏離本揭露的精神和範圍下在此進行各種改變、替換和修改。
50:基板 52:墊氧化層 56:墊氮化層 58:圖案化的光罩 61:溝槽 62:隔離區域 64:半導體鰭 64A:鰭 64B:鰭 64D:虛線 64U:上表面 65:輕摻雜汲極區域 66:閘極介電質 68:閘極電極 70:光罩 72:第一閘極間隙物 74:氣隙 75:虛擬閘極結構 75A:虛擬閘極結構 75B:虛擬閘極結構 75C:虛擬閘極結構 80:源極/汲極區域 81:阻障層 82:磊晶材料 82A:第一部份 82B:第二部份 83:磊晶材料 84:覆蓋層 85:矽化物區域 86:第二閘極間隙物 87:閘極間隙物 87F:鰭間隙物 88:凹槽 89:接觸蝕刻停止層 90:第一層間介電質 92:第二層間介電質 93:開口 94:閘極介電質 96:阻障層 97:替換閘極結構 97A:替換閘極結構 97B:替換閘極結構 97C:替換閘極結構 98:功函數層 99:閘極電極 100:鰭式場效電晶體裝置 102:接觸 102A:閘極接觸 102B:源極/汲極接觸 104:阻障層 109:晶種層 110:導電材料 1010:區塊 1020:區塊 1030:區塊 1040:區塊 A-A:截面 B-B:截面 C-C:截面 E-E:截面 H1:高度 H2:高度 H3:高度 H4:鰭高度 L1:第一厚度 L2:第二厚度 L3:第三厚度 L4:第四厚度
在閱讀附圖時，最好從以下詳細描述中瞭解本揭露的各個方面。值得注意的是，按照工業標準做法，各種特徵沒有依比例繪。事實上，為了討論清晰，可任意增加或減少各種特徵的尺寸。 第1圖根據一些實施例，說明鰭式場效電晶體（FinFET）裝置的透視圖。 第2圖至第5圖、第6A圖、第6B圖、第7A圖、第7B圖、第8圖至第10圖、第11A圖、第11B圖、第12圖至第14圖、第15A圖、第15B圖和第15C圖根據實施例說明鰭式場效電晶體裝置在製造不同階段的各種截面圖。 第16圖根據一些實施例，說明形成半導體裝置的方法流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
50:基板
62:隔離區域
64:半導體鰭
66:閘極介電質
68:閘極電極
80:源極/汲極區域
A-A:截面
B-B:截面
C-C:截面

Claims (20)

  1. 一種形成鰭式場效電晶體裝置的方法，包括： 形成一第一鰭和一第二鰭，向一基板上方突出； 形成一閘極結構在該第一鰭和該第二鰭上方； 在該閘極結構的一第一側分別形成一第一凹槽和一第二凹槽在該第一鰭和該第二鰭中；以及 形成一源極/汲極區域在該第一凹槽和該第二凹槽中，包括： 形成一阻障層在該第一凹槽和該第二凹槽中； 形成一第一磊晶材料在該第一凹槽和該第二凹槽中的該阻障層上方，其中在該第一鰭上方的該第一磊晶材料的一第一部份與在該第二鰭上方的該第一磊晶材料的一第二部份空間上隔開； 形成一第二磊晶材料在該第一磊晶材料上方，其中該第二磊晶材料沿著該第一磊晶材料的該第一部份和該第二部份的外表面延伸，其中該第二磊晶材料從該第一鰭連續延伸至該第二鰭；以及 形成一覆蓋層在該第二磊晶材料上方。
  2. 如請求項1所述之方法，其中該第二磊晶材料有一第三部份沿著該第一磊晶材料的該第一部份的一第一側壁延伸，該第一側壁面對該第一磊晶材料的該第二部份，以及其中該第二磊晶材料有一第四部份沿著該第一磊晶材料的該第二部份的一第二側壁延伸，該第二側壁面對該第一磊晶材料的該第一部份，其中在形成該第二磊晶材料之後有一氣隙介於該第二磊晶材料的該第三部份和該第四部份之間。
  3. 如請求項1所述之方法，其中形成該第一凹槽和該第二凹槽包括進行一蝕刻製程以移除該第一鰭的一第一部份和該第二鰭的一第二部份，其中該蝕刻製程使沿著該第一鰭的側壁設置的複數個第一鰭間隙物凹陷，並且使沿著該第二鰭的側壁設置的複數個第二鰭間隙物凹陷。
  4. 如請求項3所述之方法，其中該第一磊晶材料比起凹陷的該些第一鰭間隙物和該些第二鰭間隙物從該基板延伸更遠。
  5. 如請求項1所述之方法，其中該覆蓋層從該第一鰭沿著該第二磊晶材料的一上表面連續延伸至該第二鰭。
  6. 如請求項1所述之方法，其中每個該第一磊晶材料、該第二磊晶材料和該覆蓋層都包括一半導體材料和一摻雜劑，其中該第二磊晶材料的該摻雜劑的一第二濃度高於該第一磊晶材料的該摻雜劑的一第一濃度，其中該覆蓋層的該摻雜劑的一第三濃度低於該第一磊晶材料的該摻雜劑的該第一濃度。
  7. 如請求項6所述之方法，其中該阻障層包括該半導體材料和該摻雜劑，其中該阻障層的該摻雜劑的一第四濃度低於該第一磊晶材料的該摻雜劑的該第一濃度。
  8. 如請求項6所述之方法，其中該阻障層與該第一磊晶材料由不同材料形成。
  9. 如請求項1所述之方法，其中形成該第一磊晶材料包括使用含一第一前驅物和一第二前驅物的一第一製程氣體磊晶生長該第一磊晶材料，其中該第一前驅物包括一半導體材料，而該第二前驅物包括一摻雜劑，其中形成該第二磊晶材料包括使用含該第一前驅物、該第二前驅物和一第三前驅物的一第二製程氣體磊晶生長該第二磊晶材料，其中該第三前驅物不同於該第一前驅物且包括該半導體材料。
  10. 如請求項9所述之方法，其中該第一製程氣體進一步包括一蝕刻氣體，其中形成該第一磊晶材料進一步包括藉由調整該第一前驅物的流速與該蝕刻氣體的流速之間的比例來調整該第一磊晶材料的垂直生長速率與該第一磊晶材料的水平生長速率之間的比例。
  11. 如請求項9所述之方法，其中該半導體材料是矽，以及該摻雜劑是磷。
  12. 如請求項11所述之方法，其中該第一前驅物是SiH 2CO 2、該第二前驅物是PH 4，以及該第三前驅物是SiH 4。
  13. 一種形成鰭式場效電晶體裝置的方法，包括： 形成一第一鰭和一第二鰭在一基板上方； 形成一閘極結構在該第一鰭和該第二鰭上方； 進行一蝕刻製程以分別在該第一鰭和該第二鰭中形成一第一凹槽和一第二凹槽； 形成一阻障層在該第一凹槽和該第二凹槽中； 形成一第一磊晶層在該第一凹槽和該第二凹槽中的該阻障層上方，其中該第一磊晶層包括一分開的兩個部份，其中該分開的兩個部份的一第一部份在該第一鰭上方形成，而該分開的兩個部份的一第二部份在該第二鰭上方形成； 形成一第二磊晶層在該第一磊晶層上方，其中該第二磊晶層從該第一鰭連續延伸至該第二鰭；以及 形成一覆蓋層在該第二磊晶層上方，其中該第一磊晶層、該第二磊晶層和該覆蓋層的化學組成成份包括相同的一半導體材料和相同的一摻雜劑但不同的該摻雜劑的濃度。
  14. 如請求項13所述之的方法，其中該半導體材料是矽，以及該摻雜劑是磷。
  15. 如請求項14所述之方法，其中形成該第一磊晶層包括使用一第一含矽前驅物和一第二含磷前驅物進行一第一磊晶製程，其中形成該第二磊晶層包括使用該第一含矽前驅物、該第二含磷前驅物和一第三含矽前驅物進行一第二磊晶製程，該第三含矽前驅物不同於該第一含矽前驅物。
  16. 如請求項13所述之方法，其中該第一磊晶層中的該摻雜劑的一第一濃度低於該第二磊晶層中的該摻雜劑的一第二濃度，其中該覆蓋層中的該摻雜劑的一第三濃度低於該第一磊晶層中的該摻雜劑的該第一濃度。
  17. 如請求項13所述之方法，其中該第一磊晶層和該第二磊晶層分別由一第一磊晶製程和一第二磊晶製程形成，其中該第一磊晶製程的一第一垂直生長速率介於該第一磊晶製程的一第一水平生長速率的大約兩倍至大約三倍之間，其中該第二磊晶製程的一第二垂直生長速率實質上與該第二磊晶製程的一第二水平生長速率相等。
  18. 一種鰭式場效電晶體裝置，包括： 一第一鰭和一第二鰭，向一基板上方突出； 一閘極結構，位在該第一鰭和該第二鰭上方；以及 一源極/汲極區域，位在該第一鰭和該第二鰭上方的該閘極結構的一第一側，包括： 一第一磊晶材料，具有一第一部份在該第一鰭上方和一第二部份在該第二鰭上方，其中該第一部份空間上與該第二部份隔開； 一第二磊晶材料，位在該第一磊晶材料上方，其中該第二磊晶材料沿著該第一磊晶材料的該第一部份和該第二部份的外表面延伸，其中該第二磊晶材料從該第一鰭連續延伸至該第二鰭；以及 一覆蓋層，位在該第二磊晶材料上方，其中每個該第一磊晶材料、該第二磊晶材料和該覆蓋層都包括一半導體材料和一摻雜劑，其中該第一磊晶材料中的該摻雜劑的一第一濃度低於該第二磊晶材料中的該摻雜劑的一第二濃度，其中該覆蓋層中的該摻雜劑的一第三濃度低於該第一磊晶材料中的該摻雜劑的該第一濃度。
  19. 如請求項18所述之鰭式場效電晶體裝置，其中該半導體材料是矽，以及該摻雜劑是磷。
  20. 如請求項18所述之鰭式場效電晶體裝置，進一步包括： 複數個第一鰭間隙物，沿著該第一鰭的側壁； 複數個第二鰭間隙物，沿著該第二鰭的側壁；以及 一阻障層，具有介於該些第一鰭間隙物的一第一部份和介於該些第二鰭間隙物的一第二部份，其中該阻障層的該第一部份介於該第一鰭和該第一磊晶材料的該第一部份之間，以及該阻障層的該第二部份介於該第二鰭和該第一磊晶材料的該第二部份之間。
TW111103454A 2021-06-24 2022-01-26 形成鰭式場效電晶體裝置的方法 TW202301442A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163214508P 2021-06-24 2021-06-24
US63/214,508 2021-06-24
US17/490,922 US20220415715A1 (en) 2021-06-24 2021-09-30 Fin Field-Effect Transistor Device and Method of Forming
US17/490,922 2021-09-30

Publications (1)

Publication Number Publication Date
TW202301442A true TW202301442A (zh) 2023-01-01

Family

ID=83698467

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111103454A TW202301442A (zh) 2021-06-24 2022-01-26 形成鰭式場效電晶體裝置的方法

Country Status (3)

Country Link
US (1) US20220415715A1 (zh)
CN (1) CN115249651A (zh)
TW (1) TW202301442A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831116B2 (en) * 2015-09-15 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FETS and methods of forming FETs
KR102612196B1 (ko) * 2018-06-20 2023-12-12 삼성전자주식회사 반도체 장치
US10867861B2 (en) * 2018-09-28 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same

Also Published As

Publication number Publication date
CN115249651A (zh) 2022-10-28
US20220415715A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
US11133416B2 (en) Methods of forming semiconductor devices having plural epitaxial layers
TWI742435B (zh) 半導體裝置及其形成方法
TWI821415B (zh) 半導體裝置及其形成方法
TWI828806B (zh) 半導體裝置與其形成方法
US11476349B2 (en) FinFET structures and methods of forming the same
US10734233B2 (en) FinFET with high-k spacer and self-aligned contact capping layer
TWI760330B (zh) 半導體結構與其形成方法
TWI739178B (zh) 半導體裝置及其形成方法
CN111261520A (zh) 半导体装置及其形成方法
TW201946148A (zh) 半導體裝置之製造方法
US20200119165A1 (en) Fin field-effect transistors and methods of forming the same
US20240145543A1 (en) Semiconductor device and method of forming the same
US20230343858A1 (en) Methods for increasing germanium concentration of surfaces of a silicon germanium portion of a fin and resulting semiconductor devices
US20220293742A1 (en) Fin field-effect transistor device and method
TW202301442A (zh) 形成鰭式場效電晶體裝置的方法
US11916147B2 (en) Fin field-effect transistor device having contact plugs with re-entrant profile
KR102598768B1 (ko) 자기 정렬된 콘택트를 위한 하이브리드 막 방식
TWI840770B (zh) 半導體裝置及其製造方法
TWI808729B (zh) 半導體裝置的形成方法
US11810961B2 (en) Transistor gate structures and methods of forming the same
US20230008494A1 (en) Gate structures in transistor devices and methods of forming same
US20230163075A1 (en) Semiconductor Device and Method
US20230260832A1 (en) Semiconductor Devices and Methods
TW202201629A (zh) 半導體元件及形成半導體元件之方法
KR20230115199A (ko) 얇은 실리콘 캡을 적용한 게이트 스택 형성 방법