CN115249651A - 鳍式场效晶体管装置和形成鳍式场效晶体管装置的方法 - Google Patents

鳍式场效晶体管装置和形成鳍式场效晶体管装置的方法 Download PDF

Info

Publication number
CN115249651A
CN115249651A CN202210146292.4A CN202210146292A CN115249651A CN 115249651 A CN115249651 A CN 115249651A CN 202210146292 A CN202210146292 A CN 202210146292A CN 115249651 A CN115249651 A CN 115249651A
Authority
CN
China
Prior art keywords
fin
epitaxial material
epitaxial
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210146292.4A
Other languages
English (en)
Inventor
游政卫
白易芳
郑培仁
李啟弘
杨育佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115249651A publication Critical patent/CN115249651A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种鳍式场效晶体管装置和形成鳍式场效晶体管装置的方法，形成鳍式场效晶体管装置的方法包括：在第一鳍和第二鳍上形成栅极结构；在栅极结构的第一侧形成分别在第一鳍和第二鳍中的第一凹槽和第二凹槽；以及在第一凹槽和第二凹槽中形成源极/漏极区域，包括：在第一凹槽和第二凹槽中形成阻障层；在阻障层上形成第一磊晶材料，其中在第一鳍上的第一磊晶材料的第一部分与在第二鳍上的第一磊晶材料的第二部分空间上隔开；在第一磊晶材料的第一部分和第二部分上形成第二磊晶材料，其中第二磊晶材料从第一鳍连续延伸至第二鳍；以及在第二磊晶材料上形成覆盖层。

Description

鳍式场效晶体管装置和形成鳍式场效晶体管装置的方法
技术领域
本揭示案是关于一种鳍式场效晶体管装置，以及形成鳍式场效晶体管装置的方法。
背景技术
由于各种电子元件(例如晶体管、二极管、电阻器、电容器等)的集成密度不断改善，半导体工业经历了快速增长。在大多数情况下，这种集成密度的改善来自于不断减少最小特征的尺寸，使更多的元件集成到所需区域。
鳍式场效晶体管(Fin Field-Effect Transistor,FinFET)装置现在正成为集成电路中常用的装置。鳍式场效晶体管装置具有三维结构，包括从基板中突出的半导体鳍。而栅极结构环绕半导体鳍，且被配置为控制鳍式场效晶体管装置导电通道内电荷载体的流动。例如，在三栅极鳍式场效晶体管装置中，栅极结构围绕半导体鳍的三面展开，从而在半导体鳍的三侧形成导电通道。
发明内容
在一些实施例中，本揭示案形成鳍式场效晶体管装置的方法包括：形成向基板上方突出的第一鳍和第二鳍；形成在第一鳍和第二鳍上方的栅极结构；在栅极结构的第一侧形成分别在第一鳍和第二鳍中的第一凹槽和第二凹槽；以及形成在第一凹槽和第二凹槽中的源极/漏极区域，包括：形成在第一凹槽和第二凹槽中的阻障层；形成在第一凹槽和第二凹槽中阻障层上方的第一磊晶材料，其中在第一鳍上方的第一磊晶材料的第一部分与在第二鳍上方的第一磊晶材料的第二部分空间上隔开；形成在第一磊晶材料上方的第二磊晶材料，其中第二磊晶材料沿着第一磊晶材料的第一部分和第二部分的外表面延伸，且第二磊晶材料从第一鳍连续延伸至第二鳍；以及在第二磊晶材料上方形成覆盖层。
在一些实施例中，本揭示案形成鳍式场效晶体管装置的方法包括：在基板上方形成第一鳍和第二鳍；在第一鳍和第二鳍上方形成栅极结构；进行蚀刻制程以分别在第一鳍和第二鳍中形成第一凹槽和第二凹槽；形成在第一凹槽和第二凹槽中的阻障层；形成在第一凹槽和第二凹槽中阻障层上方的第一磊晶层，其中第一磊晶层包括分开的两个部分，分开的两个部分的第一部分在第一鳍上方形成，而分开的两个部分的第二部分则在第二鳍上方形成；形成在第一磊晶层上方的第二磊晶层，其中第二磊晶层从第一鳍连续延伸至第二鳍；以及在第二磊晶层上方形成覆盖层，其中第一磊晶层、第二磊晶层和覆盖层的化学组成成份包括相同的半导体材料和相同的掺杂剂但掺杂剂的浓度不同。
在一些实施例中，本揭示案的鳍式场效晶体管装置包括：向基板上方突出的第一鳍和第二鳍；位在第一鳍和第二鳍上方的栅极结构；以及位在第一鳍和第二鳍上方的栅极结构的第一侧的源极/漏极区域，其包括：具有第一部分在第一鳍上方和第二部分在第二鳍上方的第一磊晶材料，其中第一部分空间上与第二部分隔开；位在第一磊晶材料上方的第二磊晶材料，其中第二磊晶材料沿着第一磊晶材料的第一部分和第二部分的外表面延伸，且第二磊晶材料从第一鳍连续延伸至第二鳍；以及位在第二磊晶材料上方的覆盖层，其中每个第一磊晶材料、第二磊晶材料和覆盖层都包括半导体材料和掺杂剂，且第一磊晶材料中的掺杂剂的第一浓度低于第二磊晶材料中的掺杂剂的第二浓度，而覆盖层中的掺杂剂的第三浓度低于第一磊晶材料中的掺杂剂的第一浓度。
附图说明
在阅读附图时，最好从以下详细描述中了解本揭露的各个方面。值得注意的是，按照工业标准做法，各种特征没有依比例绘。事实上，为了讨论清晰，可任意增加或减少各种特征的尺寸。
图1根据一些实施例，说明鳍式场效晶体管(FinFET)装置的透视图；
图2至图5、图6A、图6B、图7A、图7B、图8至图10、图11A、图11B、图12至图14、图15A、图15B和图15C根据实施例说明鳍式场效晶体管装置在制造不同阶段的各种截面图；
图16根据一些实施例，说明形成半导体装置的方法流程图。
【符号说明】
50:基板
52:垫氧化层
56:垫氮化层
58:图案化的光罩
61:沟槽
62:隔离区域
64:半导体鳍
64A:鳍
64B:鳍
64D:虚线
64U:上表面
65:轻掺杂漏极区域
66:栅极介电质
68:栅极电极
70:光罩
72:第一栅极间隙物
74:气隙
75:虚拟栅极结构
75A:虚拟栅极结构
75B:虚拟栅极结构
75C:虚拟栅极结构
80:源极/漏极区域
81:阻障层
82:磊晶材料
82A:第一部分
82B:第二部分
83:磊晶材料
84:覆盖层
85:硅化物区域
86:第二栅极间隙物
87:栅极间隙物
87F:鳍间隙物
88:凹槽
89:接触蚀刻停止层
90:第一层间介电质
92:第二层间介电质
93:开口
94:栅极介电质
96:阻障层
97:替换栅极结构
97A:替换栅极结构
97B:替换栅极结构
97C:替换栅极结构
98:功函数层
99:栅极电极
100:鳍式场效晶体管装置
102:接触
102A:栅极接触
102B:源极/漏极接触
104:阻障层
109:晶种层
110:导电材料
1010:区块
1020:区块
1030:区块
1040:区块
A-A:截面
B-B:截面
C-C:截面
E-E:截面
H1:高度
H2:高度
H3:高度
H4:鳍高度
L1:第一厚度
L2:第二厚度
L3:第三厚度
L4:第四厚度
具体实施方式
以下揭露提供许多不同的实施例或示例以进行本揭示的不同特征。为简化当前揭露，下述介绍元件和配置的具体示例。当然，这些仅是例子，并不意欲限制。例如，在下述的第一特征在第二特征上方形成的描述中，可能包括第一特征和第二特征直接接触形成的实施例，也可能包括第一特征和第二特征之间可形成其他特征，使第一特征和第二特征可能不直接接触的实施例。
此外，空间相对术语，如下方和上方等，可方便在此处描述一个元件或特征与图中所示的另一个元件或特征的关系。除了图中描述的方向，空间相对术语旨在涵盖使用或操作中装置的不同方向。设备可能以其他方式定位(旋转90度或其他方向)，此处使用空间相对的描述可同样地相对应解释。在此处的讨论中，除非另有说明，否则不同图中相同的参照编号是指使用相同或相似材料通过相同或相似方法形成的相同或相似元件。
在某些实施例中，具有多个鳍的鳍式场效晶体管装置的源极/漏极区域的形成通过：形成凹槽在每个鳍中、形成阻障层在凹槽中、形成第一磊晶材料的多个离散部分在阻障层的每个鳍上、形成第二磊晶材料在第一磊晶材料上并连接第一磊晶材料的多个离散部分，以及形成覆盖层在第二磊晶材料上。在某些实施例中，第一磊晶材料、第二磊晶材料和覆盖层的化学组成成份都包括半导体材料(例如硅)和掺杂剂(例如磷)，但掺杂剂的浓度不同。第一磊晶材料中的第一掺杂剂浓度低于第二磊晶材料中的第二掺杂剂浓度，而覆盖层中的第三掺杂剂浓度低于第一掺杂剂浓度。可在第一磊晶材料的离散部分之间形成气隙，从而减少形成的装置的栅极到漏极电容。第二磊晶材料的形成具有高掺杂剂浓度，并在第一磊晶材料的离散部分之间合并，从而降低形成的源极/漏极接触插塞的电阻。
图1以透视图说明鳍式场效晶体管(FinFET)的示例。鳍式场效晶体管包括基板50和向基板50上方突出的半导体鳍64。隔离区域62在半导体鳍64的对面形成，其中半导体鳍64在隔离区域62的上方突出。栅极介电质66沿着半导体鳍64的侧壁和顶部表面，栅极电极68则在栅极介电质66的上方。源极/漏极区域80在半导体鳍64中以及栅极介电质66和栅极电极68的对面。图1进一步说明下述图中使用的参考截面。截面B-B沿着鳍式场效晶体管的栅极电极68的纵轴延伸。截面A-A垂直于截面B-B并沿着半导体鳍64的纵轴和方向如源极/漏极区域80之间电流的方向。截面C-C与截面B-B平行并跨越源极/漏极区域80。为清楚起见，下述的图将参照这些参考截面。
图2至图5、图6A、图6B、图7A、图7B、图8至图10、图11A、图11B、图12至图14、图15A、图15B和图15C根据实施例说明鳍式场效晶体管装置100在不同制造阶段的各种截面图。鳍式场效晶体管装置100与图1中的鳍式场效晶体管类似，但具有多个鳍和多个栅极结构。图2至图5和图15B沿着截面B-B说明鳍式场效晶体管装置100的截面图。图6A、图7A、图11B、图12至图14和图15A说明鳍式场效晶体管装置100沿着截面A-A的截面图。图6B、图7B、图8至图10、图11A和图15C说明鳍式场效晶体管装置100沿着截面C-C的截面图。在此处的讨论中，除非另有说明，具有相同参考编号但不同英文字母(例如图6A和图6B)的图是指同一装置在同一制造阶段的不同截面图。
图2说明基板50的截面图。基板50可能是半导体基板，如体半导体、绝缘体在半导体上(semiconductor-on-insulator,SOI)基板等，这些基板可能掺杂(例如P型掺杂剂或N型掺杂剂)或未掺杂。基板50可能是晶圆，如硅晶圆。绝缘体在半导体上基板通常包括在绝缘层上形成的半导体材料层。绝缘层可能是埋入氧化物(buried oxide,BOX)层或氧化硅层等。绝缘层位于基板上，典型上是硅基板或玻璃基板。也可以使用其他基板，如多层或梯度基板。在某些实施例中，基板50的半导体材料可能包括硅；锗；半导体化合物，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；半导体合金，包括硅锗(SiGe)、磷砷化镓(GaAsP)、砷化铝铟(AlInAs)、砷化铝镓(AlGaAs)、砷化镓铟(GaInAs)、磷化镓铟(GaInP)和/或磷砷化镓铟(GaInAsP)；或其组合。
参照图3，图2所示的基板50使用如微影和蚀刻技术等图案化。例如，在基板50上形成光罩层，如垫氧化层52和其上的垫氮化层56。垫氧化层52可能是含氧化硅的薄膜，使用如热氧化制程形成。垫氧化层52可作为基板50和其上的垫氮化层56之间的粘着层。在某些实施例中，垫氮化层56由氮化硅、氮氧化硅、碳氮化硅等形成，或由其组合形成，可通过使用如低压化学气相沉积(low-pressure chemical vapor deposition,LPCVD)或电浆辅助化学气相沉积(plasma enhanced chemical vapor deposition,PECVD)形成。
光罩层可以使用微影技术进行图案化。通常，微影技术使用被沉积、被辐照(被曝露)和被显影的光阻剂材料(未图示)移除部分的光阻剂材料。剩余的光阻剂材料则保护其下的材料，例如示例中的光罩层，免受后续的制程步骤如蚀刻。在此示例中，光阻剂材料用于图案化垫氧化层52和垫氮化层56以形成如图3所示的图案化的光罩58。
图案化的光罩58随后用于图案化基板50的曝露部分以形成沟槽61，从而得到如图3所示相邻于沟槽61之间的半导体鳍64(例如鳍64A和鳍64B)。在某些实施例中，半导体鳍64通过在基板50蚀刻沟槽形成，使用如反应离子蚀刻(reactive ion etch,RIE)或中性粒子束蚀刻(neutral beam etch,NBE)等，或其组合。蚀刻制程可能是各向异性的。在某些实施例中，沟槽61可能是彼此平行的条带(从顶部视角来看)，且彼此间隔很近。在某些实施例中，沟槽61可能是连续的并且围绕半导体鳍64。半导体鳍64也可在下述称为鳍64。
半导体鳍64可以通过任何合适的方法进行图案化。例如，半导体鳍64可以使用一个或多个微影制程进行图案化，包括双重图形或多重图形制程。通常，双重图形或多重图形制程结合微影和自对准制程，使生成的图案比起其他如使用单个直接的微影制程所得的间距还小。例如在实施例中，牺牲层在基板上形成，并使用微影制程进行图案化。间隙物则使用自对准制程沿着图案化的牺牲层形成。接着移除牺牲层，然后可以使用剩余的间隙物或心轴图案化鳍。
图4说明在相邻半导体鳍64之间形成绝缘材料以形成隔离区域62。绝缘材料可能是如氧化硅的氧化物、氮化物等，或其组合，并且可由高密度电浆化学气相沉积(highdensity plasma chemical vapor deposition,HDP-CVD)、流动式化学气相沉积(flowablechemical vapor deposition,FCVD)(例如在远端电浆系统中基于化学气相沉积的材料经由沉积和后固化转变为其他如氧化物的材料)等，或其组合形成。其他绝缘材料和/或其他形成制程也可使用。在所述的实施例中，绝缘材料是由流动式化学气相沉积制程形成的氧化硅。当绝缘材料形成，可进行退火制程。平坦化制程，例如化学机械研磨(chemicalmechanical polish,CMP)，则可移除任何多余的绝缘材料，以形成共平面(未图示)的隔离区域62的顶部表面和半导体鳍64的顶部表面。图案化的光罩58(参照图3)也可通过平坦化制程移除。
在某些实施例中，隔离区域62包括位于隔离区域62和基板50/半导体鳍64之间界面的衬垫，例如衬垫氧化物(未图示)。在某些实施例中，衬垫氧化物的形成减少基板50和隔离区域62之间界面的晶体缺陷。同样地，衬垫氧化物的形成也可减少半导体鳍64和隔离区域62之间界面的晶体缺陷。衬垫氧化物(例如氧化硅)可能是通过热氧化基板50的表面层所形成的热氧化物，虽然其他合适的方法也可用于形成衬垫氧化物。
接下来，隔离区域62凹陷形成浅沟槽隔离区域(shallow trench isolation,STI)62。隔离区域62凹陷使半导体鳍64的上部从相邻的隔离区域62之间突出。隔离区域62的顶部表面可能是平面(如图所示)、凸面、凹面(如碟形)，或其组合。隔离区域62的顶部表面可通过合适的蚀刻形成平面、凸面和/或凹面。使用可行的蚀刻制程可对隔离区域62进行凹陷，例如使用对隔离区域62的材料具选择性者。例如可进行干蚀刻或使用稀释氢氟酸(dilute hydrofluoric,dHF)的湿蚀刻使隔离区域62凹陷。
图2至图4说明形成半导体鳍64的实施例，但鳍可能由各种不同的制程形成。例如基板50的上部可以替换为合适的材料，例如适合形成所需半导体装置类型(如N型或P型)的磊晶材料。接着具有磊晶材料在上部的基板50图案化形成含磊晶材料的半导体鳍64。
作为另一个示例，介电层可以在基板的顶部表面形成；沟槽可以通过介电层蚀刻；同质磊晶结构可以在沟槽中磊晶生长；介电层可以凹陷使同质磊晶结构从介电层突出而形成鳍。
在又另一个示例中，介电层可以在基板的顶部表面形成；沟槽可以通过介电层蚀刻；异质磊晶结构可以使用不同于基板的材料在沟槽中磊晶生长；介电层可以凹陷使异质磊晶结构从介电层突出而形成鳍。
在生长磊晶材料或磊晶结构(例如异质磊晶结构或同质磊晶结构)的实施例中，生长的材料或结构在生长中可能原位掺杂，而可避免之前和之后的注入，尽管原位和注入掺杂剂可以一起使用。更进一步，磊晶生长与P型金属氧化物半导体(p-type metal oxidesemiconductor,PMOS)区域中的材料不同的N型金属氧化物半导体(n-type metal oxidesemiconductor,纳米OS)区域中的材料可能是有利的。在各种实施例中，半导体鳍64可能包括硅锗(SixGe1-x，其中x可以是0至1之间)、碳化硅、纯或实质上纯锗、三-五族半导体或二-六族半导体等。例如，用于形成三-五族半导体的可用材料包括但不限于砷化铟(InAs)、砷化铝(AlAs)、砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)、砷化镓铟(InGaAs)、砷化铝铟(InAlAs)、锑化镓(GaSb)、锑化铝(AlSb)、磷化铝(AlP)和磷化镓(GaP)等。
图5说明虚拟栅极结构75在半导体鳍64上的形成。在某些实施例中，虚拟栅极结构75包括栅极介电质66和栅极电极68。光罩70可能在虚拟栅极结构75上形成。为了形成虚拟栅极结构75，介电层在半导体鳍64上形成。介电层可能是，例如氧化硅、氮化硅或其多层等，而且可沉积或热生长。
栅极层在介电层上形成，光罩层则在栅极层上形成。栅极层可以沉积在介电层上，然后通过如化学机械研磨进行平坦化。光罩层可以沉积在栅极层上。栅极层可能由例如多晶硅形成，但也可能使用其他材料。例如光罩层可能由氮化硅等形成。
在层(例如介电层、栅极层和光罩层)形成之后，光罩层可使用可行的微影和蚀刻技术进行图案化以形成光罩70。接着通过可行的蚀刻技术将光罩70的图案转移到栅极层和介电层，以分别形成栅极电极68和栅极介电质66。栅极电极68和栅极介电质66覆盖半导体鳍64的各自通道区域。栅极电极68也可能有长度方向实质上垂直于各自半导体鳍64的长度方向。
在图5的示例中，栅极介电质66图示为在半导体鳍64(例如在半导体鳍64的顶部表面和侧壁上)和隔离区域62上形成。在其他实施例中，栅极介电质66可能通过例如热氧化半导体鳍64的材料形成，因此可在半导体鳍64上形成，但不在隔离区域62上形成。这些和其他变化被意欲能完全包括在本揭露的范围内。
图6A说明沿着截面A-A(沿着半导体鳍64的纵轴)进一步进行鳍式场效晶体管装置100制程的截面图。需注意，在图6A中，三个虚拟栅极结构75(例如虚拟栅极结构75A、虚拟栅极结构75B和虚拟栅极结构75C)在半导体鳍64上形成。通常知识者需认识到，多于或少于三个栅极结构可在半导体鳍64上形成，这些和其他变化被意欲能完全包括在本揭露的范围内。
如图6A所示，轻掺杂漏极(lightly doped drain,LDD)区域65在半导体鳍64中形成。轻掺杂漏极区域65可通过电浆掺杂制程形成。电浆掺杂制程可能包括形成和图案化光罩，例如一种光阻剂，以覆盖鳍式场效晶体管中免受电浆掺杂制程的区域。电浆掺杂制程可在半导体鳍64中注入N型或P型杂质以形成轻掺杂漏极区域65。例如，如硼的P型杂质可注入半导体鳍64中形成P型装置的轻掺杂漏极区域65。作为另一个例子，如磷的N型杂质可注入半导体鳍64中形成N型装置的轻掺杂漏极区域65。在某些实施例中，轻掺杂漏极区域65邻接鳍式场效晶体管装置100的通道区域。部分轻掺杂漏极区域65可在栅极电极68下延伸并扩展到鳍式场效晶体管装置100的通道区域。图6A说明轻掺杂漏极区域65的非限制性示例。轻掺杂漏极区域65的其他态样、形状和形成方法也是可能的，并且被意欲能完全包括在本揭露的范围内。例如，轻掺杂漏极区域65可能在栅极间隙物87形成之后形成。在某些实施例中，轻掺杂漏极区域65被省略。在认识到轻掺杂漏极区域65可在半导体鳍64中形成之后，为简化，轻掺杂漏极区域65未图示在随后的图中。
继续参照图6A，轻掺杂漏极区域65形成之后，栅极间隙物87围绕虚拟栅极结构75形成。栅极间隙物87可包括第一栅极间隙物72和第二栅极间隙物86。例如，第一栅极间隙物72可能是栅极密封间隙物，形成于栅极电极68的对面侧壁和栅极介电质66的对面侧壁上。第二栅极间隙物86形成于第一栅极间隙物72上。第一栅极间隙物72可由氮化物形成，例如氮化硅、氮氧化硅或碳氮化硅等，或其组合，也可通过使用热氧化、化学气相沉积或其他合适的沉积制程形成。第二栅极间隙物86可由氮化硅、碳氮化硅、其组合或使用合适的沉积方法等形成。
在实施例中，栅极间隙物87的形成首先在鳍式场效晶体管装置100上均匀覆盖地沉积第一栅极间隙物层，接着在沉积过的第一栅极间隙物层上均匀覆盖地沉积第二栅极间隙物层。接下来，进行各向异性蚀刻制程，例如干蚀刻制程，以移除第一栅极间隙物层和第二栅极间隙物层的水平部分(例如沿着光罩70上表面和沿着半导体鳍64上表面的部分)。在各向异性蚀刻制程之后剩余的第一栅极间隙物层和第二栅极间隙物层的垂直部分则分别形成第一栅极间隙物72和第二栅极间隙物86。
图6B沿着截面C-C说明鳍式场效晶体管装置100。如图6B所示，在各向异性蚀刻制程之后，第一栅极间隙物层和第二栅极间隙物层的剩余部分沿着半导体鳍64的侧壁延伸，其中剩余部分被称为鳍间隙物87F。
图6A和图6B所示的栅极间隙物87和鳍间隙物87F的形状和形成方法仅是非限制性的示例，其他形状和形成方法是可能的。这些和其他变化被意欲能完全包括在本揭露的范围内。
接下来，如图7A所示，凹槽88在紧邻虚拟栅极结构75的半导体鳍64中形成，例如相邻虚拟栅极结构75和/或在虚拟栅极结构75旁边。在某些实施例中，凹槽88通过例如使用虚拟栅极结构75和栅极间隙物87作为蚀刻光罩的各向异性蚀刻制程形成，尽管任何其他合适的蚀刻制程都可能使用。
图7B说明沿着图7A的截面E-E的鳍式场效晶体管装置100，其中截面E-E对应图1中的截面C-C。如图7B所示，形成凹槽88的蚀刻制程使半导体鳍64的上表面64U凹陷。在图7B的示例中，半导体鳍64凹陷部分的上表面64U与隔离区域62的上表面齐平。在某些实施例中，半导体鳍64凹陷部分的上表面64U比隔离区域62的上表面更高(例如远离基板50)或更低(例如接近基板50)。此外，在说明的实施例中，蚀刻制程也使鳍间隙物87F凹陷。例如在凹槽88对面的鳍间隙物87F在蚀刻制程中曝露，因此被蚀刻制程蚀刻。鳍间隙物87F的剩余部分可能具有不规则的形状，而鳍间隙物87F的剩余部分的高度可能是图6B中鳍间隙物87F高度的一小部分。
接下来，在图8中，阻障层81在(凹陷的)半导体鳍64上的凹槽88中形成。阻障层81可能是由使用如化学气相沉积(CVD)的磊晶生长制程(也可称为磊晶制程)所形成的磊晶材料。阻障层81的形成是为了防止或减少掺杂剂(例如磷)从随后形成的磊晶材料82和磊晶材料83(参照图10)扩散到半导体鳍64或基板50中。
在某些实施例中，阻障层81和随后形成的磊晶材料82由不同的材料形成。例如阻障层81可能由硅砷(SiAs)形成，而随后形成的磊晶材料82可能由磷(P)掺杂的硅(Si)形成，此处也称为硅磷(SiP)。在某些实施例中，阻障层81的化学组成成份和随后形成的磊晶材料82的化学组成成份都包括相同的材料，例如半导体材料(如硅)和掺杂剂(如磷)，但掺杂剂的浓度不同。例如阻障层81和随后形成的磊晶材料82可能都由硅磷(SiP)形成，然而在阻障层81中的掺杂剂(如磷)的浓度低于(例如低于一个数量级)随后形成的磊晶材料82中的掺杂剂(如磷)的浓度。在实施例的示例中，阻障层81由硅磷(SiP)形成，而阻障层81中的掺杂剂(例如磷)的浓度在大约每立方厘米1x1019至大约每立方厘米8x1020之间。
接下来，在图9中，磊晶材料82在阻障层81上形成。在某些实施例中，磊晶材料82通过使用如化学气相沉积的磊晶制程形成。在实施例的示例中，磊晶材料82是硅磷(SiP)(例如磷掺杂的硅)，而形成磊晶材料82的磊晶制程是使用包括第一前驱物、第二前驱物和蚀刻气体的制程气体所进行。在某些实施例中，第一前驱物是含硅前驱物(例如SiH2CO2)、第二前驱物是含磷前驱物(例如PH4)，而蚀刻气体(例如氯化氢)对磊晶材料82的材料具有选择性(例如较高的蚀刻速率)。含硅前驱物与含磷前驱物反应以形成硅磷，蚀刻气体(例如氯化氢)则添加到制程气体以达到半导体鳍64上磊晶材料82的选择性生长。在说明的实施例中，半导体鳍64上磊晶材料82的生长速率高于鳍式场效晶体管装置100上其他结构例如鳍间隙物87F、栅极间隙物87和隔离区域62的生长速率。在某些实施中，可调整蚀刻气体(例如通过调整其流速)使磊晶材料82的蚀刻速率低于半导体鳍64上磊晶材料82的生长速率(也称为沉积速率)，但高于鳍式场效晶体管装置的其他结构上磊晶材料82的生长速率。因此，在磊晶制程完成之后，磊晶材料82在半导体鳍64上形成，但不在鳍式场效晶体管装置100的其他结构(例如栅极间隙物87、鳍间隙物87F和隔离区域62)上形成。
在图9中，虚线64D勾勒半导体鳍64的移除部分。需注意，半导体鳍64的其他部分(例如未在图9的截面中的虚拟栅极结构75正下方或栅极间隙物87正下方的部分)并不凹陷，因此虚线64D也显示半导体鳍64其他部分的侧壁和上表面的位置。与图6B中鳍间隙物87F的原始形状和尺寸相比，图9中的鳍间隙物87F(也称为凹陷的鳍间隙物87F)的剩余部分具有不规则的形状，并且高度大大地降低。在来自凹陷的鳍间隙物87F很小或几乎没有约束的情况下，如果进行目前未揭露的方法的磊晶制程形成磊晶材料82，磊晶材料82的水平生长(例如沿着图9的水平方向生长)可能发生在磊晶制程的早期，并可能导致半导体鳍64上的磊晶材料82合并在一起，从而防止形成高的气隙(参照图10的气隙74)。目前揭露的方法允许控制磊晶材料82的水平生长速率和垂直生长速率，从而允许由下往上的生长模式控制磊晶材料82形成的形状。因此气隙74(参照图10)在随后形成的磊晶材料83的部分之间形成。气隙74有利于减少栅极到漏极电容，从而提高形成的装置的交流电(alternativecurrent,AC)性能。细节在以下讨论。
在实施例的示例中，形成磊晶材料82的磊晶制程使用包括SiH2CO2、PH4和氯化氢的制程气体来进行。在某些实施例中，SiH2CO2的流速在每分钟约500标准立方厘米(standardcubic centimeters per minute,sccm)到每分钟约1000标准立方厘米(sccm)之间，PH4的流速在每分钟约200标准立方厘米(sccm)到每分钟约500标准立方厘米(sccm)之间，氯化氢的流速在每分钟约30标准立方厘米(sccm)到每分钟约100标准立方厘米(sccm)之间。例如，磊晶制程的压力可能在约150托(Torr)到约300托(Torr)之间，而磊晶制程的温度可能在摄氏约620度到摄氏约700度之间。
在某些实施例中，通过调整含硅前驱物(例如SiH2CO2)的流速与蚀刻气体(例如氯化氢)的流速之间的比率来调整磊晶材料82的垂直生长速率和水平生长速率之间的比率。例如提高含硅前驱物的流速与蚀刻气体的流速之间的比率以增加磊晶材料82的垂直生长速率与水平生长速率之间的比率；反之亦然。在某些实施例中，磊晶材料82的垂直生长速率与水平生长速率之间的比率调整为大约2至3。换句话说，磊晶制程被调整为沿着垂直方向比水平方向更快地生长磊晶材料82，使每个半导体鳍64上的生长为由下往上的生长模式，以形成磊晶材料82细长且垂直延伸的部分(例如具有垂直纵轴)。磊晶材料82中细长且垂直延伸的部分之间的距离增大使图10中的气隙74形成。目前揭露的方法的另一个优点是磊晶材料82的生长对鳍间隙物87F剩余部分的形状或尺寸不敏感，从而能够更好地控制形成的磊晶材料82的形状和/或尺寸，进而提高产量。
如图9所示，在磊晶制程完成之后，磊晶材料82的第一部分82A在阻障层81上的鳍64A上形成，而磊晶材料82的第二部分82B则在阻障层81上的鳍64B上形成。磊晶材料82的第一部分82A和磊晶材料82的第二部分82B是磊晶材料82的离散部分。换句话说，磊晶材料82的第一部分82A与磊晶材料82的第二部分82B空间上隔开。
在某些实施例中，于半导体鳍64的外侧壁(参照虚线64D)和磊晶材料82的相应侧壁之间测量的磊晶材料82的第一厚度L1大约在约8纳米到约12纳米之间。在某些实施例中，于半导体鳍64的内侧壁(参照虚线64D)和磊晶材料82的相应侧壁之间测量的磊晶材料82的第二厚度L2大约在约6纳米到约10纳米之间。第一厚度L1可能大于第二厚度L2，由于例如半导体鳍64之间的小空间导致磊晶材料82的生长速度变慢。于阻障层81的上表面(例如最顶层)和磊晶材料82的相应离散部分(例如第一部分82A或第二部分82B)的上表面(例如最顶层)之间测量的磊晶材料82的高度H1可能在约30纳米到约40纳米之间。
在阻障层81的化学组成成份和磊晶材料82的化学组成成份都包括半导体材料(例如硅)和掺杂剂(例如磷)的实施例中，磊晶材料82中的掺杂剂(例如磷)的浓度高于阻障层81中的掺杂剂的浓度。磊晶材料82中的掺杂剂(例如磷)的浓度可能高于阻隔层81中的掺杂剂的浓度一个数量级(例如10倍)。在实施例的示例中，阻障层81和磊晶材料82都包括硅磷，但在磊晶材料82(例如硅磷)中的掺杂剂(例如磷)的浓度介于每立方厘米约1x1021到每立方厘米约3x1021，高于在阻障层中的掺杂剂的浓度，其介于如上文所述的每立方厘米约1x1019到每立方厘米约8x1020之间。
接下来，在图10中，磊晶材料83在磊晶材料82上形成。在说明的实施例中，磊晶材料83由与形成磊晶材料82相同的材料(例如硅磷)形成，但磊晶材料83中的掺杂剂(例如磷)的浓度高于(例如高于三到四倍)磊晶材料82中的掺杂剂(例如磷)的浓度。在实施例的示例中，在磊晶材料83(例如硅磷)中的掺杂剂(例如磷)的浓度在大约每立方厘米3x1021到大约每立方厘米5x1021之间。由于随后形成的源极/漏极接触被形成为与磊晶材料83接触，以及由于较高的掺杂剂浓度可提高导电性，因此在此处揭露的方法和结构可提高形成的装置的直流电(direct current,DC)性能，例如通过减少随后形成的源极/漏极接触的电阻。
磊晶材料83由与形成磊晶材料82的磊晶制程不同的磊晶制程形成。回述形成磊晶材料82的磊晶制程中，垂直生长速率被调控为高于水平生长速率，使磊晶材料82的细长且垂直延伸的部分(例如第一部分82A或第二部分82B)在每个半导体鳍64上形成。在形成磊晶材料83的磊晶制程中，水平生长速率和垂直生长速率实质上相同(例如垂直生长速率与水平生长速率之间的比率约为0.9至约1.2)，以达到实质上的各向同性生长，使磊晶材料83沿着离散的第一部分82A和第二部分82B的侧壁和上表面均匀覆盖地形成。如图10所示，磊晶材料83从鳍64A连续延伸至鳍64B。换句话说，磊晶材料83在磊晶材料82的第一部分82A和第二部分82B上合并在一起，形成连续的磊晶材料83。
在某些实施例中，为形成磊晶材料83，磊晶制程通过包括第一前驱物、第二前驱物、第三前驱物和蚀刻气体的制程气体来进行。在实施例中，第一前驱物是含硅前驱物(例如SiH2CO2)，第二前驱物是含磷前驱物(例如PH4)，第三前驱物是不同于第一前驱物的含硅前驱物(例如甲硅烷(SiH4))，而蚀刻气体(例如氯化氢)对磊晶材料83的材料具选择性(例如具有较高的蚀刻速率)。需注意，与形成磊晶材料82的磊晶制程相比，形成磊晶材料83的磊晶制程使用额外的含硅前驱物(例如甲硅烷(SiH4))。由于额外的含硅前驱物(例如甲硅烷(SiH4))，磊晶材料83的形成具有更各向同性的生长速率(例如具有实质上相同的水平生长速率和垂直生长速率)，从而有利于均匀覆盖地形成磊晶材料83在磊晶材料82上。此外，可以调控第一前驱物(例如SiH2CO2)的流速与蚀刻气体(例如氯化氢)的流速之间的比率，以促使磊晶材料83均匀覆盖地生长。
在某些实施例中，形成磊晶材料83的磊晶制程使用包括SiH2CO2、PH4、甲硅烷(SiH4)和氯化氢的制程气体进行。SiH2CO2的流速在每分钟约500标准立方厘米(sccm)到每分钟约1000标准立方厘米(sccm)之间，PH4的流速在每分钟约200标准立方厘米(sccm)到每分钟约500标准立方厘米(sccm)之间，甲硅烷(SiH4)的流速在每分钟约10标准立方厘米(sccm)到每分钟约500标准立方厘米(sccm)之间，氯化氢的流速在每分钟约50标准立方厘米(sccm)到每分钟约200标准立方厘米(sccm)之间，在一些实施例。磊晶制程的压力可能在大约150托(Torr)到大约200托(Torr)之间，以及例如磊晶制程的温度可能在大约摄氏620到大约摄氏700之间。
如图10所示，在磊晶材料83形成之后，半导体鳍64的外侧壁(参照虚线64D)和磊晶材料83的各自侧壁之间测量所得的磊晶材料83的第三厚度L3在大约8纳米到大约15纳米之间。在某些实施例中，在半导体鳍64的内侧壁(参照虚线64D)和磊晶材料83的各自侧壁之间测量所得的磊晶材料83的第四厚度L4在大约4纳米到大约8纳米之间。在磊晶材料82的上表面(例如最顶表面)和磊晶材料83的上表面(例如最顶表面)之间测量所得的磊晶材料83的高度H2可能在大约10纳米到大约20纳米之间。
需注意的是，在图10中，气隙74在半导体鳍64之间形成。具体来说，气隙74在磊晶材料83的第一部分和磊晶材料83的第二部分之间形成，其中磊晶材料83的第一部分沿着与磊晶材料82的第二部分82B面对的磊晶材料82的第一部分82A的侧壁延伸，其中磊晶材料83的第二部分沿着与磊晶材料82的第一部分82A面对的磊晶材料82的第二部分82B的侧壁延伸。气隙74的高度H3如果没有使用本揭露的方法可能无法达成超过30纳米，例如在大约30纳米到大约35纳米之间。在一些实施例中，气隙74的高度H3在鳍高度H4的大约60百分比到大约80百分比之间，其中鳍高度H4是隔离区域62的上表面和半导体鳍64的上表面之间的距离。大的气隙74的高度H3可减少栅极到漏极电容，从而改善形成的装置的交流电(alternative current,AC)性能。
接下来，在图11A中，覆盖层84在磊晶材料83上形成。覆盖层84保护其下的磊晶材料83免于例如后续的蚀刻制程。在实施例的说明中，覆盖层84与磊晶材料82由相同的材料(例如硅磷)形成，但覆盖层84中的掺杂剂(例如磷)的浓度低于(例如低于一个数量级)磊晶材料82中的掺杂剂(例如磷)的浓度。在实施例的示例中，覆盖层84(例如硅磷)中的掺杂剂(例如磷)的浓度在大约每立方厘米1x1020到大约每立方厘米8x1020之间。
在某些实施例中，覆盖层84由磊晶制程形成，例如使用化学气相沉积。在实施例的示例中，覆盖层84是硅磷(SiP)(例如掺杂磷的硅)，而形成覆盖层84的磊晶制程使用包括第一前驱物、第二前驱物和蚀刻气体的制程气体来进行。在实施例中，第一前驱物是含硅前驱物(例如SiH2CO2)，第二前驱物是含磷前驱物(例如PH4)，而蚀刻气体(例如氯化氢)对磊晶材料82的材料具选择性(例如具有较高的蚀刻速率)。
在某些实施例中，形成覆盖层84的磊晶制程使用包括SiH2CO2、PH4和氯化氢的制程气体来进行。在某些实施例中，SiH2CO2的流速在每分钟大约500标准立方厘米(sccm)到每分钟大约1000标准立方厘米(sccm)之间，PH4的流速在每分钟大约200标准立方厘米(sccm)到每分钟大约500标准立方厘米(sccm)之间，氯化氢的流速在每分钟大约100标准立方厘米(sccm)到每分钟大约500标准立方厘米(sccm)之间。磊晶制程的压力可能在大约100托(Torr)到大约300托(Torr)之间，以及例如磊晶制程的温度可能在大约摄氏620度到大约摄氏700度之间。覆盖层84形成之后，覆盖层84的厚度可能在大约1纳米到大约3纳米之间。简言之，图11A中的阻障层81、磊晶材料82和磊晶材料83以及覆盖层84可统称为源极/漏极区域80，源极/漏极区域80的子层(例如阻障层81、磊晶材料82、磊晶材料83和覆盖层84)可能未在随后的图中图示。
图11B说明图11A的鳍式场效晶体管装置100，但沿着图1的截面A-A。如图11B所示，磊晶的源极/漏极区域80可能有从半导体鳍64的各自表面升起的表面(例如在半导体鳍64非凹陷的上表面64U的上方升起)，并且可能有面。在某些实施例中，产生的鳍式场效晶体管是N型鳍式场效晶体管，而源极/漏极区域80包括碳化硅(SiC)、硅磷(SiP)或掺杂磷的硅碳(SiCP)等。在某些实施例中，产生的鳍式场效晶体管是P型鳍式场效晶体管，而源极/漏极区域80包括硅锗，以及如硼或铟的P型杂质。
接下来，如图12所示，接触蚀刻停止层(contact etch stop layer,CESL)89在图11A所示的结构上形成。接触蚀刻停止层89在随后的蚀刻制程中充当蚀刻停止层，并且可包括适当的材料如氧化硅、氮化硅、氮氧化硅或其组合等，以及可通过适当的形成方法例如化学气相沉积、物理气相沉积或其组合等形成。
接下来，第一层间介电质(interlayer dielectric,ILD)90在接触蚀刻停止层89和虚拟栅极结构75(例如虚拟栅极结构75A、虚拟栅极结构75B和虚拟栅极结构75C)上形成。在某些实施例中，第一层间介电质90由介电材料例如氧化硅、磷硅酸盐玻璃(phosphosilicate glass,PSG)、硼硅酸盐玻璃(borosilicate glass,BSG)、掺杂硼的磷硅酸盐玻璃(boron-doped phosphosilicate glass,BPSG)、未掺杂的硅酸盐玻璃(undopedsilicate glass,USG)等形成，并且可以通过任何合适的方法例如化学气相沉积、电浆辅助化学气相沉积或流动式化学气相沉积来沉积。平坦化制程例如化学机械研磨则可进行以移除光罩70并移除位在栅极电极68上的接触蚀刻停止层89的部分。平坦化制程之后，第一层间介电质90的上表面与栅极电极68的上表面齐平。
接下来，在图13中，进行后栅极制程(有时称为替换栅极制程)以将栅极电极68和栅极介电质66分别替换为有源栅极(也可称为替换栅极或金属栅极)。因此在后栅极制程中，栅极电极68和栅极介电质66可分别称为虚拟栅极电极和虚拟栅极介电质。在某些实施例中，有源栅极是金属栅极。
参照图13，虚拟栅极结构75A、虚拟栅极结构75B和虚拟栅极结构75C(参照图12)分别以替换栅极结构97A、替换栅极结构97B和替换栅极结构97C替换。根据某些实施方案，为了形成替换栅极结构97(例如替换栅极结构97A、替换栅极结构97B或替换栅极结构97C)，栅极电极68和在栅极电极68正下的栅极介电质66在蚀刻步骤中被移除，使凹槽在栅极间隙物87之间形成。每个凹槽都会曝露各自半导体鳍64的通道区域。在移除虚拟栅极时，当栅极电极68被蚀刻，栅极介电质66可用作蚀刻停止层。栅极介电质66可在移除栅极电极68之后移除。
接下来，在替换栅极结构97的凹槽中形成栅极介电层94、阻障层96、功函数层98和栅极电极99。栅极介电层94均匀覆盖地沉积在凹槽中，例如在半导体鳍64的上表面和侧壁、在栅极间隙物87的侧壁，以及在第一层间介电质90的上表面(未图示)。根据某些实施例，栅极介电层94包括氧化硅、氮化硅或其多层。在某些实施例中，栅极介电层94包括高介电材料，而在这些实施例中，栅极介电层94的介电系数可能大于约7.0，并且可能包括金属氧化物或铪(Hf)、铝(Al)、锆(Zr)、镧(La)、镁(Mg)、钡(Ba)、钛(Ti)、铅(Pb)的硅酸盐和其组合。栅极介电层94的形成方法可包括分子束沉积(molecular beam deposition,MBD)、原子层沉积(atomic layer deposition,ALD)、电浆辅助化学气相沉积等。
接下来，阻障层96在栅极介电层94上均匀覆盖地形成。阻隔层96可包括导电材料，例如氮化钛，但其他材料也可以使用，例如氮化钽、钛或钽等。阻障层96可使用化学气相沉积制程(例如电浆辅助化学气相沉积)形成。但是其他制程也可以例如溅镀、有机金属化学气相沉积(metal organic chemical vapor deposition,MOCVD)或原子层沉积也可以使用。
接下来，在某些实施例中，如P型功函数层或N型功函数层的功函数层98可在阻障层96上的凹槽中形成，并在栅极电极99形成之前形成。可包括在P型装置的栅极结构的示例性P型功函数金属包括氮化钛(TiN)、氮化钽(TaN)、钌(Ru)、钼(Mo)、铝(Al)、氮化钨(WN)、二硅化锆(ZrSi2)、二硅化钼(MoSi2)、二硅化钽(TaSi2)、二硅化镍(NiSi2)、其他适合的P型功函数材料，或其组合。可包括在N型装置的栅极结构的示例性N型功函数金属包括钛(Ti)、银(Ag)、铝化钽(TaAl)、碳化铝钽(TaAlC)、氮化铝钛(TiAlN)、碳化钽(TaC)、碳氮化钽(TaCN)、氮硅化钽(TaSiN)、锰(Mn)、锆(Zr)、其他适合的N型功函数材料，或其组合。功函数值与功函数层的材料组成成份相关，因此选择功函数层的材料以调整其功函数值，使目标阈值电压Vt在形成的装置中达成。功函数层可透过化学气相沉积、物理气相沉积(physical vapordeposition,PVD)和/或其他合适制程沉积。
接下来，晶种层(未图示)在功函数层98上均匀覆盖地形成。晶种层可能包括铜、钛、钽、氮化钛、氮化钽等，或其组合，并可由原子层沉积、溅镀、物理气相沉积等沉积。在某些实施例中，晶种层是金属层，可能是单层或包括由不同材料形成的多个子层的复合层。例如晶种层包括在钛层和在钛层上的铜层。
接下来，栅极电极99沉积在晶种层上，并填充凹槽的剩余部分。栅极电极99可以由含金属材料制成，例如铜、铝、钨等，其组合或其多层，并可通过电镀、化学镀或其他合适方法形成。栅极电极99形成之后，可进行如化学机械研磨的平坦化制程以移除栅极介电层94、阻障层96、功函数层98、晶种层和栅极电极99的多余部分，其中的多余部分位在第一层间介电质90上表面的上方。由此栅极介电层94、阻障层96、功函数层98、晶种层和栅极电极99的剩余部分因此形成所得鳍式场效晶体管装置100的替换栅极结构97。
接下来参照图14，第二层间介电质92在第一层间介电质90上形成。开口93通过第二层间介电质92形成，或通过第二层间介电质92和第一层间介电质90形成，以曝露替换栅极结构97或源极/漏极区域80。
在实施例中，第二层间介电质92是由流动式化学气相沉积方法形成的流动式薄膜。在某些实施例中，第二层间介电质92由介电材料例如氧化硅、磷硅酸盐玻璃、硼硅酸盐玻璃、掺杂硼的磷硅酸盐玻璃、未掺杂的硅酸盐玻璃等形成，并可通过任何合适的方法例如化学气相沉积和电浆辅助化学气相沉积来沉积。在某些实施例中，第二层间介电质92和第一层间介电质90由相同的材料形成。在某些实施例中，第二层间介电质92和第一层间介电质90由不同的材料形成。
在某些实施例中，图14中的开口93使用微影和蚀刻形成。蚀刻制程通过蚀刻接触蚀刻停止层89以曝露源极/漏极区域80。在某些实施例中，蚀刻制程是各向同性蚀刻制程。
接下来，在图15A中，可选择形成硅化物区域85在源极/漏极区域80上的开口93中。在某些实施例中，硅化物区域85的形成是首先在磊晶的源极/漏极区域80的曝露部分上沉积能与半导体材料(例如硅和锗)反应以形成硅化物或锗化物区域的金属，例如镍、钴、钛、钽、铂、钨、其他贵重金属、其他难熔金属、稀土金属或其合金，接着进行热退火制程。然后沉积金属的未反应部分则通过例如蚀刻制程移除。尽管硅化物区域85被称为硅化物区域，硅化物区域85也可能是锗化物区域或硅锗化物区域(例如包括硅化物和锗化物的区域)。
接下来，阻障层104在开口93中形成(例如均匀覆盖地)。阻隔层可能包括导电材料，例如氮化钛，但其他材料也可互换地使用，例如氮化钽、钛或钽等。阻障层可使用原子层沉积、化学气相沉积、电浆辅助化学气相沉积、有机金属化学气相沉积等形成。
接下来，形成(例如均匀覆盖地)晶种层109在阻障层104上。晶种层109可能包括铜、钛、钽、氮化钛或氮化钽等，或其组合，并可由原子层沉积、溅镀或化学气相沉积等沉积。在某些实施例中，晶种层109是金属层，可能是单层或包括由不同材料形成的多个子层的复合层。例如晶种层109可能包括钛层和在钛层上的铜层。
接下来，导电材料110在开口93中形成以填充开口93。导电材料110可能是含金属材料，例如铜、铝或钨等，其组合或其多层，并可通过电镀、化学镀或其他合适方法形成。如化学机械研磨的平坦化制程可进行以移除在第二层间介电质92的上表面的层(例如阻障层104、晶种层109和导电材料110)的多余部分。阻障层104、晶种层109和导电材料110的剩余部分则形成接触102(也可称为接触插塞)，例如源极/漏极接触102B和栅极接触102A。
图15B和图15C说明图15A中的鳍式场效晶体管装置100，但分别沿着图1中的截面B-B和截面C-C。需注意，在图15C的示例中，气隙74被密封以形成由例如磊晶材料83、隔离区域62、鳍间隙物87F和第二层间介电质92所封闭的腔体。
如同领域中的通常知识者可轻易认知到的，额外的制程可能在图15A至图15C的制程之后。例如包括多个介电层和在多个介电层中形成的导电特征(例如通道、如金属线的导电线)的互连结构可在第二层间介电质92上形成以互连其下的电子元件(例如晶体管)以形成功能电路。细节未在此处讨论。
揭露的实施例可能有变化并意欲能完全被本揭露的范围包括。例如实施例的说明在鳍式场效晶体管装置100中显示为非限制性的两个半导体鳍64。领域中的通常知识者需认知到鳍式场效晶体管装置100可能有两个以上的半导体鳍64，在这种情况下本揭露的方法可轻易地被应用以在每个半导体鳍64上形成磊晶材料82的多个离散部分，接着磊晶材料83在磊晶材料82上形成以连接磊晶材料82的多个离散部分以形成合并的源极/漏极区域80。
图16根据某些实施例，说明形成鳍式场效晶体管装置的方法的流程图。需认知到图16中说明的实施例方法只是许多可能的实施例方法中的一个示例。领域中的通常知识者需认知到许多变化、选择和修改。例如可增加、移除、替换、重新排列和重复图16中说明的各种步骤。
参照图16，在区块1010中，第一鳍和第二鳍的形成在基板上方突出。在区块1020中，栅极结构在第一鳍和第二鳍上方形成。在区块1030中，在栅极结构的第一侧形成分别在第一鳍和第二鳍中的第一凹槽和第二凹槽。在区块1040中，源极/漏极区域在第一凹槽和第二凹槽中形成，包括：形成阻障层在第一凹槽和第二凹槽中；形成第一磊晶材料在第一凹槽和第二凹槽中的阻障层上方，其中在第一鳍上方的第一磊晶材料的第一部分与在第二鳍上方的第一磊晶材料的第二部分空间上隔开；形成第二磊晶材料在第一磊晶材料上方，其中第二磊晶材料沿着第一磊晶材料的第一部分和第二部分的外表面延伸，其中第二磊晶材料从第一鳍连续延伸至第二鳍；以及形成覆盖层在第二磊晶材料上方。
实施例可达成多个优势。例如揭露的磊晶材料82的生长方法对鳍间隙物87F的剩余部分的形状或尺寸不敏感，从而能够更好地控制磊晶材料82的形状以提高产量。揭露的方法提供调整磊晶材料82的垂直生长速率和水平生长速率的方式，从而促使磊晶材料82的垂直生长以形成垂直延伸的离散部分(例如第一部分82A、第二部分82B)。垂直延伸的离散部分使气隙74形成以降低栅极到漏极电容，从而改善所形成的装置的交流电性能。磊晶材料83的形成具有较高的掺杂剂浓度，并合并在磊晶材料82的离散部分之间，从而降低了源极/漏极接触插塞的电阻，进而改善所形成的装置的直流电性能。
根据实施例，一种形成鳍式场效晶体管(FinFET)的方法，包括：形成第一鳍和第二鳍，向基板上方突出；形成栅极结构在第一鳍和第二鳍上方；在栅极结构的第一侧分别形成第一凹槽和第二凹槽在第一鳍和第二鳍中；以及形成源极/漏极区域在第一凹槽和第二凹槽中，包括：形成阻障层在第一凹槽和第二凹槽中；形成第一磊晶材料在第一凹槽和第二凹槽中的阻障层上方，其中在第一鳍上方的第一磊晶材料的第一部分与在第二鳍上方的第一磊晶材料的第二部分空间上隔开；形成第二磊晶材料在第一磊晶材料上方，其中第二磊晶材料沿着第一磊晶材料的第一部分和第二部分的外表面延伸，其中第二磊晶材料从第一鳍连续延伸至第二鳍；以及形成覆盖层在第二磊晶材料上方。在实施例中，其中第二磊晶材料有第三部分沿着第一磊晶材料的第一部分的第一侧壁延伸，第一侧壁面对第一磊晶材料的第二部分，以及其中第二磊晶材料有第四部分沿着第一磊晶材料的第二部分的第二侧壁延伸，第二侧壁面对第一磊晶材料的第一部分，其中在形成第二磊晶材料之后有气隙介于第二磊晶材料的第三部分和第四部分之间。在实施例中，其中形成第一凹槽和第二凹槽包括进行蚀刻制程以移除第一鳍的第一部分和第二鳍的第二部分，其中蚀刻制程使沿着第一鳍的侧壁设置的多个第一鳍间隙物凹陷，并且使沿着第二鳍的侧壁设置的多个第二鳍间隙物凹陷。在实施例中，其中第一磊晶材料比起凹陷的第一鳍间隙物和第一鳍间隙物从基板延伸更远。在实施例中，其中覆盖层从第一鳍沿着第二磊晶材料的上表面连续延伸至第二鳍。在实施例中，其中每个第一磊晶材料、第二磊晶材料和覆盖层都包括半导体材料和掺杂剂，其中第二磊晶材料的掺杂剂的第二浓度高于第一磊晶材料的掺杂剂的第一浓度，其中覆盖层的掺杂剂的第三浓度低于第一磊晶材料的掺杂剂的第一浓度。在实施例中，其中阻障层包括半导体材料和掺杂剂，其中阻障层的掺杂剂的第四浓度低于第一磊晶材料的掺杂剂的第一浓度。在实施例中，其中阻障层与第一磊晶材料由不同材料形成。在实施例中，其中形成第一磊晶材料包括使用含第一前驱物和第二前驱物的第一制程气体磊晶生长第一磊晶材料，其中第一前驱物包括半导体材料，而第二前驱物包括掺杂剂，其中形成第二磊晶材料包括使用含第一前驱物、第二前驱物和第三前驱物的第二制程气体磊晶生长第二磊晶材料，其中第三前驱物不同于第一前驱物且包括半导体材料。在实施例中，其中第一制程气体进一步包括蚀刻气体，其中形成第一磊晶材料进一步包括通过调整第一前驱物的流速与蚀刻气体的流速之间的比例来调整第一磊晶材料的垂直生长速率与第一磊晶材料的水平生长速率之间的比例。在实施例中，其中半导体材料是硅，以及掺杂剂是磷。在实施例中，其中第一前驱物是SiH2CO2、第二前驱物是PH4，以及第三前驱物是SiH4。
根据实施例，一种形成鳍式场效晶体管(FinFET)装置的方法，包括：形成第一鳍和第二鳍在基板上方；形成栅极结构在第一鳍和第二鳍上方；进行蚀刻制程以分别在第一鳍和第二鳍中形成第一凹槽和第二凹槽；形成阻障层在第一凹槽和第二凹槽中；形成第一磊晶层在第一凹槽和第二凹槽中的阻障层上方，其中第一磊晶层包括分开的两个部分，其中分开的两个部分的第一部分在第一鳍上方形成，而分开的两个部分的第二部分在第二鳍上方形成；形成第二磊晶层在第一磊晶层上方，其中第二磊晶层从第一鳍连续延伸至第二鳍；以及形成覆盖层在第二磊晶层上方，其中第一磊晶层、第二磊晶层和覆盖层的化学组成成份包括相同的半导体材料和相同的掺杂剂但不同的掺杂剂的浓度。在实施例中，其中半导体材料是硅，以及掺杂剂是磷。在实施例中，中形成第一磊晶层包括使用第一含硅前驱物和第二含磷前驱物进行第一磊晶制程，其中形成第二磊晶层包括使用第一含硅前驱物、第二含磷前驱物和第三含硅前驱物进行第二磊晶制程，第三含硅前驱物不同于第一含硅前驱物。在实施例中，其中第一磊晶层中的掺杂剂的第一浓度低于第二磊晶层中的掺杂剂的第二浓度，其中覆盖层中的掺杂剂的第三浓度低于第一磊晶层中的掺杂剂的第一浓度。在实施例中，其中第一磊晶层和第二磊晶层分别由第一磊晶制程和第二磊晶制程形成，其中第一磊晶制程的第一垂直生长速率介于第一磊晶制程的第一水平生长速率的大约两倍至大约三倍之间，其中第二磊晶制程的第二垂直生长速率实质上与第二磊晶制程的第二水平生长速率相等。
根据实施例，一种鳍式场效晶体管装置(FinFET)，包括：第一鳍和第二鳍，向基板上方突出；栅极结构，位在第一鳍和第二鳍上方；以及源极/漏极区域，位在第一鳍和第二鳍上方的栅极结构的第一侧，包括：第一磊晶材料，具有第一部分在第一鳍上方和第二部分在第二鳍上方，其中第一部分空间上与第二部分隔开；第二磊晶材料，位在第一磊晶材料上方，其中第二磊晶材料沿着第一磊晶材料的第一部分和第二部分的外表面延伸，其中第二磊晶材料从第一鳍连续延伸至第二鳍；以及覆盖层，位在第二磊晶材料上方，其中每个第一磊晶材料、第二磊晶材料和覆盖层都包括半导体材料和掺杂剂，其中第一磊晶材料中的掺杂剂的第一浓度低于第二磊晶材料中的掺杂剂的第二浓度，其中覆盖层中的掺杂剂的第三浓度低于第一磊晶材料中的掺杂剂的第一浓度。在实施例中，其中半导体材料是硅，以及掺杂剂是磷。在实施例中，进一步包括：多个第一鳍间隙物，沿着第一鳍的侧壁；多个第二鳍间隙物，沿着第二鳍的侧壁；以及阻障层，具有介于第一鳍间隙物的第一部分和介于第二鳍间隙物的第二部分，其中阻障层的第一部分介于第一鳍和第一磊晶材料的第一部分之间，以及阻障层的第二部分介于第二鳍和第一磊晶材料的第二部分之间。
前述概述一些实施例的特征，使领域中的通常知识者可更好地了解当前揭露的方面。领域中的通常知识者应认知到他们可随时利用本揭露作为设计或修改其他流程和结构的基础，以实现相同的目的和/或实现此处介绍的实施例的相同优势。领域中的通常知识者还应认知到这种等价建构不会偏离本揭露的精神和范围，他们可在不偏离本揭露的精神和范围下在此进行各种改变、替换和修改。

Claims (10)

1.一种形成鳍式场效晶体管装置的方法，其特征在于，包括：
形成一第一鳍和一第二鳍，向一基板上方突出；
形成一栅极结构在该第一鳍和该第二鳍上方；
在该栅极结构的一第一侧分别形成一第一凹槽和一第二凹槽在该第一鳍和该第二鳍中；以及
形成一源极/漏极区域在该第一凹槽和该第二凹槽中，包括：
形成一阻障层在该第一凹槽和该第二凹槽中；
形成一第一磊晶材料在该第一凹槽和该第二凹槽中的该阻障层上方，其中在该第一鳍上方的该第一磊晶材料的一第一部分与在该第二鳍上方的该第一磊晶材料的一第二部分空间上隔开；
形成一第二磊晶材料在该第一磊晶材料上方，其中该第二磊晶材料沿着该第一磊晶材料的该第一部分和该第二部分的外表面延伸，其中该第二磊晶材料从该第一鳍连续延伸至该第二鳍；以及
形成一覆盖层在该第二磊晶材料上方。
2.如权利要求1所述的方法，其特征在于，该第二磊晶材料有一第三部分沿着该第一磊晶材料的该第一部分的一第一侧壁延伸，该第一侧壁面对该第一磊晶材料的该第二部分，以及其中该第二磊晶材料有一第四部分沿着该第一磊晶材料的该第二部分的一第二侧壁延伸，该第二侧壁面对该第一磊晶材料的该第一部分，其中在形成该第二磊晶材料之后有一气隙介于该第二磊晶材料的该第三部分和该第四部分之间。
3.如权利要求1所述的方法，其特征在于，每个该第一磊晶材料、该第二磊晶材料和该覆盖层都包括一半导体材料和一掺杂剂，其中该第二磊晶材料的该掺杂剂的一第二浓度高于该第一磊晶材料的该掺杂剂的一第一浓度，其中该覆盖层的该掺杂剂的一第三浓度低于该第一磊晶材料的该掺杂剂的该第一浓度。
4.如权利要求1所述的方法，其特征在于，形成该第一磊晶材料包括使用含一第一前驱物和一第二前驱物的一第一制程气体磊晶生长该第一磊晶材料，其中该第一前驱物包括一半导体材料，而该第二前驱物包括一掺杂剂，其中形成该第二磊晶材料包括使用含该第一前驱物、该第二前驱物和一第三前驱物的一第二制程气体磊晶生长该第二磊晶材料，其中该第三前驱物不同于该第一前驱物且包括该半导体材料。
5.如权利要求4所述的方法，其特征在于，该第一制程气体进一步包括一蚀刻气体，其中形成该第一磊晶材料进一步包括通过调整该第一前驱物的流速与该蚀刻气体的流速之间的比例来调整该第一磊晶材料的垂直生长速率与该第一磊晶材料的水平生长速率之间的比例。
6.一种形成鳍式场效晶体管装置的方法，其特征在于，包括：
形成一第一鳍和一第二鳍在一基板上方；
形成一栅极结构在该第一鳍和该第二鳍上方；
进行一蚀刻制程以分别在该第一鳍和该第二鳍中形成一第一凹槽和一第二凹槽；
形成一阻障层在该第一凹槽和该第二凹槽中；
形成一第一磊晶层在该第一凹槽和该第二凹槽中的该阻障层上方，其中该第一磊晶层包括一分开的两个部分，其中该分开的两个部分的一第一部分在该第一鳍上方形成，而该分开的两个部分的一第二部分在该第二鳍上方形成；
形成一第二磊晶层在该第一磊晶层上方，其中该第二磊晶层从该第一鳍连续延伸至该第二鳍；以及
形成一覆盖层在该第二磊晶层上方，其中该第一磊晶层、该第二磊晶层和该覆盖层的化学组成成份包括相同的一半导体材料和相同的一掺杂剂但不同的该掺杂剂的浓度。
7.如权利要求6所述的方法，其特征在于，该第一磊晶层中的该掺杂剂的一第一浓度低于该第二磊晶层中的该掺杂剂的一第二浓度，其中该覆盖层中的该掺杂剂的一第三浓度低于该第一磊晶层中的该掺杂剂的该第一浓度。
8.如权利要求6所述的方法，其特征在于，该第一磊晶层和该第二磊晶层分别由一第一磊晶制程和一第二磊晶制程形成，其中该第一磊晶制程的一第一垂直生长速率介于该第一磊晶制程的一第一水平生长速率的大约两倍至大约三倍之间，其中该第二磊晶制程的一第二垂直生长速率与该第二磊晶制程的一第二水平生长速率相等。
9.一种鳍式场效晶体管装置，其特征在于，包括：
一第一鳍和一第二鳍，向一基板上方突出；
一栅极结构，位在该第一鳍和该第二鳍上方；以及
一源极/漏极区域，位在该第一鳍和该第二鳍上方的该栅极结构的一第一侧，包括：
一第一磊晶材料，具有一第一部分在该第一鳍上方和一第二部分在该第二鳍上方，其中该第一部分空间上与该第二部分隔开；
一第二磊晶材料，位在该第一磊晶材料上方，其中该第二磊晶材料沿着该第一磊晶材料的该第一部分和该第二部分的外表面延伸，其中该第二磊晶材料从该第一鳍连续延伸至该第二鳍；以及
一覆盖层，位在该第二磊晶材料上方，其中每个该第一磊晶材料、该第二磊晶材料和该覆盖层都包括一半导体材料和一掺杂剂，其中该第一磊晶材料中的该掺杂剂的一第一浓度低于该第二磊晶材料中的该掺杂剂的一第二浓度，其中该覆盖层中的该掺杂剂的一第三浓度低于该第一磊晶材料中的该掺杂剂的该第一浓度。
10.如权利要求9所述的鳍式场效晶体管装置，其特征在于，进一步包括：
多个第一鳍间隙物，沿着该第一鳍的侧壁；
多个第二鳍间隙物，沿着该第二鳍的侧壁；以及
一阻障层，具有介于该些第一鳍间隙物的一第一部分和介于该些第二鳍间隙物的一第二部分，其中该阻障层的该第一部分介于该第一鳍和该第一磊晶材料的该第一部分之间，以及该阻障层的该第二部分介于该第二鳍和该第一磊晶材料的该第二部分之间。
CN202210146292.4A 2021-06-24 2022-02-17 鳍式场效晶体管装置和形成鳍式场效晶体管装置的方法 Pending CN115249651A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163214508P 2021-06-24 2021-06-24
US63/214,508 2021-06-24
US17/490,922 2021-09-30
US17/490,922 US20220415715A1 (en) 2021-06-24 2021-09-30 Fin Field-Effect Transistor Device and Method of Forming

Publications (1)

Publication Number Publication Date
CN115249651A true CN115249651A (zh) 2022-10-28

Family

ID=83698467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210146292.4A Pending CN115249651A (zh) 2021-06-24 2022-02-17 鳍式场效晶体管装置和形成鳍式场效晶体管装置的方法

Country Status (3)

Country Link
US (1) US20220415715A1 (zh)
CN (1) CN115249651A (zh)
TW (1) TW202301442A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831116B2 (en) * 2015-09-15 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FETS and methods of forming FETs
KR102612196B1 (ko) * 2018-06-20 2023-12-12 삼성전자주식회사 반도체 장치
US10867861B2 (en) * 2018-09-28 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same

Also Published As

Publication number Publication date
US20220415715A1 (en) 2022-12-29
TW202301442A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
US11133416B2 (en) Methods of forming semiconductor devices having plural epitaxial layers
US11735430B2 (en) Fin field-effect transistor device and method
US10867861B2 (en) Fin field-effect transistor device and method of forming the same
US11728215B2 (en) Fin Field-Effect Transistor device and method of forming the same
CN112420614A (zh) 半导体器件及其形成方法
TWI739178B (zh) 半導體裝置及其形成方法
KR102192879B1 (ko) 핀 전계 효과 트랜지스터 디바이스 및 이의 형성 방법
CN111261520A (zh) 半导体装置及其形成方法
CN111128741A (zh) 半导体器件及其制造方法
US10991630B2 (en) Semiconductor device and method
KR20230004386A (ko) 반도체 디바이스 및 방법
KR102556751B1 (ko) 반도체 디바이스 및 방법
CN114078846A (zh) 半导体器件的接触插塞结构及其形成方法
US11749567B2 (en) Silicon phosphide semiconductor device
CN112086357A (zh) 半导体装置的形成方法
US20220415715A1 (en) Fin Field-Effect Transistor Device and Method of Forming
US11916147B2 (en) Fin field-effect transistor device having contact plugs with re-entrant profile
KR102541232B1 (ko) 반도체 디바이스 및 방법
US20230163075A1 (en) Semiconductor Device and Method
US20230008494A1 (en) Gate structures in transistor devices and methods of forming same
US20230378308A1 (en) Transistor Gate Structures and Methods of Forming the Same
US20240087947A1 (en) Semiconductor device and method of manufacturing
US20230135509A1 (en) Hybrid Fin Structure of Semiconductor Device and Method of Forming Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication