TW202301410A - 電漿處理裝置 - Google Patents

電漿處理裝置 Download PDF

Info

Publication number
TW202301410A
TW202301410A TW111107691A TW111107691A TW202301410A TW 202301410 A TW202301410 A TW 202301410A TW 111107691 A TW111107691 A TW 111107691A TW 111107691 A TW111107691 A TW 111107691A TW 202301410 A TW202301410 A TW 202301410A
Authority
TW
Taiwan
Prior art keywords
conductive ring
ring
plasma
conductive
plasma processing
Prior art date
Application number
TW111107691A
Other languages
English (en)
Inventor
荒巻昂
辻本宏
李黎夫
桑原有生
阿部涼也
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202301410A publication Critical patent/TW202301410A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32633—Baffles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/327—Arrangements for generating the plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明之目的在於減低基板周圍之零件的經時變化對製程造成之影響。 本發明提供一種電漿處理裝置，包含電漿處理腔室、在該電漿處理腔室內生成電漿之電漿生成部、配置於該電漿處理腔室內之基板支撐部、以包圍該基板支撐部上之基板之方式配置於基板支撐部上之第1導電性環、以包圍該第1導電性環之方式配置之絕緣環，以及以包圍該絕緣環之方式配置並連接於接地電位之第2導電性環。

Description

電漿處理裝置
本發明係關於一種電漿處理裝置。
電漿蝕刻中，會消耗包圍基板之邊緣環及覆蓋環等，而造成此等零件之經時變化在基板的邊緣附近對製程結果產生影響。例如，專利文獻1揭示了在具備載置台、內側邊緣環、外側邊緣環、升降銷及移動機構之電漿處理裝置中，對應邊緣環之消耗，透過移動機構使升降銷上升而將內側邊緣環抬起。藉此，將內側邊緣環的頂面控制在與基板的頂面略為相同之高度，而抑制蝕刻率在基板的邊緣附近降低。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2020-53538號公報
[發明欲解決之課題]
本發明提供可減低基板周圍之零件的經時變化對製程造成的影響之技術。 [解決課題之手段]
透過本發明之一態樣，提供一種電漿處理裝置，包含：電漿處理腔室；電漿生成部，在該電漿處理腔室內生成電漿；基板支撐部，配置於該電漿處理腔室內；第1導電性環，以包圍該基板支撐部上之基板之方式配置；絕緣環，以包圍該第1導電性環之方式配置；以及第2導電性環，以包圍該絕緣環之方式配置並連接於接地電位。 [發明效果]
在一觀點上，可減低基板周圍之零件的經時變化對製程造成的影響。
以下，參照圖式說明實施本發明之態樣。在各圖式中，對相同構成部份標示相同符號，並可能省略重複之說明。
[電漿處理系統] 在實施態樣中，圖1所示之電漿處理系統包含電漿處理裝置1及控制部2。電漿處理裝置1包含電漿處理腔室10、基板支撐部11及電漿生成部12。電漿處理腔室10具有電漿處理空間。又，電漿處理腔室10具有用以將至少一種處理氣體供給至電漿處理空間之至少一個氣體供給口，以及用以將氣體從電漿處理空間排出之至少一個氣體排出口。氣體供給口連接於後述之氣體供給部20，氣體排出口連接於後述之排氣系統40。基板支撐部11配置於電漿處理空間內，並具有支撐基板之基板支撐面。
電漿生成部12從供給至電漿處理空間內之至少一種處理氣體生成電漿。在電漿處理空間中形成之電漿，可係電容耦合電漿(CCP：Capacitively Coupled Plasma)、感應耦合電漿(ICP：Inductively Coupled Plasma)、ECR電漿(Electron-Cyclotron-resonance plasma)、螺旋波電漿(HWP：Helicon Wave Plasma)或表面波電漿(SWP：Surface Wave Plasma)等。又，亦可利用包含AC(Alternating Current，交流)電漿生成部及DC(Direct Current，直流)電漿生成部之各種類型之電漿生成部。在實施態樣中，AC電漿生成部所利用之AC訊號(AC功率)具有在100kHz~10GHz之範圍內之頻率。從而，AC訊號包含RF(Radio Frequency，射頻)訊號及微波訊號。在實施態樣中，RF訊號具有在200kHz~150MHz之範圍內之頻率。
控制部2處理用以使電漿處理裝置1執行本發明中所述之各種步驟之電腦可執行之命令。控制部2可控制電漿處理裝置1之各要素，以執行所述之各種步驟。在實施態樣中，可使控制部2之一部份或全部包含於電漿處理裝置1。控制部2例如可包含電腦2a。電腦2a例如可包含處理部(CPU：Central Processing Unit，中央處理單元)2a1、儲存部2a2及通訊介面2a3。處理部2a1基於儲存於儲存部2a2之程式進行各種控制動作。儲存部2a2可包含RAM(Random Access Memory，隨機存取記憶體)、ROM(Read Only Memory，唯讀記憶體)、HDD(Hard Disk Drive，硬碟)、SSD(Solid State Drive，固態硬碟)或此等之組合。通訊介面2a3可經由LAN(Local Area Network，區域網路)等通訊網路而與電漿處理裝置1通訊。
接著，參照圖2說明作為電漿處理裝置1之一例之電容耦合型之電漿處理裝置1之構成例。電漿處理裝置1包含電漿處理腔室10、氣體供給部20、電源30及排氣系統40。又，電漿處理裝置1包含基板支撐部11及氣體導入部。氣體導入部將至少一種處理氣體導入電漿處理腔室10內。氣體導入部包含噴淋頭13。基板支撐部11配置於電漿處理腔室10內。噴淋頭13配置於基板支撐部11之上方。在實施態樣中，噴淋頭13構成電漿處理腔室10之頂部(ceiling)的至少一部份。電漿處理腔室10具有由噴淋頭13、電漿處理腔室10之側壁10a及基板支撐部11界定出之電漿處理空間10s。側壁10a接地。噴淋頭13的周圍被環狀之絕緣構件14包圍。噴淋頭13及基板支撐部11與電漿處理腔室10之殼體電性絕緣。又，於絕緣構件14之外周設有環狀之矽接地環15。矽接地環15與側壁10a同樣係接地電位。
基板支撐部11包含本體部111及環組件110。本體部111具有支撐基板(晶圓)W之中央區域(基板支撐面)111a及支撐環組件110之環狀區域(環支撐面)111b。本體部111之環狀區域111b在俯視上包圍本體部111之中央區域111a。基板W配置於本體部111之中央區域111a上、環組件110以包圍本體部111之中央區域111a上的基板W之方式配置於本體部111之環狀區域111b上。在實施態樣中，本體部111包含基座及靜電吸盤。基座包含導電性構件。基座之導電性構件作為下部電極發揮機能。靜電吸盤配置於基座之上。靜電吸盤之頂面具有基板支撐面111a。又，雖省略圖示，基板支撐部11亦可包含將靜電吸盤、環組件110及基板中的至少一者調節至目標溫度之調溫模組。調溫模組可包含加熱器、傳熱媒體、流路或此等之組合。流路中流有如鹽水或氣體之傳熱流體。又，基板支撐部11亦可包含向基板W之背面與基板支撐面111a之間供給傳熱氣體之傳熱氣體供給部。
噴淋頭13將來自氣體供給部20的至少一種處理氣體導入電漿處理空間10s內。噴淋頭13具有至少一個氣體供給口13a、至少一個氣體擴散室13b及複數之氣體導入口13c。供給至氣體供給口13a之處理氣體通過氣體擴散室13b而從複數之氣體導入口13c導入電漿處理空間10s內。又，噴淋頭13包含導電性構件。噴淋頭13之導電性構件作為頂部電極發揮機能。又，氣體導入部除了噴淋頭13，亦可包含安裝於側壁10a上形成之一個或複數之開口部之一個或複數之側面氣體注入部(SGI：Side Gas Injector)。
氣體供給部20可包含至少一個氣體供給源21及至少一個流量控制器22。在實施態樣中，氣體供給部20將至少一種處理氣體從分別對應之氣體供給源21經由分別對應之流量控制器22供給至噴淋頭13。各流量控制器22例如可包含質量流量控制器或壓力控制式之流量控制器。再者，氣體供給部20亦可包含將至少一種處理氣體之流量調變或脈衝化之至少一個流量調變裝置。
電源30包含經由至少一個阻抗匹配電路而結合於電漿處理腔室10之RF電源31。RF電源31將如電漿源RF訊號及偏壓RF訊號之至少一種RF訊號(RF功率)供給至基板支撐部11之導電性構件及/或噴淋頭13之導電性構件。藉此，從供給至電漿處理空間10s之至少一種處理氣體形成電漿。從而，RF電源31可作為電漿生成部12之至少一部份發揮機能。又，藉由將偏壓RF訊號供給至基板支撐部11之導電性構件，可於基板W產生偏壓電位，而將形成之電漿中的離子成分引入基板W。
在實施態樣中，RF電源31包含第1RF生成部31a及第2RF生成部31b。第1RF生成部31a經由至少一個阻抗匹配電路而結合於基板支撐部11之導電性構件及/或噴淋頭13之導電性構件，並生成電漿生成用之電漿源RF訊號(電漿源RF功率)。在實施態樣中，電漿源RF訊號具有在13MHz~150MHz之範圍內之頻率。在實施態樣中，第1RF生成部31a可生成具有不同頻率之複數之電漿源RF訊號。將生成之一個或複數之電漿源RF訊號供給至基板支撐部11之導電性構件及/或噴淋頭13之導電性構件。第2RF生成部31b經由至少一個阻抗匹配電路而結合於基板支撐部11之導電性構件，並生成偏壓RF訊號(偏壓RF功率)。在實施態樣中，偏壓RF訊號具有低於電漿源RF訊號之頻率。在實施態樣中，偏壓RF訊號具有在400kHz~13.56MHz之範圍內之頻率。在實施態樣中，第2RF生成部31b可生成具有不同頻率之複數之偏壓RF訊號。將生成之一個或複數之偏壓RF訊號供給至基板支撐部11之導電性構件。又，亦可在各種實施態樣中，將電漿源RF訊號及偏壓RF訊號中的至少一者脈衝化。
又，電源30可包含結合於電漿處理腔室10之DC電源32。DC電源32包含第1DC生成部32a及第2DC生成部32b。在實施態樣中，第1DC生成部32a連接於基板支撐部11之導電性構件並生成第1DC訊號。將生成之第1DC訊號施加於基板支撐部11之導電性構件。在實施態樣中，第1DC訊號亦可施加於如靜電吸盤內之電極等其他電極。在實施態樣中，第2DC生成部32b連接於噴淋頭13之導電性構件並生成第2DC訊號。將生成之第2DC訊號施加於噴淋頭13之導電性構件。亦可在各種實施態樣中，將第1及第2DC訊號脈衝化。又，第1及第2DC生成部32a、32b可在RF電源31之外額外設置，亦可使第1DC生成部32a代替第2RF生成部31b設置。
排氣系統40例如可連接於設在電漿處理腔室10之底部之氣體排出口10e。排氣系統40可包含壓力調整閥及真空泵。透過壓力調整閥調整電漿處理空間10s內之壓力。真空泵可包含渦輪分子泵、乾式泵或此等之組合。
[環組件] 圖3表示依實施態樣之環組件110的構成之一例。圖3(a)係從頂面看基板支撐部11之圖，圖3(b)係將圖3(a)之B-B面截斷之圖。如圖2及圖3所示，環組件110包含一個或複數之環狀構件。一個或複數之環狀構件包含第1導電性環112、覆蓋環113及第2導電性環114。第1導電性環112係具有導電性之環狀構件，可由矽(Si)、碳化矽(SiC)、氧化矽等各種材料中的任一者形成。第1導電性環112係以包圍基板支撐部11上之基板W之方式配置於基板支撐部11上。
第1導電性環112、覆蓋環113及第2導電性環114係配置成與電漿處理腔室10之中心軸Ax共軸。
覆蓋環113包圍第1導電性環112及本體部111而配置於第1導電性環112及本體部111之外周側壁。覆蓋環113係具有絕緣性之環狀構件，可由石英或氧化鋁形成。覆蓋環113係以包圍第1導電性環之方式配置之絕緣環之一例。
第2導電性環114以包圍覆蓋環113之方式配置並連接於接地電位。第2導電性環114配置於覆蓋環113之外周側壁。第2導電性環114係具有導電性之環狀構件，可由矽、碳化矽、氧化矽等各種材料中的任一者形成。在一實施態樣中，第2導電性環114係配置成使第2導電性環114之頂面與覆蓋環113之頂面略為相同之高度。在一實施態樣中，第2導電性環114具有縱長矩形之剖面形狀。又，第2導電性環114亦可配置成使第2導電性環114之頂面低於覆蓋環113之頂面。
又，第2導電性環114亦可配置成使第2導電性環114之頂面高於覆蓋環113之頂面。在一實施態樣中，第2導電性環114可具有覆蓋覆蓋環113之頂面的一部份之突出部份。此情況下，第2導電性環114具有其頂部向內突出之L形之剖面形狀。亦即，L形之剖面形狀，具有縱長矩形部份及從縱長矩形部份之上側部份向內突出之突出部份。藉由使第2導電性環114之頂面高於覆蓋環113之頂面，可更容易將電漿物理性地閉鎖在電漿處理空間10s。
環組件110之一個或複數之環狀構件亦可包含第3導電性環115。第3導電性環115係具有導電性之環狀構件，可由鋁(Al)等導電性構件形成。第3導電性環115配置於第2導電性環114之下，並連接於接地電位。亦即，第2導電性環114經由第3導電性環115連接於接地電位。
亦可於基板支撐部11之周圍配置連接於接地電位之導電性擋板116。此情況下，第2導電性環114可經由導電性擋板116連接於接地電位。導電性擋板116可由鋁等導電性構件形成。導電性擋板116具有複數之貫通孔，並經由複數之貫通孔將電漿處理空間10s之氣體從氣體排出口10e排氣。
[環組件之零件消耗] 在電漿處理空間10s中進行蝕刻等電漿處理時，會消耗環組件110之零件(第1導電性環112、覆蓋環113等)。未設置第2導電性環114時，零件之消耗會造成蝕刻率等在基板W之邊緣附近發生經時變化而對製程產生影響。吾人認為「零件之消耗造成零件之靜電電容減少，而造成從RF電源31供給之RF訊號的方向變化」係主要原因之一。
又，近年，如高長寬比之電漿蝕刻處理將高功率之RF訊號施加於基板支撐部11及噴淋頭13之製程持續增加。故，在電漿處理中，側壁10a及導電性擋板116等之濺射率上升，零件之消耗有加快之傾向。故，使基板W之上方之電漿處理空間10s以外之區域中的電漿密度減少而抑制側壁10a等零件之消耗變得更為重要。如上所述，本發明之電漿處理裝置1中，於包圍基板W之環組件110之覆蓋環113的外周側面設有第2導電性環114，第2導電性環114經由第3導電性環115連接於接地電位。
藉此，使第2導電性環114作為接地構件發揮機能，而可達到：(1)對於第1導電性環112及覆蓋環113之消耗造成的經時變化，實施減低蝕刻率之降低等對於製程的影響之對策。又，可達到：(2)電漿處理腔室10整體之濺射率之抑制，以及(3)透過磁場將電漿閉鎖在電漿處理空間10s。以下，依序說明(1)~(3)。
[(1)對於經時變化之對策] 首先，參照圖4說明(1)對於零件之消耗造成之經時變化之對策。圖4(a)表示環組件110中無第2導電性環114時之從RF電源31供給之RF訊號的方向。圖4(b)表示有第2導電性環114時之RF訊號的方向。
圖4(a)所示之無第2導電性環114之情況，從RF電源31施加之RF電流在本體部111、第1導電性環112及覆蓋環113之表層流動，並朝向相向之接地電位之矽接地環15向略垂直方向流動。亦即，RF電流之流向形成為略垂直於覆蓋環113之方向。此情況下，覆蓋環113之頂面向略水平方向消耗，覆蓋環113之靜電電容之變化造成RF電流之流向的阻抗變化時，容易對略垂直於覆蓋環113之消耗方向之RF電流的流向造成影響。此結果，蝕刻率容易在基板W之邊緣區域變動。
相對於此，如圖4(b)所示，具有第2導電性環114時，RF電流在本體部111、第1導電性環112及覆蓋環113之表層流動，並經由第2導電性環114從第3導電性環115流向接地。亦即，RF電流之流向形成為略水平於覆蓋環113之方向。此情況下，覆蓋環113之消耗造成之經時變化面係略水平方向而與RF電流之流向為相同方向，故覆蓋環113之消耗不易對RF電流之流向造成影響。此結果，蝕刻率較不易在基板W之邊緣區域變動，而可減低覆蓋環113之消耗造成之對於製程的影響。
以上之說明中，說明了關於覆蓋環113之消耗與RF電流之流向，而關於第1導電性環112之消耗亦相同。亦即，藉由配置本發明之第2導電性環114，可得到對於第1導電性環112及/或覆蓋環113之消耗之耐性，而可抑制基板W之邊緣的蝕刻率降低。
圖5係表示依實施態樣之第2導電性環114之有無與蝕刻率之實驗結果之圖。本實驗中，在不具有第2導電性環114之電漿處理裝置中及具有第2導電性環114之本發明之電漿處理裝置1(參照圖1)中準備基板W，並蝕刻基板W上之矽氧化膜(SiO 2)。本實驗中，對於第2導電性環114之有無與蝕刻率之變化，比較覆蓋環113為全新時之蝕刻率與經過消耗後之蝕刻率。
圖5中，將RF中的電漿源RF訊號標示為「HF」，並將偏壓RF訊號標示為「LF」。圖5(a)係以HF為2000W、LF為0W之條件進行蝕刻。圖5(b)係以HF為0W、LF為1000W之條件進行蝕刻。圖5(c)係以HF為2000W、LF為1000W之條件進行蝕刻。在圖5(a)~(c)中，將HF及LF施加於本體部111。
各圖表之橫軸係將直徑為300mm之基板W的中心作為0mm而表示基板W之徑方向之位置。縱軸表示橫軸之基板W之徑方向各位置之經過標準化的蝕刻率之平均值。圖表之黑色圓形(●)係將覆蓋環113在未消耗時(全新時)之蝕刻率標準化為1表示。圖表之白色圓形(〇)係將經過消耗後之蝕刻率以「相對於覆蓋環113為全新時之經過標準化之蝕刻率(●)」之比值表示。
無第2導電性環114時，如圖5(a)~圖5(c)所示，相較於具有第2導電性環114之情況，可發現蝕刻率之降低。
從以上結果，得知圖5(a)~圖5(c)之任一情況下，具有第2導電性環114之情況相較於無第2導電性環114之情況，皆可抑制覆蓋環113之消耗造成之蝕刻率之降低。特別係可抑制蝕刻率在基板W之邊緣附近降低，而具有作為對於覆蓋環113之經時變化之對策之效果。
[(2)濺射率之抑制] 接著，說明(2)電漿處理腔室10整體之濺射率之抑制。無第2導電性環114時，覆蓋環113附近無接地電位。故，RF電流在本體部111、第1導電性環112及覆蓋環113之表層流動，並從覆蓋環113之側面流向矽接地環15及/或接地電位之側壁10a。藉此，在覆蓋環113之側面產生RF電流之流向，而使電漿密度在覆蓋環113之更外周的空間增加而生成電漿P。此結果，促進電漿處理腔室10之側壁10a及導電性擋板116之濺射。
相對於此，具有第2導電性環114時，覆蓋環113附近具有接地電位。亦即，第2導電性環114連接於接地電位之第3導電性環115而成為接地電位。故，RF電流在本體部111、第1導電性環112及覆蓋環113之表層流動，並經由第2導電性環114流向第3導電性環115。亦即，第2導電性環114作為RF電流之遮蔽板發揮機能，於第2導電性環114之側面不會產生RF電流之流向。藉此，使電漿密度在第2導電性環114之更外周的空間減少，而不會於側壁10a側生成電漿。故，抑制側壁10a及導電性擋板116之濺射，而減少側壁10a及導電性擋板116之消耗。如此，可在基板W之更外周抑制濺射率。
如上所述，藉由使第2導電性環114作為RF電流之遮蔽板發揮機能，可提高在基板W之上方貢獻於電漿的生成之RF功率的效率。此結果，可使電漿密度在基板W之上方之電漿處理空間10s增加，並減少除此之外的空間中的電漿密度。如上，可透過第2導電性環114抑制電漿處理腔室10整體之濺射率，更可使在電漿處理空間10s生成之電漿的密度高於無第2導電性環114時之電漿的密度。
[(3)透過磁場閉鎖電漿] 接著，說明(3)透過磁場將電漿閉鎖在電漿處理空間10s。第2導電性環114經由第3導電性環115連接於接地電位。故，從RF電源31施加之RF電流從上至下流過第2導電性環114。從DC電源32施加之DC電流亦同樣地從上至下流過第2導電性環114，並經由第3導電性環115流向接地。
此時，電流從上至下流動而在與電流方向直交之方向生成磁場。生成之磁場與電流量成正比，電流量愈多則愈大。生成之磁場可發揮將電漿閉鎖在基板W之上方之電漿處理空間10s之作用。
產生磁場後，因作用於帶電粒子之力為勞侖茲力，帶電粒子被束縛於電漿處理空間10s。
如此，藉由使從上至下流過第2導電性環114之電流I形成磁場，可將電漿閉鎖在電漿處理空間10s。
圖6係表示依實施態樣之第2導電性環114之有無與蝕刻率之實驗結果之圖。本實驗中，在不具有第2導電性環114之電漿處理裝置及具有第2導電性環114之本發明之電漿處理裝置1(參照圖1)中準備基板W，並蝕刻基板W上之矽氧化膜(SiO 2)。本實驗中，針對第2導電性環114之有無及蝕刻率之變化進行比較。
圖表之橫軸表示以直徑為300mm之基板W的中心為0mm時之基板W之徑方向的位置。縱軸(左)表示橫軸之基板W之徑方向各位置之經過標準化之蝕刻率的平均值。圖表之白色圓形(〇)係以基板W之中心(0mm)之蝕刻率為1而將無第2導電性環114時之蝕刻率標準化而表示。圖表之黑色圓形(●)係以相對於無第2導電性環114時之經過標準化之蝕刻率(〇)之比值表示具有第2導電性環114時之蝕刻率。縱軸(右)以圖表之黑色三角形(▲)表示將具有第2導電性環114時之蝕刻率減去無第2導電性環114時之蝕刻率之差(%)。
依據本實驗之結果，具有第2導電性環114時之蝕刻率高於無第2導電性環114之情況。此表示第2導電性環114作為遮蔽板發揮機能，將電漿閉鎖在電漿處理空間10s，提高電漿處理空間10s內之電漿密度而提高了蝕刻率。
特別係黑色三角形(▲)所示之第2導電性環114之有無與蝕刻率之差(%)的關係中，從基板W之中心(0mm)愈靠向邊緣，具有第2導電性環114時與不具有時之蝕刻率的差愈大。
亦即，具有第2導電性環114時，相較於無第2導電性環114時，更可將電漿閉鎖在電漿處理空間10s。特別係具有第2導電性環114時，蝕刻率在基板W之邊緣側顯著上升，第2導電性環114作為遮蔽板發揮機能，而提高閉鎖電漿之效果。
[致動器] 最後，說明將第2導電性環114以可上下移動之方式構成之情況。
第2導電性環114經由第3導電性環115連接於致動器(升降機構)。致動器使第2導電性環114及第3導電性環115上下(向縱方向)移動。第2導電性環114下降之狀態下，第2導電性環114之頂面與覆蓋環113之頂面略為相同高度。電漿中之帶電粒子的一部份從電漿處理空間10s向外周移動。朝向外周之帶電粒子造成電漿密度在基板支撐部11之外周亦即側壁10a附近變高時，如上所述會促進側壁10a等之濺射。
故，透過致動器經由第3導電性環115使第2導電性環114升降。在製程中使第2導電性環114上升或下降。藉此，遮蔽朝向基板支撐部11外側之RF電流之流向，而將朝向外周之帶電粒子閉鎖在電漿處理空間10s。如此，可將電漿閉鎖在電漿處理空間10s。
透過致動器之第2導電性環114之升降，可在電漿處理裝置1中進行蝕刻等基板處理之期間進行，亦可在其前後進行。例如，可對應於欲生成之電漿及欲進行之處理，控制透過致動器之第2導電性環114之升降。藉此，即使在製程中亦可使電漿密度瞬間變化，而可實現對應基板處理之密度之電漿生成。
吾人認為使第2導電性環114上升至最高位置時，若鋁製的第3導電性環115比導電性擋板116更向頂部露出，會對電漿處理空間10s中執行之製程造成影響。故，以「使第2導電性環114上升至最高位置時，第3導電性環115之鋁不會露出於導電性擋板116之更頂部」之方式設計第2導電性環114之垂直方向的長度。又，較佳對第2導電性環114的至少上側部份實施具電漿耐性之塗覆。本發明中，對第2導電性環114之表面，以含釔(Y)材料117實施耐電漿塗覆。
第2導電性環114可與第3導電性環115一體化。此情況下，將其稱為一體化環114。致動器連接於一體化環114，並使一體化環114上下(向縱方向)移動。一體化環114係第2導電性環之一例。
在一實施態樣中，第2導電性環114包含具有上側部份及下側部份之導體及形成於該導體之該上側部份上之耐電漿塗覆。導體之下側部份連接於接地電位。
如以上之說明，透過依本實施態樣之電漿處理裝置1，藉由配置第2導電性環114，可抑制基板W之周圍之環組件110的經時變化之影響。亦即，藉由在覆蓋環113之側壁配置第2導電性環114，可提高對於第1導電性環112及覆蓋環113的經時變化之耐性。
又，可抑制基板W之外周的濺射率，而抑制側壁10a及導電性擋板116之消耗。再者，藉由透過磁場閉鎖電漿，可提高RF功率之效率而增加電漿處理空間10s之電漿密度。
今後，隨著在HARC(High aspect ratio contact，高長寬比接觸)步驟等中RF之高功率化發展，電漿處理腔室10本身亦更容易受到蝕刻。在此環境中，藉由配置本發明之第2導電性環114，可將電漿處理裝置1構成為對於環組件110等各種零件之經時變化具有耐性。又，藉由透過第2導電性環114以磁場閉鎖電漿，可增加基板W上之電漿密度而提高蝕刻等基板處理之效率。再者，透過第2導電性環114形成之磁場與電流量成正比，故可透過RF之高功率化而更加提高閉鎖電漿之效果。
應了解依本發明之實施態樣之電漿處理裝置，在全內容中皆為例示而非用於限制。實施態樣可不脫離所附之申請專利範圍及其主旨而以各種形態進行變形及改良。上述複數之實施態樣中記載之事項可在不矛盾之範圍內採用其他構成，又，可在不矛盾之範圍內進行組合。
本發明之電漿處理裝置，可適用於Atomic Layer Deposition(ALD，原子層沉積)裝置、Capacitively Coupled Plasma(CCP，電容耦合電漿)、Inductively Coupled Plasma(ICP，感應耦和電漿)、Radial Line Slot Antenna(RLSA，輻射線槽孔天線)、Electron Cyclotron Resonance Plasma(ECR，電子迴旋共振電漿)、Helicon Wave Plasma(HWP，螺旋波電漿)等任一類型之裝置。又，電漿處理裝置係利用電漿對基板實施處理之裝置即可，不限於蝕刻處理，亦可係成膜處理、灰化處理等。
又，第2導電性環114與導電性擋板116亦可構成為一體。此情況下之一體化第2導電性環114亦為第2導電性環之一例。此情況下之一體化第2導電性環114係導體，例如可由鋁形成。對一體化第2導電性環114之上側部份實施具電漿耐性之塗覆。具電漿耐性之塗覆可藉由以含釔(Y)材料進行塗覆而形成。一體化第2導電性環114之下側部份連接於接地電位。
1:電漿處理裝置 2:控制部 2a:電腦 2a1:處理部 2a2:儲存部 2a3:通訊介面 10:電漿處理腔室 10a:側壁 10e:氣體排出口 10s:電漿處理空間 11:基板支撐部 12:電漿生成部 13:噴淋頭 13a:氣體供給口 13b:氣體擴散室 13c:氣體導入口 14:絕緣構件 15:矽接地環 20:氣體供給部 21:氣體供給源 22:流量控制器 30:電源 31:RF電源 31a:第1RF生成部 31b:第2RF生成部 32:DC電源 32a:第1DC生成部 32b:第2DC生成部 40:排氣系統 110:環組件 111:本體部 111a:中央區域 111b:環狀區域 112:第1導電性環 113:覆蓋環 114:第2導電性環 115:第3導電性環 116:導電性擋板 Ax:中心軸 W:基板
圖1係表示依實施態樣之電漿處理系統之一例之圖。 圖2係表示依實施態樣之電漿處理裝置之一例之剖面示意圖。 圖3(a)、(b)係表示依實施態樣之環組件的構成之一例之圖。 圖4(a)、(b)係用以說明依實施態樣之第2導電性環之有無與RF電流之方向之圖。 圖5(a)~(c)係表示依實施態樣之第2導電性環之有無與蝕刻率之實驗結果之圖。 圖6係表示依實施態樣之第2導電性環之有無與蝕刻率之實驗結果之圖。
10:電漿處理腔室
110:環組件
111:本體部
112:第1導電性環
113:覆蓋環
114:第2導電性環
Ax:中心軸
W:基板

Claims (16)

  1. 一種電漿處理裝置，包含： 電漿處理腔室； 電漿生成部，在該電漿處理腔室內生成電漿； 基板支撐部，配置於該電漿處理腔室內； 第1導電性環，以包圍該基板支撐部上之基板之方式配置； 絕緣環，以包圍該第1導電性環之方式配置；以及， 第2導電性環，以包圍該絕緣環之方式配置並連接於接地電位。
  2. 如請求項1所述之電漿處理裝置，其中， 該第2導電性環，配置於該絕緣環之外周側壁。
  3. 如請求項1或2所述之電漿處理裝置，其中， 該第2導電性環，配置成使該第2導電性環的頂面與該絕緣環的頂面為相同高度。
  4. 如請求項1或2所述之電漿處理裝置，其中， 該第2導電性環，配置成使該第2導電性環的頂面在高於該絕緣環的頂面之位置。
  5. 如請求項1~4中任一項所述之電漿處理裝置，其中， 該絕緣環係由石英或氧化鋁形成。
  6. 如請求項1~5中任一項所述之電漿處理裝置，其中， 該第1導電性環係由矽(Si)、碳化矽(SiC)、氧化矽中的任一者形成。
  7. 如請求項1~6中任一項所述之電漿處理裝置，其中， 該第2導電性環係由矽(Si)、碳化矽(SiC)、氧化矽中的任一者形成。
  8. 如請求項1~7中任一項所述之電漿處理裝置，其中， 該第2導電性環具有縱長矩形之剖面形狀。
  9. 如請求項1~7中任一項所述之電漿處理裝置，其中， 該第2導電性環具有該第2導電性環之頂部向內突出之L形之剖面形狀。
  10. 如請求項1~9中任一項所述之電漿處理裝置，更包含： 致動器，使該第2導電性環向縱方向移動。
  11. 如請求項1~9中任一項所述之電漿處理裝置，更包含： 第3導電性環，配置於該第2導電性環之下並連接於接地電位； 該第2導電性環係經由該第3導電性環而連接於接地電位。
  12. 如請求項11所述之電漿處理裝置，其中， 該第3導電性環係由鋁(Al)形成。
  13. 如請求項11或12所述之電漿處理裝置，更包含： 致動器，使該第2導電性環及該第3導電性環向縱方向移動。
  14. 如請求項1~9中任一項所述之電漿處理裝置，更包含： 導電性擋板，配置於該基板支撐部之周圍並連接於接地電位； 該第2導電性環係經由該導電性擋板而連接於接地電位。
  15. 如請求項1~6中任一項所述之電漿處理裝置，其中， 該第2導電性環，包含具有上側部份及下側部份之導體及形成於該導體之該上側部份上之耐電漿塗覆； 該導體之該下側部份連接於接地電位。
  16. 如請求項15所述之電漿處理裝置，其中， 該導體係由鋁(Al)形成； 該耐電漿塗覆含有釔(Y)。
TW111107691A 2021-03-17 2022-03-03 電漿處理裝置 TW202301410A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-043841 2021-03-17
JP2021043841A JP7544450B2 (ja) 2021-03-17 2021-03-17 プラズマ処理装置

Publications (1)

Publication Number Publication Date
TW202301410A true TW202301410A (zh) 2023-01-01

Family

ID=83284131

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111107691A TW202301410A (zh) 2021-03-17 2022-03-03 電漿處理裝置

Country Status (5)

Country Link
US (1) US20220301832A1 (zh)
JP (1) JP7544450B2 (zh)
KR (1) KR20220130033A (zh)
CN (1) CN115116815A (zh)
TW (1) TW202301410A (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872281B1 (en) * 2000-09-28 2005-03-29 Lam Research Corporation Chamber configuration for confining a plasma
US20050120960A1 (en) 2002-03-12 2005-06-09 Tokyo Electron Limited Substrate holder for plasma processing
WO2003098402A2 (en) 2002-05-17 2003-11-27 Sarnoff Corporation Method and apparatus for determining optical flow
US7686918B2 (en) * 2002-06-21 2010-03-30 Tokyo Electron Limited Magnetron plasma processing apparatus
KR100744860B1 (ko) * 2003-04-07 2007-08-01 동경 엘렉트론 주식회사 탑재대 구조체 및 이 탑재대 구조체를 갖는 열처리 장치
KR100578129B1 (ko) 2003-09-19 2006-05-10 삼성전자주식회사 플라즈마 식각 장치
JP5759718B2 (ja) * 2010-12-27 2015-08-05 東京エレクトロン株式会社 プラズマ処理装置
US20140179108A1 (en) * 2012-12-21 2014-06-26 Applied Materials, Inc. Wafer Edge Protection and Efficiency Using Inert Gas and Ring
JP2015115421A (ja) * 2013-12-10 2015-06-22 東京エレクトロン株式会社 プラズマ処理装置及びフォーカスリング
US10804081B2 (en) * 2013-12-20 2020-10-13 Lam Research Corporation Edge ring dimensioned to extend lifetime of elastomer seal in a plasma processing chamber
US10854492B2 (en) * 2015-08-18 2020-12-01 Lam Research Corporation Edge ring assembly for improving feature profile tilting at extreme edge of wafer
KR102689380B1 (ko) * 2016-01-26 2024-07-26 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼 에지 링 리프팅 솔루션
JP6626753B2 (ja) * 2016-03-22 2019-12-25 東京エレクトロン株式会社 被加工物の処理装置
JP2018006299A (ja) * 2016-07-08 2018-01-11 東芝メモリ株式会社 プラズマ処理装置用処理対象支持台、プラズマ処理装置及びプラズマ処理方法
US20180323042A1 (en) 2017-05-02 2018-11-08 Applied Materials, Inc. Method to modulate the wafer edge sheath in a plasma processing chamber
JP2019000925A (ja) 2017-06-13 2019-01-10 Ｏｂａｒａ株式会社 マーキング装置及び位置決め用のマークが形成されたワークの製造方法
US10847347B2 (en) 2018-08-23 2020-11-24 Applied Materials, Inc. Edge ring assembly for a substrate support in a plasma processing chamber
JP7105666B2 (ja) 2018-09-26 2022-07-25 東京エレクトロン株式会社 プラズマ処理装置
KR102647177B1 (ko) * 2019-02-11 2024-03-15 삼성전자주식회사 플라즈마 처리 장치

Also Published As

Publication number Publication date
KR20220130033A (ko) 2022-09-26
JP7544450B2 (ja) 2024-09-03
US20220301832A1 (en) 2022-09-22
CN115116815A (zh) 2022-09-27
JP2022143370A (ja) 2022-10-03

Similar Documents

Publication Publication Date Title
KR102430205B1 (ko) 플라즈마 처리 장치
US8440050B2 (en) Plasma processing apparatus and method, and storage medium
KR100900585B1 (ko) 포커스링 및 플라즈마 처리 장치
KR101124938B1 (ko) 플라즈마 처리 장치
TWI553729B (zh) Plasma processing method
CN100517563C (zh) 等离子体处理装置和等离子体处理方法
US20140141619A1 (en) Capacitively coupled plasma equipment with uniform plasma density
WO2014172112A1 (en) Capacitively coupled plasma equipment with uniform plasma density
CN112655076B (zh) 载置台和基片处理装置
KR102278074B1 (ko) 기판 처리 장치 및 기판 처리 방법
WO2013151124A1 (ja) プラズマ処理装置
TW202139284A (zh) 蝕刻方法及電漿處理裝置
TW202301410A (zh) 電漿處理裝置
TW202304258A (zh) 濾波電路及電漿處理裝置
JP7572126B2 (ja) プラズマ処理装置用の電極及びプラズマ処理装置
JP7378668B2 (ja) 静電チャックおよび基板処理装置
JP2023004431A (ja) プラズマ処理装置
CN115223838A (zh) 等离子体处理装置用的电极和等离子体处理装置
WO2024172109A1 (ja) プラズマ処理装置及びプラズマ処理方法
WO2023210399A1 (ja) プラズマ処理装置、電源システム及びプラズマ処理方法
WO2023204101A1 (ja) プラズマ処理装置及びプラズマ処理方法
JP5064708B2 (ja) プラズマ処理装置
JP2024035702A (ja) プラズマ処理装置及びプラズマ処理方法
JP2024014108A (ja) プラズマ処理装置、載置台及びプラズマ処理方法
JP2024033855A (ja) プラズマ処理装置