CN115116815A - 等离子体处理装置 - Google Patents

等离子体处理装置 Download PDF

Info

Publication number
CN115116815A
CN115116815A CN202210223405.6A CN202210223405A CN115116815A CN 115116815 A CN115116815 A CN 115116815A CN 202210223405 A CN202210223405 A CN 202210223405A CN 115116815 A CN115116815 A CN 115116815A
Authority
CN
China
Prior art keywords
plasma processing
conductive ring
ring
processing apparatus
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210223405.6A
Other languages
English (en)
Inventor
荒卷昂
辻本宏
李黎夫
桑原有生
阿部凉也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN115116815A publication Critical patent/CN115116815A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32633—Baffles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/327—Arrangements for generating the plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种等离子体处理装置，其能够降低因基片周围的部件的随时间变化而导致的对处理的影响。等离子体处理装置包括：等离子体处理腔室；构成为能够在上述等离子体处理腔室内生成等离子体的等离子体生成部；配置在上述等离子体处理腔室内的基片支承部；以包围上述基片支承部上的基片的方式配置的第一导电性环；以包围上述第一导电性环的方式配置的绝缘环；和以包围上述绝缘环的方式配置并与接地电位连接的第二导电性环。

Description

等离子体处理装置
技术领域
本发明涉及一种等离子体处理装置。
背景技术
在等离子体蚀刻中，包围基片的边缘环、覆盖环等消耗，由于这些部件的随时间变化，在基片的边缘附近对处理结果产生影响。例如，专利文献1公开了在具有载置台、内侧边缘环、外侧边缘环、升降销和移动机构的等离子体处理装置中，根据边缘环的消耗而利用移动机构使升降销上升，将内侧边缘环抬高的技术。由此，将内侧边缘环的上表面控制为与基片的上表面大致相同的高度，抑制蚀刻速率在基片的边缘附近降低。
现有技术文献
专利文献
专利文献1：日本特开2020-53538号公报
发明内容
发明要解决的技术问题
本发明提供一种能够降低因基片周围的部件的随时间变化而导致的对处理的影响的技术。
用于解决技术问题的技术方案
依照本发明的一个方式，提供一种等离子体处理装置，其包括：等离子体处理腔室；构成为能够在上述等离子体处理腔室内生成等离子体的等离子体生成部；配置在上述等离子体处理腔室内的基片支承部；以包围上述基片支承部上的基片的方式配置的第一导电性环；以包围上述第一导电性环的方式配置的绝缘环；和以包围上述绝缘环的方式配置并与接地电位连接的第二导电性环。
发明效果
依照一个方面，能够降低因基片周围的部件的随时间变化而导致的对处理的影响。
附图说明
图1是表示实施方式的等离子体处理系统的一个例子的图。
图2是表示实施方式的等离子体处理装置的一个例子的截面示意图。
图3是表示实施方式的环组件的结构的一个例子的图。
图4是用于说明实施方式的第二导电性环的有无和RF电流的去向的图。
图5是表示实施方式的第二导电性环的有无和蚀刻速率的实验结果的图。
图6是表示实施方式的第二导电性环的有无和蚀刻速率的实验结果的图。
附图标记说明
1 等离子体处理装置
2 控制部
2a 计算机
2a1 处理部
2a2 存储部
2a3 通信接口
10 等离子体处理腔室
10a 侧壁
10s 等离子体处理空间
11 基片支承部
13 喷淋头
15 硅接地环
16 致动器
21 气体源
20 气体供给部
30 电源
31 RF电源
31a 第一RF生成部
31b 第二RF生成部
32a 第一DC生成部
32b 第二DC生成部
40 排气系统
111 主体部
110 环组件
112 第一导电性环
113 覆盖环
114 第二导电性环
115 第三导电性环
116 导电性挡板。
具体实施方式
以下，参照附图，对用于实施本发明的方式进行说明。在各附图中，对相同的结构部分标注相同的附图标记，有时省略重复的说明。
[等离子体处理系统]
在实施方式中，图1所示的等离子体处理系统包括等离子体处理装置1和控制部2。等离子体处理装置1包括等离子体处理腔室10、基片支承部11和等离子体生成部12。等离子体处理腔室10具有等离子体处理空间。此外，等离子体处理腔室10具有用于对等离子体处理空间供给至少一个处理气体的至少一个气体供给口和用于从等离子体处理空间排出气体的至少一个气体排出口。气体供给口与后述的气体供给部20连接，气体排出口与后述的排气系统40连接。基片支承部11配置在等离子体处理空间内，具有用于支承基片的基片支承面。
等离子体生成部12构成为能够从被供给到等离子体处理空间内的至少一个处理气体生成等离子体。在等离子体处理空间中形成的等离子体是电容耦合等离子体(CCP：Capacitively Coupled Plasma)、电感耦合等离子体(ICP：Inductively CoupledPlasma)、ECR等离子体(Electron-Cyclotron-resonance Plasma：电子回旋共振等离子体)、螺旋波激发等离子体(HWP：Helicon Wave Plasma)或表面波等离子体(SWP：SurfaceWave Plasma)等。此外，也可以使用包括AC(Alternating Current：交流)等离子体生成部和DC(Direct Current：直流)等离子体生成部的各种类型的等离子体生成部。在实施方式中，在AC等离子体生成部中使用的AC信号(AC电功率)具有100kHz～10GHz的范围内的频率。因此，AC信号包含RF(Radio Frequency：高频)信号和微波信号。在实施方式中，RF信号具有200kHz～150MHz的范围内的频率。
控制部2处理使等离子体处理装置1执行本发明中说明的各种工序的计算机可执行的命令。控制部2可构成为，控制对等离子体处理装置1的各要素，以使得执行在此说明的各种工序。在实施方式中，控制部2的一部分或全部也可以包含在等离子体处理装置1中。控制部2例如也可以包括计算机2a。计算机2a例如可以包括处理部(CPU：Central ProcessingUnit，中央处理器)2a1、存储部2a2和通信接口2a3。处理部2a1可构成为基于保存在存储部2a2中的程序进行各种控制动作。存储部2a2也可以包括RAM(Random Access Memory：随机存取存储器)、ROM(Read Only Memory：只读存储器)、HDD(Hard Disk Drive：硬盘驱动器)、SSD(Solid State Drive：固态驱动器)或者它们的组合。通信接口2a3也可以经由LAN(Local Area Network：局域网)等通信线路与等离子体处理装置1之间进行通信。
接着，参照图2，对作为等离子体处理装置1的一个例子的电容耦合型的等离子体处理装置1的结构例进行说明。等离子体处理装置1包括等离子体处理腔室10、气体供给部20、电源30和排气系统40。此外，等离子体处理装置1包括基片支承部11和气体导入部。气体导入部构成为能够将至少一个处理气体导入等离子体处理腔室10内。气体导入部包括喷淋头13。基片支承部11配置在等离子体处理腔室10内。喷淋头13配置在基片支承部11的上方。在实施方式中，喷淋头13构成等离子体处理腔室10的顶部(ceiling)的至少一部分。等离子体处理腔室10具有由喷淋头13、等离子体处理腔室10的侧壁10a和基片支承部11规定的等离子体处理空间10s。侧壁10a接地。喷淋头13的周围被环状的绝缘部件14包围。喷淋头13和基片支承部11与等离子体处理腔室10壳体电绝缘。此外，在绝缘部件14的外周，设置有环状的硅接地环15。硅接地环15与侧壁10a同样为接地电位。
基片支承部11包括主体部111和环组件110。主体部111具有用于支承基片(晶片)W的中央区域(基片支承面)111a和用于支承环组件110的环状区域(环支承面)111b。主体部111的环状区域111b在俯视观察时包围主体部111的中央区域111a。基片W配置在主体部111的中央区域111a上，环组件110以包围主体部111的中央区域111a上的基片W的方式配置在主体部111的环状区域111b上。在实施方式中，主体部111包括基部和静电吸盘。基部包含导电性部件。基部的导电性部件作为下部电极发挥作用。静电吸盘配置在基部之上。静电吸盘的上表面具有基片支承面111a。此外，虽然省略了图示，但基片支承部11也可以包括温度调节模块，该温度调节模块构成为能够将静电吸盘、环组件110和基片中的至少一者调节为目标温度。温度调节模块也可以包括加热器、传热介质、流路或者它们的组合。盐水或气体这样的传热流体能够在流路中流动。此外，基片支承部11也可以包括传热气体供给部，该传热气体供给部构成为能够对基片W的背面与基片支承面111a之间供给传热气体。
喷淋头13构成为能够将来自气体供给部20的至少一个处理气体导入等离子体处理空间10s内。喷淋头13具有至少一个气体供给口13a、至少一个气体扩散室13b和多个气体导入口13c。被供给到气体供给口13a的处理气体通过气体扩散室13b而从多个气体导入口13c被导入等离子体处理空间10s内。此外，喷淋头13包含导电性部件。喷淋头13的导电性部件作为上部电极发挥作用。此外，气体导入部除了包括喷淋头13以外，还可以包括在形成于侧壁10a的一个或多个开口部安装的一个或多个侧气体注入部(SGI：Side Gas Injector)。
气体供给部20也可以包括至少一个气体源21和至少一个流量控制器22。在实施方式中，气体供给部20构成为能够将至少一个处理气体从与之分别对应的气体源21经由与之分别对应的流量控制器22供给到喷淋头13。各流量控制器22例如也可以包括质量流量控制器或压力控制式的流量控制器。而且，气体供给部20也可以包含对至少一个处理气体的流量进行调制或使其脉冲化的至少一个流量调制器件。
电源30包括经由至少一个阻抗匹配电路与等离子体处理腔室10耦合的RF电源31。RF电源31构成为能够将如生成源RF信号和偏置RF信号那样的至少一个RF信号(RF电功率)供给到基片支承部11的导电性部件和/或喷淋头13的导电性部件。由此，从被供给到等离子体处理空间10s的至少一个处理气体形成等离子体。因此，RF电源31能够作为等离子体生成部12的至少一部分发挥作用。此外，通过将偏置RF信号供给到基片支承部11的导电性部件，能够在基片W产生偏置电位，将所形成的等离子体中的离子成分引入基片W。
在实施方式中，RF电源31包括第一RF生成部31a和第二RF生成部31b。第一RF生成部31a构成为经由至少一个阻抗匹配电路与基片支承部11的导电性部件和/或喷淋头13的导电性部件耦合，能够生成等离子体生成用的生成源RF信号(生成源RF电功率)。在实施方式中，生成源RF信号具有13MHz～150MHz的范围内的频率。在实施方式中，第一RF生成部31a也可以构成为能够生成具有不同频率的多个生成源RF信号。所生成的一个或多个生成源RF信号被供给到基片支承部11的导电性部件和/或喷淋头13的导电性部件。第二RF生成部31b构成为经由至少一个阻抗匹配电路与基片支承部11的导电性部件耦合，能够生成偏置RF信号(偏置RF电功率)。在实施方式中，偏置RF信号具有比生成源RF信号低的频率。在实施方式中，偏置RF信号具有400kHz～13.56MHz的范围内的频率。在实施方式中，第二RF生成部31b也可以构成为能够生成具有不同频率的多个偏置RF信号。所生成的一个或者多个偏置RF信号被供给到基片支承部11的导电性部件。此外，在各种实施方式中，生成源RF信号和偏置RF信号中的至少一者也可以被脉冲化。
另外，电源30也可以包括与等离子体处理腔室10耦合的DC电源32。DC电源32包括第一DC生成单元32a和第二DC生成单元32b。在实施方式中，第一DC生成部32a构成为与基片支承部11的导电性部件连接，能够生成第一DC信号。所生成的第一DC信号被施加到基片支承部11的导电性部件。在实施方式中，第一DC信号也可以被施加到如静电吸盘内的电极那样的其他电极。在实施方式中，第二DC生成部32b构成为与喷淋头13的导电性部件连接，能够生成第二DC信号。所生成的第二DC信号被施加到喷淋头13的导电性部件。在各种实施方式中，第一DC信号和第二DC信号也可以被脉冲化。此外，也可以在除了RF电源31之外还设置第一DC生成部和第二DC生成部32a、32b，也可以代替第二RF生成部31b而设置第一DC生成部32a。
排气系统40例如能够与设置于等离子体处理腔室10的底部的气体排出口10e连接。排气系统40也可以包括压力调节阀和真空泵。通过压力调节阀，能够调节等离子体处理空间10s内的压力。真空泵也可以包括涡轮分子泵、干式泵或它们的组合。
[环组件]
图3表示实施方式的环组件110的结构的一个例子。图3的(a)是从上表面观察基片支承部11的图，图3的(b)是将图3的(a)的B-B面切断的图。如图2和图3所示，环组件110包括一个或多个环状部件。一个或多个环状部件包含第一导电性环112、覆盖环113和第二导电性环114。第一导电性环112是具有导电性的环状部件，能够由硅(Si)、碳化硅(SiC)、氧化硅这样的各种材料中的任意者形成。第一导电性环112以包围基片支承部11上的基片W的方式配置在基片支承部11上。
第一导电性环112、覆盖环113和第二导电性环114与等离子体处理腔室10的中心轴Ax同轴地配置。
覆盖环113包围第一导电性环112和主体部111，并配置于第一导电性环112和主体部111的外周侧壁。覆盖环113是具有绝缘性的环状部件，能够由石英或氧化铝形成。覆盖环113是以包围第一导电性环的方式配置的绝缘环的一个例子。
第二导电性环114以包围覆盖环113的方式配置，与接地电位连接。第二导电性环114配置于覆盖环113的外周侧壁。第二导电性环114是具有导电性的环状部件，可以由硅、碳化硅、氧化硅等各种材料中的任一者形成。在一个实施方式中，第二导电性环114以第二导电性环114的上表面成为与覆盖环113的上表面大致相同的高度的方式配置。在一个实施方式中，第二导电性环114具有竖长矩形的截面形状。此外，第二导电性环114也可以以第二导电性环114的上表面比覆盖环113的上表面低的方式配置。
另外，第二导电性环114也可以以第二导电性环114的上表面高于覆盖环113的上表面的方式配置。在一个实施方式中，第二导电性环114可以具有覆盖覆盖环113的上表面的一部分的突出部分。在该情况下，第二导电性环114具有其上部向内侧突出的L字状的截面形状。即，L字状的截面形状具有竖长矩形部分和从竖长矩形部分的上侧部分向内侧突出的突出部分。通过使第二导电性环114的上表面比覆盖环113的上表面高，能够使等离子体在物理上容易被等离子体处理空间10s封闭在内。
环组件110的一个或多个环状部件也可以包含第三导电性环115。第三导电性环115是具有导电性的环状部件，能够由铝(Al)等导电性部件形成。第三导电性环115配置在第二导电性环114之下，与接地电位连接。即，第二导电性环114经由第三导电性环115与接地电位连接。
在基片支承部11的周围也可以配置与接地电位连接的导电性挡板116。在该情况下，第二导电性环114也可以经由导电性挡板116与接地电位连接。导电性挡板116可以由铝等导电性部件形成。导电性挡板116构成为具有多个贯通孔，能够将等离子体处理空间10s的气体经由多个贯通孔从气体排出口10e排出。
[环组件的部件消耗]
当在等离子体处理空间10s中进行蚀刻等等离子体处理时，环组件110的部件(第一导电性环112、覆盖环113等)消耗。在未设置第二导电性环114的情况下，因部件的消耗而在基片W的边缘附近发生蚀刻速率等的随时间变化，对处理造成影响。这被认为是由于部件的消耗而部件的静电电容减少，从RF电源31供给的RF信号的去向变化的主要原因之一。
另外，近年来，如高高宽比的等离子体蚀刻处理那样将高功率的RF信号施加到基片支承部11、喷淋头13的处理增加。因此，在等离子体处理中侧壁10a、导电性挡板116等的溅射速率上升，存在部件的消耗变快的倾向。因此，使基片W的上方的等离子体处理空间10s以外的区域中的等离子体密度减少，抑制侧壁10a等部件的消耗这一点变得重要。根据以上内容，在本发明的等离子体处理装置1中，在包围基片W的环组件110的覆盖环113的外周侧面设置有第二导电性环114，第二导电性环114经由第三导电性环115与接地电位连接。
由此，通过使第二导电性环114作为接地部件发挥作用，从而(1)针对由第一导电性环112和覆盖环113的消耗引起的随时间变化，能够采取使蚀刻速率的降低等对处理的影响降低的对策。此外，能够进行(2)等离子体处理腔室10整体的溅射速率的抑制和(3)利用磁场进行的将等离子体在等离子体处理空间10s内的封闭。以下，依次对(1)～(3)进行说明。
[(1)针对随时间变化的对策]
首先，参照图4，对针对(1)部件的消耗的随时间变化的对策进行说明。图4的(a)表示在环组件110没有第二导电性环114的情况下从RF电源31供给的RF信号的去向。图4的(b)表示有第二导电性环114的情况下RF信号的去向。
在没有图4的(a)所示的第二导电性环114时，从RF电源31施加的RF电流流过主体部111、第一导电性环112和覆盖环113的表层，在大致垂直方向上向相对的接地电位的硅接地环15流动。即，在与覆盖环113大致垂直的方向形成RF电流的去向。在该情况下，覆盖环113的上表面在大致水平方向上消耗，在由于覆盖环113的静电电容的变化而RF电流的去向的阻抗发生变化时，容易对与覆盖环113的消耗方向大致垂直的RF电流的去向造成影响。其结果，在基片W的边缘区域，蚀刻速率容易变动。
与此相对，如图4的(b)所示，当有第二导电性环114时，RF电流流过主体部111、第一导电性环112和覆盖环113的表层，经由第二导电性环114从第三导电性环115向接地流动。即，在相对于覆盖环113大致水平的方向上形成RF电流的去向。在该情况下，由于覆盖环113的消耗而引起的随时间变化面为大致水平方向，且为与RF电流的去向相同的方向，因此覆盖环113的消耗难以对RF电流的去向造成影响。其结果，在基片W的边缘区域，蚀刻速率不易发生变动，能够降低因覆盖环113的消耗而引起的处理的影响。
在以上的说明中，对覆盖环113的消耗和RF电流的去向进行了说明，但对于第一导电性环112的消耗也是同样的。即，通过配置本发明的第二导电性环114，能够得到对第一导电性环112和/或覆盖环113的消耗的耐性，能够抑制基片W的边缘处的蚀刻速率的降低。
图5是表示实施方式的第二导电性环114的有无和蚀刻速率的实验结果的图。在本实验中，在不具有第二导电性环114的等离子体处理装置和具有第二导电性环114的本发明的等离子体处理装置1(参照图1)中准备基片W，对基片W上的硅氧化膜(SiO2)进行了蚀刻。在本实验中，对于第二导电性环114存在与否和蚀刻速率的变化，比较覆盖环113为新品时和已消耗时的蚀刻速率。
在图5中，将RF中的生成源RF信号记为“HF”，将偏置RF信号记为“LF”。图5的(a)在HF为2000W、LF为0W的条件下进行了蚀刻。图5的(b)在HF为0W、LF为1000W的条件下进行了蚀刻。图5的(c)在HF为2000W、LF为1000W的条件下进行了蚀刻。在图5的(a)～(c)中，HF和LF施加于主体部111。
各图表的横轴以直径为300mm的基片W的中心为0mm来表示径向的基片W的位置。纵轴表示横轴的基片W的径向的各位置处的标准化后的蚀刻速率的平均值。图表的黑圆(●)以覆盖环未消耗113时(新品时)的蚀刻速率为1进行标准化来表示。图表的白圆(〇)以覆盖环消耗了时的蚀刻速率相对于覆盖环113为新品时的标准化后的蚀刻速率(●)之比例进行表示。
在没有第二导电性环114的情况下，如图5的(a)～图5的(c)所示，与有第二导电性环114的情况相比，观察到蚀刻速率降低。
根据以上的结果，在图5的(a)～图5的(c)中的任一情况下，在有第二导电性环114的情况下，与没有第二导电性环114的情况相比，能够抑制由覆盖环113的消耗引起的蚀刻速率的降低。特别是，在基片W的边缘附近能够抑制蚀刻速率的降低，可知作为覆盖环113的随时间变化的对策有效。
[(2)溅射速率的抑制]
接着，对(2)等离子体处理腔室10整体的溅射速率的抑制进行说明。在没有第二导电性环114的情况下，在覆盖环113的附近没有接地电位。因此，RF电流在主体部111、第一导电性环112和覆盖环113的表层流动，从覆盖环113的侧面在硅接地环15和/或接地电位的侧壁10a流动。由此，在覆盖环113的侧面产生RF电流的去向，在比覆盖环113更靠外周的空间中等离子体密度增加，生成等离子体P。其结果是，等离子体处理腔室10的侧壁10a和导电性挡板116的溅射被促进。
与此相对，在存在第二导电性环114的情况下，在覆盖环113的附近有接地电位。即，第二导电性环114与接地电位的第三导电性环115连接，成为接地电位。因此，RF电流流过主体部111、第一导电性环112和覆盖环113的表层，经由第二导电性环114在第三导电性环115中流动。即，第二导电性环114作为RF电流的屏蔽板发挥作用，在第二导电性环114的侧面不产生RF电流的去向。由此，在比第二导电性环114更靠外周的空间中等离子体密度减少，在侧壁10a侧不生成等离子体。因此，侧壁10a和导电性挡板116的溅射被抑制，侧壁10a和导电性挡板116的消耗减少。像这样，能够在比基片W靠外周处抑制溅射速率。
如上所述，通过第二导电性环114作为RF电流的屏蔽板发挥作用，能够在基片W的上方提高有助于等离子体的生成的RF功率的效率。其结果是，能够在基片W的上方的等离子体处理空间10s中使等离子体密度增加，减少除此以外的空间的等离子体密度。根据以上内容，能够利用第二导电性环114抑制等离子体处理腔室10整体的溅射速率，进而使在等离子体处理空间10s中生成的等离子体的密度比没有第二导电性环114时的等离子体的密度高。
[(3)基于磁场的等离子体的封闭]
下面，对(3)利用磁场进行的等离子体在等离子体处理空间10s内的封闭进行说明。第二导电性环114经由第三导电性环115与接地电位连接。因此，从RF电源31施加的RF电流在第二导电性环114中从上向下流动。从DC电源32施加的DC电流也同样地在第二导电性环114中从上向下流动，经由第三导电性环115流向接地。
此时，当电流自上而下流动时，在与电流方向正交的方向上生成磁场。所生成的磁场与电流量成比例，电流量越多则所生成的磁场越大。所生成的磁场以将等离子体封闭在基片W的上方的等离子体处理空间10s内的方式发挥作用。
当产生磁场时，作用于带电粒子的力为洛伦兹力，由此带电粒子被束缚在等离子体处理空间10s中。
像这样，在第二导电性环114中从上向下流动的电流I形成磁场，由此能够将等离子体封闭在等离子体处理空间10s内。
图6是表示实施方式的第二导电性环114的有无和蚀刻速率的实验结果的图。在本实验中，在不具有第二导电性环114的等离子体处理装置和具有第二导电性环114的本发明的等离子体处理装置1(参照图1)中准备基片W，对基片W上的硅氧化膜(SiO2)进行了蚀刻。在本实验中，对第二导电性环114的有无和蚀刻速率的变化进行了比较。
图表的横轴以直径为300mm的基片W的中心为0mm来表示径向的基片W的位置。纵轴(左)表示横轴的基片W的径向的各位置处的标准化后的蚀刻速率的平均值。图表的白圆(〇)将没有第二导电性环114时的蚀刻速率以基片W的中心(0mm)处的蚀刻速率为1进行标准化来表示。图表的黑圆(●)以有第二导电性环114时的蚀刻速率相对于没有第二导电性环114时的标准化后的蚀刻速率(〇)之比例进行表示。纵轴(右)表示从图表的黑三角(▲)所表示的有第二导电性环11时的蚀刻速率减去没有第二导电性环114时的蚀刻速率而得到的差(％)。
根据本实验的结果，在有第二导电性环114的情况下，与没有第二导电性环114的情况相比，蚀刻速率变高。这表示第二导电性环114作为屏蔽板发挥作用，将等离子体封闭在等离子体处理空间10s内，等离子体处理空间10s内的等离子体密度变高，因而蚀刻速率变高。
特别是在由黑三角表示的(▲)、第二导电性环114的有无和蚀刻速率的差(％)的关系中，越是从基片W的中心(0mm)去往边缘，在有第二导电性环11和没有第二导电性环11的情况下，蚀刻速率之差变大。
即，在有第二导电性环114的情况下，与没有第二导电性环114的情况相比，等离子体被封闭在等离子体处理空间10s内。特别是在有第二导电性环114的情况下，在基片W的边缘侧蚀刻速率显著上升，第二导电性环114作为屏蔽板发挥作用，等离子体的封闭效果变高。
[致动器]
最后，对第二导电性环114能够上下移动的情况进行说明。
第二导电性环114经由第三导电性环115连接至致动器(升降机构)16。致动器16构成为能够使第二导电性环114和第三导电性环115上下(在纵向上)移动。在第二导电性环114下降的状态下，第二导电性环114的上表面与覆盖环113的上表面为大致相同的高度。等离子体中的带电粒子的一部分从等离子体处理空间10s向外周移动。当由于去往外周的带电粒子而等离子体密度在基片支承部11的外周即侧壁10a的附近变高时，如上所述，侧壁10a等的溅射被促进。
因此，构成为能够利用致动器16经由第三导电性环115使第二导电性环114升降。在处理中，使第二导电性环114上升或下降。由此，将去往基片支承部11的外侧的RF电流的去向屏蔽，将去往外周的带电粒子封闭在等离子体处理空间10s内。像这样，能够将等离子体封闭在等离子体处理空间10s内。
利用致动器16进行的第二导电性环114的升降，既可以在等离子体处理装置1中进行蚀刻等基片处理的期间进行，也可以在其前后进行。例如，也可以根据想要生成的等离子体和想要进行的处理，控制利用致动器16进行的第二导电性环114的升降。由此，即使在处理中也能够使等离子体的密度瞬间变化，能够生成与基片处理相应的密度的等离子体。
认为在使第二导电性环114上升至最上位时，若铝的第三导电性环115露出到导电性挡板116的上部，则对等离子体处理空间10s中执行的处理造成影响。因此，对第二导电性环114的垂直方向的长度进行设计，以使得在使第二导电性环114上升至最上位时，第三导电性环115的铝不露出到导电性挡板116的上部。此外，优选对第二导电性环114的至少上侧部分实施具有等离子体耐性的涂层。在本发明中，第二导电性环114的表面利用含氧化钇(Y)材料117实施了耐等离子体涂层。
第二导电性环114也可以与第三导电性环115一体化。在该情况下，称为一体化环114。致动器16与一体化环114连接，使一体化环114上下(在纵向上)移动。一体化环114是第二导电性环的一个例子。
在一个实施方式中，第二导电性环114包括：具有上侧部分和下侧部分的导体；以及耐等离子体涂层，其形成在上述导体的上述上侧部分上。导体的下侧部分与接地电位连接。
如以上所说明的那样，依照本实施方式的等离子体处理装置1，供给第二导电性环114的配置，能够抑制基片W的周围的环组件110的随时间变化的影响。即，通过在覆盖环113的侧壁配置第二导电性环114，能够提高对第一导电性环112和覆盖环113的随时间变化的耐性。
另外，能够抑制基片W的外周的溅射速率，抑制侧壁10a、导电性挡板116的消耗。而且，通过利用磁场进行的等离子体在(等离子体处理空间)内部的封闭，能够提高RF功率效率，使等离子体处理空间10s的等离子体密度增加。
今后，在HARC(High aspect ratio contact：高高宽比接触)工序等中进行RF的高功率化，等离子体处理腔室10本身也更容易被蚀刻。在该环境中，通过本发明的第二导电性环114的配置，能够使等离子体处理装置1为对环组件110等各种部件的随时间变化具有耐性的结构。此外，利用第二导电性环114通过磁场将等离子体封闭在(等离子体处理空间)内，能够增加基片W上的等离子体密度，提高蚀刻等基片处理的效率。而且，由第二导电性环114形成的磁场与电流量成比例，因此通过RF的高功率化，能够进一步提高等离子体的封闭效果。
本发明公开的等离子体处理装置在所有方面均是例示而不应该认为是限制性的。实施方式能够在不脱离所附的权利要求及其主旨的情况下以各种方式进行变形和改良。上述多个实施方式所记载的美容在不矛盾的范围内能够采取其他结构，并且，能够在不矛盾的范围内进行组合。
本发明的等离子体处理装置也能够应用于Atomic Layer Deposition(原子层沉积)(ALD)装置、Capacitively Coupled Plasma(电容耦合等离子体)(CCP)、InductivelyCoupled Plasma(电感耦合等离子体)(ICP)、Radial Line Slot Antenna(径向线隙缝天线)(RLSA)、Electron Cyclotron Resonance Plasma(电子回旋共振等离子体)(ECR)、Helicon Wave Plasma(螺旋波等离子体)(HWP)中任一类型的装置。此外，等离子体处理装置只要是使用等离子体对基片实施处理的装置即可，不限于蚀刻处理，也可以是成膜处理、灰化处理等。
另外，第二导电性环114也可以与导电性挡板116一体化地构成。该情况下的一体化第二导电性环114也是第二导电性环的一个例子。
该情况下的一体化第二导电性环114是导体，例如可以由铝形成。一体化第二导电性环114的上侧部分被实施了具有等离子体耐性的涂层。具有等离子体耐性的涂层可以由含氧化钇(Y)材料的涂层形成。一体化第二导电性环114的下侧部分与接地电位连接。

Claims (16)

1.一种离子体处理装置，其特征在于，包括：
等离子体处理腔室；
构成为能够在所述等离子体处理腔室内生成等离子体的等离子体生成部；
配置在所述等离子体处理腔室内的基片支承部；
以包围所述基片支承部上的基片的方式配置的第一导电性环；
以包围所述第一导电性环的方式配置的绝缘环；和
以包围所述绝缘环的方式配置并与接地电位连接的第二导电性环。
2.如权利要求1所述的等离子体处理装置，其特征在于：
所述第二导电性环配置在所述绝缘环的外周侧壁。
3.如权利要求1或2所述的等离子体处理装置，其特征在于：
所述第二导电性环被配置成所述第二导电性环的上表面与所述绝缘环的上表面为相同的高度。
4.如权利要求1或2所述的等离子体处理装置，其特征在于：
所述第二导电性环被配置成所述第二导电性环的上表面位于比所述绝缘环的上表面高的位置。
5.如权利要求1至4中任一项所述的等离子体处理装置，其特征在于：
所述绝缘环由石英或氧化铝形成。
6.如权利要求1至5中任一项所述的等离子体处理装置，其特征在于：
所述第一导电性环由硅(Si)、碳化硅(SiC)、氧化硅中的任一者形成。
7.如权利要求1至6中任一项所述的等离子体处理装置，其特征在于：
所述第二导电性环由硅(Si)、碳化硅(SiC)、氧化硅中的任一者形成。
8.如权利要求1至7中任一项所述的等离子体处理装置，其特征在于：
所述第二导电性环具有竖长矩形的截面形状。
9.如权利要求1至7中任一项所述的等离子体处理装置，其特征在于：
所述第二导电性环具有所述第二导电性环的上部向内侧突出的L字状的截面形状。
10.如权利要求1至9中任一项所述的等离子体处理装置，其特征在于：
所述等离子体处理装置还包括构成为能够使所述第二导电性环在纵向上移动的致动器。
11.如权利要求1至9中任一项所述的等离子体处理装置，其特征在于：
还包括配置在所述第二导电性环之下并与接地电位连接的第三导电性环，
所述第二导电性环经由所述第三导电性环与接地电位连接。
12.如权利要求11所述的等离子体处理装置，其特征在于：
所述第三导电性环由铝(Al)形成。
13.如权利要求11或12所述的等离子体处理装置，其特征在于：
所述等离子体处理装置还包括构成为能够使所述第二导电性环和所述第三导电性环在纵向上移动的致动器。
14.如权利要求1至9中任一项所述的等离子体处理装置，其特征在于：
还包括配置在所述基片支承部的周围并与接地电位连接的导电性挡板，
所述第二导电性环经由所述导电性挡板与接地电位连接。
15.如权利要求1至6中任一项所述的等离子体处理装置，其特征在于：
所述第二导电性环包括：具有上侧部分和下侧部分的导体；以及耐等离子体涂层，其形成在所述导体的所述上侧部分上，
所述导体的所述下侧部分与接地电位连接。
16.如权利要求15所述的等离子体处理装置，其特征在于：
所述导体由铝(Al)形成，
所述耐等离子体涂层含有氧化钇(Y)。
CN202210223405.6A 2021-03-17 2022-03-07 等离子体处理装置 Pending CN115116815A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-043841 2021-03-17
JP2021043841A JP7544450B2 (ja) 2021-03-17 2021-03-17 プラズマ処理装置

Publications (1)

Publication Number Publication Date
CN115116815A true CN115116815A (zh) 2022-09-27

Family

ID=83284131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210223405.6A Pending CN115116815A (zh) 2021-03-17 2022-03-07 等离子体处理装置

Country Status (5)

Country Link
US (1) US20220301832A1 (zh)
JP (1) JP7544450B2 (zh)
KR (1) KR20220130033A (zh)
CN (1) CN115116815A (zh)
TW (1) TW202301410A (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872281B1 (en) * 2000-09-28 2005-03-29 Lam Research Corporation Chamber configuration for confining a plasma
US20050120960A1 (en) 2002-03-12 2005-06-09 Tokyo Electron Limited Substrate holder for plasma processing
WO2003098402A2 (en) 2002-05-17 2003-11-27 Sarnoff Corporation Method and apparatus for determining optical flow
US7686918B2 (en) * 2002-06-21 2010-03-30 Tokyo Electron Limited Magnetron plasma processing apparatus
KR100744860B1 (ko) * 2003-04-07 2007-08-01 동경 엘렉트론 주식회사 탑재대 구조체 및 이 탑재대 구조체를 갖는 열처리 장치
KR100578129B1 (ko) 2003-09-19 2006-05-10 삼성전자주식회사 플라즈마 식각 장치
JP5759718B2 (ja) * 2010-12-27 2015-08-05 東京エレクトロン株式会社 プラズマ処理装置
US20140179108A1 (en) * 2012-12-21 2014-06-26 Applied Materials, Inc. Wafer Edge Protection and Efficiency Using Inert Gas and Ring
JP2015115421A (ja) * 2013-12-10 2015-06-22 東京エレクトロン株式会社 プラズマ処理装置及びフォーカスリング
US10804081B2 (en) * 2013-12-20 2020-10-13 Lam Research Corporation Edge ring dimensioned to extend lifetime of elastomer seal in a plasma processing chamber
US10854492B2 (en) * 2015-08-18 2020-12-01 Lam Research Corporation Edge ring assembly for improving feature profile tilting at extreme edge of wafer
KR102689380B1 (ko) * 2016-01-26 2024-07-26 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼 에지 링 리프팅 솔루션
JP6626753B2 (ja) * 2016-03-22 2019-12-25 東京エレクトロン株式会社 被加工物の処理装置
JP2018006299A (ja) * 2016-07-08 2018-01-11 東芝メモリ株式会社 プラズマ処理装置用処理対象支持台、プラズマ処理装置及びプラズマ処理方法
US20180323042A1 (en) 2017-05-02 2018-11-08 Applied Materials, Inc. Method to modulate the wafer edge sheath in a plasma processing chamber
JP2019000925A (ja) 2017-06-13 2019-01-10 Ｏｂａｒａ株式会社 マーキング装置及び位置決め用のマークが形成されたワークの製造方法
US10847347B2 (en) 2018-08-23 2020-11-24 Applied Materials, Inc. Edge ring assembly for a substrate support in a plasma processing chamber
JP7105666B2 (ja) 2018-09-26 2022-07-25 東京エレクトロン株式会社 プラズマ処理装置
KR102647177B1 (ko) * 2019-02-11 2024-03-15 삼성전자주식회사 플라즈마 처리 장치

Also Published As

Publication number Publication date
KR20220130033A (ko) 2022-09-26
JP7544450B2 (ja) 2024-09-03
US20220301832A1 (en) 2022-09-22
TW202301410A (zh) 2023-01-01
JP2022143370A (ja) 2022-10-03

Similar Documents

Publication Publication Date Title
KR102430205B1 (ko) 플라즈마 처리 장치
US8440050B2 (en) Plasma processing apparatus and method, and storage medium
US6320320B1 (en) Method and apparatus for producing uniform process rates
US9275836B2 (en) Plasma processing apparatus and plasma processing method
KR100900585B1 (ko) 포커스링 및 플라즈마 처리 장치
CN100517563C (zh) 等离子体处理装置和等离子体处理方法
JP2008135739A (ja) プラズマ放射分布の磁気コントロール増強のためのプラズマ閉じ込めバッフルおよび流量平衡器
JP7364758B2 (ja) プラズマ処理方法
JP2016506592A (ja) 均一なプラズマ密度を有する容量結合プラズマ装置
KR20190052633A (ko) 에칭 방법
CN112655076B (zh) 载置台和基片处理装置
KR102278074B1 (ko) 기판 처리 장치 및 기판 처리 방법
TW202139284A (zh) 蝕刻方法及電漿處理裝置
JP7544450B2 (ja) プラズマ処理装置
CN114758941A (zh) 排气环组件和等离子体处理装置
KR20200115228A (ko) 플라즈마 처리 장치
JP7561647B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP2023004431A (ja) プラズマ処理装置
US20230377851A1 (en) Etching method and plasma processing apparatus
WO2024070580A1 (ja) プラズマ処理装置及び電源システム
WO2024070578A1 (ja) プラズマ処理装置及び電源システム
CN115223838A (zh) 等离子体处理装置用的电极和等离子体处理装置
KR20230046993A (ko) 에칭 방법 및 플라즈마 처리 장치
JP2024035702A (ja) プラズマ処理装置及びプラズマ処理方法
JP2023039828A (ja) プラズマ処理方法及びプラズマ処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination