TW202300669A - 半導體裝置用接合線 - Google Patents

半導體裝置用接合線 Download PDF

Info

Publication number
TW202300669A
TW202300669A TW111111589A TW111111589A TW202300669A TW 202300669 A TW202300669 A TW 202300669A TW 111111589 A TW111111589 A TW 111111589A TW 111111589 A TW111111589 A TW 111111589A TW 202300669 A TW202300669 A TW 202300669A
Authority
TW
Taiwan
Prior art keywords
wire
coating layer
bonding
concentration
atomic
Prior art date
Application number
TW111111589A
Other languages
English (en)
Other versions
TWI809783B (zh
Inventor
小田大造
江藤基稀
山田隆
榛原照男
大石良
Original Assignee
日商日鐵新材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日鐵新材料股份有限公司 filed Critical 日商日鐵新材料股份有限公司
Publication of TW202300669A publication Critical patent/TW202300669A/zh
Application granted granted Critical
Publication of TWI809783B publication Critical patent/TWI809783B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/013—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/02—Making non-ferrous alloys by melting
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/02—Making non-ferrous alloys by melting
    • C22C1/03—Making non-ferrous alloys by melting using master alloys
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/43848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45155—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45164—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45169—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4557—Plural coating layers
    • H01L2224/45572—Two-layer stack coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供一種新穎的Cu接合線，其獲得良好之FAB形狀，並且抑制高溫環境下之電流腐蝕而獲得良好之第2接合部之接合可靠性。該半導體裝置用接合線之特徵在於包含：芯材，其包含Cu或Cu合金；及被覆層，其形成於該芯材之表面，且Pd與Ni之合計濃度為90原子%以上； 藉由歐皆電子能譜法(AES)以深度方向之測定點於被覆層中成為50點以上之方式測得的該導線之深度方向之濃度分佈中， 被覆層之厚度為10 nm以上130 nm以下， 將與被覆層之所有測定點相關的Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni之平均值設為X時，該平均值X為0.2以上35.0以下， 被覆層中與該平均值X之絕對偏差處於0.3X以內的測定點之總數相對於被覆層之測定點之總數為50%以上。

Description

半導體裝置用接合線
本發明係關於一種半導體裝置用接合線。進而關於一種包含該接合線之半導體裝置。
半導體裝置中，藉由接合線將形成於半導體晶片上之電極與引線框架、基板上之電極之間連接。接合線之連接製程係藉由如下過程而完成，即，將導線第1次接合於半導體晶片上之電極，繼而形成迴路，然後將導線部第2次接合於引線框架、基板上之外部電極。第1次接合係利用電弧熱輸入將導線前端加熱熔融，藉由表面張力形成無空氣焊球(FAB：Free Air Ball；以下亦簡稱為「焊球」、「FAB」)之後，將該焊球部壓接接合(以下記為「焊球接合」)於半導體晶片上之電極。又，第2次接合不形成焊球，藉由超音波、施加荷重而將導線部壓接接合(以下記為「楔型接合」)於外部電極上。
至今為止，接合線材料以金(Au)為主流，但是以LSI(Large Scale Integration，大規模積體電路)用途為中心不斷由銅(Cu)來代替(例如，專利文獻1～3)，又，以近年來的電動汽車或油電混合車的普及為背景，在車載用器件用途中，進而在空調、太陽光發電系統等大電力機器之功率器件(功率半導體裝置)用途中，自導熱率、熔斷電流之高低方面而言，期待以高效率且可靠性亦較高之Cu來代替。
Cu相比Au而言，有易被氧化之缺點，作為防止Cu接合線之表面氧化之方法，亦提出了利用Pd等金屬被覆Cu芯材之表面之構造(專利文獻4)。又，亦提出了Pd被覆Cu接合線，此種接合線係藉由利用Pd被覆Cu芯材之表面，進而在Cu芯材中添加Pd、Pt，以此來改善第1接合部之接合可靠性(專利文獻5)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開昭61-48543號公報 [專利文獻2]日本專利特表2018-503743號公報 [專利文獻3]國際公開第2017/221770號 [專利文獻4]日本專利特開2005-167020號公報 [專利文獻5]國際公開第2017/013796號
[發明所欲解決之問題]
車載用器件、功率器件於作動時，相比一般的電子機器而言，存在被暴露於更高溫度下之傾向，故要求所使用之接合線於嚴酷之高溫環境下呈現良好之接合可靠性。
本發明者等人基於車載用器件、功率器件所要求之特性實施評估，結果發現，先前之具有Pd被覆層之Cu接合線中，在導線之連接步驟中，Pd被覆層局部剝離而使得芯材之Cu露出，被覆Pd部與露出Cu部之接觸區域暴露於包含高溫環境下從密封樹脂產生之氧、水蒸氣、硫化合物系釋氣之環境中，從而產生Cu之局部腐蝕，即電流腐蝕，使得第2接合部中之接合可靠性不充分。另一方面，關於不具有Pd被覆層之裸Cu接合線，雖未產生電流腐蝕，但FAB形狀不良，進而，第1接合部之接合性不充分。
本發明提供一種新穎之Cu接合線，其獲得良好之FAB形狀，並且抑制高溫環境下之電流腐蝕而獲得良好之第2接合部之接合可靠性。 [解決問題之技術手段]
本發明者等人針對上述問題進行了銳意研究，結果發現藉由具有下述構成而可解決上述問題，從而完成了本發明。
即，本發明包含以下內容。 [1]一種半導體裝置用接合線，其包含：芯材，其包含Cu或Cu合金；及被覆層，其形成於該芯材之表面，且Pd與Ni之合計濃度為90原子%以上； 藉由歐皆電子能譜法(AES)以深度方向之測定點於被覆層中成為50點以上之方式測得的該導線之深度方向之濃度分佈中， 被覆層之厚度為10 nm以上130 nm以下， 將與被覆層之所有測定點相關的Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni之平均值設為X時，該平均值X為0.2以上35.0以下， 被覆層中與該平均值X之絕對偏差處於0.3X以內的測定點之總數相對於被覆層之測定點之總數為50%以上。 [2]如[1]之接合線，其中被覆層中與平均值X之絕對偏差處於0.2X以內的測定點之總數相對於被覆層之測定點之總數為50%以上。 [3]如[1]或[2]之接合線，其中針對被覆層之所有測定點藉由最小平方法將C Pd或C Ni進行直線近似時，被覆層之深度範圍的該近似直線之最大值與最小值之差為20原子%以下。 [4]如[1]至[3]中任一項之接合線，其中導線之深度方向之濃度分佈係一面從導線之表面藉由Ar濺鍍向深度方向刻蝕，一面在下述＜條件＞下藉由AES測定而獲得。 ＜條件＞以導線之寬度中心成為測定面之寬度中心之方式定位，且測定面之寬度為導線直徑之5%以上15%以下，測定面之長度為測定面之寬度之5倍 [5]如[1]至[4]中任一項之接合線，其中導線之表面含有Au。 [6]如[5]之接合線，其中導線之表面之Au之濃度為10原子%以上90原子%以下。 [7]如[6]之接合線，其中導線之表面之Au之濃度係於下述＜條件＞下藉由AES而測定。 ＜條件＞以導線之寬度之中心成為測定面之寬度之中心的方式進行定位，且測定面之寬度為導線直徑之5%以上15%以下，測定面之長度為測定面之寬度之5倍 [8]如[1]至[7]中任一項之接合線，其中使用導線形成無空氣焊球(FAB：Free Air Ball)時，測定該FAB之與壓接接合方向垂直之剖面之結晶方位所得之結果中，相對於壓接接合方向之角度差為15度以下之＜100＞結晶方位之比率為30%以上。 [9]如[8]之接合線，其中相對於壓接接合方向之角度差為15度以下之＜100＞結晶方位之比率為50%以上。 [10]如[1]至[9]中任一項之接合線，其包含選自由B、P及Mg所組成之群中之1種以上之元素(以下稱為「第1添加元素」)，相對於導線整體而言的第1添加元素之總計濃度為1質量ppm以上100質量ppm以下。 [11]如[1]至[10]中任一項之接合線，其包含選自由Se、Te、As及Sb所組成之群中之1種以上之元素(以下稱為「第2添加元素」)，相對於導線整體而言的第2添加元素之總計濃度為1質量ppm以上100質量ppm以下。 [12]如[1]至[11]中任一項之接合線，其包含選自由Ga、Ge及In所組成之群中之1種以上之元素(以下稱為「第3添加元素」)，相對於導線整體而言的第3添加元素之總計濃度為0.011質量%以上1.5質量%以下。 [13]一種半導體裝置，其包含如[1]至[12]中任一項之接合線。 [發明之效果]
根據本發明，可提供一種新穎之Cu接合線，其獲得良好之FAB形狀，並且抑制高溫環境下之電流腐蝕而獲得良好之第2接合部之接合可靠性。
以下，根據較佳之實施方式對本發明詳細地進行說明。有時會參照附圖來進行說明，但各附圖不過是以能夠理解發明之程度概略表示構成要素之形狀、大小及配置。本發明並不限定於下述實施方式及例示物，可於不脫離本發明之申請專利範圍及其均等範圍的範圍任意變更後加以實施。
[半導體裝置用接合線] 本發明之半導體裝置用接合線(以下亦簡稱為「本發明之導線」、「導線」)之特徵在於，包含： 芯材，其包含Cu或Cu合金；及 被覆層，其形成於該芯材之表面，且Pd與Ni之合計濃度為90原子%以上； 藉由歐皆電子能譜法(AES)以深度方向之測定點於被覆層中成為50點以上之方式測得的該導線之深度方向之濃度分佈中， 該被覆層之厚度為10 nm以上130 nm以下， 將與被覆層之所有測定點相關的Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni之平均值設為X時，該平均值X為0.2以上35.0以下， 被覆層中與該平均值X之絕對偏差處於0.3X以內的測定點之總數相對於被覆層之測定點之總數為50%以上。
如上所述，要求用於車載用器件、功率器件之接合線在嚴酷之高溫環境下呈現良好之接合可靠性。例如，要求用於車載用器件之接合線於超過150℃般的高溫環境下具有接合可靠性。本發明者等人基於車載用器件等所要求之特性實施評估，結果發現，先前之具有Pd被覆層之Cu接合線存在如下情況：於高溫環境下產生電流腐蝕，第2接合部中之接合可靠性不充分。又，關於不具有Pd被覆層之裸Cu接合線，雖未產生電流腐蝕，但FAB形狀不良，進而不及第1接合部之壓接形狀，不足以應對高密度安裝所要求之窄間距連接。
相對於此，本發明之接合線包含：芯材，其包含Cu或Cu合金；及被覆層，其形成於該芯材之表面，且Pd與Ni之合計濃度為90原子%以上；藉由AES以深度方向之測定點於被覆層中成為50點以上之方式測得的該導線之深度方向之濃度分佈中，被覆層之厚度為10 nm以上130 nm以下，將與被覆層之所有測定點相關的Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni之平均值設為X時，該平均值X為0.2以上35.0以下，被覆層中與該平均值X之絕對偏差處於0.3X以內的測定點之總數相對於被覆層之測定點之總數為50%以上，本發明者等人發現，根據此種接合線，可獲得良好之FAB形狀，並且抑制高溫環境下之電流腐蝕而獲得良好之第2接合部之接合可靠性。本發明明顯有助於促進Cu接合線於車載用器件、功率器件中之實用化。
＜包含Cu或Cu合金之芯材＞ 本發明之導線包括包含Cu或Cu合金之芯材(以下亦簡稱為「Cu芯材」)。
Cu芯材只要包含Cu或Cu合金，則無特別限定，可使用構成先前已知作為半導體裝置用接合線之Pd被覆Cu導線的周知之Cu芯材。
本發明中，Cu芯材中之Cu之濃度例如於Cu芯材之中心(軸芯部)可設為97原子%以上、97.5原子%以上、98原子%以上、98.5原子%以上、99原子%以上、99.5原子%以上、99.8原子%以上、99.9原子%以上或99.99原子%以上等。
Cu芯材例如可含有選自下述之第1添加元素、第2添加元素、第3添加元素中之1種以上之摻雜劑。該等摻雜劑之較佳之含量如下文所述。
一實施方式中，Cu芯材包含Cu及不可避免之雜質。另一實施方式中，Cu芯材包含Cu、選自下述之第1添加元素、第2添加元素、第3添加元素中之1種以上之元素、及不可避免之雜質。再者，關於Cu芯材之用語「不可避免之雜質」中，亦包含構成下述之含有Cu以外之導電性金屬之被覆層的元素。
＜被覆層＞ 本發明之導線包含形成於Cu芯材之表面且Pd與Ni之合計濃度為90原子%以上之被覆層(以下亦簡稱為「被覆層」)。
為了獲得良好之FAB形狀，並且抑制高溫環境下之電流腐蝕而獲得良好之第2接合部之接合可靠性，關鍵在於，本發明之導線之被覆層於藉由AES以深度方向之測定點在被覆層中成為50點以上之方式測得的該導線之深度方向之濃度分佈(以下亦簡稱為「導線之深度方向之濃度分佈」)中，全部滿足以下之(1)至(3)之條件。 (1)該被覆層之厚度為10 nm以上130 nm以下 (2)將與被覆層之所有測定點相關的Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni之平均值設為X時，該平均值X為0.2以上35.0以下 (3)被覆層中與該平均值X之絕對偏差處於0.3X以內的測定點之總數相對於被覆層之測定點之總數為50%以上
本發明中，當藉由AES獲得導線之深度方向之濃度分佈時，以該深度方向之測定點於被覆層中成為50點以上的方式進行測定。一般而言，藉由AES進行之深度方向之分析能夠以次奈米級之測定間隔進行分析，因此，本發明在與對象被覆層之厚度之關係中將測定點設為50點以上相對比較容易。假設測定結果為測定點數未達50點之情形時，可降低濺鍍速度或縮短濺鍍時間等，以測定點數成為50點以上之方式再次進行測定。藉此，藉由AES以深度方向之測定點於被覆層中成為50點以上之方式進行測定，可獲得導線之深度方向之濃度分佈。雖亦取決於被覆層之厚度，但更佳為，以與被覆層相關的測定點之總數成為70點(更佳為100點)的方式決定AES之測定點間隔。因此，於較佳之一實施方式中，本發明之導線之被覆層於藉由AES以深度方向之測定點在被覆層中成為50點以上之方式測得的該導線之深度方向之濃度分佈中，完全滿足上述(1)至(3)之條件。
-條件(1)- 條件(1)係關於被覆層之厚度。在與條件(2)、(3)之組合中，藉由包含滿足條件(1)之被覆層，本發明之導線可抑制高溫環境下之電流腐蝕而獲得良好之第2接合部之接合可靠性，並且獲得良好之FAB形狀，進而可獲得良好之第1接合部之壓接形狀。
關於條件(1)，從實現良好之FAB形狀之觀點而言，被覆層之厚度(基於導線之深度方向之濃度分佈的算出方法於下文敍述)為10 nm以上，較佳為12 nm以上、14 nm以上、15 nm以上、16 nm以上、18 nm以上或20 nm以上，更佳為25 nm以上、30 nm以上、40 nm以上或50 nm以上，進而佳為60 nm以上、70 nm以上、80 nm以上或90 nm以上。若被覆層之厚度未達10 nm，則存在如下傾向：FAB形成時產生偏芯而導致FAB形狀變差，並且導致第1接合部之壓接形狀變差。又，從實現良好之FAB形狀之觀點而言，被覆層之厚度之上限為130 nm以下，較佳為125 nm以下、120 nm以下、115 nm以下或110 nm以下。若被覆層之厚度超過130 nm，則存在如下傾向：FAB形成時產生異形或熔融不良而導致FAB形狀變差，並且導致第1接合部之壓接形狀變差。
-條件(2)- 條件(2)係關於與上述被覆層之所有測定點相關的Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni之平均值X。藉由包含除條件(1)、(3)以外還滿足條件(2)之被覆層，本發明之導線可抑制高溫環境下之電流腐蝕而獲得良好之第2接合部之接合可靠性，並且可獲得良好之FAB形狀，進而，可獲得良好之第1接合部之壓接形狀。
關於條件(2)，從實現良好之第2接合部之接合可靠性之觀點而言，平均值X為35.0以下，較佳為34.0以下，更佳為32.0以下、30.0以下、28.0以下、26.0以下、25.0以下、24.0以下、22.0以下或20.0以下。若比C Pd/C Ni超過35.0，則存在如下傾向：無法抑制高溫環境下之電流腐蝕，第2接合部無法獲得充分之高溫接合可靠性。又，從實現良好之第2接合部之接合性之觀點而言，平均值X之下限為0.2以上，較佳為0.4以上、0.5以上、0.6以上、0.8以上、1.0以上或超過1.0，更佳為1.5以上、2.0以上、2.5以上或3.0以上。若平均值X未達0.2，則存在如下傾向：無法獲得充分之第2接合部之接合性(第2接合部之初始接合性)。
-條件(3)- 條件(3)係關於被覆層中與上述平均值X之絕對偏差處於0.3X以內的測定點之總數相對於被覆層之測定點之總數為50%以上。在與條件(1)、(2)之組合中，藉由包含滿足條件(3)之被覆層，本發明之導線可抑制高溫環境下之電流腐蝕而獲得良好之第2接合部之接合可靠性，可獲得良好之FAB形狀，進而，可獲得良好之第1接合部之壓接形狀。
條件(3)與條件(2)一起表示，於被覆層之厚度方向上，被覆層以高濃度包含按特定比率含有Pd與Ni之PdNi合金，並且可抑制Pd/Ni比率之變動。從實現高溫環境下更良好之第2接合部之接合可靠性之觀點、實現更良好之FAB形狀之觀點而言，更佳為，被覆層中與平均值X之絕對偏差處於0.2X以內(更佳為0.18X以內、0.16X以內或0.15X以內)的測定點之總數相對於被覆層之測定點之總數為50%以上。
從實現高溫環境下進而更良好之第2接合部之接合可靠性之觀點、實現進而更良好之FAB形狀之觀點而言，被覆層中與平均值X之絕對偏差處於特定範圍(較佳之範圍如上文所述)的測定點之總數相對於被覆層之測定點之總數較佳為55%以上或60%以上，更佳為65%以上、70%以上或75%以上，進而佳為80%以上。
從可進而享有本發明之效果之觀點而言，導線之深度方向之濃度分佈中，針對被覆層之所有測定點藉由最小平方法將Pd之濃度C Pd(原子%)或Ni之濃度C Ni(原子%)進行直線近似時，被覆層之深度(厚度)範圍中之該近似直線之最大值與最小值之差較佳為20原子%以下，更佳為15原子%以下，進而佳為10原子%以下、8原子%以下、6原子%以下或5原子%以下。其中，在平均值X未達1的情況下，針對被覆層之所有測定點藉由最小平方法將C Ni(原子%)直線近似時，被覆層之深度範圍中之該近似直線之最大值與最小值之差較佳為處於上述範圍，又，在平均值X為1以上的情況下，針對被覆層之所有測定點藉由最小平方法將C Pd(原子%)直線近似時，被覆層之深度範圍中之該近似直線之最大值與最小值之差較佳為處於上述範圍。
條件(1)中之被覆層之厚度、條件(2)、(3)中之平均值X、與該平均值X之絕對偏差、該絕對偏差處於特定範圍之測定點之總數、絕對偏差處於特定範圍之測定點之總數占被覆層之測定點之總數的比率，可藉由一面從導線之表面藉由Ar濺鍍向深度方向(朝向導線中心之方向)刻蝕，一面藉由AES進行組成分析而確認、決定。詳細而言，藉由在1)進行導線表面之組成分析之後，反覆進行2)藉由Ar進行之濺鍍與3)濺鍍後之表面之組成分析，可獲得從導線之表面向深度(中心)方向之各元素之濃度變化(所謂之深度方向之濃度分佈)，基於該濃度分佈進行確認、決定。本發明中，當取得深度方向之濃度分佈時，深度單位進行了SiO 2換算。
在進行1)導線表面之組成分析、3)濺鍍後之表面之組成分析時，測定面之位置及尺寸按以下方式決定。再者，以下，測定面之寬度係指與導線軸垂直之方向(導線之粗度方向)上之測定面之尺寸，測定面之長度係指導線軸之方向(導線之長度方向)上之測定面之尺寸。參照圖1進一步進行說明。圖1係導線1之俯視概略圖，按以下方式圖示，即，導線軸之方向(導線之長度方向)與圖1之垂直方向(上下方向)相對應，又，與導線軸垂直之方向(導線之粗度方向)與圖1之水平方向(左右方向)相對應。圖1中，在與導線1之關係中示出了測定面2，但測定面2之寬度係與導線軸垂直之方向上之測定面之尺寸w a，測定面2之長度係導線軸之方向上之測定面之尺寸l a。
以與導線軸垂直之方向上的導線之寬度之中心成為測定面之寬度之中心的方式進行定位，且以測定面之寬度成為導線直徑之5%以上15%以下的方式決定測定面。測定面之長度設定為測定面之寬度之5倍。圖1中，導線之寬度由符號W表示，導線之寬度之中心由單點鏈線X表示。因此，測定面2係以其寬度之中心與導線之寬度之中心即單點鏈線X一致的方式定位，且以測定面之寬度w a成為導線直徑(與導線之寬度W為相同值)之5%以上15%以下、即0.05W以上0.15W以下的方式決定。又，測定面之長度l a滿足l a＝5w a之關係。藉由按以上方式決定測定面之位置及尺寸，可精度良好地測定適於實現高溫環境下良好之第2接合部之接合可靠性並且實現良好之FAB形狀的條件(1)～(3)是否成立。又，較佳為，針對在導線軸方向上相互隔開1 mm以上之複數處(n≧3)之測定面實施，採用其算術平均值。
上述條件(1)中之被覆層之厚度、條件(2)、(3)中之平均值X、與該平均值X之絕對偏差、該絕對偏差處於特定範圍之測定點之總數、絕對偏差處於特定範圍之測定點之總數占被覆層之測定點之總數的比率，係基於在下述[藉由歐皆電子能譜法(AES)進行之被覆層之厚度分析]欄記載之條件下測得的結果而獲得。
以下，對針對一實施方式之本發明之導線求出的深度方向之濃度分佈的傾向進行說明。存在如下傾向：從導線之表面至固定之深度位置為止，Pd與Ni按固定比率高濃度共存，即，存在Pd與Ni之合計濃度為90原子%以上之區域(被覆層)，將與該被覆層之所有測定點相關的Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni之平均值設為X時，與該平均值X之絕對偏差處於0.3X以內的測定點存在一定數量。若進一步朝向深度方向，則存在Pd與Ni之濃度降低並且Cu之濃度上升之傾向。此種深度方向之濃度分佈中，可著眼於Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)，根據Pd與Ni之合計濃度為90原子%以上之區域之厚度、測定點之總數，求出被覆層之厚度、被覆層之測定點之總數。又，藉由將與該被覆層之所有測定點相關之比C Pd/C Ni進行算術平均而獲得平均值X，針對被覆層之所有測定點確認與該平均值X之絕對偏差，由此可求出與該平均值X之絕對偏差處於0.3X以內的測定點之總數。再者，如下所述，於導線之表面進而含有Au之情形時，深度方向之濃度分佈存在如下傾向：從導線之表面至極淺之位置，Au濃度降低並且Pd與Ni之濃度上升。此情形時，同樣地，可著眼於Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)，根據其合計為90原子%以上之區域之厚度、測定點之總數，求出被覆層之厚度、被覆層之測定點之總數，藉由將與該被覆層之所有測定點有關之比C Pd/C Ni進行算術平均而獲得平均值X，針對被覆層之所有測定點確認與該平均值X之絕對偏差，由此，求出與該平均值X之絕對偏差處於0.3X以內的測定點之總數。
-被覆層相關之其他較佳之條件- 本發明之導線中，更佳為，被覆層除滿足上述條件(1)至(3)之全部以外，還基於導線之深度方向之濃度分佈而滿足以下條件(4)及(5)之一者或兩者。 (4)將與被覆層之所有測定點相關的Pd之濃度C Pd(原子%)之平均值設為X Pd時，被覆層中與該平均值X Pd之絕對偏差處於0.1X Pd以內的測定點之總數相對於被覆層之測定點之總數為50%以上 (5)將與被覆層之所有測定點相關的Ni之濃度C Ni(原子%)之平均值設為X Ni時，被覆層中與該平均值X Ni之絕對偏差處於0.1X Ni以內的測定點之總數相對於被覆層之測定點之總數為50%以上 再者，條件(4)、(5)中，關於被覆層、其厚度、測定點之總數，與上文中條件(1)至(3)之相關說明一致。於包含除滿足條件(1)至(3)以外還滿足條件(4)及(5)之一者或兩者之被覆層的情況下，本發明之導線可獲得高溫環境下特別良好之第2接合部之接合可靠性，並且實現特別良好之FAB形狀。
被覆層例如可含有選自後述之第1添加元素、第2添加元素、第3添加元素中之1種以上之摻雜劑。該等摻雜劑之較佳之含量如下文所述。
本發明之導線之表面亦可進而含有Au。藉由進而含有Au，可進一步改善第2接合部之接合性。
從進一步改善第2接合部之接合性的觀點而言，本發明之導線表面的Au之濃度較佳為10原子%以上，更佳為15原子%以上，進而佳為20原子%以上、22原子%以上、24原子%以上、25原子%以上、26原子%以上、28原子%以上或30原子%以上。從實現良好之FAB形狀的觀點、實現良好之第1接合部之壓接形狀的觀點而言，本發明之導線表面的Au之濃度之上限較佳為90原子%以下，更佳為85原子%以下，進而佳為80原子%以下、78原子%以下、76原子%以下、75原子%以下、74原子%以下、72原子%以下或70原子%以下。因此，於較佳之一實施方式中，本發明之導線表面的Au之濃度為10原子%以上90原子%以下。
本發明中，關於表面之Au之濃度，可將導線表面作為測定面，利用歐皆電子能譜法(AES)進行導線表面之組成分析而求出。此處，在求出表面之Au之濃度時，不考慮碳(C)、硫(S)、氧(O)、氮(N)等氣體成分、非金屬元素等。
導線表面之組成分析可在與取得深度方向之濃度分佈之方法關聯說明的1)導線表面之組成分析相同的條件下實施。即，在利用歐皆電子能譜法(AES)對導線表面進行組成分析時，測定面之位置及尺寸按以下方式決定。
以與導線軸垂直之方向上的導線之寬度之中心成為測定面之寬度之中心的方式進行定位，並且，以測定面之寬度成為導線直徑之5%以上15%以下的方式決定測定面。測定面之長度設定為測定面之寬度之5倍。藉由按以上方式決定測定面之位置及尺寸，可精度良好地測定適於進一步改善第2接合部之接合性的導線表面之Au濃度。又，較佳為針對在導線軸方向上相互隔開1 mm以上之複數處(n≧3)測定面實施，採用其算術平均值。
上述表面之Au之濃度係基於在後述之[利用歐皆電子能譜法(AES)進行之導線表面之組成分析]欄中記載之條件下測得之結果而獲得。
於在導線之表面含有Au之情形時，導線之深度方向之濃度分佈中顯示Au之最大濃度之位置位於較顯示Pd之最大濃度之位置或顯示Ni之最大濃度之位置更靠導線之表面側。
本發明之導線中，Cu芯材與被覆層之邊界係於上述導線之深度方向之濃度分佈中以Pd與Ni之合計濃度為基準而判定。將Pd與Ni之合計濃度為90原子%之位置判定為邊界，將Pd與Ni之合計濃度未達90原子%之區域設為Cu芯材，將Pd與Ni之合計濃度為90原子%以上之區域設為被覆層。本發明中，Cu芯材與被覆層之邊界未必為晶界。可從導線表面朝向導線中心側確認濃度分佈，求出從Pd與Ni之合計濃度最先達到90原子%之深度位置Z1至Pd與Ni之合計濃度降低而最先未達90原子%之深度位置Z2(其中，Z2＞Z1)為止的距離，作為被覆層之厚度。
本發明之導線之特徵在於，包含滿足上述條件(1)至(3)之被覆層，但條件(2)及(3)相關的平均值X、與該平均值X之絕對偏差、該絕對偏差處於特定範圍的測定點之總數、絕對偏差處於特定範圍之測定點之總數占被覆層之測定點之總數的比率，係針對由上述邊界判定法所決定的被覆層，著眼於Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)而決定。
一實施方式中，被覆層包含Pd及Ni；以及不可避免之雜質。另一實施方式中，被覆層包含Pd及Ni；Au、選自後述之第1添加元素、第2添加元素、第3添加元素中之1種以上之元素；以及不可避免之雜質。再者，關於被覆層提及之用語「不可避免之雜質」中亦包含上文所述之構成Cu芯材之元素。
本發明之導線可進而含有選自由B、P及Mg所組成之群中之1種以上之元素(「第1添加元素」)。於本發明之導線含有第1添加元素之情形時，相對於導線整體而言的第1添加元素之總計濃度較佳為1質量ppm以上。藉此，可實現獲得更良好之第1接合部之壓接形狀之接合線。相對於導線整體而言的第1添加元素之總計濃度更佳為2質量ppm以上，進而佳為3質量ppm以上、5質量ppm以上、8質量ppm以上、10質量ppm以上、15質量ppm以上或20質量ppm以上。從抑制導線之硬質化而降低第1接合時之晶片損傷的觀點而言，第1添加元素之總計濃度較佳為100質量ppm以下，更佳為90質量ppm以下、80質量ppm以下、70質量ppm以下、60質量ppm以下或50質量ppm以下。因此，於較佳之一實施方式中，本發明之導線包含第1添加元素，相對於導線整體而言的第1添加元素之總計濃度為1質量ppm以上100質量ppm以下。
於本發明之導線含有第1添加元素之情形時，第1添加元素可包含於Cu芯材及被覆層之任一者中，亦可包含於該等兩者中。於本發明之導線之表面含有Au之情形時，亦可同時含有第1添加元素與該Au。從實現獲得更加良好之第1接合部之壓接形狀之接合線的觀點而言，第1添加元素較佳為包含於Cu芯材中。
本發明之導線可進而含有選自由Se、Te、As及Sb所組成之群中的1種以上之元素(「第2添加元素」)。於本發明之導線含有第2添加元素之情形時，相對於導線整體而言的第2添加元素之總計濃度較佳為1質量ppm以上。藉此，可改善高溫高濕環境下之第1接合部之接合可靠性。相對於導線整體而言的第2添加元素之總計濃度更佳為2質量ppm以上，進而佳為3質量ppm以上、5質量ppm以上、8質量ppm以上、10質量ppm以上、15質量ppm以上或20質量ppm以上。從實現良好之FAB形狀之觀點、實現良好之第1接合部之壓接形狀之觀點而言，第2添加元素之總計濃度較佳為100質量ppm以下，更佳為90質量ppm以下、80質量ppm以下、70質量ppm以下、60質量ppm以下或50質量ppm以下。因此，於較佳之一實施方式中，本發明之導線包含第2添加元素，且相對於導線整體而言的第2添加元素之總計濃度為1質量ppm以上100質量ppm以下。
於本發明之導線含有第2添加元素之情形時，第2添加元素可包含於Cu芯材及被覆層之任一者中，亦可包含於該等兩者中。從實現進而更良好之高溫高濕環境下之第1接合部之接合可靠性之接合線的觀點而言，第2添加元素較佳為包含於被覆層中。於本發明之導線之表面含有Au之情形時，亦可同時含有第2添加元素及該Au。
本發明之導線可進而含有選自由Ga、Ge及In所組成之群中的1種以上之元素(「第3添加元素」)。於本發明之導線含有第3添加元素之情形時，相對於導線整體而言的第3添加元素之總計濃度較佳為0.011質量%以上。藉此，可改善高溫環境下之第1接合部之接合可靠性。相對於導線整體而言的第3添加元素之總計濃度更佳為0.015質量%以上，進而佳為0.02質量%以上、0.025質量%以上、0.03質量%以上、0.031質量%以上、0.035質量%以上、0.04質量%以上、0.05質量%以上、0.07質量%以上、0.09質量%以上、0.1質量%以上、0.12質量%以上、0.14質量%以上、0.15質量%以上或0.2質量%以上。從實現良好之FAB形狀觀點、實現良好之第1接合部之壓接形狀之觀點、實現良好之第2接合部之接合性之觀點而言，第3添加元素之總計濃度較佳為1.5質量%以下，更佳為1.4質量%以下、1.3質量%以下或1.2質量%以下。因此，於較佳之一實施方式中，本發明之導線包含第3添加元素，且相對於導線整體而言的第3添加元素之總計濃度為0.011質量%以上1.5質量%以下。
於本發明之導線含有第3添加元素之情形時，第3添加元素可包含於Cu芯材及被覆層之任一者中，亦可包含於該等兩者中。於本發明之導線之表面含有Au之情形時，亦可同時含有第3添加元素及該Au。
導線中之第1添加元素、第2添加元素、第3添加元素之含量可藉由後述之[元素含量之測定]中記載之方法而測定。
本發明之導線中，Cu、Ni、Au、Pd之總計濃度可設為例如98.5質量%以上、98.6質量%以上、98.7質量%以上或98.8質量%以上等。
-其他較佳條件- 以下，對本發明之導線進一步滿足之較佳條件進行說明。
關於本發明之導線，當使用該導線形成FAB時，測定該FAB之與壓接接合方向垂直之剖面之結晶方位所得的結果中，相對於壓接接合方向之角度差為15度以下之＜100＞結晶方位之比率較佳為30%以上。藉此，可實現特別良好之第1接合部之壓接形狀。
如上文所述，利用接合線進行之連接製程係藉由如下過程而完成，即，將導線第1次接合於半導體晶片上之電極，然後在形成迴路之後，將導線部第2次接合於引線框架或基板上之外部電極。第1次接合係利用電弧熱輸入將導線前端加熱熔融，藉由表面張力形成FAB之後，將該FAB壓接接合(焊球接合)於半導體晶片上之電極。本發明者等人發現，測定FAB之與壓接接合方向垂直之剖面之結晶方位所得的結果中，相對於壓接接合方向之角度差為15度以下之＜100＞結晶方位之比率(以下，亦簡稱為「FAB之剖面中之＜100＞結晶方位之比率」)為30%以上的導線，能夠實現特別良好之第1接合部之壓接形狀。
從實現進而更良好之第1接合部之壓接形狀的觀點而言，FAB之剖面中之＜100＞結晶方位之比率更佳為35%以上，進而佳為40%以上，進而更佳為45%以上，尤佳為50%以上、55%以上或60%之導線為宜。尤其是FAB之剖面中之＜100＞結晶方位之比率為50%以上之導線可實現特別良好之第1接合部之壓接形狀。因此，於較佳之一實施方式中，FAB之剖面中之＜100＞結晶方位之比率為30%以上，更佳為50%以上。FAB之剖面中之＜100＞結晶方位之比率之上限並無特別限定，例如可為100%，亦可為99.5%以下、99%以下、98%以下等。
參照圖2，對FAB之與壓接接合方向垂直之剖面進行說明。圖2中示出了利用電弧熱輸入將導線1之前端加熱熔融，藉由表面張力形成FAB10時的概略圖。將所形成之FAB10壓接接合於半導體晶片上之電極(未圖式)。圖2中，FAB10之壓接接合方向係箭頭Z所示之方向(圖2中之垂直方向(上下方向))，與壓接接合方向Z垂直之剖面係沿著與該方向Z垂直之虛線A-A將FAB切斷而露出之剖面。此處，成為進行剖面成形時之基準之虛線A-A設定於露出剖面之直徑成為最大之位置，即，將FAB之直徑設為D時露出剖面之直徑成為D之位置。剖面成形作業中，亦存在直線A-A偏離目標而導致露出剖面之直徑小於D的情況，但只要露出剖面之直徑為0.9D以上，則該偏離對結晶方位之比率造成之影響較小而可忽略，因而被容許。
FAB之與壓接接合方向垂直之剖面之結晶方位可使用背向散射電子繞射(EBSD：Electron Backscattered Diffraction)法而測定。用於EBSD法之裝置包括掃描型電子顯微鏡及其所配備之檢測器。EBSD法係如下方法：將對試樣照射電子束時產生的反射電子之繞射圖案投影於檢測器上，對其繞射圖案進行解析，從而決定各測定點之結晶方位。由EBSD法取得之資料之解析可使用專用軟體(TSL Solutions股份有限公司製造之OIM analysis等)。藉由將FAB之與壓接接合方向垂直之剖面作為檢查面，利用裝置所附帶之解析軟體，可算出特定之結晶方位之比率。
本發明中，FAB之剖面中之＜100＞結晶方位之比率定義為用百分率來表示相對於測定面積而言之＜100＞結晶方位之面積。在算出該比率時，於測定面內，僅採用能夠以某一可靠度為基準而鑑定出之結晶方位，排除測定面積及＜100＞結晶方位之面積中無法測定結晶方位之部位、或雖可測定但方位解析之可靠度較低之部位等進行計算。當此處排除在外之資料例如超過整體之兩成時，因測定對象受某種污染之可能性較高，因此，應在剖面成形後再次實施。又，本發明中，FAB之剖面中之＜100＞結晶方位之比率設為針對3個以上之FAB測得之比率之各值之算術平均。
關於FAB之剖面中之＜100＞結晶方位之比率為30%以上之導線能夠實現特別良好之第1接合部之壓接形狀的理由，本發明者等人推測如下。
已知金屬於特定之結晶面、結晶方向上滑動(將該面、該方向亦稱為「滑動面」、「滑動方向」)而發生變形。使用本發明之導線形成之FAB主要包含作為芯材之Cu或Cu合金，其結晶構造為面心立方構造。於採取此種結晶構造之情形時，若與壓接接合方向垂直之剖面之結晶方位為＜100＞，則在相對於壓接面呈45度之方向上產生金屬滑動而變形，因此，FAB於相對於壓接面呈45度之方向上，相對於與壓接面平行之平面呈放射狀擴展並變形。推測其結果為，壓接形狀更接近於真圓。
本發明中，FAB之剖面中之＜100＞結晶方位之比率存在如下傾向：藉由調整被覆層之厚度或被覆層中之Pd與Ni之濃度比、芯材之Cu純度，而成為所期望之範圍。例如，關於被覆層之厚度對FAB之剖面中之＜100＞結晶方位之比率造成影響之理由，本發明者等人推測如下。即，認為於熔融階段，被覆層之Pd與Ni朝向FAB中心側適度擴散混合，固溶而含有該適度擴散混合之Pd與Ni之Cu或Cu合金於壓接接合方向配向＜100＞結晶方位。並且，推測當被覆層之厚度處於特定範圍時，熔融時之Pd與Ni會適度擴散混合，易於壓接接合方向配向＜100＞結晶方位，另一方面，若被覆層之厚度過薄，則易成為無配向性之無規則結晶方位，若被覆層之厚度過厚，則易優先配向不同之結晶方位。
本發明之導線之直徑無特別限定，可根據具體目的而適當決定，較佳設為15 μm以上、18 μm以上或20 μm以上等。該直徑之上限無特別限定，可設為例如80 μm以下、70 μm以下或50 μm以下等。
＜導線之製造方法＞ 對本發明之半導體裝置用接合線之製造方法之一例進行說明。
首先，藉由連續鑄造而將高純度(4 N～6 N；99.99～99.9999質量%以上)之原料銅加工成大直徑(直徑約3～6 mm)，獲得鑄錠。
於添加上述之第1添加元素、第2添加元素、第3添加元素等摻雜劑之情形時，作為其添加方法，例如可列舉使其包含於Cu芯材中之方法、使其包含於被覆層中之方法、使其覆著於Cu芯材之表面之方法、及使其覆著於被覆層之表面之方法，亦可將該等方法中之複數個加以組合。採用任一種添加方法，均能發揮本發明之效果。於使摻雜劑包含於Cu芯材中之方法中，只要使用含有所需濃度之摻雜劑之銅合金作為原料來製造Cu芯材即可。於向作為原材料之Cu中添加摻雜劑而獲得該銅合金之情形時，可向Cu中直接添加高純度之摻雜劑成分，亦可利用含有1%左右之摻雜劑成分之母合金。於使摻雜劑包含於被覆層中之方法中，只要在形成被覆層時之Pd、Ni鍍浴等(濕式鍍覆時)、靶材(乾式鍍覆時)中含有摻雜劑即可。於使摻雜劑覆著於Cu芯材之表面之方法或使摻雜劑覆著於被覆層之表面之方法中，只要將Cu芯材之表面或被覆層之表面作為覆著面，實施選自(1)水溶液之塗佈⇒乾燥⇒熱處理、(2)鍍覆法(濕式)、(3)蒸鍍法(乾式)中之1種以上之覆著處理即可。
對大直徑之鑄錠進行鍛造、軋製、拉線，製作直徑約0.7～2.0 mm之包含Cu或Cu合金之導線(以下亦稱為「中間導線」)。
作為於Cu芯材之表面形成被覆層之方法，可利用電解鍍覆、無電解鍍覆、蒸鍍法等，但從工業方面而言，較佳為利用能穩定控制膜厚之電解鍍覆。例如，可於中間導線表面形成被覆層。又，被覆層可於大直徑之鑄錠階段覆著，或者亦可於將中間導線拉伸而進一步細線化後(例如，拉伸至最終之Cu芯材之直徑後)形成於該Cu芯材表面。被覆層例如可藉由在Cu芯材之表面設置按特定比率含有Pd與Ni之PdNi合金層而形成，或者從形成與Cu芯材之密接性優異之被覆層之觀點而言，亦可藉由在對Cu芯材之表面實施導電性金屬之衝擊鍍之後，設置按特定比率含有Pd與Ni之PdNi合金層而形成。又，亦可在形成按特定比率含有Pd與Ni之PdNi合金層之後，進而設置包含Pd及Ni之1種以上之層(例如，Pd層、Ni層、PdNi合金層)。
於形成在表面含有Au之導線之情形時，可藉由利用與上述相同之方法在被覆層之表面設置Au層而形成。
拉線加工可使用能設置複數個經金剛石塗佈之眼模之連續拉線裝置而實施。視需要亦可於拉線加工之中途階段實施熱處理。於形成表面含有Au之導線之情形時，可藉由熱處理使構成元素於導線表面之Au層與下層之PdNi合金層(若設置則為Pd層、Ni層、PdNi合金層)之間相互擴散，以導線表面之Au之濃度成為上述較佳之範圍之方式，在導線之表面形成含Au之區域(例如，包含Au、Pd及Ni之合金區域)。作為其形成方法，有使導線於爐內溫度固定之電爐中以固定速度連續掃掠而促進合金化的方法，此方法因能確實地控制合金之組成及厚度而較佳。再者，亦可代替在被覆層之表面設置Au層之後藉由熱處理而形成含Au之區域的方法，而採用最初便覆著含有Au、Pd、Ni之1種以上之合金區域的方法。
本發明之導線可獲得良好之FAB形狀，並且可抑制高溫環境下之電流腐蝕而獲得良好之第2接合部之接合可靠性。因此，本發明之接合線尤其適用於車載用器件或功率器件用接合線。
[半導體裝置之製造方法] 藉由使用本發明之半導體裝置用接合線，將半導體晶片上之電極與引線框架或電路基板上之電極連接，可製造半導體裝置。
一實施方式中，本發明之半導體裝置之特徵在於：包含電路基板、半導體晶片、及用以使電路基板與半導體晶片導通之接合線，且該接合線係本發明之導線。
本發明之半導體裝置中，電路基板及半導體晶片並無特別限定，可使用能用於構成半導體裝置之公知之電路基板及半導體晶片。或者，亦可代替電路基板而使用引線框架。例如，可如日本專利特開2020-150116號公報中所記載之半導體裝置般，設為包含引線框架、及安裝於該引線框架之半導體晶片之半導體裝置之構成。
作為半導體裝置，可列舉供於電氣製品(例如，電腦、行動電話、數位相機、電視、空調、太陽光發電系統等)及交通工具(例如，機車、汽車、電車、船舶及航空器等)等之各種半導體裝置。 [實施例]
以下，舉出實施例對本發明具體地進行說明。但是，本發明並不限定於以下所示之實施例。
(樣品) 首先，對樣品之製作方法進行說明。作為Cu芯材之原材料之Cu係使用純度為99.99質量%以上(4N)且其餘部分由不可避免之雜質構成者。又，於添加第1添加元素、第2添加元素、第3添加元素之情形時，使用純度為99質量%以上且其餘部分由不可避免之雜質構成者、或在Cu中以高濃度調配有該等添加元素之母合金。
關於芯材之Cu合金，首先將原料裝填於石墨坩堝中，使用高頻爐在N 2氣體、Ar氣體等惰性氛圍中加熱至1090～1500℃而熔解後，藉由連續鑄造而製造出直徑3～6 mm之鑄錠。其次，針對所獲得之鑄錠進行拉拔加工而製作直徑0.7～2.0 mm之中間導線，進而使用眼模連續地進行拉線加工等，由此，使導線之直徑變細至進行被覆之線徑為止。拉線加工中，使用市售之潤滑液，拉線速度設為20～150 m/分鐘。關於被覆層之形成，為了去除導線表面之氧化膜而利用鹽酸或硫酸進行酸洗處理之後，以覆蓋芯材之Cu合金之表面整體之方式形成按特定比率含有Pd與Ni之PdNi合金層。進而，部分導線(實施例No.24～29、36、37、48、49、67、68)係於PdNi合金層之上設置有Au層。PdNi合金層、Au層之形成係使用電解鍍覆法。Pd-Ni鍍覆液、Au鍍覆液係準備市售之鍍覆液，適當製備而加以使用。
其後，進而進行拉線加工等，加工成最終線徑即φ20 μm。視需要於拉線加工之中途，進行1～2次300～700℃、2～15秒之中間熱處理。於進行中間熱處理之情形時，連續掃掠導線，一面流通N 2氣體或Ar氣體一面進行處理。在加工至最終線徑之後，連續地掃掠導線，一面流通N 2或Ar氣體一面進行調質熱處理。調質熱處理之熱處理溫度設為200～600℃，導線之進給速度設為20～200m/分鐘，熱處理時間設為0.2～1.0秒。於被覆層較薄之情形時，將熱處理溫度設定為較低，將導線之進給速度設定為較快，於被覆層較厚之情形時，將熱處理溫度設定為較高，將導線之進給速度設定為較慢。
(試驗、評估方法) 以下，對試驗、評估方法進行說明。
[利用歐皆電子能譜法(AES)進行之導線表面之組成分析] 關於導線之表面含有Au之導線，導線表面之Au之濃度係將導線表面作為測定面，按以下方式利用歐皆電子能譜法(AES)測定而求得。 首先，將供測定之接合線呈直線狀固定於試樣固持器。其次，以與導線軸垂直之方向上的導線之寬度之中心成為測定面之寬度之中心的方式進行定位，並且，以測定面之寬度成為導線直徑之5%以上15%以下的方式決定測定面。測定面之長度設為測定面之寬度之5倍。然後，使用AES裝置(ULVAC-PHI製造之PHI-700)，在加速電壓10 kV之條件下進行導線表面之組成分析，求出表面Au濃度(原子%)。 再者，利用AES進行之組成分析係針對在導線軸方向上相互隔開1 mm以上之3處測定面實施，採用其算術平均值。在求出表面之Au濃度時，不考慮碳(C)、硫(S)、氧(O)、氮(N)等氣體成分、非金屬元素等。
[利用歐皆電子能譜法(AES)進行之被覆層之厚度分析] 被覆層之厚度分析係使用利用AES進行之深度分析。所謂利用AES進行之深度分析，係藉由交替進行組成分析與濺鍍而分析深度方向之組成變化，可獲得從導線表面向深度(中心)方向之各元素之濃度變化(所謂之深度方向之濃度分佈)。 具體而言，藉由AES在1)進行導線表面之組成分析之後，進而反覆進行2)利用Ar進行之濺鍍及3)濺鍍後之表面之組成分析，由此獲得深度方向之濃度分佈。2)之濺鍍係於Ar ＋離子、加速電壓2 kV下進行。又，1)、3)之表面之組成分析中，測定面之尺寸、利用AES進行之組成分析之條件與上述[利用歐皆電子能譜法(AES)進行之導線表面之組成分析]欄中所說明之條件相同。在藉由AES獲得深度方向之濃度分佈時，以深度方向之測定點於被覆層中成為50點以上之方式進行測定。 再者，深度方向之濃度分佈之取得係針對在導線軸方向上相互隔開1 mm以上之3處測定面而實施。
-被覆層之厚度與該被覆層之測定點之總數- 於所取得之深度方向之濃度分佈中，從導線表面向導線中心側確認濃度分佈，算出從Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之合計最先達到90原子%之深度位置Z1至C Pd與C Ni之合計降低而最先未達90原子%之深度位置Z2(其中，Z2＞Z1)為止的距離，作為所測定出的被覆層之厚度。又，求出深度位置Z1至深度位置Z2為止的測定點之總數作為被覆層之測定點之總數。被覆層之厚度採用針對3處測定面取得之數值之算術平均值。又，關於實施例之導線，確認到被覆層之測定點之總數為50點～100點。 再者，由AES分析測定之深度係作為濺鍍速度與時間之積而求出。通常而言，濺鍍速度係使用作為標準試樣之SiO 2而測定，因此，由AES分析出之深度成為SiO 2換算值。即，被覆層之厚度單位使用SiO 2換算值。
-平均值X、與該平均值X之絕對偏差處於特定範圍之測定點之總數- 於所取得的深度方向之濃度分佈中，將與被覆層之所有測定點相關的Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni進行算術平均，求出平均值X。繼而，針對被覆層之所有測定點之比C Pd/C Ni算出與平均值X之絕對偏差，求出與平均值X之絕對偏差處於0.3X以內的測定點之總數、及與平均值X之絕對偏差處於0.2X以內的測定點之總數。平均值X採用針對3處測定面取得的數值之算術平均值。
-C Pd或C Ni之近似直線之斜率(被覆層之深度範圍中之最大值與最小值之差)- 針對被覆層之所有測定點，藉由最小平方法將C Pd(原子%)或C Ni(原子%)直線近似，求出被覆層之深度範圍中之該近似直線之最大值與最小值之差(原子%)。此處，於平均值X未達1之情形時，針對被覆層之所有測定點，藉由最小平方法將C Ni(原子%)直線近似，於平均值X為1以上之情形時，針對被覆層之所有測定點，藉由最小平方法將C Pd(原子%)直線近似。被覆層之深度範圍中之該近似直線之最大值與最小值之差(原子%)採用針對3處測定面取得的數值之算術平均值。
[元素含量之測定] 導線中之第1添加元素、第2添加元素、第3添加元素之含量係使用ICP發射光譜分析裝置、ICP質量分析裝置對利用強酸將接合線溶解所得的液體進行分析，作為導線整體中所含之元素之濃度而檢測出。作為分析裝置，使用ICP-OES(日立高新技術科學股份有限公司製造之「PS3520UVDDII」)或ICP-MS(安捷倫科技股份有限公司製造之「Agilent 7700x ICP-MS」)。
[FAB形狀] FAB形狀之評估係於引線框架上，使用市售之導線接合器製作FAB，利用掃描型電子顯微鏡(SEM)進行觀察(評估數N＝100)。再者，關於FAB，電流值設定為30～75 mA，EFO之間隙設定為762 μm，尾部長度設定為254 μm，一面以流量0.4～0.6L/分鐘流通N 2＋5%H 2氣體一面形成，其直徑相對於導線線徑為1.5～1.9倍之範圍。關於FAB形狀之判定，將真球狀之情形判定為良好，若有偏芯、異形、熔融不良，則判定為不良。並且，按照以下基準進行評估。
評估基準： ◎：5處以下之不良 ○：6～10處不良(實際應用方面無問題) ×：11處以上之不良
[FAB之剖面中之結晶方位之測定] 使用市售之導線接合器，以上述[FAB形狀]欄中所記載之條件形成FAB，將FAB之與壓接接合方向垂直之剖面作為測定面而測定結晶方位。本發明中，所謂FAB之與壓接接合方向垂直之剖面，係指沿著圖2所示之虛線A-A將FAB切斷而露出之剖面，成為基準之虛線A-A設定於露出剖面之直徑成為最大之位置。測定時，使用EBSD法，並利用裝置所附帶之解析軟體，由此按以上順序算出＜100＞結晶方位之比率。對3個FAB進行測定，將所獲得之比率之各值進行算術平均，而作為FAB之剖面中之＜100＞結晶方位之比率。
[第2接合部之接合可靠性] 第2接合部之接合可靠性係藉由高溫放置試驗(HTSL：High Temperature Storage Life Test)而評估。
將使用市售之導線接合器楔型接合於引線框架之引線部分的樣品，利用市售之熱硬化性環氧樹脂進行密封，製作出第2接合部之接合可靠性試驗用樣品。引線框架使用被實施1～3 μm之Ag鍍覆之Fe-42原子%Ni合金引線框架。將製作出的接合可靠性評估用之樣品，使用高溫恆溫機暴露於溫度175℃之環境中。每個500小時實施楔型接合部之拉力試驗，將拉力強度之值成為初始獲得之拉力強度之1/2的時間設為第2接合部之接合壽命。拉力強度之值使用隨機選擇之楔型接合部之50個部位之測定值的算術平均值。高溫放置試驗後之拉力試驗係於藉由酸處理去除樹脂而使楔型接合部露出之後進行。然後，按照以下基準進行評估。
評估基準： ◎◎：接合壽命3000小時以上 ◎：接合壽命2000小時以上且未達3000小時 ○：接合壽命1000小時以上且未達2000小時 ×：接合壽命未達1000小時
[第2接合部之接合性] 第2接合部之接合性係藉由第2接合窗口試驗而評估。第2接合窗口試驗係如下試驗：於橫軸上，自30 mA至80 mA以10 mA為單位按6個階段設置第2接合時之超音波電流，於縱軸上，自20 gf至70 gf以10 gf為單位按6個階段設置第2接合時之荷重，針對共36個第2接合條件求出可接合之條件數量。
[表1]
(表1)
   超音波電流(mA)
30 40 50 60 70 80
荷重(gf) 20                  
30                  
40                  
50                  
60                  
70                  
本試驗係針對實施例及比較例之各導線，使用市售之導線接合器，於各條件下分別將200根導線逐個接合於引線框架之引線部分。引線框架使用經Ag鍍覆之引線框架，於載台溫度設為200℃，以0.5 L/分鐘流通N 2＋5%H 2氣體之條件下進行接合。然後，求出無未接合、接合器停止之問題而可連續接合之條件數量，並按以下基準進行評估。
評估基準： ◎：33個條件以上 ○：30～32個條件 △：26～29個條件 ×：25個條件以下
[第1接合部之接合可靠性] 第1接合部之接合可靠性係藉由高溫放置試驗(HTSL：High Temperature Storage Life Test)及高溫高濕試驗(HAST：Highly Accelerated Temperature and Humidity Stress Test)之兩者而評估。
-HTSL- 在普通金屬框架上之矽基板上成膜厚度1.5 μm之Al-1.0質量%Si-0.5質量%Cu之合金而形成電極，將使用市售之導線接合器焊球接合於該電極之樣品，利用市售之熱硬化性環氧樹脂進行密封，製作出第1接合部之接合可靠性試驗用樣品。焊球係於上述[FAB形狀]欄中所記載之條件下形成。將製作出的接合可靠性評估用之樣品，使用高溫恆溫機暴露於溫度175℃之環境中。每隔500小時實施焊球接合部之剪切試驗，將剪切強度之值成為初始獲得之剪切強度之1/2的時間設為第1接合部之接合壽命。剪切強度之值使用隨機選擇之焊球接合部之50個部位之測定值的算術平均值。高溫放置試驗後之剪切試驗係於藉由酸處理去除樹脂而使焊球接合部露出後進行。然後，按照以下基準進行評估。
評估基準： ◎：接合壽命2000小時以上 ○：接合壽命1000小時以上且未達2000小時 ×：接合壽命未達1000小時
-HAST- 將以與上述相同之程序製作出的第1接合部之接合可靠性評估用樣品，使用不飽和型壓力鍋試驗機暴露於溫度130℃、相對濕度85%之高溫高濕環境中，施加7 V之偏壓。每隔48小時實施焊球接合部之剪切試驗，將剪切強度之值成為初期獲得之剪切強度之1/2的時間設為第1接合部之接合壽命。剪切強度之值使用隨機選擇之焊球接合部之50個部位之測定值的算術平均值。剪切試驗係於藉由酸處理去除樹脂而使焊球接合部露出之後進行。然後，按照以下基準進行評估。
評估基準： ◎：接合壽命384小時以上 ○：接合壽命240小時以上且未達384小時 ×：接合壽命未達240小時
[壓接形狀] 關於第1接合部之壓接形狀(焊球之擠壓形狀)之評估，使用市售之導線接合器，在上述[FAB形狀]欄中所記載之條件下形成焊球，將該焊球壓接接合於在Si基板上成膜厚度1.5 μm之Al-1.0質量%Si-0.5質量%Cu之合金而形成之電極，利用光學顯微鏡從正上方進行觀察(評估數N＝100)。關於焊球之擠壓形狀之判定，擠壓形狀接近真圓時判定為良好，若為橢圓形或花瓣狀之形狀則判定為不良。然後，按照以下基準進行評估。
評估基準： ◎：無不良 ○：1～3個不良部位(實際應用方面無問題) △：4～5個不良部位(實際應用方面無問題) ×：6個以上不良部位
[晶片損傷] 晶片損傷之評估係藉由如下操作而進行，即，使用市售之導線接合器，在上述[FAB形狀]欄中所記載之條件下形成焊球，將該焊球壓接接合於在Si基板上成膜厚度1.5 μm之Al-1.0質量%Si-0.5質量%Cu之合金而形成之電極後，利用藥液將導線及電極溶解而使Si基板露出，利用光學顯微鏡觀察接合部正下方之Si基板(評估數N＝50)。然後，按照以下基準進行評估。
評估基準： ○：無裂縫及接合痕跡 △：存在無裂縫但可確認到接合痕跡的部位(3處以下) ×：除此以外的情況
將實施例及比較例之評估結果示於表2～5。
[表2]
(表2)      
   No. 線徑 被覆層之厚度 平均值X *1 絕對偏差0.3X以內之測定點 *2 絕對偏差0.2X以內之測定點 *3 C Pd或C Ni之近似直線之最大值與最小值之差 表面之Au濃度 第1添加元素(B,P,Mg) 第2添加元素(Se,Te,As,Sb) 第3添加元素(Ga,Ge,In)    FAB 形狀 第2接合部之接合可靠性 第2接合部之初始接合性 第1接合部之接合可靠性 壓接形狀 晶片損傷
um nm % % 原子% 原子% 質量ppm 質量ppm 質量% HAST HTSL
實施例 1 20 10 34.7 78 55 16             ◎ ◎ 〇 〇 〇 〇 〇
2 20 15 19.0 50 47 10             〇 〇 〇 〇 〇 〇 〇
3 20 20 9.0 82 74 17             ◎ ◎ 〇 〇 〇 〇 〇
4 20 34 5.7 61 51 6             ◎ ◎ 〇 〇 〇 〇 〇
5 20 46 4.9 75 70 9             ◎ ◎ 〇 〇 〇 〇 〇
6 20 53 2.6 59 54 15             〇 ◎ 〇 〇 〇 〇 〇
7 20 68 1.9 84 83 16             ◎ ◎ 〇 〇 〇 〇 〇
8 20 96 1.2 97 94 8             ◎ ◎◎ 〇 〇 〇 〇 〇
9 20 112 0-7 72 70 1             ◎ ◎ 〇 〇 〇 〇 〇
10 20 130 0.5 73 68 3             ◎ ◎ 〇 〇 〇 〇 〇
11 20 68 0-4 90 88 5             ◎ ◎◎ 〇 〇 〇 〇 〇
12 20 70 0.3 99 96 9             ◎ ◎ 〇 〇 〇 〇 〇
13 20 76 0-2 81 77 12             ◎ ◎ 〇 〇 〇 〇 〇
14 20 78 0-2 75 72 7             ◎ ◎ 〇 〇 〇 〇 〇
15 20 81 35.0 56 53 21             〇 〇 〇 〇 〇 〇 〇
16 20 84 6.5 61 61 6             ◎ ◎ 〇 〇 〇 〇 〇
17 20 90 1.4 95 95 14             ◎ ◎◎ 〇 〇 〇 〇 〇
18 20 102 1.0 87 87 20             ◎ ◎ 〇 〇 〇 〇 〇
19 20 110 0.6 100 95 15             ◎ ◎ 〇 〇 〇 〇 〇
20 20 116 0.3 81 76 12             ◎ ◎ 〇 〇 〇 〇 〇
21 20 122 0.3 85 81 11             ◎ ◎ 〇 〇 〇 〇 〇
22 20 126 0-2 78 78 10             ◎ ◎ 〇 〇 〇 〇 〇
23 20 130 0-2 88 86 8             ◎ ◎◎ 〇 〇 〇 〇 〇
24 20 12 0-4 98 98 16 10          ◎ ◎ ◎ 〇 〇 〇 〇
25 20 54 0.4 66 66 14 38          ◎ ◎ ◎ 〇 〇 〇 〇
26 20 57 1.3 55 54 11 52          〇 ◎ ◎ 〇 〇 〇 〇
27 20 61 0.6 98 94 5 62          ◎ ◎◎ ◎ 〇 〇 〇 〇
28 20 68 5.0 93 92 1 88          ◎ ◎◎ ◎ 〇 〇 〇 〇
29 20 130 21.5 58 55 19 90          ◎ ◎ ◎ 〇 〇 〇 〇
30 20 62 0.9 100 100 15    B:1       ◎ ◎ 〇 〇 〇 ◎ 〇
31 20 105 1.0 63 63 2    P:60       ◎ ◎ 〇 〇 〇 ◎ 〇
32 20 54 5.7 95 93 5    Mg:100       ◎ ◎◎ 〇 〇 〇 ◎ 〇
33 20 47 0-4 54 51 8    B:5,P:15       〇 〇 〇 〇 〇 ◎ 〇
34 20 62 1.9 73 73 11    B:30,Mg:25       ◎ ◎ 〇 〇 〇 ◎ 〇
35 20 15 15.7 90 84 7    P:40,Mg:40       ◎ ◎◎ 〇 〇 〇 ◎ 〇
36 20 114 0.5 50 45 20 80 P:50       〇 〇 ◎ 〇 〇 ◎ 〇
37 20 118 1.6 63 60 14 90 Mg:75       ◎ ◎ ◎ 〇 〇 ◎ 〇
*1 與被覆層之所有測定點相關的Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni之平均值X *2 被覆層中與平均值X之絕對偏差處於0.3X以內的測定點之總數相對於被覆層之測定點之總數的比率(%) *3 被覆層中與平均值X之絕對偏差處於0.2X以內的測定點之總數相對於被覆層之測定點之總數的比率(%)
[表3]
(表3)      
   No. 線徑 被覆層之厚度 平均值X *1 絕對偏差0.3X以內之測定點 *2 絕對偏差0.2X以內之測定點 *3 C Pd或C Ni之近似直線之最大值與最小值之差 表面之Au濃度 第1添加元素 (B,P,Mg) 第2添加元素 (Se,Te,As,Sb) 第3添加元素 (Ga,Ge,In)    FAB 形狀 第2接合部之接合可靠性 第2接合部初始接合性 第1接合部之接合可靠性 壓接形狀 晶片損傷
um nm % % 原子% 原子% 質量ppm 質量ppm 質量% HAST HTSL
實施例 38 20 116 0.3 71 66 9       As:1    ◎ ◎ 〇 ◎ 〇 〇 〇
39 20 39 0.7 58 57 15       Se:50    〇 〇 〇 ◎ 〇 〇 〇
40 20 47 2.3 51 47 22       Sb:100    〇 〇 〇 ◎ 〇 〇 〇
41 20 72 1.2 56 55 20       Te:8    〇 ◎ 〇 ◎ 〇 〇 〇
42 20 80 4.6 53 51 19       As:23,Sb:24    ◎ ◎ 〇 ◎ 〇 〇 〇
43 20 14 0.6 79 77 14       Se:20,Te:25    〇 ◎ 〇 ◎ 〇 〇 〇
44 20 106 1.9 81 76 19       As:34,Se:30    ◎ ◎ 〇 ◎ 〇 〇 〇
45 20 116 0.9 78 75 9       Sb:40,Te:46    ◎ ◎ 〇 ◎ 〇 〇 〇
46 20 39 0.2 56 54 2    B:5 Se:25    〇 ◎ 〇 ◎ 〇 ◎ 〇
47 20 46 0.9 58 55 8    P:55 Te:12    〇 〇 〇 ◎ 〇 ◎ 〇
48 20 28 2.5 88 56 19 45 Mg:35 As：30    ◎ ◎ ◎ ◎ 〇 ◎ 〇
49 20 15 0.2 88 86 15 65 P:60 Te:20    ◎ ◎ ◎ ◎ 〇 ◎ 〇
50 20 61 0.8 85 82 13          Ga:0.011 ◎ ◎ 〇 〇 ◎ 〇 〇
51 20 128 1.1 57 54 3          Ga:0.6 ◎ ◎ 〇 〇 ◎ 〇 〇
52 20 66 10.9 64 64 18          Ga:1.5 ◎ ◎ 〇 〇 ◎ 〇 〇
53 20 126 7.6 55 50 1          Ge:0.011 ◎ ◎ 〇 〇 ◎ 〇 〇
54 20 104 2.5 57 53 3          Ge:1.6 ◎ ◎ 〇 〇 ◎ 〇 〇
55 20 17 6.9 74 73 9          Ga:0.5,Ge:0.5 ◎ ◎ 〇 〇 ◎ 〇 〇
56 20 40 0.6 58 54 1          In:0.011 〇 ◎ 〇 〇 ◎ 〇 〇
57 20 26 0.2 91 86 7          In:0.5 ◎ ◎ 〇 〇 ◎ 〇 〇
58 20 122 6.9 94 90 16    B:25    Ga:0.1 ◎ ◎◎ 〇 〇 ◎ ◎ 〇
59 20 89 2.9 82 79 14    Mg：80    Ge:0.1 ◎ ◎ 〇 〇 ◎ ◎ 〇
60 20 95 0.2 72 71 10    P:55    In:0.1 ◎ ◎ 〇 〇 ◎ ◎ 〇
61 20 50 0.8 86 84 17       Sb:30 Ga:0.1 ◎ ◎ 〇 ◎ ◎ 〇 〇
62 20 72 0.4 67 64 12       As:40 Ge:0.1 〇 ◎ 〇 ◎ ◎ 〇 〇
63 20 43 1.4 90 86 17       Te:15 In:0.1 ◎ ◎ 〇 ◎ ◎ 〇 〇
64 20 16 1.4 69 69 9    P:63 Te:18 In:0.2 ◎ ◎ 〇 ◎ ◎ ◎ 〇
65 20 78 1.1 59 59 19    Mg:55 As:25 Ga:0.2 〇 ◎ 〇 ◎ ◎ ◎ 〇
66 20 100 1.0 71 71 1    B:95 Se:50 Ge:0.2 ◎ ◎ 〇 ◎ ◎ ◎ 〇
67 20 48 0.3 78 78 14 25 Ms:34 As:78 Ga:0.18 〇 ◎ ◎ ◎ ◎ ◎ 〇
68 20 101 1.9 57 56 16 73 P:46 Te:13 In:0.18 ◎ ◎ ◎ ◎ ◎ ◎ 〇
*1 與被覆層之所有測定點相關的Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni之平均值X *2 被覆層中與平均值X之絕對偏差處於0.3X以內的測定點之總數相對於被覆層之測定點之總數的比率(%) *3 被覆層中與平均值X之絕對偏差處於0.2X以內的測定點之總數相對於被覆層之測定點之總數的比率(%)
[表4]
(表4)
   No. 線徑 被覆層之厚度 平均值X *1 絕對偏差0.3X以內之測定點 *2 絕對偏差0.2X以內之測定點 *3 C Pd或C Ni之近似直線之最大值與最小值之差 表面之Au濃度 第1添加元素 (B,P,Mg) 第2添加元素 (Se,Te,As,Sb) 第3添加元素 (Ga,Ge,In)    FAB 形狀 第2接合部之接合可靠性 第2接合部之初始接合性 第1接合部之接合可靠性 壓接形狀 晶片損傷
um nm % % 原子% 原子% 質量ppm 質量ppm 質量% HAST HTSL
比較例 1 20 9 0.2 57 16 8             × × 〇 〇 〇 × 〇
2 20 131 0.9 77 75 11             × × 〇 〇 〇 × 〇
3 20 25 0.1 55 41 18             × × × 〇 〇 × 〇
4 20 65 38.2 75 71 9             × × 〇 〇 〇 × 〇
5 20 121 96.0 94 68 2             × × 〇 〇 〇 × 〇
6 20 100 2.5 49 20 6             × × 〇 〇 〇 × 〇
*1 與被覆層之所有測定點相關的Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni之平均值X *2 被覆層中與平均值X之絕對偏差處於0.3X以內的測定點之總數相對於被覆層之測定點之總數的比率(%) *3 被覆層中與平均值X之絕對偏差處於0.2X以內的測定點之總數相對於被覆層之測定點之總數的比率(%)
[表5]
(表5)      
   No. 線徑 被覆層之厚度 平均值X *1 絕對偏差0.3X以內之測定點 *2 絕對偏差0.2X以內之測定點 *3 C Pd或C Ni之近似直線之最大值與最小值之差 表面之Au濃度 第1添加元素 (B,P,Mg) 第2添加元素 (Se,Te,As,Sb) 第3添加元素 (Ga,Ge,In) FAB剖面 ＜100＞結晶方位 調質熱處理溫度 壓接形狀 FAB 形狀
um nm % % 原子% 原子% 質量ppm 質量ppm 質量% % ℃      
實施例 69 20 12 0.4 82 79 17             45 360 〇 ◎
70 20 18 0.3 69 69 10             60 410 ◎ ◎
71 20 27 0.3 58 53 26             28 510 △ 〇
72 20 38 0.2 56 52 12             67 440 ◎ 〇
73 20 39 0.2 76 75 5             33 350 〇 ◎
74 20 42 34.2 65 61 7             40 390 〇 ◎
75 20 46 6.3 88 85 5             55 430 ◎ ◎
76 20 48 1.8 82 77 18             70 470 ◎ ◎
77 20 52 1.2 67 64 14             46 380 〇 ◎
78 20 53 0.7 65 61 8             38 390 〇 〇
*1 與被覆層之所有測定點相關的Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni之平均值X *2 被覆層中與平均值X之絕對偏差處於0.3X以內的測定點之總數相對於被覆層之測定點之總數的比率(%) *3 被覆層中與平均值X之絕對偏差處於0.2X以內的測定點之總數相對於被覆層之測定點之總數的比率(%)
可確認：實施例No.1～68之導線均具備完全滿足本案特定之條件(1)～(3)之被覆層，並且獲得良好之FAB形狀，同時獲得良好之第2接合部之接合可靠性。尤其可確認：被覆層中與平均值X之絕對偏差處於0.2X以內的測定點之總數相對於被覆層之測定點之總數為50%以上的實施例No.1、3～35、37～39、41～68之導線，易實現特別良好之第2接合部之接合可靠性。再者，可確認：實施例No.8、11、17、23、27、28、32、35、58之導線實現了特別優異之第2接合部之接合可靠，但至少該等實施例之導線中，將與被覆層之所有測定點相關的C Pd(原子%)之平均值設為X Pd時，被覆層中與該平均值X Pd之絕對偏差處於0.1X Pd以內的測定點之總數相對於被覆層之測定點之總數為50%以上，又，將與被覆層之所有測定點相關的C Ni(原子%)之平均值設為X Ni時，被覆層中與該平均值X Ni之絕對偏差處於0.1X Ni以內的測定點之總數相對於被覆層之測定點之總數為50%以上。 又，可確認：表面含有Au之實施例No.24～29、36、37、48、49、67、68之導線的第2接合部之初期接合性特別優異。 進而可確認：總計含有1質量ppm以上之第1添加元素之實施例No.30～37、46～49、58～60、64～68之導線可獲得特別良好之第1接合部之壓接形狀。總計含有1質量ppm以上之第2添加元素之實施例No.38～49、61～68之導線可獲得特別良好之高溫高濕環境下之第1接合部之接合可靠性。可確認：總計含有0.011質量%以上之第3添加元素之實施例No.50～68之導線可獲得特別良好之高溫環境下之第1接合部之接合可靠性。 另一方面，可確認：比較例No.1～6之導線具備不滿足本案特定之條件(1)～(3)之至少一者之被覆層，FAB形狀、第2接合部之接合可靠性之任一者不良。
可確認：使用導線形成FAB時，測定該FAB之與壓接接合方向垂直之剖面之結晶方位所得的結果中，若相對於壓接接合方向之角度差為15度以下之＜100＞結晶方位之比率為30%以上，則可實現良好之第1接合部之壓接形狀(實施例No.69、70、72～78)。尤其當該＜100＞結晶方位之比率為50%以上時，可實現特別優異之第1接合部之壓接形狀(實施例No.70、72、75、76)。
1:接合線(導線) 2:測定面 10:FAB l a:測定面之長度 W:導線之寬度(導線直徑) w a:測定面之寬度 X:導線之寬度之中心 Z:FAB之壓接接合方向
圖1係用以說明利用AES(Auger electron spectroscopy，俄歇電子能譜分析)進行組成分析時之測定面之位置及尺寸的概略圖。 圖2係用以說明FAB之與壓接接合方向垂直之剖面之概略圖。

Claims (13)

  1. 一種半導體裝置用接合線，其包含：芯材，其包含Cu或Cu合金；及被覆層，其形成於該芯材之表面，且Pd與Ni之合計濃度為90原子%以上； 藉由歐皆電子能譜法(AES)以深度方向之測定點於被覆層中成為50點以上之方式測得的該導線之深度方向之濃度分佈中， 被覆層之厚度為10 nm以上130 nm以下， 將與被覆層之所有測定點相關的Pd之濃度C Pd(原子%)與Ni之濃度C Ni(原子%)之比C Pd/C Ni之平均值設為X時，該平均值X為0.2以上35.0以下， 被覆層中與該平均值X之絕對偏差處於0.3X以內的測定點之總數相對於被覆層之測定點之總數為50%以上。
  2. 如請求項1之接合線，其中被覆層中與平均值X之絕對偏差處於0.2X以內的測定點之總數相對於被覆層之測定點之總數為50%以上。
  3. 如請求項1或2之接合線，其中針對被覆層之所有測定點藉由最小平方法將C Pd或C Ni直線近似時，被覆層之深度範圍的該近似直線之最大值與最小值之差為20原子%以下。
  4. 如請求項1至3中任一項之接合線，其中導線之深度方向之濃度分佈係一面從導線之表面藉由Ar濺鍍向深度方向刻蝕，一面在下述＜條件＞下藉由AES測定而獲得； ＜條件＞以導線之寬度之中心成為測定面之寬度之中心的方式進行定位，且測定面之寬度為導線直徑之5%以上15%以下，測定面之長度為測定面之寬度之5倍。
  5. 如請求項1至4中任一項之接合線，其中導線之表面含有Au。
  6. 如請求項5之接合線，其中導線之表面之Au之濃度為10原子%以上90原子%以下。
  7. 如請求項6之接合線，其中導線之表面之Au之濃度係於下述＜條件＞下藉由AES而測定； ＜條件＞以導線之寬度之中心成為測定面之寬度之中心的方式進行定位，且測定面之寬度為導線直徑之5%以上15%以下，測定面之長度為測定面之寬度之5倍。
  8. 如請求項1至7中任一項之接合線，其中使用導線形成無空氣焊球(FAB：Free Air Ball)時，測定該FAB之與壓接接合方向垂直之剖面之結晶方位所得的結果中，相對於壓接接合方向之角度差為15度以下之＜100＞結晶方位之比率為30%以上。
  9. 如請求項8之接合線，其中相對於壓接接合方向之角度差為15度以下之＜100＞結晶方位之比率為50%以上。
  10. 如請求項1至9中任一項之接合線，其包含選自由B、P及Mg所組成之群中的1種以上之元素(以下稱為「第1添加元素」)，且相對於導線整體而言的第1添加元素之總計濃度為1質量ppm以上100質量ppm以下。
  11. 如請求項1至10中任一項之接合線，其包含選自由Se、Te、As及Sb所組成之群中的1種以上之元素(以下稱為「第2添加元素」)，且相對於導線整體而言的第2添加元素之總計濃度為1質量ppm以上100質量ppm以下。
  12. 如請求項1至11中任一項之接合線，其包含選自由Ga、Ge及In所組成之群中的1種以上之元素(以下稱為「第3添加元素」)，且相對於導線整體而言的第3添加元素之總計濃度為0.011質量%以上1.5質量%以下。
  13. 一種半導體裝置，其包含如請求項1至12中任一項之接合線。
TW111111589A 2021-06-25 2022-03-28 半導體裝置用接合線 TWI809783B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-105514 2021-06-25
JP2021105514 2021-06-25

Publications (2)

Publication Number Publication Date
TW202300669A true TW202300669A (zh) 2023-01-01
TWI809783B TWI809783B (zh) 2023-07-21

Family

ID=84329895

Family Applications (4)

Application Number Title Priority Date Filing Date
TW112128647A TW202400815A (zh) 2021-06-25 2022-03-28 半導體裝置用接合線
TW111111589A TWI809783B (zh) 2021-06-25 2022-03-28 半導體裝置用接合線
TW112104591A TW202326881A (zh) 2021-06-25 2022-03-28 半導體裝置用接合線
TW111111588A TWI792962B (zh) 2021-06-25 2022-03-28 半導體裝置用接合線

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112128647A TW202400815A (zh) 2021-06-25 2022-03-28 半導體裝置用接合線

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW112104591A TW202326881A (zh) 2021-06-25 2022-03-28 半導體裝置用接合線
TW111111588A TWI792962B (zh) 2021-06-25 2022-03-28 半導體裝置用接合線

Country Status (2)

Country Link
TW (4) TW202400815A (zh)
WO (2) WO2022270050A1 (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6148534A (ja) 1984-08-15 1986-03-10 Toshiba Corp 線材加熱炉
JP2005167020A (ja) 2003-12-03 2005-06-23 Sumitomo Electric Ind Ltd ボンディングワイヤーおよびそれを使用した集積回路デバイス
JP4672373B2 (ja) * 2005-01-05 2011-04-20 新日鉄マテリアルズ株式会社 半導体装置用ボンディングワイヤ
JP5616739B2 (ja) * 2010-10-01 2014-10-29 新日鉄住金マテリアルズ株式会社 複層銅ボンディングワイヤの接合構造
SG2013016399A (en) * 2013-03-05 2014-10-30 Heraeus Materials Singapore Pte Ltd Coated copper wire for bonding applications
JP5420783B1 (ja) * 2013-04-05 2014-02-19 田中電子工業株式会社 高速信号線用ボンディングワイヤ
JP6254841B2 (ja) * 2013-12-17 2017-12-27 新日鉄住金マテリアルズ株式会社 半導体装置用ボンディングワイヤ
EP3136427B1 (en) * 2014-04-21 2023-12-06 NIPPON STEEL Chemical & Material Co., Ltd. Bonding wire for semiconductor device
SG10201408586XA (en) 2014-12-22 2016-07-28 Heraeus Materials Singapore Pte Ltd Corrosion and moisture resistant bonding wire
KR20180008245A (ko) * 2015-06-15 2018-01-24 닛데쓰스미킹 마이크로 메탈 가부시키가이샤 반도체 장치용 본딩 와이어
CN107004610B (zh) 2015-07-23 2020-07-17 日铁新材料股份有限公司 半导体装置用接合线
JP6047214B1 (ja) * 2015-11-02 2016-12-21 田中電子工業株式会社 ボールボンディング用貴金属被覆銅ワイヤ
WO2017221434A1 (ja) 2016-06-20 2017-12-28 日鉄住金マイクロメタル株式会社 半導体装置用ボンディングワイヤ
JP6618662B2 (ja) * 2017-08-09 2019-12-11 日鉄ケミカル＆マテリアル株式会社 半導体装置用Ｃｕ合金ボンディングワイヤ
JP2020150116A (ja) 2019-03-13 2020-09-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6807426B2 (ja) * 2019-04-12 2021-01-06 田中電子工業株式会社 金被覆銀ボンディングワイヤとその製造方法、及び半導体装置とその製造方法
JP7168779B2 (ja) * 2019-06-04 2022-11-09 田中電子工業株式会社 パラジウム被覆銅ボンディングワイヤ、パラジウム被覆銅ボンディングワイヤの製造方法、これを用いた半導体装置及びその製造方法
CN114502754B (zh) * 2019-10-01 2023-11-17 田中电子工业株式会社 引线接合结构和其中使用的接合线及半导体装置
CN115362537A (zh) * 2020-03-25 2022-11-18 日铁新材料股份有限公司 半导体装置用接合线

Also Published As

Publication number Publication date
TWI792962B (zh) 2023-02-11
TW202326881A (zh) 2023-07-01
TW202400815A (zh) 2024-01-01
WO2022270076A1 (ja) 2022-12-29
TWI809783B (zh) 2023-07-21
TW202301495A (zh) 2023-01-01
WO2022270050A1 (ja) 2022-12-29

Similar Documents

Publication Publication Date Title
TWI567211B (zh) Connection lines for semiconductor devices
JP2020031238A (ja) 半導体装置用ボンディングワイヤ
JP7157280B1 (ja) 半導体装置用ボンディングワイヤ
TW202309302A (zh) 半導體裝置用接合線
TWI809783B (zh) 半導體裝置用接合線
TW202300671A (zh) 半導體裝置用接合線
TW202301498A (zh) 半導體裝置用接合線
TW202324551A (zh) 半導體裝置用接合線
TW202401598A (zh) 半導體裝置用接合線
JP2024002933A (ja) 半導体装置用ボンディングワイヤ