TW202243050A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202243050A
TW202243050A TW110131802A TW110131802A TW202243050A TW 202243050 A TW202243050 A TW 202243050A TW 110131802 A TW110131802 A TW 110131802A TW 110131802 A TW110131802 A TW 110131802A TW 202243050 A TW202243050 A TW 202243050A
Authority
TW
Taiwan
Prior art keywords
substrate
interconnect
disposed
front side
bond pad
Prior art date
Application number
TW110131802A
Other languages
English (en)
Other versions
TWI821738B (zh
Inventor
劉銘棋
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202243050A publication Critical patent/TW202243050A/zh
Application granted granted Critical
Publication of TWI821738B publication Critical patent/TWI821738B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05019—Shape in side view being a non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一種半導體裝置包含設置在基底的前側上的內連線結構。內連線結構包含嵌入於內連線介電層內的內連線導電結構。溝槽完全延伸穿過基底以暴露出內連線導電結構中的多個內連線導電結構。接合墊結構設置在基底的背側上並且延伸穿過基底的溝槽以接觸內連線導電結構中的多個內連線導電結構。接合結構設置在基底的背側上且電性接觸接合墊結構。

Description

經由基底中的溝槽耦接到內連線導電結構的接合墊結構
半導體產業持續藉由例如減小最小特徵尺寸來提高各種電子元件（例如電晶體、二極體、電阻器、電容器等）的積體密度，此使更多元件整合到給定區域中。開發利用較少區域或較小高度的較小封裝結構來封裝半導體裝置。舉例來說，為了進一步增加每個區域的電路密度，已研究三維（three-dimensional，3D）積體電路（integrated circuit，IC）。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。以下闡述元件及佈置的具體實例以簡化本公開。當然，這些僅為實例而非旨在進行限制。舉例來說，在以下說明中，在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成附加特徵從而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開在各種實例中可重複使用參考標號及/或文字。這種重複使用是為了簡明及清晰起見且自身並不表示所論述的各個實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“下方（beneath）”、“下面（below）”、“下部的（lower）”、“上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還涵蓋裝置在使用或操作中的不同取向。裝置可具有其他取向（旋轉90度或處於其他取向）且本文中所用的空間相對性描述語可同樣相應地進行解釋。
三維（3D）積體電路（IC）包括在豎直方向上彼此接合以增加裝置密度（例如基底或電路板的每個表面區域的裝置的數目）的多個基底和裝置。在一些情況下，第一3D IC使用電線、焊料凸塊及/或第一3D IC的接合墊層與第二3D IC的接合墊層之間的其它導電結構電性耦接到第二3D IC。
在一些情況下，第一3D IC可包括設置在基底的背側上的接合墊層，其中耦接到接合墊層的裝置及/或內連線結構設置在基底的前側上。暴露出接合墊層，以使得前述電線、焊料凸塊及/或其它導電結構可在接合製程期間耦接到接合墊層。一或多個背側基底穿孔（backside through-substrate-vias，BTSV）可完全延伸穿過基底，以將基底的背側上的接合墊層電性耦接到基底的前側上的裝置及/或內連線結構。
由於設置在基底上方的裝置設置成更靠近在一起以增加第一3D IC的裝置密度，因此減小BTSV的臨界尺寸以使得BTSV也設置成更靠近在一起。BTSV是藉由在基底中圖案化孔，接著用導電材料填充孔而形成。由於減小BTSV的臨界尺寸，當孔的深度與孔的臨界尺寸的比例較大時，用導電材料填充孔是一個挑戰。舉例來說，孔可能不會被導電材料完全填充且/或空隙可能在導電材料填充孔時形成於BTSV內，從而產生提供接合墊層與裝置及/或內連線結構之間的不良連接的BTSV。
本公開的各種實施例涉及一種包括接合墊結構的3D IC，所述接合墊結構從基底的背側延伸穿過基底的溝槽至基底的前側以直接接觸下伏內連線結構。舉例來說，在一些實施例中，基底包括溝槽，其中內連線結構的多個內連線接點設置在溝槽正下方。內連線接點設置在基底的前側上。在一些實施例中，接合墊結構延伸跨過且直接接觸多個內連線接點。溝槽具有較大臨界尺寸，其有利地增加在溝槽內形成層/結構的容易性。因此，在一些此類實施例中，基底的溝槽和耦接到多個內連線接點的連續接合墊結構消除對BTSV的需求，從而增加接合墊結構與內連線結構之間的電性連接的可靠性。
圖1A示出包括接合墊結構的積體晶片的一些實施例的剖面圖100A，所述接合墊結構完全延伸穿過基底以接觸多個內連線導電結構。
圖1A的剖面圖100A包含包括基底128的第一積體電路（IC）104。內連線結構112設置在基底128的前側128f上，並且接合結構138設置在基底128的背側128b上。因此，在圖1A中，基底128的背側128b面“朝上”，以使得接合結構138設置在基底128上方，並且內連線結構112設置在基底128下方。在一些實施例中，接合結構138包括焊料凸塊、電線及/或某一其它合適的導電特徵。在一些此類實施例中，其它積體電路及/或電路板經由接合結構138耦接到第一IC 104。在一些實施例中，接合結構138設置在包括導電材料的凸塊下金屬（under bump metallization，UBM）層136上。
在一些實施例中，內連線結構112包括多個內連線導電結構122，所述內連線導電結構122包含內連線通孔和內連線路的網路，所述網路配置成提供用於訊號（例如電流、電壓）行進至耦接到圖1A的第一IC 104的其它IC（未示出）及從其它IC行進的路徑。此外，在一些實施例中，內連線結構112包括配置成接合到其它IC（未示出）的接合接點118。內連線導電結構122嵌入於內連線介電結構120內，所述內連線介電結構120包括多個內連線介電層。在一些實施例中，內連線結構112的第一內連線介電層126直接設置在基底128的前側128f上。
基底128包括溝槽128c，所述溝槽128c完全延伸穿過基底128且由基底128的內側壁128s界定。多個上部內連線導電結構122u設置在基底128的溝槽128c正下方。第一IC 104更包括接合墊結構130，所述接合墊結構130沿基底128的背側128b延伸、沿基底128的內側壁128s延伸穿過溝槽128c且沿多個上部內連線導電結構122u延伸，以將內連線結構112電性耦接到UBM層136上的接合結構138。換句話說，接合墊結構130包括沿基底128的背側128b延伸的背側水平部分130a、沿基底128的內側壁128s延伸的豎直部分130v、以及沿多個上部內連線導電結構122u延伸的前側水平部分130c。接合墊結構130的豎直部分130v將前側水平部分130c連接到接合墊結構130的背側水平部分130a。
在一些實施例中，接合墊結構130的前側水平部分130c設置在圖1A中的基底128的前側128f下方。在一些實施例中，第一絕緣層132設置在接合墊結構130與基底128之間，並且第二絕緣層134設置在接合墊結構130上方。在一些實施例中，接合結構138和UBM層136延伸穿過第二絕緣層134以接觸接合墊結構130的背側水平部分130a。在一些實施例中，接合墊結構130的前側水平部分130c延伸穿過第一內連線介電層126以接觸多個上部內連線導電結構122u。
在一些實施例中，溝槽128c的寬度大於其深度。由於基底128的溝槽128c大致上較寬（例如具有較大的臨界尺寸），因此接合墊結構130更可靠地經由溝槽128c形成以接觸多個上部內連線導電結構122u。因此，即使多個上部內連線導電結構122u的尺寸減小且/或設置為更靠近在一起以增加裝置密度，基底128的溝槽128c仍將保持大致上較寬（例如具有較大的臨界尺寸），這在當於多個上部內連線導電結構122u上方形成接合墊結構130時減少缺陷及/或著落問題，最終增加整個第一IC 104的可靠性。
圖1B示出接合墊結構130的一些實施例的俯視圖100B，所述接合墊結構130設置在多個上部內連線導電結構122u上方。在一些實施例中，圖1B的俯視圖100B在不存在第二絕緣層134、UBM層136或接合結構138的情況下對應於圖1A的俯視圖。
基底（圖1A的128）的溝槽128c在圖1B中用點鍊線示出，這是因為從俯視圖100B看，接合墊結構130覆蓋溝槽128c。在一些實施例中，儘管溝槽128c在豎直方向上延伸穿過基底（圖1A的128），但溝槽128c不在水平方向上完全延伸穿過基底（圖1A的128）。因此，如圖1B的俯視圖100B中所示，基底（圖1A的128）的內側壁128s界定溝槽128c的所有外側壁。
由於從俯視圖100B看，接合墊結構130覆蓋多個上部內連線導電結構122u，因此多個上部內連線導電結構122u在圖1B中用虛線示出。在一些實施例中，多個上部內連線導電結構122u的陣列設置在溝槽128c正下方且耦接到同一接合墊結構130。應瞭解，在一些其它實施例中，基底（圖1A的128）可包括多個溝槽128c，其中每個溝槽直接在多個上部內連線導電結構122u上面。此外，應瞭解，比圖1B中所示更多或更少的多個上部內連線導電結構122u可設置在溝槽128c下方。然而，在一些此類實施例中，溝槽128c在超過一個上部內連線導電結構122u上面。
此外，在一些實施例中，溝槽128c具有等於第一距離d 1的臨界尺寸（例如從俯視圖看為最小尺寸），並且多個上部內連線導電結構122u中的每一個具有等於第二距離d 2的臨界尺寸（例如從俯視圖看為最小尺寸）。在一些實施例中，溝槽128c的第一距離d 1在例如約10微米與約500微米之間的範圍內。在一些實施例中，第二距離d 2在例如約0.01微米與約10微米之間的範圍內。第一距離d 1大於第二距離d 2，這使得接合墊結構130通過溝槽128c形成且耦接到多個上部內連線導電結構122u，而幾乎不具有缺陷（例如由小臨界尺寸引起的空隙、著落於多個上部內連線導電結構122u中的每一個上的偏移等）。
圖2示出接合墊結構的一些其它實施例的剖面圖200，所述接合墊結構延伸穿過基底以接觸多個上部內連線導電結構。
如圖2的剖面圖200中所示，在一些實施例中，接合墊結構130的最底部表面130b在多個上部內連線導電結構122u的最頂部表面下方延伸。在一些此類實施例中，此效應可歸因於內連線介電結構120的過度蝕刻。因此，在一些實施例中，接合墊結構130延伸穿過第一內連線介電層126且至少部分地在第一內連線介電層126下方延伸，以接觸多個上部內連線導電結構122u。
此外，在一些實施例中，第一IC 104在接合介面203處耦接到第二IC 202。在一些此類實施例中，第二IC 202可包括例如設置在下部基底206上方及/或下部基底206內的半導體裝置208。在一些實施例中，半導體裝置208可為或包括電晶體（例如金屬氧化物半導體場效應電晶體（metal-oxide-semiconductor field effect transistor，MOSFET））、光學裝置、記憶體裝置或某一其它合適的半導體裝置。在一些實施例中，下部內連線結構210設置在下部基底206上方且還包括多個內連線導電結構122，所述內連線導電結構122設置在內連線介電結構120內。在一些實施例中，下部內連線結構210的內連線導電結構122包含內連線通孔和內連線路的網路，所述網路耦接到半導體裝置208且配置成提供用於訊號（例如電流、電壓）行進至半導體裝置208及從半導體裝置208行進的路徑。此外，在一些實施例中，下部內連線結構210包括設置在下部內連線結構210的上部部分中的接合接點118，所述接合接點118沿接合介面203接合到第一IC 104的接合接點118。因此，第一IC 104經由接合介面203電性且結構性地耦接到第二IC 202。
圖3示出接合墊結構的又一些其它實施例的剖面圖300，所述接合墊結構延伸穿過基底以接觸多個上部內連線導電結構。
如圖3的剖面圖300中所示，在一些實施例中，阻擋層302沿接合墊結構130的下表面和外表面設置。因此，在一些實施例中，阻擋層302直接設置在接合墊結構130與多個上部內連線導電結構122u之間。在一些實施例中，阻擋層302為提高接合墊結構130的結構完整性的黏著層或為防止接合墊結構130擴散到第一IC 104的其它層中並產生串擾（cross-talk）的擴散阻擋層。
在一些實施例中，阻擋層302包括例如鈦、鉭、氮化鈦、氮化鉭或某一其它合適的材料。在一些實施例中，阻擋層302具有在例如約10埃與約2000埃之間的範圍內的厚度。在一些實施例中，接合墊結構130可包括例如銅、鋁、鎢或某一其它合適的導電材料。在一些實施例中，接合墊結構130具有在例如約0.3微米與約10微米之間的範圍內的厚度。此外，在一些實施例中，第一IC 104的基底128包括例如矽、鍺、第三五族（III/V）元素半導體材料或某一其它合適的半導體材料。
圖4A示出包括接合墊結構的積體晶片的一些實施例的剖面圖400A，所述接合墊結構完全延伸穿過基底且包括分別接觸上部內連線導電結構的突起部分。
在一些實施例中，接合墊結構130更包括多個下部突起部分402，所述下部突起部分402從接合墊結構130的前側水平部分130c朝向多個上部內連線導電結構122u延伸且穿過第一絕緣層132和第一內連線介電層126，以接觸多個上部內連線導電結構122u。因此，在一些此類實施例中，接合墊結構130的前側水平部分130c設置在第一絕緣層132和第一內連線介電層126上方。在一些實施例中，每個下部突起部分402在橫向方向上藉由第一絕緣層132和第一內連線介電層126彼此間隔開。在一些實施例中，下部突起部分402的總數與多個上部內連線導電結構122u的總數的比例為1:1。因此，在一些實施例中，每個下部突起部分402接觸一個上部內連線導電結構122u。
在一些實施例中，每個下部突起部分402具有等於第三距離d 3的臨界尺寸或寬度以及等於第四距離d 4的高度。在一些實施例中，第四距離d 4是從接合墊結構130的前側水平部分130c的最底部表面以及下部突起部分402的最底部表面測量。在一些實施例中，第三距離d 3和第四距離d 4分別在例如約0.01微米與約1微米之間的範圍內。在一些實施例中，下部突起部分402的高寬比（其為高度（例如第四距離d 4）與臨界尺寸（例如第三距離d 3）的比例）小於或等於大約1。當下部突起部分402的高寬比大於1時，由於在具有較大高寬比的孔中形成金屬變得困難，因此空隙可能形成於下部突起部分402中。當下部突起部分402的高寬比小於或等於1時，下部突起部分402可更容易形成於第一絕緣層132和第一內連線介電層126的孔中，從而避免下部突起部分402中出現缺陷（例如空隙）。
此外，如果基底128的溝槽128c不存在，那麼接合墊結構130的下部突起部分402將必須延伸穿過基底128的整個第一厚度t 1，以使得下部突起部分402的高度將等於第一厚度t 1和第四距離d 4的總和以接觸每個上部內連線導電結構122u。在一些實施例中，基底128的第一厚度t 1等於在例如約1微米與約10微米之間的範圍內的值。因此，如果每個下部突起部分402必須延伸穿過基底128的厚度t 1，那麼每個下部突起部分402的高寬比將大於1，並且缺陷將很可能形成於接合墊結構130的下部突起部分402內。因此，由於完全延伸穿過基底128且設置在多個上部內連線導電結構122u上方的溝槽128c，接合墊結構130的下部突起部分402可具有小於或等於1的高寬比，從而減少接合墊結構130的缺陷且提高整個裝置的可靠性。
圖4B示出接合墊結構130的一些實施例的俯視圖400B，所述接合墊結構130設置在多個上部內連線導電結構122u上方。在一些實施例中，圖4B的俯視圖400B在不存在第二絕緣層134、UBM層136或接合結構138的情況下對應於圖4A的俯視圖。
由於應理解從俯視圖400B的角度看，下部突起部分402是看不到的，因此在圖4B中用短虛線來示出接合墊結構130的下部突起部分402。如圖4B的俯視圖400B中所示，在一些實施例中，下部突起部分402具有圓形俯視圖，並且上部內連線導電結構122u具有長方形俯視圖。應瞭解，在其它實施例中，下部突起部分402和上部內連線導電結構122u具有相較於圖4B中所示的其它俯視圖輪廓。
圖5示出接合墊結構的一些其它實施例的剖面圖500，所述接合墊結構延伸穿過基底且包括接觸多個上部內連線導電結構的下部突起部分。
如圖5的剖面圖500中所示，在一些實施例中，阻擋層302沿接合墊結構130的下表面和外表面設置。因此，在一些實施例中，阻擋層302直接設置在接合墊結構130的下部突起部分402與多個上部內連線導電結構122u之間。此外，在一些實施例中，由於在第一內連線介電層126上方形成接合墊材料且穿過第一內連線介電層126形成接合墊材料的殘餘效應，接合墊結構130的前側水平部分（圖4A的130c）的上表面包括設置在接合墊結構130的下部突起部分402正上方的凹口502。因此，在一些實施例中，接合墊結構130的前側水平部分（圖4A的130c）的上表面為不平坦的，並且在其整個長度上不具有相等厚度。類似地，由於第二絕緣層134設置在接合墊結構130上方，因此，在一些實施例中，第二絕緣層134還包括設置在接合墊結構130的凹口502上方的凹口504，因此第二絕緣層134不具有大致上平坦的上表面。
圖6示出接合墊結構的又一些其它實施例的剖面圖600，所述接合墊結構延伸穿過基底且包括接觸多個上部內連線導電結構的下部突起部分。
如圖6的剖面圖600中所示，在一些實施例中，填充層602設置在基底128的溝槽128c內，並且被第二絕緣層134橫向環繞。在一些此類實施例中，填充層602包括介電材料並且配置成提供對第一IC 104的結構支撐。
圖7到圖21示出圖案化基底的背側及形成接合墊結構的方法的一些實施例的不同視圖700到2100，所述接合墊結構在基底的背側上方形成且完全穿過基底的背側以使得一個接合墊接觸設置在基底的前側上的多個內連線導電結構。儘管相對於方法描述圖7到圖21，但應瞭解，圖7到圖21中所公開的結構不限於此方法，但取而代之，可單獨作為獨立於方法的結構。
如圖7的剖面圖700中所示，提供基底128。在一些實施例中，基底128可包括任何類型的半導體主體（例如矽/CMOS塊體、SiGe、絕緣體上矽（silicon on insulator，SOI）基底等），例如半導體晶圓或晶圓上的一個或多個晶粒，以及形成於其上及/或與其相關聯的任何其它類型的半導體及/或磊晶層。在一些實施例中，基底128可具有在例如約1微米與約10微米之間的範圍內的第一厚度t 1。在基底128的前側128f上形成內連線結構112。在一些實施例中，內連線結構112包括嵌入於內連線介電結構120內的內連線導電結構122（例如內連線通孔、內連線路）。內連線介電結構120包括多個內連線介電層。舉例來說，第一內連線介電層126為圖7中的內連線結構112的最底層且直接設置在基底的前側128f上。此外，在一些實施例中，接合接點118設置在圖7中的內連線結構112的頂部部分處的內連線介電結構120內。至少設置在基底128上方的內連線結構112形成第一積體電路（IC）104。
在一些實施例中，內連線導電結構122包括導電材料，例如銅、鋁、鎢、鈦或某一其它合適的導電材料。在一些實施例中，接合接點118包括與內連線導電結構122相同的材料，或包括與內連線導電結構122不同的另一導電材料。在一些實施例中，內連線介電結構120包括介電材料，例如氮化物（如氮化矽、氮氧化矽）、碳化物（如碳化矽）、氧化物（如氧化矽）、硼矽酸鹽玻璃（borosilicate glass，BSG）、磷矽酸鹽玻璃（phosphoric silicate glass，PSG）、硼磷矽酸鹽玻璃（borophosphosilicate glass，BPSG）、低k氧化物（如摻碳氧化物、SiCOH）等。在一些實施例中，經由各種沉積步驟（例如物理氣相沉積（physical vapor deposition，PVD）、化學氣相沉積（chemical vapor deposition，CVD）、原子層沉積（atomic layer deposition，ALD）、濺鍍等）、圖案化（例如微影/蝕刻）以及去除製程（如蝕刻、化學機械平坦化（chemical mechanical planarization，CMP）等）在基底128的前側128f上方形成內連線結構112。
如圖8的剖面圖800中所示，翻轉基底128以用於圖案化基底128的背側128b。在基底128的背側128b上形成第一遮罩結構802。在一些實施例中，第一遮罩結構802包括設置在上部內連線導電結構122u正上方的第一開口804。上部內連線導電結構122u為最接近基底128的前側128f設置的內連線導電結構122。在一些實施例中，第一遮罩結構802是使用微影和去除（例如蝕刻）製程形成。在一些實施例中，第一遮罩結構802包括光阻材料或硬質遮罩材料。
如圖9A的剖面圖900A中所示，執行第一去除製程902以去除設置在第一遮罩結構802的第一開口（圖8的804）下方的基底128的部分。在一些實施例中，第一去除製程902包括乾式蝕刻製程及/或濕式蝕刻製程。第一去除製程902在基底128內形成完全延伸穿過基底128的溝槽128c。溝槽128c由基底128的內側壁128s界定，並且具有等於第一距離d 1的臨界尺寸。在一些實施例中，第一距離d 1在例如約10微米與約500微米之間的範圍內。因此，在一些實施例中，溝槽128c比基底128的第一厚度（圖7的t 1）更寬。溝槽128c設置在上部內連線導電結構122u中的多於一個上方。
圖9B示出在圖9A中的第一去除製程（圖9A的902）之後的基底128的一些實施例的俯視圖900B。如圖9B的俯視圖900B中所示，基底128的溝槽128c連續地被基底128的內側壁128s環繞。
如圖10的剖面圖1000中所示，在一些實施例中，在基底128的背側128b上方、在第一內連線介電層126上方且沿基底128的溝槽128c的側壁形成第一絕緣層132。在一些實施例中，第一絕緣層132是藉由熱氧化製程或沉積製程（例如PVD、CVD、ALD等）而形成。在一些實施例中，第一絕緣層132包括氧化物，例如二氧化矽。在一些其它實施例中，第一絕緣層132包括某一其它介電材料，例如氮化物（如氮化矽、氮氧化矽）、碳化物（如碳化矽）、硼矽酸鹽玻璃（BSG）、磷矽酸鹽玻璃（PSG）、硼磷矽酸鹽玻璃（BPSG）、低k氧化物（例如摻碳氧化物、SiCOH）等。
圖11A、圖11B以及圖12分別示出形成接合墊結構（圖12的130）的方法的一些實施例的各種視圖1100A、1100B以及1200，其中接合墊結構130的前側水平部分（圖12的130c）耦接到上部內連線導電結構122u。因此，在一些實施例中，方法從圖10繼續進行到圖11A至圖12。
如圖11A的剖面圖1100A中所示，執行第二去除製程1102，以去除設置在上部內連線導電結構122u正上方的第一絕緣層132和第一內連線介電層126的部分。因此，在第二去除製程1102之後，暴露出設置在溝槽128c下方的上部內連線導電結構122u。在一些實施例中，第二去除製程1102為大致上豎直的乾式蝕刻製程並且不需要遮罩結構。在一些其它實施例中，類似於圖8的第一遮罩結構802使用遮罩結構，其中遮罩結構將不覆蓋基底128的溝槽128c，以使得根據遮罩結構中的開口去除第一絕緣層132和第一內連線介電層126。
圖11B示出對應於在第二去除製程1102之後的圖11A的剖面圖1100A的一些實施例的俯視圖1100B。如俯視圖1100B中所示，在一些實施例中，上部內連線導電結構122u的陣列（例如超過一個）暴露於基底128的溝槽128c下面。在一些實施例中，上部內連線導電結構122u具有等於第二距離d 2的臨界尺寸。在一些實施例中，第二距離d 2在例如約0.01微米與約10微米之間的範圍內。由於溝槽128c暴露出多個上部內連線導電結構122u，因此存在對多個上部內連線導電結構122u上方的溝槽128c的精確位置的更大容限，這減少第一IC 104中的電性連接的結構和電性可靠性問題。
如圖12的剖面圖1200中所示，在一些實施例中，在基底128的背側128b上方、沿溝槽128c的側壁以及沿上部內連線導電結構122u形成接合墊結構130。在一些實施例中，接合墊結構130是藉由沉積製程（例如PVD、CVD、ALD、濺鍍等）而形成。在一些實施例中，接合墊結構130包括導電材料，例如銅、鋁、鎢等。在一些實施例中，接合墊結構130具有在例如約0.3微米與約10微米之間的範圍內的厚度。
在一些實施例中，接合墊結構130包括沿基底128的背側128b延伸的背側水平部分130a、沿基底128的內側壁128s延伸的豎直部分130v、以及沿多個上部內連線導電結構122u延伸的前側水平部分130c。接合墊結構130的豎直部分130v將前側水平部分130c連接到接合墊結構130的背側水平部分130a。接合墊結構130整體上包括連續連接的層，所述層包括相同材料且延伸穿過基底128以電性接觸上部內連線導電結構122u。由於大致上較寬的溝槽128c，相比延伸穿過基底128的個別背側基底穿孔用於接觸每個上部內連線導電結構122u的情況，於接合墊結構內形成的沉積缺陷（例如空隙或底部填充物）更少。
在一些實施例中，在形成接合墊結構130之後，可在接合墊結構130上方形成第二絕緣層和接合墊結構，如將在圖18和圖19中所描述。因此，在一些實施例中，方法從圖12繼續進行到圖18，從而跳過圖13到圖17。
圖13到圖17分別示出形成接合墊結構（圖17的130）的方法的一些其它實施例的各種視圖1300到1700，其中接合墊結構130的前側水平部分（圖17的130c）經由下部突起部分（圖17的402）耦接到上部內連線導電結構122u。因此，在一些實施例中，方法從圖10繼續進行到圖13，而跳過圖11A、圖11B以及圖12的步驟。
如圖13的剖面圖1300中所示，在一些實施例中，在基底128的背側128b上方且在基底128的溝槽128c內形成第二遮罩結構1302。在一些實施例中，第二遮罩結構1302包括第一遮罩層1304、設置在第一遮罩層1304上方的第二遮罩層1306以及設置在第二遮罩層1306上方的第三遮罩層1308。在一些實施例中，第二遮罩結構1302包括多個層（例如1304、1306、1308）以提高待根據第二遮罩結構1302形成的孔的精確性。應瞭解，在其它實施例中，多於或少於三個遮罩層可用於形成第二遮罩結構1302。在一些實施例中，第二遮罩結構1302是使用微影和去除（例如蝕刻）製程形成。在一些實施例中，第二遮罩結構1302包括光阻材料及/或硬質遮罩材料。
在一些實施例中，第三遮罩層1308包括第三孔1310，所述第三孔1310完全延伸穿過第三遮罩層1308且具有等於第三距離d 3的臨界尺寸。在一些實施例中，第三距離d 3在例如約0.01微米與約1微米之間的範圍內。在一些實施例中，每個第三孔1310直接於至少一個上部內連線導電結構122u上面。在一些實施例中，第三孔1310是藉由微影和去除（例如蝕刻）製程而形成。
如圖14的剖面圖1400中所示，根據第二遮罩結構1302的第三孔1310執行第三去除製程1402以在第一絕緣層132和第一內連線介電層126內形成小溝槽1404，從而暴露出上部內連線導電結構122u。在一些實施例中，第三去除製程1402包括一或多種乾式蝕刻製程。舉例來說，在一些實施例中，不同乾式蝕刻劑用於去除設置在第三遮罩層1308的第三孔1310與上部內連線導電結構122u之間的每個層（例如1306、1304、132、126）的部分。然而，在一些實施例中，在第三去除製程1402之後，暴露出上部內連線導電結構122u。在一些實施例中，第一絕緣層132和第一內連線介電層126內的小溝槽1404藉由第一絕緣層132和第一內連線介電層126彼此橫向間隔開。
如圖15A的剖面圖1500A中所示，在一些實施例中，去除第二遮罩結構1302。在一些實施例中，第二遮罩結構1302是藉由濕式蝕刻製程或乾式蝕刻製程去除。小溝槽1404由第一絕緣層132和第一內連線介電層126的內側壁以及上部內連線導電結構122u的上表面界定。在一些實施例中，小溝槽1404具有等於第三距離d 3的臨界尺寸或寬度，並且具有等於第四距離d 4的高度。在一些實施例中，第四距離d 4類似於第三距離d 3可在例如約0.01微米與約1微米之間的範圍內。
在一些實施例中，小溝槽1404的高寬比為每個小溝槽1404的高度（例如第四距離d 4）與臨界尺寸（例如第三距離d 3）的比例。在一些實施例中，在第三去除製程（圖14的1402）之後的小溝槽1404的高寬比小於或等於1。當高寬比小於或等於1時，用導電材料填充小溝槽1404以形成接合墊結構（參見圖17）更容易且較不可能形成缺陷（例如空隙、底部填充物等）。如果未先形成基底128的溝槽128c，那麼小溝槽1404將延伸穿過整個基底128，這將大大增加小溝槽1404的高度（第四距離d 4），從而增加小溝槽1404的高寬比。小溝槽1404的高寬比的增加可導致後續在小溝槽1404內形成接合墊結構中的缺陷。因此，基底128的溝槽128c減少第一IC 104的製造難度和總體結構缺陷。
圖15B示出對應於圖15A的剖面圖1500A的一些實施例的俯視圖1500B。
如圖15B的俯視圖1500B中所示，在一些實施例中，小溝槽1404形成為具有圓形俯視圖輪廓，而上部內連線導電結構122u具有長方形俯視圖輪廓。在其它實施例中，小溝槽1404和上部內連線導電結構122u的俯視圖輪廓與圖15B中所示的不同。此外，在一些實施例中，每個小溝槽1404直接上覆於且暴露出每個上部內連線導電結構122u，以使得小溝槽1404與上部內連線導電結構122u的比例等於1。在一些其它實施例中，小溝槽1404可設置在超過一個的上部內連線導電結構122u上方且暴露出超過一個的上部內連線導電結構122u。
如圖16的剖面圖1600中所示，在一些實施例中，在第一絕緣層132上方且沿小溝槽1404的內側壁和底表面形成阻擋層302。在一些實施例中，阻擋層302包括充當用於將沉積於小溝槽1404內的材料的黏著層或擴散阻擋層的材料層。在一些實施例中，阻擋層302包括例如鈦、鉭、氮化鈦、氮化鉭或某一其它合適的材料。在一些實施例中，阻擋層302具有在例如大約10埃與大約2000埃之間的範圍內的厚度。因此，在一些實施例中，當形成阻擋層302時，小溝槽1404的臨界尺寸從第三距離（圖15A的d 3）減小為圖16的第五距離d 5。第三距離（圖15A的d 3）與圖16的第五距離d 5之間的差為阻擋層302的厚度的兩倍。在一些實施例中，在沉積阻擋層302之後，小溝槽1404的高寬比仍小於或等於1，以使得將填充小溝槽的材料幾乎沒有缺陷。
如圖17的剖面圖1700中所示，在基底128的背側128b上方、沿基底的溝槽128c的側壁、在第一絕緣層132和第一內連線介電層126上方以及在小溝槽（圖16的1404）內形成接合墊結構130。在一些實施例中，接合墊結構130是藉由沉積製程（例如PVD、CVD、ALD、濺鍍等）而形成。在一些實施例中，接合墊結構130包括導電材料，例如銅、鋁、鎢等。在一些實施例中，接合墊結構130具有在例如約0.3微米與約10微米之間的範圍內的厚度。
在一些實施例中，接合墊結構130包括沿基底128的背側128b延伸的背側水平部分130a、沿基底128的內側壁128s延伸的豎直部分130v、在第一絕緣層132和第一內連線介電層126上方延伸的前側水平部分130c、以及下部突起部分402，所述下部突起部分402填充小溝槽（圖16的1404）且從前側水平部分130c延伸以接觸每個上部內連線導電結構122u。接合墊結構130的豎直部分130v將前側水平部分130c連接到接合墊結構130的背側水平部分130a。在一些實施例中，前側水平部分130c的上表面包括設置在上部內連線導電結構122u中的一或多個正上方的凹口502。
接合墊結構130整體上包括連續連接的層，所述層包括相同材料且延伸穿過基底128以電性接觸上部內連線導電結構122u。由於大致上較寬的溝槽128c且由於小溝槽（圖16的1404）的高寬比小於1，因此在接合墊結構130中減少當在小孔內沉積材料時可能出現的空隙和其它沉積缺陷，從而增加第一IC 104的可靠性。
如圖18的剖面圖1800中所示，在一些實施例中，在接合墊結構130上方形成第二絕緣層134。在一些實施例中，第二絕緣層134是使用與第一絕緣層132相同或類似的製程形成，並且包括與第一絕緣層132相同或類似的材料。此外，在一些實施例中，第二絕緣層134可包括設置在接合墊結構130的凹口502正上方的凹口504。
如圖19的剖面圖1900中所示，在一些實施例中，凸塊下金屬（UBM）層136形成於第二絕緣層134上方且延伸穿過第二絕緣層134以直接接觸接合墊結構130。在一些實施例中，UBM層136是藉由微影和去除製程利用先去除第二絕緣層134的部分以暴露出接合墊結構130的部分，接著進行導電材料的沉積製程（例如PVD、CVD、ALD、濺鍍等）而形成。在一些實施例中，UBM層136的導電材料包括例如銅、鋁、鈦、鎢、鉭或某一其它合適的導電材料。在一些實施例中，在UBM層136上方形成接合結構138。在一些實施例中，接合結構138包括焊料凸塊、電線及/或某一其它合適的導電特徵。在一些實施例中，接合結構138將在後續處理步驟中接合到某一其它積體晶片、電路板等。接合墊結構130將接合結構138電性耦接到第一IC 104的內連線結構112。
如圖20的剖面圖2000中所示，在一些實施例中，第一IC 104在接合介面203處接合到第二IC 202。在一些實施例中，第二IC 202包括設置在下部基底206上及/或內的半導體裝置208。在一些實施例中，第二IC 202更包括設置在下部基底206上方且電性耦接到半導體裝置208的下部內連線結構210。在一些實施例中，使用第一IC 104的接合接點118和第二IC 202的接合接點118將第二IC 202接合到第一IC 104。因此，在一些實施例中，當使用的第一IC 104的接合接點118和第二IC 202的接合接點118經由接合製程彼此接合時形成接合介面203。在一些實施例中，將第一IC 104和第二IC 202彼此接合的接合製程可為融熔接合製程（fusion bonding process）、共晶接合製程（eutectic bonding process）、金屬接合製程（metallic bonding process）及/或其組合（例如混合接合製程（hybrid bonding process））。應瞭解，相比圖20中所示的接合接點118的其它接合結構可用於將第一IC 104接合到第二IC 202。
在一些實施例中，第二IC 202經由接合介面203電性耦接到第一IC 104。此外，由於可靠地形成的接合墊結構130，因此第一IC 104的內連線結構112和第二IC 202的下部內連線結構210電性耦接到設置在第一IC 104的基底128的背側128b上的接合結構138。因此，第一IC 104和第二IC 202可經由接合結構138接合到其它IC，並且至少由於可靠地形成的接合墊結構130，此類其它IC可以可靠地將訊號（例如電流、電壓）發送到第一IC 104和第二IC 202以及從第一IC 104和第二IC 202發送訊號。
圖21示出與圖7到圖20中所示的方法對應的形成接合墊結構的方法2100的一些實施例的流程圖。
雖然方法2100在下文示出且描述為一系列動作或事件，但應瞭解，不應以限制意義來解釋此類動作或事件的所示出的排序。舉例來說，除本文中所示出及/或所描述的動作或事件之外，一些動作可與其它動作或事件以不同次序及/或同時出現。另外，可能需要並非所有的所示出動作以實施本文中的描述的一或多個方面或實施例。此外，本文中所描繪的動作中的一或多個可以一或多個單獨的動作及/或階段進行。
在動作2102處，在基底的前側上方形成內連線結構，所述內連線結構包括嵌入於多個內連線介電層中的多個內連線導電結構。圖7示出對應於動作2102的一些實施例的剖面圖700。
在動作2104處，翻轉基底以圖案化基底的背側。圖8示出對應於動作2104的一些實施例的剖面圖800。
在動作2106處，去除基底的部分以在基底中形成溝槽，所述溝槽完全延伸穿過基底以暴露出內連線導電結構中的多個內連線導電結構。圖9A示出對應於動作2106的一些實施例的剖面圖900A。
在動作2108處，形成接合墊結構，所述接合墊結構從基底的背側延伸穿過溝槽至基底的前側以接觸內連線導電結構中的複數個內連線導電結構。圖17示出對應於動作2108的一些實施例的剖面圖1700。
因此，本公開涉及一種形成接合墊結構的方法，所述接合墊結構位於基底的背側上且延伸穿過基底的溝槽，其中溝槽上覆於多個內連線導電結構，使得接合墊結構可以可靠地形成於基底的溝槽內以接觸多個內連線導電結構而不使用背側基底穿孔（BTSV）。
因此，在一些實施例中，本公開涉及一種裝置，包括：基底；內連線結構，設置在基底的前側上，其中內連線結構包括嵌入於多個內連線介電層內的多個內連線導電結構，其中基底包括溝槽，所述溝槽完全延伸穿過基底以暴露出內連線導電結構中的複數個內連線導電結構；接合墊結構，設置在基底的背側上，並且延伸穿過基底的溝槽以接觸內連線導電結構中的複數個內連線導電結構；以及接合結構，設置在基底的背側上且電性接觸接合墊結構。
在其它實施例中，本公開涉及一種裝置，包括：基底；內連線結構，設置在基底的前側上且包括嵌入於內連線介電結構內的多個內連線導電結構；接合結構，設置在基底的背側上；以及接合墊結構，設置在基底的背側上，並且完全延伸穿過基底以接觸多個內連線導電結構，其中接合墊結構包括：背側水平部分，設置在基底的背側上及接合結構正下方；豎直部分，設置在基底的內側壁上；以及前側水平部分，設置在多個內連線導電結構上方。
在另外其它實施例中，本公開涉及一種方法，包括：在基底的前側上方形成內連線結構，所述內連線結構包括嵌入於多個內連線介電層中的多個內連線導電結構；翻轉基底以圖案化基底的背側；去除基底的部分，以在基底中形成溝槽，所述溝槽完全延伸穿過基底以暴露出內連線結構，其中內連線導電結構中的複數個內連線導電結構直接下伏於溝槽；去除內連線介電層的部分，以暴露出內連線導電結構中的複數個內連線導電結構；以及形成接合墊結構，所述接合墊結構從基底的背側延伸穿過基底的溝槽至基底的前側，以接觸內連線導電結構中的複數個內連線導電結構。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100A、200、300、400A、500、600、700、800、900A、1000、1100A、1200、1300、1400、1500A、1600、1700、1800、1900、2000:剖面圖 100B、400B、900B、1100B、1500B:俯視圖 104:第一積體電路 112:內連線結構 118:接合接點 120:內連線介電結構 122:內連線導電結構 122u:上部內連線導電結構 126:第一內連線介電層 128:基底 128b:背側 128c、1404:溝槽 128f:前側 128s:內側壁 130:接合墊結構 130a:背側水平部分 130c:前側水平部分 130v:豎直部分 132:第一絕緣層 134:第二絕緣層 136:凸塊下金屬層 138:接合結構 202:第二IC 203:接合介面 206:下部基底 208:半導體裝置 210:下部內連線結構 302:阻擋層 402:下部突起部分 502、504:凹口 602:填充層 802:第一遮罩結構 804:第一開口 902:第一去除製程 1102:第二去除製程 1302:第二遮罩結構 1304:第一遮罩層 1306:第二遮罩層 1308:第三遮罩層 1310:第三孔 1402:第三去除製程 2100:方法 2102、2104、2106、2108:動作 d 1:第一距離 d 2:第二距離 d 3:第三距離 d 4:第四距離 d 5:第五距離 t 1:厚度
結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據工業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1A示出包括接合墊結構的積體晶片的一些實施例的剖面圖，所述接合墊結構從基底的背側延伸穿過基底至基底的前側，其中接合墊結構接觸設置在基底的前側上的多個內連線導電結構。 圖1B示出對應於圖1A的一些實施例的俯視圖。 圖2和圖3示出接合墊結構的一些其它實施例的剖面圖，所述接合墊結構延伸穿過基底以將基底的背側上的接合結構耦接到基底的前側上的內連線結構。 圖4A示出接合墊結構的一些實施例的剖面圖，所述接合墊結構延伸穿過基底以將基底的背側上的接合結構耦接到基底的前側上的內連線結構，其中接合墊結構包括在基底下方延伸以接觸內連線結構的下部突起部分。 圖4B示出對應於圖4A的一些實施例的俯視圖。 圖5和圖6示出接合墊結構的一些其它實施例的剖面圖，所述接合墊結構延伸穿過基底以將基底的背側上的接合結構耦接到基底的前側上的內連線結構且包括下部突起部分。 圖7到圖20示出形成接合墊結構的方法的一些實施例的不同視圖，所述接合墊結構延伸穿過基底的溝槽以將接合結構耦接到多個內連線導電結構，其中多個內連線導電結構直接下伏於基底的溝槽。 圖21示出與圖7到圖20的方法對應的方法的一些實施例的流程圖。
100A:剖面圖
104:第一積體電路
112:內連線結構
118:接合接點
120:內連線介電結構
122:內連線導電結構
122u:上部內連線導電結構
126:第一內連線介電層
128:基底
128b:背側
128c:溝槽
128f:前側
128s:內側壁
130:接合墊結構
130a:背側水平部分
130c:前側水平部分
130v:豎直部分
132:第一絕緣層
134:第二絕緣層
136:凸塊下金屬層
138:接合結構

Claims (20)

  1. 一種裝置，包括： 基底； 內連線結構，設置在所述基底的前側上，其中所述內連線結構包括嵌入於多個內連線介電層內的多個內連線導電結構， 其中所述基底包括溝槽，所述溝槽完全延伸穿過所述基底以暴露出所述內連線導電結構中的複數個所述內連線導電結構； 接合墊結構，設置在所述基底的背側上並且延伸穿過所述基底的所述溝槽以接觸所述複數個所述內連線導電結構；以及 接合結構，設置在所述基底的所述背側上且電性接觸所述接合墊結構。
  2. 如請求項1所述的裝置，其中所述接合結構為焊料凸塊。
  3. 如請求項1所述的裝置，更包括： 第一絕緣層，直接設置在所述基底與所述接合墊結構之間。
  4. 如請求項3所述的裝置，更包括： 第二絕緣層，設置在所述接合墊結構與所述接合結構之間，其中所述接合結構的部分延伸穿過所述第二絕緣層以接觸所述接合墊結構。
  5. 如請求項1所述的裝置，其中所述接合墊結構包括： 背側水平部分，設置在所述基底的所述背側上； 豎直部分，設置在所述基底的內側壁上；以及 前側水平部分，設置在所述內連線導電結構中的所述複數個內連線導電結構上方。
  6. 如請求項5所述的裝置，其中當所述基底的所述背側面朝上時，所述接合墊結構的所述前側水平部分的最底部表面設置在所述基底的所述前側下方。
  7. 如請求項5所述的裝置，其中所述接合墊結構更包括： 下部突起部分，從所述接合墊結構的所述前側水平部分延伸且穿過所述內連線介電層中的一個，其中每個所述下部突起部分在橫向方向上藉由所述內連線介電層中的所述一個彼此間隔開，並且每個所述下部突起部分直接上覆於且接觸至少一個所述內連線導電結構。
  8. 如請求項5所述的裝置，其中所述背側水平部分、所述豎直部分以及所述前側水平部分彼此連續地連接且包括相同導電材料。
  9. 一種裝置，包括： 基底； 內連線結構，設置在所述基底的前側上且包括嵌入於內連線介電結構內的多個內連線導電結構； 接合結構，設置在所述基底的背側上；以及 接合墊結構，設置在所述基底的所述背側上並且完全延伸穿過所述基底以接觸所述內連線導電結構，其中所述接合墊結構包括： 背側水平部分，設置在所述基底的所述背側上及所述接合結構正下方； 豎直部分，設置在所述基底的內側壁上；以及 前側水平部分，設置在所述內連線導電結構上方。
  10. 如請求項9所述的裝置，其中所述基底包括溝槽，所述溝槽完全延伸穿過所述基底，所述溝槽由所述基底的所述內側壁界定，並且所述內連線導電結構設置在所述溝槽正下方。
  11. 如請求項9所述的裝置，更包括： 阻擋層，直接設置在所述接合墊結構與所述內連線導電結構之間。
  12. 如請求項9所述的裝置，其中所述接合墊結構的所述前側水平部分在其整個長度上具有基本相等的厚度。
  13. 如請求項9所述的裝置，其中當所述基底的所述背側設置在所述基底的所述前側上方時，所述接合墊結構的所述前側水平部分的最底部表面設置在所述內連線導電結構的最頂部表面下方。
  14. 如請求項9所述的裝置，其中所述接合墊結構更包括： 下部突起部分，從所述接合墊結構的所述前側水平部分延伸且穿過所述內連線介電結構的一或多個內連線介電層，其中每個所述下部突起部分在橫向方向上彼此間隔開，並且每個所述下部突起部分直接上覆於所述內連線導電結構中的至少一個。
  15. 如請求項14所述的裝置，其中每個所述下部突起部分的寬度等於在每個所述下部突起部分的最外部側壁之間測量的距離，並且每個所述下部突起部分的高度等於在所述前側水平部分的最底部表面與每個所述下部突起部分的最底部表面之間測量的距離，每個所述下部突起部分的所述高度與所述寬度的比例小於或等於1。
  16. 如請求項14所述的裝置，其中設置在每個所述下部突起部分正上方的所述接合墊結構的所述前側水平部分的上表面的部分為大致上不平坦的。
  17. 一種方法，包括： 在基底的前側上方形成內連線結構，所述內連線結構包括嵌入於多個內連線介電層中的多個內連線導電結構； 翻轉所述基底以圖案化所述基底的背側； 去除所述基底的部分，以在所述基底中形成溝槽，所述溝槽完全延伸穿過所述基底以暴露出所述內連線結構，其中所述內連線導電結構中的複數個所述內連線導電結構直接下伏於所述溝槽； 去除所述內連線介電層的部分，以暴露出所述複數個所述內連線導電結構中；以及 形成接合墊結構，所述接合墊結構從所述基底的所述背側延伸穿過所述基底的所述溝槽至所述基底的所述前側，以接觸所述複數個所述內連線導電結構。
  18. 如請求項17所述的方法，其中所述接合墊結構包括： 背側水平部分，設置在所述基底的所述背側上； 豎直部分，設置在所述基底的內側壁上；以及 前側水平部分，設置在所述複數個所述內連線導電結構上方。
  19. 如請求項17所述的方法，更包括： 在所述接合墊結構上方形成接合結構且將所述接合結構電性耦接到所述接合墊結構。
  20. 如請求項17所述的方法，其中在去除所述內連線介電層的所述部分期間，完全地去除設置在所述溝槽與所述複數個所述內連線導電結構之間的所述內連線介電層的部分。
TW110131802A 2021-04-22 2021-08-27 半導體裝置及其製造方法 TWI821738B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163178064P 2021-04-22 2021-04-22
US63/178,064 2021-04-22
US17/366,556 US11990433B2 (en) 2021-04-22 2021-07-02 Bond pad structure coupled to multiple interconnect conductive\ structures through trench in substrate
US17/366,556 2021-07-02

Publications (2)

Publication Number Publication Date
TW202243050A true TW202243050A (zh) 2022-11-01
TWI821738B TWI821738B (zh) 2023-11-11

Family

ID=82762217

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110131802A TWI821738B (zh) 2021-04-22 2021-08-27 半導體裝置及其製造方法

Country Status (3)

Country Link
US (2) US11990433B2 (zh)
CN (1) CN114914225A (zh)
TW (1) TWI821738B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12015010B2 (en) * 2021-03-31 2024-06-18 Taiwan Semiconductor Manufacturing Company Limited Vertically stacked semiconductor device including a hybrid bond contact junction circuit and methods of forming the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176555B1 (en) 2005-07-26 2007-02-13 United Microelectronics Corp. Flip chip package with reduced thermal stress
US7973418B2 (en) 2007-04-23 2011-07-05 Flipchip International, Llc Solder bump interconnect for improved mechanical and thermo-mechanical performance
TWI435429B (zh) 2008-07-25 2014-04-21 Powertech Technology Inc 孔對孔貫穿之半導體封裝構造
US9502343B1 (en) * 2015-09-18 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy metal with zigzagged edges
US11107751B2 (en) 2018-03-27 2021-08-31 Intel Corporation Face-to-face through-silicon via multi-chip semiconductor apparatus with redistribution layer packaging and methods of assembling same
US11189538B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with polyimide packaging and manufacturing method
US11257741B2 (en) 2019-05-28 2022-02-22 Samsung Electronics Co., Ltd. Semiconductor package
US11881438B2 (en) * 2020-01-17 2024-01-23 Intel Corporation First-level integration of second-level thermal interface material for integrated circuit assemblies

Also Published As

Publication number Publication date
TWI821738B (zh) 2023-11-11
US20230395540A1 (en) 2023-12-07
US20220344291A1 (en) 2022-10-27
CN114914225A (zh) 2022-08-16
US11990433B2 (en) 2024-05-21

Similar Documents

Publication Publication Date Title
US11694997B2 (en) Backside contact for thermal displacement in a multi-wafer stacked integrated circuit
US11756936B2 (en) Backside contact to improve thermal dissipation away from semiconductor devices
US9978708B2 (en) Wafer backside interconnect structure connected to TSVs
CN101752336B (zh) 半导体装置及其制造方法
US20190131228A1 (en) Semiconductor devices and semiconductor packages including the same, and methods of manufacturing the semiconductor devices
TWI812168B (zh) 三維元件結構及其形成方法
KR20220010852A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US20230395540A1 (en) Bond pad structure coupled to multiple interconnect conductive\ structures through trench in substrate
TW201931555A (zh) 鈷電鍍孔整合架構
TW202141689A (zh) 具有通孔保護層的半導體裝置
US20230245987A1 (en) Slotted bond pad in stacked wafer structure
US20230077803A1 (en) Semiconductor devices
TW202230619A (zh) 包括過矽通孔結構的半導體裝置及其製造方法
TW202023031A (zh) 半導體裝置
US20230377968A1 (en) Redistribution layer metallic structure and method
TWI807315B (zh) 積體電路裝置及其製造方法
TWI827201B (zh) 半導體裝置及其製造方法
US20240234323A1 (en) Semiconductor structure and manufacturing method thereof
CN116960006A (zh) 半导体结构及其形成方法
TW202347699A (zh) 半導體裝置與其製造方法
KR20110079057A (ko) 집적 반도체 소자의 제조 방법