TW202238874A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202238874A
TW202238874A TW110130699A TW110130699A TW202238874A TW 202238874 A TW202238874 A TW 202238874A TW 110130699 A TW110130699 A TW 110130699A TW 110130699 A TW110130699 A TW 110130699A TW 202238874 A TW202238874 A TW 202238874A
Authority
TW
Taiwan
Prior art keywords
heat sink
semiconductor device
layer
substrate
protrusion
Prior art date
Application number
TW110130699A
Other languages
English (en)
Other versions
TWI778754B (zh
Inventor
葉書伸
林柏堯
林昱聖
賴柏辰
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI778754B publication Critical patent/TWI778754B/zh
Publication of TW202238874A publication Critical patent/TW202238874A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一種半導體裝置包括基板、封裝結構、第一散熱器及第二散熱器。封裝結構設置在基板上。第一散熱器設置在基板上。第一散熱器環繞封裝結構。第二散熱器設置在封裝結構上。第二散熱器連接到第一散熱器。第一散熱器的材料不同於第二散熱器的材料。

Description

半導體裝置及其製造方法
半導體積體電路（integrated circuit；IC）行業已經歷快速增長。在此增長的過程中，裝置的功能密度一般會因裝置特徵大小而增大。此種按比例縮小製程一般通過提高生產效率、降低成本及/或改善性能來提供益處。此種按比例縮小也增加了處理及製造IC的複雜性。為實現這些進步，需要發展IC製作。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。以下闡述元件及排列的具體實例以簡化本公開。當然，這些僅為實例而非旨在進行限制。舉例來說，在以下說明中，在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中在第一特徵與第二特徵之間可形成附加特徵從而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開可在各種實例中重複使用附圖標號和/或字母。此種重複使用是為了簡明及清晰起見，且自身並不表示所討論的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在…之下（beneath）”、“在…下方（below）”、“下部的（lower）”、“在…上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所示一個元件或特徵與另一（其他）元件或特徵的關係。除了圖中所繪示的取向以外，所述空間相對性用語還旨在囊括器件在使用或操作中的不同取向。裝置可具有其他取向（旋轉90度或處於其他取向），且本文中所使用的空間相對性描述語可同樣相應地作出解釋。
也可包括其他特徵及製程。舉例來說，可包括測試結構以幫助對三維（three dimensional；3D）封裝或三維積體電路（three-dimensional integrated circuit；3DIC）裝置進行驗證測試。所述測試結構可例如包括在重佈線層中或在基板上形成的測試墊（test pad），以便能夠對3D封裝或3DIC進行測試、對探針及/或探針卡（probe card）進行使用等。可對中間結構以及最終結構執行驗證測試。另外，可將本文中所公開的結構及方法與包括對已知良好晶粒進行中間驗證的測試方法結合使用，以提高良率並降低成本。
圖1A到圖1H是根據本公開一些實施例的半導體晶粒100的製造流程的示意性剖視圖。參照圖1A，提供半導體晶圓（semiconductor wafer）110’。在一些實施例中，半導體晶圓110’由以下材料製成：合適的元素半導體，例如結晶矽、金剛石或鍺；合適的化合物半導體，例如砷化鎵、碳化矽、砷化銦或磷化銦；或者合適的合金半導體，例如碳化矽鍺、磷化鎵砷或磷化鎵銦。在一些實施例中，半導體晶圓110’具有形成在其中的主動元件（例如，電晶體等）及被動元件（例如，電阻器、電容器、電感器等）。
在一些實施例中，在半導體晶圓110’上形成內連線結構120。在一些實施例中，內連線結構120包括介電間層（inter-dielectric layer）122及多個圖案化導電層124。為簡明起見，介電間層122在圖1A中被示出為塊狀層（bulky layer），但應理解的是，介電間層122可由多個介電層構成。圖案化導電層124與介電間層122的介電層交替堆疊。在一些實施例中，在垂直方向上相鄰的兩個圖案化導電層124通過夾置在所述兩個圖案化導電層124之間的導通孔電性連接到彼此。
在一些實施例中，介電間層122的材料包括聚醯亞胺、環氧樹脂、丙烯酸樹脂、酚醛樹脂、苯並環丁烯（benzocyclobutene；BCB）、聚苯並噁唑（polybenzoxazole；PBO）或其他合適的聚合物系介電材料。可通過合適的製作技術（例如旋轉塗布、化學氣相沉積（chemical vapor deposition；CVD）、電漿增強型化學氣相沉積（plasma-enhanced chemical vapor deposition；PECVD）等）形成介電間層122。在一些實施例中，圖案化導電層124的材料包括鋁、鈦、銅、鎳、鎢及/或其合金。可通過電鍍、沉積及/或微影及蝕刻形成圖案化導電層124。應注意的是，圖1A中所示的圖案化導電層124的數目及介電間層122中的介電層的數目僅是示例性例示且本公開並不受限制。在一些替代性實施例中，可依據佈線要求來調整圖案化導電層124的數目及介電間層122中的介電層的數目。
參照圖1B，在內連線結構120上形成介電層130。在一些實施例中，介電層130的材料包括聚醯亞胺、環氧樹脂、丙烯酸樹脂、酚醛樹脂、BCB、PBO或任何其他合適的聚合物系介電材料。可通過合適的製作技術（例如旋轉塗布、CVD、PECVD等）形成介電層130。在一些實施例中，在介電層130中形成多個開口，以暴露出最頂部的圖案化導電層124的一部分。在形成開口之後，在介電層130上形成多個導電墊140。舉例來說，在半導體晶圓110’及內連線結構120上形成導電墊140，以使得內連線結構120位於半導體晶圓110’與導電墊140之間。在一些實施例中，導電墊140的位置對應於介電層130的開口的位置。舉例來說，導電墊140延伸到介電層130的開口中，以在導電墊140與內連線結構120的一部分（即，圖案化導電層124）之間提供電性連接。在一些實施例中，導電墊140是鋁墊、銅墊或其他合適的金屬墊。可基於需求來選擇導電墊140的數目及形狀。
在將導電墊140分佈在介電層130上之後，在介電層130及導電墊140上依序形成鈍化層150與後鈍化層160。在一些實施例中，鈍化層150具有多個接觸開口OP1，且所述多個接觸開口OP1局部地暴露出導電墊140。在一些實施例中，鈍化層150是氧化矽層、氮化矽層、氮氧化矽層或由其他合適的介電材料形成的介電層。如圖1B中所示，後鈍化層160覆蓋鈍化層150且具有多個接觸開口OP2。導電墊140被後鈍化層160的接觸開口OP2局部地暴露出。在一些實施例中，後鈍化層160是聚醯亞胺層、PBO層或由其他合適的聚合物形成的介電層。應注意的是，在一些實施例中，後鈍化層160可為可選的。
參照圖1C，在形成後鈍化層160之後，在後鈍化層160上共形地形成晶種層SL。舉例來說，晶種層SL的至少一部分延伸到後鈍化層160的接觸開口OP2中，以與導電墊140實體接觸。可通過濺鍍製程、物理氣相沉積（physical vapor deposition；PVD）製程等形成晶種層SL。在一些實施例中，晶種層SL由兩個子層（未繪示）構成。第一子層可包含鈦、氮化鈦、鉭、氮化鉭、其他合適的材料或其組合。另一方面，第二子層可包含銅、銅合金或其他合適的材料選擇。
參照圖1D，在晶種層SL上形成圖案化光阻層PR。在一些實施例中，圖案化光阻層PR由光敏感材料製成。在一些實施例中，圖案化光阻層PR具有多個開口OP3，且所述多個開口OP3局部地暴露出導電墊140上方的晶種層SL。舉例來說，開口OP3暴露出位於導電墊140正上方的晶種層SL。
參照圖1E，在被暴露出的晶種層SL上依序沉積第一導電層C1、第二導電層C2及第三導電層C3。舉例來說，將第一導電層C1、第二導電層C2及第三導電層C3填充到圖案化光阻層PR的開口OP3中。在一些實施例中，通過相同的技術形成第一導電層C1、第二導電層C2及第三導電層C3。然而，本公開並不僅限於此。在一些替代性實施例中，可通過不同的技術形成第一導電層C1、第二導電層C2及第三導電層C3。在一些實施例中，通過鍍覆製程形成第一導電層C1、第二導電層C2及第三導電層C3。鍍覆製程是例如電鍍製程、無電鍍覆製程、浸漬鍍覆製程（immersion plating process）等。在一些實施例中，第一導電層C1、第二導電層C2及第三導電層C3的材料不同。舉例來說，第一導電層C1由鋁、鈦、銅、鎢及/或其合金製成。另一方面，第二導電層C2由鎳製成。另外，第三導電層C3由焊料製成。在一些實施例中，第一導電層C1的厚度大於第二導電層C2的厚度及第三導電層C3的厚度。另一方面，第三導電層C3的厚度大於第二導電層C2的厚度。
參照圖1E及圖1F，移除圖案化光阻層PR。可通過蝕刻製程、剝離製程、灰化製程、其組合等移除圖案化光阻層PR。此後，通過使用第一導電層C1、第二導電層C2及第三導電層C3作為硬罩幕來移除未被第一導電層C1、第二導電層C2及第三導電層C3覆蓋的晶種層SL。在一些實施例中，通過蝕刻製程移除晶種層SL的一部分。在移除晶種層SL的一部分之後，剩餘的晶種層SL直接位於第一導電層C1之下。也就是說，晶種層SL夾置在導電墊140與第一導電層C1之間。在一些實施例中，剩餘的晶種層SL、第一導電層C1及第二導電層C2被統稱為導電柱170。
參照圖1F及圖1G，對第三導電層C3執行回焊製程，以將第三導電層C3轉變成導電端子180。也就是說，在導電柱170上形成導電端子180。在一些實施例中，第三導電層C3在回焊製程期間重新塑形（reshape）而形成半球形導電端子180。
參照圖1G及圖1H，將圖1G中所示的結構單體化以得到圖1H中所示的多個半導體晶粒100。在一些實施例中，單體化製程通常涉及使用旋轉刀片及/或雷射光束進行切割。換句話說，單體化製程包括雷射切割製程、機械切割製程、雷射開槽製程（laser grooving process）、其他合適的製程或其組合。舉例來說，可對圖1G中所示的結構執行雷射開槽製程，以在所述結構中形成溝槽（未繪示）。此後，可在溝槽的位置執行機械切割製程，以切割穿過所述結構，從而將半導體晶圓110’劃分成半導體基板110並獲得半導體晶粒100。
如圖1H中所示，半導體晶粒100包括半導體基板110、內連線結構120、介電層130、導電墊140、鈍化層150、後鈍化層160、導電柱170及導電端子180。在一些實施例中，半導體基板110具有前表面FS及與前表面FS相對的後表面RS。內連線結構120設置在半導體基板110的前表面FS上。介電層130、導電墊140、鈍化層150及後鈍化層160依序地設置在內連線結構120上。導電柱170設置在後鈍化層160上且電性連接到導電墊140。導電端子180設置在導電柱170上。
在一些實施例中，半導體晶粒100能夠執行邏輯功能。舉例來說，半導體晶粒100可為中央處理器（Central Process Unit；CPU）晶粒、圖形處理單元（Graphic Process Unit；GPU）晶粒、現場可程式設計閘陣列（Field-Programmable Gate Array；FPGA）等。在一些實施例中，可在封裝結構中利用半導體晶粒100。舉例來說，半導體晶粒100可與其他元件組裝以形成封裝結構。以下將闡述利用半導體晶粒100的封裝結構的製造流程。
圖2A到圖2C是根據本公開一些實施例的封裝結構PKG的製造流程的示意性剖視圖。參照圖2A，提供中介層200。在一些實施例中，中介層200包括多個介電層202、多個導電圖案層204及多個導通孔206。在一些實施例中，介電層202與導電圖案層204交替堆疊。另一方面，導通孔206嵌置在介電層202中。在一些實施例中，導電圖案層204通過導通孔206彼此內連。舉例來說，導通孔206穿透過介電層202以連接導電圖案層204。在一些實施例中，每一導電圖案層204包括用作重佈線配線的多個導電圖案。在一些實施例中，圖2A中所示的最外的導電圖案層204（即，最頂部的導電圖案層204及最底部的導電圖案層204）的導電圖案可被稱為用於球安裝的球下金屬（under-ball metallurgy；UBM）圖案。在一些實施例中，導電圖案層204在水平方向上傳輸訊號而導通孔206在垂直方向上傳輸訊號。
在一些實施例中，介電層202的材料包括聚醯亞胺、環氧樹脂、丙烯酸樹脂、酚醛樹脂、苯並環丁烯（BCB）、聚苯並噁唑（PBO）或任何其他合適的聚合物系介電材料。在一些實施例中，介電層202包含與填料混合的樹脂。可通過合適的製作技術（例如膜疊層（film lamination）、旋轉塗布、化學氣相沉積（CVD）、電漿增強型化學氣相沉積（PECVD）等）形成介電層202。在一些實施例中，導電圖案層204及導通孔206的材料包括鋁、鈦、銅、鎳、鎢或其合金。可通過電鍍、沉積及/或微影及蝕刻形成導電圖案層204及導通孔206。在一些實施例中，導電圖案層204與下伏的導通孔206同時形成。應注意的是，圖2A中所示的介電層202的數目、導電圖案層204的數目及導通孔206的數目僅是出於例示目的且本公開並不僅限於此。在一些替代性實施例中，可依據電路設計形成更少或更多層的介電層202、導電圖案層204及導通孔206。
在一些實施例中，中介層200具有第一表面200a及與第一表面200a相對的第二表面200b。最頂部的導電圖案層204在第一表面200a處被暴露出且最底部的導電圖案層204在第二表面200b處被暴露出。如圖2A中所示，中介層200是重佈線層（redistribution layer；RDL）中介層。然而，本公開並不僅限於此。在一些替代性實施例中，可利用其他類型的中介層（例如矽中介層、有機中介層等）作為中介層200。
如圖2A中所示，將圖1H中的多個半導體晶粒100接合到中介層200的第一表面200a。在一些實施例中，通過導電端子180將半導體晶粒100貼合到中介層200。舉例來說，半導體晶粒100的導電端子180與在中介層200的第一表面200a處被暴露出的最頂部的導電圖案層204實體接觸，以在半導體晶粒100與中介層200之間提供電性連接。在一些實施例中，在將導電端子180貼合到中介層200的最頂部的導電圖案層204之後，執行回焊製程以對導電端子180進行重新塑形。
在一些實施例中，通過覆晶接合（flip-chip bonding）將半導體晶粒100貼合到中介層200。換句話說，將半導體晶粒100放置成使得半導體基板110的後表面RS面朝上。如圖2A中所示，兩個半導體晶粒100接合到中介層200。然而，應注意的是，圖2A中所示的半導體晶粒100的數目僅是示例性例示且本公開並不受限制。在一些替代性實施例中，可依據設計來調整半導體晶粒100的數目。舉例來說，可將單個半導體晶粒100接合到中介層200或者可將多於兩個半導體晶粒100接合到中介層200。此外，如圖2A中所示，兩個相同的半導體晶粒100接合到中介層200。然而，本公開並不僅限於此。在一些替代性實施例中，可將具有不同功能的半導體晶粒接合到中介層200。舉例來說，如上所述，半導體晶粒100能夠執行邏輯功能。因此，在一些替代性實施例中，半導體晶粒100中的一者可由能夠執行儲存功能的另一晶粒代替。舉例來說，半導體晶粒100中的一者可由動態隨機存取記憶體（Dynamic Random Access Memory；DRAM）、電阻式隨機存取記憶體（Resistive Random Access Memory；RRAM）、靜態隨機存取記憶體（Static Random Access Memory；SRAM）等代替。
在一些實施例中，在中介層200上形成底部填充層UF1，以局部地包封半導體晶粒100。舉例來說，底部填充層UF1包繞在半導體晶粒100的導電柱170及導電端子180的周圍。底部填充層UF1還完全覆蓋每一半導體晶粒100的內側壁且局部地覆蓋每一半導體晶粒100的外側壁。舉例來說，底部填充層UF1的位於兩個相鄰的半導體晶粒100之間的部分具有與半導體晶粒100的半導體基板110的後表面RS實質上共面的頂表面T UF1。然而，本公開並不僅限於此。在一些替代性實施例中，底部填充層UF1的頂表面T UF1可位於半導體基板110的後表面RS下方或上方。在一些實施例中，底部填充層UF1的材料是絕緣材料且包括樹脂（例如，環氧樹脂）、填料材料、應力釋放劑（stress release agent；SRA）、黏合促進劑（adhesion promoter）、其他材料或其組合。在一些實施例中，底部填充層UF1是可選的。
參照圖2B，在中介層200上形成包封體300，以包封半導體晶粒100及底部填充層UF1。舉例來說，包封體300在側向上包封半導體晶粒100及底部填充層UF1。如圖2B中所示，包封體300的頂表面T 300與半導體晶粒100的半導體基板110的後表面RS及底部填充層UF1的頂表面T UF1實質上共面。也就是說，包封體300暴露出半導體晶粒100的半導體基板110。在一些實施例中，包封體300是模塑化合物、模塑底部填充劑、樹脂（例如環氧樹脂）等。在一些實施例中，包封體300包含填料。填料可為由二氧化矽、二氧化鋁等製成的顆粒。在一些實施例中，通過模塑製程、注射製程、其組合等形成包封體300。模塑製程包括例如轉移模塑製程、壓縮模塑製程等。
參照圖2C，在中介層200的第二表面200b上形成多個導電端子400。在一些實施例中，導電端子400是焊料球、球柵陣列（ball grid array；BGA）球等。在一些實施例中，導電端子400由具有低電阻率的導電材料（例如Sn、Pb、Ag、Cu、Ni、Bi或其合金）製成。在一些實施例中，導電端子400與在中介層200的第二表面200b處被暴露出的最底部的導電圖案層204實體接觸。
在形成導電端子400之後，對包封體300及中介層200執行單體化製程，以獲得多個封裝結構PKG。在一些實施例中，單體化製程通常涉及使用旋轉刀片及/或雷射光束進行切割。換句話說，單體化製程包括雷射切割製程、機械切割製程、雷射開槽製程、其他合適的製程或其組合。在一些實施例中，由於中介層200呈晶圓形式（wafer form），因此封裝結構PKG被認為是通過晶圓上晶片製程（chip-on-wafer process）形成。
在一些實施例中，可在半導體裝置中利用封裝結構PKG。舉例來說，封裝結構PKG可與其他元件組裝以形成半導體裝置。以下將闡述利用封裝結構PKG的半導體裝置的製造流程。
圖3A到圖3F是根據本公開一些實施例的半導體裝置10的製造流程的示意性剖視圖。參照圖3A，提供基板SUB。在一些實施例中，基板SUB是印刷電路板（printed circuit board；PCB）等。在一些實施例中，基板SUB被稱為電路基板。在一些實施例中，基板SUB包括嵌置在基板SUB中的多個佈線圖案RP。在一些實施例中，佈線圖案RP彼此內連。也就是說，佈線圖案RP彼此電性連接。如圖3A中所示，基板SUB具有第一表面S1及與第一表面S1相對的第二表面S2。在一些實施例中，一些佈線圖案RP在第一表面S1處被暴露出，且一些佈線圖案RP在第二表面S2處被暴露出。
如圖3A中所示，圖2C中的封裝結構PKG接合到基板SUB的第一表面S1。在一些實施例中，封裝結構PKG通過導電端子400貼合到基板SUB。舉例來說，封裝結構PKG的導電端子400與在基板SUB的第一表面S1處被暴露出的佈線圖案RP實體接觸，以在封裝結構PKG與基板SUB之間提供電性連接。在一些實施例中，在將導電端子400貼合到基板SUB的佈線圖案RP之後，可執行回焊製程以對導電端子400進行重新塑形。
在一些實施例中，在封裝結構PKG與基板SUB的第一表面S1之間形成底部填充層UF2。舉例來說，底部填充層UF2包繞在封裝結構PKG的最底部的導電圖案層204及導電端子400的周圍。在一些實施例中，底部填充層UF2是用來保護這些元件。在一些實施例中，底部填充層UF2進一步覆蓋封裝結構PKG的每一側壁的一部分。在一些實施例中，底部填充層UF2的材料是絕緣材料且包括樹脂（例如，環氧樹脂）、填料材料、應力釋放劑（SRA）、黏合促進劑、其他材料或其組合。在一些實施例中，底部填充層UF2是可選的。
參照圖3B，在封裝結構PKG上形成熱介面材料（thermal interface material；TIM）層500。TIM層500包含具有良好熱導率（thermal conductivity；Tk）的聚合物，且所述熱導率可介於約3瓦特/公尺·克耳文（Watts per Meter Kelvin，W/m·K）到約5 W/m·K之間。在一些實施例中，TIM層500還包含分散在聚合物中的導熱填料。導熱填料可將TIM層500的有效Tk增大到介於約10 W/m·K到約50 W/m·K之間或高於50 W/m·K。導熱填料的適用材料包括氧化鋁、氮化硼、氮化鋁、鋁、銅、銀、銦、其組合等。在一些替代性實施例中，TIM層500包含其他材料，例如包含銀、銦膏的金屬系材料或焊料系材料等。TIM層500可呈液體形式或者可為乾膜（dry film）。當TIM層500呈液體形式時，TIM層500被分配/施加（dispensed/applied）到封裝結構PKG上。當TIM層500是乾膜時，TIM層500被黏貼到封裝結構PKG上。
如圖3B中所示，TIM層500與半導體晶粒100、底部填充層UF1及包封體300實體接觸。應注意的是，儘管TIM層500被示出為在底部填充層UF1及兩個半導體晶粒100上延伸的連續層，然而本公開並不僅限於此。在一些替代性實施例中，TIM層500可為不連續層。舉例來說，TIM層500的不連續圖案可分別覆蓋半導體晶粒100，且空氣隙直接存在位於半導體晶粒100之間的底部填充層UF1之上。在一些實施例中，空氣隙能夠進一步減少半導體晶粒100之間的側向熱相互作用。
如圖3B中所示，在基板SUB的第一表面S1上形成黏合層600。舉例來說，沿著基板SUB的第一表面S1的邊緣形成黏合層600，以環繞/包圍封裝結構PKG及底部填充層UF2。在一些實施例中，黏合層600局部地覆蓋基板SUB的第一表面S1。舉例來說，封裝結構PKG及底部填充層UF2在實體上與黏合層600分離。如上所述，黏合層600沿著基板SUB的第一表面S1的邊緣形成，因此黏合層600的形狀取決於基板SUB的形狀。舉例來說，當基板SUB呈晶圓形式（即，具有圓形俯視圖）時，黏合層600在俯視圖中呈現圓形環形狀。當基板SUB呈面板形式（即，具有矩形或方形俯視圖）時，黏合層在俯視圖中呈現矩形環形狀或方形環形狀。在一些實施例中，黏合層600通過分配、旋轉塗布等施加到基板SUB上。
在一些實施例中，黏合層600的材料不同於TIM層500的材料。舉例來說，黏合層600具有比TIM層500好的黏合能力及比TIM層500低的熱導率。在一些實施例中，黏合層600具有低於約0.5 W/m·K的熱導率。在一些實施例中，黏合層600包含環氧系材料。然而，本公開並不僅限於此。在一些替代性實施例中，可利用具有黏合性質的其他聚合物材料作為黏合層600。
參照圖3C及圖3D，提供蓋結構LS。在一些實施例中，蓋結構LS包括第一散熱器700及第二散熱器800，且第一散熱器700連接到第二散熱器800。舉例來說，通過組裝第一散熱器700與第二散熱器800來形成蓋結構LS。換句話說，將第一散熱器700嚙合（engaged）到第二散熱器800以形成蓋結構LS。在一些實施例中，第一散熱器700在透視圖中是輪緣結構（rim structure）（在圖4中繪示），且第二散熱器800在透視圖中是帽結構（hat structure）（在圖4中繪示）。
在一些實施例中，第一散熱器700的材料不同於第二散熱器800的材料。舉例來說，第一散熱器700的材料包括銅-鎢合金、合金42（alloy 42；具有42%的鎳的鎳-鐵合金）等。另一方面，第二散熱器800的材料包括銅、銀金剛石（silver diamond）、銅-鉬合金（50%:50%或40%:60%）、銅-鎢合金等。應注意的是，儘管銅-鎢合金是第一散熱器700與第二散熱器800二者的重複材料，然而第一散熱器700與第二散熱器800不可同時使用銅-鎢合金作為其材料。在一些實施例中，當第一散熱器700的材料是銅-鎢合金時，第二散熱器800的材料是銅。另一方面，當第一散熱器700的材料是合金42時，第二散熱器800的材料可選自銀金剛石、銅-鉬合金（50%:50%或40%:60%）及銅-鎢合金。
在一些實施例中，第一散熱器700的熱膨脹係數（coefficient of thermal expansion；CTE）及楊氏模量分別不同於第二散熱器800的CTE及楊氏模量。在一些實施例中，第一散熱器700的CTE介於從約4.35 ppm/℃到約10.5 ppm/℃的範圍內，且第二散熱器800的CTE介於從約7.2 ppm/℃到約17 ppm/℃的範圍內。另一方面，第一散熱器700的楊氏模量介於從約145 GPa到約330 GPa的範圍內，且第二散熱器800的楊氏模量介於從約110 GPa到約330 GPa的範圍內。在一些實施例中，當第一散熱器700的材料是銅-鎢合金或合金42時，第一散熱器700的CTE分別為10.5 ppm/℃或4.35 ppm/℃且第一散熱器700的楊氏模量分別為330 GPa或145 GPa。在一些實施例中，當第二散熱器800的材料是銅、銀金剛石、銅-鉬合金（50%:50%）、銅-鉬合金（40%:60%）或銅-鎢合金時，第二散熱器800的CTE分別為17 ppm/℃、7.2 ppm/℃、12.1 ppm/℃、10.5 ppm/℃或10.5 ppm/℃，且第二散熱器800的楊氏模量分別為110 GPa、275 GPa、120 GPa、170 GPa或330 GPa。在一些實施例中，第二散熱器800的CTE對第一散熱器700的CTE的比率介於從約1:0.36到約1:0.62的範圍內。在一些實施例中，第二散熱器800的楊氏模量對第一散熱器700的楊氏模量的比率介於從約1:0.44到約1:3的範圍內。
在一些實施例中，第一散熱器700包括本體部702及從本體部702的頂表面凹陷的多個凹槽704。如圖3C的剖視圖中所示，本體部702呈現L形且凹槽704形成在L形基部（base）上。在一些實施例中，每一凹槽704在俯視圖中呈現環形狀。換句話說，凹槽704在俯視圖中是同心環。在一些實施例中，通過蝕刻、切割、鑽孔等移除本體部702的一部分來形成凹槽704。在一些實施例中，第二散熱器800包括本體部802及從本體部802的底表面突出的多個突出部804。如圖3C中所示，本體部802呈現倒置的U形且突出部804形成在倒置的U形的腿部（leg）上。在一些實施例中，第二散熱器800的突出部804與本體部802一體成形地形成（integrally formed）。舉例來說，可通過蝕刻、切割、鑽孔等移除本體部802的一部分來形成突出部804。在一些實施例中，每一突出部804在仰視圖中呈現環形狀。換句話說，突出部804在仰視圖中是同心環。在一些實施例中，通過將第二散熱器800的突出部804嚙合到第一散熱器700的凹槽704來組裝第一散熱器700與第二散熱器800，如圖3C中所示。以下將結合圖3D闡述蓋結構LS的尺寸。
參照圖3D，蓋結構LS具有介於從約3.45 mm到約4.0 mm的範圍內的高度H LS。在一些實施例中，第一散熱器700具有介於從約0.75 mm到約2.45 mm的範圍內的最小高度H 700。同時，第二散熱器800具有介於從約1 mm到約2.7 mm的範圍內的最大高度H 800。在一些實施例中，每一凹槽704的深度D 704介於大於0 μm且小於1500 μm的範圍內。另一方面，每一凹槽704的寬度W 704介於大於0 μm且小於1000 μm的範圍內。如圖3D中所示，第一散熱器700的每一凹槽704具有實質上相同的深度D 704。另外，第一散熱器700的每一凹槽704可具有實質上相同的寬度W 704。在一些實施例中，兩個相鄰的凹槽704之間的節距P 704（即，所述兩個相鄰的凹槽704的中心之間的距離）介於大於0 μm且小於2500 μm的範圍內。在一些實施例中，每一突出部804的高度H 804介於大於0 μm且小於1500 μm的範圍內。另一方面，每一突出部804的寬度W 804介於大於0 μm且小於1000 μm的範圍內。如圖3D中所示，第二散熱器800的每一突出部804具有實質上相同的高度H 804。另外，第二散熱器800的每一突出部804可具有實質上相同的寬度W 804。在一些實施例中，兩個相鄰的突出部804之間的節距P 804（即，所述兩個相鄰的突出部804的中心之間的距離）介於大於0 μm且小於2500 μm的範圍內。
在一些實施例中，第一散熱器700的凹槽704與第二散熱器800的對應的突出部804完美嵌合（perfet fit）。換句話說，第二散熱器800的每一突出部804的寬度W 804與第一散熱器700的對應的凹槽704的寬度W 704實質上相同，且第二散熱器800的每一突出部804的高度H 804與第一散熱器700的對應的凹槽704的深度D 704實質上相同。也就是說，第二散熱器800的每一突出部804的形狀與第一散熱器700的對應的凹槽704的形狀實質上相同。這樣一來，第二散熱器800的突出部804在不存在任何黏合材料的情況下牢固地嵌入到第一散熱器700的凹槽704中。舉例來說，第二散熱器800的突出部804被第一散熱器700的本體部702包繞且被本體部702牢固地固定住。換句話說，第一散熱器700與第二散熱器800實體接觸。這樣一來，蓋結構LS被認為具有用於組裝的防呆設計（fool-proof design）。
應注意的是，在一些替代性實施例中，第二散熱器800的突出部804與第一散熱器700的凹槽704可能不會完美嵌合。舉例來說，在一些替代性實施例中，第二散熱器800的每一突出部804的寬度W 804與第一散熱器700的對應的凹槽704的寬度W 704實質上相同，但第二散熱器800的每一突出部804的高度H 804不同於第一散熱器700的對應的凹槽704的深度D 704。儘管突出部804的高度H 804不同於凹槽704的深度D 704，然而由於寬度相同（即，突出部804的寬度W 804與凹槽704的寬度W 704實質上相同），突出部804仍可在不存在任何黏合材料的情況下牢固地嚙合到凹槽704。
如上所述，第一散熱器700在剖視圖中呈現L形。因此，第一散熱器700具有第一內側壁ISW1 700及第二內側壁ISW2 700，如圖3D中所示。同時，第一散熱器700具有與第一內側壁ISW1 700及第二內側壁ISW2 700相對的一個外側壁OSW 700。在一些實施例中，第二散熱器800具有內側壁ISW 800及與內側壁ISW 800相對的外側壁OSW 800。如圖3D中所示，第一散熱器700的第一內側壁ISW1 700與第二散熱器800的內側壁ISW 800具有偏置量（offset）。舉例來說，在第一散熱器700的第一內側壁ISW1 700與第二散熱器800的內側壁ISW 800之間具有約200 μm到約500 μm的距離D1。如圖3D中所示，第二散熱器800的外側壁OSW 800與第一散熱器700的第二內側壁ISW2 700間隔開。舉例來說，在第二散熱器800的外側壁OSW 800與第一散熱器700的第二內側壁ISW2 700之間具有約200 μm到約500 μm的距離D2。
參照圖3E，將圖3D中所示的蓋結構LS設置在基板SUB及封裝結構PKG上，使得封裝結構PKG位於蓋結構LS與基板SUB之間。在一些實施例中，蓋結構LS通過TIM層500及黏合層600貼合到基板SUB及封裝結構PKG。舉例來說，蓋結構LS被放置在基板SUB及封裝結構PKG上且被按壓抵靠TIM層500及黏合層600，進而使得第一散熱器700通過黏合層600貼合到基板SUB且使得第二散熱器800通過TIM層500貼合到封裝結構PKG。如圖3E中所示，第一散熱器700環繞封裝結構PKG及底部填充層UF2。在一些實施例中，第一散熱器700在空間上與封裝結構PKG及底部填充層UF2隔開。在一些實施例中，第二散熱器800設置在封裝結構PKG上且在空間上與基板SUB隔開。
如圖3E中所示，第一散熱器700的側壁與黏合層600的側壁對齊。然而，本公開並不僅限於此。在一些替代性實施例中，依據在圖3B中所示的步驟中施加的黏合層600的量而定，在蓋結構LS的貼合製程期間黏合層600可能會溢流出第一散熱器700的側壁或者可能不足以流動到第一散熱器700的側壁。也就是說，在一些替代性實施例中，第一散熱器700的側壁不與黏合層600的側壁對齊。相似地，如圖3E中所示，封裝結構PKG的側壁與TIM層500的側壁對齊。然而，本公開並不僅限於此。在一些替代性實施例中，依據在圖3B中所示的步驟中施加的TIM層500的量而定，在蓋結構LS的貼合製程期間TIM層500可能會溢流出封裝結構PKG的側壁或者可能不足以流動到封裝結構PKG的側壁。也就是說，在一些替代性實施例中，封裝結構PKG的側壁不與TIM層500的側壁對齊。
參照圖3F，在基板SUB的第二表面S2上形成多個導電端子900，以獲得半導體裝置10。在一些實施例中，導電端子900是焊料球、球柵陣列（BGA）球等。在一些實施例中，導電端子900由具有低電阻率的導電材料（例如Sn、Pb、Ag、Cu、Ni、Bi或其合金）製成。在一些實施例中，導電端子900與在基板SUB的第二表面S2處被暴露出的佈線圖案RP實體接觸。
如圖3F中所示，第二散熱器800的頂表面T 800位於比第一散熱器700的頂表面T 700的水平高度高的水平高度處。然而，應理解的是，圖3F僅示出半導體裝置10的一個剖視圖而並不代表整個第一散熱器700的形狀。以下將結合圖3F、圖4及圖5論述第一散熱器700的形狀。
圖4是圖3F中的半導體裝置10的示意性透視圖。圖5是圖4中的半導體裝置10的示意性剖視圖。請注意，圖3F中所示的半導體裝置10的剖視圖是沿著圖4中的線A-A’截取，且圖5中所示的半導體裝置10的剖視圖是沿著圖4中的線B-B’截取。參照圖3F、圖4及圖5，第一散熱器700具有多個凹口（notch）N。在一些實施例中，凹口N位於半導體裝置10的邊緣的中間部分處。換句話說，第一散熱器700在半導體裝置10的四個角落處的高度大於第一散熱器700在半導體裝置10的邊緣的中間部分處的高度。舉例來說，如圖3F中所示，在半導體裝置10的邊緣的中間部分處，第二散熱器800的頂表面T 800位於比第一散熱器700的頂表面T 700的水平高度高的水平高度處。另一方面，如圖5中所示，在半導體裝置10的角落處，第二散熱器800的頂表面T 800與第一散熱器700的頂表面T 700實質上位於相同的水平高度處。
在一些實施例中，蓋結構LS提供散熱的作用。換句話說，在半導體晶粒100的操作期間產生的熱量可通過由蓋結構LS創建的路徑耗散。在一些實施例中，在半導體裝置10的製造流程期間，尤其是在高溫熱製程期間，由於兩種不同材料之間的CTE失配（mismatch），半導體裝置10的元件之間可能會發生分層（delamination）。然而，如上所述，蓋結構LS包括具有不同CTE及不同楊氏模量的第一散熱器700與第二散熱器800。通過採用具有不同CTE及不同楊氏模量的第一散熱器700與第二散熱器800，可充分減小或補償在熱製程期間施用的應力。這樣一來，可充分消除半導體裝置10內的元件之間的分層。
圖6是根據本公開一些替代性實施例的半導體裝置20的示意性剖視圖。參照圖6，圖6中的半導體裝置20相似於圖3F中的半導體裝置10，因此相似的元件由相同的附圖標號表示且在本文中省略其詳細說明。然而，圖3F中的蓋結構LS被圖6中的蓋結構LS1代替。在一些實施例中，蓋結構LS1包括第一散熱器700a及第二散熱器800a。圖6中的第一散熱器700a及第二散熱器800a分別相似於圖3D中的第一散熱器700及第二散熱器800，因此在本文中省略其詳細說明。然而，第一散熱器700a包括具有不同深度D 704a的多個凹槽704a。另外，第二散熱器800a包括具有不同高度H 804a的多個突出部804a。
如圖6的剖視圖中所示，本體部702呈現L形且凹槽704a形成在L形基部上。在一些實施例中，每一凹槽704a在俯視圖中呈現環形狀。換句話說，凹槽704a在俯視圖中是同心環。在一些實施例中，通過蝕刻、切割、鑽孔等移除本體部702的一部分來形成凹槽704a。如圖6中所示，本體部802呈現倒置的U形且突出部804a形成在倒置的U形的腿部上。在一些實施例中，第二散熱器800的突出部804a與本體部802一體成形地形成。舉例來說，可通過蝕刻、切割、鑽孔等移除本體部802的一部分來形成突出部804a。在一些實施例中，每一突出部804a在仰視圖中呈現環形狀。換句話說，突出部804a在仰視圖中是同心環。
參照圖6，蓋結構LS1具有介於從約3.45 mm到約5.0 mm的範圍內的高度H LS1。在一些實施例中，第一散熱器700a具有介於從約0.75 mm到約2.45 mm的範圍內的最小高度H 700a。同時，第二散熱器800a具有介於從約1 mm到約2.7 mm的範圍內的最大高度H 800a。如上所述，凹槽704a具有不同的深度D 704a。這些凹槽704a的深度D 704a可介於大於0 μm且小於1500 μm的範圍內。另一方面，每一凹槽704a的寬度W 704a介於大於0 μm且小於1000 μm的範圍內。如圖6中所示，第一散熱器700a的每一凹槽704a具有實質上相同的寬度W 704a。在一些實施例中，兩個相鄰的凹槽704a之間的節距P 704a（即，所述兩個相鄰的凹槽704a的中心之間的距離）介於大於0 μm且小於2500 μm的範圍內。如上所述，突出部804a具有不同的高度H 804a。這些突出部804a的高度H 804a可介於大於0 μm且小於1500 μm的範圍內。另一方面，每一突出部804a的寬度W 804a介於大於0 μm且小於1000 μm的範圍內。如圖6中所示，第二散熱器800a的每一突出部804a具有實質上相同的寬度W 804a。在一些實施例中，兩個相鄰的突出部804a之間的節距P 804a（即，所述兩個相鄰的突出部804a的中心之間的距離）介於大於0 μm且小於2500 μm的範圍內。
在一些實施例中，第一散熱器700a的凹槽704a與第二散熱器800a的對應的突出部804a完美嵌合。換句話說，第二散熱器800a的每一突出部804a的寬度W 804a與第一散熱器700a的對應的凹槽704a的寬度W 704a實質上相同，且第二散熱器800a的每一突出部804a的高度H 804a與第一散熱器700a的對應的凹槽704a的深度D 704a實質上相同。也就是說，第二散熱器800a的每一突出部804a的形狀與第一散熱器700a的對應的凹槽704a的形狀實質上相同。這樣一來，第二散熱器800a的突出部804a在不存在任何黏合材料的情況下牢固地嵌入到第一散熱器700a的凹槽704a中。舉例來說，第二散熱器800a的突出部804a被第一散熱器700a的本體部702包繞且被本體部702牢固地固定住。換句話說，第一散熱器700a與第二散熱器800a實體接觸。這樣一來，蓋結構LS1被認為具有用於組裝的防呆設計。
應注意的是，在一些替代性實施例中，第二散熱器800a的突出部804a與第一散熱器700a的凹槽704a可能不會完美嵌合。舉例來說，在一些替代性實施例中，第二散熱器800a的每一突出部804a的寬度W 804a與第一散熱器700a的對應的凹槽704a的寬度W 704a實質上相同，但第二散熱器800a的每一突出部804a的高度H 804a不同於第一散熱器700a的對應的凹槽704a的深度D 704a。儘管突出部804a的高度H 804a不同於凹槽704a的深度D 704a，然而由於寬度相同（即，突出部804a的寬度W 804a與凹槽704a的寬度W 704a實質上相同），突出部804a仍可在不存在任何黏合材料的情況下牢固地嚙合到凹槽704a中。
如上所述，第一散熱器700a在剖視圖中呈現L形。因此，第一散熱器700a具有第一內側壁ISW1 700a及第二內側壁ISW2 700a，如圖6中所示。同時，第一散熱器700a具有與第一內側壁ISW1 700a及第二內側壁ISW2 700a相對的一個外側壁OSW 700a。在一些實施例中，第二散熱器800a具有內側壁ISW 800a及與內側壁ISW 800a相對的外側壁OSW 800a。如圖6中所示，第一散熱器700a的第一內側壁ISW1 700a與第二散熱器800a的內側壁ISW 800a具有偏置量。舉例來說，在第一散熱器700a的第一內側壁ISW1 700a與第二散熱器800a的內側壁ISW 800a之間具有約200 μm到約500 μm的距離D1。如圖6中所示，第二散熱器800a的外側壁OSW 800a與第一散熱器700a的第二內側壁ISW2 700a間隔開。舉例來說，在第二散熱器800a的外側壁OSW 800a與第一散熱器700a的第二內側壁ISW2 700a之間具有約200 μm到約500 μm的距離D2。
如圖6中所示，距第二散熱器800a的內側壁ISW 800a及外側壁OSW 800a較近的突出部804a的高度H 804a大於距第二散熱器800a的內側壁ISW 800a及外側壁OSW 800a較遠的突出部804a的高度H 804a。換句話說，突出部804a的高度H 804a朝第二散熱器800a的內側壁ISW 800a及外側壁OSW 800a逐漸增大。然而，本公開並不僅限於此。在一些實施例中，突出部804a的高度H 804a可朝第二散熱器800a的內側壁ISW 800a及外側壁OSW 800a逐漸減小。
如圖6的剖視圖中所示，在半導體裝置20中，第二散熱器800a的頂表面T 800a位於比第一散熱器700a的頂表面T 700a的水平高度高的水平高度處。然而，與半導體裝置10的剖視圖相似，在半導體裝置20的一些其他剖視圖中，第二散熱器800a的頂表面T 800a與第一散熱器700a的頂表面T 700a實質上位於相同的水平高度處。
在一些實施例中，蓋結構LS1提供散熱的作用。換句話說，在半導體晶粒100的操作期間產生的熱量可通過由蓋結構LS1創建的路徑耗散。在一些實施例中，在半導體裝置20的製造流程期間，尤其是在高溫熱製程期間，由於兩種不同材料之間的CTE失配，半導體裝置20的元件之間可能會發生分層。然而，如上所述，蓋結構LS1包括具有不同CTE及不同楊氏模量的第一散熱器700a與第二散熱器800a。通過採用具有不同CTE及不同楊氏模量的第一散熱器700a與第二散熱器800a，可充分減小或補償在熱製程期間施用的應力。這樣一來，可充分消除半導體裝置20內的元件之間的分層。
圖7是根據本公開一些替代性實施例的半導體裝置30的示意性剖視圖。參照圖7，圖7中的半導體裝置30相似於圖3F中的半導體裝置10，因此相似的元件由相同的附圖標號表示且在本文中省略其詳細說明。然而，圖3F中的蓋結構LS被圖7中的蓋結構LS2代替。在一些實施例中，蓋結構LS2包括第一散熱器700b及第二散熱器800b。在一些實施例中，圖7中的第一散熱器700b的材料及第二散熱器800b的材料分別相似於圖3C中的第一散熱器700的材料及第二散熱器800的材料，因此在本文中省略其詳細說明。
在一些實施例中，第一散熱器700b包括本體部702及從本體部702的頂表面突出的多個突出部706。如圖7的剖視圖中所示，本體部702呈現L形且突出部706形成在L形基部上。在一些實施例中，每一突出部706在俯視圖中呈現環形狀。換句話說，突出部706在俯視圖中是同心環。在一些實施例中，第一散熱器700b的突出部706與本體部702一體成形地形成。舉例來說，可通過蝕刻、切割、鑽孔等移除本體部702的一部分來形成突出部706。在一些實施例中，第二散熱器800b包括本體部802及從本體部802的底表面凹陷的多個凹槽806。如圖7的剖視圖中所示，本體部802呈現倒置的U形且凹槽806形成在倒置的U形的腿部上。在一些實施例中，每一凹槽806在仰視圖中呈現環形狀。換句話說，凹槽806在仰視圖中是同心環。在一些實施例中，通過蝕刻、切割、鑽孔等移除本體部802的一部分來形成凹槽806。在一些實施例中，通過將第一散熱器700b的突出部706嚙合到第二散熱器800b的凹槽806來組裝第一散熱器700b與第二散熱器800b，如圖7中所示。
在一些實施例中，蓋結構LS2具有介於從約3.45 mm到約5.0 mm的範圍內的高度H LS2。在一些實施例中，第一散熱器700b具有介於從約0.75 mm到約2.45 mm的範圍內的最小高度H 700b。同時，第二散熱器800b具有介於從約1 mm到約2.7 mm的範圍內的最大高度H 800b。在一些實施例中，每一突出部706的高度H 706介於大於0 μm且小於1500 μm的範圍內。另一方面，每一突出部706的寬度W 706介於大於0 μm且小於1000 μm的範圍內。如圖7中所示，第一散熱器700b的每一突出部706具有實質上相同的高度H 706。另外，第一散熱器700b的每一突出部706可具有實質上相同的寬度W 706。在一些實施例中，兩個相鄰的突出部706之間的節距P 706（即，所述兩個相鄰的突出部706的中心之間的距離）介於大於0 μm且小於2500 μm的範圍內。在一些實施例中，每一凹槽806的深度D 806介於大於0 μm且小於1500 μm的範圍內。另一方面，每一凹槽806的寬度W 806介於大於0 μm且小於1000 μm的範圍內。如圖7中所示，第二散熱器800b的每一凹槽806具有實質上相同的深度D 806。另外，第二散熱器800b的每一凹槽806可具有實質上相同的寬度W 806。在一些實施例中，兩個相鄰的凹槽806之間的節距P 806（即，所述兩個相鄰的凹槽806的中心之間的距離）介於大於0 μm且小於2500 μm的範圍內。
在一些實施例中，第一散熱器700b的突出部706與第二散熱器800b的對應的凹槽806完美嵌合。換句話說，第一散熱器700b的每一突出部706的寬度W 706與第二散熱器800b的對應的凹槽806的寬度W 806實質上相同，且第一散熱器700b的每一突出部706的高度H 706與第二散熱器800b的對應的凹槽806的深度D 806實質上相同。也就是說，第一散熱器700b的每一突出部706的形狀與第二散熱器800b的對應的凹槽806的形狀實質上相同。這樣一來，第一散熱器700b的突出部706在不存在任何黏合材料的情況下牢固地嵌入到第二散熱器800b的凹槽806中。舉例來說，第一散熱器700b的突出部706被第二散熱器800b的本體部802包繞且被本體部802牢固地固定住。換句話說，第一散熱器700b與第二散熱器800b實體接觸。這樣一來，蓋結構LS2被認為具有用於組裝的防呆設計。
應注意的是，在一些替代性實施例中，第一散熱器700b的突出部706與第二散熱器800b的凹槽806可能不會完美嵌合。舉例來說，在一些替代性實施例中，第一散熱器700b的每一突出部706的寬度W 706與第二散熱器800b的對應的凹槽806的寬度W 806實質上相同，但第一散熱器700b的每一突出部706的高度H 706不同於第二散熱器800b的對應的凹槽806的深度D 806。儘管突出部706的高度H 706不同於凹槽806的深度D 806，然而由於寬度相同（即，突出部706的寬度W 706與凹槽806的寬度W 806實質上相同），突出部706仍可在不存在任何黏合材料的情況下牢固地嚙合到凹槽806。
如上所述，第一散熱器700b在剖視圖中呈現L形。因此，第一散熱器700b具有第一內側壁ISW1 700b及第二內側壁ISW2 700b，如圖7中所示。同時，第一散熱器700b具有與第一內側壁ISW1 700b及第二內側壁ISW2 700b相對的一個外側壁OSW 700b。在一些實施例中，第二散熱器800b具有內側壁ISW 800b及與內側壁ISW 800b相對的外側壁OSW 800b。如圖7中所示，第一散熱器700b的第一內側壁ISW1 700b與第二散熱器800b的內側壁ISW 800b具有偏置量。舉例來說，在第一散熱器700b的第一內側壁ISW1 700b與第二散熱器800b的內側壁ISW 800b之間具有約200 μm到約500 μm的距離D1。如圖7中所示，第二散熱器800b的外側壁OSW 800b與第一散熱器700b的第二內側壁ISW2 700b間隔開。舉例來說，在第二散熱器800b的外側壁OSW 800b與第一散熱器700b的第二內側壁ISW2 700b之間具有約200 μm到約500 μm的距離D2。
如圖7的剖視圖中所示，在半導體裝置30中，第二散熱器800b的頂表面T 800b位於比第一散熱器700b的頂表面T 700b的水平高度高的水平高度處。然而，與半導體裝置10的剖視圖相似，在半導體裝置30的一些其他剖視圖中，第二散熱器800b的頂表面T 800b與第一散熱器700b的頂表面T 700b實質上位於相同的水平高度處。
在一些實施例中，蓋結構LS2提供散熱的作用。換句話說，在半導體晶粒100的操作期間產生的熱量可通過由蓋結構LS2創建的路徑耗散。在一些實施例中，在半導體裝置30的製造流程期間，尤其是在高溫熱製程期間，由於兩種不同材料之間的CTE失配，半導體裝置30的元件之間可能會發生分層。然而，如上所述，蓋結構LS2包括具有不同CTE及不同楊氏模量的第一散熱器700b與第二散熱器800b。通過採用具有不同CTE及不同楊氏模量的第一散熱器700b與第二散熱器800b，可充分減小或補償在熱製程期間施用的應力。這樣一來，可充分消除半導體裝置30內的元件之間的分層。
圖8是根據本公開一些替代性實施例的半導體裝置40的示意性剖視圖。參照圖8，圖8中的半導體裝置40相似於圖7中的半導體裝置30，因此相似的元件由相同的附圖標號表示且在本文中省略其詳細說明。然而，圖7中的蓋結構LS2被圖8中的蓋結構LS3代替。在一些實施例中，蓋結構LS3包括第一散熱器700c及第二散熱器800c。圖8中的第一散熱器700c及第二散熱器800c分別相似於圖7中的第一散熱器700b及第二散熱器800b，因此在本文中省略其詳細說明。然而，第一散熱器700c包括具有不同高度H 706a的多個突出部706a。另外，第二散熱器800c包括具有不同深度D 806a的多個凹槽806a。
如圖8的剖視圖中所示，本體部702呈現L形且突出部706a形成在L形基部上。在一些實施例中，每一突出部706a在俯視圖中呈現環形狀。換句話說，突出部706a在俯視圖中是同心環。在一些實施例中，第一散熱器700c的突出部706a與本體部702一體成形地形成。舉例來說，可通過蝕刻、切割、鑽孔等移除本體部702的一部分來形成突出部706a。如圖8的剖視圖中所示，本體部802呈現倒置的U形且凹槽806a形成在倒置的U形的腿部上。在一些實施例中，每一凹槽806a在仰視圖中呈現環形狀。換句話說，凹槽806a在仰視圖中是同心環。在一些實施例中，通過蝕刻、切割、鑽孔等移除本體部802的一部分來形成凹槽806a。
參照圖8，蓋結構LS3具有介於從約3.45 mm到約5.0 mm的範圍內的高度H LS3。在一些實施例中，第一散熱器700c具有介於從約0.75 mm到約2.45 mm的範圍內的最小高度H 700c。同時，第二散熱器800c具有介於從約1 mm到約2.7 mm的範圍內的最大高度H 800c。如上所述，突出部706a具有不同的高度H 706a。這些突出部706的高度H 706a可介於大於0 μm且小於1500 μm的範圍內。另一方面，每一突出部706a的寬度W 706a介於大於0 μm且小於1000 μm的範圍內。如圖8中所示，第一散熱器700c的每一突出部706a具有實質上相同的寬度W 706a。在一些實施例中，兩個相鄰的突出部706a之間的節距P 706a（即，所述兩個相鄰的突出部706a的中心之間的距離）介於大於0 μm且小於2500 μm的範圍內。如上所述，凹槽806a具有不同的深度D 806a。這些凹槽806a的深度D 806a可介於大於0 μm且小於1500 μm的範圍內。另一方面，每一凹槽806a的寬度W 806a介於大於0 μm且小於1000 μm的範圍內。如圖8中所示，第二散熱器800c的每一凹槽806a具有實質上相同的寬度W 806a。在一些實施例中，兩個相鄰的凹槽806a之間的節距P 806a（即，所述兩個相鄰的凹槽806a的中心之間的距離）介於大於0 μm且小於2500 μm的範圍內。
在一些實施例中，第一散熱器700c的突出部706a與第二散熱器800c的對應的凹槽806a完美嵌合。換句話說，第一散熱器700c的每一突出部706a的寬度W 706a與第二散熱器800c的對應的凹槽806a的寬度W 806a實質上相同，且第一散熱器700c的每一突出部706a的高度H 706a與第二散熱器800c的對應的凹槽806a的深度D 806a實質上相同。也就是說，第一散熱器700c的每一突出部706a的形狀與第二散熱器800c的對應的凹槽806a的形狀實質上相同。這樣一來，第一散熱器700c的突出部706a在不存在任何黏合材料的情況下牢固地嵌入到第二散熱器800c的凹槽806a中。舉例來說，第一散熱器700c的突出部706a被第二散熱器800c的本體部802包繞且被本體部802牢固地固定住。換句話說，第一散熱器700c與第二散熱器800c實體接觸。這樣一來，蓋結構LS3被認為具有用於組裝的防呆設計。
應注意的是，在一些替代性實施例中，第一散熱器700c的突出部706a與第二散熱器800c的凹槽806a可能不會完全嵌合。舉例來說，在一些替代性實施例中，第一散熱器700c的每一突出部706a的寬度W 706a與第二散熱器800c的對應的凹槽806a的寬度W 806a實質上相同，但第一散熱器700c的每一突出部706a的高度H 706a不同於第二散熱器800c的對應的凹槽806a的深度D 806a。儘管突出部706a的高度H 706a不同於凹槽806a的深度D 806a，然而由於寬度相同（即，突出部706a的寬度W 706a與凹槽806a的寬度W 806a實質上相同），突出部706a仍可在不存在任何黏合材料的情況下牢固地嚙合到凹槽806a。
如上所述，第一散熱器700c在剖視圖中呈現L形。因此，第一散熱器700c具有第一內側壁ISW1 700c及第二內側壁ISW2 700c，如圖8中所示。同時，第一散熱器700c具有與第一內側壁ISW1 700c及第二內側壁ISW2 700c相對的一個外側壁OSW 700c。在一些實施例中，第二散熱器800c具有內側壁ISW 800c及與內側壁ISW 800c相對的外側壁OSW 800c。如圖8中所示，第一散熱器700c的第一內側壁ISW1 700c與第二散熱器800c的內側壁ISW 800c具有偏置量。舉例來說，在第一散熱器700c的第一內側壁ISW1 700c與第二散熱器800c的內側壁ISW 800c之間具有約200 μm到約500 μm的距離D1。如圖8中所示，第二散熱器800c的外側壁OSW 800c與第一散熱器700c的第二內側壁ISW2 700c間隔開。舉例來說，在第二散熱器800c的外側壁OSW 800c與第一散熱器700c的第二內側壁ISW2 700c之間具有約200 μm到約500 μm的距離D2。
如圖8中所示，距第二散熱器800c的內側壁ISW 800c及外側壁OSW 800c較近的突出部706a的高度H 706a大於距第二散熱器800c的內側壁ISW 800c及外側壁OSW 800c較遠的突出部706a的高度H 706a。換句話說，突出部706a的高度H 706a朝第二散熱器800c的內側壁ISW 800c及外側壁OSW 800c逐漸增大。然而，本公開並不僅限於此。在一些實施例中，突出部706a的高度H 706a可朝第二散熱器800c的內側壁ISW 800c及外側壁OSW 800c逐漸減小。
如圖8的剖視圖中所示，在半導體裝置40中，第二散熱器800c的頂表面T 800c位於比第一散熱器700c的頂表面T 700c的水平高度高的水平高度處。然而，與半導體裝置10的剖視圖相似，在半導體裝置40的一些其他剖視圖中，第二散熱器800c的頂表面T 800c與第一散熱器700c的頂表面T 700c實質上位於相同的水平高度處。
在一些實施例中，蓋結構LS3提供散熱的作用。換句話說，在半導體晶粒100的操作期間產生的熱量可通過由蓋結構LS3創建的路徑耗散。在一些實施例中，在半導體裝置40的製造流程期間，尤其是在高溫熱製程期間，由於兩種不同材料之間的CTE失配，半導體裝置40的元件之間可能會發生分層。然而，如上所述，蓋結構LS3包括具有不同CTE及不同楊氏模量的第一散熱器700c與第二散熱器800c。通過採用具有不同CTE及不同楊氏模量的第一散熱器700c與第二散熱器800c，可充分減小或補償在熱製程期間施用的應力。這樣一來，可充分消除半導體裝置40內的元件之間的分層。
圖9是根據本公開一些替代性實施例的半導體裝置50的示意性剖視圖。參照圖9，圖9中的半導體裝置50相似於圖7中的半導體裝置30，因此相似的元件由相同的附圖標號表示且在本文中省略其詳細說明。然而，圖7中的蓋結構LS2被圖9中的蓋結構LS4代替。在一些實施例中，蓋結構LS4包括第一散熱器700d及第二散熱器800d。在一些實施例中，圖9中的第一散熱器700d及第二散熱器800d分別相似於圖7中的第一散熱器700b及第二散熱器800b，因此在本文中省略其詳細說明。然而，如圖9中所示，本體部702的頂表面與突出部706的頂表面實質上共面。也就是說，本體部702的頂表面與突出部706的頂表面實質上位於相同的水平高度處。
在一些實施例中，蓋結構LS4具有介於從約3.45 mm到約5.0 mm的範圍內的高度H LS4。在一些實施例中，第一散熱器700d具有介於從約0.75 mm到約2.45 mm的範圍內的最小高度H 700d。同時，第二散熱器800d具有介於從約1 mm到約2.7 mm的範圍內的最大高度H 800d。在一些實施例中，第一散熱器700d在剖視圖中呈現L形。因此，第一散熱器700d具有第一內側壁ISW1 700d及第二內側壁ISW2 700d，如圖9中所示。同時，第一散熱器700d具有與第一內側壁ISW1 700d及第二內側壁ISW2 700d相對的一個外側壁OSW 700d。在一些實施例中，第二散熱器800d具有內側壁ISW 800d及與內側壁ISW 800d相對的外側壁OSW 800d。如圖9中所示，第一散熱器700d的第一內側壁ISW1 700d與第二散熱器800d的內側壁ISW 800d具有偏置量。舉例來說，在第一散熱器700d的第一內側壁ISW1 700d與第二散熱器800d的內側壁ISW 800d之間具有約200 μm到約500 μm的距離D1。如圖9中所示，第二散熱器800d的外側壁OSW 800d與第一散熱器700d的第二內側壁ISW2 700d間隔開。舉例來說，在第二散熱器800d的外側壁OSW 800d與第一散熱器700d的第二內側壁ISW2 700d之間具有約200 μm到約500 μm的距離D2。
如圖9的剖視圖中所示，在半導體裝置50中，第二散熱器800d的頂表面T 800d位於比第一散熱器700d的頂表面T 700d的水平高度高的水平高度處。然而，與半導體裝置10的剖視圖相似，在半導體裝置50的一些其他剖視圖中，第二散熱器800d的頂表面T 800d與第一散熱器700d的頂表面T 700d實質上位於相同的水平高度處。
在一些實施例中，蓋結構LS4提供散熱的作用。換句話說，在半導體晶粒100的操作期間產生的熱量可通過由蓋結構LS4創建的路徑耗散。在一些實施例中，在半導體裝置50的製造流程期間，尤其是在高溫熱製程期間，由於兩種不同材料之間的CTE失配，半導體裝置50的元件之間可能會發生分層。然而，如上所述，蓋結構LS4包括具有不同CTE及不同楊氏模量的第一散熱器700d與第二散熱器800d。通過採用具有不同CTE及不同楊氏模量的第一散熱器700d與第二散熱器800d，可充分減小或補償在熱製程期間施用的應力。這樣一來，可充分消除半導體裝置50內的元件之間的分層。
圖10是根據本公開一些替代性實施例的半導體裝置60的示意性剖視圖。參照圖10，圖10中的半導體裝置60相似於圖8中的半導體裝置40，因此相似的元件由相同的附圖標號表示且在本文中省略其詳細說明。然而，圖8中的蓋結構LS3被圖10中的蓋結構LS5代替。在一些實施例中，蓋結構LS5包括第一散熱器700e及第二散熱器800e。在一些實施例中，圖10中的第一散熱器700e及第二散熱器800e分別相似於圖8中的第一散熱器700c及第二散熱器800c，因此在本文中省略其詳細說明。然而，如圖10中所示，本體部702的頂表面與最短的突出部706a的頂表面實質上共面。也就是說，本體部702的頂表面與最短的突出部706a的頂表面實質上位於相同的水平高度處。
在一些實施例中，蓋結構LS5具有介於從約3.45 mm到約5.0 mm的範圍內的高度H LS5。在一些實施例中，第一散熱器700e具有介於從約0.75 mm到約2.45 mm的範圍內的最小高度H 700e。同時，第二散熱器800e具有介於從約1 mm到約2.7 mm的範圍內的最大高度H 800e。在一些實施例中，第一散熱器700e在剖視圖中呈現L形。因此，第一散熱器700e具有第一內側壁ISW1 700e及第二內側壁ISW2 700e，如圖10中所示。同時，第一散熱器700e具有與第一內側壁ISW1 700e及第二內側壁ISW2 700e相對的一個外側壁OSW 700e。在一些實施例中，第二散熱器800e具有內側壁ISW 800e及與內側壁ISW 800e相對的外側壁OSW 800e。如圖10中所示，第一散熱器700e的第一內側壁ISW1 700e與第二散熱器800e的內側壁ISW 800e具有偏置量。舉例來說，在第一散熱器700e的第一內側壁ISW1 700e與第二散熱器800e的內側壁ISW 800e之間具有約200 μm到約500 μm的距離D1。如圖10中所示，第二散熱器800e的外側壁OSW 800e與第一散熱器700e的第二內側壁ISW2 700e間隔開。舉例來說，在第二散熱器800e的外側壁OSW 800e與第一散熱器700e的第二內側壁ISW2 700e之間具有約200 μm到約500 μm的距離D2。
如圖10中所示，距第二散熱器800e的內側壁ISW 800e及外側壁OSW 800e較近的突出部706a的高度H 706a小於距第二散熱器800e的內側壁ISW 800e及外側壁OSW 800e較遠的突出部706a的高度H 706a。換句話說，突出部706a的高度H 706a朝第二散熱器800e的內側壁ISW 800e及外側壁OSW 800e逐漸減小。然而，本公開並不僅限於此。在一些實施例中，突出部706a的高度H 706a可朝第二散熱器800e的內側壁ISW 800e及外側壁OSW 800e逐漸增大。
如圖10的剖視圖中所示，在半導體裝置60中，第二散熱器800e的頂表面T 800e位於比第一散熱器700e的頂表面T 700e的水平高度高的水平高度處。然而，與半導體裝置10的剖視圖相似，在半導體裝置60的一些其他剖視圖中，第二散熱器800e的頂表面T 800e與第一散熱器700e的頂表面T 700e實質上位於相同的水平高度處。
在一些實施例中，蓋結構LS5提供散熱的作用。換句話說，在半導體晶粒100的操作期間產生的熱量可通過由蓋結構LS5創建的路徑耗散。在一些實施例中，在半導體裝置60的製造流程期間，尤其是在高溫熱製程期間，由於兩種不同材料之間的CTE失配，半導體裝置60的元件之間可能會發生分層。然而，如上所述，蓋結構LS5包括具有不同CTE及不同楊氏模量的第一散熱器700e與第二散熱器800e。通過採用具有不同CTE及不同楊氏模量的第一散熱器700e與第二散熱器800e，可充分減小或補償在熱製程期間施用的應力。這樣一來，可充分消除半導體裝置60內的元件之間的分層。
根據本公開的一些實施例，一種半導體裝置包括基板、封裝結構、第一散熱器及第二散熱器。所述封裝結構設置在所述基板上。所述第一散熱器設置在所述基板上。所述第一散熱器環繞所述封裝結構。所述第二散熱器設置在所述封裝結構上。所述第二散熱器連接到所述第一散熱器。所述第一散熱器的材料不同於所述第二散熱器的材料。
根據本公開的一些替代性實施例，一種半導體裝置包括基板、蓋結構及封裝結構。所述蓋結構設置在所述基板上。所述蓋結構包括第一散熱器及第二散熱器。所述第一散熱器貼合到所述基板。所述第一散熱器包括第一本體部及從所述第一本體部的頂表面凹陷的凹槽。所述第二散熱器包括第二本體部及從所述第二本體部的底表面突出的突出部。所述第二散熱器的所述突出部與所述第一散熱器的所述凹槽嚙合。所述封裝結構位於所述基板與所述蓋結構之間。
根據本公開的一些實施例，一種半導體裝置的製造方法包括至少以下步驟。提供基板。將封裝結構接合到所述基板。將黏合層施加到所述基板上。將熱介面材料（thermal interface material；TIM）層施加到所述封裝結構上。將第一散熱器與第二散熱器嚙合以形成蓋結構。通過所述黏合層及所述TIM層將所述蓋結構貼合到所述基板及所述封裝結構。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對其作出各種改變、替代及變更。
10、20、30、40、50、60:半導體裝置 100:半導體晶粒 110:半導體基板 110’:半導體晶圓 120:內連線結構 122:介電間層 124:圖案化導電層 130、202:介電層 140:導電墊 150:鈍化層 160:後鈍化層 170:導電柱 180、400、900:導電端子 200:中介層 200a、S1:第一表面 200b、S2:第二表面 204:導電圖案層 206:導通孔 300:包封體 500:熱介面材料（TIM）層 600:黏合層 700、700a、700b、700c、700d、700e:第一散熱器 702、802:本體部 704、704a、806、806a:凹槽 706、706a、804、804a:突出部 800、800a、800b、800c、800d、800e:第二散熱器 C1:第一導電層 C2:第二導電層 C3:第三導電層 D1、D2:距離 D 704、D 704a、D 806、D 806a:深度 FS:前表面 H 700、H 700a、H 700b、H 700c、H 700d、H 700e:最小高度 H 706、H 706a、H 804、H 804a、H LS、H LS1、H LS2、H LS3、H LS4、H LS5:高度 H 800、H 800a、H 800b、H 800c、H 800d、H 800e:最大高度 ISW1 700、ISW1 700a、ISW1 700b、ISW1 700c、ISW1 700d、ISW1 700e:第一內側壁 ISW 800、ISW 800a、ISW 800b、ISW 800c、ISW 800d、ISW 800e:內側壁 ISW2 700、ISW2 700a、ISW2 700b、ISW2 700c、ISW2 700d、ISW2 700e:第二內側壁 LS、LS1、LS2、LS3、LS4、LS5:蓋結構 N:凹口 OP1、OP2:接觸開口 OP3:開口 OSW 700、OSW 700a、OSW 700b、OSW 700c、OSW 700d、OSW 700e、OSW 800、OSW 800a、OSW 800b、OSW 800c、OSW 800d、OSW 800e:外側壁 P 704、P 704a、P 706、P 706a、P 804、P 804a、P 806、P 806a:節距 PKG:封裝結構 PR:圖案化光阻層 RP:佈線圖案 RS:後表面 SL:晶種層 SUB:基板 T 300、T 700、T 700a、T 700b、T 700c、T 700d、T 700e、T 800、T 800a、T 800b、T 800c、T 800d、T 800e、T UF1:頂表面 UF1、UF2:底部填充層 W 704、W 704a、W 706、W 706a、W 804、W 804a、W 806、W 806a:寬度
結合附圖閱讀以下詳細說明，會最好地理解本公開的各方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述的清晰起見，可任意增大或減小各種特徵的尺寸。 圖1A到圖1H是根據本公開一些實施例的半導體晶粒的製造流程的示意性剖視圖。 圖2A到圖2C是根據本公開一些實施例的封裝結構的製造流程的示意性剖視圖。 圖3A到圖3F是根據本公開一些實施例的半導體裝置的製造流程的示意性剖視圖。 圖4是圖3F中的半導體裝置的示意性透視圖。 圖5是圖4中的半導體裝置的示意性剖視圖。 圖6是根據本公開一些替代性實施例的半導體裝置的示意性剖視圖。 圖7是根據本公開一些替代性實施例的半導體裝置的示意性剖視圖。 圖8是根據本公開一些替代性實施例的半導體裝置的示意性剖視圖。 圖9是根據本公開一些替代性實施例的半導體裝置的示意性剖視圖。 圖10是根據本公開一些替代性實施例的半導體裝置的示意性剖視圖。
10:半導體裝置
100:半導體晶粒
500:熱介面材料(TIM)層
600:黏合層
700:第一散熱器
702、802:本體部
704:凹槽
804:突出部
800:第二散熱器
900:導電端子
LS:蓋結構
PKG:封裝結構
RP:佈線圖案
S2:第二表面
SUB:基板
T700、T800:頂表面
UF2:底部填充層

Claims (20)

  1. 一種半導體裝置，包括： 基板； 封裝結構，設置在所述基板上； 第一散熱器，設置在所述基板上，其中所述第一散熱器環繞所述封裝結構；以及 第二散熱器，設置在所述封裝結構上，其中所述第二散熱器連接到所述第一散熱器，且所述第一散熱器的材料不同於所述第二散熱器的材料。
  2. 如請求項1所述的半導體裝置，其中所述第一散熱器的熱膨脹係數及楊氏模量分別不同於所述第二散熱器的熱膨脹係數及楊氏模量。
  3. 如請求項1所述的半導體裝置，其中所述第一散熱器與所述第二散熱器實體接觸。
  4. 如請求項1所述的半導體裝置，其中所述第一散熱器及所述第二散熱器中的一者包括突出部，所述第一散熱器及所述第二散熱器中的另一者包括凹槽，且所述突出部嵌入到所述凹槽中。
  5. 如請求項1所述的半導體裝置，其中所述第一散熱器通過黏合層貼合到所述基板。
  6. 如請求項1所述的半導體裝置，其中所述第二散熱器通過熱介面材料層貼合到所述封裝結構。
  7. 如請求項1所述的半導體裝置，其中所述封裝結構包括： 中介層； 至少一個半導體晶粒，設置在所述中介層上；以及 包封體，設置在所述中介層上以包封所述至少一個半導體晶粒。
  8. 一種半導體裝置，包括： 基板； 蓋結構，設置在所述基板上，其中所述蓋結構包括： 第一散熱器，貼合到所述基板，其中所述第一散熱器包括第一本體部及從所述第一本體部的頂表面凹陷的凹槽； 第二散熱器，其中所述第二散熱器包括第二本體部及從所述第二本體部的底表面突出的突出部，且所述第二散熱器的所述突出部與所述第一散熱器的所述凹槽嚙合；以及 封裝結構，位於所述基板與所述蓋結構之間。
  9. 如請求項8所述的半導體裝置，其中所述第二散熱器的每一所述突出部具有相同的高度。
  10. 如請求項8所述的半導體裝置，其中所述第二散熱器的所述突出部中的至少兩者具有不同的高度。
  11. 如請求項8所述的半導體裝置，其中所述第一散熱器的每一所述凹槽具有相同的深度。
  12. 如請求項8所述的半導體裝置，其中所述第一散熱器的所述凹槽中的至少兩者具有不同的深度。
  13. 如請求項8所述的半導體裝置，其中所述第二散熱器的每一所述突出部的寬度與所述第一散熱器的對應的所述凹槽的寬度相同。
  14. 如請求項13所述的半導體裝置，其中所述第二散熱器的每一所述突出部的高度與所述第一散熱器的對應的所述凹槽的深度相同。
  15. 如請求項8所述的半導體裝置，其中所述第一散熱器的熱膨脹係數及楊氏模量分別不同於所述第二散熱器的熱膨脹係數及楊氏模量。
  16. 如請求項8所述的半導體裝置，其中所述封裝結構包括： 中介層； 至少一個半導體晶粒，設置在所述中介層上；以及 包封體，設置在所述中介層上以包封所述至少一個半導體晶粒。
  17. 一種半導體裝置的製造方法，包括： 提供基板； 將封裝結構接合到所述基板； 將黏合層施加到所述基板上； 將熱介面材料層施加到所述封裝結構上； 將第一散熱器與第二散熱器嚙合以形成蓋結構；以及 通過所述黏合層及所述熱介面材料層將所述蓋結構貼合到所述基板及所述封裝結構。
  18. 如請求項17所述的半導體裝置的製造方法，其中所述第一散熱器的材料不同於所述第二散熱器的材料。
  19. 如請求項17所述的半導體裝置的製造方法，其中所述第一散熱器及所述第二散熱器中的一者包括突出部，所述第一散熱器及所述第二散熱器中的另一者包括凹槽，且將所述第一散熱器與所述第二散熱器嚙合包括將所述突出部嵌入到所述凹槽中。
  20. 如請求項17所述的半導體裝置的製造方法，其中通過所述黏合層將所述第一散熱器貼合到所述基板，且通過所述熱介面材料層將所述第二散熱器貼合到所述封裝結構。
TW110130699A 2021-03-26 2021-08-19 半導體裝置及其製造方法 TWI778754B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163166251P 2021-03-26 2021-03-26
US63/166,251 2021-03-26
US17/362,905 US11915991B2 (en) 2021-03-26 2021-06-29 Semiconductor device having first heat spreader and second heat spreader and manufacturing method thereof
US17/362,905 2021-06-29

Publications (2)

Publication Number Publication Date
TWI778754B TWI778754B (zh) 2022-09-21
TW202238874A true TW202238874A (zh) 2022-10-01

Family

ID=82365053

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110130699A TWI778754B (zh) 2021-03-26 2021-08-19 半導體裝置及其製造方法

Country Status (3)

Country Link
US (2) US11915991B2 (zh)
CN (1) CN114765143A (zh)
TW (1) TWI778754B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11915991B2 (en) * 2021-03-26 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having first heat spreader and second heat spreader and manufacturing method thereof
US20230378007A1 (en) * 2022-05-23 2023-11-23 Taiwan Semiconductor Manufacturing Company Limited Package assembly lid and methods for forming the same

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040036172A1 (en) * 2002-08-26 2004-02-26 Chikara Azuma Semiconductor device package with integrated heatspreader
US7160758B2 (en) * 2004-03-31 2007-01-09 Intel Corporation Electronic packaging apparatus and method
US7126217B2 (en) * 2004-08-07 2006-10-24 Texas Instruments Incorporated Arrangement in semiconductor packages for inhibiting adhesion of lid to substrate while providing compression support
US7235880B2 (en) * 2004-09-01 2007-06-26 Intel Corporation IC package with power and signal lines on opposing sides
US7964951B2 (en) * 2009-03-16 2011-06-21 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
JP5295932B2 (ja) * 2009-11-02 2013-09-18 新光電気工業株式会社 半導体パッケージ及びその評価方法、並びにその製造方法
JP5480722B2 (ja) * 2010-05-28 2014-04-23 新光電気工業株式会社 放熱用部品及びそれを備えた半導体パッケージ
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US9257364B2 (en) 2012-06-27 2016-02-09 Intel Corporation Integrated heat spreader that maximizes heat transfer from a multi-chip package
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US10373891B2 (en) * 2013-06-14 2019-08-06 Laird Technologies, Inc. Methods for establishing thermal joints between heat spreaders or lids and heat sources
US9076754B2 (en) * 2013-08-02 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat sinks attached to heat dissipating rings
US9064838B2 (en) 2013-09-17 2015-06-23 Freescale Semiconductor, Inc. Heat spreader for integrated circuit device
US10163754B2 (en) * 2013-12-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for heat dissipation enhancement of die package
US9059127B1 (en) * 2014-01-09 2015-06-16 International Business Machines Corporation Packages for three-dimensional die stacks
JP6261352B2 (ja) * 2014-01-23 2018-01-17 新光電気工業株式会社 カーボンナノチューブシート及び半導体装置とカーボンナノチューブシートの製造方法及び半導体装置の製造方法
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425114B2 (en) * 2014-03-28 2016-08-23 Oracle International Corporation Flip chip packages
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
CN105514080B (zh) * 2014-10-11 2018-12-04 意法半导体有限公司 具有再分布层和加强件的电子器件及相关方法
KR101640341B1 (ko) * 2015-02-04 2016-07-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9799584B2 (en) * 2015-11-16 2017-10-24 Intel Corporation Heat spreaders with integrated preforms
US9666539B1 (en) * 2015-12-03 2017-05-30 International Business Machines Corporation Packaging for high speed chip to chip communication
US11329026B2 (en) * 2016-02-17 2022-05-10 Micron Technology, Inc. Apparatuses and methods for internal heat spreading for packaged semiconductor die
US10515887B2 (en) * 2016-09-20 2019-12-24 Mediatek Inc. Fan-out package structure having stacked carrier substrates and method for forming the same
US11387161B2 (en) * 2017-09-30 2022-07-12 Intel Corporation Package with thermal interface material retaining structures on die and heat spreader
US10515867B2 (en) * 2017-11-14 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10978373B2 (en) * 2018-06-19 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device methods of manufacture
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
US11062971B2 (en) 2019-01-08 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method and equipment for forming the same
US20210111093A1 (en) * 2019-10-10 2021-04-15 International Business Machines Corporation Heterogeneous Lid Seal Band for Structural Stability in Multiple Integrated Circuit (IC) Device Modules
US11450588B2 (en) * 2019-10-16 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure with heat conductive layer
US11915991B2 (en) * 2021-03-26 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having first heat spreader and second heat spreader and manufacturing method thereof

Also Published As

Publication number Publication date
US20240136246A1 (en) 2024-04-25
TWI778754B (zh) 2022-09-21
CN114765143A (zh) 2022-07-19
US20220310474A1 (en) 2022-09-29
US11915991B2 (en) 2024-02-27

Similar Documents

Publication Publication Date Title
US11289401B2 (en) Semiconductor package
US12009281B2 (en) Package structure and method of manufacturing the same
US11756855B2 (en) Method of fabricating package structure
US20240136246A1 (en) Semiconductor device and manufacturing method thereof
US20220230969A1 (en) Package structure and method of fabricating the same
TWI789881B (zh) 封裝結構及其製造方法
TW202109784A (zh) 封裝結構及製作所述封裝結構的方法
US20230378019A1 (en) Package structure and method of fabricating the same
TW202113995A (zh) 封裝結構及其製造方法
TW202238753A (zh) 半導體封裝
TWI785799B (zh) 半導體晶粒封裝及其形成方法
US12074101B2 (en) Package structure and method of fabricating the same
TW202213686A (zh) 具有中介物之半導體封裝
US20240006268A1 (en) Package structure and method of fabricating the same
TWI788025B (zh) 形成半導體裝置的方法和半導體封裝
TW202306063A (zh) 半導體裝置及其製造方法
CN221407294U (zh) 半导体装置
TWI790085B (zh) 半導體封裝及其製造方法
US20220406676A1 (en) Semiconductor device and manufacturing method thereof
TWI844267B (zh) 半導體封裝及其製造方法
US12027494B2 (en) Semiconductor device and manufacturing method thereof
US20230063251A1 (en) Semiconductor package and method of forming the same
US20230352367A1 (en) Semiconductor package and method
KR20240049944A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20240078441A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent