TWI790085B - 半導體封裝及其製造方法 - Google Patents

半導體封裝及其製造方法 Download PDF

Info

Publication number
TWI790085B
TWI790085B TW111100372A TW111100372A TWI790085B TW I790085 B TWI790085 B TW I790085B TW 111100372 A TW111100372 A TW 111100372A TW 111100372 A TW111100372 A TW 111100372A TW I790085 B TWI790085 B TW I790085B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
tim
metal
substrate
Prior art date
Application number
TW111100372A
Other languages
English (en)
Other versions
TW202310269A (zh
Inventor
王冠閔
薛長榮
莊瑞彰
林威宏
張國欽
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI790085B publication Critical patent/TWI790085B/zh
Publication of TW202310269A publication Critical patent/TW202310269A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

半導體封裝包括基板、半導體晶粒、蓋體以及黏著層。半導體晶粒與基板連接。蓋體位於半導體晶粒以及基板上。黏著層夾在蓋體與半導體晶粒之間。黏著層包括金屬熱界面材料（thermal interface material；TIM）層以及與金屬TIM層相鄰的聚合物TIM層。從俯視圖來看，聚合物TIM層位於半導體晶粒的角落。

Description

半導體封裝及其製造方法
本發明實施例是有關於一種半導體封裝及其製造方法，且特別是有關於一種具有熱界面材料(thermal interface material；TIM)層的半導體封裝及其製造方法。
半導體積體電路(integrated circuit；IC)行業已經歷快速增長。在此增長的流程中，裝置的功能密度一般會因裝置特徵大小而增大。此種按比例縮小製程一般通過提高生產效率、降低成本及/或改善性能來提供益處。此種按比例縮小也增加了處理及製造IC的複雜性。為實現這些進步，需要發展IC製作。
一種半導體封裝包括基板、半導體晶粒、蓋體以及黏著層。所述半導體晶粒與所述基板連接。所述蓋體位於所述半導體晶粒以及所述基板上。所述黏著層夾在所述蓋體與所述半導體晶粒之間。所述黏著層包括金屬熱界面材料(thermal interface material；TIM)層以及與所述金屬TIM層相鄰的聚合物TIM層。從俯視圖來看，所述聚合物TIM層位於所述半導體晶粒的角落。
一種半導體封裝包括基板、半導體晶粒、蓋體以及黏著層。所述半導體晶與所述基板連接。所述蓋體位於所述半導體晶粒以及所述基板上。所述蓋體包括主體部以及與所述主體部連接的第一突出部。所述第一突出部與所述半導體晶粒連接。所述黏著層夾在所述蓋體的所述主體部與所述半導體晶粒之間。所述第一突出部圍繞所述黏著層。
一種半導體封裝的製造方法至少包括以下步驟。提供基板。將半導體晶粒接合到所述基板。所述半導體晶粒包括半導體基板。在所述半導體晶粒上配置鎵層。在所述鎵層上形成金屬熱界面材料(thermal interface material；TIM)層。所述鎵層以及所述金屬TIM層暴露出所述半導體晶粒的所述半導體基板的一部分。在所述半導體基板的所述暴露部分的至少一部分上形成聚合物TIM層。將蓋體與所述聚合物TIM層以及所述基板連接。
10、20、20a、20b、30、30a、40、50:半導體封裝
100:半導體晶粒
110:半導體基板
110’:半導體晶圓
120:內連線結構
122:層間介電層
124:圖案化導電層
130:介電層
140:導電墊
150:鈍化層
160:後鈍化層
170:導電柱
180、500:導電端子
200、200a、400、600:黏著層
202:第一金屬層
204:金屬TIM層
206:聚合物TIM層
208:第二金屬層
300、300a、300b:蓋體
302:主體部
302a:頂蓋部
302b:腳部
304、306:突出部
AR:空氣隙
C1:第一導電層
C2:第二導電層
C3:第三導電層
D1:第一方向
D2:第二方向
D3:徑向方向
FS:前表面
La1、Ls1、W1、X:第一寬度
La2、Ls2、W2、Y:第二寬度
OP1、OP2:接觸開口
OP3:開口
PR:圖案化光阻層
Ra:第三寬度
RP:佈線圖案
RS:後表面
S1:第一表面
S2:第二表面
SL:晶種層
SUB:基板
T204、T206:頂表面
UF:底部填充膠層
結合附圖閱讀以下詳細說明，會最好地理解本公開的各方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述的清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A至圖1H是根據本公開的一些實施例的半導體晶粒的製 造流程的示意性剖視圖。
圖2A至圖2F是根據本公開的一些實施例的半導體封裝的製造流程的示意性剖視圖。
圖3A是圖2D中的結構的示意性俯視圖。
圖3B至圖3D是根據本公開的一些替代性實施例的圖2D中的結構的示意性俯視圖。
圖4是根據本公開的一些替代性實施例的半導體封裝的示意性剖視圖。
圖5A是圖4中的半導體封裝的示意性俯視圖。
圖5B以及圖5C是根據本公開的一些替代性實施例的半導體封裝的示意性俯視圖。
圖6是根據本公開的一些替代性實施例的半導體封裝的示意性剖視圖。
圖7A是圖6中的半導體封裝的示意性俯視圖。
圖7B是根據本公開的一些替代性實施例的半導體封裝的示意性俯視圖。
圖8是根據本公開的一些替代性實施例的半導體封裝的示意性剖視圖。
圖9是根據本公開的一些替代性實施例的半導體封裝的示意性剖視圖。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。以下闡述元件及排列的具體實例以簡化本公開。當然，這些僅為實例而非旨在進行限制。舉例來說，在以下說明中，在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中在第一特徵與第二特徵之間可形成附加特徵從而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開可在各種實例中重複使用附圖標號和/或字母。此種重複使用是為了簡明及清晰起見，且自身並不表示所討論的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示一個元件或特徵與另一(其他)元件或特徵的關係。除了圖中所繪示的取向以外，所述空間相對性用語還旨在囊括器件在使用或操作中的不同取向。裝置可具有其他取向(旋轉90度或處於其他取向)，且本文中所使用的空間相對性描述語可同樣相應地作出解釋。
也可包括其他特徵及製程。舉例來說，可包括測試結構以幫助對三維(three dimensional；3D)封裝或三維積體電路(three-dimensional integrated circuit；3DIC)裝置進行驗證測試。所述測試結構可例如包括在重佈線層中或在基板上形成的測試墊 (test pad)，以便能夠對3D封裝或3DIC進行測試、對探針及/或探針卡(probe card)進行使用等。可對中間結構以及最終結構執行驗證測試。另外，可將本文中所公開的結構及方法與包括對已知良好晶粒進行中間驗證的測試方法結合使用，以提高良率並降低成本。
圖1A至圖1H是根據本公開的一些實施例的半導體晶粒100的製造流程的示意性剖視圖。參照圖1A，提供半導體晶圓110’。在一些實施例中，半導體晶圓110’由以下材料製成：合適的元素半導體，例如晶體矽、金剛石或鍺；合適的化合物半導體，例如砷化鎵、碳化矽、砷化銦或磷化銦；或合適的合金半導體，例如碳化矽鍺、磷化鎵砷或磷化鎵銦。在一些實施例中，半導體晶圓110’具有形成在其中的主動元件(例如，電晶體等)以及被動元件(例如，電阻器、電容器、電感器等)。
在一些實施例中，在半導體晶圓110’上形成內連線結構120。在一些實施例中，內連線結構120包括層間介電層122以及多個圖案化導電層124。為簡單起見，圖1A中將層間介電層122繪示為一個塊狀層(bulky layer)，但應理解的是，層間介電層122可由多個介電層構成。圖案化導電層124與層間介電層122的介電層交替堆疊。在一些實施例中，兩個相鄰的圖案化導電層124通過夾在其之間的導通孔彼此電性連接。
在一些實施例中，層間介電層122的材料包括聚醯亞胺、環氧樹脂、丙烯酸樹脂、酚醛樹脂、苯並環丁烯(benzocyclobutene； BCB)、聚苯並噁唑(polybenzoxazole；PBO)或其他合適的聚合物系介電材料。層間介電層122可以通過合適的製造技術形成，例如旋塗、化學氣相沉積(chemical vapor deposition；CVD)、電漿增強化學氣相沉積(plasma-enhanced chemical vapor deposition；PECVD)等。在一些實施例中，圖案化導電層124的材料包括鋁、鈦、銅、鎳、鎢及/或其合金。圖案化導電層124可以通過電鍍、沉積及/或微影和蝕刻形成。需要說明的是，圖1A中所示的圖案化導電層124以及層間介電層122中的介電層的數量僅為示例性說明，而本公開不以此為限。在一些替代性實施例中，可以根據佈線要求來調整圖案化導電層124以及層間介電層122中的介電層的數量。
參照圖1B，在內連線結構120上形成介電層130。在一些實施例中，介電層130的材料包括聚醯亞胺、環氧樹脂、丙烯酸樹脂、酚醛樹脂、BCB、PBO或任何其他合適的聚合物系介電材料。介電層130可以通過合適的製造技術形成，例如旋塗、CVD、PECVD等。在一些實施例中，在介電層130中形成多個開口以暴露出最頂部的圖案化導電層124的一部分。在形成開口之後，在介電層130上形成多個導電墊140。舉例來說，導電墊140形成在半導體晶圓110’以及內連線結構120上，而使得內連線結構120位於半導體晶圓110’與導電墊140之間。在一些實施例中，導電墊140的位置對應於介電層130的開口的位置。舉例來說，導電墊140延伸到介電層130的開口中以在導電墊140與部分內連線 結構120(即圖案化導電層124)之間提供電性連接。在一些實施例中，導電墊140是鋁墊、銅墊或其他合適的金屬墊。可以根據需求選擇導電墊140的數量以及形狀。
在導電墊140分佈在介電層130上之後，在介電層130以及導電墊140上依序地形成鈍化層150以及後鈍化層160。在一些實施例中，鈍化層150具有部分暴露出導電墊140的多個接觸開口OP1。在一些實施例中，鈍化層150是氧化矽層、氮化矽層、氮氧化矽層或由其他合適的介電材料形成的介電層。如圖1B所示，後鈍化層160覆蓋鈍化層150且具有多個接觸開口OP2。導電墊140被後鈍化層160的接觸開口OP2部分暴露出。在一些實施例中，後鈍化層160是聚醯亞胺層、PBO層或由其他合適的聚合物形成的介電層。值得注意的是，在一些實施例中，後鈍化層160可以是可選的。
參照圖1C，在形成後鈍化層160之後，在後鈍化層160上共形地形成晶種層SL。舉例來說，晶種層SL的至少一部分延伸到後鈍化層160的接觸開口OP2中以與導電墊140物理接觸。晶種層SL可以通過濺鍍製程、物理氣相沉積(physical vapor deposition；PVD)製程等形成。在一些實施例中，晶種層SL由兩個子層(未示出)構成。第一子層可以包括鈦、氮化鈦、鉭、氮化鉭、其他合適的材料或其組合。另一方面，第二子層可以包括銅、銅合金或其他合適的材料選擇。
參照圖1D，在晶種層SL上形成圖案化光阻層PR。在一 些實施例中，圖案化光阻層PR由感光材料製成。在一些實施例中，圖案化光阻層PR具有多個開口OP3，且所述開口OP3部分地暴露出導電墊140上方的晶種層SL。舉例來說，開口OP3暴露出位於導電墊140正上方的晶種層SL。
參照圖1E，在被暴露出的晶種層SL上依序地沉積第一導電層C1、第二導電層C2以及第三導電層C3。例如，將第一導電層C1、第二導電層C2以及第三導電層C3填入到圖案化光阻層PR的開口OP3中。在一些實施例中，第一導電層C1、第二導電層C2以及第三導電層C3通過相同的技術形成。然而，本公開不限於此。在一些替代性實施例中，第一導電層C1、第二導電層C2以及第三導電層C3可以通過不同的技術形成。在一些實施例中，導電層C1、第二導電層C2以及第三導電層C3通過鍍覆製程形成。鍍覆製程例如是電鍍製程、化學鍍製程、浸鍍製程等。在一些實施例中，第一導電層C1、第二導電層C2以及第三導電層C3的材料不同。舉例來說，導電層C1由鋁、鈦、銅、鎢及/或其合金製成。另一方面，導電層C2由鎳製成。此外，第三導電層C3是由焊料製成的。在一些實施例中，第一導電層C1的厚度大於第二導電層C2的厚度以及第三導電層C3的厚度。另一方面，第三導電層C3的厚度大於第二導電層C2的厚度。
參照圖1E以及圖1F，移除圖案化光阻層PR。圖案化光阻層PR可以通過蝕刻製程、剝離製程、灰化製程、其組合等移除。在此之後，通過使用第一導電層C1、第二導電層C2以及第三導 電層C3作為硬罩幕(hard mask)，移除未被第一導電層C1、第二導電層C2以及第三導電層C3覆蓋的晶種層SL。在一些實施例中，通過蝕刻製程移除部分的晶種層SL。在移除部分的晶種層SL之後，剩餘的晶種層SL位於第一導電層C1的正下方。也就是說，晶種層SL夾在導電墊140與第一導電層C1之間。在一些實施例中，剩餘的晶種層SL、第一導電層C1以及第二導電層C2被統稱為導電柱170。
參照圖1F以及圖1G，對第三導電層C3進行回焊製程，以將第三導電層C3轉變為導電端子180。也就是說，導電端子180形成在導電柱170上。在一些實施例中，第三導電層C3在回焊製程期間被重新塑形以形成半球形導電端子180。
參照圖1G以及圖1H，圖1G中所示的結構可以被單體化以形成圖1H中所示的多個半導體晶粒100。在一些實施例中，單體化製程通常涉及使用旋轉刀片及/或雷射光束進行切割。換言之，單體化製程包括雷射切割製程、機械切割製程、雷射開槽製程、其他合適製程或其組合。例如，可以在圖1G所示的結構上進行雷射開槽製程以在所述結構中形成溝槽(未示出)。之後，可以在溝槽的位置進行機械切割製程以切穿所述結構，從而將半導體晶圓110’分割成半導體基板110來得到半導體晶粒100。
如圖1H所示，半導體晶粒100包括半導體基板110、內連線結構120、介電層130、導電墊140、鈍化層150、後鈍化層160、導電柱170以及導電端子180。在一些實施例中，半導體基 板110具有前表面FS以及與前表面FS相對的後表面RS。內連線結構120配置在半導體基板110的前表面FS上。介電層130、導電墊140、鈍化層150以及後鈍化層160依序地配置在內連線結構120上。導電柱170配置在後鈍化層160上且與導電墊140電性連接。導電端子180配置在導電柱170上。
在一些實施例中，半導體晶粒100可用於封裝結構中。舉例來說，半導體晶粒100可以與其他構件組裝以形成半導體封裝。以下將描述使用半導體晶粒100的半導體封裝的製造流程。
圖2A至圖2F是根據本公開的一些實施例的半導體封裝10的製造流程的示意性剖視圖。參照圖2A，提供基板SUB。在一些實施例中，基板SUB是印刷電路板(printed circuit board；PCB)等。在一些實施例中，基板SUB被稱為電路基板。在一些實施例中，基板SUB包括嵌入其中的多個佈線圖案RP。在一些實施例中，佈線圖案RP彼此互連。也就是說，佈線圖案RP彼此電性連接。如圖2A所示，基板SUB具有第一表面S1以及與第一表面S1相對的第二表面S2。在一些實施例中，一些佈線圖案RP在第一表面S1處被暴露出且一些佈線圖案RP在第二表面S2處被暴露出。
如圖2A所示，將圖1H中的半導體晶粒100接合到基板SUB的第一表面S1。在一些實施例中，半導體晶粒100通過導電端子180與基板SUB連接。舉例來說，半導體晶粒100的導電端子180與暴露在基板SUB的第一表面S1處的佈線圖案RP物理接 觸，以實現半導體晶粒100與基板SUB之間的電性連接。在一些實施例中，在將導電端子180接合到基板SUB的佈線圖案RP之後，可以執行回焊製程以重新塑形導電端子180。
在一些實施例中，半導體晶粒100通過覆晶接合(flip-chip bonding)與基板SUB連接。換言之，半導體晶粒100被放置為使得半導體基板110的後表面RS面朝上。應注意的是，雖然圖2A示出圖1H中的半導體晶粒100連接到基板SUB，但本公開不限於此。在一些替代性實施例中，其他半導體晶粒可以接合到基板SUB。
在一些實施例中，在半導體晶粒100與基板SUB的第一表面S1之間形成底部填充膠層UF。舉例來說，底部填充膠層UF包繞半導體晶粒100的導電柱170以及導電端子180。在一些實施例中，底部填充膠層UF用於保護這些元件。在一些實施例中，底部填充膠層UF還覆蓋半導體晶粒100的每一側壁的一部分。在一些實施例中，底部填充膠層UF的材料為絕緣材料且包括樹脂(例如，環氧樹脂)、填充材料、應力釋放劑(stress release agent；SRA)、黏合促進劑、其他材料或其組合。在一些實施例中，底部填充膠層UF是可選的。
參照圖2B，在半導體晶粒100的半導體基板110的後表面RS上形成第一金屬層202。在一些實施例中，第一金屬層202包括鎵。也就是說，在一些實施例中，第一金屬層202被稱為鎵層。在一些實施例中，第一金屬層202通過分配製程(dispensing process)形成在後表面RS上。如圖2B所示，第一金屬層202形成在半導體基板110的後表面RS的一部分上。換句話說，第一金屬層202並沒有佔據半導體基板110的整個後表面RS。在一些實施例中，第一金屬層202形成在半導體基板110的後表面RS的中心區域上。另一方面，第一金屬層202暴露出半導體基板110的後表面RS的一部分。舉例來說，從俯視圖中來看，第一金屬層202可以暴露出半導體基板110的後表面RS的角落及/或邊緣。
參照圖2C，在半導體基板110的後表面RS上形成第一金屬層202之後，在第一金屬層202上形成金屬熱界面材料(thermal interface material；TIM)層204。金屬TIM層204可以是預製膜並通過黏貼製程(pasting process)放置在第一金屬層202上。在一些實施例中，金屬TIM層204由純金屬材料形成。舉例來說，金屬TIM層204不含有機材料以及聚合材料。在一些實施例中，金屬TIM層204包括焊料、錫、鉍、鉛、鎘、鋅、鎵、銦、碲、汞、鉈、銻、硒、釙或其組合。在一些實施例中，金屬TIM層204的熱導率(k)在約10W/(m．K)至約90W/(m．K)的範圍內。另一方面，金屬TIM層204的楊氏模量在約5GPa至約70GPa的範圍內。
在一些實施例中，金屬TIM層204的輪廓與第一金屬層202的輪廓實質上相同。換言之，金屬TIM層204的側壁與第一金屬層202的側壁對齊。也就是說，金屬TIM層204也暴露出半導體基板110的後表面RS的一部分。舉例來說，與第一金屬層 202類似，從俯視圖中來看，金屬TIM層204也暴露出半導體基板110的後表面RS的角落及/或邊緣。
參照圖2D，在半導體晶粒100的半導體基板110的後表面RS上形成聚合物TIM層206。在一些實施例中，聚合物TIM層206通過分配製程形成在後表面RS上。在一些實施例中，聚合物TIM層206包括縮醛、丙烯酸、纖維素、醋酸鹽、聚乙烯、聚苯乙烯、乙烯基、尼龍、聚烯烴、聚酯、聚矽氧、石蠟或其組合。在一些實施例中，聚合物TIM層206還包括填料。填料可促進聚合物TIM層206的熱傳導。在一些實施例中，填料是由二乙烯基苯交聯聚合物、鋁、銅、銀、氧化鈹、氮化鋁、氧化鋁、氧化鋅或二氧化矽製成的顆粒。在一些實施例中，聚合物TIM層206的熱導率低於金屬TIM層204的熱導率。舉例來說，聚合物TIM層206的熱導率在約0.5W/(m．K)至約10W/(m．K)的範圍內。另一方面，聚合物TIM層206的楊氏模量在約0.04GPa至約30GPa的範圍內。
在一些實施例中，聚合物TIM層206形成為比第一金屬層202與金屬TIM層204的組合更厚。舉例來說，如圖2D所示，聚合物TIM層206的頂表面T206位於比金屬TIM層204的頂表面T204高的水平高度處。
在一些實施例中，聚合物TIM層206形成在半導體基板110的後表面RS的被暴露出的部分上。也就是說，聚合物TIM層206形成為與第一金屬層202以及金屬TIM層204相鄰以覆蓋半 導體基板110的後表面RS的被暴露出的部分。如上所述，從俯視圖來看，半導體基板110的後表面RS的被暴露出的部分是半導體基板110的後表面RS的角落及/或邊緣。因此，聚合物TIM層206形成在半導體晶粒100的半導體基板110的後表面RS的角落及/或邊緣上。以下將結合圖2D以及圖3A至圖3D描述金屬TIM層204相對於聚合物TIM層206的各種配置。
圖3A是圖2D中的結構的示意性俯視圖。參照圖2D以及圖3A，從俯視圖來看，聚合物TIM層206是環形圖案。舉例來說，聚合物TIM層206沿著半導體基板110的邊緣延伸以形成環形圖案。在一些實施例中，聚合物TIM層206圍繞金屬TIM層204。例如，金屬TIM層204填充由聚合物TIM層206包圍的區域。在一些實施例中，從俯視圖來看，聚合物TIM層206覆蓋半導體晶粒100的半導體基板110的四個角落以及四個邊緣。一般而言，在後續製程(例如後續熱製程)中，機械應變/應力會在半導體晶粒100的半導體基板110的角落附近產生，從而導致金屬TIM層204分層(delamination)。然而，如圖3A所示，由於半導體晶粒100的半導體基板110的角落正上方的區域被聚合物TIM層206佔據，聚合物TIM層206可用作緩衝層以減少施加在金屬TIM層204上的機械應變/應力。舉例來說，與不存在聚合物TIM層206的情況相比，聚合物TIM層206的存在可以降低施加在金屬TIM層204上的機械應變/應力至少83%。因此，可以充分緩解金屬TIM層204的分層問題。此外，由於聚合物TIM層206在半 導體晶粒100的角落處的存在，故可以減少由於後續製程中的熱膨脹係數(coefficient of thermal expansion；CTE)失配而導致的剪切強度(shear strength)所引起的翹曲。因此，可以充分增強隨後形成的半導體封裝的性能。
如圖3A所示，聚合物TIM層206具有沿第一方向D1的第一寬度W1以及沿垂直於第一方向D1的第二方向D2的第二寬度W2。同時，半導體基板110具有沿第一方向D1的第一寬度X(即半導體晶粒100的第一寬度)以及沿第二方向D2的第二寬度Y(即半導體晶粒100的第二寬度)。在一些實施例中，聚合物TIM層206的第一寬度W1與半導體晶粒100的第一寬度X的比率在約0.01至約0.15的範圍內。另一方面，聚合物TIM層206的第二寬度W2與半導體晶粒100的第二寬度Y的比率在約0.01至約0.15的範圍內。在一些實施例中，金屬TIM層204佔據半導體基板110的後表面RS的總面積的約50%至約96%。另一方面，聚合物TIM層206佔據半導體基板110的後表面RS的總面積的約4%至約50%。如上所述，聚合物TIM層206的熱導率低於金屬TIM層204的熱導率。因此，若聚合物TIM層206佔據半導體基板110的後表面RS的總面積過大，則金屬TIM層204以及聚合物TIM層206的整體熱導率將會降低，從而影響後續形成的半導體封裝的熱性能。然而，通過允許聚合物TIM層206的幾何形狀以及尺寸落入上述範圍內，可以充分維持金屬TIM層204以及聚合物TIM層206的整體熱導率。舉例來說，半導體晶粒100的角落處的溫 度可以被控制為低於半導體晶粒100的中心處的溫度。因此，可以解決金屬TIM層204的分層問題而不會危及隨後形成的半導體封裝的熱性能。
應當注意的是，圖3A中所示的配置僅僅是金屬TIM層204以及聚合物TIM層206的示例性配置。在一些替代性實施例中，金屬TIM層204以及聚合物TIM層206可以採用不同的配置。以下將結合圖3B至圖3D來描述這些配置
圖3B至圖3D是根據本公開的一些替代性實施例的圖2D中的結構的示意性俯視圖。參照圖3B，從俯視圖來看，聚合物TIM層206被分成四個不連續的圖案。從俯視圖來看，這四個不連續的圖案分別位於半導體晶粒100的半導體基板110的後表面RS的四個角落上。另一方面，金屬TIM層204覆蓋了聚合物TIM層206的不連續圖案之間的半導體基板110的後表面RS的區域。舉例來說，金屬TIM層204覆蓋了半導體基板110的後表面RS的中心區域。此外，金屬TIM層204還覆蓋了聚合物TIM層206之間的半導體基板110的後表面RS的邊緣。如圖3B所示，聚合物TIM層206的每一圖案從俯視圖來看都呈現出四分之一圓的形狀。也就是說，金屬TIM層204與聚合物TIM層206之間的界面是弧形的。
參照圖3C，圖3C所示的配置與圖3B所示的配置類似，故在此不再贅述。然而，代替圖3B中的四分之一圓的形狀，圖3C中的聚合物TIM層206的每一圖案從俯視圖來看都呈現出三角 形。也就是說，金屬TIM層204與聚合物TIM層206之間的界面是直的。
參照圖3D，圖3D所示的配置與圖3B所示的配置類似，故在此不再贅述。然而，代替圖3B中的四分之一圓的形狀，圖3D中的聚合物TIM層206的每一圖案從俯視圖來看都呈現出正方形。也就是說，聚合物TIM層206的每一圖案與金屬TIM層204具有兩個界面，且這些界面是直的。
如圖3B至圖3D所示，由於半導體晶粒100的半導體基板110角落正上方的區域被聚合物TIM層206佔據，聚合物TIM層206可用作緩衝層以減少施加在金屬TIM層204上的機械應變/應力。舉例來說，與不存在聚合物TIM層206的情況相比，聚合物TIM層206的存在可以降低施加在金屬TIM層204上的機械應變/應力至少83%。因此，可以充分緩解金屬TIM層204的分層問題。此外，由於聚合物TIM層206在半導體晶粒100的角落處的存在，故可以減少由於後續製程中的熱膨脹係數(CTE)失配而導致的剪切強度所引起的翹曲。因此，可以充分增強隨後形成的半導體封裝的性能。
如圖3B至圖3D所示，聚合物TIM層206具有沿第一方向D1的第一寬度W1以及沿垂直於第一方向D1的第二方向D2的第二寬度W2。同時，半導體基板110具有沿第一方向D1的第一寬度X(即半導體晶粒100的第一寬度)以及沿第二方向D2的第二寬度Y(即半導體晶粒100的第二寬度)。在一些實施例中， 聚合物TIM層206的第一寬度W1與半導體晶粒100的第一寬度X的比率在約0.01至約0.15的範圍內。另一方面，聚合物TIM層206的第二寬度W2與半導體晶粒100的第二寬度Y的比率在約0.01至約0.15的範圍內。在一些實施例中，金屬TIM層204佔據半導體基板110的後表面RS的總面積的約50%至約96%。另一方面，聚合物TIM層206佔據半導體基板110的後表面RS的總面積的約4%至約50%。通過允許聚合物TIM層206的幾何形狀以及尺寸落入上述範圍內，可以充分維持金屬TIM層204以及聚合物TIM層206的整體熱導率。舉例來說，半導體晶粒100的角落處的溫度可以被控制為低於半導體晶粒100的中心處的溫度。因此，可以解決金屬TIM層204的分層問題而不會危及隨後形成的半導體封裝的熱性能。
返回參照圖2E，在半導體基板110上形成聚合物TIM層206之後，將蓋體300連接到聚合物TIM層206以及基板SUB。在一些實施例中，在連接蓋體300之前，在蓋體300上形成第二金屬層208。在一些實施例中，第二金屬層208的材料不同於第一金屬層202的材料。舉例來說，第二金屬層208包括金。也就是說，在一些實施例中，第二金屬層208被稱為金層。在一些實施例中，第二金屬層208通過分配製程形成在蓋體300上。在蓋體300上形成第二金屬層208之後，蓋體300以及第二金屬層208被放置在金屬TIM層204以及聚合物TIM層206上方，其中第二金屬層208與金屬TIM層204對齊。接著，將蓋體300以及第二 金屬層208壓在金屬TIM層204以及聚合物TIM層206上，從而使得蓋體300以及第二金屬層208黏附到金屬TIM層204以及聚合物TIM層206。在一些實施例中，第二金屬層208的輪廓與金屬TIM層204的輪廓以及第一金屬層202的輪廓實質上相同。因此，第二金屬層208的側壁、金屬TIM層204的側壁以及第一金屬層202的側壁實質上對齊。如圖2E所示，第一金屬層202以及第二金屬層208位於金屬TIM層204的相對兩側。在一些實施例中，第一金屬層202、金屬TIM層204、聚合物TIM層206以及第二金屬層208被統稱為黏著層200。在一些實施例中，第一金屬層202的材料(即鎵)可以進一步幫助減少半導體晶粒100的角落處的機械應力/應變。
如圖2E所示，蓋體300位在半導體晶粒100以及基板SUB上。舉例來說，蓋體300與半導體晶粒100以及基板SUB連接。在一些實施例中，蓋體300通過黏著層200與半導體晶粒100連接。也就是說，黏著層200夾在半導體晶粒100與蓋體300之間。在一些實施例中，蓋體300通過黏著層400與基板SUB連接。舉例來說，蓋體300的腳部通過黏著層400與基板SUB連接。在一些實施例中，蓋體300由導電材料製成。舉例來說，蓋體300的材料包括銅、不銹鋼、焊料、金、鎳、鉬、NiFe、NiFeCr、其合金、其組合或任何其他合適的導電材料。在一些實施例中，蓋體300形成為容納半導體晶粒100。例如，蓋體300在剖視圖中可以呈現倒置的U形，如圖2E所示。在一些實施例中，蓋體300 起到散熱的作用。換句話說，在半導體晶粒100操作期間產生的熱能可以通過蓋體300產生的路徑消散。
參照圖2F，在基板SUB的第二表面S2上形成多個導電端子500以得到半導體封裝10。在一些實施例中，導電端子500為焊料球、球柵陣列(ball grid array；BGA)球等。在一些實施例中，導電端子500由具有低電阻率的導電材料製成，例如Sn、Pb、Ag、Cu、Ni、Bi或其合金。在一些實施例中，導電端子500與暴露在基板SUB的第二表面S2處的佈線圖案RP物理接觸。
圖4是根據本公開的一些替代性實施例的半導體封裝20的示意性剖視圖。參照圖4，圖4中的半導體封裝20與圖2F中的半導體封裝10相似，因此相似的元件以相同的標號表示，且在此不再贅述。然而，圖2F的半導體封裝10中的黏著層200以及蓋體300分別被圖4的半導體封裝20中的黏著層200a以及蓋體300a取代。在一些實施例中，圖4中的黏著層200a類似於圖2F中的黏著層200，只是省略了聚合物TIM層206。
在一些實施例中，蓋體300a具有主體部302以及與主體部302連接的突出部304。在一些實施例中，主體部302分為頂蓋部302a以及腳部302b。如圖4所示，頂蓋部302a的延伸方向垂直於腳部302b的延伸方向。在一些實施例中，頂蓋部302a與腳部302b連接。舉例來說，頂蓋部302a以及腳部302b為一體形成的。在一些實施例中，腳部302b通過黏著層400與基板SUB連接。另一方面，頂蓋部302a通過黏著層200a與半導體晶粒100 連接。換言之，黏著層200a夾在蓋體300a的主體部302的頂蓋部302a與半導體晶粒100之間。
在一些實施例中，突出部304與主體部302的頂蓋部302a連接。舉例來說，突出部304從頂蓋部302a的表面突出。如圖4所示，突出部304比主體部302的腳部302b短。在一些實施例中，突出部304以及主體部302為一體形成的。例如，突出部304的材料與主體部302的材料相同。然而，本公開不限於此。在一些替代性實施例中，突出部304可以安裝在主體部302上。例如，突出部304的材料可以與主體部302的材料不同。在一些實施例中，主體部302的材料以及突出部304的材料分別包括銅、不銹鋼、焊料、金、鎳、鉬、NiFe、NiFeCr、其合金、其組合或任何其他合適的導電材料。在一些實施例中，突出部304的楊氏模量在約15GPa至約150GPa的範圍內。
如圖4所示，蓋體300a的突出部304通過黏著層600與半導體晶粒100的半導體基板110連接。在一些實施例中，黏著層200a形成在半導體晶粒100的半導體基板110的後表面RS上。同時，從俯視突來看，黏著層200a暴露出半導體基板110的後表面RS的角落及/或邊緣。在一些實施例中，蓋體300a的突出部304以及附接到其上的黏著層600形成在半導體基板110的後表面RS的被暴露出的部分上。也就是說，蓋體300a的突出部304以及黏著層600形成為與黏著層200a相鄰以覆蓋半導體基板110的後表面RS的被暴露出的部分。因此，蓋體300a的突出部304以及黏 著層600形成在半導體基板110的後表面RS的角落及/或邊緣上。以下將結合圖4以及圖5A至圖5C描述突出部304相對於黏著層200a的各種配置。
圖5A是圖4中的半導體封裝20的示意性俯視圖。為簡單起見，圖5A的俯視圖中省略了主體部302。參照圖4以及圖5A，從俯視圖來看，突出部304是連續的環形圖案。舉例來說，突出部304沿著半導體基板110的邊緣延伸以形成連續的環形圖案。在一些實施例中，突出部304圍繞黏著層200a。例如，黏著層200a填充由突出部304包圍的區域。在一些實施例中，突出部304與黏著層200a的側壁物理接觸。如圖5A所示，突出部304的角是圓角。舉例來說，突出部304可以暴露出半導體基板110的四個角落。一般而言，在半導體封裝20的製造流程(例如熱製程)期間，機械應變/應力會在半導體晶粒100的半導體基板110的角落附近產生而導致黏著層200a分層。然而，如圖5A所示，由於半導體晶粒100的半導體基板110的角落被暴露出且蓋體300a的突出部304將黏著層200a與半導體晶粒100的半導體基板110的角落隔開，突出部304可以用作停止層以減少施加在黏著層200a上的機械應變/應力。舉例來說，與不存在突出部304的情況相比，突出部304的存在可以降低施加在黏著層200a上的機械應變/應力至少93%。因此，可充分緩解黏著層200a的分層問題，且可充分增強半導體封裝20的性能。
如圖5A所示，蓋體300a的突出部304具有沿第一方向 D1的第一寬度La1以及沿垂直於第一方向D1的第二方向D2的第二寬度La2。此外，蓋體300a的突出部304還具有沿徑向方向D3的第三寬度Ra，且所述徑向方向D3與第一方向D1以及第二方向D2兩者皆形成45°角。在一些實施例中，第三寬度Ra與第一寬度La1的比率在約0.5至約1.8的範圍內。另一方面，第三寬度Ra與第二寬度La2的比率在約0.5至約1.8的範圍內。在一些實施例中，半導體基板110具有沿第一方向D1的第一寬度X(即半導體晶粒100的第一寬度)以及沿第二方向D2的第二寬度Y(即半導體晶粒100的第二寬度)。同時，黏著層200a具有沿第一方向D1的第一寬度Ls1以及沿第二方向D2的第二寬度Ls2。在一些實施例中，黏著層200a的第一寬度Ls1與半導體晶粒100的第一寬度X的比率在約0.5至約0.9的範圍內。另一方面，黏著層200a的第二寬度Ls2與半導體晶粒100的第二寬度Y的比率在約0.5至約0.9的範圍內。在一些實施例中，突出部304的第一寬度La1與半導體晶粒100的第一寬度X的比率在約0.01至約0.1的範圍內。另一方面，突出部304的第二寬度La2與半導體晶粒100的第二寬度Y的比率在約0.01至約0.1的範圍內。在一些實施例中，黏著層200a的第一寬度Ls1與突出部304的第一寬度La1的比率在約9至約50的範圍內。另一方面，黏著層200a的第二寬度Ls2與突出部304的第二寬度La2的比率在約9至約50的範圍內。在一些實施例中，黏著層200a佔據半導體基板110的後表面RS的總面積的約50%至約90%。另一方面，突出部304佔據半導 體基板110的後表面RS的總面積的約10%至約50%。在一些實施例中，通過允許突出部304的幾何形狀以及尺寸落入上述範圍內，可以充分維持黏著層200a的熱導率。因此，可以解決黏著層200a的分層問題而不會危及半導體封裝20的熱性能。
應當注意的是，圖5A中所示的配置僅僅是蓋體300a的突出部304以及黏著層200a的示例性配置。在一些替代性實施例中，蓋體300a的突出部304可以採用不同的配置。以下將結合圖5B以及圖5C描述這些配置。
圖5B是根據本公開的一些替代性實施例的半導體封裝20a的示意性俯視圖。參照圖5B，圖5B中的半導體封裝20a與圖5A中的半導體封裝20相似，因此相似的元件以相同的標號表示，且在此不再贅述。圖5B中的半導體封裝20a與圖5A中的半導體封裝20的不同之處在於，圖5B中的蓋體300a的突出部304從俯視圖來看為不連續的環形圖案。也就是說，黏著層200a覆蓋了半導體基板110的後表面RS的邊緣的一部分。一般而言，在半導體封裝20a的製造流程(例如熱製程)期間，機械應變/應力會在半導體晶粒100的半導體基板110的角落附近產生而導致黏著層200a分層。然而，如圖5B所示，由於半導體晶粒100的半導體基板110的角落被暴露出且蓋體300a的突出部304將黏著層200a與半導體晶粒100的半導體基板110的角落隔開，突出部304可以用作停止層以減少施加在黏著層200a上的機械應變/應力。舉例來說，與不存在突出部304的情況相比，突出部304的存在可以 降低施加在黏著層200a上的機械應變/應力至少93%。因此，可充分緩解黏著層200a的分層問題，且可充分增強半導體封裝20a的性能。
圖5C是根據本公開的一些替代性實施例的半導體封裝20b的示意性俯視圖。參照圖5C，圖5C中的半導體封裝20b與圖5A中的半導體封裝20相似，因此相似的元件以相同的標號表示，且在此不再贅述。圖5C中的半導體封裝20b與圖5A中的半導體封裝20之間的不同之處在於，圖5C中的蓋體300a的突出部304從俯視圖來看具有尖角。也就是說，突出部304遵循下伏的半導體基板100的輪廓並形成四邊形環形圖案。舉例來說，突出部304位於半導體基板100的後表面RS的角落以及邊緣。一般而言，在半導體封裝件20b的製造流程(例如，熱製程)期間，機械應變/應力會在半導體晶粒100的半導體基板110的角落附近產生而導致黏著層200a分層。然而，如圖5C所示，由於突出部304佔據了半導體晶粒100的角落的正上方的區域，突出部304可以用作停止層以減少施加在黏著層200a上的機械應變/應力。舉例來說，與不存在突出部304的情況相比，突出部304的存在可以降低施加在黏著層200a上的機械應變/應力至少93%。因此，可充分緩解黏著層200a的分層問題，且可充分增強半導體封裝20b的性能。
圖6是根據本公開的一些替代性實施例的半導體封裝30的示意性剖視圖。圖7A是圖6中的半導體封裝30的示意性俯視圖。為簡單起見，圖7A的俯視圖中省略了主體部302。參照圖6 以及圖7A，圖6以及圖7A中的半導體封裝30與圖4中的半導體封裝20相似，因此相似的元件以相同的標號表示，且在此不再贅述。然而，圖4的半導體封裝20中的蓋體300a被圖6的半導體封裝30中的蓋體300b取代。圖6中的蓋體300b類似於圖4中的蓋體300a，除了圖6中的蓋體300b更包括突出部306。換言之，蓋體300b包括主體部302、突出部304以及突出部306。在一些實施例中，突出部306與主體部302的頂蓋部302a連接。舉例來說，突出部306從頂蓋部302a的表面突出。在一些實施例中，突出部304以及突出部306比主體部302的腳部302b短。在一些實施例中，突出部304的高度實質上等於突出部306的高度，如圖6所示。在一些實施例中，突出部306以及主體部302為一體形成的。例如，突出部306的材料與主體部302的材料相同。然而，本公開不限於此。在一些替代性實施例中，突出部306可以安裝在主體部302上。例如，突出部306的材料可以與主體部302的材料不同。在一些實施例中，主體部302的材料以及突出部306的材料分別包括銅、不銹鋼、焊料、金、鎳、鉬、NiFe、NiFeCr、其合金、其組合或任何其他合適的導電材料。在一些實施例中，突出部306的楊氏模量在約15GPa至約150GPa的範圍內。
如圖6所示，蓋體300b的突出部304以及突出部306通過黏著層600與半導體晶粒100的半導體基板110連接。參照圖6以及圖7A，突出部306在空間上與突出部304分離。舉例來說，突出部306與突出部304通過設置在其之間的黏著層200a分開。 在一些實施例中，從俯視圖來看，突出部304以及突出部306是連續的環形圖案。也就是說，突出部304以及突出部306是同心環形圖案。在一些實施例中，突出部304圍繞突出部306。舉例來說，突出部306位於由突出部304包圍的空間內。在一些實施例中，突出部306圍繞黏著層200a的一部分且同時被黏著層200a的另一部分圍繞。舉例來說，突出部306嵌入在黏著層200a中。在一些實施例中，突出部304以及突出部306與黏著層200a的側壁物理接觸。如圖7A所示，突出部304的角以及突出部306的角是圓角。
一般而言，在半導體封裝30的製造流程(例如，熱流程)期間，機械應變/應力會在半導體晶粒100的半導體基板110的角落附近產生而導致黏著層200a分層。然而，如圖7A所示，由於半導體晶粒100的半導體基板110的角落被暴露出且蓋體300b的突出部304以及突出部306將黏著層200a與半導體晶粒100的半導體基板110的角落隔開，突出部304以及突出部306可以用作作為停止層以減少施加在黏著層200a上的機械應變/應力。舉例來說，與不存在突出部304以及突出部306的情況相比，突出部304以及突出部306的存在可以降低施加在黏著層200a上的機械應變/應力至少93%。因此，可充分緩解黏著層200a的分層間題，且可充分增強半導體封裝30的性能。在一些實施例中，突出部306的幾何形狀以及尺寸(例如寬度)可以類似於突出部304的幾何形狀以及尺寸，因此在此省略對其的詳細描述。
應當注意的是，圖7A中所示的配置僅僅是蓋體300b的突出部304和突出部306以及黏著層200a的示例性配置。在一些替代性實施例中，蓋體300b的突出部304以及突出部306可以採用不同的配置。以下將結合圖7B描述不同的配置。
圖7B是根據本公開的一些替代性實施例的半導體封裝30a的示意性俯視圖。參照圖7B，圖7B中的半導體封裝30a與圖7A中的半導體封裝30相似，因此相似的元件以相同的標號表示，且在此不再贅述。圖7B中的半導體封裝30a與圖7A中的半導體封裝30的不同之處在於，圖7B中的蓋體300b的突出部304以及突出部306從俯視圖來看皆為不連續的環形圖案。也就是說，黏著層200a覆蓋了半導體基板110的後表面RS的邊緣的一部分。在一些實施例中，位於突出部306圍起的區域內的黏著層200a與位於突出部306圍起的區域外的黏著層200a連通。一般而言，在半導體封裝30a的製造流程(例如，熱製程)期間，機械應變/應力會在半導體晶粒100的半導體基板110的角落附近產生而導致黏著層200a分層。然而，如圖7B所示，由於半導體晶粒100的半導體基板110的角落被暴露出且蓋體300b的突出部304以及突出部306將黏著層200a與半導體晶粒100的半導體基板110的角落隔開，突出部304以及突出部306可以用作停止層以減少施加在黏著層200a上的機械應變/應力。舉例來說，與不存在突出部304以及突出部306的情況相比，突出部304以及突出部306的存在可以降低施加在黏著層200a上的機械應變/應力至少93%。因 此，可充分緩解黏著層200a的分層問題，且可充分增強半導體封裝30a的性能。
圖8是根據本公開的一些替代性實施例的半導體封裝40的示意性剖視圖。參照圖8，圖8中的半導體封裝40與圖4中的半導體封裝20相似，因此相似的元件以相同的標號表示，且在此不再贅述。然而，在圖8的半導體封裝40中，蓋體300a的突出部304在空間上與黏著層200a分離。換言之，在由黏著層200a、頂蓋部302a、突出部304以及半導體基板110包圍的區域中形成空氣隙AR。
一般而言，在半導體封裝40的製造流程(例如熱製程)期間，機械應變/應力會在半導體晶粒100的半導體基板110的角落附近產生而導致黏著層200a分層。然而，由於半導體晶粒100的半導體基板110的角落被暴露出且蓋體300a的突出部304將黏著層200a與半導體晶粒100的半導體基板110的角落隔開，突出部304可以用作停止層以減少施加在黏著層200a上的機械應變/應力。舉例來說，與不存在突出部304的情況相比，突出部304的存在可以降低施加在黏著層200a上的機械應變/應力至少93%。因此，可充分緩解黏著層200a的分層問題，且可充分增強半導體封裝40的性能。
圖9是根據本公開的一些替代性實施例的半導體封裝50的示意性剖視圖。參照圖9，圖9中的半導體封裝50與圖4中的半導體封裝20相似，因此相似的元件以相同的標號表示，且在此 不再贅述。然而，圖4的半導體封裝20中的黏著層200a被圖9的半導體封裝50中的黏著層200取代。圖9中的黏著層200與圖2F中的黏著層200類似，故在此不再贅述。在一些實施例中，黏著層200包括第一金屬層202、金屬TIM層204、聚合物TIM層206以及第二金屬層208。如圖9所示，蓋體300a的突出部304圍繞黏著層200。舉例來說，蓋體300a的突出部304與聚合物TIM層206物理接觸且圍繞聚合物TIM層206。
一般而言，在半導體封裝50的製造流程(例如熱製程)期間，機械應變/應力會在半導體晶粒100的半導體基板110的角落附近產生而導致黏著層200分層。然而，由於半導體晶粒100的半導體基板110的角落被暴露出且蓋體300a的突出部304以及聚合物TIM層206將金屬TIM層204與半導體晶粒100的半導體基板110的角落隔開，突出部304以及聚合物TIM層206可以用作停止層或緩衝層，以減少施加在黏著層200上的機械應變/應力。舉例來說，與不存在突出部304以及聚合物TIM層206的情況相比，突出部304以及聚合物TIM層206的存在可以降低施加在黏著層200上的機械應變/應力至少83%。因此，可充分緩解黏著層200的分層問題，且可充分增強半導體封裝50的性能。
根據本公開的一些實施例，半導體封裝包括基板、半導體晶粒、蓋體以及黏著層。所述半導體晶粒與所述基板連接。所述蓋體位於所述半導體晶粒以及所述基板上。所述黏著層夾在所述蓋體與所述半導體晶粒之間。所述黏著層包括金屬熱界面材料 (thermal interface material；TIM)層以及與所述金屬TIM層相鄰的聚合物TIM層。從俯視圖來看，所述聚合物TIM層位於所述半導體晶粒的角落。
根據本公開的一些實施例，所述黏著層更包括位於所述金屬TIM層相對兩側的第一金屬層以及第二金屬層，且所述第一金屬層的材料與所述第二金屬層的材料不同。
根據本公開的一些實施例，所述第一金屬層包括鎵且所述第二金屬層包括金。
根據本公開的一些實施例，所述第一金屬層的側壁、所述金屬TIM層的側壁以及所述第二金屬層的側壁對齊。
根據本公開的一些實施例，所述聚合物TIM層包括彼此斷開的圖案，且每一所述圖案從所述俯視圖來看呈現出四分之一圓的形狀、三角形形狀或正方形形狀。
根據本公開的一些實施例，所述聚合物TIM層從所述俯視圖來看是環形圖案且圍繞所述金屬TIM層。
根據本公開的一些實施例，所述金屬TIM層包括焊料、錫、鉍、鉛、鎘、鋅、鎵、銦、碲、汞、鉈、銻、硒、釙或其組合，且所述聚合物TIM層包括縮醛、丙烯酸、纖維素、醋酸鹽、聚乙烯、聚苯乙烯、乙烯基、尼龍、聚烯烴、聚酯、聚矽氧、石蠟或其組合。
根據本公開的一些實施例，所述聚合物TIM層的寬度與所述半導體晶粒的寬度的比率在約0.01至約0.15的範圍內。
根據本公開的一些替代性實施例，半導體封裝包括基板、半導體晶粒、蓋體以及黏著層。所述半導體晶與所述基板連接。所述蓋體位於所述半導體晶粒以及所述基板上。所述蓋體包括主體部以及與所述主體部連接的第一突出部。所述第一突出部與所述半導體晶粒連接。所述黏著層夾在所述蓋體的所述主體部與所述半導體晶粒之間。所述第一突出部圍繞所述黏著層。
根據本公開的一些替代性實施例，所述第一突出部的楊氏模量在約15GPa至約150GPa的範圍內。
根據本公開的一些替代性實施例，所述黏著層的寬度與所述第一突出部的寬度的比率在約9至約50的範圍內。
根據本公開的一些替代性實施例，從俯視圖來看，所述第一突出部是連續的環形圖案。
根據本公開的一些替代性實施例，從俯視圖來看，所述第一突出部是不連續的環形圖案。
根據本公開的一些替代性實施例，所述蓋體更包括與所述主體部連接的第二突出部，所述第二突出部與所述半導體晶粒連接，且所述第二突出部在空間上與所述第一突出部分離。
根據本公開的一些替代性實施例，所述第一突出部圍繞所述第二突出部。
根據本公開的一些替代性實施例，所述第一突出部在空間上與所述黏著層分離。
根據本公開的一些實施例，半導體封裝的製造方法至少 包括以下步驟。提供基板。將半導體晶粒接合到所述基板。所述半導體晶粒包括半導體基板。在所述半導體晶粒上配置鎵層。在所述鎵層上形成金屬熱界面材料(thermal interface material；TIM)層。所述鎵層以及所述金屬TIM層暴露出所述半導體晶粒的所述半導體基板的一部分。在所述半導體基板的所述暴露部分的至少一部分上形成聚合物TIM層。將蓋體與所述聚合物TIM層以及所述基板連接。
根據本公開的一些實施例，所述半導體封裝的製造方法更包括至少以下步驟。在連接所述蓋體之前在所述蓋體上形成金層。將在所述蓋體上的所述金層與所述金屬TIM層以及所述聚合物TIM層連接。
根據本公開的一些實施例，所述蓋體包括主體部以及與所述主體部連接的突出部，且所述半導體封裝的製造方法更包括至少以下步驟。將所述蓋體的所述突出部與所述半導體基板連接，其中所述突出部圍繞所述聚合物TIM層。
根據本公開的一些實施例，從俯視圖來看，所述半導體基板的所述暴露部分是所述半導體基板的角落。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認 識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對其作出各種改變、替代及變更。
10:半導體封裝
100:半導體晶粒
110:半導體基板
170:導電柱
180、500:導電端子
200、400:黏著層
202:第一金屬層
204:金屬TIM層
206:聚合物TIM層
208:第二金屬層
300:蓋體
RP:佈線圖案
S1:第一表面
S2:第二表面
SUB:基板
UF:底部填充膠層

Claims (10)

  1. 一種半導體封裝，包括：基板；半導體晶粒，與所述基板連接；蓋體，位於所述半導體晶粒以及所述基板上；以及黏著層，夾在所述蓋體以及所述半導體晶粒之間，其中所述黏著層包括金屬熱界面材料(thermal interface material；TIM)層以及與所述金屬TIM層相鄰的聚合物TIM層，且從俯視圖來看，所述聚合物TIM層位於所述半導體晶粒的角落。
  2. 如請求項1所述的半導體封裝，其中所述黏著層更包括位於所述金屬TIM層相對兩側的第一金屬層以及第二金屬層，且所述第一金屬層的材料與所述第二金屬層的材料不同。
  3. 如請求項1所述的半導體封裝，其中所述聚合物TIM層包括彼此斷開的圖案，且每一所述圖案從所述俯視圖來看呈現出四分之一圓的形狀、三角形形狀或正方形形狀。
  4. 如請求項1所述的半導體封裝，其中所述金屬TIM層包括焊料、錫、鉍、鉛、鎘、鋅、鎵、銦、碲、汞、鉈、銻、硒、釙或其組合，且所述聚合物TIM層包括縮醛、丙烯酸、纖維素、醋酸鹽、聚乙烯、聚苯乙烯、乙烯基、尼龍、聚烯烴、聚酯、聚矽氧、石蠟或其組合。
  5. 一種半導體封裝，包括：基板； 半導體晶粒，與所述基板連接；蓋體，位於所述半導體晶粒以及所述基板上，其中所述蓋體包括主體部以及與所述主體部連接的第一突出部，所述第一突出部與所述半導體晶粒連接，且所述蓋體的所述主體部與所述基板連接；以及黏著層，夾在所述蓋體的所述主體部與所述半導體晶粒之間，其中所述第一突出部圍繞所述黏著層。
  6. 如請求項5所述的半導體封裝，其中所述蓋體更包括與所述主體部連接的第二突出部，所述第二突出部與所述半導體晶粒連接，且所述第二突出部在空間上與所述第一突出部分離。
  7. 如請求項6所述的半導體封裝，其中所述第一突出部圍繞所述第二突出部。
  8. 如請求項5所述的半導體封裝，其中所述第一突出部在空間上與所述黏著層分離。
  9. 一種半導體封裝的製造方法，包括：提供基板；將半導體晶粒接合到所述基板，其中所述半導體晶粒包括半導體基板；在所述半導體晶粒上配置鎵層；在所述鎵層上形成金屬熱界面材料(thermal interface material；TIM)層，其中所述鎵層以及所述金屬TIM層暴露出所述半導體晶粒的所述半導體基板的一部分； 在所述半導體基板的所述暴露部分的至少一部分上形成聚合物TIM層；以及將蓋體與所述聚合物TIM層以及所述基板連接。
  10. 如請求項9所述的半導體封裝的製造方法，更包括：在連接所述蓋體之前在所述蓋體上形成金層；以及將在所述蓋體上的所述金層與所述金屬TIM層以及所述聚合物TIM層連接。
TW111100372A 2021-08-30 2022-01-05 半導體封裝及其製造方法 TWI790085B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/461,818 2021-08-30
US17/461,818 US20230065147A1 (en) 2021-08-30 2021-08-30 Semiconductor package and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TWI790085B true TWI790085B (zh) 2023-01-11
TW202310269A TW202310269A (zh) 2023-03-01

Family

ID=84464526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100372A TWI790085B (zh) 2021-08-30 2022-01-05 半導體封裝及其製造方法

Country Status (3)

Country Link
US (1) US20230065147A1 (zh)
CN (1) CN115497883A (zh)
TW (1) TWI790085B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201903996A (zh) * 2017-05-31 2019-01-16 台灣積體電路製造股份有限公司 封裝中具有不同厚度的熱界面材料
TW201913920A (zh) * 2017-08-31 2019-04-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US20210242139A1 (en) * 2020-01-31 2021-08-05 International Business Machines Corporation Mitigating thermal-mechanical strain and warpage of an organic laminate substrate
US20210242098A1 (en) * 2020-02-03 2021-08-05 International Business Machines Corporation Variable thickness lid adhesive

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268428B2 (en) * 2005-07-19 2007-09-11 International Business Machines Corporation Thermal paste containment for semiconductor modules
JP6421050B2 (ja) * 2015-02-09 2018-11-07 株式会社ジェイデバイス 半導体装置
WO2019066990A1 (en) * 2017-09-30 2019-04-04 Intel Corporation ENCAPSULATION COMPRISING THERMAL INTERFACE MATERIAL RETAINING STRUCTURES ON CHIP AND THERMAL DISSIPATOR
US20200411407A1 (en) * 2019-06-26 2020-12-31 Intel Corporation Integrated circuit packages with solder thermal interface material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201903996A (zh) * 2017-05-31 2019-01-16 台灣積體電路製造股份有限公司 封裝中具有不同厚度的熱界面材料
TW201913920A (zh) * 2017-08-31 2019-04-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US20210242139A1 (en) * 2020-01-31 2021-08-05 International Business Machines Corporation Mitigating thermal-mechanical strain and warpage of an organic laminate substrate
US20210242098A1 (en) * 2020-02-03 2021-08-05 International Business Machines Corporation Variable thickness lid adhesive

Also Published As

Publication number Publication date
US20230065147A1 (en) 2023-03-02
CN115497883A (zh) 2022-12-20
TW202310269A (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
US11289424B2 (en) Package and method of manufacturing the same
US11742254B2 (en) Sensor package and method
US20200075546A1 (en) Semiconductor package and manufacturing method thereof
CN106558537B (zh) 集成多输出结构以及形成方法
US12033992B2 (en) Package and manufacturing method thereof
US20240203924A1 (en) Die and package structure
US12009281B2 (en) Package structure and method of manufacturing the same
TWI721038B (zh) 封裝結構、疊層封裝元件及其形成方法
TW201916297A (zh) 積體扇出型封裝
US11562983B2 (en) Package having multiple chips integrated therein and manufacturing method thereof
US10923421B2 (en) Package structure and method of manufacturing the same
TW202114121A (zh) 半導體封裝及其製造方法
US20230116818A1 (en) Package having multiple chips integrated therein and manufacturing method thereof
US20230048907A1 (en) Integrated circuit, package structure, and manufacturing method of package structure
US20230352357A1 (en) Sensor packages
TWI790085B (zh) 半導體封裝及其製造方法
US11915991B2 (en) Semiconductor device having first heat spreader and second heat spreader and manufacturing method thereof
US20220406676A1 (en) Semiconductor device and manufacturing method thereof
CN221407294U (zh) 半导体装置
US20230065429A1 (en) Integrated circuit, semiconductor package, and manufacturing method of semiconductor package
TWI837728B (zh) 半導體裝置及其製造方法
CN220155524U (zh) 半导体结构
TWI851040B (zh) 封裝、封裝結構、與積體電路封裝的形成方法
US20230063251A1 (en) Semiconductor package and method of forming the same
TW202422709A (zh) 半導體裝置及其製造方法