TW202232272A - 針對場域可程式化陣列中的電壓調節器單元的電流平衡 - Google Patents

Abstract

一種半導體設備具有提供軌電壓的電源軌。電源軌電耦接到多個電壓調節器，並且每個電壓調節器包括：電耦接到電源軌的輸出介面；兩者都耦接到輸出介面的第一驅動路徑和第二驅動路徑、以及調節器內平衡電路。第一驅動路徑和第二驅動路徑並聯地彼此耦接，並且在第一階段和第二階段期間以操作頻率進行操作以分別向電源軌提供第一路徑電流和第二路徑電流。調節器內平衡電路感測第一路徑電流和第二路徑電流，並且基於第一路徑電流和第二路徑電流的差來控制第一階段的第一工作週期和/或第二階段的第二工作週期。

Description

針對場域可程式化陣列中的電壓調節器單元的電流平衡

本申請主張享有於2021年11月23日遞交的、名稱為“Power Management Integrated Circuit with a Field Programmable Array of Voltage Regulators”的美國非臨時專利申請No. 17/534,345的優先權，所述美國非臨時專利申請主張享有於2021年1月29日遞交的、名稱為“Power Management Integrated Circuit with a Field Programmable Array of Voltage Regulators”的美國臨時專利申請No. 63/143,732的優先權。本申請還主張享有於2021年11月23日遞交的、名稱為“Current Balancing for Voltage Regulator Units in Field Programmable Arrays”的美國非臨時專利申請No. 17/534,362的優先權，所述美國非臨時專利申請主張享有於2021年1月29日遞交的、名稱為“Current Balancing for Voltage Regulator Units in Field Programmable Arrays”的美國臨時專利申請No. 63/143,734的優先權。上述申請中的每個申請據此整體地透過引用的方式被併入。

本申請涉及於2021年11月26日遞交的、名稱為“具有電壓調節器的場域可程式化陣列的電源管理積體電路（Power Management Integrated Circuit with a Field Programmable Array of Voltage Regulators）”的臺灣專利申請第110144255號（案卷號125533-5005-TW），所述申請據此整體地透過引用的方式被併入。

概括而言，本申請涉及電子設備，包括但不限於用於自適應地驅動電子系統的電源軌的設備和方法。

電子設備通常將單晶片系統（SoC）與電源管理積體電路（PMIC）、通信埠、外部記憶體或儲存裝置和其它周邊功能模組整合在主邏輯板上。SoC在單個封裝中包括一個或多個微處理器或中央處理器（CPU）核心、記憶體、輸入/輸出埠和輔助儲存裝置。PMIC通常在主邏輯板上被設置為與SoC相鄰，並且經由在主邏輯板上形成的導線向SoC提供多個直流（DC）電源軌。對於每種類型的SoC，PMIC和通向SoC的導線需要至少基於在所述類型的SoC中包括的微處理器或CPU核心進行客製化設計。在許多情形下，針對每種SoC類型客製化PMIC並不高效。此外，在一些情形下，同一PMIC中的電壓調節器是不平衡的，並且損害PMIC的性能。將有益的是，提供可以被配置為驅動不同類型的SoC的高度平衡的電壓調節器，例如以供在高效且高性能的PMIC解決方案中使用。

為了解決與客製化設計的PMIC相關聯的問題，將非常希望提供具有通用PMIC的半導體設備或系統，所述通用PMIC可以自適應地支援具有不同微處理器或CPU核心的各種不同類型的SoC。具體地，通用PMIC利用單獨地且相互地平衡的電壓調節器，以實現通用PMIC的高性能。

在所附的申請專利範圍的範圍內的系統、方法和設備的各個實施例各自具有若干方面，其中沒有單一方面獨自地負責本文所述的屬性。在不限制所附的申請專利範圍的範圍的情況下，在考慮本公開內容之後，並且特別是在考慮題為“具體實施方式”的章節之後，將理解如何使用各個實施例的各方面來提供半導體設備，所述半導體設備被配置為提供多個電源軌以向SoC的一個或多個處理器群集供電。所述半導體設備包括多個電壓調節器，其被排列在場域可程式化陣列中，並且基於與耦接到電源軌的一個或多個處理器群集相關聯的負載資訊來控制以向SoC的多個電源軌輸出功率。換句話說，相同的半導體設備可被配置為基於不同類型的SoC的負載資訊來驅動不同類型的SoC，並且成為通用的SoC供電解決方案。

在一些實施例中，對於每個電源軌，調節器內和/或調節器間電流平衡機制被內部地應用在驅動相應電源軌的每個有效電壓調節器，使得對每個有效電壓調節器的不同電流路徑中的路徑電流進行平衡，並且對驅動相應電源軌的不同有效電壓調節器中的輸出電流進行平衡。針對（例如，通用PMIC電路的）每個單獨的電壓調節器高效地實現這些平衡機制，而不涉及來自其它不同的電壓調節器的輸入或控制。此外，場域可程式化陣列中的電壓調節器可以與多個電源軌電解耦，並且成為冗餘電壓調節器而不完全斷電（當旁路單元用於停用冗餘電壓調節器的輸出介面與輸入之間的反饋路徑時）。

具體地，在一個方面中，一種積體半導體設備包括多個電壓調節器以及電源陣列控制器。所述多個電壓調節器被排列在場域可程式化陣列中。所述電源陣列控制器耦接到所述多個電壓調節器，並且被配置為控制所述多個電壓調節器以向多個電源軌輸出功率。每個電源軌以相應軌電壓來提供相應軌電流。對於所述多個電源軌中的每個電源軌，所述電源陣列控制器被配置為：決定與所述相應電源軌相關聯的所述相應軌電流；至少根據所述相應軌電流來選擇電壓調節器子集；以及啟用所述電壓調節器子集以產生所述相應軌電壓並且共同提供所述相應軌電流。在一些實施例中，所述電源陣列控制器包括一個或多個處理器以及具有儲存在其上的指令的記憶體，所述指令在被所述一個或多個處理器執行時使得所述處理器控制所述多個電壓調節器以向所述多個電源軌輸出功率。

在一些實施例中，所述電源陣列控制器被配置為：至少基於所述相應軌電壓來決定控制值，以及根據所決定的控制值來啟用所述電壓調節器子集以產生所述相應軌電壓並且共同提供所述相應軌電流。此外，在一些實施例中，啟用所述電壓調節器子集還包括向所述電壓調節器子集提供所述控制值。所述電壓調節器子集由所述控制值控制以產生所述相應軌電壓並且共同提供所述相應軌電流。另外，在一些實施例中，啟用所述電壓調節器子集包括向所選擇的電壓調節器子集提供操作啟用信號，以產生所述相應軌電壓並且共同提供所述相應軌電流。

在一些實施例中，所述電源陣列控制器被配置為：根據與相應電源軌負載上的預期或實際負載相對應的負載資訊來決定與所述相應電源軌相關聯的所述相應軌電流。此外，在一些實施例中，所述負載資訊與耦接到所述相應電源軌的一個或多個處理器群集的處理器負載資訊相對應。

在一些實施例中，所述積體半導體設備還包括：一個或多個直流（DC）電源介面。每個DC電源介面被配置為接收不同的DC供電電壓，並且每個電壓調節器耦接到所述一個或多個DC電源介面的相應子集，並且被配置為由對應的DC供電電壓供電，並且從所述對應的電源電壓產生所述相應軌電壓。

在一些實施例中，在相應時間處，所述多個電壓調節器中的至少一個電壓調節器是冗餘的，並且不耦接到所述多個電源軌中的任何電源軌。

在一些實施例中，對於每個電源軌選擇所述電壓調節器子集還包括：在相應時間處將所述電壓調節器子集中的每個電壓調節器與所述相應電源軌唯一地關聯。

在一些實施例中，對於每個電源軌，所述相應軌電流具有最大軌電流 I _RLM 。所述電壓調節器子集中的每個電壓調節器被配置為提供高達最大調節器電流 I _RGM 的調節器電流，以及所述電壓調節器子集具有與所述最大軌電流 I _RLM 和所述最大調節器電流 I _RGM 的比率相對應的第一數量的電壓調節器。此外，在一些實施例中，第一電源軌被配置為在所述第一電源軌的每次啟用時的瞬間負載響應時間內達到所述相應軌電壓，以及所述瞬間負載響應時間是由所述最大調節器電流 I _RGM 來實現的。所述第一數量是基於所述瞬間負載響應時間來決定的。另外，第二電源軌被配置為在所述第二電源軌的每次啟用時的瞬間負載響應時間內達到所述相應軌電壓，並且在正常操作期間輸出所述最大軌電流 I _RLM ，所述瞬間負載響應時間是由小於所述最大軌電流 I _RLM 的瞬間負載電流來實現的。在一些實施例中，所述電源陣列控制器被配置為對於每個電源軌進行以下操作：決定所述相應電源軌的瞬時軌電流；以及啟用所述電壓調節器子集中的所有電壓調節器以共同提供所述相應電源軌的所述瞬時軌電流。在一些實施例中，所述電源陣列控制器被配置為對於每個電源軌進行以下操作：決定所述相應電源軌的瞬時軌電流；比較所述瞬時軌電流和所述最大調節器電流 I _RGM ；停用所述電壓調節器子集中的一個或多個電壓調節器；以及啟用所述電壓調節器子集中的其餘部分以共同提供所述相應電源軌的所述瞬時軌電流。

在一些實施例中，所述多個電壓調節器彼此相同。

在一些實施例中，所述多個電壓調節器中的每個電壓調節器與從多種預定義的電壓調節器類型中選擇的相應電壓調節器類型相對應。對於每個電源軌，所述電壓調節器子集與相應電壓調節器類型相對應，並且選擇所述電壓調節器子集包括基於至少一個性能準則來決定所述相應電壓調節器類型。

在一些實施例中，對於每個電源軌，所述電壓調節器子集中的每個電壓調節器還包括：輸出介面、一個或多個驅動路徑以及電壓調節器控制器。所述輸出介面耦接到所述相應電源軌並且被配置為提供所述軌電壓並且將所述相應軌電流傳送到所述相應電源軌。所述一個或多個驅動路徑耦接到所述輸出介面並且被配置為以操作頻率進行操作。所述電壓調節器控制器具有耦接到所述一個或多個驅動路徑的輸出和透過反饋路徑耦接到所述輸出介面的輸入，並且被配置為控制所述一個或多個驅動路徑。

在一些實施例中，對於每個電源軌，電壓調節器子集中的每個電壓調節器還包括旁路單元，其耦接到所述一個或多個驅動路徑和所述電壓調節器控制器。所述旁路單元被配置為提供虛擬負載組件。所述相應電壓調節器具有待機/冗餘模式，在所述待機/冗餘模式下，所述旁路單元被啟用以將從所述輸出介面到所述電壓調節器控制器的所述輸入的所述反饋路徑旁路，從而停用所述相應電壓調節器使其不能夠對所述相應軌電流作出貢獻。

在一些實施例中，對於每個電源軌，所述電壓調節器子集中的每個電壓調節器被配置為提供所述相應軌電流的一部分，並且還包括：電耦接到所述相應電源軌的輸出介面、多條驅動路徑、以及調節器內平衡電路和調節器間平衡電路中的至少一者。每條驅動路徑耦接到所述輸出介面，並且被配置為向所述相應電源軌提供相應路徑電流。所述調節器內平衡電路耦接到所述多條驅動路徑，並且被配置為對所述多條驅動路徑中的所述相應路徑電流進行平衡；並且所述調節器間平衡電路耦接到所述輸出介面，並且被配置為將所述相應軌電流的由所述相應電壓調節器提供的所述一部分與所述相應軌電流的由所述電壓調節器子集中的不同電壓調節器提供的至少另一部分進行平衡。另外，在一些實施例中，對於每個電源軌，所述電壓調節器子集中的每個電壓調節器包括調節器內平衡電路和調節器間平衡電路兩者。

在另一方面中，一種積體半導體設備包括電源軌和電耦接到所述電源軌的多個電壓調節器。所述電源軌被配置為提供軌電壓，並且所述多個電壓調節器被配置為共同提供所述軌電壓。所述多個電壓調節器中的每個電壓調節器包括輸出介面、第一驅動路徑、第二驅動路徑和調節器內平衡電路。所述輸出介面與所述電源軌電耦接。所述第一驅動路徑耦接到所述輸出介面，並且被配置為在第一階段期間並且以操作頻率進行操作，以向所述電源軌提供第一路徑電流。所述第二驅動路徑耦接到所述輸出介面，並且被配置為在第二階段期間並且以所述操作頻率進行操作，以向所述電源軌提供第二路徑電流。所述第二驅動路徑與所述第一驅動路徑並聯地電耦接。所述調節器內平衡電路耦接到所述第一驅動路徑和所述第二驅動路徑，並且被配置為：感測所述第一路徑電流和所述第二路徑電流；以及基於所述第一路徑電流和所述第二路徑電流的差來產生第一控制信號，以控制第一階段的第一工作週期和/或第二階段的第二工作週期。

在一些實施例中，所述多個電壓調節器中的每個電壓調節器還包括電壓調節器控制器，其具有耦接到所述輸出介面的反饋輸入。所述電壓調節器控制器的反饋輸入被配置為接收所述輸出介面的輸出電壓。所述多個電壓調節器中的每個電壓調節器還包括調節器間平衡電路，其耦接到所述輸出介面和所述電壓調節器控制器。所述調節器間平衡電路被配置為：感測所述相應電壓調節器的輸出電流；以及向所述電壓調節器控制器的控制輸入應用偏移，其中，所述偏移是基於所述相應電壓調節器的所感測到的輸出電流來決定的。

在一些實施例中，所述調節器內平衡電路被配置為：決定所述第一路徑電流和所述第二路徑電流的所述差不滿足路徑電流平衡準則；以及根據決定所述第一路徑電流和所述第二路徑電流的所述差不滿足所述路徑電流平衡準則，以及決定所述第一路徑電流大於所述第二路徑電流，來實現以下各項中的一項或兩項：減少所述第一階段的所述第一工作週期以及增加所述第二階段的所述第二工作週期，直到所述第一路徑電流和所述第二路徑電流的所述差滿足所述路徑電流平衡準則。

在一些實施例中，所述多個電壓調節器中的每個電壓調節器還包括具有耦接到所述輸出介面的反饋輸入的電壓調節器控制器，並且所述電壓調節器控制器的反饋輸入被配置為接收所述輸出介面的輸出電壓。此外，在一些實施例中，所述多個電壓調節器中的每個電壓調節器還包括耦接到所述輸出介面和所述電壓調節器控制器的調節器間平衡電路。所述調節器間平衡電路被配置為：感測所述相應電壓調節器的輸出電流；以及向所述電壓調節器控制器的控制輸入應用偏移。所述偏移是基於所述相應電壓調節器的所感測到的輸出電流來決定的。此外，在一些實施例中，所述電壓調節器控制器包括誤差放大器，其被配置為：接收所述控制輸入，以及在所述反饋輸入與定義所述軌電壓的控制值之間應用所述偏移。在一些實施例中，所述多個電壓調節器中的每個電壓調節器還包括耦接到所述輸出介面和所述電壓調節器控制器的調節器間平衡電路。所述調節器間平衡電路被配置為：感測所述相應電壓調節器的所述第一路徑電流和所述第二路徑電流中的一項；以及向由所述電壓調節器控制器接收的控制輸入應用偏移，所述偏移是基於所感測到的所述第一路徑電流和所述第二路徑電流中的一項。

在一些實施例中，所述第一驅動路徑和所述第二驅動路徑中的每條驅動路徑還包括：開關組件，其耦接到輸入供電電壓V _in和所述輸出介面；以及驅動器，其耦接到所述開關組件並且被配置為在所述第一階段和所述第二階段中的相應階段期間以所述操作頻率來啟用所述開關組件，從而向所述電源軌提供所述第一路徑電流和所述第二路徑電流中的相應路徑電流。

在一些實施例中，所述第一階段的所述第一工作週期等於所述第二階段的所述第二工作週期，並且所述第二階段從所述第一階段偏移。

在一些實施例中，所述第一控制信號是基於所述第一路徑電流和所述第二路徑電流的所述差來產生的以控制所述第二階段的所述第二工作週期。所述多個電壓調節器中的每個電壓調節器還包括第三驅動路徑，其耦接到所述輸出介面，並且被配置為在第三階段期間以所述操作頻率進行操作，以向所述電源軌提供第三路徑電流，所述第三驅動路徑與所述第一驅動路徑和所述第二驅動路徑電耦接。所述調節器內平衡電路耦接到所述第三驅動路徑，並且被配置為：感測所述第三路徑電流；以及基於所述第一路徑電流和所述第三路徑電流的差來產生第二控制信號，以控制所述第三階段的第三工作週期。

在一些實施例中，所述多個電壓調節器中的每個電壓調節器還包括第三驅動路徑，其耦接到所述輸出介面，並且被配置為在第三階段期間以所述操作頻率進行操作，以向所述電源軌提供第三路徑電流，所述第三驅動路徑與所述第一驅動路徑和所述第二驅動路徑並聯地電耦接。所述調節器內平衡電路耦接到所述第三驅動路徑，並且被配置為：感測所述第三路徑電流；以及基於所述第一路徑電流和所述第二路徑電流的差以及基於所述第一路徑電流和所述第三路徑電流的差來產生所述第一控制信號，以控制所述第一階段的所述第一工作週期。

在一些實施例中，所述多個電壓調節器和一個或多個額外電壓調節器被排列在場域可程式化陣列中，以及所述多個電壓調節器是基於與所述電源軌上的預期或實際負載相對應的負載資訊從所述場域可程式化陣列中選擇的，以驅動所述電源軌。

此外，在另一方面中，一種積體半導體設備包括電源軌以及耦接到所述電源軌的多個電壓調節器。所述電源軌配置為提供軌電壓，並且所述多個電壓調節器被配置為共同提供所述軌電壓。所述多個電壓調節器中的每個電壓調節器包括輸出介面、一個或多個驅動路徑、電壓調節器控制器和旁路單元。所述輸出介面耦接到所述電源軌，並且被配置為：提供所述軌電壓，以及向所述電源軌傳送高達預定義的調節器電流。所述一個或多個驅動路徑耦接到所述輸出介面，並且被配置為以操作頻率進行操作。所述電壓調節器控制器具有耦接到所述一個或多個驅動路徑的輸出，和透過反饋路徑耦接到所述輸出介面的輸入，並且被配置為控制所述一個或多個驅動路徑。所述旁路單元耦接到所述一個或多個驅動路徑和所述電壓調節器控制器，並且被配置為提供虛擬負載組件。每個電壓調節器具有待機/冗餘模式，在所述待機/冗餘模式下，所述旁路單元被啟用以將從所述輸出介面到所述電壓調節器控制器的所述輸入的所述反饋路徑旁路。

根據本說明書中的描述和圖式，其它實施例和優點對於本領域技術人員來說可以是顯而易見的。

現在將詳細參考具體實施例，其示例在圖式中示出。在以下詳細描述中，闡述許多非限制性的具體細節，以幫助理解本文所呈現的標的。但是對於本領域的一般技術人員來說將顯而易見的是，可以在不脫離申請專利範圍的範圍的情況下使用各種替代方式，並且可以在沒有這些具體細節的情況下實施標的。例如，對於本領域的一般技術人員來說將顯而易見的是，本文所呈現的標的可以在具有電源管理能力的許多類型的電子設備上實現。

之前，對於每種類型的SoC，通向SoC的PMIC和導線需要至少基於在所述類型的SoC中包括的微處理器或CPU核心進行客製化設計。在許多情形下，針對每種SoC類型客製化PMIC並不高效。此外，在一些情形下，同一PMIC中的電壓調節器是不平衡的，並且損害PMIC的性能。在本申請的各個實施例中，積體半導體設備被配置為提供多個電源軌，以向SoC的一個或多個處理器群集供電。所述半導體設備包括多個電壓調節器，多個電壓調節器被排列在場域可程式化陣列中，並且基於與耦接到電源軌的一個或多個處理器群集相關聯的負載資訊而被控制以向SoC的多個電源軌輸出功率。同一積體半導體設備可以被調整為向不同類型的SoC供電。此外，在一些實施例中，對於每個電源軌，在驅動相應電源軌的每個有效電壓調節器內部應用調節器內和/或調節器間電流平衡機制，使得對每個有效電壓調節器的不同電流路徑中的路徑電流進行平衡，並且對驅動相應電源軌的不同有效電壓調節器中的輸出電流進行平衡。透過這些手段，所述應用提供一種高效且高性能的PMIC解決方案，所述解決方案具有高度平衡的電壓調節器並且可以自適應地驅動不同類型的SOC。

圖1是根據一些實施例的典型電子設備中的示例系統模組100的方塊圖。所述電子設備中的系統模組100至少包括單晶片系統（SoC）102、用於儲存程式、指令和資料的記憶體模組104、輸入/輸出（I/O）控制器106、一個或多個通信介面（諸如網路介面108）以及用於將這些組件進行互連的一個或多個通信匯流排150。在一些實施例中，I/O控制器106允許SoC 102經由通用串列匯流排介面與I/O設備（例如，鍵盤、滑鼠或觸控螢幕）進行通信。在一些實施例中，網路介面108包括用於Wi-Fi、乙太網路和藍牙網路的一個或多個介面，每個介面允許電子設備與外部來源（例如，伺服器或另一電子設備）交換資料。在一些實施例中，通信匯流排150包括將被包括在系統模組100中的各種系統組件進行互連並且控制各種系統組件之間的通信的電路（有時被稱為晶片組）。

在一些實施例中，記憶體模組104包括高速隨機存取記憶體，諸如DRAM、SRAM、DDR-RAM或其它隨機存取固態記憶體設備。在一些實施例中，記憶體模組104包括非揮發性記憶體，諸如一個或多個磁碟儲存設備、光碟儲存設備、快閃記憶體設備或其它非揮發性固態儲存設備。在一些實施例中，記憶體模組104或替代地記憶體模組104內的非揮發性記憶體設備包括非暫時性計算機可讀儲存媒體。在一些實施例中，在系統模組100上保留記憶體插槽以用於容納記憶體模組104。一旦被插入到記憶體插槽中，記憶體模組104就整合到系統模組100中。

在一些實施例中，系統模組100還包括從以下各項中選擇的一個或多個組件： l 記憶體控制器110，其控制SoC 102與電子設備中的記憶體組件（包括記憶體模組104）之間的通信； l 固態驅動器（SSD）112，其應用積體電路組件以在電子設備中儲存資料，並且在許多實施例中，其是基於NAND或NOR記憶體配置的； l 硬碟驅動器114，其是用於基於機電磁碟來儲存和提取數位資訊的傳統資料儲存設備； l 電源連接器116，其包括一個或多個直流（DC）電源介面，每個DC電源介面被配置為接收不同的DC供電電壓； l 電源管理積體電路（PMIC）118，其將經由DC電源介面接收的不同DC供電電壓調變為電子設備內的各種組件或電路（例如，SoC 102中的處理器核心）所需要的其它期望內部供電電壓，例如，5V、3.3V或1.8V； l 圖形模組120，其根據一個或多個顯示設備的期望圖像/視頻格式來產生至一個或多個顯示器設備的輸出圖像的饋送；以及 l 聲音模組122，其在計算機程式的控制下促進向電子設備輸入音頻信號以及從電子設備輸出音頻信號。

應注意的是，通信匯流排150還將包括組件110-122的各種系統組件進行互連以及控制其之間的通信。

此外，本領域技術人員應知道的是，可以使用其它非暫時性計算機可讀儲存媒體，因為已開發新的資料儲存技術來將資訊儲存在記憶體模組104中和SSD 112中的非暫時性計算機可讀儲存媒體中。這些新的非暫時性計算機可讀儲存媒體包括但不限於由生物材料、奈米線、碳奈米管和單個分子製造的儲存媒體，儘管相應的資料儲存技術目前正在開發中並且尚未商業化。

在一些實施例中，在包括一個或多個積體電路的半導體封裝中實現SoC 102，並且每個積體電路將以下各項的子集整合在單個基板上：一個或多個微處理器或CPU核心、記憶體、輸入/輸出埠、以及輔助儲存裝置。還在包括一個或多個積體電路的半導體封裝中實現PMIC 118，每個積體電路形成在單個基板上。SoC 102被配置為接收由PMIC 118經由一個或多個電源軌提供的一個或多個內部供電電壓（也稱為軌電壓）。在一些實施例中，SoC 102和PMIC 118兩者都安裝在主邏輯板上，例如，安裝在主邏輯板的兩個不同區域上，並且經由主邏輯板中形成的導線彼此電耦接。這種排列引入可能影響SoC的性能的寄生效應和電雜訊，例如，引起內部供電電壓的電壓降。替代地，根據下面描述的各個實施例，SoC 102和PMIC 118的半導體晶粒被垂直地封裝在積體半導體設備中，使得它們經由不是在主邏輯板中形成的電連接彼此電耦接。SoC 102和PMIC 118的半導體晶粒的這種垂直排列可以減少SoC 102和PMIC 118之間的電連接的長度，並且避免由於在主邏輯板上對導線進行佈線而引起的性能降級。

應注意的是，在一些實施例中，SoC 102和PMIC 118的半導體晶粒的垂直排列部分地透過在SoC 102和PMIC 118的晶粒之間的有限空間中整合薄膜電感器來促進。薄膜電感器形成並且整合在PMIC 118的基板上，並且具有被控制為小於有限空間的高度的電感器高度，使得薄膜電感器可以適配在SoC 102和PMIC 118的半導體晶粒之間的有限空間中。由於薄膜電感器形成在PMIC 118的基板的頂部，因此薄膜電感器可以直接連接到PMIC 118的內部節點或輸出節點，並且不使用主邏輯板的導線將薄膜電感器連接到PMIC 118的內部節點或輸出節點。

在本申請的各個實施例中，通用PMIC 118被配置為驅動不同類型的電子設備100中的不同類型的SoC 102。無論PMIC 118和SoC 102是並排排列的還是垂直排列的，PMIC 118都相對於主電路板佔用相同的封裝外形（footprint），而SoC 102可以基於積體在其中的電子模組而具有不同的封裝外形。PMIC 118包括被排列在場域可程式化陣列中的多個電壓調節器單元。多個電壓調節器單元彼此相同，或者包括一種以上的類型的電壓調節器單元。在特定的電子設備中，控制信號是基於電源軌的向SOC 102和其它電子模組（如果有的話）供電所需要的軌電壓和軌電流來決定的。對於這些電源軌中的每一者，使用相應的控制信號來選擇PMIC 118的場域可程式化陣列中的電壓調節器單元的子集，並且所選擇的電壓調節器單元以軌電壓向相應的電源軌共同提供軌電流。因此，PMIC 118被這些控制信號重新配置為向SoC 102的電源軌提供軌電壓和電流，並且PMIC 118中的多個可配置電壓調節器中的每個電壓調節器單元是冗餘的，或者被選擇為透過控制信號中的一個控制信號來驅動電源軌中的一個電源軌。

圖2是根據一些實施例的被配置為向SoC（諸如SoC 102）的一個或多個電源軌206供電的電源管理系統200的方塊圖。電源管理系統200接收一個或多個輸入DC供電電壓202和數位電源控制信號204，並且將輸入DC供電電壓202轉換為一個或多個軌電壓，一個或多個軌電壓由一個或多個電源軌206A、206B至206N輸出並且被提供給SoC 102。電源管理系統200包括電源管理介面208、一個或多個DC-DC轉換器210（例如，DC-DC轉換器210A、210B、…、210N）和一個或多個輸出濾波器212（例如，輸出濾波器212A、212B、…、212N）。電源管理介面208接收輸入DC供電電壓202和數位電源控制信號204。在一些實施例中，電源管理介面208由中央處理器單元（例如，在SoC 102上）的主電源管理介面控制，並且被配置為從SoC 102接收數位電源控制信號204。DC-DC轉換器210耦接到電源管理介面208和電源軌206，並且由數位電源控制信號204控制，以從輸入DC供電電壓202產生在電源軌206上提供的一個或多個軌電壓。輸出濾波器212耦接到DC-DC轉換器210，並且被配置為降低被提供給SoC 102的電源軌206中的雜訊並且保持其穩定性。在一些實施例中，輸出濾波器（例如，212A、212B、…、212N中的任何一者）包括一個或多個相應的輸出電阻器214和一個或多個輸出電容器216（例如，216A、216B、…、216N）。在一些實施例中，輸出濾波器（例如，212B）包括電感器218和一個或多個輸出電容器（例如，電容器216B）。

在一些實施例中，在一個或多個PMIC晶粒220（對應於圖1的PMIC 118）上實現電源管理系統200，並且每個PMIC晶粒具有單個基板。在一些實施例中，電源管理介面208和DC-DC轉換器210形成在單個PMIC晶粒220的基板上，例如，屬在PMIC晶粒220的基板上製造的相同積體電路。相反，在一些實施例中，電源管理介面208和DC-DC轉換器210形成在多個PMIC晶粒220的多個基板上。在一些實施例中，除了電源管理介面208和DC-DC轉換器210之外，每個PMIC晶粒220還包括多個薄膜電感器，多個薄膜電感器被製造或安裝在PMIC晶粒220的基板的頂面上。選擇性地，多個薄膜電感器包括在輸出濾波器212中使用的一個或多個電感器218。選擇性地，多個薄膜電感器包括在DC-DC轉換器210中使用的一個或多個電感器218’。在一些實施例中，除了介面208、轉換器210和電感器218/218’ 之外，PMIC晶粒220還整合有輸出濾波器212的輸出電阻器214和電容器216的子集。

在一些實施例中，電源管理系統200包括電壓調節器單元的場域可程式化陣列、輸出濾波器212、一個或多個輸出電阻器214、一個或多個輸出電容器216和一個或多個電感器218。數位電源控制信號204例如由SoC 102基於對於電源軌206所需要的目標電源能力（例如，軌電壓和軌電流）來決定。例如，每個電源軌被配置為向SoC 102的CPU群集、快取記憶體或功能區塊（其具有由SoC 102用於闡明相應電源軌的目標電源容量的相應電源需求）供電。根據控制信號204，場域可程式化陣列中的電壓調節器單元被劃分和配置為形成一個或多個DC-DC轉換器210（例如，DC-DC轉換器210A、210B、…、210N）以利用目標電源能力來驅動電源軌206。對於每個DC-DC轉換器210，還可以透過控制信號204的相應子集來選擇和控制額外組件212-218，以實現針對相應的電源軌206的期望雜訊性能。

圖3是根據一些實施例的積體半導體設備300的截面圖。半導體設備300將至少一個SoC晶粒302和至少一個PMIC晶粒220整合在半導體封裝中，並且至少包括封裝基板304，封裝基板304具有第一表面304A和與第一表面304A相對的第二表面304B。SoC晶粒302被設置在封裝基板304的第一表面304A上，並且PMIC晶粒220機械地耦接到封裝基板304的第二表面304B。

封裝基板304還包括多個第一通孔互連306，其穿過封裝基板304的主體並且暴露在第一表面304A和第二表面304B上。PMIC晶粒220經由封裝基板304的多個第一通孔互連306電耦接到SoC晶粒302。具體地，PMIC晶粒220包括多個DC連接308，其被配置為輸出被提供給電源軌206（圖2）的多個軌電壓。當PMIC晶粒220安裝在封裝基板304的第二表面304B上時，DC連接308電耦接到封裝基板304的多個第一通孔互連306。在一些實施例中，SoC晶粒302包括被配置為接收多個軌電壓的多個電源連接312。當SoC晶粒302安裝在封裝基板304的第一表面304A上時，電源連接312電耦接到封裝基板304的多個第一通孔互連306。因此，PMIC晶粒220被配置為經由PMIC晶粒220的DC連接308、SoC晶粒302的電源連接312以及封裝基板304的第一通孔互連306來向SoC晶粒302提供DC功率（即，電源軌206的軌電壓和軌電流）。此外，相對於PMIC晶粒220和SoC晶粒302單獨地封裝並且並排定位在主電路板上的系統而言，透過使用極低阻抗DC連接308，在PMIC晶粒220到SoC晶粒302提供的DC功率的品質得到大幅改善。

在一些實施例中，PMIC晶粒220上的電源管理介面208由SoC晶粒302的主電源管理介面控制，並且被配置為從SoC晶粒302接收數位電源控制信號204。第一通孔互連306的子集被配置為將數位電源控制信號204從SoC晶粒302傳輸到PMIC晶粒220。

SoC晶粒302在封裝基板304上具有第一封裝外形，並且PMIC 220在封裝基板304上具有第二封裝外形。為了使用多個第一通孔互連306將PMIC晶粒220的DC連接308和SoC晶粒302的電源連接312直接耦接的目的，第一封裝外形和第二封裝外形至少部分地重疊。在一些情形下，SoC晶粒302的第一封裝外形大於PMIC晶粒220的第二封裝外形，並且完全包圍PMIC晶粒220的第二封裝外形。替代地，在一些情形下，SoC晶粒302的第一封裝外形與PMIC晶粒220的第二封裝外形偏移，但是與PMIC晶粒220的第二封裝外形至少部分地重疊。PMIC晶粒220的DC連接308、SoC晶粒302的電源連接312和封裝基板304的第一通孔互連306對齊並且被包圍在第一和第二封裝外形的重疊區域中。

此外，PMIC晶粒220包括對應於多個DC連接308的多個薄膜電感器218。多個薄膜電感器218被定位為與封裝基板304的第二表面304B相鄰或面向第二表面304B，例如，在PMIC晶粒220面向封裝基板304的第二表面304B的頂面上。換句話說，多個薄膜電感器218被設置在PMIC晶粒220的頂面與封裝基板304的第二表面304B之間。在一些實施例中，PMIC晶粒220例如經由黏合劑機械地耦接到封裝基板304。多個薄膜電感器218的高度小於預定閾值高度（例如，1 mm、100 µm），以保持PMIC晶粒220與封裝基板304之間的機械耦接的穩健性。

在一些實施例中，積體半導體設備300還包括耦接到封裝基板304的第一表面304A的封蓋314。封蓋314被配置為隱藏SoC晶粒302和封裝基板304的第一表面304A的至少一部分，從而保護SoC晶粒302和第一表面304A的至少一部分。此外，在一些實施例中，封蓋314由導電材料製成，並且被配置為接地，以便在被封蓋314完全遮蓋的情況下為SoC晶粒302和第一表面304A上的任何其它電路提供靜電屏蔽，或者在第一表面304A僅被封蓋314部分地遮蓋的情況下為第一表面304的被封蓋314遮蓋的部分提供靜電屏蔽。在一些情形下，封蓋314由導熱材料製成，所述導熱材料被配置為耗散由SoC晶粒302產生的熱量。在一些實施例中，散熱器316或散熱器層用於將SoC晶粒302耦接到封蓋314的內表面，以將SoC晶粒302產生的熱量均勻地從SoC晶粒302散布到封蓋314。

在一些實施例中，半導體設備300還包括插座基板318。插座基板318具有面向封裝基板304的第二表面304B的第三表面318A。封裝基板304經由多個電連接器320電耦接到插座基板318。具體地，封裝基板304的第二表面304B包括PMIC晶粒220機械地耦接到的第一區域（例如，中心區域）和多個電連接器320所處的第二區域（例如，周邊區域）。在一個示例中，第二區域與第一區域相鄰並且圍繞第一區域。應注意的是，在一些情況下，半導體設備300被設置有插座基板318。然而，在一些情況下，插座基板318固定在圖1中的電子設備的電路板上，並且不是積體半導體設備300的一部分。確切而言，半導體設備300是被設置以提供PMIC晶粒220和SoC晶粒302的組合的功能的可替換部分。

在一些實施例中，插座基板318的第三表面318A基本上是平坦的，並且PMIC晶粒220被設置在封裝基板304的第二表面304B和插座基板318的第三表面318A之間。多個薄膜電感器218的高度小於由電連接器320的長度和PMIC晶粒220的厚度之間的差決定的預定閾值高度（例如，1 mm、100 µm）。替代地，在一些實施例中，插座基板318包括凹陷部分322，所述凹陷部分322形成在第三表面318A上，並且被配置為當PMIC晶粒220機械地且電耦接到封裝基板304的第二表面304B時接收PMIC晶粒220。凹陷部分322的深度小於插座基板318的厚度。在一些情形下，PMIC晶粒220懸浮在凹陷部分322中，即，透過氣隙與凹陷部分322的底面分離。替代地，在一些情況下，PMIC晶粒220直接地或經由中間層（例如，黏合劑層、散熱層或者既是黏合劑層又是散熱層的層）與凹陷部分322的底面接觸。

在圖3中未示出的一些實施例中，凹陷部分322的深度等於插座基板318的厚度，並且凹陷部分322是插座基板318上的開口或截斷。當插座基板318安裝在電路板（例如，主邏輯板）上時，PMIC晶粒220懸浮在凹陷部分322中（也被稱為開口或截斷），並且至少部分地被封裝基板304、插座基板318和電路板包圍。

在一些實施例中，SoC晶粒302的電源連接312不直接地耦接到封裝基板304的第一通孔互連306。確切而言，第一插入器324被設置在SoC晶粒302與封裝基板304的第一表面304A之間。第一中介層324還包括多個第二通孔互連326，其被配置為至少將SoC晶粒302的電源連接312和封裝基板304的第一通孔互連306電耦接。類似地，在一些實施例中，PMIC晶粒220的DC連接308不直接耦接到封裝基板304的第一通孔互連306。確切而言，第二中介層328被設置在PMIC晶粒220與封裝基板304的第二表面304B之間。第二中介層328還包括多個第三通孔互連，其被配置為至少將PMIC晶粒220的DC連接308和封裝基板304的第一通孔互連306電耦接。因此，SoC 102的電源軌206至少包括SoC晶粒302的電源連接312、封裝基板304的第一通孔互連306和PMIC晶粒220的DC連接308，並且在一些情形下，還包括第一中介層324的第二通孔互連326和/或第二中介層328的第三通孔互連332。

在一些實施例中，半導體設備300還包括一個或多個離散電子模組330（例如，電阻器、電容器、電感器、電晶體和邏輯晶片）。離散電子模組330可以電耦接在SoC晶粒302的輸入/輸出介面電路中，以控制針對SoC晶粒302的輸入/輸出耦接。選擇性地，離散電子模組330（例如，組件330A）的子集被設置在封裝基板304的第一表面304A上。每個組件330A可以被包含在封蓋314內或位於封蓋314之外。選擇性地，離散電子模組330（例如，組件330B）的子集機械地耦接到封裝基板304的第二表面304B。如果相應的組件330B具有低剖面（例如，比電連接器320的長度薄），則組件330B可以適配在封裝基板304的第二表面304B與插座基板318的第三表面318A之間的間隙中。否則，如果組件330B不具有低剖面（例如，比電連接器320的長度厚），則相應組件330B可以由插座基板318的凹陷部分322接收並且被設置為與PMIC晶粒220相鄰。

SoC晶粒302和PMIC晶粒220被垂直地排列在半導體設備300中。SoC晶粒302的電源連接312和PMIC晶粒220的DC連接308對齊並且被定位為彼此接近，從而減少耦接到向SoC晶粒302提供軌電壓的每個電源軌206的寄生電阻和電容。應注意的是，在一些實施例中，多個PMIC晶粒220可以被設置在插座基板318的凹陷部分322中，並且電耦接到被設置在封裝基板304的第一表面304A上的一個或多個SoC晶粒302。例如，兩個PMIC晶粒220被設置在插座基板318的凹陷部分322中，以共同向四個SoC晶粒302供電。SoC晶粒302中的一者選擇性地對應於微處理器或CPU核心、或者微處理器或CPU核心的群集。

此外，在本申請的一些實施例中，PMIC晶粒220包括電壓調節器的場域可程式化陣列，其可透過控制信號配置為驅動不同類型的SoC晶粒302。在一些情況下，相同的PMIC晶粒220、封裝基板304和插座基板318用於支援不同類型的SoC晶粒302。在插座基板318上形成的凹陷部分322具有固定大小以容納相同的PMIC晶粒220，並且穿過封裝基板304的主體的第一通孔互連306具有固定的位置。替代地，在一些情形下，雖然封裝基板304和插座基板318的封裝外形大小因不同類型的SoC晶粒而不同，但是相同的PMIC晶粒220允許凹陷部分322和封裝基板304的第一通孔互連306保持不變，從而避免針對每種單獨類型的SoC晶粒302客製化設計PMIC晶粒220和整個封裝。因此，在PMIC晶粒220中應用電壓調節器的場域可程式化陣列簡化組裝程序並且提高半導體設備300的成本效率。

圖4A是根據一些實施例的電壓調節器402的場域可程式化陣列400，並且圖4B是根據一些實施例的在圖4A中所示的場域可程式化陣列400中的電壓調節器402的基本群集420。電壓調節器402的場域可程式化陣列400用於建立電源管理系統200，並且被配置為向SoC（諸如SoC 102）提供一個或多個電源軌206。在場域可程式化陣列400中，電壓調節器402對應於一種或多種電壓調節器類型，並且被組織成多行和多列（例如，圖4A中的16列和15行）。當僅使用一種類型的電壓調節器時，場域可程式化陣列400的電壓調節器402彼此相同（例如，具有相同的電路，但可以以不同的方式配置）。在一些實現中，場域可程式化陣列400包括電壓調節器的單個群集420。在一些實現中，場域可程式化陣列400包括電壓調節器的多個基本群集420，例如，在圖4A中以2列3行排列的6個基本群集420。場域可程式化陣列400中的多個基本群集420可以彼此相同。替代地，多個基本群集420可以彼此獨立，並且每個基本群集420包括電壓調節器402的相應子陣列，這些電壓調節器402包括單一類型的電壓調節器或兩種或更多種類型的電壓調節器。在一些實現中，在不同的基板上形成每個基本群集420，並且包括獨立的半導體晶片。替代地，在一些實施例中，在同一基板上形成兩個或更多個基本群集420。不管場域可程式化陣列400的基本群集420是形成在單個基板上還是形成在多個基板上，這些基本群集420都彼此耦接並且被配置為共同實現電源管理系統200。

在一些實現中，如圖2所示，電源管理系統200包括具有電源陣列控制器（例如，圖6中的電源陣列控制器602）的電源管理介面208。電源陣列控制器耦接到電壓調節器的場域可程式化陣列400，並且被配置為控制場域可程式化陣列400。在一些實施例中，電源陣列控制器還包括多個電路模組，例如，類比數位轉換器（ADC）404、類比暫存器406、振盪器408、靜態隨機存取記憶體（SRAM）陣列410、鎖相迴路（PLL）電路412和/或低壓差穩壓器（LDO）414。電源陣列控制器602選擇性地包括以下各項中的一項或多項：一個或多個處理器（例如，微控制器508（圖5））、非揮發性記憶體（NVM）506（例如，唯讀記憶體、一次性可程式化（OTP）記憶體）、暫存器506和有限狀態機（例如，532）。在一些實現中，多個電路模組中的每個電路模組被設置在場域可程式化陣列400中的兩個相鄰行的電壓調節器402之間。在一些實現中，電源陣列控制器的記憶體儲存具有指令的一個或多個程式，所述指令在由一個或多個處理器執行時使得處理器控制場域可程式化陣列400中的電壓調節器402以輸出功率。

多個電壓調節器402由電源管理介面208的電源陣列控制器控制，以向多個電源軌206輸出電源。需要每個電源軌206以相應軌電壓 V _R 提供相應軌電流 I _R 。電源陣列控制器被配置為至少根據相應電源軌的相應軌電流 I _R ，來為相應的電源軌選擇場域可程式化陣列400中的電壓調節器402的相應子集。在一些實施例中，對於每個電源軌206，對電壓調節器402的選擇在電源管理系統200的封裝或電路板級別實現，並且可以包括分布在整個場域可程式化陣列400上的不同群集420中的電壓調節器402。為相應的電源軌206選擇的電壓調節器不需要限於單個群集420內的電壓調節器、或有限數量的群集420。在一個示例中，第一電源軌206-1被配置為由位於同一群集420A上的十個電壓調節器402供電。在另一示例中，第二電源軌206-2被配置為由位於形成在兩個或更多個不同的半導體晶片上的兩個或更多個不同群集（例如，420B、420C和420D）中的十個電壓調節器402供電。

對於多個電源軌206中的每一者（例如，電源軌206-1或206-2），控制為所述電源軌選擇的電壓調節器402的相應子集中的電壓調節器402，以基本均勻的方式在相應的電源軌處共用對應的負載。當被啟用以向相應的電源軌供電時，相應子集中的每個電壓調節器402被控制以提供相應軌電壓 V _R 和相應軌電流 I _R 的基本上相等的部分。例如，第一電源軌206-1提供第一軌電壓 V _R1 和第一軌電流 I _R1 ，並且被配置為向第一電源軌206-1供電的十個電壓調節器402中的每一者具有耦接到第一電源軌206-1的輸出，並且被配置為提供第一軌電壓 V _R1 和第一軌電流 I _R1 的十分之一（即，0.1 I _R1 ）。在一些實現中，第一電源軌206-1與一個或多個調節器間平衡電路相關聯，調節器間平衡電路耦接在十個電壓調節器402之間，以在十個調節器402之間均勻地（或基本上均勻地）平衡相應電源軌處的負載。相反，在一些實現中，在被配置為向第一電源軌206-1供電的相應的十個電壓調節器402中的任何兩者之間不耦接調節器間平衡電路。每個電壓調節器402例如基於相應的輸出電流被單獨地且獨立地控制，以向負載的相應部分供電，所述相應部分與負載的由其它電壓調節器402供電的其它部分是平衡的。

在與一層或多層的互連416相同的基板上形成電壓調節器的一個或多個群集420。在一些實施例中，一層或多層的互連416的成對的相鄰層經由電觸點和/或通孔電耦接。一個或多個群集420中的每個電壓調節器402可以經由互連416電耦接到相應的電源軌206。每個電壓調節器402還可以經由互連416耦接到電源陣列控制器的多個電路模組並且由其控制。在一些實現中，多個DC連接308形成並且暴露在電壓調節器的一個或多個群集420的基板的頂面上。多個DC連接308電耦接到互連416的子集，並且是SoC晶粒302的一個或多個電源軌206的一部分。DC連接308被配置為提供由電壓調節器402輸出到一個或多個電源軌206的一個或多個軌電壓 V _R 。具體地，參考圖3和圖4B，PMIC晶粒220中的電壓調節器的群集420被配置為經由PMIC晶粒220的DC連接308、SoC晶粒302的電源連接312以及封裝基板304的第一通孔互連306來向SoC晶粒302提供DC電源（即，由電壓調節器402輸出的軌電壓 V _R 和電流 I _R ）。在一個示例中，PMIC晶粒220的每個DC連接308包括導電凸塊（例如，焊料、金或銅凸塊）。

電壓調節器的場域可程式化陣列400可隨著不同類型的SoC 302的電源要求（例如，軌電壓 V _R 、軌電流 I _R ）進行擴展。例如，場域可程式化陣列400包括以群集組織的多個電壓調節器402。當場域可程式化陣列400被配置為驅動第一SoC 302時，第一組電壓調節器402被啟用以向第一多個電源軌206供電。當場域可程式化陣列400被配置為驅動第二SoC晶粒302時，第二組電壓調節器402被啟用以向第二多個電源軌206供電。第一SoC晶粒302不同於第二SoC晶粒302，並且第一多個電源軌206不同於第二多個電源軌206。第一組和第二組電壓調節器402分別基於第一SoC晶粒302和第二SoC晶粒302的電源軌206的電源要求來決定。第一組和第二組電壓調節器402彼此不同，而相同的場域可程式化陣列400被應用以驅動第一SoC晶粒302和第二SoC晶粒302。因此，場域可程式化陣列400隨著第一SoC晶粒302和第二SoC晶粒302的電源軌206的電源要求進行縮放。

圖5是根據一些實施例的包括在圖4中所示的電壓調節器402的場域可程式化陣列400的電源管理系統500的示意圖。場域可程式化陣列400包括被配置為由多個電路模組控制的多個電壓調節器402。在一些實現中，多個電路模組被設置在場域可程式化陣列400上的多個電壓調節器402的各列之間。這些電路模組屬電源管理介面208。在一些實現中，電源管理系統500由中央處理器單元（例如，SoC 102）的主電源管理介面控制，並且被配置為經由SoC介面502從SoC 102接收一個或多個電源控制信號204。電源控制信號204包括用於對應SoC 102的多個電源軌206的資訊（例如，配置資訊，諸如電壓和電流要求），例如，電源軌206的軌電壓 V _R 和軌電流 I _R 。SoC 102將用於電源軌206的資訊儲存在暫存器506中。用於電源軌206的資訊隨後從暫存器506中提取，並且微控制器508被配置為基於暫存器506中的用於電源軌206的資訊來在多個電壓調節器402中選擇電壓調節器402的子集，以驅動對應SoC晶粒302的每個電源軌206。

電源管理系統500還包括以下各項中的一項或多項：ADC 404、類比暫存器406、振盪器408、SRAM陣列410、PLL電路412和LDO 414。振盪器408被配置為產生內部時鐘信號510。時鐘選擇信號514用於決定是選擇內部時鐘信號510還是選擇外部時鐘信號512充當系統時鐘516。微控制器508被配置為在系統時鐘516的控制下操作。PLL 412被配置為接收系統時鐘516並且利用分頻器520或者在不利用分頻器520的情況下產生多相時鐘518。每個電壓調節器402包括一個或多個開關模式驅動路徑，其被配置為以多相時鐘518的頻率進行操作。一個或多個開關模式驅動路徑的頻率等於系統時鐘516的頻率或者是系統時鐘516的頻率的倍數。

此外，在一些實施例中，應用LDO 414以從輸入DC供電電壓202產生額外軌電壓522；額外軌電壓522不同於由電壓調節器402提供的軌電壓206。額外軌電壓522在線路和負載變化的情況下基本上穩定，不受環境溫度變化的影響，並且隨著時間穩定。儘管輸入DC供電電壓202（在預定範圍內）發生變化，但是額外軌電壓522的變化基本上是小的，例如，小於閾值壓降電壓。例如，輸入DC供電電壓202等於或低於1.8 V，並且即使當輸入DC供電電壓202下降至1.1 V時，額外軌電壓522也保持基本上穩定在0.9 V處（例如，具有小於±50 mV的變化）。

在一些實施例中，電源管理系統500還包括參考產生器524，其被配置為以下各項中的一項或多項提供一個或多個參考電源：LDO 414、電壓調節器402、保險絲526和ADC 404。ADC 404包括追蹤和保持電路以及類比輸入多工器，類比輸入多工器允許多達九個不同的輸入的轉換（例如，一個或多個參考電壓、輸入DC供電電壓202、軌電壓206、從暫存器506提取的控制和資料）。

在一些實施例中，電源管理系統500還包括熱關機模組528，其被配置為監測耦接到電源管理系統500的SoC晶粒302的溫度或電源管理系統500本身的溫度，並且基於SoC晶粒302或電源管理系統500的溫度來控制（例如，停用）電源軌206上的軌電壓的輸出。在一個示例中，當SoC晶粒302的溫度超過預定義的SoC閾值溫度（例如，85℃）時，熱關機模組526控制電源管理系統500以停用在電源軌206上的軌電壓 V _R 的輸出，從而允許SoC晶粒302的溫度下降到SoC閾值溫度以下。

圖6是根據一些實施例的積體半導體設備600的簡化方塊圖，積體半導體設備600包括用於向SoC 102提供一個或多個電源軌206的多個電壓調節器402。多個電壓調節器402被排列在場域可程式化陣列400中。電源陣列控制器602包括多個電子模組（例如，圖5中的SoC介面502、振盪器408、微控制器508、LDO 414和參考產生器524中的一者或多者），並且耦接到多個電壓調節器402。電源陣列控制器602被配置為控制多個電壓調節器402以向多個電源軌206輸出功率。每個電源軌206以相應的軌電壓 V _R 提供相應的軌電流 I _R 。參考圖6，電壓調節器402的場域可程式化陣列400向四個電源軌206-1、206-2、206-3和206-4供電，並且分別以軌電壓 V _R1 、 V _R2 、 V _R3 和 V _R4 提供軌電流 I _R1 、 I _R2 、 I _R3 和 I _R4 。對於多個電源軌206中的每一者，電源陣列控制器602決定與相應電源軌206相關聯的相應軌電流 I _R ，至少根據相應軌電流 I _R 來選擇電壓調節器402的子集，並且啟用電壓調節器402的子集以產生相應的軌電壓 V _R 並且共同提供相應的軌電流 I _R 。因此，電源陣列控制器602和電壓調節器502在一個或多個PMIC晶粒220（對應於圖1的PMIC 118）上實現用於SOC 102的電源管理系統。

SoC 102包括多個電子組件，例如，一個或多個微處理器或CPU核心604、記憶體606、通信模組608、時序來源、周邊設備（例如，時鐘、計數定時器）、類比介面、輸入/輸出埠和/或輔助儲存裝置。微處理器或CPU核心604選擇性地被排列在群集中。SoC 102由被設置在相同的封裝基板304上的一個或多個積體電路（例如，SoC晶粒302）實現。每個SoC晶粒302將SoC 102的電子模組的子集積體在相應的半導體基板上。在一個示例中，SoC 102具有包括一個或多個處理器核心604的主SoC晶粒，以及包括記憶體606、類比介面或不同於處理器核心604的其它組件的伴隨SoC晶粒。

對於每個電源軌206，相應的軌電壓 V _R 由SOC 102的電子組件的相應子集的操作來決定。電源陣列控制器602被配置為至少基於相應的軌電壓 V _R 來決定控制值610，並且將所決定的控制值610提供給與相應的電源軌206相對應的電壓調節器402的子集，從而啟用電壓調節器402的子集以產生相應的軌電壓 V _R 並且共同提供相應的軌電流 I _R 。此外，在一些實施例中，電源陣列控制器602向所選擇的與每個電源軌206相對應的電壓調節器的子集提供操作啟用信號612，以產生相應的軌電壓 V _R 並且共同提供相應的軌電流 I _R 。

在一些實施例中，電源陣列控制器602包括一個或多個處理器和具有儲存在其上的指令的記憶體，所述指令在由一個或多個處理器執行時使得處理器控制電壓調節器402以向多個軌206輸出功率。VRU分組配置選擇性地被儲存在電源陣列控制器602的記憶體（例如，在非揮發性記憶體506（圖5）中）、系統模組100的晶片外非揮發性記憶體（NVM）、或系統模組100的基本輸入/輸出系統（BIOS），以將控制值610和啟用信號612與用於每個電源軌206的電壓調節器子集進行關聯。在一些情形下，當PMIC 220通電時，電源陣列控制器602加載並且實現VRU分組配置。

多個電源軌206中的每一者被配置為向SOC 102的電子模組的子集供電，其成為相應電源軌206的負載。對於每個電源軌206，電源陣列控制器602被配置為決定與相應電源軌206上的預期或實際負載相對應的負載資訊614，並且根據負載資訊614來決定與相應電源軌相關聯的相應的軌電流 I _R 。在一些實施例中，電源軌206耦接到主SoC晶粒，主SoC晶粒具有以群集排列的一個或多個處理器核心604，並且所述電源軌206的負載資訊614對應於用於耦接到所述電源軌206的主SoC晶粒的一個或多個處理器群集604的處理器負載資訊。處理器負載資訊的示例包括將由一個或多個處理器群集604執行的操作類型的總操作數量。相反，在一些實施例中，電源軌206中的一個電源軌耦接到具有記憶體606的伴隨SoC晶粒，並且被配置為向記憶體606上的寫入和讀取操作供電。用於所述電源軌206的負載資訊對應於用於伴隨SoC晶粒上的記憶體606的記憶體存取的記憶體負載資訊。記憶體負載資訊的示例包括記憶體606的記憶體類型、記憶體寫入操作的頻率和記憶體讀取操作的頻率。因此，每個電源軌206的軌電流 I _R 是基於相應電源軌206的負載資訊614（例如，處理器或記憶體負載資訊）自適應地決定的。

此外，在一些實施例中，場域可程式化陣列400中的多個電壓調節器402中的每一者對應於從多個預定義的電壓調節器類型中選擇的相應的電壓調節器類型。對於每個電源軌206，所選擇的電壓調節器402的子集對應於基於至少一個性能準則（例如，以下各項中的一項或多項：最大軌電流 I _RLM 、最大調節器電流 I _RGM 、輸出漣波電壓、電源抑制比、負載瞬間響應、輸出雜訊和功率效率）而決定的相應電壓調節器類型。

參考圖6，在為每個電源軌206選擇電壓調節器402的相應子集之後，所述子集中的每個電壓調節器402在特定時間處唯一地與相應的電源軌206相關聯。例如，在第一時間處，電源軌206-1、206-2、206-3和206-4與電壓調節器402的四個不同的集合相關聯，如圖6所示。第一行中的每個電壓調節器402在第一時間處唯一地與電源軌206-1相關聯，並且在相同的第一時間處不能與電源軌206-2、206-3和206-4中的任何一者相關聯。然而，在與第一時間不同的第二時間處，場域可程式化陣列400中的電壓調節器402可以被重新配置為向不同的電源軌206供電。第一行中的每個電壓調節器402在第一時間處唯一地與電源軌206-1相關聯，但是可以被重新配置為在第二時間處驅動電源軌206-2、206-3和206-4中的任何一者。更一般地，在一些實施例中，場域可程式化陣列400中的至少多個電壓調節器402可以被配置為在任何時間處向多個電源軌中的所選擇的電源軌206提供功率。因此，在一些實施例中，電壓調節器402的子集被永久地分配給某些電源軌206，而其它子集對於其連接到哪個電源軌206是可配置的。在一些其它實施例中，場域可程式化陣列400中的所有電壓調節器402對於其連接到哪個電源軌206是可配置的。

在一些情形下，場域可程式化陣列400中的一個或多個電壓調節器402（例如，402RA-402RD）在第一時間處是冗餘的。也就是說，冗餘電壓調節器402RA-402RD在第一時間處不耦接到電源軌206中的任何一者。在第一時間之後的第二時間處，這些冗餘電壓調節器402RA-402RD中的每一者都可以被重新配置為向相應的電源軌206供電。在一些實施例中，當電壓調節器402被設置為不用於向任何電源軌206供電的冗餘電壓調節器402時，電壓調節器402被完全斷電。相反，在一些實施例中，電壓調節器402包括被配置為提供虛擬負載組件的旁路單元。在待機/冗餘模式下，旁路單元被啟用以將從輸出介面到電壓調節器402的輸入的反饋路徑旁路（例如，在操作啟用信號612的控制下），從而停用相應的電壓調節器402經由輸出介面對任何軌電流 I _R 作出貢獻。下文參考圖13提供關於待機/冗餘模式的更多細節。

在一些實施例中，半導體設備600還包括一個或多個直流（DC）電源介面616。每個DC電源介面616被配置為接收不同的DC供電電壓 V _IN 202。每個電壓調節器402耦接到一個或多個DC電源介面616的相應子集，並且被配置為由對應的DC供電電壓 V _IN 202供電，並且從對應的DC供電電壓 V _IN 202產生相應的軌電壓 V _R 。

圖7A示出根據一些實施例的使用電壓調節器402的子集以軌電壓 V _R 提供軌電流 I _R 的程序700，並且圖7B示出根據一些實施例的基於一個或多個冗餘電壓調節器402以軌電壓 V _R 提供軌電流 I _R 的程序750。軌電流 I _R 可以在0和最大軌電流 I _RLM 之間變化。電壓調節器402的子集中的每個電壓調節器被配置為提供高達最大調節器電流 I _RGM 的調節器電流。電壓調節器402的子集具有與最大軌電流 I _RLM 和最大調節器電流 I _RGM 的比率相對應的第一數量的電壓調節器。例如，在圖6中，需要第一電源軌206-1輸出最大軌電流 I _RLM ，並且每個電壓調節器402可以提供高達最大調節器電流 I _RGM 的相應的調節器電流。根據最大軌電流 I _RLM （例如，0.6 A）和最大調節器電流 I _RGM （例如，80 mA），需要8個電壓調節器來為電源軌206-1提供高達最大軌電流 I _RLM 的軌電流 I _R 。

在一些實施例中，在電源軌206的啟用期間應用最大軌電流 I _RLM ，以便在瞬間負載響應時間內達到軌電壓 V _R ，並且電源軌206隨後操作小於最大軌電流 I _RLM 的操作電流。電源軌206被配置為在電源軌206的每次啟用時的瞬間負載響應時間內達到軌電壓 V _R 。可以透過在啟用期間提供最大調節器電流 I _RGM 和最大軌電流 I _RLM ，來使得能夠向電源軌提供足夠的功率，以便在瞬間負載響應時間內達到軌電壓 V _R ，並且因此，第一數量的電壓調節器是部分地基於用於電源軌206的啟用所需要的瞬間負載響應時間來決定。然而，在一些實施例中，當在電源軌啟用時使相應電源軌206上的電壓斜升時，由電源管理系統500提供的電流顯著小於用於所述電源軌的最大電源軌電流，以減少系統應力、避免過衝等。

在電源軌206的操作期間（本文中有時被稱為正常操作，與啟用相反），為SoC 102供電的操作電流 I _R 發生變化，並且不超過最大軌電流 I _RLM 。相反，在一些實施例中，當軌電流 I _R 用於向SoC 102的操作供電時，至少偶爾在電源軌206的正常操作期間達到最大軌電流 I _RLM 。操作電流在0和最大軌電流 I _RLM 之間變化。在與電源軌206的啟用相反的正常操作期間，基於電源軌206的操作電流而不是在每次啟用時電源軌206的瞬間負載響應時間來決定第一數量的電壓調節器。電源軌206的瞬間負載響應時間可以透過小於最大軌電流 I _RLM 的瞬間軌電流來實現。

參考圖7A，電源軌206在相應時間處具有瞬時軌電流 I _R ，與相應時間對應於電源軌206的啟用還是正常操作無關。在一些實施例中，電源陣列控制器602產生控制值610和操作啟用信號612，以啟用電壓調節器402的子集中的所有電壓調節器共同提供電源軌206的瞬時軌電流 I _R 。換句話說，電壓調節器402的子集都不在待機/冗餘模式下操作，因為瞬時軌 I _R 在0和最大軌電流 I _RLM 之間變化。例如，第一電源軌206-1（圖6）一次輸出等於0.5 I _RLM 的瞬時軌電流 I _R ，並且被配置為提供最大軌電流 I _RLM 的所有8個電壓調節器在由電源陣列控制器602控制以共同僅提供0.5 I _RLM 時被啟用。因此，在所述示例中，僅利用每個電壓調節器402的電源容量的一部分。在一些情形下，與瞬時軌電流 I _R 相關聯的軌電壓 V _R 與同最大軌電流 I _RLM 相關聯的軌電壓 V _R 相差第一軌電壓誤差。電源陣列控制器602和/或電壓調節器402被配置為將第一軌電壓誤差保持（例如，限制或控制）在軌漂移容差 V _RT 內。

此外，在一些實施例中，電壓調節器402的子集被控制為基本上相等地貢獻瞬時軌電流 I _R 。例如，每個電壓調節器402向瞬時軌電流 I _R 提供相應的部分，並且所述部分在被配置為向同一電源軌206提供功率的電壓調節器402之間變化小於5%（或10%、20%或其它預定義的限度）。每個電壓調節器402可以包括調節器間平衡電路，以將相應軌電流 I _R 的由相應電壓調節器402提供的部分與相應軌電流 I _R 的由電壓調節器402的子集中的不同電壓調節器402提供的至少另一部分進行平衡。在一些實現中，調節器間平衡電路（例如，圖8B中的826）位於每個電壓調節器402的內部，並且使用相應軌電流 I _R 的由相應電壓調節器402提供的部分作為負反饋，以在內部並且獨立於被配置為向同一電源軌206提供功率的其它電壓調節器來控制相應軌電流 I _R 的所述部分。

參考圖7B，在一些實施例中，在電壓調節器402的子集中的一個或多個電壓調節器402被停用，並且在待機/冗餘模式下操作（例如，在操作啟用信號612的控制下），而電壓調節器402的子集的其餘部分被啟用以共同提供對應電源軌的瞬時軌電流 I _R 。一個或多個電壓調節器402具有第二數量的電壓調節器402，並且第二數量是根據瞬時軌電流 I _R 和最大調節器電流 I _RGM 之間的比較（例如，比率）或等效地根據瞬時軌電流 I _R 和最大軌電流 I _RLM 之間的比較（例如，比率）來決定的。例如，電壓調節器402的子集具有8個電壓調節器，並且第二數量等於1和8之間的值。如果瞬時軌電流 I _R 在第一範圍內（例如，(0,

I _RLM ]），啟用第一電壓調節器402A以提供瞬時軌電流 I _R 。如果瞬時軌電流 I _R 在相應的時間處增加到超過

I _RLM 、

I _RLM 、

I _RLM 、

I _RLM 、

I _RLM 、

I _RLM 以及

I _RLM ，則在那些相應的時間處啟用電壓調節器402B、402C、402D、402E、402F、402G和402H（例如，逐漸地或連續啟用）以提供在對應的軌電流範圍內的瞬時軌電流 I _R 。此外，在一些實施例中，當第二數量的電壓調節器402在待機/冗餘模式下操作時，電壓調節器402的子集的其餘部分被控制以基本上相等地貢獻瞬時軌電流 I _R ，例如，每個啟用的電壓調節器402向瞬時軌電流 I _R 提供在與同一電源軌206相關聯的電壓調節器402之間變化小於5%（或10%、20%或其它預定義的限度）的相應部分。

在一些情況下，當一個或多個電壓調節器402在待機/冗餘模式下操作時，與瞬時軌電流 I _R 相關聯的軌電壓 V _R 與同最大軌電流 I _RLM 相關聯的軌電壓 V _R 相差第二軌電壓誤差。第二軌電壓誤差（例如，由電源陣列控制器602和/或電壓調節器402控制）被控制以便將第二軌電壓誤差保持（例如，限制或控制）在軌漂移容差 V _RT 內。當相同的軌電流 I _R 是利用至少一個冗餘調節器（圖7B）提供的或在不利用冗餘調節器（圖7A）的情況下提供的時，第二軌電壓誤差小於第一軌電壓誤差，並且冗餘調節器402的參與以更複雜的調節器控制為軌電壓 V _R 提供更高準確度。

在一些實施例中，場域可程式化陣列400中的每個電壓調節器402，圖8A是根據一些實施例的作為場域可程式化陣列400中的電壓調節器之一的電壓調節器402的方塊圖。在場域可程式化陣列400中，電源軌206電耦接到多個電壓調節器402，多個電壓調節器402被配置為共同向所述電源軌提供相應的軌電壓 V _R 。每個電壓調節器402包括輸出介面802、一個或多個驅動路徑804和電壓調節器控制器806。輸出介面802電耦接到電源軌206以輸出軌電壓 V _R 。一個或多個驅動路徑804並聯地耦接在電壓調節器控制器806和輸出介面802之間，並且每條驅動路徑804被配置為在各自相應的階段期間並且以操作頻率進行操作，以向電源軌206提供相應的路徑電流 I _P 。相應的路徑電流 I _P 成為注入到電源軌206的軌電流 I _R 的一部分。電壓調節器控制器806被配置為從電源陣列控制器602接收控制值610和操作啟用信號612，並且產生路徑控制信號808以控制一個或多個驅動路徑804。

電壓調節器402包括將輸出介面802耦接到電壓調節器控制器806的反饋路徑822。也就是說，電壓調節器控制器806具有被配置為接收輸出介面802的輸出電壓的反饋輸入840。電壓調節器控制器806被配置為基於輸出介面802的輸出電壓來動態地調整路徑控制信號808，並且產生由控制值610定義的軌電壓 V _R 。具體地，在一些實施例中，路徑控制信號808定義由電壓調節器控制器806根據輸出介面802的輸出電壓與由控制值610定義的軌電壓 V _R 的比較來動態地調整的工作週期。

電壓調節器402包括降壓轉換器，即DC-DC開關模式轉換器，其基於積體開關進行操作。每條驅動路徑804包括開關組件810和脈衝寬度調變（PWM）驅動器812。PWM驅動器812耦接在電壓調節器控制器806和開關組件810之間。PWM驅動器812接收時鐘信號814（例如，多相時鐘518）和路徑控制信號808以控制開關組件810。具體地，路徑控制信號808定義工作週期，並且時鐘信號814具有等於一個或多個驅動路徑804的操作頻率的頻率。PWM驅動器812被配置為利用路徑控制信號808來修改時鐘信號814以產生開關信號816。開關組件810由開關信號816控制，以根據工作週期以操作頻率接通和斷開。開關組件810還耦接到DC電源介面616，並且被配置為由對應的DC供電電壓 V _IN 供電，DC供電電壓 V _IN 由此根據工作週期並且以操作頻率被輸出到開關組件810的開關輸出818。開關組件810的開關輸出818由被動負載組件820（例如，串聯電感器）進一步調節（例如，濾波）以產生軌電壓 V _R 。軌電壓經由輸出介面802輸出到電源軌206。在一些實現中，軌電壓 V _R 基本上是恆定的（例如，具有小於漣波容差的輸出漣波電壓），並且具有等於DC供電電壓 V _IN 、工作週期和開關組件810的轉換效率的乘積的平均幅度。

圖8B是根據一些實施例的使用電流平衡和/或冗餘控制的電壓調節器402的方塊圖。在一些實施例中，電壓調節器402還包括以下各項中的一項或多項：調節器內平衡電路824、調節器間平衡電路826和旁路單元828。調節器內平衡電路824、調節器間平衡電路826和旁路單元828位於電壓調節器402的內部。在一些實施例中，每個單獨的電壓調節器402可以獨立地停用電流輸出，在內部對電流進行平衡，和/或將其對軌電流 I _R 的貢獻與驅動相同電源軌206的其它電壓調節器進行平衡。具體地，在一些實施例中，當電壓調節器402包括多條驅動路徑804時，調節器內平衡電路824耦接在驅動路徑804的被動負載組件820與驅動路徑804的PWM驅動器812中的至少一個PWM驅動器之間。調節器內平衡電路824被配置為監測驅動路徑804（例如，監測傳遞透過開關組件810和被動負載組件820的電流），並且控制PWM驅動器812中的至少一個PWM驅動器，以調整驅動路徑804的至少一個工作週期，並且動態地平衡驅動路徑804的相應路徑電流。

在一些實施例中，電壓調節器402包括一個或多個驅動路徑804，並且調節器間平衡電路826從被動負載組件820和輸出介面802耦接到電壓調節器控制器806。對於每個電壓調節器402，調節器間平衡電路826被配置為將相應軌電流 I _R 的由相應電壓調節器402提供的一部分與相應軌電流 I _R 的由電壓調節器402的子集中的被選擇為向相同的電源軌206供電的不同的電壓調節器402提供的至少另一部分進行平衡（例如，基於由相應電壓調節器本身提供的相應軌電流 I _R 的一部分）。具體地，在一些實施例中，調節器間平衡電路826被配置為監測相應軌電流 I _R 的一部分，並且基於相應軌電流 I _R 本身的所述部分來控制路徑控制信號808。對於每個電壓調節器402，傳遞透過開關組件810和被動負載組件820的相應軌電流 I _R 的一部分由調節器間平衡電路826監測。在一些情形下，如果相應軌電流的由相應電壓調節器提供的一部分是相對大的，則控制路徑控制信號808減少（所述相應電壓調節器的）驅動路徑804的工作週期以抑制相應軌電流 I _R 的所述部分；如果相應軌電流的由相應電壓調節器提供的一部分是相對小的，則控制路徑控制信號808增加驅動路徑804的工作週期，以提升相應軌電流 I _R 的所述部分。

相反，在現在所示的一些實施例中，第一電壓調節器402的調節器間平衡電路826還耦接到被動負載組件820和與第一電壓調節器402不同的第二電壓調節器402的輸出介面802，並且與第一電壓調節器402聯合地向相同的電源軌206供電。調節器間平衡電路826被配置為根據對軌電流 I _R 的由第一和第二電壓調節器提供的各部分的比較，來將相應軌電流 I _R 的由第一電壓調節器402提供的一部分與相應軌電流 I _R 的由第二電壓調節器402提供的一部分進行平衡。

旁路單元828用於啟用待機/冗餘模式，其中，電壓調節器402被停用以對相應電源軌的軌電流 I _R 作出貢獻。當應用電壓調節器402（例如，圖6中的402E）來驅動電源軌206時，或者當不應用電壓調節器402（例如，圖6中的402RA-402RD）來驅動任何電源軌206時，選擇性地應用待機/冗餘模式。旁路單元828耦接到一個或多個驅動路徑804和電壓調節器控制器806，並且被配置為提供虛擬負載組件（例如，包括被動RC濾波器）來代替耦接到電源軌206的負載。在待機/冗餘模式中，旁路單元828被啟用以將從輸出介面802到電壓調節器控制器806的輸入的反饋路徑822旁路，從而停用相應的電壓調節器402對相應的軌電流 I _R 作出貢獻。在如圖8B所示的示例中，開關830A斷開並且被插入到反饋路徑822中，並且開關830B斷開並且被插入到攜帶每條驅動路徑804中的開關信號816的互連中。在一些實現中，開關830A和830B中的每一者包括多工器，並且由電壓調節器402接收的操作啟用信號612控制。旁路單元828耦接在每條驅動路徑804的開關830A和開關830B之間，並且被配置為攔截開關信號816，並且將電壓調節器控制器806與電源軌206和反饋路徑822解耦。這樣，旁路單元828使得輔助路徑832能夠在待機/冗餘模式下將反饋路徑822旁路。在下面描述的圖13中示出旁路單元828的實現的示例。

圖9是根據一些實施例的具有多條驅動路徑804的電壓調節器402的電路圖。電壓調節器控制器806耦接到驅動路徑804A-804N中的每條驅動路徑，並且向每條驅動路徑提供路徑控制信號808。反饋路徑822將驅動路徑804A-804N的輸出介面802連接到電壓調節器控制器806的反饋輸入840。在一些實施例中，電壓調節器控制器806包括數位類比轉換器（DAC）902、誤差放大器904和放大器反饋電路，並且被配置為實現用於驅動路徑804A-804N的脈衝寬度調變。DAC 902應用控制值610以產生在誤差放大器904的輸入處接收的參考電壓906。放大器反饋電路和反饋路徑822動態地控制在輸出介面802處輸出的軌電壓 V _R 以匹配參考電壓906。具體地，路徑控制信號808由電壓調節器控制器806產生，以控制驅動路徑804A-804N的工作週期以匹配軌電壓 V _R 和參考電壓906。在一些情形下，電源陣列控制器602還向每個電壓調節器402提供操作啟用信號612，以使得能夠產生相應的軌電壓 V _R 和相應的軌電流 I _R 。操作啟用信號612選擇性地被應用以控制（例如，啟用和停用）誤差放大器904和/或DAC 902。

驅動路徑804A-804N中的每條驅動路徑還包括耦接到輸出介面802的被動負載組件820、PWM驅動器812和開關組件810。PWM驅動器812被配置為接收具有操作頻率的時鐘信號814，並且調變時鐘信號814以提供具有階段的開關信號816。電源開關組件810耦接在PWM驅動器812和被動負載組件820之間，並且被配置為在開關信號816的控制下將被動負載組件820耦接到一個或多個DC供電電壓 V _IN 。在一些實施例中，開關組件810包括由開關信號816控制的第一電晶體810A和第二電晶體810B，以分別將被動負載組件820耦接到DC供電電壓 V _IN 和接地。

圖10A是根據一些實施例的具有由調節器內平衡電路824進行平衡的兩條驅動路徑804A和804B的電壓調節器402的電路圖。電壓調節器402是電耦接到電源軌206的多個電壓調節器402中的一者，並且被配置為共同向電源軌206提供軌電壓 V _R 。電壓調節器402包括第一驅動路徑804A，第一驅動路徑804A耦接到輸出介面802並且被配置為在第一階段期間且以操作頻率進行操作以向電源軌206提供第一路徑電流 I _P1 。第二驅動路徑804耦接到輸出介面802並且被配置為在第二階段期間且以操作頻率進行操作以向電源軌206提供第二路徑電流 I _P2 。第二驅動路徑804B與第一驅動路徑804A並聯地電耦接。在一些情形下，第一階段和第二階段是相同的，並且具有相同的工作週期。在一些情形下，第一階段和第二階段彼此不同。第一階段的第一工作週期等於第二階段的第二工作週期，但與之偏移。第一階段的第一工作週期與第二階段的第二工作週期部分地重疊或完全偏移。

調節器內平衡電路824耦接到第一驅動路徑804A和第二驅動路徑804B，並且被配置為感測第一路徑電流 I _P1 和第二路徑電流 I _P2 ，並且基於第一路徑電流 I _P1 和第二路徑電流 I _P2 的差來產生控制信號1002以控制第一階段的第一工作週期、第二階段的第二工作週期、或兩者。例如，如果調節器內平衡電路824決定第一路徑電流 I _P1 大於第二路徑電流 I _P2 ，則其控制第一驅動路徑804A的PWM驅動器812A降低第一工作週期以減少第一路徑電流 I _P1 ，或控制第二驅動路徑804B的PWM驅動器812B增加第二工作週期以增加第二路徑電流 I _P2 。在一些實施例中，調節器內平衡電路824始終被啟用（例如，由平衡控制器1004）以動態地平衡兩條驅動路徑804A和804B之間的路徑電流 I _P1 和 I _P2 。在一些實施例中，調節器內平衡電路824被啟用以週期性地或響應於從SoC 102接收的指令來對兩條驅動路徑804A和804B之間的路徑電流 I _P1 和 I _P2 進行平衡。

在一些實施例中，調節器內平衡電路824決定第一路徑電流 I _P1 和第二路徑電流 I _P2 的差不滿足路徑電流平衡準則。在一個示例中，路徑電流平衡準則要求所述差的絕對值不超過電流閾值（例如，0.1 mA）或百分比閾值（例如，5%）。根據決定第一路徑電流和第二路徑電流的差不滿足路徑電流平衡準則以及決定第一路徑電流大於第二路徑電流，電壓調節器402實現以下各項中的一項或兩項：降低第一階段的第一工作週期、以及增加第二階段的第二工作週期，直到第一路徑電流和第二路徑電流的差滿足路徑電流平衡準則。替代地，在一些情況下，路徑電流平衡準則要求第一路徑電流 I _P1 和第二路徑電流 I _P2 相等（即，它們的差為零），並且每當路徑電流 I _P1 和 I _P 不相等時，電壓調節器402調整驅動路徑804A的第一階段和/或驅動路徑804B的第二階段。

第一路徑電流 I _P1 和第二路徑電流 I _P2 的差由各種因素引起，包括對應的驅動路徑804的PWM驅動器812、開關組件810或被動負載組件820的失配。調節器內平衡電路824使得每個電壓調節器402內的內部類比電流平衡迴路能夠校正第一驅動路徑804A和第二驅動路徑804B的失配，而不需要數位信號處理或增加輸入/輸出信號。在一個示例中，由內部調節器平衡電路824啟用的類比電流平衡迴路包括積分迴路。

圖10B是根據一些實施例的具有由調節器內平衡電路824進行平衡的兩條以上（例如，三條）驅動路徑804的電壓調節器402的電路圖。與驅動路徑804A和804B類似，至少第三驅動路徑804C耦接到輸出介面802，並且被配置為在第三階段期間以驅動路徑804A和804B的操作頻率進行操作，以與第一驅動路徑804A和第二驅動路徑804B聯合地向電源軌206提供第三路徑電流 I _P3 。第三驅動路徑804C與第一驅動路徑804A和第二驅動路徑804B並聯地電耦接。在一些實施例中，控制信號1002包括基於第一路徑電流 I _P1 和第二路徑電流 I _P2 的差而產生以控制第二階段的第二工作週期的第一控制信號1002A。調節器內平衡電路824耦接到第三驅動路徑804C，並且被配置為感測第三路徑電流 I _P3 並且基於第一路徑電流 I _P1 和第三路徑電流 I _P3 的差來產生第二控制信號1002B，以控制第三階段的第三工作週期。透過這些手段，第一路徑電流 I _P1 用作參考，並且調整其它驅動路徑804中的每條驅動路徑以使相應的路徑電流與第一路徑電流 I _P1 匹配。

替代地，在一些實施例中，調節器內平衡電路824耦接到第三驅動路徑804C，並且被配置為感測第三路徑電流 I _P3 ，並且基於第一路徑電流 I _P1 和第二路徑電流 I _P2 的差並且基於第二路徑電流 I _P2 和第三路徑電流 I _P3 的差來產生控制信號1002，以控制第一階段的第一工作週期。可以將第一路徑電流 I _P1 調整為在第二路徑電流 I _P2 和第三路徑電流 I _P3 之間，以減少路徑電流 I _P1 - I _P3 之間的變化。在一些情形下，在任何一對驅動路徑804A-804C之間的差中識別對應於第一對驅動路徑804的最小差，並且將驅動路徑804A-804C中的其餘部分的工作週期調整為第一對中的驅動路徑的工作週期之間的值。因此，僅調整三條驅動路徑804A-804C的工作週期中的一個工作週期，以增強路徑電流 I _P1 、 I _P2 和 I _P3 之間的平衡。

圖10C是根據一些實施例的利用差分放大器1006來對驅動路徑804進行平衡的電壓調節器402的電路圖。調節器內平衡電路824包括一個或多個差分放大器1006。每個差分放大器1006耦接到驅動路徑804中的兩條驅動路徑。具體地，驅動路徑804A和804B的開關輸出818A和818B透過耦接到放大器1006的差分輸入的低通濾波器1008A和1008B進行濾波，以去除開關輸出818A和818B中的高頻雜訊。差分放大器1006基於開關輸出818A和818B來產生控制信號1002以控制第一階段的第一工作週期、第二階段的第二工作週期或兩者。控制信號1002選擇性地是單端信號或差分信號。因此，如果被啟用，則每當路徑電流 I _P1 和 I _P2 不平衡時，差分放大器1006就實現對驅動路徑804A的第一階段和/或驅動路徑804B的第二階段的調整。

圖11A是根據一些實施例的由電壓調節器的場域可程式化陣列400中的兩個電壓調節器402驅動的電源軌206的等效電路圖1100。為了調節器間電流平衡，每個電壓調節器402被簡化，並且根據電壓源模型對應於電壓源1110。由這些電壓調節器402供電的電源軌206被配置為向SoC 102的子集供電。對於每個電壓調節器402，輸出介面802實體上位於相應的電壓調節器402的封裝外形內，並且經由第一互連1102連接到電源軌206，第一互連具有選擇性地包括第一互連1102的寄生電阻的電阻Rline1。在一些情形下，電壓調節器402的第一互連1102在調節器接頭1104（例如，圖4B中的DC連接308）處合併以形成電源軌206。在一些情形下，三個或更多個電壓調節器402的第一互連1102在多於一個的調節器接頭1104處合併以形成電源軌206。選擇性地，多於一個的調節器接頭1104與連接多於一個的調節器接頭1104的額外互連一起使用。選擇性地，公共調節器接頭1104透過調整向電源軌206供電的電壓調節器402的第一互連1102的等效電阻來決定。利用分布電阻Rline2從調節器接頭1104開始對電源軌206佈線，分布電阻Rline2選擇性地包括電源軌206的寄生電阻。每個電壓調節器402具有輸出阻抗R _o1106。

在一些實施例中，兩個電壓調節器402之間的失配對應於電壓調節器402中的一者或多者中的內部誤差，例如，所述內部誤差是由DAC 902的參考電壓誤差和/或電壓調節器控制器806的誤差放大器904的偏移電壓引起的。第一互連1102的電阻Rline1是可忽略不計的。電源軌206的分布電阻Rline2不影響兩個電壓調節器402之間的失配。在一些實施例中，感測每個電壓調節器402的輸出電流並且使用所述輸出電流來控制誤差放大器904的偏移輸入，從而抵消誤差放大器904的偏移電壓。在一些實現中，調變器1108整合在每個電壓調節器402中以補償相應電壓調節器402的內部誤差。例如，調變器1108被實現為圖8B、圖12A或圖12B中的調節器間平衡電路826。

在一些實施例中，調變器1108包括低通濾波器（LPF）1112。圖11B是根據一些實施例的使用LPF 1112進行調節器間電流平衡的單個電壓調節器402的等效電路圖1150。電壓調節器402的輸出阻抗R _o1106的電壓降對應於電壓調節器402的輸出電流，即，軌電流 I _R 的由電壓調節器402貢獻的一部分。提取電壓降，透過LPF 1112進行濾波以降低高頻雜訊，並且以比例因子（例如，1）應用於電壓調節器控制器806（例如，誤差放大器904）。LPF 1112使得負反饋能夠抵消和補償電壓調節器402的內部誤差。所述電流平衡配置是在電壓調節器402內部實現的，而不需要來自驅動相同電源軌206或電源陣列控制器602的其它電壓調節器402的任何輸入或控制。

圖12A和圖12B是根據一些實施例的由調節器間平衡電路826控制的電壓調節器402的電路圖。調節器間平衡電路826耦接到輸出介面802和電壓調節器控制器806，並且被配置為感測相應電壓調節器402的輸出電流，並且將偏移1202應用於電壓調節器控制器806的控制輸入。偏移1202是基於電壓調節器402的所感測到的輸出電流來決定的。在一些實施例中，電壓調節器控制器806包括誤差放大器904，其被配置為接收控制輸入並且在反饋輸入840與定義由所述電壓調節器402供電的電源軌206的軌電壓的控制值之間應用偏移1202。

參考圖12A，在一些實施例中，調節器間平衡電路826耦接到被動負載組件820的輸出電感器1204，輸出電感器1204耦接在輸出介面802處。調節器間平衡電路826被配置為基於跨輸出電感器1204的電壓降來感測電壓調節器402的輸出電流。替代地，在一些實施例中，具有小許多的電阻（例如，小於閾值電阻）的輸出電阻器1206串聯地耦接在輸出介面802處。調節器間平衡電路826經由輸出電阻器1204耦接到輸出介面802，並且從跨輸出電阻器1204的電壓降感測電壓調節器402的輸出電流。因此，調節器間平衡電路826被配置為感測電壓調節器402的輸出電流，並且將偏移1202應用於由電壓調節器控制器806接收的控制輸入。偏移1202是直接基於電壓調節器402的輸出電流（具體地基於跨輸出電感器1204或輸出電阻器1206的電壓降）來決定的。

參考圖12B，在一些實施例中，電壓調節器402包括具有選擇性地彼此平衡的路徑電流的多條驅動路徑804。在一些實施例中，調節器間平衡電路826耦接到驅動路徑804之一中的被動負載組件820的路徑電感器1208。調節器間平衡電路826被配置為基於跨路徑電感器1208的電壓降來感測電壓調節器402的多條路徑電流 I _P 中的一者。替代地，在一些實施例中，具有小許多的電阻（例如，小於閾值電阻）的路徑電阻器1210串聯地耦接在多條驅動路徑804中的一條驅動路徑中。調節器間平衡電路826耦接到路徑電阻器1210，並且從跨路徑電阻器1210的電壓降間接地感測和決定電壓調節器402的輸出電流。也就是說，調節器間平衡電路826被配置為感測電壓調節器402的多個路徑電流 I _P 中的一個路徑電流，並且將偏移1202應用於由電壓調節器控制器806接收的控制輸入。偏移1202是基於多個路徑電流 I _P 中的所感測到的路徑電流（具體地，基於跨路徑電感器1208或路徑電阻器1210的電壓降）來決定的。

在一些實施例中，調節器間平衡電路826包括兩個LPF，它們分別耦接到以下各者中的一者的兩端：輸出電感器1204、輸出電阻器1206、路徑電感器1208和路徑電阻器1210。偏移1202是基於電壓調節器402的輸出電流的DC和低頻部分來決定的。

在一些實施例中，電壓調節器402包括被配置為對路徑電流 I _P1 和 I _P2 進行平衡的調節器內平衡電路824（在圖12B中未示出）以及被配置為控制電壓調節器402的輸出電流（即，被提供給電源軌206的軌電流 I _R 的與所述電壓調節器402相關聯的對應部分）的調節器間平衡電路826。在一些實施例中，電壓調節器402僅包括調節器內平衡電路824和調節器間平衡電路826中的一者。

圖13是根據一些實施例的具有用於控制冗餘的輔助迴路1302的電壓調節器的場域可程式化陣列400的電壓調節器402的電路圖。如上所解釋的，電壓調節器402具有待機/冗餘模式，其中，電壓調節器402（例如，402RA-402RD）未被啟用以向任何電源軌206供電，或者其中，電壓調節器402（例如，圖7B中的402H）用於驅動電源軌206，但暫時地被停用對電源軌206的相應軌電流 I _R 作出貢獻。在一些實施例中，無論電壓調節器402是否耦接到任何電源軌206，電壓調節器402包括輸出介面802、一個或多個驅動路徑804、電壓調節器控制器806和旁路單元828。電壓調節器控制器806具有耦接到一個或多個驅動路徑804的輸出以及透過反饋路徑822耦接到輸出介面802的反饋輸入840。旁路單元828耦接到一個或多個驅動路徑804和電壓調節器控制器806，並且被配置為提供虛擬負載組件1304。在待機/冗餘模式中，當旁路單元828被啟用時，輔助迴路1302將從輸出介面802到電壓調節器控制器806的輸入的反饋路徑822旁路，並且利用一個或多個開關組件1306驅動虛擬負載組件1304。因此，輔助迴路1302包括旁路單元828，並且在待機/冗餘模式下被啟用以代替反饋路徑822，以停用電壓調節器402對電源軌206的對應軌電流 I _R 作出貢獻。

在待機/冗餘模式下，旁路單元828被啟用以將每條驅動路徑804的開關組件810和被動負載組件820旁路。每條驅動路徑804還包括耦接到PWM驅動器812、開關組件810和旁路單元828的多工器或開關830B。多工器或開關830B被配置為選擇旁路單元828以及取消選擇開關組件810，並且在待機/冗餘模式下將PWM驅動器812電耦接到旁路單元828。電壓調節器402還包括耦接在電壓調節器控制器806的反饋輸入840與輸出介面802之間的多工器或開關830A。多工器或開關830A被配置為與每條驅動路徑804的多工器或開關830B同時操作，以選擇旁路單元並且取消選擇用於電壓調節器控制器806的輸入的輸出介面802。在一些實施例中，操作啟用信號612用於同時控制多工器或開關830A、多工器或開關830B以及虛擬負載組件1304以啟用備用/冗餘模式。透過這些手段，在待機/冗餘模式下，每條驅動路徑804的開關組件810和被動負載組件820被停用，而電壓調節器控制器806和每條驅動路徑804的PWM驅動器812與虛擬負載組件1304和開關組件1306一起操作。

總之，當電壓調節器402處於待機/冗餘模式時，應用輔助迴路1302來解耦輸出介面802，而不完全關閉電壓調節器402。電壓調節器控制器806和驅動路徑804的PWM驅動器812是可操作的，從而允許電壓調節器402在其從待機/冗餘模式恢復時迅速喚醒並且保持期望的瞬間響應時間。此外，驅動路徑804的開關組件810被解耦和停用，並且虛擬負載組件1304和開關組件1306被設計為比驅動路徑804的開關組件810和負載組件820消耗更少的功率。這高效地節省電壓調節器402在待機/冗餘模式下的功耗。相反，當輔助迴路1302未用於啟用電壓調節器402的待機/冗餘模式時，電壓調節器控制器806和驅動路徑804的PWM驅動器812被停用以啟用待機/冗餘模式。電壓調節器402在待機/冗餘模式下完全關閉，並且每次當其從待機/冗餘模式恢復時必須重新啟用，以對需要由電壓調節器402供電的電源軌206的相應軌電流 I _R 作出貢獻。當電壓調節器402從待機/冗餘模式恢復時，重新啟用程序通常緩慢並且損害其瞬間響應時間。

本文中各種描述的實現中使用的術語僅用於描述特定實現的目的，而並非旨在進行限制。如在各種描述的實現和所附的申請專利範圍的描述中所使用的，除非上下文另有明確指示，否則單數形式“一（a）”、“一（an）”和“所述（the）”也旨在包括複數形式。還將理解的是，如本文中使用的術語“和/或”旨在並且包括相關聯列出的項目中的一個或多個項目的任何和所有可能組合。將進一步理解，術語“包含（includes）”、“包含（including）”、“包括（comprises）”和/或“包括（comprising）”當在本說明書中使用時指定所述特徵、整數、步驟、操作、元素和/或組件的存在，但不排除一個或多個其它特徵、整數、步驟、操作、元素、組件和/或其群組的存在或增加。此外，將理解的是，儘管本文中可以使用術語“第一”、“第二”等來描述各種元素，但這些元素不應當受到這些術語的限制。這些術語僅用於將一個元素與另一元素進行區分。

如本文所使用的，術語“如果”選擇性地解釋為意指“當……時”或“在……時”或“響應於決定”或“響應於偵測”或“根據決定”，這具體取決於上下文。類似地，片語“如果決定”或“如果偵測到[所述條件或事件]”選擇性地解釋為意指“在決定……時”或“響應於決定”或“在偵測到[所述條件或事件]時”或“響應於偵測[所述條件或事件]”或“根據決定偵測到[所述條件或事件]”，這取決於上下文。

已經參考具體實現提供以上描述。然而，以上說明性討論並非旨在詳盡的或者僅限於所公開的精確形式。鑒於以上教示，許多修改和變化是可能的。選擇和描述這些實現是為了最好地解釋所公開的原理以及其實際應用，從而使他人能夠最好地利用本公開內容和具有適於設想的特定用途的各種修改的各種實現。

100:系統模組 102:單晶片系統（SoC） 104:記憶體模組 106:輸入/輸出（I/O）控制器 108:網路介面 110:記憶體控制器 112:固態驅動器（SSD） 114:硬碟驅動器 116:電源連接器 118:電源管理積體電路（PMIC） 120:圖形模組 122:聲音模組 150:通信匯流排 200:電源管理系統 202:輸入DC供電電壓 204:數位電源控制信號 206:電源軌 206-1:第一電源軌 206-2:第二電源軌 206-3:電源軌 206-4:電源軌 206A:電源軌 206B:電源軌 206N:電源軌 208:電源管理介面 210A:DC-DC轉換器 210B:DC-DC轉換器 210N:DC-DC轉換器 212A:輸出濾波器 212B:輸出濾波器 212N:輸出濾波器 214:輸出電阻器 216A:電容器 216B:電容器 216N:電容器 218:電感器 218’:電感器 220:PMIC晶粒 300:積體半導體設備 302:SoC晶粒 304:封裝基板 304A:第一表面 304B:第二表面 306:第一通孔互連 308:DC連接 312:電源連接 314:封蓋 316:散熱器 318:插座基板 318A:第三表面 320:電連接器 322:凹陷部分 324:第一中介層 326:第二通孔互連 328:第二中介層 330A:組件 330B:組件 332:第三通孔互連 400:場域可程式化陣列 402:電壓調節器 402E:電壓調節器 402RA:電壓調節器 402RB:電壓調節器 402RC:電壓調節器 402RD:電壓調節器 404:類比數位轉換器（ADC） 406:類比暫存器 408:振盪器 410:靜態隨機存取記憶體（SRAM）陣列 412:鎖相迴路（PLL）電路 414:低壓差穩壓器（LDO） 416:互連 420:群集 420A:群集 420B:群集 420C:群集 420D:群集 500:電源管理系統 502:SoC介面 506:暫存器 508:微控制器 510:內部時鐘信號 512:外部時鐘信號 514:時鐘選擇信號 516:系統時鐘 518:多相時鐘 520:分頻器 522:額外軌電壓 524:參考產生器 526:保險絲 528:熱關機模組 532:有限狀態機 600:積體半導體設備 602:電源陣列控制器 604:處理器群集 606:記憶體 608:通信模組 610:控制值 612:操作啟用信號 614:負載資訊 616:DC電源介面 700:程序 750:程序 802:輸出介面 804:驅動路徑 804A:驅動路徑 804B:驅動路徑 804C:驅動路徑 804N:驅動路徑 806:電壓調節器控制器 808:路徑控制信號 810:開關組件 810A:第一電晶體 810B:第二電晶體 812:PWM驅動器 814:時鐘信號 816:開關信號 818:開關輸出 818A:開關輸出 818B:開關輸出 820:被動負載組件 822:反饋路徑 824:調節器內平衡電路 826:調節器間平衡電路 828:旁路單元 830A:開關 830B:開關 832:輔助路徑 840:反饋輸入 902:類比轉換器（DAC） 904:誤差放大器 906:參考電壓 1002:控制信號 1002A:第一控制信號 1002B:第二控制信號 1004:平衡控制器 1006:差分放大器 1008A:低通濾波器 1008B:低通濾波器 1100:等效電路圖 1102:第一互連 1104:調節器接頭 1106:輸出阻抗 1108:調變器 1110:電壓源 1112:低通濾波器（LPF） 1150:等效電路圖 1202:偏移 1204:輸出電感器 1206:輸出電阻器 1208:路徑電感器 1210:路徑電阻器 1302:輔助迴路 1304:虛擬負載組件 1306:開關組件

圖1是根據一些實施例的典型電子設備中的示例系統模組的方塊圖。

圖2是根據一些實施例的電源管理系統的方塊圖。

圖3是根據一些實施例的積體半導體設備的截面圖。

圖4A是根據一些實施例的電壓調節器的場域可程式化陣列，並且圖4B是根據一些實施例的在圖4A中所示的場域可程式化陣列中的電壓調節器的基本群集。

圖5是根據一些實施例的電源管理系統示意圖，所述電源管理系統包括在圖4中所示的電壓調節器的場域可程式化陣列。

圖6是根據一些實施例的積體半導體設備的簡化方塊圖，所述積體半導體設備包括用於向SoC提供一個或多個電源軌的多個電壓調節器。

圖7A示出根據一些實施例的使用電壓調節器子集在軌電壓 V _R 處提供軌電流 I _R 的程序，並且圖7B示出根據一些實施例的基於一個或多個冗餘電壓調節器在軌電壓 V _R 處提供軌電流 I _R 的程序。

圖8A是根據一些實施例的用作形成場域可程式化陣列的基本單元的電壓調節器的方塊圖。

圖8B是根據一些實施例的使用電流平衡和/或冗餘控制的電壓調節器的方塊圖。

圖9是根據一些實施例的具有多條驅動路徑804的電壓調節器的電路圖。

圖10A是根據一些實施例的具有由調節器內平衡電路進行平衡的兩條驅動路徑的電壓調節器的電路圖。

圖10B是根據一些實施例的具有由調節器內平衡電路進行平衡的兩條以上（例如，三條）的驅動路徑的電壓調節器的電路圖。

圖10C是根據一些實施例的利用差分放大器對驅動路徑進行平衡的電壓調節器的電路圖。

圖11A是根據一些實施例的由電壓調節器的場域可程式化陣列中的兩個電壓調節器驅動的電源軌的等效電路圖。

圖11B是根據一些實施例的使用低通濾波器（LPF）進行調節器間電流平衡的單個電壓調節器的等效電路圖。

圖12A和圖12B是根據一些實施例的由調節器間平衡電路控制的電壓調節器的電路圖。

圖13是根據一些實施例的具有用於控制冗餘的輔助迴路的電壓調節器的場域可程式化陣列中的電壓調節器的電路圖。

貫穿各圖式，類似的圖式標記指相應的部分。

206:電源軌

402:電壓調節器

610:控制值

612:操作啟用

802:輸出介面

804:驅動路徑

806:電壓調節器控制器

808:路徑控制信號

810:開關組件

812:PWM驅動器

814:時鐘

820:被動負載組件

822:反饋路徑

824:調節器內平衡電路

826:調節器間平衡電路

828:旁路單元

830A:開關

830B:開關

832:輔助路徑

840:反饋輸入

Claims (15)

1. 一種積體半導體設備，包括： 多個電壓調節器，其電耦接到電源軌，並被配置為經由所述電源軌共同提供軌電壓，所述多個電壓調節器中的每個電壓調節器還包括： 電耦接到所述電源軌的輸出介面； 第一驅動路徑，其耦接到所述輸出介面，並且被配置為在第一階段期間並且以操作頻率進行操作以向所述電源軌提供第一路徑電流； 第二驅動路徑，其耦接到所述輸出介面，並且被配置為在第二階段期間並且以所述操作頻率進行操作以向所述電源軌提供第二路徑電流，其中，所述第二驅動路徑與所述第一驅動路徑並聯地電耦接；以及 調節器內平衡電路，其耦接到所述第一驅動路徑和所述第二驅動路徑，所述調節器內平衡電路被配置為：感測所述第一路徑電流和所述第二路徑電流，以及基於所述第一路徑電流和所述第二路徑電流的差來產生第一控制信號，以控制第一階段的第一工作週期和/或第二階段的第二工作週期。
2. 根據請求項1所述的積體半導體設備，其中，所述調節器內平衡電路被配置為： 決定所述第一路徑電流和所述第二路徑電流的所述差不滿足路徑電流平衡準則； 根據決定所述第一路徑電流和所述第二路徑電流的所述差不滿足所述路徑電流平衡準則以及決定所述第一路徑電流大於所述第二路徑電流，來實現以下各項中的一項或兩項：減少所述第一階段的所述第一工作週期以及增加所述第二階段的所述第二工作週期，直到所述第一路徑電流和所述第二路徑電流的所述差滿足所述路徑電流平衡準則。
3. 根據請求項1所述的積體半導體設備，所述多個電壓調節器中的每個電壓調節器還包括： 具有耦接到所述輸出介面的反饋輸入的電壓調節器控制器，所述電壓調節器控制器的反饋輸入被配置為接收所述輸出介面的輸出電壓。
4. 根據請求項3所述的積體半導體設備，所述多個電壓調節器中的每個電壓調節器還包括： 耦接到所述輸出介面和所述電壓調節器控制器的調節器間平衡電路，所述調節器間平衡電路被配置為：感測所述相應電壓調節器的輸出電流，以及向所述電壓調節器控制器的控制輸入應用偏移，其中，所述偏移是基於所述相應電壓調節器的所感測到的輸出電流來決定的。
5. 根據請求項4所述的積體半導體設備，其中，所述電壓調節器控制器包括：誤差放大器，其被配置為：接收所述控制輸入，以及在所述反饋輸入與定義所述軌電壓的控制值之間應用所述偏移。
6. 根據請求項3所述的積體半導體設備，所述多個電壓調節器中的每個電壓調節器還包括： 耦接到所述輸出介面和所述電壓調節器控制器的調節器間平衡電路，所述調節器間平衡電路被配置為：感測所述相應電壓調節器的所述第一路徑電流和所述第二路徑電流中的一項，以及向由所述電壓調節器控制器接收的控制輸入應用偏移，所述偏移是基於所感測到的所述第一路徑電流和所述第二路徑電流中的一項。
7. 根據請求項1至6中任一項所述的積體半導體設備，其中，所述第一驅動路徑和所述第二驅動路徑中的每條驅動路徑還包括： 開關組件，其耦接到輸入供電電壓V _in和所述輸出介面；以及 驅動器，其耦接到所述開關組件並且被配置為在所述第一階段和所述第二階段中的相應階段期間以所述操作頻率來啟用所述開關組件，從而向所述電源軌提供所述第一路徑電流和所述第二路徑電流中的相應路徑電流。
8. 根據請求項1至6中任一項所述的積體半導體設備，其中，所述第一階段的所述第一工作週期等於所述第二階段的所述第二工作週期，並且所述第二階段從所述第一階段偏移。
9. 根據請求項1至6中任一項所述的積體半導體設備，其中： 所述控制信號包括第一控制信號，所述第一控制信號是基於所述第一路徑電流和所述第二路徑電流的所述差來產生的，以控制所述第二階段的所述第二工作週期； 所述多個電壓調節器中的每個電壓調節器還包括第三驅動路徑，所述第三驅動路徑耦接到所述輸出介面，並且被配置為在第三階段期間以所述操作頻率進行操作，以向所述電源軌提供第三路徑電流，所述第三驅動路徑與所述第一驅動路徑和所述第二驅動路徑並聯地電耦接；以及 所述調節器內平衡電路耦接到所述第三驅動路徑，並且被配置為：感測所述第三路徑電流，以及基於所述第一路徑電流和所述第三路徑電流的差來產生第二控制信號，以控制所述第三階段的第三工作週期。
10. 根據請求項1至6中任一項所述的積體半導體設備，其中： 所述多個電壓調節器中的每個電壓調節器還包括第三驅動路徑，其耦接到所述輸出介面，並且被配置為在第三階段期間以所述操作頻率進行操作，以向所述電源軌提供第三路徑電流，所述第三驅動路徑與所述第一驅動路徑和所述第二驅動路徑並聯地電耦接；以及 所述調節器內平衡電路耦接到所述第三驅動路徑，並且被配置為：感測所述第三路徑電流，以及基於所述第一路徑電流和所述第二路徑電流的差以及基於所述第一路徑電流和所述第三路徑電流的差來產生所述第一控制信號，以控制所述第一階段的所述第一工作週期。
11. 根據請求項1所述的積體半導體設備，其中，所述多個電壓調節器中的每個電壓調節器包括： 電壓調節器控制器，其具有耦接到所述第一驅動路徑和所述第二驅動路徑的輸出和透過反饋路徑耦接到所述輸出介面的輸入，並且被配置為控制所述一個或多個驅動路徑；以及 旁路單元，其耦接到所述第一驅動路徑和所述第二驅動路徑和所述電壓調節器控制器，並且被配置為提供虛擬負載組件，其中，所述相應電壓調節器具有待機/冗餘模式，在所述待機/冗餘模式下，所述旁路單元被啟用以將從所述輸出介面到所述電壓調節器控制器的所述輸入的所述反饋路徑旁路。
12. 根據請求項11所述的積體半導體設備，其中，所述第一驅動路徑和所述第二驅動路徑中的每條驅動路徑還包括： 耦接到所述輸出介面的被動負載組件； 驅動器，其被配置為：接收具有操作頻率的時鐘信號，以及調變所述時鐘信號以提供具有階段的開關信號；以及 耦接到所述驅動器和所述被動負載組件的電源開關組件，所述電源開關組件被配置為在所述開關信號的控制下將所述被動負載組件耦接到一個或多個DC供電電壓。
13. 根據請求項12所述的積體半導體設備，其中，在所述待機/冗餘模式下，所述旁路單元被啟用以將每條驅動路徑的所述電源開關組件和所述被動負載組件旁路，並且所述第一驅動路徑和所述第二驅動路徑中的每條驅動路徑還包括： 耦接到所述驅動器、所述電源開關組件和所述旁路單元的多工器，其中，所述多工器被配置為在所述待機/冗餘模式下選擇所述旁路單元以及取消選擇所述電源開關組件並且將所述驅動器電耦接到所述旁路單元。
14. 根據前述請求項中任一項所述的積體半導體設備，還包括：被配置為提供所述軌電壓的所述電源軌。
15. 一種電子系統，包括： 電源軌，其被配置為提供軌電壓； 多個電壓調節器，其電耦接到所述電源軌並且被配置為共同提供所述軌電壓，所述多個電壓調節器中的每個電壓調節器還包括： 輸出介面，其電耦接到所述電源軌； 第一驅動路徑，其耦接到所述輸出介面，並且被配置為在第一階段期間並且以操作頻率進行操作，以向所述電源軌提供第一路徑電流； 第二驅動路徑，其耦接到所述輸出介面，並且被配置為在第二階段期間並且以所述操作頻率進行操作，以向所述電源軌提供第二路徑電流，其中，所述第二驅動路徑與所述第一驅動路徑並聯地電耦接；以及 調節器內平衡電路，其耦接到所述第一驅動路徑和所述第二驅動路徑，所述調節器內平衡電路被配置為：感測所述第一路徑電流和所述第二路徑電流，以及基於所述第一路徑電流和所述第二路徑電流的差來產生第一控制信號，以控制第一階段的第一工作週期和/或第二階段的第二工作週期。

Images