CN116711291A - 具有电压调节器的现场可编程阵列的电源管理集成电路 - Google Patents

Abstract

一种半导体器件包括以现场可编程阵列布置的多个电压调节器以及耦合到多个电压调节器的功率阵列控制器。功率阵列控制器被配置为控制多个电压调节器以向多个电源轨输出功率。每个电源轨以相应轨电压提供相应轨电流。功率阵列控制器被配置为：对于多个电源轨中的每个电源轨，确定与相应电源轨相关联的相应轨电流，至少根据相应轨电流来选择电压调节器的子集，以及启用电压调节器的子集以共同生成相应轨电压并且共同提供相应轨电流。

Description

具有电压调节器的现场可编程阵列的电源管理集成电路

相关申请的交叉引用

本申请要求于2021年11月23日提交的发明名称为“Power ManagementIntegrated Circuit with a Field Programmable Array of Voltage Regulators”的美国非临时专利申请No.17/534,345的优先权，该申请要求于2021年1月29日提交的发明名称为“Power Management Integrated Circuit with a Field Programmable Array ofVoltage Regulators”的美国临时专利申请No.63/143,732的优先权。本申请还要求于2021年11月23日提交的发明名称为“Current Balancing for Voltage Regulator Units inField Programmable Arrays”的美国非临时专利申请No.17/534,362的优先权，该申请要求于2021年1月29日提交的发明名称为“Current Balancing for Voltage RegulatorUnits in Field Programmable Arrays”的美国临时专利申请No.63/143,734的优先权。上述申请中的每个申请由此通过引用整体并入本文。

本申请涉及于2021年11月24日提交的发明名称为“Current Balancing forVoltage Regulator Units in Field Programmable Arrays”的PCT专利申请No._(代理人案卷号125533-5006-WO)，其由此通过引用整体并入本文。

技术领域

本申请总体上涉及电子设备，包括但不限于用于自适应地驱动电子系统的电源轨的设备和方法。

背景技术

电子设备通常将片上系统(SoC)与电源管理集成电路(PMIC)、通信端口、外部存储器或存储装置以及主逻辑板上的其他外围功能模块集成在一起。SoC在单个封装件中包括一个或多个微处理器或中央处理单元(CPU)核、存储器、输入/输出端口和从(secondary)存储装置。PMIC通常在主逻辑板上与SoC相邻设置，并且经由形成在主逻辑板上的导线向SoC提供多个直流(DC)电源轨。对于每种类型的SoC，PMIC和通向SoC的导线需要至少基于该类型SoC中包括的微处理器或CPU核来进行定制设计。在很多情况下，为每种SoC类型定制PMIC并不是高效的。将有益的是，提供可配置为驱动不同类型的SoC的高效且高性能PMIC解决方案。

发明内容

为了解决与定制设计的PMIC相关联的问题，非常希望提供一种具有通用PMIC的半导体器件或系统，该通用PMIC可以自适应地支持具有不同微处理器或CPU核的各种不同类型的SoC。特别地，通用PMIC利用个体地和相互地平衡的电压调节器来实现通用PMIC的高性能。

在所附权利要求的范围内的系统、方法和设备的各种实施例各自具有多个方面，其中没有一个方面独自地负责本文中描述的属性。在不限制所附权利要求的范围的情况下，在考虑了本公开之后，特别是在考虑了名称为“具体实施方式”的部分之后，人们将理解如何使用各种实施例的各方面来提供半导体器件，该半导体器件被配置为提供多个电源轨以对SoC的处理器的一个或多个集群供电。半导体器件包括多个电压调节器，这些电压调节器以现场可编程阵列布置，并且被控制以基于与耦合到电源轨的处理器的一个或多个集群相关联的负载信息向SoC的多个电源轨输出功率。换言之，相同的半导体器件可配置为基于其负载信息驱动不同类型的SoC，并且成为通用SoC供电解决方案。

在一些实施例中，对于每个电源轨，在驱动相应电源轨的每个有源电压调节器中内部地应用调节器内和/或调节器间电流平衡机制，使得每个有源电压调节器的不同的电流路径中的路径电流被平衡，并且驱动相应电源轨的不同的有源电压调节器中的输出电流被平衡。这些平衡机制对于(例如，通用PMIC电路的)每个个体电压调节器被高效地实现，而不涉及来自其他不同的电压调节器的输入或控制。此外，现场可编程阵列中的电压调节器可以与多个电源轨电解除耦合并且成为冗余电压调节器而不需要完全断电(当使用旁路(bypass)单元来禁用冗余电压调节器的输入与输出接口之间的反馈路径时)。

具体地，在一个方面，一种集成半导体器件包括多个电压调节器和功率阵列控制器。多个电压调节器以现场可编程阵列布置。功率阵列控制器耦合到多个电压调节器，并且被配置为控制多个电压调节器以向多个电源轨输出功率。每个电源轨以相应轨电压提供相应轨电流。对于多个电源轨中的每个电源轨，功率阵列控制器被配置为：确定与相应电源轨相关联的相应轨电流，至少根据相应轨电流来选择电压调节器的子集，并且启用电压调节器的子集以共同生成相应轨电压并且共同提供相应轨电流。在一些实施例中，功率阵列控制器包括一个或多个处理器和其上存储有指令的存储器，该指令在由该一个或多个处理器执行时使该处理器控制多个电压调节器以向多个电源轨输出功率。

在一些实施例中，功率阵列控制器被配置为：至少基于相应轨电压来确定控制值，并且启用电压调节器的子集以根据所确定的控制值来共同生成相应轨电压并且共同提供相应轨电流。此外，在一些实施例中，启用电压调节器的子集还包括：向电压调节器的子集提供控制值。电压调节器的子集由控制值控制以共同生成相应轨电压并且共同提供相应轨电流。此外，在一些实施例中，启用电压调节器的子集还包括：向选择的电压调节器的子集提供操作使能信号，以共同生成相应轨电压并且共同提供相应轨电流。

在一些实施例中，功率阵列控制器被配置为：根据与相应电源轨负载上的预期或实际负载相对应的负载信息，来确定与相应电源轨相关联的相应轨电流。此外，在一些实施例中，负载信息对应于耦合到相应电源轨的处理器的一个或多个集群的处理器负载信息。

在一些实施例中，集成半导体器件还包括一个或多个直流(DC)电源接口。每个DC电源接口被配置为接收不同DC电源电压，并且每个电压调节器耦合到一个或多个DC电源接口的相应子集并且被配置为：由对应DC电源电压供电，并且根据对应DC电源电压生成相应轨电压。

在一些实施例中，在相应时间，多个电压调节器中的至少一个电压调节器是冗余的并且未耦合到多个电源轨中的任何一个电源轨。

在一些实施例中，对于每个电源轨选择电压调节器的子集还包括：在相应时间，将电压调节器的子集中的每个电压调节器与相应电源轨唯一地关联。

在一些实施例中，对于每个电源轨，相应轨电流具有最大轨电流I_RLM。电压调节器的子集中的每个电压调节器被配置为提供高达最大调节器电流I_RGM的调节器电流，并且电压调节器的子集具有与最大轨电流I_RLM与最大调节器电流I_RGM的比率相对应的第一数目的电压调节器。此外，在一些实施例中，第一电源轨被配置为在第一电源轨的每次启动(startup)时在瞬态(transient)负载响应时间内达到相应轨电压，并且瞬态负载响应时间由最大调节器电流I_RGM实现。第一数目基于瞬态负载响应时间而被确定。此外，第二电源轨被配置为在第二电源轨的每次启动时在瞬态负载响应时间内达到相应轨电压并且在正常操作期间输出最大轨电流I_RLM，瞬态负载响应时间由小于最大轨电流I_RLM的瞬态负载电流实现。在一些实施例中，功率阵列控制器被配置为：对于每个电源轨，确定相应电源轨的瞬时(instant)轨电流，并且启用电压调节器的子集中的所有电压调节器以共同提供相应电源轨的瞬时轨电流。在一些实施例中，功率阵列控制器被配置为：对于每个电源轨，确定相应电源轨的瞬时轨电流，比较瞬时轨电流和最大调节器电流I_RGM，禁用电压调节器的子集中的一个或多个电压调节器，并且启用电压调节器的子集中的剩余电压调节器以共同提供相应电源轨的瞬时轨电流。

在一些实施例中，多个电压调节器彼此相同。

在一些实施例中，多个电压调节器中的每个电压调节器对应于选自多个预定义电压调节器类型的相应电压调节器类型。对于每个电源轨，电压调节器的子集对应于相应电压调节器类型，并且选择电压调节器的子集包括：基于至少一个性能准则(criterion)来确定相应电压调节器类型。

在一些实施例中，对于每个电源轨，电压调节器的子集中的每个电压调节器还包括输出接口、一个或多个驱动路径和电压调节器控制器。输出接口耦合到相应电源轨并且被配置为：提供轨电压并且将相应轨电流递送到相应电源轨。一个或多个驱动路径耦合到输出接口并且被配置为以操作频率操作。电压调节器控制器具有耦合到一个或多个驱动路径的输出和通过反馈路径耦合到输出接口的输入，并且被配置为控制一个或多个驱动路径。

在一些实施例中，对于每个电源轨，电压调节器的子集中的每个电压调节器还包括耦合到一个或多个驱动路径和电压调节器控制器的旁路单元。旁路单元被配置为提供虚设(dummy)负载组件。相应电压调节器具有备用/冗余模式，在该备用/冗余模式下，旁路单元被启用以旁路从输出接口到电压调节器控制器的输入的反馈路径，从而使相应电压调节器不能对相应轨电流做出贡献。

在一些实施例中，对于每个电源轨，电压调节器的子集中的每个电压调节器被配置为提供相应轨电流的一部分，并且还包括电耦合到相应电源轨的输出接口、多个驱动路径，以及调节器内平衡电路和调节器间平衡电路中的至少一者。每个驱动路径耦合到输出接口并且被配置为向相应电源轨提供相应路径电流。调节器内平衡电路耦合到多个驱动路径并且被配置为对多个驱动路径的相应路径电流进行平衡；并且调节器间平衡电路耦合到输出接口并且被配置为对以下进行平衡：由相应电压调节器提供的相应轨电流的一部分与由电压调节器的子集中的不同电压调节器提供的相应轨电流的至少另一部分。此外，在一些实施例中，对于每个电源轨，电压调节器的子集中的每个电压调节器包括调节器内平衡电路和调节器间平衡电路两者。

在另一方面，一种集成半导体器件包括电源轨和电耦合到电源轨的多个电压调节器。电源轨被配置为提供轨电压，并且多个电压调节器被配置为共同提供轨电压。多个电压调节器中的每个电压调节器包括输出接口、第一驱动路径、第二驱动路径和调节器内平衡电路。输出接口电耦合到电源轨。第一驱动路径耦合到输出接口，并且被配置为在第一相位期间以操作频率操作以向电源轨提供第一路径电流。第二驱动路径耦合到输出接口，并且被配置为在第二相位期间以操作频率操作以向电源轨提供第二路径电流。第二驱动路径与第一驱动路径并联电耦合。调节器内平衡电路耦合到第一驱动路径和第二驱动路径，并且被配置为感测第一路径电流和第二路径电流，并且基于第一路径电流与第二路径电流之差生成用于控制第一相位的第一占空比和/或第二相位的第二占空比的第一控制信号。

在一些实施例中，多个电压调节器中的每个电压调节器还包括具有耦合到输出接口的反馈输入的电压调节器控制器。电压调节器控制器的反馈输入被配置为接收输出接口的输出电压。多个电压调节器中的每个电压调节器还包括耦合到输出接口和电压调节器控制器的调节器间平衡电路。调节器间平衡电路被配置为感测相应电压调节器的输出电流并且向电压调节器控制器的控制输入施加偏移，其中该偏移基于相应电压调节器的感测到的输出电流而被确定。

在一些实施例中，调节器内平衡电路被配置为确定第一路径电流与第二路径电流之差不满足路径电流平衡准则，并且根据第一路径电流与第二路径电流之差不满足路径电流平衡准则的确定以及第一路径电流大于第二路径电流的确定，实现减小第一相位的第一占空比和增大第二相位的第二占空比中的一者或两者，直到第一路径电流与第二路径电流之差满足路径电流平衡准则。

在一些实施例中，多个电压调节器中的每个电压调节器还包括具有耦合到输出接口的反馈输入的电压调节器控制器，并且电压调节器控制器的反馈输入被配置为接收输出接口的输出电压。此外，在一些实施例中，多个电压调节器中的每个电压调节器还包括耦合到输出接口和电压调节器控制器的调节器间平衡电路。调节器间平衡电路被配置为感测相应电压调节器的输出电流并且向电压调节器控制器的控制输入施加偏移。该偏移基于相应电压调节器的感测到的输出电流而被确定。此外，在一些实施例中，电压调节器控制器包括误差放大器，该误差放大器被配置为接收控制输入并且在反馈输入与定义轨电压的控制值之间施加偏移。在一些实施例中，多个电压调节器中的每个电压调节器还包括耦合到输出接口和电压调节器控制器的调节器间平衡电路。调节器间平衡电路被配置为感测相应电压调节器的第一路径电流和第二路径电流中的一个路径电流，并且向由电压调节器控制器接收的控制输入施加偏移，该偏移基于第一路径电流和第二路径电流中的感测到的一个路径电流。

在一些实施例中，第一驱动路径和第二驱动路径中的每个驱动路径还包括开关组件和驱动器，该开关组件耦合到输入电源电压V_in和输出接口，该驱动器耦合到开关组件并且被配置为在第一相位和第二相位中的相应相位期间以操作频率启用开关组件，从而将第一路径电流和第二路径电流中的相应路径电流提供给电源轨。

在一些实施例中，第一相位的第一占空比等于第二相位的第二占空比，并且第二相位从第一相位偏移。

在一些实施例中，第一控制信号基于第一路径电流与第二路径电流之差被生成，以控制第二相位的第二占空比。多个电压调节器中的每个电压调节器还包括第三驱动路径，第三驱动路径耦合到输出接口并且被配置为在第三相位期间以操作频率操作以向电源轨提供第三路径电流，第三驱动路径与第一驱动路径和第二驱动路径并联电耦合。调节器内平衡电路耦合到第三驱动路径，并且被配置为感测第三路径电流并且基于第一路径电流与第三路径电流之差生成用于控制第三相位的第三占空比的第二控制信号。

在一些实施例中，多个电压调节器中的每个电压调节器还包括第三驱动路径，该第三驱动路径耦合到输出接口并且被配置为在第三相位期间以操作频率操作以向电源轨提供第三路径电流，第三驱动路径与第一驱动路径和第二驱动路径并联电耦合。调节器内平衡电路耦合到第三驱动路径，并且被配置为感测第三路径电流并且基于第一路径电流与第二路径电流之差且基于第一路径电流与第三路径电流之差，生成用于控制第一相位的第一占空比的第一控制信号。

在一些实施例中，多个电压调节器和一个或多个附加电压调节器以现场可编程阵列布置，并且多个电压调节器选自现场可编程阵列，以基于与电源轨上的预期或实际负载相对应的负载信息来驱动电源轨。

此外，在另一方面，一种集成半导体器件包括电源轨和耦合到电源轨的多个电压调节器。电源轨被配置为提供轨电压，并且多个电压调节器被配置为共同提供轨电压。多个电压调节器中的每个电压调节器包括输出接口、一个或多个驱动路径、电压调节器控制器和旁路单元。输出接口耦合到电源轨，并且被配置为提供轨电压并且向电源轨递送高达预定义调节器电流。一个或多个驱动路径耦合到输出接口并且被配置为以操作频率操作。电压调节器控制器具有耦合到一个或多个驱动路径的输出和通过反馈路径耦合到输出接口的输入，并且被配置为控制一个或多个驱动路径。旁路单元耦合到一个或多个驱动路径和电压调节器控制器，并且被配置为提供虚设负载组件。每个电压调节器具有备用/冗余模式，在该备用/冗余模式下，旁路单元被启用以旁路从输出接口到电压调节器控制器的输入的反馈路径。

根据本说明书中的描述和附图，其他实施例和优点对本领域技术人员来说可以是很清楚的。

附图说明

图1是根据一些实施例的典型电子设备中的示例系统模块的框图。

图2是根据一些实施例的电源管理系统的框图。

图3是根据一些实施例的集成半导体器件的横截面图。

图4A是根据一些实施例的电压调节器的现场可编程阵列，并且图4B是根据一些实施例的图4A所示的现场可编程阵列中的电压调节器的基本集群。

图5是根据一些实施例的包括图4所示的电压调节器的现场可编程阵列的电源管理系统的示意图。

图6是根据一些实施例的包括用于向SoC提供一个或多个电源轨的多个电压调节器的集成半导体器件的简化框图。

图7A示出了根据一些实施例的使用电压调节器的子集以轨电压V_R提供轨电流I_R的过程，并且图7B示出了根据一些实施例的基于一个或多个冗余电压调节器以轨电压V_R提供轨电流I_R的过程。

图8A是根据一些实施例的用作形成现场可编程阵列的基本单元的电压调节器的框图。

图8B是根据一些实施例的使用电流平衡和/或冗余控制的电压调节器的框图。

图9是根据一些实施例的具有多个驱动路径804的电压调节器的电路图。

图10A是根据一些实施例的具有由调节器内平衡电路进行平衡的两个驱动路径的电压调节器的电路图。

图10B是根据一些实施例的具有由调节器内平衡电路进行平衡的两个以上(例如，三个)驱动路径的电压调节器的电路图。

图10C是根据一些实施例的用差分放大器对驱动路径进行平衡的电压调节器的电路图。

图11A是根据一些实施例的由电压调节器的现场可编程阵列中的两个电压调节器驱动的电源轨的等效电路图。

图11B是根据一些实施例的使用低通滤波器(LPF)进行调节器间电流平衡的单个电压调节器的等效电路图。

图12A和图12B是根据一些实施例的由调节器间平衡电路控制的电压调节器的电路图。

图13是根据一些实施例的具有用于控制冗余的辅助(auxiliary)环路的电压调节器的现场可编程阵列的电压调节器的电路图。

在整个附图中，相同的附图标记指代对应部件。

具体实施方式

现在将详细参考具体实施例，其示例如附图所示。在下面的详细描述中，提出了很多非限制性的具体细节，以帮助理解本文中提出的主题。但是对于本领域普通技术人员来说很清楚的是，在不脱离权利要求的范围的情况下可以使用各种替代方案，并且可以在没有这些具体细节的情况下实践主题。例如，对于本领域普通技术人员来说很清楚的是，本文中提出的主题可以在具有电源管理能力的很多类型的电子设备上实现。

以前，对于每种类型的SoC，PMIC和通向SoC的导线需要至少基于该类型SoC中包括的微处理器或CPU核来进行定制设计。在很多情况下，为每种SoC类型定制PMIC并不是高效的。此外，在某些情况下，相同的PMIC中的电压调节器不平衡，并且从而影响PMIC的性能。在本申请的各个实施例中，一种集成半导体器件被配置为提供多个电源轨，以为SoC的处理器的一个或多个集群供电。该半导体器件包括多个电压调节器，该多个电压调节器以现场可编程阵列布置并且被控制以基于与耦合到电源轨的处理器的一个或多个集群相关联的负载信息向SoC的多个电源轨输出功率。相同的集成半导体器件被调节以向不同类型的SoC供电。此外，在一些实施例中，对于每个电源轨，在驱动相应电源轨的每个有源电压调节器中在内部应用调节器内和/或调节器间电流平衡机制，使得每个有源电压调节器的不同电流路径中的路径电流被平衡，并且驱动相应电源轨的不同的有源电压调节器中的输出电流被平衡。通过这些方式，本申请提供了一种高效且高性能的PMIC解决方案，该解决方案具有高度平衡的电压调节器，并且可以自适应地驱动不同类型的SoC

图1是根据一些实施例的典型电子设备中的示例系统模块100的框图。该电子设备中的系统模块100至少包括片上系统(SoC)102、用于存储程序、指令和数据的存储器模块104、输入/输出(I/O)控制器106、诸如网络接口108等一个或多个通信接口，以及用于使这些组件互连的一个或多个通信总线150。在一些实施例中，I/O控制器106允许SoC 102经由通用串行总线接口与I/O设备(例如，键盘、鼠标或触摸屏)通信。在一些实施例中，网络接口108包括用于Wi-Fi、以太网和蓝牙(Bluetooth)网络的一个或多个接口，每个接口允许电子设备与外部源(例如，服务器或另一电子设备)交换数据。在一些实施例中，通信总线150包括使系统模块100中包括的各种系统组件互连并且控制该各种系统组件之间的通信的电路装置(有时称为芯片组)。

在一些实施例中，存储器模块104包括高速随机存取存储器，诸如DRAM、SRAM、DDRRAM或其他随机存取固态存储器设备。在一些实施例中，存储器模块104包括非易失性存储器，诸如一个或多个磁盘存储设备、光盘存储设备、闪存存储器设备或其他非易失固态存储设备。在一些实施例中，存储器模块104或替代地存储器模块104内的(一个或多个)非易失性存储器设备包括非暂态计算机可读存储介质。在一些实施例中，系统模块100上保留有存储器插槽以用于接收存储器模块104。一旦被插入到存储器插槽中，存储器模块104就被集成到系统模块100中。

在一些实施例中，系统模块100还包括一个或多个组件，这些组件选自：

·存储器控制器110，其控制SoC 102与电子设备中的存储器组件(包括存储器模块104)之间的通信；

·固态驱动器(SSD)112，其应用集成电路组件以将数据存储在电子设备中，并且在很多实施例中，其基于NAND或NOR存储器配置；·硬盘驱动器114，其是用于基于机电磁盘来存储和检索数字信息的常规数据存储设备；

·电源连接器116，其包括一个或多个直流(DC)电源接口，每个DC电源接口被配置为接收不同DC电源电压；

·电源管理集成电路(PMIC)118，其根据电子设备内的各种组件或电路(例如，SoC102中的处理器核)的要求，将经由DC电源接口接收的不同的DC电源电压调制为其他期望的内部电源电压，例如，5V、3.3V或1.8V；

·图形模块120，其根据一个或多个显示设备的期望图像/视频格式向一个或多个显示设备生成输出图像的馈送；以及

·声音模块122，其促进在计算机程序的控制下将音频信号输入到电子设备和从电子设备输出音频信号。

应当注意，通信总线150还使包括组件110-122在内的各种系统组件互连和该各种系统组件之间的通信。

此外，本领域技术人员知道，随着新的数据存储技术被开发用于将信息存储在存储器模块104和SSD 112中的非暂态计算机可读存储介质中，可以使用其他非暂态计算机可读存储介质。这些新的非暂态计算机可读存储介质包括但不限于由生物材料、纳米线、碳纳米管和个体分子制造的存储介质，尽管相应数据存储技术目前正在开发中且尚未商业化。

在一些实施例中，SoC 102在包括一个或多个集成电路的半导体封装中实现，并且每个集成电路将以下各项的子集集成在单个基板上：一个或多个微处理器或CPU核、存储器、输入/输出端口和从储装置。PMIC 118也在包括一个或多个集成电路的半导体封装中实现，每个集成电路形成在单个基板上。SoC 102被配置为接收由PMIC 118经由一个或多个电源轨提供的一个或多个内部电源电压(也称为轨电压)。在一些实施例中，SoC 102和PMIC118两者安装在主逻辑板上，例如安装在主逻辑板的两个不同的区域上，并且经由形成在主逻辑板中的导线彼此电耦合。这种布置引入了寄生效应和电噪声，它们可能会损害SoC的性能，例如，导致内部电源电压处的电压降。替代地，根据以下描述的各种实施例，SoC 102和PMIC 118的半导体管芯被垂直封装在集成半导体器件中，使得它们经由未形成在主逻辑板中的电连接部而彼此电耦合。SoC 102和PMIC 118的半导体管芯的这样的垂直布置可以减少SoC 102与PMIC 118之间的电连接部的长度，并且避免由于在主逻辑板上布线导线而导致的性能下降。

注意，在一些实施例中，SoC 102和PMIC 118的半导体管芯的垂直布置部分地通过在SoC 102与PMIC 118管芯之间的有限空间中集成薄膜电感器来促进。薄膜电感器被形成并且集成在PMIC 118的基板上，并且具有被控制以小于有限空间的高度的电感器高度，使得薄膜电感器可以被装配到SoC 102的半导体管芯与PMIC 118之间的有限空间中。由于薄膜电感器形成在PMIC 118的基板的顶部上，所以薄膜电感器可以直接连接到PMIC 118的内部节点或输出节点，并且不使用主逻辑板的导线来将薄膜电感器连接到PMIC 118的内部节点或输出节点。

在本申请的各种实施例中，通用PMIC 118被配置为驱动不同类型的电子设备100中的不同类型的SoC 102。不管PMIC 118和SoC102是并排布置还是垂直布置，PMIC 118相对于主电路板占据相同覆盖区，而SoC 102可以基于集成在其中的电子模块而具有不同覆盖区。PMIC 118包括以现场可编程阵列布置的多个电压调节器单元。多个电压调节器单元彼此相同，或者包括一种以上类型的电压调节器。在特定的电子设备中，基于对SOC 102和其他电子模块(如果有的话)供电所需要的电源轨的轨电压和轨电流来确定控制信号。对于这些电源轨中的每个电源轨，使用对应控制信号来选择PMIC 118的现场可编程阵列中的电压调节器单元的子集，并且所选择的电压调节器单元共同将处于轨电压的轨电流提供给相应电源轨。这样，PMIC 118通过这些控制信号被重新配置以向SoC 102的电源轨提供轨电压和轨电流，并且PMIC 118中的多个可配置电压调节器中的每个电压调节器单元是冗余的或者被选择为通过控制信号中的一个控制信号来驱动电源轨中的一个电源轨。

图2是根据一些实施例的被配置为向SoC(诸如SoC 102)的一个或多个电源轨206提供功率的电源管理系统200的框图。电源管理系统200接收一个或多个输入DC电源电压202和数字功率控制信号204，并且将输入DC电源电压202转换为由一个或多个电源轨206A、206B至206N输出并且提供给SoC 102的一个或多个轨电压。电源管理系统200包括电源管理接口208、一个或多个DC-DC转换器210(例如，DC-DC转换器210A、210B……210N)和一个或多个输出滤波器212(例如，输出滤波器212A、212B、……212N)。电源管理接口208接收(一个或多个)输入DC电源电压202和数字功率控制信号204。在一些实施例中，电源管理接口208由中央处理器单元(例如，在SoC 102上)的主电源管理接口控制，并且被配置为从SoC 102接收数字功率控制信号204。DC-DC转换器210耦合到电源管理接口208和电源轨206，并且由数字功率控制信号204控制，以根据(一个或多个)输入DC电源电压202生成在电源轨206上提供的一个或多个轨电压。输出滤波器212耦合到DC-DC转换器210，并且被配置为减少提供给SoC 102的电源轨206中的噪声并且维持电源轨206的稳定性。在一些实施例中，输出滤波器(例如，212A、212B、……212N中的任何一个)包括一个或多个相应输出电阻器214和一个或多个输出电容器216(例如，216A、216B、……216N)。在一些实施例中，输出滤波器(例如，212B)包括电感器218和一个或多个输出电容器(例如，电容器216B)。

在一些实施例中，电源管理系统200在一个或多个PMIC管芯220(对应于图1的PMIC118)上实现，并且每个PMIC管芯具有单个基板。在一些实施例中，电源管理接口208和DC-DC转换器210形成在单个PMIC管芯220的基板上，例如，属于在PMIC管芯220的基板上制造的相同的集成电路。相反，在一些实施例中，电源管理接口208和DC-DC转换器210形成在多个PMIC管芯220的多个基板上。在一些实施例中，除电源管理接口208和DC-DC转换器210外，每个PMIC管芯220还包括被制造或安装在PMIC管芯220的基板的顶表面上的多个薄膜电感器。可选地，多个薄膜电感器包括在输出滤波器212中使用的一个或多个电感器218。可选地，多个薄膜电感器包括在DC-DC转换器210中使用的一个或多个电感器218'。在一些实施例中，除接口208、转换器210和电感器218/218'外，PMIC管芯220还集成有输出滤波器212的输出电阻器214和电容器216的子集。

在一些实施例中，电源管理系统200包括电压调节器单元的现场可编程阵列、输出滤波器212、一个或多个输出电阻器214、一个或多个输出电容器216，以及一个或多个电感器218。数字功率控制信号204例如由SoC 102基于电源轨206所需要的目标功率能力(例如，轨电压和轨电流)来确定。例如，每个电源轨被配置为向SoC 102的CPU集群、高速缓存或功能块供电，该CPU集群、高速缓存或功能块具有由SoC 102用来设定相应电源轨的目标功率容量的相应功率要求。根据控制信号204，现场可编程阵列中的电压调节器单元被分割(partition)并且被配置为形成一个或多个DC-DC转换器210，例如DC-DC转换器210A、210B、……210N，以驱动具有目标功率容量的电源轨206。对于每个DC-DC转换器210，还可以通过控制信号204的相应子集来选择和控制附加组件212-218，以实现对应电源轨206的期望的噪声性能。

图3是根据一些实施例的集成半导体器件300的横截面图。半导体器件300将至少一个SoC管芯302和至少一个PMIC管芯220集成在半导体封装件中，并且至少包括具有第一表面304A和与第一表面304A相对的第二表面304B的封装基板304。SoC管芯302被设置在封装基板304的第一表面304A上，并且PMIC管芯220机械耦合到封装基板304第二表面304B。

封装基板304还包括多个第一过孔互连件306，多个第一过孔互连件306穿过封装基板304的本体并且在第一表面304A和第二表面304B两者上被暴露。PMIC管芯220经由封装基板304的多个第一过孔互连件306电耦合到SoC管芯302。具体地，PMIC管芯220包括多个DC连接部308，多个DC连接部308被配置为输出多个轨电压，该多个轨电压被提供给电源轨206(图2)。当PMIC管芯220安装在封装基板304的第二表面304B上时，DC连接部308电耦合到封装基板304的多个第一过孔互连件306。在一些实施例中，SoC管芯302包括被配置为接收多个轨电压的多个电源连接部312。当SoC管芯302安装在封装基板304的第一表面304A上时，电源连接部312电耦合到封装基板304的多个第一过孔互连件306。这样，PMIC管芯220被配置为经由PMIC管芯220的DC连接部308、SoC管芯302的电源连接部312以及封装基板304的第一过孔互连件306，向SoC管芯302提供DC功率(即，电源轨206的轨电压和轨电流)。此外，通过使用非常低阻抗的DC连接部308，相对于其中PMIC管芯220和SoC管芯302被单独封装并且被并排定位在主电路板上的系统，PMIC管芯220向SoC管芯302提供的DC功率的质量被显著地提高。

在一些实施例中，PMIC管芯220上的电源管理接口208由SoC管芯302的主电源管理接口控制，并且被配置为从SoC管芯302接收数字功率控制信号204。第一过孔互连件306的子集被配置为从SoC管芯302向PMIC管芯220传输数字功率控制信号204。

SoC管芯302在封装基板304上具有第一覆盖区，并且PMIC 220在封装基板302上具有第二覆盖区。为了使用多个第一过孔互连件306直接耦合PMIC管芯220的DC连接部308和SoC管芯302的电源连接部312，第一覆盖区和第二覆盖区至少部分地重叠。在一些情况下，SoC管芯302的第一覆盖区大于并且完全包围PMIC管芯220的第二覆盖区。替代地，在一些情况下，SoC管芯302的第一覆盖区从PMIC管芯220的第二覆盖区偏移，但至少部分与PMIC管芯220的第二覆盖区重叠。PMIC管芯220的DC连接部308、SoC管芯302的电源连接部312以及封装基板304的第一过孔互连件306被对齐并且被包围在第一覆盖区和第二覆盖区的重叠区域中。

此外，PMIC管芯220包括与多个DC连接部308相对应的多个薄膜电感器218。多个薄膜电感器218邻近或面对封装基板304的第二表面304B定位，例如，在面对封装基板304的第二表面304B的PMIC管芯220的顶表面上。换言之，多个薄膜电感器218设置在PMIC管芯220的顶表面与封装基板304的第二表面304B之间。在一些实施例中，PMIC管芯220例如经由粘合剂机械耦合到封装基板304。多个薄膜电感器218的高度小于预定阈值高度(例如，1mm、100μm)，以维持PMIC管芯220与封装基板304之间的机械耦合的稳健性。

在一些实施例中，集成半导体器件300还包括耦合到封装基板304的第一表面304A的盖(cover)314。盖314被配置为遮盖SoC管芯302以及封装基板304的第一表面304A的至少一部分，从而保护SoC管芯302以及第一表面304A的至少一部分。此外，在一些实施例中，盖314由导电材料制成，并且被配置为接地，以在第一表面304A被盖314完全遮盖的情况下为SoC管芯302和第一表面304A上的任何其他电路提供静电屏蔽，或者在第一表面304A仅被盖314部分遮盖的情况下为第一表面304A的被盖314遮盖的部分提供静电屏蔽。在一些情况下，盖314由导热材料制成，该导热材料被配置为耗散由SoC管芯302生成的热量。在一些实施例中，散热器316或散热器的层用于将SoC管芯302耦合到盖314的内表面，以将由SoC管芯302生成的热量从SoC管芯302均匀地扩散到盖314。

在一些实施例中，半导体器件300还包括插孔基板318。插孔基板318具有面对封装基板304的第二表面304B的第三表面318A。封装基板304经由多个电连接器320电耦合到插孔基板318。具体地，封装基板304的第二表面304B包括PMIC管芯220机械耦合到的第一区域(例如，中央区域)和多个电连接器320定位在其中的第二区域(例如，外围区域)。在一个示例中，第二区域与第一区域相邻并且围绕第一区域。注意，在一些情况下，半导体器件300设置有插孔基板318。然而，在某些情况下，插孔基板318被固定在图1中的电子设备的电路板上，并且不是集成半导体器件300的一部分。相反，半导体器件300是可更换部件，该可更换部件被提供以提供PMIC管芯220和SoC管芯302的组合的功能。

在一些实施例中，插孔基板318的第三表面318A基本上是平坦的，并且PMIC管芯220被设置在封装基板304的第二表面304B与插孔基板318的第三表面318A之间。多个薄膜电感器218的高度小于由电连接器320的长度与PMIC管芯220的厚度之差确定的预定阈值高度(例如，1mm、100μm)。替代地，在一些实施例中，插孔基板318包括凹陷部分322，该凹陷部分322形成在第三表面318A上，并且被配置为当PMIC管芯220被机械和电耦合到封装基板304的第二表面304B时接收PMIC管芯220。凹陷部分322的深度小于插孔基板318的厚度。在一些情况下，PMIC管芯220悬置在凹陷部分322中，即，通过气隙与凹陷部分322的底表面分离。替代地，在一些情况下，PMIC管芯220直接或经由中间层(例如，粘合剂层、散热器层、或作为粘合剂和散热器两者的层)与凹陷部分322的底表面接触。

在图3中未示出的一些实施例中，凹陷部分322的深度等于插孔基板318的厚度，并且凹陷部分322是插孔基板318上的开口或切口。当插孔基板318安装在电路板(例如，主逻辑板)上时，PMIC管芯220悬置在凹陷部分322(也称为开口或切口)中，并且至少部分被封装基板304、插孔基板318和电路板围绕。

在一些实施例中，SoC管芯302的电源连接部312不直接耦合到封装基板304的第一过孔互连件306。相反，第一内插件324被设置在SoC管芯302与封装基板304的第一表面304A之间。第一内插件324还包括被配置为至少电耦合SoC管芯302的电源连接部312和封装基板304的第一过孔互连件306的多个第二过孔互连件326。同样，在一些实施例中，PMIC管芯220的DC连接部308不直接耦合到封装基板304的第一过孔互连件306。相反，第二内插件328被设置在PMIC管芯220与封装基板304的第二表面304B之间。第二内插件328还包括被配置为至少电耦合PMIC管芯220的DC连接部308和封装基板304的第一过孔互连件306的多个第三过孔互连件。这样，SoC 102的电源轨206至少包括SoC管芯302的电源连接部312、封装基板304的第一过孔互连件306和PMIC管芯220的DC连接部308，并且在一些情况下，还包括第一内插件324的第二过孔互连件326和/或第二内插件328的第三过孔互连件332。

在一些实施例中，半导体器件300还包括一个或多个分立电子模块330(例如，电阻器、电容器、电感器、晶体管和逻辑芯片)。分立电子模块330可以电耦合在SoC管芯302的输入/输出接口电路中，以控制SoC管芯302的输入和输出耦合。可选地，分立电子模块330的子集(例如，组件330A)设置在封装基板304的第一表面304A上。每个组件330A可以被包含在盖314内或者位于盖314外部。可选地，分立电子模块330的子集(例如，组件330B)机械耦合到封装基板304的第二表面304B。如果相应组件330B具有低轮廓(例如，比电连接部320的长度薄)，则组件330B可以被装配到封装基板304的第二表面304B与插孔基板318的第三表面318A之间的间隙中。否则，如果组件330B不具有低轮廓(例如，比电连接部320的长度厚)，则相应组件330B可以被插孔基板318的凹陷部分322接收并且与PMIC管芯220相邻设置。

SoC管芯302和PMIC管芯220垂直布置在半导体器件300中。SoC管芯302的电源连接部312和PMIC管芯220的DC连接部308被对齐并且被定位为彼此接近，从而减小耦合到向SoC管芯302提供轨电压的每个电源轨206的寄生电阻和电容。注意，在一些实现方式中，多个PMIC管芯220可以被设置在插孔基板318的凹陷部分322中，并且电耦合到设置在封装基板304的第一表面304A上的一个或多个SoC管芯302。例如，两个PMIC管芯220设置在插孔基板318的凹陷部分322中，以共同为四个SoC管芯302供电。SoC管芯302中的一个SoC管芯可选地对应于微处理器或CPU核，或者微处理器或CPU核的集群。

此外，在本申请的一些实施例中，PMIC管芯220包括可以通过控制信号来配置以驱动不同类型的SoC管芯302的电压调节器的现场可编程阵列。在一些情况下，相同的PMIC管芯220、封装基板304和插孔基板318用于支持不同类型的SoC管芯302。形成在插孔基板318上的凹陷部分322具有固定尺寸以容纳相同PMIC管芯220，并且穿过封装基板304的本体的第一过孔互连件306具有固定位置。替代地，在一些情况下，虽然封装基板304和插孔基板318的覆盖区尺寸对于不同类型的SoC管芯是变化的，但是相同PMIC管芯220允许凹陷部分322和封装基板304的第一过孔互连件306保持不变，从而避免了针对每种个体类型的SoC管芯302定制设计PMIC管芯220和整个封装件。因此，电压调节器的现场可编程阵列在PMIC管芯220中的应用简化了组装过程并且提高了半导体器件300的成本效率。

图4A是根据一些实施例的电压调节器402的现场可编程阵列400，并且图4B是根据一些实施例的图4A所示的现场可编程阵列400中的电压调节器402的基本集群420。电压调节器402的现场可编程阵列400用于建立电源管理系统200，并且被配置为向诸如SoC 102等SoC提供一个或多个电源轨206。在现场可编程阵列400中，电压调节器402对应于一种或多种电压调节器类型，并且被组织成多行和多列(例如，图4A中的16行和15列)。当仅使用一种类型的电压调节器时，现场可编程阵列400的电压调节器402彼此相同(例如，具有相同的电路装置，但可以被不同地配置)。在一些实现方式中，现场可编程阵列400包括电压调节器的单个集群420。在一些实现方式中，现场可编程阵列400包括电压调节器的多个基本集群420，例如，图4A中布置成2行3列的6个基本集群420。现场可编程阵列400中的多个基本集群420可以彼此相同。替代地，多个基本集群420可以彼此独立，并且每个基本集群420包括电压调节器402的相应子阵列，该子阵列包括单个类型的电压调节器，或者两种或更多种类型的电压调节器。在一些实现方式中，每个基本集群420形成在不同的基板上，并且包括独立的半导体芯片。替代地，在一些实现方式中，两个或更多个基本集群420形成在相同的基板上。不管现场可编程阵列400的基本集群420是形成在单个基板上还是形成在一个以上的基板上，这些基本集群420彼此耦合并且被配置为共同实现电源管理系统200。

在一些实现方式中，如图2所示，电源管理系统200包括具有功率阵列控制器(例如，图6中的功率阵列控制器602)的电源管理接口208。功率阵列控制器耦合到并且被配置为控制电压调节器的现场可编程阵列400。在一些实施例中，功率阵列控制器还包括多个电路模块，例如，模数转换器(ADC)404、模拟寄存器406、振荡器408、静态随机存取存储器(SRAM)阵列410、锁相环(PLL)电路412和/或低压差调节器(low-dropout regulator，LDO)414。功率阵列控制器602可选地包括以下中的一者或多者：一个或多个处理器(例如，微控制器508，图5)、非易失性存储器(NVM)506(例如，只读存储器、一次性可编程(OTP)存储器)、寄存器506和有限状态机(例如，532)。在一些实现方式中，多个电路模块中的每个电路模块被设置在现场可编程阵列400中的电压调节器402的两个相邻的行之间。在一些实现方式中，功率阵列控制器的存储器存储具有指令的一个或多个程序，该指令在由一个或多个处理器执行时使处理器控制现场可编程阵列400中的电压调节器402以输出功率。

多个电压调节器402由电源管理接口208的功率阵列控制器控制以向多个电源轨206输出功率。每个电源轨206被要求以相应轨电压V_R提供相应轨电流I_R。功率阵列控制器被配置为：对于相应电源轨，至少根据相应电源轨的相应轨电流I_R来选择现场可编程阵列400中的电压调节器402的相应子集。在一些实施例中，对于每个电源轨206，电压调节器402的选择在电源管理系统200的封装或板级中实现，并且可以包括遍及整个现场可编程阵列400分布的不同的集群420中的电压调节器402。为相应电源轨206而选择的电压调节器不需要局限于单个集群420内的电压调节器，或者局限于有限数目的集群420。在一个示例中，第一电源轨206-1被配置为由位于相同的集群420A上的十个电压调节器402供电。在另一示例中，第二电源轨206-2被配置为由位于形成在两个或更多个不同半导体芯片上的两个或更多个不同的集群(例如，420B、420C和420D)中的十个电压调节器402供电。

对于多个电源轨206(例如，电源轨206-1或206-2)中的每个，为该电源轨而选择的电压调节器402的相应子集中的电压调节器402被控制以便以基本上均匀的方式共享相应电源轨处的对应负载。相应子集中的每个电压调节器402在被激活以向相应电源轨供电时被控制以提供相应轨电压V_R和基本相等的相应轨电流I_R的部分。例如，第一电源轨206-1提供第一轨电压V_R1和第一轨电流I_R1，并且被配置为向第一电源轨206-1供电的十个电压调节器402中的每个电压调节器具有耦合到第一电源轨206的输出，并且被配置为提供第一轨电压V_R1，和第一轨电流的十分之一(即，0.1I_R1)。在一些实现方式中，第一电源轨206-1与一个或多个调节器间平衡电路相关联，该一个或多个调节器间平衡电路耦合在十个电压调节器402之间以在十个压力调节器402之间均匀地(或基本上均匀地)对相应电源轨处的负载进行平衡。相反，在一些实现方式中，无调节器间平衡电路耦合在被配置为向第一电源轨206-1供电的对应的十个电压调节器402中的任何两个电压调节器之间。每个电压调节器402被个体且独立地控制，例如基于相应输出电流，以向负载的相应部分供电，该相应部分与负载的由其他电压调节器402供电的其他部分平衡。

电压调节器的一个或多个集群420形成在具有一层或多层互连件416的相同的基板上。在一些实施例中，一层或多层互连件416中的相邻层对经由电接触部和/或过孔电耦合。一个或多个集群420的每个电压调节器402可以经由互连件416电耦合到相应电源轨206。每个电压调节器402也可以经由互连件416耦合到功率阵列控制器的多个电路模块并且由其控制。在一些实现方式中，多个DC连接部308形成并且暴露在电压调节器的一个或多个集群420的基板的顶表面上。多个DC连接部308电耦合到互连件416的子集，并且是SoC管芯302的一个或多个电源轨206的一部分。DC连接部308被配置为向一个或多个电源轨206提供由电压调节器402输出的一个或多个轨电压V_R。具体地，参考图3和图4B，PMIC管芯220中的电压调节器集群420被配置为经由PMIC管芯220的DC连接部308、SoC管芯302的电源连接部312和封装基板304的第一过孔互连件306，向SoC管芯302提供DC功率(即，由电压调节器402输出的轨电压V_R和电流I_R)。在一个示例中，PMIC管芯220的每个DC连接部308包括导电凸块(例如，焊料、金或铜凸块)。

电压调节器的现场可编程阵列400可以根据不同类型的SoC 302的功率要求(例如，轨电压V_R、轨电流I_R)进行缩放。例如，现场可编程阵列400包括按集群而组织的多个电压调节器402。当现场可编程阵列400被配置为驱动第一SoC 302时，第一组电压调节器402被激活以向第一多个电源轨206供电。当现场可编程阵列400被配置为驱动第二SoC管芯302时，第二组电压调节器402被激活以向第二多个电源轨206供电。第一SoC管芯302不同于第二SoC管芯302，并且第一多个电源轨206不同于第二多个电源轨206。第一组电压调节器402和第二组电压调节器402分别基于第一SoC管芯302和第二SoC管芯302的电源轨206的功率要求而被确定。第一组电压调节器402和第二组电压调节器402彼此不同，而相同的现场可编程阵列400被应用以驱动第一SoC管芯302和第二SoC管芯302。这样，现场可编程阵列400根据第一SoC管芯302和第二SoC管芯302的电源轨206的功率要求进行缩放。

图5是根据一些实施例的包括图4所示的电压调节器402的现场可编程阵列400的电源管理系统500的示意图。现场可编程阵列400包括被配置为由多个电路模块控制的多个电压调节器402。在一些实现方式中，多个电路模块被设置在现场可编程阵列400上的多个电压调节器402的行之间。这些电路模块属于电源管理接口208。在一些实现方式中，电源管理系统500由中央处理器单元(例如，SoC 102)的主电源管理接口控制，并且被配置为经由SoC接口502从SoC 102接收一个或多个功率控制信号204。功率控制信号204包括对应SoC102的多个电源轨206的信息(例如，配置信息，诸如电压和电流要求)，例如，电源轨206的轨电压V_R和轨电流I_R。SoC 102将电源轨206的信息存储在寄存器506中。随后，电源轨206的信息从寄存器506中提取，并且微控制器508被配置为基于寄存器506中的电源轨206的信息来选择多个电压调节器402中的电压调节器402的子集以驱动对应SoC管芯302的每个电源轨206。

电源管理系统500还包括以下中的一者或多者：ADC 404、模拟寄存器406、振荡器408、SRAM阵列410、PLL电路412和LDO 414。振荡器408被配置为生成内部时钟信号510。时钟选择信号514用于确定内部时钟信号510还是外部时钟信号512被选择以作为系统时钟516。微控制器508被配置为在系统时钟516的控制下操作。PLL 412被配置为接收系统时钟516并且在使用或不使用分频器(divider)520的情况下生成多相时钟518。每个电压调节器402包括被配置为以多相时钟518的频率进行操作的一个或多个开关模式驱动路径。一个或多个开关模式驱动路径的频率等于系统时钟516的频率或是系统时钟516的频率的因子。

此外，在一些实施例中，LDO 414被应用以从输入DC电源电压202生成附加轨电压522；附加轨电压522不同于由电压调节器402提供的轨电压206。附加轨电压522随着线路和负载变化而基本稳定，不受环境温度变化的影响，并且随时间稳定。尽管输入DC电源电压202(在预定义范围内)发生变化，但是附加轨电压522的变化基本上很小，例如，小于阈值压差(dropout voltage)。例如，输入DC电源电压202等于1.8V或更低，并且即使当输入DC电源电源电压202下降到1.1V时，附加轨电压522也基本上保持稳定在0.9V(例如，具有小于±50mV的变化)。

在一些实施例中，电源管理系统500还包括参考发生器524，参考发生器524被配置为向以下中的一者或多者提供一个或多个参考电压：LDO 414、电压调节器402、熔丝526和ADC 404。ADC 404包括跟踪及保持电路装置和模拟输入多路复用器，模拟输入多路复用器允许转换多达九个不同的输入(例如，一个或多个参考电压、输入DC电源电压202、轨电压206、从寄存器506提取的控制和数据)。

在一些实施例中，电源管理系统500还包括热关断(thermal shutdown)模块528，热关断模块528被配置为监测耦合到电源管理系统500的SoC管芯302的温度或电源管理系统500本身的温度，并且基于SoC管芯302或电源管理系统500的温度来控制(例如，禁用)电源轨206上的轨电压的输出。在一个示例中，当SoC管芯302的温度超过预定义SoC阈值温度(例如，85℃)时，热关断模块526控制电源管理系统500以禁用在电源轨206上轨电压V_R的输出，从而允许SoC管芯302的温度下降到SoC阈值温度以下。

图6是根据一些实施例的包括用于向SoC 102提供一个或多个电源轨206的多个电压调节器402的集成半导体器件600的简化框图。多个电压调节器402以现场可编程阵列400布置。功率阵列控制器602包括多个电子模块(例如，图5中的SoC接口502、振荡器408、微控制器508、LDO 414和参考发生器524中的一者或多者)，并且耦合到多个电压调节器402。功率阵列控制器602被配置为控制多个电压调节器402以向多个电源轨206输出功率。每个电源轨206以相应轨电压V_R提供相应轨电流I_R。参考图6，电压调节器402的现场可编程阵列400为四个电源轨206-1、206-2、206-3和206-4供电，并且分别以轨电压V_R1、V_R2、V_R3和V_R4提供轨电流I_R1、I_R2、I_R3和I_R4。对于多个电源轨206中的每个电源轨，功率阵列控制器602确定与相应电源轨206相关联的相应轨电流I_R，至少根据相应轨电流I_R来选择电压调节器402的子集，并且使得电压调节器402的子集能够共同生成相应轨电压V_R并且共同提供相应轨电流I_R。因此，功率阵列控制器602和电压调节器502在一个或多个PMIC管芯220(对应于图1的PMIC118)上实现SOC 102的电源管理系统。

SoC 102包括多个电子组件，例如，一个或多个微处理器或CPU核604、存储器606、通信模块608、定时源、外围设备(例如，时钟、计数器定时器)、模拟接口、输入/输出端口和/或从存储装置。微处理器或CPU核604可选地以集群布置。SoC 102由设置在相同的封装基板304上的一个或多个集成电路(例如，SoC管芯302)来实现。每个SoC管芯302将SoC 102的电子模块的子集集成在相应半导体基板上。在一个示例中，SoC 102具有主SoC管芯和伴随(compaion)SoC管芯，主SoC管芯包括一个或多个处理器核604，伴随SoC管芯包括存储器606、模拟接口或与处理器核604不同的其他组件。

对于每个电源轨206，相应轨电压V_R通过SOC 102的电子组件的相应子集的操作而被确定。功率阵列控制器602被配置为至少基于相应轨电压V_R来确定控制值610，并且将所确定的控制值610提供给与相应电源轨206相对应的电压调节器402的子集，从而启用电压调节器402的子集以共同生成相应轨电压V_R并且共同提供相应轨电流I_R。此外，在一些实施例中，功率阵列控制器602向与每个电源轨206相对应的电压调节器的所选择的子集提供操作使能信号612，以共同生成相应轨电压V_R并且共同提供相应轨电流I_R。

在一些实施例中，功率阵列控制器602包括一个或多个处理器和其上存储有指令的存储器，该指令在由该一个或多个处理器执行时使该处理器控制电压调节器402，以向多个轨206输出功率。VRU分组配置可选地存储在功率阵列控制器602的存储器(例如，非易失性存储器506中，图5)、系统模块100的片外非易失存储器(NVM)或系统模块100的基本输入/输出系统(BIOS)中，以将控制值610和使能信号612与每个电源轨206的电压调节器的子集相关联。在一些情况下，当PMIC 220被加电时，VRU分组配置由功率阵列控制器602加载和实现。

多个电源轨206中的每个电源轨被配置为向SOC 102的电子模块的子集供电，该子集成为相应电源轨206的负载。对于每个电源轨206，功率阵列控制器602被配置为确定与相应电源轨206上的预期或实际负载相对应的负载信息614，并且根据负载信息614确定与相应电源轨相关联的相应轨电流I_R。在一些实施例中，电源轨206耦合到具有按集群布置的一个或多个处理器核604的主SoC管芯，并且该电源轨206的负载信息614对应于耦合到该电源轨206的主SoC管芯的处理器604的一个或多个集群的处理器负载信息。处理器负载信息的示例包括要由处理器604的一个或多个集群执行的操作的类型、操作的总数。相反，在一些实施例中，电源轨206中的一个电源轨耦合到具有存储器606的伴随SoC管芯，并且被配置为对存储器606上的写入和读取操作供电。该电源轨206的负载信息对应于伴随SoC管芯上的存储器606的存储器访问的存储器负载信息。存储器负载信息的示例包括存储器606的存储器类型、存储器写入操作的频率和存储器读取操作的频率。这样，每个电源轨206的轨电流I_R是基于相应电源轨206的负载信息614(例如，处理器或存储器负载信息)自适应地确定的。

此外，在一些实施例中，现场可编程阵列400中的多个电压调节器402中的每个电压调节器对应于选自多个预定义电压调节器类型的相应电压调节器类型。对于每个电源轨206，所选择的电压调节器402的子集对应于基于至少一个性能准则(例如，最大轨电流I_RLM、最大调节器电流I_RGM、输出纹波电压、电源抑制比、负载瞬态响应、输出噪声和功率效率中的一者或多者)而确定的相应电压调节器类型。

参考图6，在为每个电源轨206选择电压调节器402的相应子集之后，该子集中的每个电压调节器402在特定时间与相应电源轨206唯一地关联。例如，在第一时间，电源轨206-1、206-2、206-3和206-4与不同的四组电压调节器402相关联，如图6所示。第一行中的每个电压调节器402在第一时间与电源轨206-1唯一地相关联，并且不能在相同的第一时间与电源轨206-2、206-3和206-4中的任何一个相关联。然而，在与第一时间不同的第二时间，现场可编程阵列400中的电压调节器402可以被重新配置为向不同电源轨206供电。第一行中的每个电压调节器402在第一时间唯一地与电源轨206-1相关联，但是可以被重新配置为在第二时间驱动电源轨206-2、206-3和206-4中的任何一个。更一般地，在一些实施例中，现场可编程阵列400中的至少多个电压调节器402可以被配置为在任何一个时间向多个电源轨中的所选择的电源轨206提供功率。因此，在一些实施例中，电压调节器402的子集被永久地分配给某些电源轨206，而其他电压调节器可以配置它们连接到哪个电源轨206。在一些其他实施方案中，现场可编程阵列400中的所有电压调节器402可以配置它们连接到哪个电源轨206。

在一些情况下，现场可编程阵列400中的一个或多个电压调节器402(例如，402RA-402RD)在第一时间是冗余的。也就是说，冗余电压调节器402RA-402RD在第一时间未耦合到任何电源轨206。在第一时间之后的第二时间，这些冗余电压调节器402RA-402RD中的每个冗余电压调节器可以被重新配置为向相应电源轨206提供功率。在一些实施例中，当电压调节器402被设置为不用于向任何电源轨206供电的冗余电压调节器402时，电压调节器402被完全断电。相反，在一些实施例中，电压调节器402包括被配置为提供虚设负载组件的旁路单元。在备用/冗余模式下，旁路单元被启用以旁路从输出接口到电压调节器402的输入的反馈路径(例如，在操作使能信号612的控制下)，从而使相应电压调节器402不能经由输出接口对任何轨电流I_R做出贡献。下文参考图13提供关于备用/冗余模式的更多细节。

在一些实施例中，半导体器件600还包括一个或多个直流(DC)电源接口616。每个DC电源接口616被配置为接收不同DC电源电压V_IN 202。每个电压调节器402耦合到一个或多个DC电源接口616的相应子集，并且被配置为由对应DC电源电压V_IN 202供电并且根据对应DC电源电压V_IN 202生成相应轨电压V_R。

图7A示出了根据一些实施例的使用电压调节器402的子集以轨电压V_R提供轨电流I_R的过程700，图7B示出了根据一些实施例的基于一个或多个冗余电压调节器402以轨电压V_R提供轨电流I_R的过程750。轨电流I_R可以在0与最大轨电流I_RLM之间变化。电压调节器402的子集中的每个电压调节器被配置为提供高达最大调节器电流I_RGM的调节器电流。电压调节器402的子集具有第一数目的电压调节器，该第一数目与最大轨电流I_RLM与最大调节器电流I_RGM的比率相对应。例如，在图6中，第一电源轨206-1需要输出最大轨电流I_RLM，并且每个电压调节器402可以提供高达最大调节器电流I_RGM的相应调节器电流。根据最大轨电流I_RLM(例如，0.6A)和最大调节器电流I_RGM(例如，80mA)，需要8个电压调节器来向电源轨206-1提供高达最大轨电流I_RLM的轨电流I_R。

在一些实施例中，在电源轨206启动期间施加最大轨电流I_RLM，以便在瞬态负载响应时间内达到轨电压V_R，并且电源轨206随后操作小于最大轨电流I_RLM的操作电流。电源轨206被配置为在电源轨206的每次启动时在瞬态负载响应时间内达到轨电压V_R。通过在启动期间提供最大调节器电流I_RGM和最大轨电流I_RLM，实现向电源轨提供足够的功率以在瞬态负载响应时间内达到轨电压V_R，因此，第一数目的电压调节器部分地基于电源轨206的启动所需要的瞬态负载响应时间而被确定。然而，在一些实施例中，当在电源轨启动时使相应电源轨206上的电压斜坡上升时，由电源管理系统500提供的电流明显小于该电源轨的最大轨电流，以减少系统应力、避免过冲等等。

在电源轨206的操作期间(本文中有时称为正常操作，与启动相对)，为SoC 102供电的操作电流I_R变化，并且不超过最大轨电流I_RLM。相反，在一些实施例中，当轨电流I_R用于为SoC 102的操作供电时，在电源轨206的正常操作期间，至少偶尔达到最大轨电流I_RLM。操作电流在0到最大轨电流I_RLM之间变化。在电源轨206的正常操作期间，与启动相反，第一数目的电压调节器是基于电源轨206在每次启动时的操作电流而不是电源轨206在每次启动时的瞬态负载响应时间来确定的。电源轨206的瞬态负载响应时间可以通过小于最大轨电流I_RLM的瞬态轨电流来实现。

参考图7A，电源轨206在相应时间具有瞬时轨电流I_R，而与相应时间是否对应于电源轨206的启动或正常操作无关。在一些实施例中，功率阵列控制器602生成控制值610和操作使能信号612，以启用电压调节器402的所有子集以共同提供电源轨206的瞬时轨电流I_R。换言之，电压调节器402的子集中没有一个电压调节器在备用/冗余模式下操作，因为瞬时轨I_R在0到最大轨电流I_RLM之间变化。例如，第一电源轨206-1(图6)输出的瞬时轨电流I_R在特定时间等于0.5I_RLM，并且被配置为提供最大轨电流I_RLM的所有8个电压调节器都被启用，同时由功率阵列控制器602控制以共同仅提供0.5I_RLM。因此，在该示例中，仅每个电压调节器402的功率容量的一部分被利用。在一些情况下，与瞬时轨电流I_R相关联的轨电压V_R和与最大轨电流I_RLM相关联的轨电压V_R相差第一轨电压误差。功率阵列控制器602和/或电压调节器402被配置为将第一轨电压误差维持(例如，限制或控制)在轨漂移容限V_RT内。

此外，在一些实施例中，电压调节器402的子集被控制以对瞬时轨电流I_R的贡献基本相等。例如，每个电压调节器402向瞬时轨电流I_R提供相应部分，并且该部分在被配置为向相同的电源轨206提供功率的多个电压调节器402之间变化得小于5％(或10％、20％或其他预定义余量)。每个电压调节器402可以包括调节器间平衡电路，调节器间平衡电路用于对以下进行平衡：由相应电压调节器402提供的相应轨电流I_R的一部分与由电压调节器402的子集中的不同电压调节器402提供的相应轨电流I_R的至少另一部分。在一些实现方式中，调节器间平衡电路(例如，图8B中的826)在每个电压调节器402内部，并且使用由相应电压调节器402提供的相应轨电流I_R的一部分作为负反馈，以内部地控制并且独立于被配置为向相同的电源轨206提供功率的其他电压调节器来控制相应轨电流I_R的一部分。

参考图7B，在一些实施例中，电压调节器402的子集中的一个或多个电压调节器402被禁用，并且在备用/冗余模式下操作，例如，在操作使能信号612的控制下，而电压调节器402的子集中的剩余电压调节器402被启用以共同提供对应电源轨的瞬时轨电流I_R。一个或多个电压调节器402具有第二数目的电压调节器，并且第二数目是根据瞬时轨电流I_R与最大调节器电流I_RGM之间的比较(例如，的比率)来确定的，或者等效地，根据瞬时轨电流I_R与最大轨电流I_RLM之间的比较(例如，的比率)来确定的。例如，电压调节器402的子集具有8个电压调节器，并且第二数目等于1到8之间的值。如果瞬时轨电流I_R在第一范围内，例如，第一电压调节器402A被启用以提供瞬时轨电流I_R。如果瞬时轨电流I_R在相应时间增加到超过/>和/>则电压调节器402B、402C、402D、402E、402F、402G和402H在这些相应时间被启用(例如，逐渐启用或连续启用)以提供在对应轨电流范围内的瞬时轨电流I_R。此外，在一些实施例中，当第二数目的电压调节器402在备用/冗余模式下操作时，电压调节器402的子集中的剩余电压调节器402被控制以对瞬时轨电流I_R的贡献基本相等，例如，每个启用的电压调节器402向瞬时轨电流I_R提供在与相同的电源轨206相关联的电压调节器402之间变化小于5％(或10％、20％或其他预定义余量)的相应部分。

在一些情况下，当一个或多个电压调节器402在备用/冗余模式下操作时，与瞬时轨电流I_R相关联的轨电压V_R和与最大轨电流I_RLM相关联的轨电压V_R相差第二轨电压误差。第二轨电压误差被控制(例如，由功率阵列控制器602和/或电压调节器402)，以便将第二轨电压误差维持(例如，限制或控制)在轨漂移容限V_RT内。当相同的轨电流I_R被提供为具有至少一个冗余调节器(图7B)或不具有冗余调节器(图7A)时，第二轨电压误差小于第一轨电压误差，并且(一个或多个)冗余调节器402的参与为具有更复杂调节器控制的轨电压V_R提供更高的精度。

在一些实施例中，现场可编程阵列400中的每个电压调节器402是图8A是电压调节器402的框图，该电压调节器402是现场可编程阵列400中的电压调节器中的一个电压调节器，根据一些实施例。在现场可编程阵列400中，电源轨206电耦合到多个电压调节器402，多个电压调节器402被配置为共同向该电源轨提供对应轨电压V_R。每个电压调节器402包括输出接口802、一个或多个驱动路径804以及电压调节器控制器806。输出接口802电耦合到电源轨206以输出轨电压V_R。一个或多个驱动路径804并联耦合在电压调节器控制器806与输出接口802之间，并且每个驱动路径804被配置为在相应相位期间以操作频率操作，以向电源轨206提供相应路径电流I_P。相应路径电流I_P变为注入到电源轨206的轨电流I_R的一部分。电压调节器控制器806被配置为从功率阵列控制器602接收控制值610和操作使能信号612，并且生成用于控制一个或多个驱动路径804的路径控制信号808。

电压调节器402包括将输出接口802耦合到电压调节器控制器806的反馈路径822。也就是说，电压调节器控制器806具有被配置为接收输出接口802的输出电压的反馈输入840。电压调节器控制器806被配置为：基于输出接口802的输出电压来动态地调节路径控制信号808，并且生成如控制值610所定义的轨电压V_R。具体地，在一些实施例中，路径控制信号808定义占空比，该占空比由电压调节器控制器806根据输出接口802的输出电压与由控制值610定义的轨电压V_R的比较来动态地调节。

电压调节器402包括降压转换器，即DC-DC开关模式转换器，该降压转换器基于集成开关进行操作。每个驱动路径804包括开关组件810和脉宽调制(PWM)驱动器812。PWM驱动器812耦合在电压调节器控制器806与开关组件810之间。PWM驱动器812接收时钟信号814(例如，多相时钟518)和路径控制信号808以控制开关组件810。具体地，路径控制信号808定义占空比，并且时钟信号814具有等于一个或多个驱动路径804的操作频率的频率。PWM驱动器812被配置为用路径控制信号808修改时钟信号814以生成开关信号816。开关组件810由开关信号816控制，以在操作频率处根据占空比来接通和断开。开关组件810还耦合到DC电源接口616，并且被配置为由对应DC电源电压V_IN供电，从而根据占空比以操作频率被输出到开关组件810的开关输出818。开关组件810的开关输出818由无源负载组件820(例如，串联电感器)进一步调节(例如，滤波)以生成轨电压V_R。轨电压经由输出接口802被输出到电源轨206。在一些实现方式中，轨电压V_R基本上是恒定的(例如，具有小于纹波容限的输出纹波电压)，并且具有等于DC电源电压V_IN、占空比和开关组件810的转换效率的乘积的平均大小。

图8B是根据一些实施例的使用电流平衡和/或冗余控制的电压调节器402的框图。在一些实施例中，电压调节器402还包括以下中的一者或多者：调节器内平衡电路824、调节器间平衡电路826和旁路单元828。调节器内平衡电路824、调节器间平衡电路826和旁路单元828在电压调节器402内部。在一些实施例中，每个个体电压调节器402可以独立地禁用电流输出，内部地平衡电流，和/或与驱动相同的电源轨206的其他电压调节器平衡其对轨电流I_R的贡献。具体地，在一些实施例中，当电压调节器402包括多个驱动路径804时，调节器内平衡电路824耦合在驱动路径804的无源负载组件820与驱动路径804的PWM驱动器812中的至少一个PWM驱动器之间。调节器内平衡电路824被配置为监测驱动路径804(例如，监测通过开关组件810和无源负载组件820的电流)，并且控制PWM驱动器812中的至少一个PWM驱动器以调节驱动路径804的至少一个占空比，并且动态地平衡驱动路径804的相应路径电流。

在一些实施例中，电压调节器402包括一个或多个驱动路径804，并且调节器间平衡电路826从无源负载组件820和输出接口802耦合到电压调节器控制器806。对于每个电压调节器402，调节器间平衡电路826被配置为对以下进行平衡：由相应电压调节器402提供的相应轨电流I_R的一部分与由被选择以向相同的电源轨206供电的电压调节器402的子集中的不同电压调节器402提供的相应轨电压I_R的至少另一部分，例如，基于由相应电压调节器自身提供的相应轨电流I_R的一部分。具体地，在一些实施例中，调节器间平衡电路826被配置为监测相应轨电流I_R的一部分，并且基于相应轨电流I_R的一部分本身来控制路径控制信号808。对于每个电压调节器402，通过开关组件810和无源负载组件820的相应轨电流I_R的一部分由调节器间平衡电路826进行监测。在一些情况下，如果由相应电压调节器提供的相应轨电流的一部分相对较大，则控制路径控制信号808减小(该相应电压调节器的)驱动路径804的占空比，以抑制相应轨电流I_R的该部分；如果由相应电压调节器提供的相应轨电流的一部分相对较小，则控制路径控制信号808增加驱动路径804的占空比，以提升相应轨电流I_R的该部分。

相反，在现在所示的一些实施例中，第一电压调节器402的调节器间平衡电路826也耦合到不同于第一电压调节器402的第二电压调节器402的无源负载组件820和输出接口802，并且与第一电压调节器402共同为相同的电源轨206供电。调节器间平衡电路826被配置为：根据由第一电压调节器和第二电压调节器提供的轨电流I_R的一部分的比较，来对由第一电压调节器402提供的相应轨电流I_R的一部分与由第二电压调节器402提供的相应轨电流I_R的一部分进行平衡。

旁路单元828用于启用备用/冗余模式，在备用/冗余模式下，电压调节器402不能对对应电源轨的轨电流I_R做出贡献。当电压调节器402(例如，图6中的402E)被应用以驱动电源轨206时，或者当电压调节器402(例如，图6中的402RA-402RD)未被应用以驱动任何电源轨206时，备用/冗余模式可选地被应用。旁路单元828耦合到一个或多个驱动路径804和电压调节器控制器806，并且被配置为提供虚设负载组件(例如，包括无源RC滤波器)来代替耦合到电源轨206的负载。在备用/冗余模式下，旁路单元828被启用以旁路从输出接口802到电压调节器控制器806的输入的反馈路径822，从而使相应电压调节器402不能对相应轨电流I_R做出贡献。在图8B所示的示例中，开关830A断开并且被插入反馈路径822中，并且开关830B断开并且被插入每个驱动路径804中的携带开关信号816的互连件中。在一些实现方式中，开关830A和830B中的每个开关包括多路复用器，并且由电压调节器402接收的操作使能信号612控制。旁路单元828耦合在每个驱动路径804的开关830A与开关830B之间，并且被配置为拦截开关信号816，并且将电源轨206和反馈路径822与电压调节器控制器806解除耦合。这样，旁路单元828使得辅助路径832能够在备用/冗余模式下旁路反馈路径822。旁路单元828的实现方式的示例如图13所示，如下所述。

图9是根据一些实施例的具有多个驱动路径804的电压调节器402的电路图。电压调节器控制器806耦合到驱动路径804A-804N中的每个驱动路径并且向其提供路径控制信号808。反馈路径822将驱动路径804A-804N的输出接口802连接到电压调节器控制器806的反馈输入840。在一些实施例中，电压调节器控制器806包括数模转换器(DAC)902、误差放大器904和放大器反馈电路，并且被配置为启用驱动路径804A-804N的脉宽调制。控制值610由DAC 902施加以生成参考电压906，该参考电压906在误差放大器904的输入处被接收。放大器反馈电路和反馈路径822动态地控制在输出接口802处输出的轨电压V_R以匹配参考电压906。具体地，路径控制信号808由电压调节器控制器806生成，以控制驱动路径804A-804N的占空比以使轨电压V_R和参考电压906匹配。在一些情况下，功率阵列控制器602还向每个电压调节器402提供操作使能信号612，以实现相应轨电压V_R和相应轨电流I_R的生成。操作使能信号612可选地被应用以控制(例如，启用和禁用)误差放大器904和/或DAC 902。

驱动路径804A-804N中的每个驱动路径还包括耦合到输出接口802的无源负载组件820、PWM驱动器812和开关组件810。PWM驱动器812被配置为接收具有操作频率的时钟信号814并且调制时钟信号814以提供具有相位的开关信号816。功率开关组件810耦合在PWM驱动器812与无源负载组件820之间，并且被配置为在开关信号816的控制下将无源负载组件810耦合到一个或多个DC电源电压V_IN。在一些实施例中，开关组件810包括第一晶体管810A和第二晶体管810B，第一晶体管810A和第二晶体管810B由开关信号816控制以分别将无源负载组件820耦合到DC电源电压V_IN和地。

图10A是根据一些实施例的电压调节器402的电路图，电压调节器402具有由调节器内平衡电路824平衡的两个驱动路径804A和804B。电压调节器402是多个电压调节器402中的一个电压调节器，该多个电压调节器402电耦合到电源轨206并且被配置为共同地向电源轨206提供轨电压V_R。电压调节器402包括第一驱动路径804A，第一驱动路径804A耦合到输出接口802并且被配置为在第一相位期间以操作频率操作以向电源轨206提供第一路径电流I_P1。第二驱动路径804耦合到输出接口802，并且被配置为在第二相位期间以操作频率操作以向电源轨206提供第二路径电流I_P2。第二驱动路径804B与第一驱动路径804A并联电耦合。在一些情况下，第一相位和第二相位是相同的并且具有相同的占空比。在某些情况下，第一相位和第二相位彼此不同。第一相位的第一占空比等于第二相位的第二占空比，但从第二相位的第二占空比偏移。第一相位的第一占空比与第二相位的第二占空比部分地重叠或完全地偏移。

调节器内平衡电路824耦合到第一驱动路径804A和第二驱动路径804B，并且被配置为感测第一路径电流I_P1和第二路径电流I_P2，并且基于第一路径电流I_P1与第二路径电流I_P2之差生成用于控制第一相位的第一占空比、第二相位的第二占空比或这两者的控制信号1002。例如，如果调节器内平衡电路824确定第一路径电流I_P1大于第二路径电流I_P2，则其控制第一驱动路径804A的PWM驱动器812A以减小第一占空比从而减小第一路径电流I_P1，或者控制第二驱动路径804B的PWM驱动器812B以增大第二占空比从而增大第二路径电流I_P2。在一些实施例中，调节器内平衡电路824总是被启用(例如，由平衡控制1004)以动态地对两个驱动路径804A与804B之间的路径电流I_P1和I_P2进行平衡。在一些实施例中，调节器内平衡电路824被启用以周期性地或响应于从SoC 102接收的指令来对两个驱动路径804A与804B之间的路径电流I_P1和I_P2进行平衡。

在一些实施例中，调节器内平衡电路824确定第一路径电流I_P1与第二路径电流I_P2之差不满足路径电流平衡准则。在一个示例中，路径电流平衡准则要求上述差的绝对值不超过电流阈值(例如，0.1mA)或百分比阈值(例如，5％)。根据第一路径电流与第二路径电流之差不满足路径电流平衡准则的确定以及第一路径电流大于第二路径电流的确定，电压调节器402实现减小第一相位的第一占空比和增大第二相位的第二占空比中的一者或两者，直到第一路径电流与第二路径电流之差满足路径电流平衡准则。替代地，在一些情况下，路径电流平衡准则要求第一路径电流I_P1和第二路径电流I_P2相等(即，它们之差为零)，并且每当路径电流I_P2和I_P1不相等时，电压调节器402调节驱动路径804A的第一相位和/或驱动路径804B的第二相位。

第一路径电流I_P1与第二路径电流I_P2之差是由各种因素引起的，包括PWM驱动器812、开关组件810、或对应驱动路径804的无源负载组件820的失配。调节器内平衡电路824启用每个电压调节器402内的内部模拟电流平衡环路以校正第一驱动路径804A和第二驱动路径804B的失配，而不需要数字信号处理或添加输入/输出信号。在一个示例中，由调节器内平衡电路824启用的模拟电流平衡环路包括积分环路。

图10B是根据一些实施例的电压调节器402的电路图，电压调节器402具有由调节器内平衡电路824平衡的两个以上(例如，三个)驱动路径804。类似于驱动路径804A和804B，至少第三驱动路径804C耦合到输出接口802，并且被配置为在第三相位期间以驱动路径804A和804B的操作频率操作，以与第一驱动路径804A和第二驱动路径804B一起向电源轨206提供第三路径电流I_P3。第三驱动路径804C与第一驱动路径804A和第二驱动路径804B并联电耦合。在一些实施例中，控制信号1002包括第一控制信号1002A，第一控制信号1002A基于第一路径电流I_P1与第二路径电流I_P2之差被生成以控制第二相位的第二占空比。调节器内平衡电路824耦合到第三驱动路径804C并且被配置为：感测第三路径电流I_P3，并且基于第一路径电流I_P1与第三路径电流I_P3之差生成用于控制第三相位的第三占空比的第二控制信号1002B。通过这些方式，第一路径电流I_P1被用作参考，并且其他驱动路径804中的每个驱动路径被调节为使相应路径电流与第一路径电流I_P1相匹配。

替代地，在一些实施例中，调节器内平衡电路824耦合到第三驱动路径804C并且被配置为：感测第三路径电流I_P3，并且基于第一路径电流I_P1与第二路径电流I_P2之差以及基于第一路径电流I_P2与第三路径电流I_P3之差，生成用于控制第一相位的第一占空比的控制信号1002。第一路径电流I_P1可以被调节为介于第二路径电流I_P2与第三路径电流I_P3之间，以减少路径电流I_P1-I_P3之间的变化。在一些情况下，在任何一对驱动路径804A-804C之间的差中标识与第一对驱动路径804相对应的最小差，并且将驱动路径804A-804C中的剩余驱动路径的占空比调节为介于第一对中的驱动路径的占空比之间的值。这样，三个驱动路径804A-804C的占空比中只有一个占空比被调节以增强路径电流I_P1、I_P2和I_P3之间的平衡。

图10C是根据一些实施例的用差分放大器1006平衡驱动路径804的电压调节器402的电路图。调节器内平衡电路824包括一个或多个差分放大器1006。每个差分放大器1006耦合到驱动路径804中的两个驱动路径。具体地，驱动路径804A和804B的开关输出818A和818B由耦合到放大器1006的差分输入的低通滤波器1008A和1008B滤波，以去除开关输出818B和818A中的高频噪声。差分放大器1006基于开关输出818A和818B生成用于控制第一相位的第一占空比、第二相位的第二占空比或这两者的控制信号1002。控制信号1002可选地是单端信号或差分信号。因此，如果被激活，则每当路径电流I_P1和I_P2不平衡时，差分放大器1006就启用对驱动路径804A的第一相位和/或驱动路径804B的第二相位的调节。

图11A是根据一些实施例的由电压调节器的现场可编程阵列400中的两个电压调节器402驱动的电源轨206的等效电路图1100。对于调节器间电流平衡，每个电压调节器402被简化并且根据电压源模型对应于电压源1110。由这些电压调节器402供电的电源轨206被配置为向SoC 102的子集供电。对于每个电压调节器402，输出接口802物理地位于相应电压调节器402的覆盖区内，并且经由第一互连件1102连接到电源轨206，第一互连件1102具有电阻Rline1，该电阻Rline1可选地包括第一互连件1101的寄生电阻。在一些情况下，电压调节器402的第一互连件1102在调节器接头1104处合并以形成电源轨206，例如，图4B中的DC连接部308。在一些情况下，三个或更多个电压调节器402的第一互连件1102在一个以上的调节器接头(joint)1104处合并以形成电源轨206。可选地，一个以上的调节器接头1104与连接一个以上的调节器接头1104的附加互连件一起使用。可选地，公共调节器接头1104通过调节为电源轨206供电的电压调节器402的第一互连件1102的等效电阻而被确定。电源轨206从具有分布式电阻Rline2的调节器接头1104被布线，该分布式电阻Rline2可选地包括电源轨206的寄生电阻。每个电压调节器402具有输出阻抗R_o 1106。

在一些实施例中，两个电压调节器402之间的失配对应于电压调节器402中的一个或多个电压调节器的内部误差，例如，由DAC 902的参考电压误差和/或电压调节器控制器806的误差放大器904的偏移电压引起的。第一互连件1102的电阻Rline1可以忽略不计。电源轨206的分布式电阻Rline2不影响两个电压调节器402之间的失配。在一些实施例中，每个电压调节器402的输出电流被感测并且用于控制误差放大器904的偏移输入，从而抵消误差放大器904的偏移电压。在一些实现方式中，调制器1108集成在每个电压调节器402中，以补偿相应电压调节器402的内部误差。例如，调制器1108被实现为图8B、图12A或图12B中的调节器间平衡电路826。

在一些实施例中，调制器1108包括低通滤波器(LPF)1112。图11B是根据一些实施例的使用LPF 1112进行调节器间电流平衡的单个电压调节器402的等效电路图1150。电压调节器402的输出阻抗R_o 1106的电压降对应于电压调节器402的输出电流，即，由电压调节器402贡献的轨电流I_R的一部分。该电压降被提取，通过LPF 1112被滤波以减少高频噪声，并且以比例因子(例如，1)被施加到电压调节器控制器806(例如，误差放大器904)。LPF1112启用负反馈以抵消和补偿电压调节器402的内部误差。该电流平衡配置在电压调节器402内部实现，而不需要来自驱动相同电源轨206或功率阵列控制器602的其他电压调节器402的任何输入或控制。

图12A和图12B是根据一些实施例的由调节器间平衡电路826控制的电压调节器402的电路图。调节器间平衡电路826耦合到输出接口802和电压调节器控制器806，并且被配置为感测相应电压调节器402的输出电流并且向电压调节器控制806的控制输入施加偏移1202。偏移1202是基于感测到的电压调节器402的输出电流而被确定的。在一些实施例中，电压调节器控制器806包括误差放大器904，误差放大器904被配置为接收控制输入并且在反馈输入840与定义由该电压调节器402供电的电源轨206的轨电压的控制值之间施加偏移1202。

参考图12A，在一些实施例中，调节器间平衡电路826耦合到无源负载组件820的输出电感器1204，输出电感器1204耦合在输出接口802处。调节器间平衡电路826被配置为基于跨输出电感器1204的电压降来感测电压调节器402的输出电流。替代地，在一些实施例中，具有基本上较小的电阻(例如，小于阈值电阻)的输出电阻器1206串联耦合在输出接口802处。调节器间平衡电路826经由输出电阻器1204耦合到输出接口802，并且电压调节器402的输出电流根据跨输出电阻器1204的电压降而被感测。这样，调节器间平衡电路826被配置为感测电压调节器402的输出电流，并且向由电压调节器控制器806接收的控制输入施加偏移1202。偏移1202是直接基于电压调节器402的输出电流、特别是基于跨输出电感器1204或输出电阻器1206的电压降而被确定的。

参考图12B，在一些实施例中，电压调节器402包括多个驱动路径804，多个驱动路径804具有可选地彼此平衡的路径电流。在一些实施例中，调节器间平衡电路826耦合到驱动路径804中的一个驱动路径中的无源负载组件820的路径电感器1208。调节器间平衡电路826被配置为基于跨路径电感器1208的电压降来感测电压调节器402的多个路径电流I_P中的一个路径电流。替代地，在一些实施例中，具有基本上较小的电阻(例如，小于阈值电阻)的路径电阻器1210串联耦合在多个驱动路径804中的一个驱动路径中。调节器间平衡电路826耦合到路径电阻器1210，并且电压调节器402的输出电流被感测并且间接地根据跨路径电阻1210的电压降而被确定。也就是说，调节器间平衡电路826被配置为：感测电压调节器402的多个路径电流I_P中的一个，并且向由电压调节器控制器806接收的控制输入施加偏移1202。偏移1202是基于多个路径电流I_P中的感测到的路径电流、特别是基于跨路径电感器1208或路径电阻器1210的电压降而被确定的。

在一些实施例中，调节器间平衡电路826包括两个LPF，这两个LPF分别耦合到输出电感器1204、输出电阻器1206、路径电感器1108和路径电阻器1210中的一者的两端。偏移1202是基于电压调节器402的输出电流的DC和低频部分来确定的。

在一些实施例中，电压调节器402包括被配置为平衡路径电流I_P1和I_P2的调节器内平衡电路824(图12B中未示出)和被配置为控制电压调节器402的输出电流(即，提供给与该电压调节器402相关联的电源轨206的轨电流I_R的对应部分)调节器间平衡电路826。在一些实施例中，电压调节器402仅包括调节器内平衡电路824和调节器间平衡电路826中的一者。

图13是根据一些实施例的具有用于控制冗余的辅助环路1302的电压调节器的现场可编程阵列400的电压调节器402的电路图。如上所述，电压调节器402具有备用/冗余模式，在该备用/冗余模式下，电压调节器402(例如，402RA-402RD)未被启用以为任何电源轨206供电，或者电压调节器402(例如，图7B中的402H)被用于驱动电源轨206，但暂时不能对电源轨206的对应轨电流I_R做出贡献。在一些实施例中，无论电压调节器402是否耦合到任何电源轨206，电压调节器402都包括输出接口802、一个或多个驱动路径804、电压调节器控制器806和旁路单元828。电压调节器控制器806具有耦合到一个或多个驱动路径804的输出以及通过反馈路径822耦合到输出接口802的反馈输入840。旁路单元828耦合到一个或多个驱动路径804和电压调节器控制器806，并且被配置为提供虚设负载组件1304。在备用/冗余模式下，当旁路单元828被启用时，辅助环路1302旁路从输出接口802到电压调节器控制器806的输入的反馈路径822，并且利用一个或多个开关组件1306驱动虚设负载组件1304。这样，辅助环路1302包括旁路单元828，并且在备用/冗余模式下辅助环路1302被启用以代替反馈路径822使电压调节器402不能对电源轨206的对应轨电流I_R做出贡献。

在备用/冗余模式下，旁路单元828被启用以旁路每个驱动路径804的开关组件810和无源负载组件820。每个驱动路径804还包括耦合到PWM驱动器812、开关组件810和旁路单元828的多路复用器或开关830B。多路复用器或开关830B被配置为：在备用/冗余模式下，选择旁路单元828并且取消选择开关组件810并且将PWM驱动器812电耦合到旁路单元828。电压调节器402还包括耦合在电压调节器控制器806的反馈输入840与输出接口802之间的多路复用器或开关830A。多路复用器或开关830A被配置为与每个驱动路径804的多路复用器或开关830B并发操作，以选择旁路单元并且取消选择用于电压调节器控制器806的输入的输出接口802。在一些实施例中，操作使能信号612用于并发控制多路复用器或开关830A、多路复用器或开关830B以及虚设负载组件1304以启用备用/冗余模式。通过这些方式，在备用/冗余模式下，每个驱动路径804的开关组件810和无源负载组件820被禁用，而每个驱动路径806的电压调节器控制器806和PWM驱动器812与虚设负载组件1304和开关组件1306一起操作。

总之，当电压调节器402处于备用/冗余模式时，辅助环路1302被应用以解除耦合输出接口802，而不完全关闭电压调节器402。电压调节器控制器806和驱动路径804的PWM驱动器812是可操作的，以允许电压调节器402在从备用/冗余模式恢复时迅速唤醒并且维持期望的瞬态响应时间。此外，驱动路径804的开关组件810被解除耦合和禁用，并且虚设负载组件1304和开关组件1306被设计为比驱动路径804的开关组件810和负载组件820消耗更少的功率。这高效地节省了电压调节器402在备用/冗余模式下的功耗。相反，当辅助环路1302不用于启用电压调节器402的备用/冗余模式时，电压调节器控制器806和驱动路径804的PWM驱动器812被禁用以启用备用/冗余模式。电压调节器402在备用/冗余模式下完全关闭，并且每次从备用/冗余模式恢复时都必须重新启动，以对需要由电压调节器402供电的电源轨206的对应轨电流I_R做出贡献。当电压调节器402从备用/冗余模式恢复时，重新启动过程通常是缓慢的并且会损害电压调节器402的瞬态响应时间。

本文中描述的各种实现方式中使用的术语仅用于描述特定实现，而非旨在是限制性的。如在所描述的各种实现和所附权利要求的描述中使用的，单数形式“一”、“一个”和“该(或所述)”也旨在包括复数形式，除非上下文另有明确指示。还应当理解，本文中使用的术语“和/或”是指并且包括相关列出的项目中的一个或多个的任何和所有可能的组合。应当进一步理解，术语“包含(includes)”、“包含(including)”、“包括(comprises)”和/或“包括(comprising)”当在本说明书中使用时规定了所述特征、整体、步骤、操作、要素和/或组件的存在，但不排除一个或多个其他特征、整体、步骤、操作、要素、组件和/或其组的存在或添加。此外，应当理解，尽管术语“第一”、“第二”等可以在本文中用于描述各种要素，但这些要素不应受到这些术语的限制。这些术语仅用于将一个要素与另一要素区分开来。

如本文中使用的，术语“如果”可选地被解释为表示“当……时”或“在……时”或“响应于确定”或“响应于检测到”或“根据……的确定”，具体取决于上下文。类似地，短语“如果确定[所述的条件或事件]”或“如果检测到[所述的条件或事件]”可选地被解释为表示“在确定[所述的条件或事件]时”或“响应于确定[所述的条件或事件]”或“在检测到[所述的条件或事件]时”或“响应于检测[所述的条件或事件]”或“根据检测到[所述的条件或事件]的确定”，具体取决于上下文。

以上描述是参考具体实现方式提供的。然而，上面的说明性讨论并不旨在穷举或限于所公开的精确形式。鉴于上述教导，很多修改和变化是可能的。选择和描述这些实现方式是为了最好地解释所公开的原理及其实际应用，从而使得其他人能够最好地利用本公开以及具有适合于所设想的特定用途的各种修改的各种实现方式。

Claims (18)

1.一种集成半导体器件，包括：

多个电压调节器，以现场可编程阵列布置；以及

功率阵列控制器，耦合到所述多个电压调节器，其中所述功率阵列控制器被配置为控制所述多个电压调节器以向多个电源轨输出功率，所述多个电源轨中的每个电源轨以相应轨电压提供相应轨电流，并且对于所述多个电源轨中的所述电源轨中的每个电源轨，所述功率阵列控制器被配置为：

确定与相应电源轨相关联的相应轨电流；

至少根据所述相应轨电流来选择电压调节器的子集；以及

启用所述电压调节器的子集以共同生成所述相应轨电压并且共同提供所述相应轨电流。

2.根据权利要求1所述的集成半导体器件，其中所述功率阵列控制器被配置为：至少基于所述相应轨电压来确定控制值，并且启用所述电压调节器的子集，以根据所确定的控制值来共同生成所述相应轨电压并且共同提供所述相应轨电流。

3.根据权利要求2所述的集成半导体器件，其中启用所述电压调节器的子集包括向所述电压调节器的子集提供所述控制值，其中所述电压调节器的子集由所述控制值控制，以共同生成所述相应轨电压并且共同提供所述相应轨电流。

4.根据权利要求3所述的集成半导体器件，其中启用所述电压调节器的子集还包括：向所述选择的电压调节器的子集提供操作使能信号，以共同生成所述相应轨电压并且共同提供所述相应轨电流。

5.根据前述权利要求中任一项所述的集成半导体器件，其中所述功率阵列控制器被配置为：根据与相应电源轨负载上的预期负载或实际负载相对应的负载信息，来确定与所述相应电源轨相关联的所述相应轨电流。

6.根据权利要求5所述的集成半导体器件，其中所述负载信息对应于耦合到所述相应电源轨的处理器的一个或多个集群的处理器负载信息。

7.根据前述权利要求中任一项所述的集成半导体器件，还包括：

一个或多个直流(DC)电源接口，每个DC电源接口被配置为接收不同的DC电源电压，并且每个电压调节器耦合到所述一个或多个DC电源接口的相应子集，并且被配置为由对应DC电源电压供电并且根据所述对应DC电源电压生成所述相应轨电压。

8.根据前述权利要求中任一项所述的集成半导体器件，其中在相应时间，所述多个电压调节器中的至少一个电压调节器是冗余的并且未耦合到所述多个电源轨中的任何电源轨。

9.根据前述权利要求中任一项所述的集成半导体器件，其中对于每个电源轨选择所述电压调节器的子集还包括：

在相应时间处，将所述电压调节器的子集中的每个电压调节器与所述相应电源轨唯一地关联。

10.根据前述权利要求中任一项所述的集成半导体器件，其中对于每个电源轨：

所述相应轨电流具有最大轨电流I_RLM；

所述电压调节器的子集中的每个电压调节器被配置为提供高达最大调节器电流I_RGM的调节器电流；并且

所述电压调节器的子集具有第一数目的电压调节器，所述第一数目对应于所述最大轨电流I_RLM与所述最大调节器电流I_RGM的比率。

11.根据权利要求10所述的集成半导体器件，其中：

第一电源轨被配置为在所述第一电源轨的每次启动时在瞬态负载响应时间内达到所述相应轨电压；并且

所述瞬态负载响应时间由所述最大调节器电流I_RGM实现；并且

所述第一数目基于所述瞬态负载响应时间而被确定。

12.根据权利要求10所述的集成半导体器件，其中第二电源轨被配置为在所述第二电源轨的每次启动时，在瞬态负载响应时间内达到所述相应轨电压并且在正常操作期间输出所述最大轨电流I_RLM，所述瞬态负载响应时间由小于所述最大轨电流I_RLM的瞬态负载电流实现。

13.根据权利要求10所述的集成半导体器件，其中所述功率阵列控制器被配置为，对于每个电源轨：

确定所述相应电源轨的瞬时轨电流；以及

启用所述电压调节器的子集中的所有电压调节器，以共同提供所述相应电源轨的所述瞬时轨电流。

14.根据权利要求10所述的集成半导体器件，其中所述功率阵列控制器被配置为，对于每个电源轨：

确定所述相应电源轨的瞬时轨电流；

比较所述瞬时轨电流和所述最大调节器电流I_RGM；

禁用所述电压调节器的子集中的一个或多个电压调节器；以及

启用所述电压调节器的子集中的剩余电压调节器，以共同提供所述相应电源轨的所述瞬时轨电流。

15.根据前述权利要求中任一项所述的集成半导体器件，其中所述多个电压调节器彼此相同。

16.根据前述权利要求中任一项所述的集成半导体器件，其中：

所述多个电压调节器中的每个电压调节器对应于选自多个预定义电压调节器类型的相应电压调节器类型；以及

对于每个电源轨，所述电压调节器的子集对应于相应电压调节器类型，并且选择所述电压调节器的子集包括：基于至少一个性能准则来确定所述相应电压调节器类型。

17.根据前述权利要求中任一项所述的集成半导体器件，其中对于每个电源轨，所述电压调节器的子集中的每个电压调节器还包括：

输出接口，耦合到所述相应电源轨，并且被配置为提供所述轨电压并且将所述相应轨电流递送到所述相应电源轨；

一个或多个驱动路径，耦合到所述输出接口并且被配置为以操作频率操作；

电压调节器控制器，具有耦合到所述一个或多个驱动路径的输出以及通过反馈路径耦合到所述输出接口的输入，并且被配置为控制所述一个或多个驱动路径；以及

旁路单元，耦合到所述一个或多个驱动路径和所述电压调节器控制器，所述旁路单元被配置为提供虚设负载组件，其中所述相应电压调节器具有备用/冗余模式，在所述备用/冗余模式下，所述旁路单元被启用以旁路从所述输出接口到所述电压调节器控制器的所述输入的所述反馈路径，从而使所述相应电压调节器不能对所述相应轨电流做出贡献。

18.根据前述权利要求中任一项所述的集成半导体器件，其中对于每个电源轨，所述电压调节器的子集中的每个电压调节器被配置为提供所述相应轨电流的一部分，并且还包括：

输出接口，电耦合到所述电源轨；

多个驱动路径，每个驱动路径耦合到所述输出接口，并且被配置为向所述相应电源轨提供相应路径电流；以及

调节器内平衡电路和调节器间平衡电路中的至少一个平衡电路；

其中所述调节器内平衡电路耦合到所述多个驱动路径，并且被配置为对所述多个驱动路径的所述相应路径电流进行平衡；并且

其中所述调节器间平衡电路耦合到所述输出接口，并且被配置为对以下进行平衡：由所述相应电压调节器提供的所述相应轨电流的一部分、与由所述电压调节器的子集中的不同电压调节器提供的所述相应轨电流的至少另一部分。