TW202232263A - 製造積體電路之方法及系統 - Google Patents

製造積體電路之方法及系統 Download PDF

Info

Publication number
TW202232263A
TW202232263A TW110136640A TW110136640A TW202232263A TW 202232263 A TW202232263 A TW 202232263A TW 110136640 A TW110136640 A TW 110136640A TW 110136640 A TW110136640 A TW 110136640A TW 202232263 A TW202232263 A TW 202232263A
Authority
TW
Taiwan
Prior art keywords
group
wafer
marks
integrated circuit
offset
Prior art date
Application number
TW110136640A
Other languages
English (en)
Inventor
浦海峰
朱寧錡
鐘聲遠
Original Assignee
美商科磊股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商科磊股份有限公司 filed Critical 美商科磊股份有限公司
Publication of TW202232263A publication Critical patent/TW202232263A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G06T7/73—Determining position or orientation of objects or cameras using feature-based methods
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control
    • G03F7/706837—Data analysis, e.g. filtering, weighting, flyer removal, fingerprints or root cause analysis
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/30—Determination of transform parameters for the alignment of images, i.e. image registration
    • G06T7/33—Determination of transform parameters for the alignment of images, i.e. image registration using feature-based methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30204—Marker
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30204—Marker
    • G06T2207/30208—Marker matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Data Mining & Analysis (AREA)
  • Multimedia (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明揭示一種用於製造一積體電路之方法，其包含：根據與一晶圓上之第一群組之標記相關聯之第一量測資料及第一補償資料以及與該晶圓上之第二群組之標記相關聯之第二量測資料及第二補償資料來計算一損耗值；及調整與該第一補償資料及該第二補償資料相關聯之一第一參數集，使得該損耗值與一目標損耗值之間的一差值小於一損耗臨限值。

Description

製造積體電路之方法及系統
本發明大體上係關於半導體技術之領域，且更明確言之係關於一種用於製造一積體電路之方法及系統。
光微影係積體電路製造領域中之一關鍵程序。光微影之程序品質直接影響諸如積體電路之良率、可靠性、晶片效能及使用壽命之指標。光微影之程序品質之改良與此等指標之穩定性密切相關。
一種類型之光微影被稱為一光微影方法。在該方法中，藉由光(諸如紫外光)照明一光罩以藉由曝光將該光罩上之一圖案轉印至一晶圓上之一光阻劑。該光阻劑包含在曝露至紫外輻射期間經歷化學轉變之一或多個組分。因此，光阻劑中發生之性質變化容許選擇性地移除光阻劑之一經曝光部分或一未曝光部分。以此方式，透過光微影，可將來自光罩之圖案轉印至光阻劑，且接著選擇性地移除光阻劑以曝光圖案。另外，可重複前述操作以實施疊加於複數個圖案層之光微影。
隨著半導體程序技術之不斷創新，如何控制複數個圖案層之間的疊對偏移已成為積體電路良率之一關鍵因素。如何減少疊對偏移已成為半導體行業中之主要挑戰之一。在另一態樣中，歸因於光罩大小之限制，在電荷耦合裝置(CCD)及互補金屬氧化物半導體(CMOS)影像感測器(CIS)之製造中廣泛採用一拼接技術。如何控制拼接偏移係另一挑戰。
將一變形透鏡引入至一高數值孔徑極紫外(EUV)光微影技術中，以提供具有一較高解析度之一圖案層。在此技術中，一光罩上之一圖案需要在一單個方向上(例如，在一X方向上)拉伸變形，且該光罩上之該經變形圖案需要反覆曝光，且一拼接技術係用於形成一晶圓上之一圖案層。在高數值孔徑EUV光微影技術中，拼接偏移之控制亦係必不可少的。疊對偏移及拼接偏移之校準在光微影中發揮重要作用。
本發明之實施例之目標之一係提供一種用於製造一積體電路之方法，使得在校準偏移時考量拼接偏移及疊對偏移，從而有效地減少製造一積體電路之程序中之拼接偏移及疊對偏移。
本發明之一實施例提供一種用於製造一積體電路之方法，其包含：根據與一晶圓上之第一群組之標記相關聯之第一量測資料及第一補償資料以及與該晶圓上之第二群組之標記相關聯之第二量測資料及第二補償資料來計算一損耗值；及調整與該第一補償資料及該第二補償資料相關聯之一第一參數集，以使該損耗值與一目標損耗值之間的一差值小於一損耗臨限值。
本發明之另一實施例提供一種用於製造一積體電路之方法，其包含：根據以下方程式來計算一損耗值：
Figure 02_image009
Figure 02_image011
。
Figure 02_image013
係損耗值；
Figure 02_image015
係與一晶圓上之第一群組之標記相關聯之第一補償資料；
Figure 02_image017
係與該第一群組之標記相關聯之第一量測資料；
Figure 02_image019
係與該晶圓上之第二群組之標記相關聯之第二補償資料；
Figure 02_image021
係與該第二群組之標記相關聯之第二量測資料；且
Figure 02_image023
係一第一權重值；且
Figure 02_image025
係一第二權重值。
本發明之又另一實施例進一步提供一種用於製造一積體電路之系統，其包含：一處理器；一非揮發性電腦可讀媒體，其儲存電腦可執行指令；及一處置器。儲存電腦可執行指令之該非揮發性電腦可讀媒體耦合至該處理器。該處置器經組態以支撐一晶圓。該處理器執行該等電腦可執行指令以在該晶圓上實施根據前述實施例之用於製造一積體電路之方法。
相關申請案之交叉參考本申請案主張於2020年12月30日申請之中國專利申請案第202011612527.1號之優先權，該案之揭示內容以引用的方式併入本文。
為更佳理解本發明之精神，在下文參考本發明之一些較佳實施例進一步描述本發明。
在下文中，將詳細描述本發明之各項實施例。儘管論述特定實施方案，但應理解，此等實施方案係用於描述。熟習此項技術者應明白，可在不脫離本發明之精神及保護範疇之情況下使用其他部件及組態。
圖1係根據本發明之一實施例之一晶圓之一示意圖。
圖1係一晶圓W1之一示意圖。晶圓W1可包含複數個區域10。各區域10可包含一個完整半導體裝置(例如，一晶片)。晶圓W1上之各區域10中之裝置可藉由在晶圓之一基板上實施複數個工作程序(包含但不限於，沈積、蝕刻、曝光及顯影)之一半導體機器製造。藉由該半導體機器實施之各工作程序可在基板上形成複數個微結構層，以最終形成需要製造之裝置。
由於經製造之半導體裝置具有不同面積，故區域10可能超出藉由半導體機器實施之各工作程序之大小限制。因此，在一些實施例中，半導體機器可界定區域10中之複數個子區域。可在區域10中之子區域中個別地實施工作程序，以最終完成需要在區域10中製造之裝置。
在一些實施例中，區域10可包含子區域10a、10b、10c、10d、10e、10f、10g、10h及10i。在本發明之一些其他實施例中，可根據一實際要求來判定子區域之數量。例如，子區域之數量可大於9或小於9。
圖2(a)係根據本發明之一實施例之一晶圓上之一區域之一示意圖。如圖2(a)中所展示，一區域100被劃分成一中心區域102及定位於中心區域102之外之一圓周區域104。
區域100包含一第一子區域106a及一第二子區域106b。第一子區域106a及第二子區域106b定位於中心區域102中。第二子區域106b鄰近於第一子區域106a。在圖2(a)中，第一子區域106a及第二子區域106b具有不同大小。然而，在本發明之一些其他實施例中，第一子區域106a及第二子區域106b可具有相同大小。
複數個疊對標記108可安置於區域100之圓周區域104中。疊對標記108可用於校準晶圓之一當前層上之一特定區域相對於一或兩個先前層上之該特定區域之位置。
在圖2(a)中，疊對標記108之數量係6。然而，在本發明之一些其他實施例中，可根據一實際要求來判定疊對標記108之數量。例如，疊對標記108之數量可大於6或小於6。另外，在本發明之一些其他實施例中，疊對標記108可安置於圓周區域104中之其他位置處。疊對標記108並不限於安置於圓周區域104中。在本發明之一些其他實施例中，疊對標記108可安置於區域100中之任何位置處。
第一子區域106a之大小可小於或等於半導體機器(例如，一對準器)之一曝光大小。第二子區域106b之大小可小於或等於半導體機器(例如，該對準器)之該曝光大小。區域100之大小大於半導體機器(例如，對準器)之曝光大小。當需要製造之一電子組件之大小大於半導體機器(例如，對準器)之曝光大小時，可以一拼接方式生產該電子組件。即，可藉由使用獨立曝光程序分開地製造電子組件之不同區域，以最終形成完整電子組件。
當藉由使用獨立曝光程序製造電子組件之不同區域時，拼接標記可安置於晶圓上用於在不同區域之間進行校準。
例如，複數個拼接標記110可安置於圓周區域104中在第一子區域106a與第二子區域106b之間。複數個拼接標記110可安置於第一子區域106a與第二子區域106b之間的一相交點100e附近。複數個拼接標記110可鄰近於第一子區域106a與第二子區域106b之間的相交點100e安置。拼接標記可用於校準一當前子區域相對於一相鄰子區域之位置。例如，拼接標記110可用於校準第一子區域106a相對於第二子區域106b之位置。
在圖2(a)中，拼接標記110之數量係2。然而，在本發明之一些其他實施例中，可根據一實際要求來判定拼接標記110之數量。例如，拼接標記110之數量可大於2或小於2。另外，在圖2(a)中，拼接標記110安置於圓周區域104中在第一子區域106a與第二子區域106b之間。然而，在本發明之一些其他實施例中，拼接標記110可安置於中心區域102中在第一子區域106a與第二子區域106b之間。在一些實施例中，拼接標記110亦可沿著相交點100e安置於中心區域102中。
圖2(b)係根據本發明之另一實施例之一晶圓上之一區域之一示意圖。如圖2(b)中所展示，一區域200被劃分成一中心區域202及定位於中心區域202之外之一圓周區域204。
區域200包含一第一子區域206a、一第二子區域206b、一第三子區域206c及一第四子區域206d。第一子區域206a、第二子區域206b、第三子區域206c及第四子區域206d定位於中心區域202中。第二子區域206b定位於第一子區域206a與第三子區域206c之間，且第三子區域206c定位於第二子區域206b與第四子區域206d之間。
複數個疊對標記208安置於區域200之圓周區域204中。疊對標記208可用於校準晶圓之一當前層上之一特定區域相對於一或兩個先前層上之該特定區域之位置。在圖2(b)中，疊對標記208之數量係8。然而，在本發明之一些其他實施例中，可根據一實際要求來判定疊對標記208之數量。例如，疊對標記208之數量可大於8或小於8。另外，在本發明之一些其他實施例中，疊對標記208可安置於圓周區域204之其他位置處。疊對標記208並不限於安置於圓周區域204中。在本發明之一些其他實施例中，疊對標記208可安置於區域200中之任何位置處。
複數個拼接標記210可分開地安置於圓周區域204中在第一子區域206a與第二子區域206b之間。複數個拼接標記210可分開地安置於圓周區域204中在第二子區域206b與第三子區域206c之間。複數個拼接標記210可分開地安置於圓周區域204中在第三子區域206c與第四子區域206d之間。
拼接標記210可安置於第一子區域206a與第二子區域206b之間的一相交點200e1附近。拼接標記210可鄰近於第一子區域206a與第二子區域206b之間的相交點200e1安置。拼接標記210可安置於第二子區域206b與第三子區域206c之間的一相交點200e2附近。拼接標記210可鄰近於第二子區域206b與第三子區域206c之間的相交點200e2安置。拼接標記210可安置於第三子區域206c與第四子區域206d之間的一相交點200e3附近。拼接標記210可鄰近於第三子區域206c與第四子區域206d之間的相交點200e3安置。
拼接標記可用於校準一當前子區域相對於一相鄰子區域之位置。例如，拼接標記210可用於校準第一子區域206a相對於第二子區域206b之位置。拼接標記210可用於校準第二子區域206b相對於第三子區域206c之位置。拼接標記210可用於校準第三子區域206c相對於第四子區域206d之位置。
在圖2(b)中，拼接標記210之數量係6。然而，在本發明之一些其他實施例中，可根據一實際要求來判定拼接標記210之數量。例如，拼接標記210之數量可大於6或小於6。另外，拼接標記210可安置於第一子區域206a與第二子區域206b之間的其他位置處。拼接標記210可安置於第二子區域206b與第三子區域206c之間的其他位置處。拼接標記210可安置於第三子區域206c與第四子區域206d之間的其他位置處。在一些實施例中，拼接標記210亦可沿著相交點200e1、200e2或200e3安置於中心區域202中。
應理解，在本發明之一些實施例中，區域100或區域200可包含另一數量之子區域，例如，多於三個或五個子區域。在本發明之一特定實施例中，區域100或區域200可為圖1中所展示之區域10。複數個疊對標記可安置於區域100或區域200之一圓周區域中。複數個拼接標記可安置於圓周區域中在子區域之間。
在製造一積體電路之一現有方法中，拼接偏移及疊對偏移被視為兩個不同類型之偏移。因此，在校準期間，僅獨立地校準拼接偏移，或僅獨立地校準疊對偏移。例如，半導體機器(例如，對準器)可運算拼接標記上之偏移以獲得用於校準拼接偏移之一參數集。所獲得之該參數集僅可用於校準拼接偏移。若所獲得之參數集係用於校準疊對偏移，則無法期望一可接受結果。實際上，在現有製造方法中，若根據用於校準拼接偏移之參數集來校準疊對偏移，則很難滿足晶圓之製造規範。類似地，在現有製造方法中，若根據用於校準疊對偏移之參數集來校準拼接偏移，則亦很難滿足晶圓之製造規範。
本發明提出考量疊對偏移及拼接偏移兩者之一校準方法，且所獲得之參數集可藉由半導體機器(例如，對準器)執行以在晶圓之製造期間校準疊對偏移及拼接偏移兩者。本發明中提出之校準方法可基於以下方程式來執行：
Figure 02_image027
(方程式1)
在方程式1中，
Figure 02_image029
表示一損耗值。方程式1亦可被稱為一損耗函數。
Figure 02_image031
表示與一晶圓上之一疊對標記相關聯之補償資料，
Figure 02_image033
表示與該晶圓上之一疊對標記相關聯之量測資料，
Figure 02_image035
表示與晶圓上之拼接標記相關聯之補償資料，且
Figure 02_image037
表示與晶圓上之一拼接標記相關聯之量測資料，
Figure 02_image039
及
Figure 02_image041
分別表示權重值。參數「n」係表示晶圓上之疊對標記之數量之一正整數。參數「m」係表示晶圓上之拼接標記之數量之一正整數。
Figure 02_image043
可為包含一量值及一方向之一向量。
Figure 02_image045
可表示透過在各疊對標記上之量測獲得之一偏移。
Figure 02_image047
可為包含一量值及一方向之一向量。
Figure 02_image049
可表示透過在各拼接標記上之量測獲得之一偏移。
用於各疊對標記之補償資料
Figure 02_image051
可基於以下方程式獲得：
Figure 02_image053
(方程式2)。
在方程式2中，
Figure 02_image055
係各疊對標記之一座標向量。晶圓上之所有疊對標記之座標向量可形成一座標矩陣。
Figure 02_image057
係一參數群組或可被稱為一參數集。在
Figure 02_image059
及
Figure 02_image061
之運算之後，可獲得與各疊對標記相關聯之補償資料。補償資料可為包含一量值及一方向之一向量。
用於各拼接標記之補償資料
Figure 02_image063
可基於以下方程式獲得：
Figure 02_image065
(方程式3)。
在方程式3中，
Figure 02_image067
係各拼接標記之一座標向量。晶圓上之所有拼接標記之座標向量可形成一個座標矩陣。方程式2中之
Figure 02_image057
及方程式3中之
Figure 02_image070
係相同參數群組或可被稱為一參數集。在
Figure 02_image072
及
Figure 02_image061
之運算之後，可獲得與各拼接標記相關聯之補償資料。補償資料可為包含一量值及一方向之一向量。
基於方程式1、方程式2及方程式3，可運算及找出使一損耗值
Figure 02_image074
能夠滿足一預設條件之一參數集
Figure 02_image076
。該參數集
Figure 02_image076
可由半導體機器(例如，對準器)讀取以在晶圓之製造期間校準疊對偏移及拼接偏移。
在一些實施例中，可設定一目標損耗值
Figure 02_image078
及一損耗臨限值
Figure 02_image080
以運算參數集
Figure 02_image076
。例如，所獲得之參數集
Figure 02_image082
可滿足以下條件：
Figure 02_image084
(方程式4)。
在一些實施例中，可預期經運算之參數集
Figure 02_image086
產生最小損耗值
Figure 02_image088
。在一些實施例中，損耗臨限值
Figure 02_image090
可為0。
可根據晶圓之不同製造要求來設定權重值
Figure 02_image092
及
Figure 02_image094
。在一些實施例中，可根據與晶圓製造相關聯之控制規範分開地選擇權重值
Figure 02_image092
及
Figure 02_image094
。在一些實施例中，可根據選定權重值
Figure 02_image092
及
Figure 02_image094
將方程式1重寫成以下方程式：
Figure 02_image098
(方程式5)。
在方程式5中，
Figure 02_image100
係與晶圓上之疊對偏移相關聯之一規範參數，且
Figure 02_image102
係與晶圓上之拼接偏移相關聯之一規範參數。
在一些實施例中，可根據疊對標記之數量及拼接標記之數量來進一步調整權重值
Figure 02_image092
及
Figure 02_image094
。在一些實施例中，可根據疊對標記之數量及拼接標記之數量將方程式5重寫成以下方程式：
Figure 02_image105
(方程式6)。
在一些實施例中，可根據不同方向(例如，X方向及Y方向)上之規範參數來進一步調整權重值
Figure 02_image092
及
Figure 02_image094
。在一些實施例中，在考量不同方向上之控制參數之後，可將方程式1重寫為：
Figure 02_image107
Figure 02_image109
(方程式7)。
在方程式7中，
Figure 02_image111
係與X方向上之一疊對標記相關聯之補償資料(一向量)，
Figure 02_image113
係與X方向上之一疊對標記相關聯之量測資料(一向量)，
Figure 02_image115
係與Y方向上之一疊對標記相關聯之補償資料(一向量)，且
Figure 02_image117
係與Y方向上之一疊對標記相關聯之量測資料(一向量)。
Figure 02_image119
係與X方向上之一拼接標記相關聯之補償資料(一向量)，
Figure 02_image121
係與X方向上之一拼接標記相關聯之量測資料(一向量)，
Figure 02_image123
係與Y方向上之拼接標記相關聯之補償資料(一向量)，且
Figure 02_image125
係與Y方向上之一拼接標記相關聯之量測資料(一向量)。
Figure 02_image127
係與X方向上之疊對偏移相關聯之一規範參數，
Figure 02_image129
係與Y方向上之疊對偏移相關聯之一規範參數，
Figure 02_image131
係與X方向上之拼接偏移相關聯之一規範參數，且
Figure 02_image133
係與Y方向上之拼接偏移相關聯之一規範參數。
圖3(a)係根據本發明之一實施例之量測資料之一示意圖。
圖3(a)係與晶圓上之區域100相關聯之量測資料之一示意圖。量測資料表示在一晶圓製程中需要校準/補償之一量值及一方向。如圖3(a)中所展示，疊對標記108_1、108_2、108_3、108_4、108_5及108_6安置於區域100之圓周區域104中。拼接標記110_1及110_2安置於第一子區域106a與第二子區域106b之間的一相交點處。
與一疊對標記108_1相關聯之量測資料係由一向量
Figure 02_image135
表示。與一疊對標記108_2相關聯之量測資料係由一向量
Figure 02_image137
表示。與一疊對標記108_3相關聯之量測資料係由一向量
Figure 02_image139
表示。與一疊對標記108_4相關聯之量測資料係由一向量
Figure 02_image141
表示。與一疊對標記108_5相關聯之量測資料係由一向量
Figure 02_image143
表示。與一疊對標記108_6相關聯之量測資料係由一向量
Figure 02_image145
表示。
與拼接標記110_1相關聯之量測資料係由一向量
Figure 02_image147
表示。與拼接標記110_2相關聯之量測資料係由一向量
Figure 02_image149
表示。
在一些實施例中，向量
Figure 02_image151
、向量
Figure 02_image153
、向量
Figure 02_image155
、向量
Figure 02_image157
、向量
Figure 02_image159
及向量
Figure 02_image161
可包含不同方向及量值。在一些實施例中，向量
Figure 02_image151
、向量
Figure 02_image153
、向量
Figure 02_image155
、向量
Figure 02_image157
、向量
Figure 02_image159
及向量
Figure 02_image161
可包含相同方向及量值。在一些實施例中，向量
Figure 02_image166
及向量
Figure 02_image168
可包含不同方向及量值。在一些實施例中，向量
Figure 02_image166
及向量
Figure 02_image168
可包含相同方向及量值。
需要注意，圖3(a)中所展示之疊對標記及拼接標記之數量及位置僅為例示性的，且疊對標記及拼接標記之數量及位置可在不同晶圓製程中根據實際要求來判定。另外，圖3(a)中所展示之向量之量值及方向僅為例示性的且在不同晶圓製程中根據實際條件可為不同的。
圖3(b)係根據本發明之一實施例之補償資料之一示意圖。圖3(b)係與晶圓上之區域100相關聯之補償資料之一示意圖。
與疊對標記108_1相關聯之補償資料係由一向量
Figure 02_image171
表示。與疊對標記108_2相關聯之補償資料係由一向量
Figure 02_image173
表示。與疊對標記108_3相關聯之補償資料係由一向量
Figure 02_image175
表示。與疊對標記108_4相關聯之補償資料係由一向量
Figure 02_image177
表示。與疊對標記108_5相關聯之補償資料係由一向量
Figure 02_image179
表示。與疊對標記108_6相關聯之補償資料係由一向量
Figure 02_image181
表示。
與拼接標記110_1相關聯之補償資料係由一向量
Figure 02_image183
表示。與拼接標記110_2相關聯之補償資料係由一向量
Figure 02_image185
表示。
圖3(b)中所展示之向量
Figure 02_image187
、向量
Figure 02_image189
、向量
Figure 02_image191
、向量
Figure 02_image193
、向量
Figure 02_image195
及向量
Figure 02_image197
可分別用於補償圖3(a)中所展示之向量
Figure 02_image199
、向量
Figure 02_image201
、向量
Figure 02_image203
、向量
Figure 02_image205
、向量
Figure 02_image207
及向量
Figure 02_image209
。圖3(b)中所展示之向量
Figure 02_image211
及向量
Figure 02_image213
可分別用於補償圖3(a)中所展示之向量
Figure 02_image215
及向量
Figure 02_image217
。
在一些實施例中，向量
Figure 02_image187
、向量
Figure 02_image189
、向量
Figure 02_image191
、向量
Figure 02_image193
、向量
Figure 02_image195
及向量
Figure 02_image197
可包含不同方向及量值。在一些實施例中，向量
Figure 02_image187
、向量
Figure 02_image189
、向量
Figure 02_image191
、向量
Figure 02_image193
、向量
Figure 02_image195
及向量
Figure 02_image197
可包含相同方向及量值。在一些實施例中，向量
Figure 02_image211
及向量
Figure 02_image213
可包含不同方向及量值。在一些實施例中，向量
Figure 02_image211
及向量
Figure 02_image213
可包含相同方向及量值。
圖3(b)中所展示之向量之量值及方向僅為例示性的且在不同晶圓製程中根據實際條件可為不同的。
圖4係根據本發明之一實施例之用於製造一積體電路之一方法之一流程圖。圖4之該流程圖可用於製造圖1中所展示之晶圓W1。圖4之流程圖可用於在圖2(a)中所展示之區域100中製造一積體電路。圖4之流程圖可用於在圖2(b)中所展示之區域200中製造一積體電路。在一些實施例中，圖4中之方法之一程序可由一半導體製造機器操作。在一些實施例中，圖4中之方法之一程序可由對準器操作。
如圖4中所展示，在操作S10，根據與一晶圓上之第一群組之標記相關聯之第一量測資料及第一補償資料以及與該晶圓上之第二群組之標記相關聯之第二量測資料及第二補償資料來計算一損耗值。
在一些實施例中，在操作S10，可根據分別與疊對標記108_1、108_2、108_3、108_4、108_5及108_6相關之向量
Figure 02_image151
、向量
Figure 02_image153
、向量
Figure 02_image155
、向量
Figure 02_image157
、向量
Figure 02_image159
及向量
Figure 02_image161
以及分別與拼接標記110_1及110_2相關之向量
Figure 02_image166
及向量
Figure 02_image168
來計算一損耗值
Figure 02_image029
。可根據方程式1至方程式7來計算操作S10中之損耗值
Figure 02_image029
。
在操作S20，設定一目標損耗值及一損耗臨限值。在一些實施例中，可設定一目標損耗值
Figure 02_image078
及一損耗臨限值
Figure 02_image080
。
在操作S30，調整與第一補償資料及第二補償資料相關聯之一第一參數集，以使損耗值與目標損耗值之間的一差值小於損耗臨限值。在一些實施例中，調整一參數集
Figure 02_image076
以使損耗值
Figure 02_image029
與目標損耗值
Figure 02_image078
之間的一差值小於損耗臨限值
Figure 02_image080
(參考方程式4)。另外，根據方程式2，參數集
Figure 02_image076
係與一疊對標記之補償資料
Figure 02_image239
相關。根據方程式3，參數集
Figure 02_image076
係與一拼接標記之補償資料
Figure 02_image241
相關。
在操作S40，根據第一參數集校準晶圓上之疊對偏移。在一些實施例中，根據在操作S30獲得之參數集
Figure 02_image076
來校準晶圓上之疊對偏移。
在操作S50，根據第一參數集校準晶圓上之拼接偏移。在一些實施例中，根據在操作S30獲得之參數集
Figure 02_image076
來校準晶圓上之拼接偏移。需要注意，儘管在圖4中展示操作S40及操作S50之一順序，但在一些實施例中，操作S40及操作S50可同時執行，且在一些實施例中，操作S50可在操作S40之前執行。
圖5(a)係在執行圖4中所展示之方法之後之疊對偏移之一向量圖。明確言之，圖5(a)係在圖4中所展示之方法用於執行校準之後需要補償之剩餘偏移向量之一圖式。如可自圖5(a)已知，疊對標記之偏移向量值已非常小。即，在補償之後，晶圓之一當前層上之疊對標記與一或兩個先前層上之疊對標記之間的偏移值已大大減小，從而極大地減小晶圓上之疊對偏移。
圖5(b)係在執行圖4中所展示之方法之後獲得之拼接偏移之一向量圖。如可自圖5(b)瞭解，在補償之後，晶圓上之區域之間的拼接偏移的值非常小且幾乎可省略。即，在補償之後，區域之間的拼接偏移亦極大地減小。
圖6係根據本發明之一比較實施例之用於製造一積體電路之一方法之一流程圖。
在操作S60，對與一晶圓上之疊對標記相關聯之量測資料應用一第一模型，以獲得一第一參數集。例如，對與該晶圓上之所有疊對標記相關聯之量測資料應用一習知疊對模型(例如，一晶圓級模型或一區域級模型)，以獲得一參數集Ds1。
在操作S62，根據第一參數集校準晶圓上之疊對偏移。例如，根據參數集Ds1補償晶圓上之疊對偏移。明確言之，半導體機器(例如，對準器)可根據參數集Ds1補償晶圓之一當前層與一或兩個先前層之間的疊對偏移。
在操作S64，根據第一參數集校準晶圓上之拼接偏移。例如，根據參數集Ds1對晶圓上之拼接偏移執行補償。需要注意，由於參數集Ds1係根據一習知疊對模型獲得，因此根據參數集Ds1補償拼接偏移之操作S64無法實現一適當校準效應。
圖7係根據本發明之一比較實施例之用於製造一積體電路之一方法之一流程圖。
在操作S70，對與一晶圓上之拼接標記相關聯之量測資料應用一第二模型，以獲得一第二參數集。
例如，對與該晶圓上之所有拼接標記相關聯之量測資料應用一習知拼接模型(例如，一晶圓級模型或一區域級模型)，以獲得一參數集Ds2。
在操作S72，根據第二參數集校準晶圓上之拼接偏移。例如，根據參數集Ds2補償晶圓上之拼接偏移。明確言之，半導體機器(例如，對準器)可根據參數集Ds2補償晶圓上之區域之間的拼接偏移。
在操作S74，根據第二參數集校準晶圓上之疊對偏移。例如，根據參數集Ds2補償晶圓上之疊對偏移。需要注意，由於參數集Ds2係根據習知拼接模型獲得，且根據參數集Ds2補償疊對偏移之操作S74無法實現一適當校準效應。
圖8(a)係在執行圖6中所展示之方法之後之疊對偏移之一向量圖。圖8(a)係在圖6中所展示之方法用於補償晶圓上之疊對偏移(即，操作S62)之後需要補償之剩餘偏移向量之一示意圖。相較於偏移向量之圖式圖5(a)，圖8(a)中所展示之偏移向量值仍相對較大。
圖8(b)係在執行圖6中所展示之方法之後獲得之拼接偏移之一向量圖。明確言之，圖8(b)係在圖6中所展示之方法經執行以補償晶圓上之拼接偏移(即，操作S64)之後需要補償之剩餘偏移向量之一示意圖。相較於圖5(b)中所展示之偏移向量之一圖式，圖8(b)中所展示之偏移向量值仍相對較大。
類似地，在執行圖7中所展示之方法之後，在疊對偏移之向量圖中之需要補償之剩餘偏移向量將大於圖5(a)中所展示之偏移向量值。類似地，在執行圖7中所展示之方法之後，在拼接偏移之向量圖中之需要補償之剩餘偏移向量將大於圖5(b)中所展示之偏移向量值。
表1 X/Y (水平方向/垂直方向) 在圖6中之方法用於執行補償之後獲得之剩餘偏移值(單位：奈米) 在圖4中之方法用於執行補償之後獲得之剩餘偏移值(單位：奈米) 減小率
一疊對偏移之值 X 23.6 11.8 50%
Y 28.2 12.1 57%
一拼接偏移之值 X 42.8 2.0 95%
Y 41.8 1.9 95%
如自表1可知，相較於圖8(a)，在圖5(a)中之補償之後獲得之剩餘疊對偏移之值減小達50%及57% (在水平方向上為50%且在垂直方向上為57%)。即，相較於圖6中所展示之方法，圖4中所展示之方法顯著減小晶圓上之疊對偏移。
另外，相較於圖8(b)，在圖5(b)中之補償之後獲得之剩餘拼接偏移之值皆減小達95% (在水平方向上為95%且在垂直方向上亦為95%)。即，相較於圖6中所展示之方法，圖4中所展示之方法顯著減小晶圓上之拼接偏移。
因此，圖4中所展示之方法之補償疊對偏移及拼接偏移之效率遠高於圖6中所展示之方法之補償疊對偏移及拼接偏移之效率。類似地，圖4中所展示之方法之補償疊對偏移及拼接偏移之效率亦遠高於圖7中所展示之方法之補償疊對偏移及拼接偏移之效率。
另外，本發明之一些其他實施例進一步提供一種用於製造一積體電路之系統，諸如圖9中所繪示之系統。該系統包含一處理器、儲存電腦可執行指令之一非揮發性電腦可讀媒體及一處置器。儲存電腦可執行指令之該非揮發性電腦可讀媒體可耦合至該處理器。該處置器可經組態以支撐一晶圓。處理器可執行電腦可執行指令以在晶圓上實施圖4、圖6及圖7中所展示之用於製造一積體電路之方法。在本發明中，拼接補償及疊對補償兩者被視為提出用於獲得校準之一方法。藉由在本發明中提出之用於製造一積體電路之方法，可顯著減小疊對偏移及拼接偏移兩者。
處理器可為此項技術中已知之任何合適處理器(諸如一平行處理器)，且可為一個人電腦系統、影像電腦、大型電腦系統、工作站、網路設備、網際網路設備或其他裝置之部分。在一些實施例中，本文中所揭示之系統及其中之子系統以及方法之各種步驟、功能及/或操作係由以下一或多者實行：電子電路、邏輯閘、多工器、可程式化邏輯裝置、ASIC、類比或數位控制件/切換器、微控制器或運算系統。例如，貫穿本發明所描述之各種步驟可由一單個處理器(或電腦系統)實行，或替代性地，由多個處理器(或多個電腦系統)實行。因此，以上描述不應被解釋為限制本發明而僅為一圖解說明。
系統可包含一偵測器，該偵測器可使用一光束或電子束來對一晶圓上之特徵進行成像或以其他方式量測該晶圓上之特徵。
應注意，貫穿本說明書之措辭「本發明之一實施例」或一類似術語，就其目的而言，旨在指出與另一實施例一起描述之一特定特徵、結構或性質包含於至少一項實施例中且不一定在所有實施例中呈現。因此，當措辭「本發明之一實施例」或一類似術語貫穿本說明書相應地出現時，其不一定表示同一實施例。另外，任何特定實施例中之特定特徵、結構或特性可以任何合適方式與一或多個其他實施例組合。
上文揭示本發明之技術內容及技術特徵。然而，在不脫離本發明之精神之情況下，熟習此項技術者仍可基於本發明之教示及揭示內容進行替換及修改。因此，本發明之保護範疇不應限於實施例中所揭示之內容，而應在不脫離本發明之情況下包含各種替換及修改，且由本專利之發明申請專利範圍所涵蓋。
10:區域 10a:子區域 10b:子區域 10c:子區域 10d:子區域 10e:子區域 10f:子區域 10g:子區域 10h:子區域 10i:子區域 100:區域 100e:相交點 102:中心區域 104:圓周區域 106a:第一子區域 106b:第二子區域 108:疊對標記 108_1:疊對標記 108_2:疊對標記 108_3:疊對標記 108_4:疊對標記 108_5:疊對標記 108_6:疊對標記 110:拼接標記 110_1:拼接標記 110_2:拼接標記 200:區域 200e1:相交點 200e2:相交點 200e3:相交點 202:中心區域 204:圓周區域 206a:第一子區域 206b:第二子區域 206c:第三子區域 206d:第四子區域 208:疊對標記 210:拼接標記 S10:操作 S20:操作 S30:操作 S40:操作 S50:操作 S60:操作 S62:操作 S64:操作 S70:操作 S72:操作 S74:操作 W1:晶圓
圖1係根據本發明之一實施例之一晶圓之一示意圖。 圖2(a)係根據本發明之一實施例之一晶圓上之一區域之一示意圖。 圖2(b)係根據本發明之另一實施例之一晶圓上之一區域之一示意圖。 圖3(a)係根據本發明之一實施例之量測資料之一示意圖。 圖3(b)係根據本發明之一實施例之補償資料之一示意圖。 圖4係根據本發明之一實施例之用於製造一積體電路之一方法之一流程圖。 圖5(a)係在執行圖4中所展示之方法之後之疊對偏移之一向量圖。 圖5(b)係在執行圖4中所展示之方法之後獲得之拼接偏移之一向量圖。 圖6係根據本發明之一比較實施例之用於製造一積體電路之一方法之一流程圖。 圖7係根據本發明之一比較實施例之用於製造一積體電路之一方法之一流程圖。 圖8(a)係在執行圖6中所展示之方法之後之疊對偏移之一向量圖。 圖8(b)係在執行圖6中所展示之方法之後獲得之拼接偏移之一向量圖。 圖9係根據本發明之一例示性系統。
S10:操作
S20:操作
S30:操作
S40:操作
S50:操作

Claims (20)

  1. 一種用於製造一積體電路之方法，其包括： 使用一處理器根據與一晶圓上之第一群組之標記相關聯之第一量測資料及第一補償資料以及與該晶圓上之第二群組之標記相關聯之第二量測資料及第二補償資料來計算一損耗值；及 使用該處理器調整與該第一補償資料及該第二補償資料相關聯之一第一參數集，使得該損耗值與一目標損耗值之間的一差值小於一損耗臨限值。
  2. 如請求項1之用於製造一積體電路之方法，其進一步包括： 根據該第一參數集校準該晶圓上之疊對偏移；及 根據該第一參數集校準該晶圓上之拼接偏移。
  3. 如請求項1之用於製造一積體電路之方法，其中該第一群組之標記安置於該晶圓上之一第一區域及一第二區域之圓周中，且該第二群組之標記安置於該第一區域與該第二區域之間的一相交點附近。
  4. 如請求項1之用於製造一積體電路之方法，其中根據與該第一群組之標記相關聯之一第一權重值及與該第二群組之標記相關聯之一第二權重值進一步計算該損耗值。
  5. 如請求項4之用於製造一積體電路之方法，其中該第一權重值係與該第一群組之標記之數量相關聯，且該第二權重值係與該第二群組之標記之數量相關聯。
  6. 如請求項4之用於製造一積體電路之方法，其中該第一權重值係與該第一群組之標記之該數量成反比，且該第二權重值係與該第二群組之標記之該數量成反比。
  7. 如請求項1之用於製造一積體電路之方法，其中該第一補償資料係根據該第一參數集及與該第一群組之標記相關聯之一第一座標矩陣獲得。
  8. 如請求項1之用於製造一積體電路之方法，其中該第二補償資料係根據該第一參數集及與該第二群組之標記相關聯之一第二座標矩陣獲得。
  9. 如請求項1之用於製造一積體電路之方法，其中 該第一補償資料包括在一第一方向上與該第一群組之標記相關聯之第一群組之分量及在一第二方向上與該第一群組之標記相關聯之第二群組之分量。
  10. 如請求項1之用於製造一積體電路之方法，其中 該第二補償資料包括在一第一方向上與該第二群組之標記相關聯之第一群組之分量及在一第二方向上與該第二群組之標記相關聯之第二群組之分量。
  11. 如請求項1之用於製造一積體電路之方法，其中 該第一量測資料包括在一第一方向上與該第一群組之標記相關聯之第一群組之分量及在一第二方向上與該第一群組之標記相關聯之第二群組之分量。
  12. 如請求項1之用於製造一積體電路之方法，其中 該第二量測資料包括在一第一方向上與該第二群組之標記相關聯之第一群組之分量及在一第二方向上與該第二群組之標記相關聯之第二群組之分量。
  13. 一種用於製造一積體電路之方法，其包括： 使用一處理器根據以下方程式來計算用於一晶圓之一損耗值：
    Figure 03_image243
    ， 其中
    Figure 03_image013
    係該損耗值；
    Figure 03_image015
    係與該晶圓上之第一群組之標記相關聯之第一補償資料；
    Figure 03_image017
    係與該第一群組之標記相關聯之第一量測資料；
    Figure 03_image019
    係與該晶圓上之第二群組之標記相關聯之第二補償資料；
    Figure 03_image021
    係與該第二群組之標記相關聯之第二量測資料；
    Figure 03_image023
    係一第一權重值；且
    Figure 03_image025
    係一第二權重值。
  14. 如請求項13之用於製造一積體電路之方法，其進一步包括調整與該第一補償資料及該第二補償資料相關聯之一第一參數集，使得該損耗值與一目標損耗值之間的一差值小於一損耗臨限值。
  15. 如請求項14之用於製造一積體電路之方法，其中該第一補償資料係根據該第一參數集及與該第一群組之標記相關聯之一第一座標矩陣獲得，且該第二補償資料係根據該第一參數集及與該第二群組之標記相關聯之一第二座標矩陣獲得。
  16. 如請求項14之用於製造一積體電路之方法，其進一步包括： 根據該第一參數集校準該晶圓上之疊對偏移；及 根據該第一參數集校準該晶圓上之拼接偏移。
  17. 如請求項13之用於製造一積體電路之方法，其中 該第一權重值係
    Figure 03_image252
    ； 該第二權重值係
    Figure 03_image254
    ；
    Figure 03_image256
    係與該晶圓上之疊對偏移相關聯之一規範參數；且
    Figure 03_image258
    係與該晶圓上之拼接偏移相關聯之一規範參數。
  18. 如請求項13之用於製造一積體電路之方法，其中 該第一權重值係
    Figure 03_image260
    ； 該第二權重值係
    Figure 03_image262
    ；
    Figure 03_image264
    係與該晶圓上之疊對偏移相關聯之一規範參數；
    Figure 03_image266
    係與該晶圓上之拼接偏移相關聯之一規範參數； n係該第一群組之標記之數量；且 m係該第二群組之標記之數量。
  19. 如請求項17之用於製造一積體電路之方法，其進一步包括使用該處理器根據以下方程式計算一損耗值：
    Figure 03_image268
    Figure 03_image270
    ， 其中
    Figure 03_image272
    係在一第一方向上與該第一群組之標記相關聯之補償資料；
    Figure 03_image274
    係在該第一方向上與該第一群組之標記相關聯之量測資料；
    Figure 03_image276
    係在一第二方向上與該第一群組之標記相關聯之補償資料；
    Figure 03_image278
    係在該第二方向上與該第一群組之標記相關聯之量測資料；
    Figure 03_image280
    係在該第一方向上與該第二群組之標記相關聯之補償資料；
    Figure 03_image282
    係在該第一方向上與該第二群組之標記相關聯之量測資料；
    Figure 03_image284
    係在該第二方向上與該第二群組之標記相關聯之補償資料；
    Figure 03_image286
    係在該第二方向上與該第二群組之標記相關聯之量測資料；
    Figure 03_image288
    係與該晶圓上之該第一方向上之疊對偏移相關聯之一規範參數；
    Figure 03_image290
    係與該晶圓上之該第二方向上之疊對偏移相關聯之一規範參數；
    Figure 03_image292
    係與該晶圓上之該第一方向上之拼接偏移相關聯之一規範參數；及
    Figure 03_image294
    係與該晶圓上之該第二方向上之拼接偏移相關聯之一規範參數。
  20. 一種用於製造一積體電路之系統，其包括： 一處理器； 一非暫時性電腦可讀媒體，其儲存電腦可執行指令且耦合至該處理器；及 一處置器，其經組態以支撐一晶圓， 其中該處理器能夠執行該等電腦可執行指令以： 根據與一晶圓上之第一群組之標記相關聯之第一量測資料及第一補償資料以及與該晶圓上之第二群組之標記相關聯之第二量測資料及第二補償資料來計算一損耗值；及 調整與該第一補償資料及該第二補償資料相關聯之一第一參數集，使得該損耗值與一目標損耗值之間的一差值小於一損耗臨限值。
TW110136640A 2020-12-30 2021-10-01 製造積體電路之方法及系統 TW202232263A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN202011612527.1 2020-12-30
CN202011612527.1A CN114690593B (zh) 2020-12-30 2020-12-30 一种制造集成电路的方法和系统
US17/168,769 US20220207713A1 (en) 2020-12-30 2021-02-05 Method and system for manufacturing integrated circuit
US17/168,769 2021-02-05

Publications (1)

Publication Number Publication Date
TW202232263A true TW202232263A (zh) 2022-08-16

Family

ID=82117449

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110136640A TW202232263A (zh) 2020-12-30 2021-10-01 製造積體電路之方法及系統

Country Status (7)

Country Link
US (1) US20220207713A1 (zh)
EP (1) EP4252077A1 (zh)
JP (1) JP2024501932A (zh)
KR (1) KR20230124924A (zh)
CN (1) CN114690593B (zh)
TW (1) TW202232263A (zh)
WO (1) WO2022146481A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827351B (zh) * 2022-11-08 2023-12-21 鴻勁精密股份有限公司 電子元件取像校位方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5062933B2 (ja) * 2001-09-25 2012-10-31 キヤノン株式会社 露光装置、位置合わせ方法、プログラム、コンピュータ可読媒体、デバイスの製造方法
US7403264B2 (en) * 2004-07-08 2008-07-22 Asml Netherlands B.V. Lithographic projection apparatus and a device manufacturing method using such lithographic projection apparatus
US7651825B2 (en) * 2005-03-02 2010-01-26 Asml Netherlands B.V. Method and system for overlay control using dual metrology sampling
US7817757B2 (en) * 2006-05-30 2010-10-19 Fujitsu Limited System and method for independently adjusting multiple offset compensations applied to a signal
JP4897006B2 (ja) * 2008-03-04 2012-03-14 エーエスエムエル ネザーランズ ビー．ブイ． アラインメントマークを設ける方法、デバイス製造方法及びリソグラフィ装置
NL2009345A (en) * 2011-09-28 2013-04-02 Asml Netherlands Bv Method of applying a pattern to a substrate, device manufacturing method and lithographic apparatus for use in such methods.
CN102944984B (zh) * 2012-11-29 2016-08-24 上海集成电路研发中心有限公司 一种监测和补偿大尺寸芯片产品光刻拼接精度的方法
TW201520702A (zh) * 2013-11-19 2015-06-01 Huang Tian Xing 對準誤差補償方法、系統，及圖案化方法
US9087740B2 (en) * 2013-12-09 2015-07-21 International Business Machines Corporation Fabrication of lithographic image fields using a proximity stitch metrology
JP6418744B2 (ja) * 2014-01-23 2018-11-07 キヤノン株式会社 パターン形成方法、リソグラフィ装置およびシステム、ならびに物品製造方法
KR102259091B1 (ko) * 2016-11-10 2021-06-01 에이에스엠엘 네델란즈 비.브이. 스택 차이를 이용한 설계 및 교정
KR101861121B1 (ko) * 2016-11-21 2018-06-29 주식회사 오로스테크놀로지 웨이퍼 지오메트리 메트릭 측정을 위한 부구경 스티칭 방법
KR20210013605A (ko) * 2018-06-19 2021-02-04 에이에스엠엘 네델란즈 비.브이. 제조 장치 및 연계된 장치를 제어하는 방법
CN111736422A (zh) * 2019-03-25 2020-10-02 上海微电子装备（集团）股份有限公司 一种掩模板和拼接曝光方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827351B (zh) * 2022-11-08 2023-12-21 鴻勁精密股份有限公司 電子元件取像校位方法

Also Published As

Publication number Publication date
US20220207713A1 (en) 2022-06-30
WO2022146481A1 (en) 2022-07-07
CN114690593A (zh) 2022-07-01
EP4252077A1 (en) 2023-10-04
KR20230124924A (ko) 2023-08-28
JP2024501932A (ja) 2024-01-17
CN114690593B (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
US9348240B2 (en) Mask pattern alignment method and system
TWI477929B (zh) 用於藉由先進製程控制之控制策略來減少曝光場內之疊置誤差的方法及系統
US7933015B2 (en) Mark for alignment and overlay, mask having the same, and method of using the same
US7160654B2 (en) Method of the adjustable matching map system in lithography
US7480892B2 (en) Overlay mark
JP5792431B2 (ja) 半導体装置の製造方法
US5731113A (en) Method of reducing registration error in exposure step of semiconductor device
TW202232263A (zh) 製造積體電路之方法及系統
JPH1022190A (ja) 露光装置における位置合わせ誤差補正方法および該方法を用いた露光装置
US20190057939A1 (en) Method of manufacturing semiconductor device
US20050068515A1 (en) Method for detecting positioning errors of circuit patterns during the transfer by means of a mask into layers of a substrate of a semiconductor wafer
CN114624969A (zh) 检测装置和方法、曝光装置、曝光系统和物品制造方法
US20080032205A1 (en) Overlay mark
KR100904732B1 (ko) 오정렬 가늠 마크를 이용한 정렬도 측정 방법
JP2008096665A (ja) フォトマスク及び半導体装置の製造方法
TW202242570A (zh) 處理系統、處理方法、測量裝置、基板處理裝置及物品製造方法
TW200304669A (en) Multi-exposure lithography method and system providing increased overlay accuracy
US11320746B1 (en) Method and system for manufacturing integrated circuit
CN109426098B (zh) 图案化方法、光刻装置和物品制造方法
JP2007220937A (ja) 基板の重ね描画方法
WO2022142364A1 (zh) 光罩摆放误差校正方法和装置
Yusa et al. Evaluation of image placement of EPL stencil masks
JP2008130996A (ja) 露光方法
JP2010161280A (ja) 露光装置及びデバイス製造方法
KR20110121464A (ko) 반도체 소자