TW202219934A - 畫素電路及驅動方法、顯示面板、顯示裝置 - Google Patents

畫素電路及驅動方法、顯示面板、顯示裝置 Download PDF

Info

Publication number
TW202219934A
TW202219934A TW110135545A TW110135545A TW202219934A TW 202219934 A TW202219934 A TW 202219934A TW 110135545 A TW110135545 A TW 110135545A TW 110135545 A TW110135545 A TW 110135545A TW 202219934 A TW202219934 A TW 202219934A
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
signal terminal
control
coupled
Prior art date
Application number
TW110135545A
Other languages
English (en)
Other versions
TWI779845B (zh
Inventor
肖麗
鄭皓亮
陳昊
玄明花
劉冬妮
韓承佑
陳亮
趙蛟
董學
Original Assignee
中國商京東方科技集團股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國商京東方科技集團股份有限公司 filed Critical 中國商京東方科技集團股份有限公司
Publication of TW202219934A publication Critical patent/TW202219934A/zh
Application granted granted Critical
Publication of TWI779845B publication Critical patent/TWI779845B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本公開提供一種畫素電路及驅動方法、顯示面板、顯示裝置。畫素電路包括驅動電路、第一控制電路和第二控制電路。驅動電路響應於掃描信號寫入資料信號，及響應於第一使能信號端的第一使能信號，根據第一電壓端的第一電壓和資料信號生成驅動信號。第一控制電路回應於第一控制信號端的第一控制信號寫入第一輸入信號端的第一輸入信號，回應於第一輸入信號傳輸第三輸入信號端的第三輸入信號；或者第一控制電路回應於第二控制信號端的第二控制信號寫入第二輸入信號端的第二輸入信號，回應於第二輸入信號傳輸第二使能信號端的第二使能信號。第二控制電路回應並接收第三輸入信號或第二使能信號，將驅動信號傳輸至待驅動元件，控制待驅動元件的工作時長。

Description

畫素電路及驅動方法、顯示面板、顯示裝置
本申請要求於2020年11月03日遞交的PCT國際申請第PCT/CN2020/126034號的優先權，在此全文引用上述PCT國際申請公開的內容以作為本申請的一部分。本公開涉及顯示技術領域，尤其涉及一種畫素電路及驅動方法、顯示面板、顯示裝置。
顯示市場目前正在蓬勃發展，並且隨著消費者對筆記型電腦、智慧手機、電視、平板電腦、智慧手錶和健身腕帶等各類顯示產品的需求的持續提升，將來會湧現出更多的新顯示產品。
一方面，本公開的至少一個實施例提供一種畫素電路。所述畫素電路包括驅動電路、第一控制電路和第二控制電路。所述驅動電路至少與資料信號端、掃描信號端、第一電壓端和第一使能信號端耦接。所述第一控制電路至少與第二使能信號端、第一控制信號端、第一輸入信號端、第二控制信號端、第二輸入信號端和第三輸入信號端耦接。所述第二控制電路與所述驅動電路、所述第一控制電路和待驅動元件耦接。
所述驅動電路被配置為響應於在所述掃描信號端處接收的掃描信號，寫入在所述資料信號端處接收的資料信號，及，回應於在所述第一使能信號端處接收的第一使能信號，根據所述第一電壓端的第一電壓和寫入的資料信號，生成驅動信號。
所述第一控制電路被配置為回應於在所述第一控制信號端處接收的第一控制信號，寫入在所述第一輸入信號端處接收的第一輸入信號，回應於所述第一輸入信號，傳輸在所述第三輸入信號端處接收的第三輸入信號；或者，所述第一控制電路被配置為回應於在所述第二控制信號端處接收的第二控制信號，寫入在所述第二輸入信號端處接收的第二輸入信號，回應於所述第二輸入信號，傳輸在所述第二使能信號端處接收的第二使能信號。
所述第二控制電路被配置為回應並接收所述第三輸入信號和所述第二使能信號中的其中一者，將來自所述驅動電路的驅動信號傳輸至所述待驅動元件，控制所述待驅動元件的工作時長。
在一些實施例中，所述第一控制電路還與第三控制信號端、所述第一使能信號端和第二電壓端耦接。所述第一控制電路還被配置為回應於在所述第三控制信號端處接收的第三控制信號，將所述第二電壓端的第二電壓傳輸至所述第二控制電路；所述第一控制電路還被配置為響應於在所述第一使能信號端處接收的第一使能信號和所述第一輸入信號，將所述第三輸入信號傳輸至所述第二控制電路。
在一些實施例中，所述第一控制電路包括第一輸入子電路。所述第一輸入子電路與所述第一控制信號端、所述第一輸入信號端和所述第三輸入信號端耦接。所述第一輸入子電路被配置為回應於在所述第一控制信號端處接收的第一控制信號，寫入在所述第一輸入信號端處接收的第一輸入信號，及，回應於所述第一輸入信號，向所述第二控制電路傳輸在所述第三輸入信號端處接收的第三輸入信號。
在一些實施例中，所述第一輸入子電路還與所述第二控制電路耦接。所述第一輸入子電路包括：第一電晶體、第二電晶體和第一電容器。所述第一電晶體的控制極與所述第一控制信號端耦接，所述第一電晶體的第一極與所述第一輸入信號端耦接。所述第二電晶體的控制極與所述第一電晶體的第二極耦接，所述第二電晶體的第一極與所述第三輸入信號端耦接，所述第二電晶體的第二極與所述第二控制電路耦接。所述第一電容器與所述第一電晶體的第二極耦接。
在一些實施例中，所述第一控制電路還包括穩壓子電路。所述穩壓子電路與所述第一使能信號端、所述第一輸入子電路、所述第二控制電路、第三控制信號端和第二電壓端耦接。所述穩壓子電路被配置為響應於在所述第三控制信號端處接收的第三控制信號，將所述第二電壓端的第二電壓傳輸至所述第二控制電路；及，回應於在所述第一使能信號端處接收的第一使能信號，將來自所述第一輸入子電路的信號傳輸至所述第二控制電路。
在一些實施例中，所述第一輸入子電路包括：第三電晶體、第四電晶體和第二電容器。所述第三電晶體的控制極與所述第一控制信號端耦接，所述第三電晶體的第一極與所述第一輸入信號端耦接。所述第四電晶體的控制極與所述第三電晶體的第二極耦接，所述第四電晶體的第一極與所述第三輸入信號端耦接，所述第四電晶體的第二極與所述穩壓子電路耦接。所述第二電容器與所述第三電晶體的第二極耦接。
所述穩壓子電路包括：第五電晶體和第六電晶體。所述第五電晶體的控制極與所述第一使能信號端耦接，所述第五電晶體的第一極與所述第一輸入子電路耦接，所述第五電晶體的第二極與所述第二控制電路耦接。所述第六電晶體的控制極與所述第三控制信號端耦接，所述第六電晶體的第一極與所述第二電壓端耦接，所述第六電晶體的第二極與所述第二控制電路耦接。
在一些實施例中，所述第一控制電路還包括第二輸入子電路。所述第二輸入子電路與所述第二控制信號端、所述第二輸入信號端、所述第二使能信號端和所述第二控制電路。所述第二輸入子電路被配置為回應於在所述第二控制信號端處接收的第二控制信號，寫入在所述第二輸入信號端處接收的第二輸入信號，及，回應於所述第二輸入信號，將在所述第二使能信號端處接收的第二使能信號傳輸至所述第二控制電路。
在一些實施例中，所述第二輸入子電路包括：第七電晶體、第八電晶體和第三電容器。所述第七電晶體的控制極與所述第二控制信號端耦接，所述第七電晶體的第一極與所述第二輸入信號端耦接。所述第八電晶體的控制極與所述第七電晶體的第二極耦接，所述第八電晶體的第一極與所述第二使能信號端耦接，所述第八電晶體的第二極與所述第二控制電路耦接。所述第三電容器與所述第七電晶體的第二極耦接。
在一些實施例中，所述第二控制電路包括第九電晶體。所述第九電晶體的控制極與所述第一控制電路耦接，所述第九電晶體的第一極與所述驅動電路耦接，所述第九電晶體的第二極與所述待驅動元件耦接。
在一些實施例中，所述驅動電路還包括：驅動子電路、驅動控制子電路、資料寫入子電路和補償子電路。所述驅動子電路包括驅動電晶體和第四電容器。所述第四電容器的第一端與所述第一電壓端耦接，所述第四電容器的第二端與所述驅動電晶體的控制極耦接。
所述驅動控制子電路至少與所述第一使能信號端、所述第一電壓端、所述驅動子電路耦接。所述資料寫入子電路與所述掃描信號端、所述資料信號端和所述驅動子電路耦接。所述補償子電路與所述掃描信號端、所述驅動電晶體的控制極和所述驅動電晶體的第二極耦接。
所述驅動控制子電路被配置為響應於在所述第一使能信號端處接收的第一使能信號，使所述第一電壓端和所述第二控制電路透過所述驅動子電路中的驅動電晶體形成導電通路。所述驅動子電路被配置為根據寫入的資料信號和所述第一電壓端的第一電壓，生成所述驅動信號。所述資料寫入子電路被配置為響應於在所述掃描信號端處接收的掃描信號，將在所述資料信號端處接收的資料信號寫入所述驅動子電路。所述補償子電路被配置為響應於在所述掃描信號端處接收的掃描信號，將所述資料信號和所述驅動電晶體的臨界電壓寫入所述驅動電晶體的控制極。
在一些實施例中，所述驅動控制子電路包括第十電晶體。所述第十電晶體的控制極與所述第一使能信號端耦接，所述第十電晶體的第一極與所述第一電壓端耦接，所述第十電晶體的第二極與所述驅動電晶體的第一極耦接。其中，所述驅動電晶體的第二極與所述第二控制電路耦接。
在一些實施例中，所述驅動控制子電路包括：第十電晶體和第十一電晶體。所述第十電晶體的控制極與所述第一使能信號端耦接，所述第十電晶體的第一極與所述第一電壓端耦接，所述第十電晶體的第二極與所述驅動電晶體的第一極耦接。所述第十一電晶體的控制極與所述第一使能信號端耦接，所述第十一電晶體的第一極與所述驅動電晶體的第二極耦接，所述第十一電晶體的第二極與所述第二控制電路耦接。
在一些實施例中，所述資料寫入子電路包括第十二電晶體。所述第十二電晶體的控制極與所述掃描信號端耦接，所述第十二電晶體的第一極與所述資料信號端耦接，所述第十二電晶體的第二極與所述驅動電晶體的第一極耦接。
在一些實施例中，所述補償子電路包括第十三電晶體。所述第十三電晶體的控制極與所述掃描信號端耦接，所述第十三電晶體的第一極與所述驅動電晶體的第二極耦接，所述第十三電晶體的第二極與所述驅動電晶體的控制極耦接。
在一些實施例中，所述驅動電路還包括重置子電路。所述重置子電路與所述驅動子電路、所述待驅動元件、重置信號端和初始信號端耦接。所述重置子電路被配置為響應於在所述重置信號端處接收的重置信號，將在所述初始信號端處接收的初始信號傳輸至所述驅動子電路和所述待驅動元件。
在一些實施例中，所述重置子電路包括：第十四電晶體和第十五電晶體。所述第十四電晶體的控制極與所述重置信號端耦接，所述第十四電晶體的第一極與所述初始信號端耦接，所述第十四電晶體的第二極與所述驅動電晶體的控制極耦接。所述第十五電晶體的控制極與所述重置信號端耦接，所述第十五電晶體的第一極與所述初始信號端耦接，所述第十五電晶體的第二極與所述待驅動元件耦接。
在一些實施例中，所述第一控制信號端與所述重置信號端為同一信號端，所述第二控制信號端與所述掃描信號端為同一信號端，所述第一輸入信號端與所述第二輸入信號端為同一信號端。
在一些實施例中，所述第一控制信號端與所述第二控制信號端同為所述重置信號端，或者同為所述掃描信號端，所述第一輸入信號端與所述第二輸入信號端為不同信號端。
另一方面，本公開的至少一個實施例還提供一種顯示面板。所述顯示面板包括：如上述任一實施例所述的畫素電路和待驅動元件。所述待驅動元件與所述畫素電路耦接。
在一些實施例中，所述顯示面板還包括多條第一信號線和多條第二信號線。位於同一列的畫素電路的第一控制信號端和第二控制信號端均與同一條第一信號線耦接，位於同一行的畫素電路的第一輸入信號端和第二輸入信號端分別與兩條第二信號線耦接。
在一些實施例中，位於同一列的畫素電路的第一控制信號端和第二控制信號端分別與兩條第一信號線耦接，位於同一行的畫素電路的第一輸入信號端和第二輸入信號端均與同一條第二信號線耦接。
在一些實施例中，所述顯示面板還包括多個級聯的移位暫存電路，每個移位暫存電路與位於同一列的畫素電路的第三輸入信號端耦接。所述移位暫存電路被配置為向其所耦接的畫素電路的第三輸入信號端傳輸第三輸入信號。
又一方面，本公開的至少一個實施例還提供一種顯示裝置。所述顯示裝置包括上述任一實施例所述的顯示面板和驅動晶片。所述驅動晶片與所述顯示面板耦接。所述驅動晶片被配置為向所述顯示面板提供信號。
再一方面，本公開的至少一個實施例還提供一種畫素電路的驅動方法。所述畫素電路包括驅動電路、第一控制電路和第二控制電路。所述驅動電路至少與資料信號端、掃描信號端、第一電壓端和第一使能信號端耦接。所述第一控制電路至少與第二使能信號端、第一控制信號端、第一輸入信號端、第二控制信號端、第二輸入信號端和第三輸入信號端耦接。所述第二控制電路與所述驅動電路、所述第一控制電路和待驅動元件耦接。
所述驅動方法包括： 所述驅動電路響應於在所述掃描信號端處接收的掃描信號，寫入在所述資料信號端處接收的資料信號，及，回應於在所述第一使能信號端處接收的第一使能信號，根據所述第一電壓端的第一電壓和寫入的資料信號，生成驅動信號； 所述第一控制電路回應於在所述第一控制信號端處接收的第一控制信號，寫入在所述第一輸入信號端處接收的第一輸入信號，回應於所述第一輸入信號，傳輸在所述第三輸入信號端處接收的第三輸入信號；或者，所述第一控制電路回應於在所述第二控制信號端處接收的第二控制信號，寫入在所述第二輸入信號端處接收的第二輸入信號，回應於所述第二輸入信號，傳輸在所述第二使能信號端處接收的第二使能信號； 所述第二控制電路回應並接收所述第三輸入信號和所述第二使能信號中的其中一者，將來自所述驅動電路的驅動信號傳輸至所述待驅動元件，控制所述待驅動元件的工作時長。
所述第三輸入信號的頻率大於所述第二使能信號的頻率。
下面將結合附圖，對本公開一些實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本公開一部分實施例，而不是全部的實施例。基於本公開所提供的實施例，本領域普通技術人員所獲得的所有其他實施例，都屬於本公開保護的範圍。
除非上下文另有要求，否則，在整個說明書和申請專利範圍中，術語“包括（comprise）”及其其他形式例如第三人稱單數形式“包括（comprises）”和現在分詞形式“包括（comprising）”被解釋為開放、包含的意思，即為“包含，但不限於”。在說明書的描述中，術語“一個實施例（one embodiment）”、“一些實施例（some embodiments）”、“示例性實施例（exemplary embodiments）”、“示例（example）”、“特定示例（specific example）”或“一些示例（some examples）”等旨在表明與該實施例或示例相關的特定特徵、結構、材料或特性包括在本公開的至少一個實施例或示例中。上述術語的示意性表示不一定是指同一實施例或示例。此外，所述的特定特徵、結構、材料或特點可以以任何適當方式包括在任何一個或多個實施例或示例中。
以下，術語“第一”、“第二”僅用於描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術特徵的數量。由此，限定有“第一”、“第二”的特徵可以明示或者隱含地包括一個或者更多個該特徵。在本公開實施例的描述中，除非另有說明，“多個”的含義是兩個或兩個以上。
在描述一些實施例時，可能使用了“耦接”和“連接”及其衍伸的表達。例如，描述一些實施例時可能使用了術語“連接”以表明兩個或兩個以上部件彼此間有直接物理接觸或電接觸。又如，描述一些實施例時可能使用了術語“耦接”以表明兩個或兩個以上部件有物理接觸或存在電信號通路，例如兩個部件之間透過信號線導通，或者兩個部件之間可以存在其他的電學元件或者電路，但兩個部件透過其他電學元件之間存在信號通路。然而，術語“耦接”或“通信耦合(Communication coupling)”也可能指兩個或兩個以上部件彼此間並無直接接觸，但仍彼此協作或相互作用。這裡所公開的實施例並不必然限制於本文內容。
“A和/或B”，包括以下三種組合：僅A，僅B，及A和B的組合。
如本文中所使用，根據上下文，術語“如果”任選地被解釋為意思是“當……時”或“在……時”或“回應於確定”或“回應於檢測到”。類似地，根據上下文，短語“如果確定……”或“如果檢測到[所陳述的條件或事件]”任選地被解釋為是指“在確定……時”或“回應於確定……”或“在檢測到[所陳述的條件或事件]時”或“回應於檢測到[所陳述的條件或事件]”。
本文中“適用於”或“被配置為”的使用意味著開放和包容性的語言，其不排除適用於或被配置為執行額外任務或步驟的設備。
如本文所使用的那樣，“約”或“近似”包括所闡述的值以及處於特定值的可接受偏差範圍內的平均值，其中所述可接受偏差範圍如由本領域普通技術人員考慮到正在討論的測量以及與特定量的測量相關的誤差(即，測量系統的局限性)所確定。
自發光器件因其亮度高、色域廣的特點，受到廣泛關注。然而，由於自發光器件的光電轉換特性（包括光電轉換效率、均一性和色座標等），會隨著流過該自發光器件的電流的變化而發生改變，例如，在低電流密度下，自發光器件的發光效率會隨著電流密度降低而降低，不同自發光器件之間發光亮度均一性較差，如果應用在顯示裝置中，會降低顯示灰階的均一性，造成灰階紊亂，導致色偏，影響顯示面板的顯示效果。
本公開的實施例提供一種顯示裝置。示例性地，該顯示裝置可以是顯示不論運動（例如，視頻）還是固定（例如，靜止圖像）的且不論文字還是圖像的任何裝置。更明確地說，顯示裝置可以是多種電子裝置中的一種，所述實施例可實施在多種電子裝置中或與多種電子裝置關聯，所述多種電子裝置例如（但不限於）行動電話、無線裝置、個人資料助理（PS1）、掌上型或可攜式電腦、GPS接收器/導航器、相機、MP4視頻播放機、攝影機、遊戲控制台、手錶、時鐘、計算器、電視監視器、平板顯示器、電腦監視器、汽車顯示器（例如，里程表顯示器等）、導航儀、座艙控制器和/或顯示器、相機視圖顯示器（例如，車輛中後視相機的顯示器）、電子相片、電子看板或指示牌、投影儀、建築結構、包裝和美學結構（例如，對於一件珠寶的圖像的顯示器）等。本公開的實施例對上述顯示裝置的具體形式不做特殊限制。
在本公開的一些實施例中，如圖1所示，顯示裝置200包括顯示面板100。顯示面板100具有顯示區（Active Area，AA）和周邊區S。其中，周邊區S至少位於AA區外一側。
其中，顯示面板100包括設置於AA區中的多個子畫素P。示例性地，多個子畫素P可以呈陣列排列。例如，沿圖1中X方向排列成一排的子畫素P稱為同一列子畫素，沿圖1中Y方向排列成一排的子畫素P稱為同一行子畫素。
在一些實施例中，如圖2所示，每個子畫素P包括畫素電路101和待驅動元件L。畫素電路101與待驅動元件L耦接，畫素電路101用於向驅動待驅動元件L提供驅動信號，以驅動待驅動元件L工作。
示例性地，待驅動元件L的第一極與畫素電路101耦接，待驅動元件L的第二極與第三電壓端V3耦接。示例性地，第三電壓端V3被配置為傳輸第三電壓，第三電壓為直流電壓信號，例如，直流低電壓(VSS)；例如，第三電壓為-3V。
示例性地，待驅動元件包括電流驅動型器件，進一步地，可以採用電流型發光二極體，如微型發光二極體（Micro Light Emitting Diode ，Micro LED）或者迷你發光二極體（Mini Light Emitting Diode ，Mini LED）或者有機電致發光二極體（Organic Light Emitting Diode ，OLED）或者量子點發光二極體（Quantum Light Emitting Diode ，QLED）。在這種情況下，文中所述的待驅動元件的工作時長可以被理解為待驅動元件的發光時長；待驅動元件的工作頻率可以被理解為待驅動元件的發光頻率。示例性地，待驅動元件的第一極和第二極分別為發光二極體的陽極和陰極。
在待驅動元件發光的情況下，由於待驅動元件在發光時所呈現的亮度與其發光時長和驅動電流相關，因此控制待驅動元件的亮度可透過調整其發光時長和/或驅動電流來實現。示例性地，若兩個待驅動元件對應的驅動電流相同，發光時長不同，則該兩個待驅動元件所顯示的亮度不同；若兩個待驅動元件對應的驅動電流不同，發光時長相同，則該兩個待驅動元件所顯示的亮度也不同；若兩個待驅動元件對應的驅動電流和發光時長均不相同，則該兩個待驅動元件所顯示的亮度是否相同，需要具體分析。
其中，顯示面板100還包括襯底基板，畫素電路101和待驅動元件L均位於襯底基板上。示例性地，該襯底基板可以包括：玻璃等剛性襯底（或稱為硬質襯底），或者PI（Polyimide，聚醯亞胺）等柔性襯底；還可以包括：設置在剛性襯底或柔性襯底上的緩衝層等薄膜。
本公開的實施例提供一種畫素電路。如圖3所示，畫素電路101包括第一控制電路10、第二控制電路20和驅動電路30。
驅動電路30至少與資料信號端DATA、掃描信號端GATE、第一電壓端V1和第一使能信號端EM耦接。
第一控制電路10至少與第二使能信號端EM’、第一控制信號端Q1、第一輸入信號端S1、第二控制信號端Q2、第二輸入信號端S2和第三輸入信號端S3耦接。
第二控制電路20與驅動電路30、第一控制電路10和待驅動元件L耦接。
其中，驅動電路30被配置為響應於在掃描信號端GATE處接收的掃描信號，寫入在資料信號端DATA處接收的資料信號，及，回應於在第一使能信號端EM處接收的第一使能信號，根據第一電壓端V1的第一電壓和寫入的資料信號，生成驅動信號。
第一控制電路10被配置為回應於在第一控制信號端Q1處接收的第一控制信號，寫入在第一輸入信號端S1處接收的第一輸入信號，回應於第一輸入信號，傳輸在第三輸入信號端S3處接收的第三輸入信號。或者，第一控制電路10被配置為回應於在第二控制信號端Q2處接收的第二控制信號，寫入在第二輸入信號端S2處接收的第二輸入信號，回應於第二輸入信號，傳輸在第二使能信號端EM’處接收的第二使能信號。
第二控制電路20被配置為回應並接收第三輸入信號和第二使能信號中的其中一者，將來自驅動電路30的驅動信號傳輸至待驅動元件L，控制待驅動元件L的工作時長。
需要說明的是，在第一使能信號處於有效位準的階段，即認為待驅動元件處於工作階段（例如下文中的一圖像幀中的第三階段）。示例性地，可以理解的是，在待驅動元件的工作階段，存在驅動信號無法使得待驅動元件處於工作狀態的情況，例如待驅動元件為發光二極體時，待驅動元件接收到的驅動信號無法使得待驅動元件被點亮，即此時待驅動元件顯示零灰階。在待驅動元件為發光二極體時，實施例中的工作頻率指的是待驅動元件在工作階段的發光頻率，實施例中的工作時長指的是待驅動元件在工作階段的發光時長。
示例性地，第一電壓端處接收的第一電壓為直流電壓，例如，直流高電壓；例如第一電壓為7V。例如，在第一電壓端處接收的第一電壓為高位準電壓的情況下，在第三電壓端處接收的第三電壓為低電壓，或者，在第一電壓端處接收的第一電壓為低電壓的情況下，在第三電壓端處接收的第三電壓為高電壓。
例如，第二使能信號端與第一使能信號端為同一信號端；例如，第二使能信號與第一使能信號相同；例如，在第一使能信號為有效位準的階段，第二使能信號的有效位準的時長等於第一使能信號的有效位準的時長。或者，例如，第二使能信號端與第一使能信號端為不同信號端；例如，在第一使能信號為有效位準的階段，第二使能信號的有效位準的時長小於第一使能信號的有效位準的時長。例如，在第一使能信號為有效位準的階段，第三輸入信號的有效位準的總時長小於第二使能信號的有效位準的時長。
例如，在畫素電路所在子畫素顯示中高灰階的情況下，第二使能信號與第一使能信號相同；或者，例如，在畫素電路所在子畫素顯示中灰階的情況下，將驅動信號的幅值維持在較高值範圍內，控制第二使能信號的有效位準的時長小於第一使能信號的有效位準的時長。
示例性地，第三輸入信號端處接收的第三輸入信號為脈衝信號，例如，在一圖像幀內，第三輸入信號具有多個脈衝。示例性地，第三輸入信號的頻率大於第二使能信號的頻率。例如，在單位時間內，第二使能信號出現有效位準時間段的次數小於第三輸入信號出現有效位準時間段的次數。
示例性地，第三輸入信號為高頻脈衝信號，例如，第三輸入信號的頻率在3000Hz~60000Hz之間取值，例如可以為3000Hz或者60000Hz。例如，第一使能信號的頻率和第二使能信號的頻率在60Hz~120Hz之間取值，例如可以為60Hz或者120Hz。例如，顯示面板的幀頻率為60Hz，即在1s的時間內，顯示面板可以顯示60幀圖像，且每幀圖像的顯示時長相等。這樣，在第三輸入信號是頻率為3000Hz的高頻信號的情況下，在一圖像幀中，若待驅動元件要發出低灰階亮度，則待驅動元件在發光階段大約可以接收到高頻信號的50個有效時間段。
示例性地，在畫素電路所在子畫素顯示中高灰階的情況下，第一輸入信號在第一控制信號端Q1接收的第一控制信號的有效時間段內為高位準信號，第二輸入信號在第二控制信號端Q2接收的第二控制信號的有效時間段內為低位準信號；在畫素電路所在子畫素顯示低灰階的情況下，第一輸入信號在第一控制信號端Q1接收的第一控制信號的有效時間段內為低位準信號，第二輸入信號在第二控制信號端Q2接收的第二控制信號的有效時間段內為高位準信號。
其中，第一控制電路不會將第二使能信號和第三輸入信號同時傳輸至第二控制電路。示例性地，在畫素電路所在子畫素顯示中高灰階的情況下，第一控制電路將第二使能信號傳輸至第二控制電路；在畫素電路所在的子畫素顯示低灰階的情況下，第一控制電路將第三輸入信號傳輸至第二控制電路。
在一些實施例中，屬於同一畫素電路中的第一控制信號端Q1和第二控制信號端Q2可以分別與掃描信號端GATE和重置信號端RESET連接，即屬於同一畫素電路中的第一控制信號端Q1和第二控制信號端Q2中的其中一個可以與掃描信號端GATE連接到同一條掃描信號線，另一個與重置信號端RESET連接到同一條重置信號線；屬於同一畫素電路的第一輸入信號端S1和第二輸入信號端S2可以與同一條信號線，如下文中的第二信號線耦接，透過控制第二信號線傳輸的信號幅值，來向第一輸入信號端S1和第二輸入信號端S2提供不同幅值的信號。如此設計，在多個畫素電路陣列排列時，能夠具有較寬鬆的佈線空間，以便於實現更高解析度。
在此情況下，在待驅動元件進行不同灰階的顯示時，透過控制第一控制電路將第二使能信號或第三輸入信號傳輸至第二控制電路，控制第二控制電路的導通（開啟）頻率，控制驅動電路與待驅動元件形成導電通路的頻率，可以控制驅動信號傳輸至待驅動元件的頻率，形成導電通路的頻率決定了待驅動元件工作的總時長，待驅動元件工作的總時長是多次形成導電通路時待驅動元件工作的子時長的疊加。這樣，可以透過控制驅動信號的幅值控制驅動信號傳輸至待驅動元件的頻率，來控制待驅動元件的發光強度，進而實現對應的灰階顯示。
可以理解的是，驅動信號的幅值的取值範圍，應該能夠是的待驅動元件工作在發光效率高且穩定，色座標均一度好且出光主波長穩定的範圍內，例如為驅動信號幅值較大的區間；因此，待驅動元件顯示中高灰階時資料信號端所提供的資料信號，可以與待驅動元件顯示低灰階時資料信號端所提供的資料信號取值範圍相同。
在畫素電路所在子畫素顯示中高灰階的情況下，第一控制電路將第二使能信號傳輸至第二控制電路，在子畫素的發光階段，第二控制電路回應於第二使能信號一直處於導通狀態，驅動電路與待驅動元件一直形成導電通路，驅動信號持續傳輸至待驅動元件，由於中高低灰階對應的驅動信號的幅值相對較高，使得待驅動元件可以在較高幅值的驅動信號的驅動下工作，保證待驅動元件的工作效率（發光效率）。
在畫素電路所在子畫素顯示低灰階的情況下，第一控制電路將第三輸入信號傳輸至第二控制電路，在子畫素的發光階段，第二控制電路回應於第三輸入信號為高頻脈衝信號，即處於導通和截止交替的狀態，使得驅動信號間歇性地傳輸至待驅動元件，待驅動元件週期性接收驅動信號，例如，待驅動元件接收一段時間驅動信號後停止一段時間，再接收一段時間驅動信號後停止一段時間。這樣，驅動電路與待驅動元件形成導電通路的時間被縮短，驅動信號傳輸至待驅動元件的時間被縮短。因此，在畫素電路所在子畫素顯示低灰階的情況下，可以將驅動信號的幅值維持在較高值範圍內或者保持在較大的固定幅值，透過改變待驅動元件的工作時長，使得子畫素實現對應的低灰階顯示，從而提高了待驅動元件的工作效率，避免小電流幅值實現低灰階顯示的情況下待驅動元件工作效率較低、功耗較高的問題，避免顯示灰階均一性下降，避免顯示出現色偏，提高了顯示面板的顯示效果。
示例性地，驅動信號的大小與資料信號端處接收的資料信號有關，資料信號可以為使待驅動元件能夠具有較高的工作效率的信號，例如，資料信號可以是在較高幅值範圍內變化的信號或者具有較高的固定幅值的信號。在此情況下，畫素電路透過驅動電路控制驅動信號的幅值範圍，透過第一控制電路和第二控制電路來控制驅動信號傳輸至待驅動元件的時間和頻率，以控制子畫素對應的灰階顯示。
並且，在一圖像幀內，子畫素顯示低灰階的情況下，相比於待驅動元件工作較短時間後長時間不工作，人眼會明顯感受到閃爍的情況，本公開的實施例中的待驅動元件間歇性處於工作狀態，即，待驅動元件的工作狀態和非工作狀態交替且交替頻率較大，即，待驅動元件的亮暗交替頻率較高，人眼不易觀察到閃爍，從而提高了顯示效果。
因此，在本公開的實施例提供的一種畫素電路中，驅動電路根據第一電壓和寫入的資料信號生成驅動信號。第一控制電路回應於第一控制信號寫入第一輸入信號，回應於第一輸入信號傳輸第三輸入信號；及，回應於第二控制信號，寫入第二輸入信號，回應於第二輸入信號，傳輸第二使能信號。第二控制電路響應於接收到的來自第一控制電路的信號，將接收到的來自驅動電路的驅動信號傳輸至待驅動元件，控制待驅動元件的工作時長。在此情況下，在待驅動元件進行不同灰階的顯示時，在畫素電路所在子畫素顯示中高灰階的情況下，第一控制電路將第二使能信號傳輸至第二控制電路，使得待驅動元件一直在較高幅值的驅動信號的驅動下工作，保證待驅動元件的工作效率；在畫素電路所在子畫素顯示低灰階的情況下，第一控制電路將第三輸入信號傳輸至第二控制電路，使得待驅動元件間歇性地處於工作狀態，透過控制待驅動元件工作時長，使得待驅動元件可以在較高幅值的驅動信號的驅動下也可以實現對應的灰階顯示，提高了待驅動元件的工作效率。並且待驅動元件的工作頻率相對較高，可以避免人眼觀看到閃爍，提高顯示效果。
示例性地，如圖6A至圖6C所示，第二控制電路20包括第九電晶體T9。第九電晶體T9的控制極與第一控制電路10耦接，第九電晶體T9的第一極與驅動電路30耦接，第九電晶體T9的第二極與待驅動元件L耦接。
在一些實施例中，如圖4所示，第一控制電路10還與第三控制信號端Q3、第一使能信號端EM和第二電壓端V2耦接。
第一控制電路10還被配置為回應於在第三控制信號端Q3處接收的第三控制信號，將第二電壓端V2的第二電壓傳輸至第二控制電路20；第一控制電路10還被配置為響應於在第一使能信號端EM處接收的第一使能信號和第二輸入信號，將第三輸入信號傳輸至第二控制電路20。
示例性地，第二電壓端處接收的第二電壓為直流電壓，例如，第二電壓為直流高電壓。
在此情況下，第一控制電路10還可以將第二電壓傳輸至第二控制電路20，以控制第二控制電路20接收直流電壓。在子畫素不發光的階段，避免在第三輸入信號為脈衝信號的情況下影響第二控制電路20內部元件的電壓的穩定性。
在一些實施例中，如圖5A所示，第一控制電路10包括第一輸入子電路11A。第一輸入子電路11A與第一控制信號端Q1、第一輸入信號端S1和第三輸入信號端S3耦接。
第一輸入子電路11A被配置為回應於在第一控制信號端Q1處接收的第一控制信號，寫入在第一輸入信號端S1處接收的第一輸入信號，及，回應於第一輸入信號，向第二控制電路20傳輸在第三輸入信號端S3處接收的第三輸入信號。
示例性地，如圖5A所示，第一輸入子電路11A還與第二控制電路20耦接。
示例性地，如圖6A所示，第一輸入子電路11A包括第一電晶體T1、第二電晶體T2和第一電容器C1。
第一電晶體T1的控制極與第一控制信號端Q1耦接，第一電晶體T1的第一極與第一輸入信號端S1耦接。
第二電晶體T2的控制極與第一電晶體T1的第二極耦接，第二電晶體T2的第一極與第三輸入信號端S3耦接，第二電晶體T2的第二極與第二控制電路20耦接。
示例性地，在第二控制電路20包括第九電晶體T9的情況下，第二電晶體T2的第二極與第九電晶體T9的控制極耦接。
第一電容器C1與第一電晶體T1的第二極耦接。例如，第一電容器C1的第一端與第一電晶體T1的第二極耦接，第一電容器C1的第二端與固定電壓端耦接。
示例性地，該固定電壓端被配置為傳輸固定電壓信號，例如，固定電壓信號包括直流電壓信號；例如，固定電壓信號等於或近似等於接地信號；例如，固定電壓端可以為接地端。
可以理解的是，第一輸入子電路中的第一電容器可以儲存寫入的第一輸入信號，以控制第二電晶體的控制極的電壓為第一輸入信號的電壓。
在另一些實施例中，如圖5B所示，第一控制電路10還包括穩壓子電路12。
穩壓子電路12與第一輸入子電路11B、第一使能信號端EM、第三控制信號端Q3、第二電壓端V2和第二控制電路20耦接。
穩壓子電路12被配置為回應於在第三控制信號端Q3處接收的第三控制信號，將第二電壓端V2的第二電壓傳輸至第二控制電路20；及，響應於在第一使能信號端EM處接收的第一使能信號，將來自第一輸入子電路11B的信號傳輸至第二控制電路20。
在此情況下，透過穩壓子電路12，在第一使能信號有效的情況下，將第三輸入信號傳輸至第二控制電路20，這樣，在待驅動元件不發光階段，第三輸入信號不會傳輸至第二控制電路20，避免第三輸入信號影響第二控制電路20的電壓，例如第二控制電路20中的第九電晶體T9的控制極的電壓穩定，可以避免第三輸入信號為高頻脈衝信號影響第二控制電路20的電壓的穩定性，例如第二控制電路20中的第九電晶體T9的控制極的電壓振盪，導致驅動電路30的電壓受到影響的問題，並且，在此階段，穩壓子電路12將第二電壓傳輸至第二控制電路20，使得第二控制電路20接收穩定的電壓，即第九電晶體T9的控制極的電壓穩定，保證了第二控制電路20的電壓穩定性。
示例性地，如圖6B所示，第一輸入子電路11B包括：第三電晶體T3、第四電晶體T4和第一電容器C1。
第三電晶體T3的控制極與第一控制信號端Q1耦接，第三電晶體T3的第一極與第一輸入信號端S1耦接。
第四電晶體T4的控制極與第三電晶體T3的第二極耦接，第四電晶體T4的第一極與第三輸入信號端S3耦接，第四電晶體T4的第二極與穩壓子電路12耦接。
第一電容器C1與第三電晶體T3的第二極耦接。例如，第一電容器C1的第一端與第三電晶體T3的第二極耦接，第一電容器C1的第二端與固定電壓端耦接。
示例性地，該固定電壓端被配置為傳輸固定電壓信號，例如，固定電壓信號包括直流電壓信號；例如，固定電壓信號等於或近似等於接地信號；例如，固定電壓端可以為接地端。
可以理解的是，第二輸入子電路中的第二電容器可以儲存寫入的第一輸入信號，以控制第四電晶體的控制極的電壓為第一輸入信號的電壓。
穩壓子電路12包括：第五電晶體T5和第六電晶體T6。
第五電晶體T5的控制極與第一使能信號端EM耦接，第五電晶體T5的第一極與第一輸入子電路11B耦接，第五電晶體T5的第二極與第二控制電路20耦接。
第六電晶體T6的控制極與第三控制信號端Q3耦接，第六電晶體T6的第一極與第二電壓端V2耦接，第六電晶體T6的第二極與第二控制電路20耦接。
示例性地，在第一輸入子電路11B包括第四電晶體T4的情況下，第五電晶體T5的第一極與第四電晶體T4的第二極耦接。示例性地，在第二控制電路20包括第九電晶體T9的情況下，第六電晶體T6的第二極與第九電晶體T9的控制極耦接。
在一些實施例中，如圖5A和圖5B所示，第一控制電路10還包括第二輸入子電路13。
第二輸入子電路13與第二控制信號端Q2、第二輸入信號端S2、第二使能信號端EM’和第二控制電路20耦接。
第二輸入子電路13被配置為回應於在第二控制信號端Q2處接收的第二控制信號，寫入在第二輸入信號端S2處接收的第二輸入信號，及，回應於第二輸入信號，將在第二使能信號端EM’處接收的第二使能信號傳輸至第二控制電路20。
示例性地，如圖6A至圖6C所示，第二輸入子電路13包括第七電晶體T7、第八電晶體T8和第三電容器C3。
第七電晶體T7的控制極與第二控制信號端Q2耦接，第七電晶體T7的第一極與第二輸入信號端S2耦接。
第八電晶體T8的控制極與第七電晶體T7的第二極耦接，第八電晶體T8的第一極與第二使能信號端EM’耦接，第八電晶體T8的第二極與第二控制電路20耦接。
第三電容器C3與第七電晶體T7的第二極耦接。例如，第三電容器C3的第一端與第七電晶體T7的第二極耦接，第三電容器C3的第二端與固定電壓端耦接。
示例性地，該固定電壓端被配置為傳輸固定電壓信號，例如，固定電壓信號包括直流電壓信號；例如，固定電壓信號等於或近似等於接地信號；例如，固定電壓端可以為接地端。
可以理解的是，第二輸入子電路中的第三電容器可以儲存寫入的第二輸入信號，以控制第八電晶體的控制極的電壓為第二輸入信號的電壓。
示例性地，在第二控制電路20包括第九電晶體T9的情況下，第八電晶體T8的第二極與第九電晶體T9的控制極耦接。
在一些實施例中，如圖5A和圖5B所示，驅動電路30包括驅動子電路21、驅動控制子電路22、資料寫入子電路23和補償子電路24。
如圖6A至圖6C所示，驅動子電路21包括驅動電晶體DT和第四電容器C4。第四電容器C4的第一端與第一電壓端V1耦接，第四電容器C4的第二端與驅動電晶體DT的控制極耦接。
資料寫入子電路23與掃描信號端GATE、資料信號端DATA和驅動子電路21耦接。補償子電路24與掃描信號端GATE、驅動電晶體DT的控制極和驅動電晶體DT的第二極耦接。驅動控制子電路22至少與第一使能信號端EM、第一電壓端V1和驅動子電路21耦接。
資料寫入子電路23被配置為響應於在掃描信號端GATE處接收的掃描信號，將在資料信號端DATA處接收的資料信號寫入驅動子電路21。
驅動子電路21被配置為根據寫入的資料信號和第一電壓端V1的第一電壓，生成驅動信號。
驅動控制子電路22被配置為響應於在第一使能信號端EM處接收的第一使能信號，使第一電壓端V1和第二控制電路20透過驅動子電路21中的驅動電晶體DT形成導電通路。
補償子電路24被配置為響應於在掃描信號端GATE處接收的掃描信號，將資料信號和驅動電晶體DT的臨界電壓寫入驅動電晶體DT的控制極。這樣，可以避免驅動電晶體DT的臨界電壓對驅動信號的影響。
示例性地，如圖6A和圖6B所示，驅動控制子電路22包括第十電晶體T10。
第十電晶體T10的控制極與第一使能信號端EM耦接，第十電晶體T10的第一極與第一電壓端V1耦接，第十電晶體T10的第二極與驅動電晶體DT的第一極耦接。
其中，驅動電晶體DT的第二極與第二控制電路20耦接。例如，在第二控制電路20包括第九電晶體T9的情況下，驅動電晶體DT的第二極與第九電晶體T9的第一極耦接。
又示例性地，如圖6C所示，驅動控制子電路22包括第十電晶體T10和第十一電晶體T11。
第十電晶體T10的控制極與第一使能信號端EM耦接，第十電晶體T10的第一極與第一電壓端V1耦接，第十電晶體T10的第二極與驅動電晶體DT的第一極耦接。
第十一電晶體T11的控制極與第一使能信號端EM耦接，第十一電晶體T11的第一極與驅動電晶體DT的第二極耦接，第十一電晶體T11的第二極與第二控制電路20耦接。
例如，在第二控制電路20包括第九電晶體T9的情況下，第十一電晶體T11的第二極與第九電晶體T9的第一極耦接。
可以理解的是，在子畫素不發光的階段，例如資料信號寫入的階段，第十一電晶體T11回應於第一使能信號處於截止狀態，使得驅動電晶體DT與第二控制電路20斷開，避免第二控制電路20接收到第三輸入信號的情況下，第三輸入信號的脈衝信號影響驅動電晶體DT的第二極的電壓，而影響資料信號寫入的準確性。
示例性地，如圖6A至圖6C所示，資料寫入子電路23包括第十二電晶體T12。
第十二電晶體T12的控制極與掃描信號端GATE耦接，第十二電晶體T12的第一極與資料信號端DATA耦接，第十二電晶體T12的第二極與驅動電晶體DT的第一極耦接。
示例性地，如圖6A至圖6C所示，補償子電路24包括第十三電晶體T13。
第十三電晶體T13的控制極與掃描信號端GATE耦接，第十三電晶體T13的第一極與驅動電晶體DT的第二極耦接，第十三電晶體T13的第二極與驅動電晶體DT的控制極耦接。
可以理解的是，第十三電晶體T13可以將資料信號和驅動電晶體DT的臨界電壓寫入驅動電晶體DT的控制極，以實現臨界電壓補償。
在一些實施例中，如圖5A和圖5B所示，驅動電路30還包括重置子電路25。重置子電路25與驅動子電路21、待驅動元件L、重置信號端RESET和初始信號端INIT耦接。
重置子電路25被配置為響應於在重置信號端RESET處接收的重置信號，將在初始信號端INIT處接收的初始信號傳輸至驅動子電路21和待驅動元件L。這樣，可以對驅動子電路21和待驅動元件L進行重置，避免信號干擾。
需要說明的是，可以根據實際情況，對初始信號的電壓進行選擇，在此不作限定。例如，初始信號可以為高位準信號，也可以為低位準信號。
在此情況下，重置子電路25對驅動子電路21和待驅動元件L進行。
示例性地，如圖6A至圖6C所示，重置子電路26包括第十四電晶體T14和第十五電晶體T15。
第十四電晶體T14的控制極與重置信號端RESET耦接，第十四電晶體T14的第一極與初始信號端INIT耦接，第十四電晶體T14的第二極與驅動子電路21耦接。
第十五電晶體T15的控制極與重置信號端RESET耦接，第十五電晶體T15的第一極與初始信號端INIT耦接，第十五電晶體T15第二極與待驅動元件L耦接。
例如，第十四電晶體T14的第二極與驅動電晶體DT的控制極耦接。第十五電晶體T15的第二極與待驅動元件L的第一極耦接。
可以理解的是，第十四電晶體T14可以將初始信號傳輸至驅動電晶體DT的控制極，以對驅動電晶體DT的控制極的電壓進行重置。第十五電晶體T15可以將初始信號傳輸至待驅動元件L，以對待驅動元件L的第一極的電壓進行重置。
在一些實施例中，第一使能信號端與第二使能信號端為同一信號端，參考圖6D，第八電晶體T8的第一極與第一使能信號端EM耦接。
需要說明的是，驅動電路的具體實現方式不局限於上面描述的方式，其可以為任意使用的實現方式，例如為本領域技術人員熟知的常規連接方式，只需保證實現相應功能即可，能夠實現上述驅動電路的功能的電路，例如能夠提供驅動信號的電路，均在本公開的保護範圍內。
在一些實施例中，如圖7A至圖7D所示，顯示面板100還包括多條掃描信號線GL、多條資料信號線DL、多條使能信號線E和多條重置信號線RL。
可以理解的是，一列子畫素對應的各畫素電路的掃描信號端GATE與一條掃描信號線GL，第一使能信號端EM與一條使能信號線E耦接，重置信號端RESET與一條重置信號線RL耦接。一行子畫素對應的各畫素電路的資料信號端DATA與一條資料信號線DL耦接。例如，參考圖7A至圖7D，第二使能信號端和第一使能信號端可以耦接同一條使能信號線；或者，位於同一列的畫素電路（即一列畫素電路）與兩條使能信號線耦接，第二使能信號端和第一使能信號端分別耦接不同的使能信號線（圖中未示出）。
在一些實施例中，如圖7A至圖7D所示，顯示面板100還包括多條第一信號線LQ和多條第二信號線LS。
示例性地，一列畫素電路的第一控制信號端Q1和第二控制信號端Q2均與同一條第一信號線LQ耦接，同一行的畫素電路（即一行畫素電路）的第一輸入信號端S1和第二輸入信號端S2分別與兩條第二信號線LS耦接。在此情況下，如圖7A所示，一列子畫素與同一條第一信號線LQ耦接，一行子畫素分別與兩條第二信號線LS耦接。
示例性地，一列子畫素所耦接的一條第一信號線LQ可以是掃描信號線GL，例如，第一控制信號端Q1與第二控制信號端Q2同為掃描信號端GATE；或者，一列子畫素所耦接的一條第一信號線LQ可以是重置信號線RL，例如，第一控制信號端Q1與第二控制信號端Q2同為重置信號端RESET。
在此情況下，第一控制電路10分別回應於第一控制信號端Q1與第二控制信號端Q2，同時寫入第一輸入信號和第二輸入信號，這樣，第一輸入信號端S1所耦接的輸入信號線和第二輸入信號端S2所耦接的輸入信號線不同，即，第一輸入信號端S1與第二輸入信號端S2為不同的信號端。
可以理解的是，位於同一列的畫素電路中，各個畫素電路的重置信號端RESET和第一控制信號端Q1與同一條重置信號線耦接，各個畫素電路的掃描信號端GATE和第二控制信號端Q2與同一條掃描信號線耦接；或者，各個畫素電路的掃描信號端與第一控制信號端耦接同一條掃描信號線，各個畫素電路的重置信號端與第二控制信號端耦接同一條重置信號線。這樣，在多個畫素電路陣列排列的情況下，可以減少每列畫素電路所耦接的信號線的數量，使得顯示面板可以具有較寬鬆的佈線空間，以便顯示面板實現較高的解析度。
示例性地，一列畫素電路的第一控制信號端Q1和第二控制信號端Q2分別與兩條第一信號線LQ耦接，一行畫素電路的第一輸入信號端S1和第二輸入信號端S2均與同一條第二信號線LS耦接。在此情況下，如圖7B所示，一列子畫素分別與兩條第一信號線LQ耦接，一行子畫素與同一條第二信號線LS耦接，即，位於同一行的畫素電路中，各個畫素電路的第一輸入信號端S1和第二輸入信號端S2均與同一條第二信號線LS耦接。這樣，透過控制第二信號線LS傳輸的信號幅值，來向一行畫素電路中的第一輸入信號端S1和第二輸入信號端S2提供不同幅值的信號。在多個畫素電路陣列排列的情況下，可以減少每行畫素電路所耦接的信號線的數量，使得顯示面板可以具有較寬鬆的佈線空間，以便顯示面板實現較高的解析度。
示例性地，一列子畫素所耦接的兩條第一信號線LQ可以分別是掃描信號線GL和重置信號線RL。例如，第一控制信號端Q1與重置信號線RL耦接，即，第一控制信號端Q1與重置信號端RESET為同一信號端；第二控制信號端Q2與掃描信號線GL耦接，即，第二控制信號端Q2與掃描信號端GATE為同一信號端。或者，例如，第一控制信號端Q1與掃描信號線GL耦接，即，第一控制信號端Q1與掃描信號端GATE為同一信號端；第二控制信號端Q2與重置信號線RL耦接，即，第二控制信號端Q2與重置信號端RESET為同一信號端。
在此情況下，第一控制電路10分別回應於第一控制信號端Q1與第二控制信號端Q2，在不同時刻分別寫入第一輸入信號和第二輸入信號，這樣，第一輸入信號端S1和第二輸入信號端S2可以耦接同一條輸入信號線，即，第一輸入信號端S1與第二輸入信號端S2為同一信號端，以在不同時刻寫入不同的第一輸入信號和第二輸入信號。
示例性地，一列畫素電路的第一控制信號端Q1和第二控制信號端Q2分別與兩條第一信號線LQ耦接，一行畫素電路的第一輸入信號端S1和第二輸入信號端S2分別與兩條第二信號線LS耦接。在此情況下，如圖7C所示，一列子畫素分別與兩條第一信號線LQ耦接，一行子畫素分別與兩條第二信號線LS耦接。示例性地，兩條第一信號線LQ與掃描信號線GL和重置信號線RL不相同，兩條第一信號線LQ分別向第一控制信號端Q1和第二控制信號端Q2提供第一控制信號和第二控制信號，兩條第二信號線LS分別向第一輸入信號端S1和第二輸入信號端S2提供第一輸入信號和第二輸入信號。
示例性地，在第一驅動電路10還與第三控制信號端Q3耦接的情況下，一列畫素電路的第三控制信號端Q3與一條第一信號線LQ耦接，且第三控制信號端Q3所耦接的控制信號線與第一控制信號端Q1所耦接的控制信號線和第二控制信號端Q2所耦接的控制信號線均不同。在此情況下，如圖7D所示，一列子畫素至少與兩條第一信號線LQ耦接。
在一些實施例中，如圖7A至圖7D所示，顯示面板100還包括多條輸入信號線LH。其中，畫素電路的第三輸入信號端與輸入信號線耦接。示例性地，在多條輸入信號線傳輸相同的第三輸入信號的情況下，多條輸入信號線可以呈網格狀分佈，例如，多條輸入信號線中的一部分輸入信號線與掃描信號線平行，多條輸入信號線中的另一部分輸入信號線與資料信號線平行，此時，一列子畫素與一條輸入信號線耦接；一列畫素電路的第三輸入信號端與一條輸入信號線耦接。例如，一行子畫素與一條輸入信號線耦接；一行畫素電路的第三輸入信號端與一條輸入信號線耦接。
又示例性地，在多條輸入信號線傳輸不同的第三輸入信號的情況下，多條輸入信號線與掃描信號線平行，此時，一列子畫素與一條輸入信號線耦接；一列畫素電路的第三輸入信號端與一條輸入信號線耦接。例如，在子畫素不發光階段，例如資料信號寫入階段和重置階段，子畫素中的畫素電路所接收的第三輸入信號和第一使能信號及第二使能信號為相同位準的信號，例如同為高位準信號。
此外，如圖7A至圖7D所示，顯示面板100還包括多條第一電壓線L V1和多條第三電壓線L V3。在第一驅動電路10還與第二電壓端V2耦接的情況下，如圖7D所示，顯示面板100還包括多條第二電壓線L V2。
需要說明的是，本領域技術人員可以根據顯示面板的空間結構，設置第一電壓線L V1、第二電壓線L V2和第三電壓線L V3的佈線方式，以及各自與子畫素對應的畫素電路的耦接方式，在此不作限定。例如，參考圖7D，一行子畫素中的畫素電路的第一電壓端可以與一條第一電壓線L V1，第二電壓端可以與一條第二電壓線L V2，待驅動元件所耦接的第三電壓端可以與一條第三電壓線L V3耦接。在此情況下，第一電壓線L V1為第一電壓端V1提供第一電壓，第二電壓線L V2為第二電壓端V2提供第二電壓，第三電壓線L V3為第三電壓端V3提供第三電壓。
在一些實施例中，第一控制信號端Q1與重置信號端RESET為同一信號端，第二控制信號端Q2與掃描信號端GATE為同一信號端，第一輸入信號端S1與第二輸入信號端S2為同一信號端。
可以理解的是，第一控制信號的時序與重置信號的時序相同，第二控制信號的時序與掃描信號的時序相同，第一輸入信號的時序和第二輸入信號的時序相同。這樣，顯示不同灰階的各子畫素可以與一條第二信號線耦接，畫素電路可以在不同時刻寫入不同的第一輸入信號和第二輸入信號，以使各畫素電路控制待驅動元件顯示對應的灰階。
在另一些實施例中，第一控制信號端Q1與第二控制信號端Q2同為重置信號端RESET，或者同為掃描信號端GATE，第一輸入信號端S1與第二輸入信號端S2為不同信號端。
可以理解的是，第一控制信號的時序和第二控制信號的時序相同，第一輸入信號的時序和第二輸入信號的時序不同。這樣，顯示不同灰階的各子畫素需要與兩條第二信號線耦接，畫素電路可以在同一時刻寫入不同的第一輸入信號和第二輸入信號，以使各畫素電路控制待驅動元件顯示對應的灰階。
需要說明的是，本公開的實施例提供的畫素電路中所採用的電晶體可以為薄膜電晶體（Thin Film Transistor，TFT）、場效電晶體（Field Effect Transistor，FET）或其他特性相同的開關器件，本公開的實施例對此並不設限。
在一些實施例中，畫素電路所採用的各電晶體的控制極為電晶體的閘極，第一極為電晶體的源極和汲極中一者，第二極為電晶體的源極和汲極中另一者。由於電晶體的源極、汲極在結構上可以是對稱的，所以其源極、汲極在結構上可以是沒有區別的，也就是說，本公開的實施例中的電晶體的第一極和第二極在結構上可以是沒有區別的。示例性的，在電晶體為P型電晶體的情況下，電晶體的第一極為源極，第二極為汲極；示例性的，在電晶體為N型電晶體的情況下，電晶體的第一極為汲極，第二極為源極。
在本公開的實施例提供的畫素電路中，各個電路和各個子電路的具體實現方式不局限於上面描述的方式，其可以為任意使用的實現方式，例如為本領域技術人員熟知的常規連接方式，只需保證實現相應功能即可。上述示例並不能限制本公開的保護範圍。在實際應用中，技術人員可以根據情況選擇使用或不適用上述各電路和各個子電路中的一個或多個，基於前述各電路和各個子電路的各種組合變型均不脫離本公開的原理，對此不再贅述。
需要說明的是，一個圖像幀週期包括各列掃描階段和工作階段。示例性地，掃描階段包括每列子畫素的掃描時段。
示例性地，顯示面板的各列子畫素可以逐列依次進行掃描階段和工作階段，例如，第一列子畫素至最後一列子畫素逐列進入掃描階段，在最後一列子畫素的掃描階段結束之後，第一列子畫素至最後一列子畫素逐列進入工作階段。其中，每一子畫素在工作階段對應的第一使能信號的有效時長相同。或者，顯示面板的各列子畫素可以在逐列依次進入掃描階段之後，再同時進行工作階段。
或者，示例性地，各畫素電路也可以在每一列子畫素的掃描階段結束後直接進入該列子畫素的工作階段，如在第一列子畫素的掃描階段結束後進入第一列子畫素的工作階段，在第一列子畫素的工作階段結束後，第二列子畫素進入掃描階段，並在第二列子畫素掃描階段結束後，進入第二列子畫素的工作階段，依次類推，直至最後一列子畫素的掃描階段結束後進入最後一列子畫素的工作階段。
需要說明的是，在每個列掃描階段，一列子畫素對應的各畫素電路同時被寫入不同的或者相同的資料信號，也就是說資料信號為一組信號。各個畫素電路所寫入的資料信號對應的子畫素需要顯示的灰階有關。
以下，以上述畫素電路中的各個電晶體均為P型電晶體為例，對一個畫素電路在一圖像幀的不同階段的工作情況進行舉例說明。其中，第一使能信號和第二使能信號為相同的信號。
需要說明的是，為了方便描述，文中將各個信號端（例如第一輸入信號端、第二輸入信號端、第三輸入信號端、第一控制信號端、第二控制信號端、第三控制信號端、掃描信號端、資料信號端、重置信號端、第一使能信號端、第二使能信號端、第一電壓端、第二電壓端和第三電壓端等）及其所傳輸的各個信號（例如第一輸入信號、第二輸入信號、第三輸入信號、第一控制信號、第二控制信號、第三控制信號、掃描信號、資料信號、重置信號、第一使能信號、第二使能信號、第一電壓、第二電壓和第三電壓等）採用相同的符號表示，但兩者實際含義不相同。
示例性地，下文中的一圖像幀中的第一階段(U1)和第二階段(U2)的時長約為微秒(μs)級，一圖像幀中的第三階段(U3)的時長約為毫秒(ms)級。
在如圖8所示的一圖像幀(F)中的第一階段（U1），參考圖5A和圖5B，驅動電路30中的重置子電路25響應於在重置信號端RESET處接收的重置信號，將在初始信號端INIT處接收的初始信號傳輸至驅動子電路21和待驅動元件L。
例如，參考圖6A至圖6C，重置子電路25中的第十四電晶體T14響應於在重置信號端RESET處接收的低位準的重置信號，第十四電晶體T14導通，將在初始信號端INIT處接收的初始信號傳輸至驅動子電路21中驅動電晶體DT的控制極，對驅動電晶體DT進行重置。第十五電晶體T15回應於在重置信號端RESET處接收的低位準的重置信號，第十五電晶體T15導通，將在初始信號端INIT處接收的初始信號傳輸至待驅動元件L的第一極，對待驅動元件L進行重置。其中，驅動電晶體DT的控制極的電壓和待驅動元件L的第一極的電壓均為初始信號的電壓。
在此情況下，初始信號端INIT處接收的初始信號能夠消除上一幀的信號對驅動電晶體DT的控制極的電壓和待驅動元件L的第一極的電壓的影響。示例性地，該初始信號可以為低位準信號，也可以為高位準信號；例如，在驅動電晶體為P型電晶體的情況下，初始信號的電壓大於零。
示例性地，在如圖8所示的第一階段(U1)，在第一控制信號端Q1處接收的第一控制信號的時序和在第二控制信號端Q2處接收的第二控制信號的時序，與在重置信號端RESET處接收的重置信號的時序相同。此時，第一控制信號端與第二控制信號端可以同為重置信號端。
參考圖5A和圖5B，第一控制電路10中的第二輸入子電路13響應於在第二控制信號端Q2處接收的第二控制信號，寫入在第二輸入信號端S2處接收的第二輸入信號，及，回應於第二輸入信號，將在第二使能信號端EM’處接收的第二使能信號傳輸至第二控制電路20。例如，參考圖6A至圖6C，第二輸入子電路13中的第七電晶體T7回應於在第二控制信號端Q2處接收的低位準的第二控制信號，第八電晶體T8導通，寫入在第二輸入信號端S2處接收的第二輸入信號。第三電容器C3儲存第二輸入信號。
參考圖5A，第一控制電路10中的第一輸入子電路11A響應於在第一控制信號端Q1處接收的第一控制信號，寫入在第一輸入信號端S1處接收的第一輸入信號，及，回應於第一輸入信號，將在第三輸入信號端S3處接收的第三輸入信號傳輸至第二控制電路20。例如，參考圖6A，第一電晶體T1回應於在第一控制信號端Q1處接收的低位準的第一控制信號，第一電晶體T1導通，寫入在第一輸入信號端S1處接收的第一輸入信號，第一電容器C1儲存第一輸入信號。
參考圖5B，第一控制電路10中的穩壓子電路12響應於第三控制信號端Q3處接收的第三控制信號，將第二電壓端V2的第二電壓傳輸至第二控制電路20。第一控制電路10中的第一輸入子電路11B響應於在第一控制信號端Q1處接收的第一控制信號，寫入在第一輸入信號端S1處接收的第一輸入信號，第一輸入子電路11B回應於第一輸入信號，向第二控制電路20傳輸第三輸入信號，穩壓子電路12響應於在第一使能信號端EM處接收的第一使能信號，將來自第一輸入子電路11B的信號（即第三輸入信號）傳輸至第二控制電路20。
例如，參考圖6B，穩壓子電路12中的第六電晶體T6響應於第三控制信號端Q3處接收的低位準的第三控制信號（參考圖11），將第二電壓端V2的第二電壓傳輸至第二控制電路20。第二控制電路20中的第九電晶體T9響應於高位準的第二電壓，第九電晶體T9截止，驅動電路30與待驅動元件L不形成導電通路。第一輸入子電路11B中的第三電晶體T3回應於在第一控制信號端Q1處接收的低位準的第一控制信號，第三電晶體T3導通，寫入在第一輸入信號端S1處接收的第一輸入信號，第一電容器C1儲存第一輸入信號。
在畫素電路對應的子畫素顯示低灰階的情況下，第二輸入信號為高位準信號，第一輸入信號為低位準信號。參考圖6A至圖6C，第二輸入子電路13中的第八電晶體T8回應於高位準的第二輸入信號，第八電晶體T8截止，不會將在第二使能信號端EM’處接收的第二使能信號傳輸至第二控制電路20。
參考圖6A，第一輸入子電路11A中的第二電晶體T2回應於低位準的第一輸入信號，第二電晶體T2導通，將在第三輸入信號端S3處接收的第三輸入信號傳輸至第二控制電路20。此時，第三輸入信號為高位準信號。第二控制電路20中的第九電晶體T9響應於來自第一控制電路10的高位準的第三輸入信號，第九電晶體T9截止，驅動電路30與待驅動元件L不形成導電通路。
參考圖6B，第一輸入子電路11B中的第四電晶體T4回應於低位準的第一輸入信號，第四電晶體T4導通，穩壓子電路12中的第五電晶體T5響應於在第一使能信號端EM處接收的高位準的第一使能信號，第五電晶體T5截止，第四電晶體T4和第五電晶體T5不會將在第三輸入信號端S3處接收的第三輸入信號傳輸至第二控制電路20。
在子畫素的顯示灰階為中灰階或高灰階的情況下，第二輸入信號為低位準信號，第一輸入信號為高位準信號。參考圖6A至圖6C，第二輸入子電路13中的第八電晶體T8回應於低位準的第二輸入信號，第八電晶體T8導通，將在第二使能信號端EM’處接收的高位準的第二使能信號傳輸至第二控制電路20。第二控制電路20中的第九電晶體T9響應於高位準的第二使能信號，第九電晶體T9截止，驅動電路30與待驅動元件L不形成導電通路。
參考圖6A，第一輸入子電路11A中的第二電晶體T2回應於高位準的第一輸入信號，第二電晶體T2截止，不會將在第三輸入信號端S3處接收的第三輸入信號傳輸至第二控制電路20。
參考圖6B，第一輸入子電路11B中的第四電晶體T4回應於高位準的第一輸入信號，第四電晶體T4截止，穩壓子電路12中的第五電晶體T5響應於在第一使能信號端EM處接收的高位準的第一使能信號，第五電晶體T5截止，第四電晶體T4和第五電晶體T5不會將在第三輸入信號端S3處接收的第三輸入信號傳輸至第二控制電路20。
在此情況下，無論第三輸入信號為高位準信號還是低位準信號，第三輸入信號不會傳輸至第二控制電路20。這樣，在第三輸入信號為脈衝信號的情況下，第三輸入信號不會影響第九電晶體T9的控制極的電壓，可以避免影響第九電晶體T9所耦接的驅動電路30中的驅動電晶體DT的第二極的電壓的穩定性，避免影響驅動電路30後續寫入資料信號的準確性。示例性地，在第一階段，第三輸入信號的位準可以不作限定，例如第三輸入信號可以是高位準信號，也可以是高位準和低位準交替的信號。
另外，示例性地，在如圖9所示的一圖像幀(F)中，在第一控制信號端Q1處接收的第一控制信號的時序與在重置信號端RESET處接收的重置信號的時序相同，此時，第一控制信號端與重置信號端為同一信號端。在此情況下，在第一階段，第一控制電路寫入第一輸入信號，不寫入第二輸入信號。
示例性地，第一輸入信號的電壓幅值與第一控制信號的電壓幅值和第二使能信號的電壓幅值相匹配，即，第一輸入信號和第一控制信號需要保證接收這兩個信號的電晶體的完全導通和截止，第一輸入信號和第二使能信號需要保證接收這兩個信號的電晶體的完全導通和截止，例如，如果電晶體採用P型電晶體，在第一控制信號的電壓為10V的情況下，第一輸入信號的電壓範圍為7V~10V，在第一控制信號的電壓為-10V的情況下，第一輸入信號的電壓範圍為-7V~-10V，第二使能信號的電壓為-7V的情況下，第一輸入信號的電壓範圍為-7V~-10V。
相應地，第二輸入信號的電壓幅值與第二控制信號的電壓幅值和第三輸入信號的電壓幅值相匹配，即，第二輸入信號和第二控制信號需要保證接收這兩個信號的電晶體的完全導通和截止，第二輸入信號和第三輸入信號需要保證接收這兩個信號的電晶體的完全導通和截止，例如，如果電晶體採用P型電晶體，在第二控制信號的電壓為10V的情況下，第二輸入信號的電壓範圍為7V~10V，在第二控制信號的電壓為-10V的情況下，第二輸入信號的電壓範圍為-7V~-10V，第三輸入信號的電壓為-7V的情況下，第二輸入信號的電壓範圍為-7V~-10V。
綜上，在第一階段，在畫素電路對應的子畫素顯示低灰階的情況下，第一輸入信號為低位準信號，第二輸入信號為高位準信號，此時，第一控制電路10將第三輸入信號傳輸至第二控制電路20，透過控制第二控制電路20，使得驅動電路30和待驅動元件L不形成導電通路。在畫素電路對應的子畫素顯示中灰階或高灰階的情況下，第一輸入信號為高位準信號，第二輸入信號為低位準信號，此時，第一控制電路10將第二使能信號傳輸至第二控制電路20，透過控制第二控制電路20，使得驅動電路30和待驅動元件L不形成導電通路。另外，第一控制電路10還可以將第二電壓傳輸至第二控制電路20，透過控制第二控制電路20，使得驅動電路30和待驅動元件L不形成導電通路。待驅動元件L不工作。
在如圖8所示的一圖像幀(F)中的第二階段(U2)，參考圖5A和圖5B，驅動電路30中的資料寫入子電路23響應於在掃描信號端GATE處接收的掃描信號，將在資料信號端DATA處接收的資料信號寫入驅動子電路21。例如，參考圖6A至圖6C，資料寫入子電路23中的第十二電晶體T12響應於在掃描信號端GATE處接收的低位準的掃描信號，第十二電晶體T12導通，將在資料信號端DATA處接收的資料信號寫入驅動子電路21，即，寫入驅動電晶體DT的第一極。
補償子電路24響應於在掃描信號端GATE處接收的掃描信號，將資料信號和驅動電晶體DT的臨界電壓寫入驅動電晶體DT的控制極。例如，補償子電路24中的第十三電晶體T13響應於在掃描信號端GATE處接收的低位準的掃描信號，第十三電晶體T13導通，將驅動電晶體DT的控制極與第二極相連接，使驅動電晶體DT處於自飽和狀態（或二極體導通狀態），驅動電晶體DT的控制極的電壓為驅動電晶體DT的第一極的電壓和驅動電晶體DT的臨界電壓之和，即，資料信號和驅動電晶體DT的臨界電壓寫入至驅動電晶體DT的控制極。此時，驅動電晶體DT的控制極的電壓Vg=V data+V th，V data為資料信號的電壓，V th為驅動電晶體DT的臨界電壓。
在此情況下，與驅動電晶體DT的控制極耦接的第四電容器C4的第二端的電壓也為V data+V th，第四電容器C4的第一端與第一電壓端V1耦接，即，第四電容器C4的第一端的電壓為第一電壓V DD，此時，對第四電容器C4的兩端充電。第四電容器C4的兩端存在電位差為V DD-V data-V th。
示例性地，如圖10所示的一圖像幀(F)中，在第一控制信號端Q1處接收的第一控制信號的時序和在第二控制信號端Q2處接收的第二控制信號的時序，與在掃描信號端GATE處接收的掃描信號的時序相同。即，第一控制信號端與第二控制信號端可以同為掃描信號端。在此情況下，第一控制電路在第二階段寫入第一輸入信號和第二輸入信號，在第一階段不寫入第一輸入信號和第二輸入信號。
需要說明的是，在第一控制信號端與第二控制信號端可以同為掃描信號端的情況下第一控制電路中的各子電路的工作情況，與上述的第一控制電路中的各子電路在第一控制信號端與第二控制信號端同為重置信號端的情況下的工作情況類似，具體可參考上述描述，在此不再贅述。
在此情況下，在第二階段，在畫素電路對應的子畫素顯示低灰階的情況下，第一輸入信號為低位準信號，第二輸入信號為高位準信號，此時，第一控制電路10將第三輸入信號傳輸至第二控制電路20，透過控制第二控制電路20，使得驅動電路30和待驅動元件L不形成導電通路。在畫素電路對應的子畫素顯示中灰階或高灰階的情況下，第一輸入信號為高位準信號，第二輸入信號為低位準信號，此時，第一控制電路10將第二使能信號傳輸至第二控制電路20，透過控制第二控制電路20，使得驅動電路30和待驅動元件L不形成導電通路。另外，第一控制電路10還可以將第二電壓傳輸至第二控制電路20，透過控制第二控制電路20，使得驅動電路30和待驅動元件L不形成導電通路。待驅動元件L不工作。
此外，由於第一使能信號為高位準信號，因此驅動電路30中的驅動控制子電路22中的各個電晶體響應於該高位準的第一使能信號處於截止狀態。例如，驅動控制子電路22中的第十電晶體T10和第十一電晶體T11均為截止狀態，第十電晶體T10不會將第一電壓端V1的第一電壓傳輸至驅動電晶體DT的第一極。
並且，在第一控制電路10將第三輸入信號傳輸至第二控制電路20的情況下，第三輸入信號為脈衝信號，第二控制電路20中的第九電晶體T9的控制極的電壓會受到波動，相應地第九電晶體T9的第一極的電壓也會受到波動。因此，圖6C中的畫素電路101，驅動電路中的驅動控制子電路22中的第十一電晶體T11響應於高位準的第一使能信號處於截止狀態，使得驅動電晶體DT與第二控制電路20中的第九電晶體T9不相連，避免第九電晶體T9影響驅動電晶體DT的電壓，保證寫入的資料信號的準確性。
另外，對於圖6A中的畫素電路101，第九電晶體T9的第一極與驅動電晶體DT的第二極耦接，在第二階段，參考圖12，第三輸入信號為高位準信號，使得第九電晶體T9的控制極的電壓為固定電壓，這樣，可以避免第三輸入信號的脈衝信號影響第九電晶體T9的電壓而導致驅動電晶體DT的第二極的電壓受到波動。示例性地，參考圖12，在第一階段和第二階段，第三輸入信號的時序與第一使能信號的時序相同。
在如圖8所示的一圖像幀(F)的第三階段(U3)，參考圖6A至圖6C，驅動電路30中的驅動控制子電路22響應於在第一使能信號端EM處接收的第一使能信號，使驅動子電路21中的驅動電晶體DT與第一電壓端V1和第二控制電路20形成導電通路。例如，參考圖6A，驅動控制子電路22中的第十電晶體T10響應於在第一使能信號端EM處接收的低位準的第一使能信號，第十電晶體T10導通，驅動電晶體DT的第一極透過第十電晶體T10與第一電壓端V1耦接，驅動電晶體DT的第二極與第二控制電路20中的第九電晶體T9的第一極耦接，使驅動子電路21中的驅動電晶體DT與第一電壓端V1和第二控制電路20形成導電通路。例如，參考圖6C，驅動控制子電路22中的第十電晶體T10和第十一電晶體T11回應於在第一使能信號端EM處接收的低位準的第一使能信號，第十電晶體T10和第十一電晶體T11均導通，驅動電晶體DT的第一極透過第十電晶體T10與第一電壓端V1耦接，驅動電晶體DT的第二極透過第十一電晶體T11與第二控制電路20中的第九電晶體T9的第一極耦接，使驅動子電路21中的驅動電晶體DT與第一電壓端V1和第二控制電路20形成導電通路。此時，驅動電晶體DT的第一極的電壓為第一電壓。
在此情況下，驅動子電路21根據寫入的資料信號和第一電壓端V1的第一電壓，生成驅動信號。例如，根據電容的電荷保持定律，驅動子電路21中的第四電容器C4的第一端和第二端的電位差保持不變，在第四電容器C4的第一端的電壓保持為第一電壓的情況下，第四電容器C4的第二端的電壓仍為V data+V th，此時驅動電晶體DT的控制極的電壓為V data+V th。
可以理解的是，在驅動電晶體DT的閘源電壓差大於或等於其臨界電壓V th時，驅動電晶體DT導通，並產生驅動信號，該驅動信號從驅動電晶體DT的第二極輸出。由於驅動電晶體DT的控制極的電壓為V data+V th，驅動電晶體DT的第一極的電壓為第一電壓V DD，此時，驅動電晶體DT的閘源電壓差V gs=V data+V th-V DD。因此，經過驅動電晶體DT的驅動電流I=1/2．K．(V gs-V th) 2= 1/2．K．(V data+V th-V DD-V th) 2= 1/2．K． (V data-V DD) 2，該驅動電流I作為驅動子電路21生成的驅動信號。其中，K=W/L．C．u，W/L為驅動電晶體DT的寬長比，C為溝道絕緣層電容，u為溝道載流子遷移率。
可以理解的是，驅動電路10生成的驅動信號只與資料信號和第一電壓有關，與驅動電晶體DT的臨界電壓無關，從而實現了對驅動電路中驅動電晶體的臨界電壓的補償，從而避免了驅動電晶體DT的臨界電壓對待驅動元件L工作情況（例如發光亮度）的影響，提高了待驅動元件L亮度的均一性。
需要說明的是，驅動電流（即驅動信號）的大小與驅動電晶體的特性有關，對於向不同顏色的子畫素（例如紅色子畫素、綠色子畫素和藍色子畫素）提供驅動信號的畫素電路，需要考慮實現不同顏色子畫素的發光元件的光電特性，可以透過設計驅動電晶體的尺寸來實現不同的驅動能力。例如，向紅色子畫素提供驅動信號的畫素電路的驅動電晶體、向綠色子畫素提供驅動信號的畫素電路的驅動電晶體和向藍色子畫素提供驅動信號的畫素電路的驅動電晶體中，至少兩個驅動電晶體的寬長比不同。這樣，在不同顏色的子畫素均顯示相同的灰階時，理論上來講，如果向不同顏色的子畫素提供驅動信號的畫素電路中的驅動電晶體的尺寸完全相同，不同子畫素需要的驅動信號幅值可能存在差異，也即向不同子畫素的畫素電路提供的資料信號的幅值不同，設計複雜度會大大提升；而透過對各畫素電路中的驅動電晶體的尺寸進行設計，例如，改變驅動電晶體的寬長比來調整驅動信號的大小，可以向不同子畫素提供相同幅值的資料信號。
示例性地，在畫素電路對應的子畫素顯示不同灰階的情況下，由於第一電壓端V1的第一電壓為直流電壓信號，因此，可以透過控制資料信號的電壓V data，來改變驅動信號的大小，以使驅動信號的幅值維持在較高值範圍內，提高待驅動元件L的發光效率，避免使用小電流幅值實現低灰階顯示的情況下待驅動元件L發光效率較低、功耗較高的問題，從而提高顯示面板的顯示效果。
在此情況下，驅動電路30向第二控制電路20輸出驅動信號。例如，第二控制電路20中的第九電晶體T9的第一極接收驅動信號。
參考圖5A和圖5B，第一控制電路10中的第二輸入子電路13響應於在第二控制信號端Q2處接收的第二控制信號，寫入在第二輸入信號端S2處接收的第二輸入信號，及，回應於第二輸入信號，將在第二使能信號端EM’處接收的第二使能信號傳輸至第二控制電路20。
參考圖5A，第一控制電路10中的第一輸入子電路11A回應於第一輸入信號，將在第三輸入信號端S3處接收的第三輸入信號傳輸至第二控制電路20。
參考圖5B，第一控制電路10中的第一輸入子電路11B響應於第一輸入信號，向第二控制電路10傳輸第三輸入信號，穩壓子電路12響應於在第一使能信號端EM處接收的第一使能信號，將來自第一輸入子電路11B的信號（即第三輸入信號）傳輸至第二控制電路20。
例如，參考圖6A至圖6C，第二輸入子電路13中的第七電晶體T7回應於在第二控制信號端Q2處接收的高位準的第二控制信號，第七電晶體T7截止，停止寫入第二輸入信號。
例如，參考圖6A，第一輸入子電路11A中的第一電晶體T1回應於在第一控制信號端Q1處接收的高位準的第一控制信號，第一電晶體T1截止，停止寫入第一輸入信號。
例如，參考圖6B，穩壓子電路12中的第六電晶體T6響應於第三控制信號端Q3處接收的高位準的第三控制信號（參考圖11），第六電晶體T6截止，停止將第二電壓傳輸至第二控制電路20。
示例性地，在畫素電路對應的子畫素顯示低灰階的情況下，第一控制電路10中寫入的第二輸入信號為高位準信號，寫入的第一輸入信號為低位準信號。
例如，參考圖6A至圖6C，第二輸入子電路13中的第三電容器C3儲存高位準的第二輸入信號，第二輸入子電路13中的第八電晶體T8回應於高位準的第二輸入信號，第八電晶體T8截止，不會將在第二使能信號端EM’處接收的第二使能信號傳輸至第二控制電路20。
例如，參考圖6B，第一輸入子電路11B中的第四電晶體T4回應於低位準的第一輸入信號，第四電晶體T4導通，穩壓子電路12中的第五電晶體T5響應於在第一使能信號端EM處接收的低位準的第一使能信號，第五電晶體T5導通，第四電晶體T4和第五電晶體T5將在第三輸入信號端S3處接收的第三輸入信號傳輸至第二控制電路20。
例如，參考圖6A，第一輸入子電路11A中的第一電容器C1儲存低位準的第一輸入信號，第二電晶體T2回應於低位準的第一輸入信號，第二電晶體T2導通，將在第三輸入信號端S3處接收的第三輸入信號傳輸至第二控制電路20。
因此，在畫素電路對應的子畫素顯示低灰階的情況下，第一控制電路10將第三輸入信號傳輸至第二控制電路20。在第三階段，第三輸入信號為高位準和低位準交替的脈衝信號。在第三輸入信號為低位準信號的情況下，第二控制電路20中的第九電晶體T9響應於來自第一控制電路10的低位準的第三輸入信號，第九電晶體T9導通，驅動電路30與待驅動元件L形成導電通路，第二控制電路20將來自驅動電路30的驅動信號傳輸至待驅動元件L，驅動待驅動元件L工作。在第三輸入信號為高位準信號的情況下，第二控制電路20中的第九電晶體T9響應於來自第一控制電路10的高位準的第三輸入信號，第九電晶體T9截止，驅動電路30與待驅動元件L不形成導電通路，驅動信號不會傳輸至待驅動元件L，待驅動元件L不工作。在此情況下，待驅動元件L的工作狀態和不工作狀態交替進行，在待驅動元件L的工作狀態為發光狀態的情況下，待驅動元件L呈亮暗交替的發光狀態。
因此，在畫素電路對應的子畫素顯示低灰階的情況下，第一控制電路將第三輸入信號傳輸至第二控制電路，透過第三輸入信號控制第二控制電路20導通的頻率，以控制驅動電路30和待驅動元件L形成導電通路的頻率，控制待驅動元件L接收到驅動信號的頻率，使得待驅動元件間歇性地處於工作狀態，從而控制待驅動元件L的工作時長，使得待驅動元件可以在較高幅值的驅動信號的驅動下也可以實現對應的灰階顯示，提高了待驅動元件的工作效率。並且待驅動元件的工作頻率相對較高，可以避免人眼觀看到閃爍，提高顯示效果。
在子畫素的顯示灰階為中灰階或高灰階的情況下，寫入的第二輸入信號為低位準信號，寫入的第一輸入信號為高位準信號。
例如，參考圖6A，第一輸入子電路11A中的第一電容器C1儲存高位準的第一輸入信號，第二電晶體T2回應於高位準的第一輸入信號，第二電晶體T2截止，不會將在第三輸入信號端S3處接收的第三輸入信號傳輸至第二控制電路20。
例如，參考圖6B，第一輸入子電路11B中的第一電容器C1儲存高位準的第一輸入信號，第四電晶體T4回應於高位準的第一輸入信號，第四電晶體T4截止，穩壓子電路12中的第五電晶體T5響應於在第一使能信號端EM處接收的低位準的第一使能信號，第五電晶體T5導通，不會將在第三輸入信號端S3處接收的第三輸入信號傳輸至第二控制電路20。
例如，參考圖6A至圖6C，第二輸入子電路13中的第三電容器C3儲存低位準的第二輸入信號，第二輸入子電路13中的第八電晶體T8回應於低位準的第二輸入信號，第八電晶體T8導通，將在第二使能信號端EM’處接收的低位準的第二使能信號傳輸至第二控制電路20。第二控制電路20中的第九電晶體T9響應於低位準的第二使能信號，第九電晶體T9導通，使得驅動電路30與待驅動元件L形成導電通路，此時，透過第二控制電路20，將來自驅動電路30的驅動信號傳輸至待驅動元件L，驅動待驅動元件L工作。
由於在第三階段，第二使能信號為直流低位準信號，因此，第二控制電路20中的第九電晶體T9一直處於導通狀態，來自驅動電路30的驅動信號可以一直傳輸至待驅動元件L，使得待驅動元件L一直工作。這樣，在驅動信號為高電流信號的情況下，可以保證待驅動元件L的發光亮度。在畫素電路所在子畫素顯示中高灰階的情況下，第一控制電路將第二使能信號傳輸至第二控制電路，使得待驅動元件一直在較高幅值的驅動信號的驅動下工作，保證待驅動元件的工作效率。
在一些實施例中，如圖13所示，顯示面板100還包括多個級聯的移位暫存電路RS。每個移位暫存電路與一列畫素電路101的第三輸入信號端S3耦接。示例性地，每個移位暫存電路RS透過一條第二信號線LS與一列畫素電路101的第三輸入信號端S3耦接。移位暫存電路RS被配置為向其所耦接的畫素電路101的第三輸入信號端S3傳輸第三輸入信號。
示例性地，參考圖6A中的畫素電路101，由於第三輸入信號為脈衝信號，在待驅動元件不工作階段，第九電晶體T9的控制極的電壓交替處於高電壓和低電壓，使得第九電晶體T9的第一極和驅動電晶體DT的第二極的電壓浮動，會影響寫入的資料信號的準確性。因此，對於一列畫素電路，在第二控制電路20接收到來自第一控制電路10的第三輸入信號的情況下，驅動電路的驅動控制子電路回應於第一使能信號處於截止狀態，則第二控制電路回應於第三輸入信號也處於截止狀態，這樣，可以避免第三輸入信號對驅動電路的影響。
在此情況下，在待驅動元件不工作階段，第三輸入信號的時序與第一使能信號的時序相同。例如，參考圖12，在待驅動元件的不工作階段（圖12中的第一階段U1和第二階段U2），第一使能信號為高位準信號，第三輸入信號也為高位準信號。
示例性地，多個級聯的移位暫存電路可以將第三輸入信號移位傳輸至對應的畫素電路。例如，每列子畫素中的各畫素電路在第三輸入信號端S3處接收的第三輸入信號，隨著每列子畫素中的各畫素電路在第一使能信號端EM處接收的第一使能信號逐列依次移位。例如，在顯示面板具有n列子畫素的情況下，n為正整數，參考圖14，第一列畫素電路接收到的第一使能信號EM(1)為高位準的情況下，第一列畫素電路接收到的第三輸入信號S3(1)也為高位準，第二列畫素電路接收到的第一使能信號EM(2)為高位準的情況下，第二列畫素電路接收到的第三輸入信號S3(2)也為高位準，依次類推，第n列畫素電路接收到的第一使能信號EM(n)為高位準的情況下，第n列畫素電路接收到的第三輸入信號S3(n)也為高位準。
需要說明的是，可以根據實際情況選擇移位暫存電路的具體電路結構，在此不作限定，能夠實現上述功能的電路和器件均可作為本公開的實施例所述的移位暫存電路。
在一些實施例中，顯示面板包括多個掃描驅動電路，多個掃描驅動電路為至少三個掃描驅動電路，至少三個掃描驅動電路包括第一掃描驅動電路、第二掃描驅動電路和第三掃描驅動電路。例如，每個掃描驅動電路包括多個級聯的移位暫存電路。第一掃描驅動電路被配置為輸出掃描信號，第二掃描驅動電路被配置為輸出重置信號，第三掃描驅動電路被配置為輸出使能信號，例如第一使能信號和第二使能信號。
在一些實施例中，多個掃描驅動電路為至少四個掃描驅動電路，至少四個掃描驅動電路包括：上述的第一掃描驅動電路、第二掃描驅動電路和第三掃描驅動電路、以及第四掃描驅動電路。其中，第四掃描驅動電路被配置為輸出第三輸入信號，例如，第四掃描驅動電路包括上述的多個級聯的移位暫存電路RS。例如，不同掃描驅動電路中的移位暫存電路不完全相同；例如，第四掃描驅動電路中的移位暫存電路不同於第一掃描驅動電路、第二掃描驅動電路和第三掃描驅動電路中的移位暫存電路。
示例性地，第一掃描驅動電路、第二掃描驅動電路、第三掃描驅動電路和第四掃描驅動電路中的兩個掃描驅動電路位於AA區外相對兩側中的一側，其餘的兩個掃描驅動電路位於AA區外相對兩側中的另一側。例如，AA區外相對兩側可以為沿畫素電路排列的列方向上，AA區外相對的兩側。例如，第一掃描驅動電路、第二掃描驅動電路位於AA區外相對兩側中的一側，第三掃描驅動電路和第四掃描驅動電路位於AA區外相對兩側中的另一側。這樣，顯示面板中電路的分佈較為均勻，使得顯示面板的膜層厚度較為均一。
在一些實施例中，如圖1所示，顯示裝置200還包括驅動晶片210。驅動晶片210與顯示面板100耦接。驅動晶片210被配置為向顯示面板100提供信號。例如驅動晶片為驅動IC(Integrated Circuit)。
例如，一個驅動晶片210可以向顯示面板100提供資料信號；該一個驅動晶片210也可以向顯示面板100提供第一輸入信號、第二輸入信號和第三輸入信號。或者，顯示裝置200包括多個驅動晶片，多個驅動晶片分別向顯示面板提供資料信號、第一輸入信號、第二輸入信號和第三輸入信號。
示例性地，在第三輸入信號由驅動晶片提供的情況下，顯示面板中的所有畫素電路接收相同的第三輸入信號，簡化設計。
示例性地，在第三輸入信號由移位暫存電路提供的情況下，顯示面板中的所有畫素電路接收的第三輸入信號不同，例如，一列畫素電路接收相同的第三輸入信號。這樣，根據畫素電路的實際工作情況，調整第三輸入信號的電壓，例如，對於圖6B中的畫素電路，在其工作的第一階段和第二階段，第三輸入信號不用保持高位準信號，可以降低功耗。
本公開的實施例提供一種畫素電路的驅動方法。畫素電路包括：驅動電路、第一控制電路和第二控制電路。驅動電路至少與資料信號端、掃描信號端、第一電壓端和第一使能信號端耦接。第一控制電路至少與第二使能信號端、第一控制信號端、第一輸入信號端、第二控制信號端、第二輸入信號端和第三輸入信號端耦接。第二控制電路與驅動電路、第一控制電路和待驅動元件耦接。
畫素電路的驅動方法包括：驅動電路響應於在掃描信號端處接收的掃描信號，寫入在資料信號端處接收的資料信號，及，回應於在第一使能信號端處接收的第一使能信號，根據第一電壓端的第一電壓和寫入的資料信號，生成驅動信號；第一控制電路回應於在第一控制信號端處接收的第一控制信號，寫入在第一輸入信號端處接收的第一輸入信號，回應於第一輸入信號，傳輸在第三輸入信號端處接收的第三輸入信號；或者，第一控制電路回應於在第二控制信號端處接收的第二控制信號，寫入在第二輸入信號端處接收的第二輸入信號，回應於第二輸入信號，傳輸在第二使能信號端處接收的第二使能信號；第二控制電路回應於並接收第三輸入信號和第二使能信號中的其中一者，將來自驅動電路的驅動信號傳輸至待驅動元件，控制待驅動元件的工作時長。
第三輸入信號的頻率大於第二使能信號的頻率。
示例性地，在畫素電路所在的子畫素顯示中高灰階的情況下，第一控制電路將第三輸入信號傳輸至第二控制電路，此時，例如第一輸入信號為高位準信號，第二輸入信號為低位準信號；在畫素電路所在的子畫素顯示低灰階的情況下，第一控制電路將第二使能信號傳輸至第二控制電路，此時，例如第一輸入信號為低位準信號，第二輸入信號為高位準信號。
上述的畫素電路的驅動方法具有與上述的畫素電路相同的有益效果，因此不再贅述。
以上所述，僅為本公開的具體實施方式，但本公開的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本公開揭露的技術範圍內，想到變化或替換，都應涵蓋在本公開的保護範圍之內。因此，本公開的保護範圍應以所述申請專利範圍的保護範圍為准。
100:顯示面板 101:畫素電路 L:待驅動元件 200:顯示裝置 AA:顯示區 S:周邊區 P:子畫素 X,Y:方向 V1~V3:電壓端 210:驅動晶片 10:第一控制電路 20:第二控制電路 30:驅動電路 DATA:資料信號端 GATE:掃描信號端 EM,EM’:使能信號端 Q1~Q3:控制信號端 S1~S3:輸入信號端 11A,11B,13:輸入子電路 12:穩壓子電路 21:驅動子電路 22:驅動控制子電路 23:資料寫入子電路 24:補償子電路 25:重置子電路 RESET:重置信號端 INIT:初始信號端 T1~T15:電晶體 C1~D4:電容器 GL:掃描信號線 DL:資料信號線 E:使能信號線 RL:重置信號線 LQ,LS:信號線 LH:輸入信號線 L V1~L V3:電壓線 F:圖像幀 U1~U3:階段 RS:移位暫存電路
為了更清楚地說明本公開中的技術方案，下面將對本公開一些實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本公開的一些實施例的附圖，對於本領域普通技術人員來講，還可以根據這些附圖獲得其他的附圖。此外，以下描述中的附圖可以視作示意圖，並非對本公開實施例所涉及的產品的實際尺寸、方法的實際流程、信號的實際時序等的限制。 圖1為根據一些實施例的顯示裝置的一種結構圖； 圖2為根據一些實施例的子畫素的一種結構圖； 圖3為根據一些實施例的畫素電路的一種結構圖； 圖4為根據一些實施例的畫素電路的另一種結構圖； 圖5A為根據一些實施例的畫素電路的又一種結構圖； 圖5B為根據一些實施例的畫素電路的又一種結構圖； 圖6A為根據一些實施例的畫素電路的又一種結構圖； 圖6B為根據一些實施例的畫素電路的又一種結構圖； 圖6C為根據一些實施例的畫素電路的又一種結構圖； 圖6D為根據一些實施例的畫素電路的又一種結構圖； 圖7A為根據一些實施例的顯示面板的一種結構圖； 圖7B為根據一些實施例的顯示面板的另一種結構圖； 圖7C為根據一些實施例的顯示面板的又一種結構圖； 圖7D為根據一些實施例的顯示面板的又一種結構圖； 圖8為根據一些實施例的畫素電路的驅動信號的一種時序圖； 圖9為根據一些實施例的畫素電路的驅動信號的另一種時序圖； 圖10為根據一些實施例的畫素電路的驅動信號的又一種時序圖； 圖11為根據一些實施例的畫素電路的驅動信號的又一種時序圖； 圖12為根據一些實施例的畫素電路的驅動信號的又一種時序圖； 圖13為根據一些實施例的顯示面板的又一種結構圖； 圖14為根據一些實施例的畫素電路的驅動信號的又一種時序圖。
10:第一控制電路
20:第二控制電路
30:驅動電路
DATA:資料信號端
GATE:掃描信號端
V1:第一電壓端
EM:第一使能信號端
EM’:第二使能信號端
Q1:第一控制信號端
S1:第一輸入信號端
Q2:第二控制信號端
S2:第二輸入信號端
S3:第三輸入信號端
V3:第三電壓端
L:待驅動元件

Claims (21)

  1. 一種畫素電路，包括： 驅動電路，至少與資料信號端、掃描信號端、第一電壓端和第一使能信號端耦接；其中，所述驅動電路被配置為：回應於在所述掃描信號端處接收的掃描信號，寫入在所述資料信號端處接收的資料信號，及，回應於在所述第一使能信號端處接收的第一使能信號，根據所述第一電壓端的第一電壓和寫入的資料信號，生成驅動信號； 第一控制電路，至少與第二使能信號端、第一控制信號端、第一輸入信號端、第二控制信號端、第二輸入信號端和第三輸入信號端耦接；其中，所述第一控制電路被配置為：回應於在所述第一控制信號端處接收的第一控制信號，寫入在所述第一輸入信號端處接收的第一輸入信號，回應於所述第一輸入信號，傳輸在所述第三輸入信號端處接收的第三輸入信號；或者所述第一控制電路被配置為回應於在所述第二控制信號端處接收的第二控制信號，寫入在所述第二輸入信號端處接收的第二輸入信號，回應於所述第二輸入信號，傳輸在所述第二使能信號端處接收的第二使能信號；和 第二控制電路，與所述驅動電路、所述第一控制電路和待驅動元件耦接；其中，所述第二控制電路被配置為：回應並接收所述第三輸入信號和所述第二使能信號中的其中一者，將來自所述驅動電路的驅動信號傳輸至所述待驅動元件，控制所述待驅動元件的工作時長。
  2. 如請求項1所述的畫素電路，其中，所述第一控制電路還與第三控制信號端、所述第一使能信號端和第二電壓端耦接； 所述第一控制電路還被配置為：回應於在所述第三控制信號端處接收的第三控制信號，將所述第二電壓端的第二電壓傳輸至所述第二控制電路； 所述第一控制電路還被配置為：回應於在所述第一使能信號端處接收的第一使能信號和所述第一輸入信號，將所述第三輸入信號傳輸至所述第二控制電路。
  3. 如請求項1所述的畫素電路，其中，所述第一控制電路包括： 第一輸入子電路，與所述第一控制信號端、所述第一輸入信號端和所述第三輸入信號端耦接； 所述第一輸入子電路被配置為：回應於在所述第一控制信號端處接收的第一控制信號，寫入在所述第一輸入信號端處接收的第一輸入信號，及，回應於所述第一輸入信號，向所述第二控制電路傳輸在所述第三輸入信號端處接收的第三輸入信號。
  4. 如請求項3所述的畫素電路，其中，所述第一輸入子電路還與所述第二控制電路耦接； 所述第一輸入子電路包括： 第一電晶體，其中，所述第一電晶體的控制極與所述第一控制信號端耦接，所述第一電晶體的第一極與所述第一輸入信號端耦接； 第二電晶體，其中，所述第二電晶體的控制極與所述第一電晶體的第二極耦接，所述第二電晶體的第一極與所述第三輸入信號端耦接，所述第二電晶體的第二極與所述第二控制電路耦接；和 第一電容器，其中，所述第一電容器與所述第一電晶體的第二極耦接。
  5. 如請求項3所述的畫素電路，其中，所述第一控制電路還包括： 穩壓子電路，與所述第一使能信號端、所述第一輸入子電路、所述第二控制電路、第三控制信號端和第二電壓端耦接； 所述穩壓子電路被配置為：回應於在所述第三控制信號端處接收的第三控制信號，將所述第二電壓端的第二電壓傳輸至所述第二控制電路；及，回應於在所述第一使能信號端處接收的第一使能信號，將來自所述第一輸入子電路的信號傳輸至所述第二控制電路。
  6. 如請求項5所述的畫素電路，其中，所述第一輸入子電路包括： 第三電晶體，其中，所述第三電晶體的控制極與所述第一控制信號端耦接，所述第三電晶體的第一極與所述第一輸入信號端耦接； 第四電晶體，其中，所述第四電晶體的控制極與所述第三電晶體的第二極耦接，所述第四電晶體的第一極與所述第三輸入信號端耦接，所述第四電晶體的第二極與所述穩壓子電路耦接；和 第二電容器，其中，所述第二電容器與所述第三電晶體的第二極耦接； 所述穩壓子電路包括： 第五電晶體，其中，所述第五電晶體的控制極與所述第一使能信號端耦接，所述第五電晶體的第一極與所述第一輸入子電路耦接，所述第五電晶體的第二極與所述第二控制電路耦接；和 第六電晶體，其中，所述第六電晶體的控制極與所述第三控制信號端耦接，所述第六電晶體的第一極與所述第二電壓端耦接，所述第六電晶體的第二極與所述第二控制電路耦接。
  7. 如請求項1所述的畫素電路，其中，所述第一控制電路包括： 第二輸入子電路，與所述第二控制信號端、所述第二輸入信號端、所述第二使能信號端和所述第二控制電路； 所述第二輸入子電路被配置為：回應於在所述第二控制信號端處接收的第二控制信號，寫入在所述第二輸入信號端處接收的第二輸入信號，及，回應於所述第二輸入信號，將在所述第二使能信號端處接收的第二使能信號傳輸至所述第二控制電路。
  8. 如請求項7所述的畫素電路，其中，所述第二輸入子電路包括： 第七電晶體，其中，所述第七電晶體的控制極與所述第二控制信號端耦接，所述第七電晶體的第一極與所述第二輸入信號端耦接； 第八電晶體，其中，所述第八電晶體的控制極與所述第七電晶體的第二極耦接，所述第八電晶體的第一極與所述第二使能信號端耦接，所述第八電晶體的第二極與所述第二控制電路耦接；和 第三電容器，其中，所述第三電容器與所述第七電晶體的第二極耦接。
  9. 如請求項1~8中任一項所述的畫素電路，其中，所述第二控制電路包括第九電晶體； 所述第九電晶體的控制極與所述第一控制電路耦接，所述第九電晶體的第一極與所述驅動電路耦接，所述第九電晶體的第二極與所述待驅動元件耦接。
  10. 如請求項1~8中任一項所述的畫素電路，其中，所述驅動電路包括： 驅動子電路，被配置為根據寫入的所述資料信號和所述第一電壓端的第一電壓，生成所述驅動信號；其中，所述驅動子電路包括驅動電晶體和第四電容器，所述第四電容器的第一端與所述第一電壓端耦接，所述第四電容器的第二端與所述驅動電晶體的控制極耦接； 驅動控制子電路，至少與所述第一使能信號端、所述第一電壓端、所述驅動子電路耦接；其中，所述驅動控制子電路被配置為：回應於在所述第一使能信號端處接收的第一使能信號，使所述第一電壓端和所述第二控制電路透過所述驅動子電路中的所述驅動電晶體形成導電通路； 資料寫入子電路，與所述掃描信號端、所述資料信號端和所述驅動子電路耦接；其中，所述資料寫入子電路被配置為響應於在所述掃描信號端處接收的掃描信號，將在所述資料信號端處接收的所述資料信號寫入所述驅動子電路；和 補償子電路，與所述掃描信號端、所述驅動電晶體的控制極和所述驅動電晶體的第二極耦接；其中，所述補償子電路被配置為：回應於在所述掃描信號端處接收的掃描信號，將所述資料信號和所述驅動電晶體的臨界電壓寫入所述驅動電晶體的控制極。
  11. 如請求項10所述的畫素電路，其中，所述驅動控制子電路包括： 第十電晶體，其中，所述第十電晶體的控制極與所述第一使能信號端耦接，所述第十電晶體的第一極與所述第一電壓端耦接，所述第十電晶體的第二極與所述驅動電晶體的第一極耦接； 其中，所述驅動電晶體的第二極與所述第二控制電路耦接。
  12. 如請求項10所述的畫素電路，其中，所述驅動控制子電路包括： 第十電晶體，其中，所述第十電晶體的控制極與所述第一使能信號端耦接，所述第十電晶體的第一極與所述第一電壓端耦接，所述第十電晶體的第二極與所述驅動電晶體的第一極耦接；和 第十一電晶體，其中，所述第十一電晶體的控制極與所述第一使能信號端耦接，所述第十一電晶體的第一極與所述驅動電晶體的第二極耦接，所述第十一電晶體的第二極與所述第二控制電路耦接。
  13. 如請求項10所述的畫素電路，其中，所述資料寫入子電路包括： 第十二電晶體，其中，所述第十二電晶體的控制極與所述掃描信號端耦接，所述第十二電晶體的第一極與所述資料信號端耦接，所述第十二電晶體的第二極與所述驅動電晶體的第一極耦接； 和/或， 所述補償子電路包括： 第十三電晶體，其中，所述第十三電晶體的控制極與所述掃描信號端耦接，所述第十三電晶體的第一極與所述驅動電晶體的第二極耦接，所述第十三電晶體的第二極與所述驅動電晶體的控制極耦接。
  14. 如請求項10所述的畫素電路，其中，所述驅動電路還包括： 重置子電路，與所述驅動子電路、所述待驅動元件、重置信號端和初始信號端耦接； 其中，所述重置子電路被配置為：回應於在所述重置信號端處接收的重置信號，將在所述初始信號端處接收的初始信號傳輸至所述驅動子電路和所述待驅動元件。
  15. 如請求項14所述的畫素電路，其中，所述重置子電路包括： 第十四電晶體，其中，所述第十四電晶體的控制極與所述重置信號端耦接，所述第十四電晶體的第一極與所述初始信號端耦接，所述第十四電晶體的第二極與所述驅動電晶體的控制極耦接；和 第十五電晶體，其中，所述第十五電晶體的控制極與所述重置信號端耦接，所述第十五電晶體的第一極與所述初始信號端耦接，所述第十五電晶體的第二極與所述待驅動元件耦接。
  16. 如請求項14所述的畫素電路，其中，所述第一控制信號端與所述重置信號端為同一信號端，所述第二控制信號端與所述掃描信號端為同一信號端，所述第一輸入信號端與所述第二輸入信號端為同一信號端； 或者， 所述第一控制信號端與所述第二控制信號端同為所述重置信號端，或者同為所述掃描信號端，所述第一輸入信號端與所述第二輸入信號端為不同信號端。
  17. 一種顯示面板，包括： 如請求項1~16中任一項所述的畫素電路；和 待驅動元件，所述待驅動元件與所述畫素電路耦接。
  18. 如請求項17所述的顯示面板，還包括：多條第一信號線和多條第二信號線； 其中，所述顯示面板包括多個所述畫素電路，多個所述畫素電路排列為多行多列， 位於同一列的畫素電路的第一控制信號端和第二控制信號端均與同一條第一信號線耦接，位於同一行的畫素電路的第一輸入信號端和第二輸入信號端分別與兩條第二信號線耦接； 或者，位於同一列的畫素電路的第一控制信號端和第二控制信號端分別與兩條第一信號線耦接，位於同一行的畫素電路的第一輸入信號端和第二輸入信號端均與同一條第二信號線耦接。
  19. 如請求項17或18所述的顯示面板，還包括： 級聯的多個移位暫存電路，其中，每個移位暫存電路與位於同一列的畫素電路的第三輸入信號端耦接；每個移位暫存電路被配置為向其所耦接的畫素電路的第三輸入信號端傳輸第三輸入信號。
  20. 一種顯示裝置，包括： 如請求項17~19中任一項所述的顯示面板； 驅動晶片，與所述顯示面板耦接； 其中，所述驅動晶片被配置為向所述顯示面板提供信號。
  21. 一種畫素電路的驅動方法，其中，所述畫素電路包括：驅動電路、第一控制電路和第二控制電路；所述驅動電路至少與資料信號端、掃描信號端、第一電壓端和第一使能信號端耦接；所述第一控制電路至少與第二使能信號端、第一控制信號端、第一輸入信號端、第二控制信號端、第二輸入信號端和第三輸入信號端耦接；所述第二控制電路與所述驅動電路、所述第一控制電路和待驅動元件耦接； 所述驅動方法包括： 所述驅動電路響應於在所述掃描信號端處接收的掃描信號，寫入在所述資料信號端處接收的資料信號，及，回應於在所述第一使能信號端處接收的第一使能信號，根據所述第一電壓端的第一電壓和寫入的資料信號，生成驅動信號； 所述第一控制電路回應於在所述第一控制信號端處接收的第一控制信號，寫入在所述第一輸入信號端處接收的第一輸入信號，回應於所述第一輸入信號，傳輸在所述第三輸入信號端處接收的第三輸入信號；或者所述第一控制電路回應於在所述第二控制信號端處接收的第二控制信號，寫入在所述第二輸入信號端處接收的第二輸入信號，回應於所述第二輸入信號，傳輸在所述第二使能信號端處接收的第二使能信號； 所述第二控制電路回應並接收所述第三輸入信號和所述第二使能信號中的其中一者，將來自所述驅動電路的驅動信號傳輸至所述待驅動元件，控制所述待驅動元件的工作時長； 其中，所述第三輸入信號的頻率大於所述第二使能信號的頻率。
TW110135545A 2020-11-03 2021-09-24 畫素電路及驅動方法、顯示面板、顯示裝置 TWI779845B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2020/126034 2020-11-03
PCT/CN2020/126034 WO2022094738A1 (zh) 2020-11-03 2020-11-03 像素电路及驱动方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
TW202219934A true TW202219934A (zh) 2022-05-16
TWI779845B TWI779845B (zh) 2022-10-01

Family

ID=81458427

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110135545A TWI779845B (zh) 2020-11-03 2021-09-24 畫素電路及驅動方法、顯示面板、顯示裝置

Country Status (5)

Country Link
US (2) US11688347B2 (zh)
EP (1) EP4145434A4 (zh)
CN (1) CN114766048B (zh)
TW (1) TWI779845B (zh)
WO (1) WO2022094738A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117897759A (zh) * 2022-07-21 2024-04-16 京东方科技集团股份有限公司 像素驱动电路及驱动方法、显示面板、显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008046427A (ja) * 2006-08-18 2008-02-28 Sony Corp 画像表示装置
KR101074811B1 (ko) * 2010-01-05 2011-10-19 삼성모바일디스플레이주식회사 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법
KR20140127048A (ko) * 2013-04-24 2014-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106097964B (zh) * 2016-08-22 2018-09-18 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN107564473B (zh) * 2017-09-12 2019-12-13 北京大学深圳研究生院 栅极驱动电路
CN110021273B (zh) * 2018-01-10 2021-12-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
TWI669816B (zh) * 2018-04-18 2019-08-21 友達光電股份有限公司 拼接用顯示面板及其製造方法
CN108538245B (zh) * 2018-05-30 2020-07-28 上海天马有机发光显示技术有限公司 一种显示面板的驱动方法、显示面板及显示装置
CN109064972A (zh) * 2018-08-30 2018-12-21 云谷（固安）科技有限公司 像素结构、驱动方法、像素电路和显示面板
CN110021264B (zh) * 2018-09-07 2022-08-19 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN109920371B (zh) * 2019-04-26 2021-01-29 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN112837649B (zh) * 2019-11-01 2022-10-11 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
CN111179849B (zh) * 2020-01-06 2021-03-26 京东方科技集团股份有限公司 控制单元、控制电路、显示装置及其控制方法
CN111312158B (zh) * 2020-03-04 2021-11-30 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN111354314A (zh) * 2020-03-16 2020-06-30 昆山国显光电有限公司 像素电路、像素电路的驱动方法和显示面板
CN111223444A (zh) * 2020-03-19 2020-06-02 京东方科技集团股份有限公司 像素驱动电路及驱动方法、显示装置
CN111462679A (zh) * 2020-04-16 2020-07-28 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111477162B (zh) * 2020-04-17 2021-04-13 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN111477163B (zh) * 2020-04-21 2021-09-28 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111627387B (zh) * 2020-06-24 2022-09-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板及显示装置

Also Published As

Publication number Publication date
US11688347B2 (en) 2023-06-27
US20220351683A1 (en) 2022-11-03
WO2022094738A1 (zh) 2022-05-12
CN114766048A (zh) 2022-07-19
US20230260461A1 (en) 2023-08-17
EP4145434A4 (en) 2023-05-24
TWI779845B (zh) 2022-10-01
EP4145434A1 (en) 2023-03-08
CN114766048B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
US11875747B2 (en) Pixel driving circuit, driving method for the same, display panel, and display apparatus
US20240062721A1 (en) Pixel Circuit and Driving Method Thereof, and Display Panel
WO2018126725A1 (zh) 像素电路及其驱动方法、以及显示面板
US11694597B2 (en) Pixel driving circuit, pixel driving method, display panel and display device
US11615738B2 (en) Pixel driving circuit and driving method therefor, display panel, and display apparatus
WO2022156306A1 (zh) 像素电路及驱动方法、显示面板、显示装置
US11538405B2 (en) Pixel driving circuit, pixel driving method, display panel and display device
WO2022188197A1 (zh) 一种背光驱动电路及液晶显示装置
US20240127756A1 (en) Pixel Driving Circuit, Pixel Driving Method, Display Panel and Display Device
US20230260461A1 (en) Pixel circuit and driving method thereof, display panel and display apparatus
US11443689B1 (en) Light-emitting element control circuit, display panel and display device
US11514865B2 (en) Driving circuit and driving method thereof, display panel, and display device
WO2022193359A1 (zh) 一种背光驱动电路及液晶显示装置
US11875734B2 (en) Pixel circuit and drive method for same, and display panel and drive method for same
TWI795039B (zh) 畫素電路及其驅動方法、顯示基板、顯示裝置
WO2023092346A1 (zh) 显示基板及其驱动方法、显示装置
WO2022217527A1 (zh) 显示面板及其控制方法、显示装置
WO2024041217A1 (zh) 像素电路及其驱动方法、显示面板、显示装置
WO2023216175A1 (zh) 显示基板及其驱动方法、显示装置
KR102682988B1 (ko) 발광 신호 구동부와 그를 포함한 표시 장치
CN118298752A (zh) 发光芯片、显示基板和显示装置
CN117859167A (zh) 像素电路及其驱动方法、显示基板、显示装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent