TW202217022A

TW202217022A - 半導體製造用構件及其製造方法

Info

Publication number: TW202217022A
Application number: TW110131434A
Authority: TW
Inventors: 市島雅彦; 大石浩司; 大森典子; 宮崎晃; 久保田真弘; 小宮山純
Original assignee: 日商闊斯泰股份有限公司
Priority date: 2020-08-28
Filing date: 2021-08-25
Publication date: 2022-05-01
Also published as: US20220068614A1

Abstract

本發明係關於一種半導體製造用構件，其特徵在於：其至少於表面具有含碳化矽之碳化硼膜，上述含碳化矽之碳化硼膜中，碳化矽之含有率為5 wt%以上18 wt%以下，且剩餘部分包含碳化硼。

Description

半導體製造用構件及其製造方法

本發明係關於一種半導體製造用構件及其製造方法，例如，係關於一種適合於電漿處理裝置中所使用之聚焦環的半導體製造用構件及其製造方法。

於半導體元件製造製程中，使用電漿蝕刻裝置、電漿CVD(Chemical Vapor Deposition，化學氣相沈積)裝置等電漿處理裝置，對被處理基板進行蝕刻等處理。此時，為了使被處理基板之電漿處理均勻，以圍繞被處理基板之周圍之方式，配置聚焦環作為半導體製造用構件。該聚焦環設置於被處理基板之外側，例如，於其內周部載置被處理基板，藉此於被處理基板之周圍形成所謂偽被處理基板(偽晶圓)，從而使該被處理基板(該晶圓)之電漿處理均勻。

上述聚焦環通常由矽製成，形成為外徑大於被處理基板之環狀。具體而言，關於上述聚焦環，例如藉由自單晶矽錠上切割出圓板狀構件，進而去除上述圓板狀構件之中央部分，而製作環狀聚焦環。

然而，如上所述，先前，聚焦環係將矽晶錠加工為環狀而製造，但今後，期望碳化硼(B ₄C)成為壽命較長之材料。碳化硼不易與不含氧之氟系及氯系腐蝕性氣體、或不含氧之電漿反應，故而耐蝕性優異。進而，例如在與氟或氯反應之情形時，亦會生成蒸氣壓較高之反應物，因此，碳化硼會以氣體之形式釋放至系統外，而不會產生微粒。

據專利文獻1所載，碳化硼較理想為包含相對密度為98%以上之燒結體。其原因在於，在以低密度具有大量氣孔之情形時，與腐蝕性氣體或電漿之接觸面積相應增加，消耗變快。因此，要求碳化硼為相對密度為98%以上、尤佳為99%以上，進而開口孔隙率為0.2%以下之緻密體。

又，據專利文獻1所載，隨著矽晶圓之大口徑化，製造裝置或構成零件本身亦逐漸大型化，因此為了維持作為零件之耐久性，較理想為具有300 MPa以上之抗折強度。根據專利文獻1所揭示之製造方法，例如以如下方式獲得：將平均粒徑20 μm以下之碳化硼粉末填充於模具中或者成形為所需形狀，於2100～2300℃之非氧化性氣體氛圍中進行熱壓。

又，據專利文獻1所載，可添加C(碳)或SiC、Si ₃N ₄等燒結助劑，於非氧化性氣體氛圍下或真空中，以更低溫進行焙燒，進而，可藉由熱均壓焙燒於1000氣壓以上之惰性氣體氛圍中對成形體或燒結體進行加熱處理，而使其進一步緻密化。 [先前技術文獻] [專利文獻]

[專利文獻1]日本專利特開平11-102900號公報

[發明所欲解決之問題]

然而，於近年來之乾式蝕刻技術中，使用氧電漿蝕刻、Ar電漿蝕刻或氟系電漿蝕刻等，進而施加非常高之高頻功率。

例如，一般在對被處理基板以乾式蝕刻技術進行各向異性加工之前，藉由微影技術形成抗蝕圖案。於193 nm之ArF液浸裝置中，解析度為38 nm，但是藉由多重圖案化技術，超過其解析極限而實現了10～7 nm之圖案。

又，作為雙重圖案化之普通方法，採用一種利用乾式蝕刻後所形成之圖案側壁之殘渣的側壁製程。具體而言，於最終欲形成線圖之SiN膜上形成非晶形碳層、SiON層、抗反射膜層、ArF液浸曝光所得之抗蝕圖案。

其後，藉由利用氧電漿之各向同性蝕刻使抗蝕圖案收縮，以抗反射膜、SiON膜、非晶形碳層之順序進行乾式蝕刻，形成碳圖案。於碳圖案上沈積ALD(原子層沈積)膜後，進行乾式蝕刻，碳圖案之側壁上就會產生作為蝕刻殘留之側壁，去除碳後，僅殘留側壁。將該側壁作為遮罩進行SiN膜之乾式蝕刻，去除遮罩後，形成極微細之線圖。

又，為了用於DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)之電容器或三維NAND(Not AND，反及)之記憶體孔，需要加工非常深之孔。為了形成該等高深寬比之微細孔，要求高精度之各向異性形狀與對遮罩及基底膜之高選擇比。因此，採用如下技術方法：使用氟碳系氣體作為蝕刻氣體，藉由CFx自由基於遮罩及SiO ₂膜之孔之側壁上沈積聚合膜作為側壁保護膜，同時藉由RF(radio frequency，射頻)偏壓將CFx+或Ar+等離子垂直饋入至SiO ₂膜之孔中而進行垂直蝕刻。

又，若孔加深，則存在反應產物無法順利排氣，堆積於孔底，導致蝕刻停止之情況，此時，採用一種藉由氧電漿蝕刻去除反應產物之「O ₂閃蒸」之方法。

為了提高SiO ₂膜之蝕刻速度，需要增加離子入射量、增加自由基中之F總量及充分之離子能量。因此，調整電漿生成用高頻功率、氟碳氣體之流量、離子饋入用高頻功率等。

如上所述，於近年來之乾式蝕刻技術中，使用氧電漿蝕刻、Ar電漿蝕刻或氟系電漿蝕刻等，進而施加非常高之高頻功率。

然而，藉由碳化硼材料形成電漿處理裝置之聚焦環(半導體製造用構件)時，雖然不易與不含氧之氟系及氯系腐蝕性氣體或電漿反應，但是於包含氧之情形時(於氧電漿之情形時)，存在耐蝕性較差之問題。又，碳化硼係一種因其硬度而不易加工之材料，將形狀或表面性狀加工成適合於被處理基板之狀態是非常困難的，亦存在成本高之問題。

本發明係為了解決上述問題而成者，其目的在於提供一種半導體製造用構件及其製造方法，該半導體製造用構件係以碳化硼為材料者，能夠容易地獲得加工形狀，尤其是在與氧電漿反應時，耐蝕性亦優異。 [解決問題之技術手段]

為了解決上述問題而成之本發明之半導體製造用構件之特徵在於：其至少於表面具有含碳化矽之碳化硼膜，上述含碳化矽之碳化硼膜中，碳化矽之含有率為5 wt%以上18 wt%以下，且剩餘部分包含碳化硼。再者，較理想為上述膜之氣孔率為5%以下。又，較理想為上述膜形成於包含矽之基材表面。

如上所述，本發明之半導體製造用構件至少於表面具有含碳化矽之碳化硼膜，該含碳化矽之碳化硼膜含有5 wt%以上18 wt%以下之碳化矽，因此對氧電漿或Ar電漿之耐蝕性提昇。又，藉由將氣孔率減小至5%以下，能夠減小暴露於電漿中之表面積，並進一步減少損傷。又，於由矽形成半導體製造用構件之基材之情形時，能夠藉由現有之矽製造技術對基材進行精密加工。因此，由矽所形成之基材之形狀及表面性狀均得到控制，因此，不太需要後加工就能夠容易地製成例如聚焦環等形狀。

又，為了解決上述問題而成之本發明之半導體製造用構件之製造方法之特徵在於：調整包含碳化矽及碳化硼之原料，將其熔射於基材上，而形成包含5 wt%以上18 wt%以下之碳化矽之含碳化硼熔射膜。再者，可自上述半導體製造用構件中去除基材，而製成僅具有膜之半導體製造用構件。

如上所述，本發明之半導體製造用構件之表面具有含有5 wt%以上18 wt%以下之碳化矽之含碳化硼熔射膜，故而能夠提昇對氧電漿或Ar電漿之耐蝕性。又，於由矽形成半導體製造用構件之基材之情形時，能夠將現有之矽製造技術用於基材本身，故而能夠容易地製成例如聚焦環等經精密加工之形狀。 [發明之效果]

根據本發明，能夠提供一種半導體製造用構件及其製造方法，該半導體製造用構件係以碳化硼為材料者，能夠容易地獲得加工形狀，尤其是在與氧電漿反應時，耐蝕性亦優異。

以下，基於圖1、圖2A、圖2B對本發明之實施方式進行說明。再者，本發明並不限定於以下所說明之實施方式。又，圖1係模式地表示半導體製造用構件之構成之剖視圖，圖2A、圖2B表示圖1之半導體製造用構件之變化例，因此各要素之尺寸之關係、各要素之比率等與實際不同。

圖示之半導體製造用構件100由基材1、及覆蓋上述基材1之表面而成膜之含碳化矽之碳化硼膜2所形成。

基材1只要為具有耐電漿性之材料即可，例如較佳為矽、氧化鋁。尤其於使用矽作為基材1之情形時，當形成例如聚焦環作為半導體製造用構件100時，可使用現有之技術、裝置容易地進行其形狀加工。

含碳化矽之碳化硼膜2例如形成為500 μm之厚度。該含碳化矽之碳化硼膜2中之碳化矽(SiC)之含有率為5 wt%以上18 wt%以下。碳化矽之含量較理想為超過5 wt%，碳化矽之含量更佳為6 wt%以上10 wt%以下。若碳化矽之含有率未達5 wt%，則對氧電漿之耐蝕性效果降低，故而欠佳。另一方面，若碳化矽之含有率為5 wt%以上18 wt%以下，則對氧電漿之耐蝕性提昇。若碳化矽之含有率超過18 wt%，則無法期待更高之耐蝕性效果。

又，對於Ar電漿而言，Ar+離子因物理腐蝕而被濺射，故而耐蝕性與原子鍵之強度有關。與碳化硼相比，碳化矽之原子鍵較小，因此，若添加量相對地增加，則趨向於使濺射率上升且耐蝕性降低。若碳化矽之含有率為18 wt%以下，則耐蝕性提昇，若未達5 wt%，則耐蝕性幾乎無變化。再者，對於氟電漿而言，碳化矽之含量的影響可以忽略不計。

又，於半導體製造之乾式蝕刻製程中，單一氣體之電漿氛圍下所使用之製程有限，大多於混合氣體之電漿氛圍下發揮交互作用。進而，考慮到施加非常高之高頻功率之尖端製程，用於獲得穩定之耐蝕性效果之碳化矽之含有率更佳為6 wt%以上10 wt%以下。

又，含碳化矽之碳化硼膜2較佳為藉由熔射來形成，可藉由調整碳化硼與碳化矽之組成比率而以CVD法來形成，亦可利用PVD(Physical Vapor Deposition，物理氣相沈積)法來形成。 CVD法能夠容易地形成高純度膜，相對於此，熔射膜的優點在於能夠容易地於各種基材形成膜。

再者，於圖1所示之實施方式中，設為於基材1之表面形成有含碳化矽之碳化硼膜2之構成，但亦可如圖2A所示，於基材1之上表面形成較厚之含碳化矽之碳化硼膜2，如圖2B所示，藉由去除基材1，而製成僅具備含碳化矽之碳化硼膜2之半導體製造用構件100。

又，於將含碳化矽之碳化硼膜2製成熔射膜之情形時，於藉由熔射進行成膜之過程中，沈積於基材1之原料粒子之溫度及碰撞速度係影響被膜之緻密性及與基材1之密接性之重要因素。於本發明中，原料粒子之溫度及碰撞速度並無限定，形成時，採用與被膜材料之物性及其用途相應之熔射方法即可。例如，碳化硼之熔點高達2763℃，於氧氣氛圍中會被氧化，故而較佳為減壓之電漿熔射或電磁加速電漿熔射法。

又，碳化矽之昇華溫度為2545℃～2730℃，低於碳化硼之熔點2763℃，通常會於熔射過程中揮發。因此，需要根據熔射方法來調整碳化矽之粒徑及混合量，於熔射膜中，碳化矽係以粒子形式分散之結構。

如上所述，根據本發明之實施方式，於基材1上形成有含碳化矽之碳化硼膜2，碳化硼中含有5 wt%以上18 wt%以下、更佳為6 wt%以上10 wt%以下之碳化矽，故而能夠提昇對氧電漿或Ar電漿之耐蝕性。又，於由矽形成基材1之情形時，可使用現有之製造技術，故而能夠容易地進行例如聚焦環等半導體製造用構件之形狀加工。 [實施例]

基於實施例進一步對本發明之半導體製造用構件及其製造方法進行說明。

(實施例1) 於實施例1中，於矽基板上熔射形成厚度500 μm之含碳化矽之碳化硼(B ₄C)膜而製成試樣。又，將熔射後之碳化硼膜中之碳化矽(SiC)之含有率設為5 wt%(含碳化矽之碳化硼膜中之碳化矽之含有率之測定：將基材之矽研磨去除，使用酸將少量殘留之矽基板熔解去除，僅取出含碳化矽之碳化硼膜。繼而，利用ICP-MS(Inductively Coupled Plasma mass spectrometry，感應耦合電漿質譜分析)檢測出硼及矽之量，根據其比率算出SiC量)。熔射後之表面被施以鏡面加工。又，針對該含碳化矽之碳化硼膜，利用光學顯微鏡進行觀察，並藉由圖像編輯軟體算出氣孔率，其氣孔率為3.9%。對於該試樣，測定對Ar離子之濺射速率。關於其測定條件，使用可產生高能量之Ar離子束，電壓為3 kV，射束電流為25 μA，將照射時間設為3小時。其後，測定濺射消耗量。

(實施例2) 於實施例2中，將試樣之含碳化矽之碳化硼膜中之碳化矽之含有率設為7 wt%。其他條件與實施例1相同。含碳化矽之碳化硼膜之氣孔率為4.1%。對於該試樣，以與實施例1相同之方式，測定對Ar離子之濺射速率。

(實施例3) 於實施例3中，將試樣之含碳化矽之碳化硼膜中之碳化矽之含有率設為18 wt%。其他條件與實施例1相同。含碳化矽之碳化硼膜之氣孔率為5.0%。對於該試樣，以與實施例1相同之方式，測定對Ar離子之濺射速率。

(比較例1) 於比較例1中，將試樣之含碳化矽之碳化硼膜中之碳化矽之含有率設為0 wt%。其他條件與實施例1相同。碳化硼膜之氣孔率為3.5%。對於該試樣，以與實施例1相同之方式，測定對Ar離子之濺射速率。

(比較例2) 於比較例2中，藉由CVD法於矽基板上形成厚度500 μm之碳化矽膜(100%)而製成試樣。其他條件與實施例1相同。碳化矽膜之氣孔率為0%。對於該試樣，以與實施例1相同之方式，測定對Ar離子之濺射速率。

(比較例3) 於比較例3中，將表面未形成膜之矽基板作為試樣。其他條件與實施例1相同。對於該試樣，以與實施例1相同之方式，測定對Ar離子之濺射速率。

圖3之曲線圖示出了實施例1、2、3、比較例1、2、3之結果。於圖3之曲線圖中，縱軸為蝕刻量(μm/h)。如圖3之曲線圖所示，可知藉由於矽表面形成含碳化矽之碳化硼膜(比較例1、實施例1、2、3)，能夠抑制蝕刻量。

(實施例4) 針對以與實施例1相同之方法製作之試樣，測定對氧電漿之蝕刻速率。對氧電漿之蝕刻速率之測定係使用ICP電漿蝕刻裝置，於2.66 Pa之減壓下，在高頻功率800 W、O ₂＝50 sccm、200℃之條件下暴露於氧電漿30分鐘。其後，測定消耗量。

(實施例5) 針對以與實施例2相同之方法製作之試樣，進行與實施例4相同之實驗。

(實施例6) 針對以與實施例3相同之方法製作之試樣，進行與實施例4相同之實驗。

(比較例4) 針對以與比較例1相同之方法製作之試樣，進行實施例4之實驗。

(比較例5) 針對以與比較例2相同之方法製作之試樣，進行實施例4之實驗。

(比較例6) 針對以與比較例3相同之方法製作之試樣，進行實施例4之實驗。

圖4之曲線圖示出了實施例4、5、6、比較例4、5、6之結果。於圖4之曲線圖中，縱軸為蝕刻量(μm/h)。如圖4之曲線圖所示，可知於矽表面形成有碳化硼膜之情形時，藉由將碳化矽之含有率設為5%(實施例4)、7%(實施例5)、18%(實施例6)，能夠抑制蝕刻量。

(實施例7) 針對以與實施例1相同之方法製作之試樣，測定對氟電漿之蝕刻速率。對氟電漿之蝕刻速率之測定係使用ICP電漿蝕刻裝置，於2.66 Pa之減壓下，在高頻功率500 W/偏壓功率40 W、CF ₄＝100 sccm、常溫之條件下暴露於氟電漿4小時。其後，測定消耗量。

(實施例8) 針對以與實施例2相同之方法製作之試樣，進行實施例7之實驗。

(實施例9) 針對以與實施例3相同之方法製作之試樣，進行實施例7之實驗。

(比較例7) 針對以與比較例1相同之方法製作之試樣，進行實施例7之實驗。

(比較例8) 針對以與比較例2相同之方法製作之試樣，進行實施例7之實驗。

(比較例9) 針對以與比較例3相同之方法製作之試樣，進行實施例7之實驗。

圖5之曲線圖示出了實施例7、8、9、比較例7、8、9之結果。於圖5之曲線圖中，縱軸為蝕刻量(μm/h)。如圖5之曲線圖所示，於矽表面形成有碳化硼膜、碳化矽膜及改變了碳化矽含有率之碳化硼膜之情形時，並未觀察到有效性之差異。

(實施例10) 以與實施例1相同之方法製造半導體製造用構件。但將熔射膜加厚至2.0 mm，其後，將矽基板研磨去除。實施與實施例1、4、7同等之試驗，結果發現，對各種電漿之耐蝕性與實施例1、4、7同等。

(比較例10) 以與實施例1相同之方法製造半導體製造用構件。但將熔射膜之厚度變為100 μm、200 μm、300 μm。結果發現，厚度為100 μm及200 μm時，熔射膜略微不均勻，氣孔率為10～20%左右。厚度為300 μm時，大致均勻地形成了熔射膜，氣孔率亦為5%以下。

由以上之實施例1～10之結果確認，藉由使碳化硼膜中之碳化矽之含有率為5 wt%以上18 wt%以下，能夠提昇對Ar電漿及氧電漿之耐蝕性。可知尤其在碳化硼膜中之碳化矽之含有率為6 wt%以上10 wt%以下時效果較好。

以上，已對本發明之較佳之實施方式進行了說明，但本發明不限於上述實施方式，只要記載於申請專利範圍中，就可進行各種設計變更。本申請案係基於2020年8月28日提出申請之日本專利申請案2020-144771號、及以上述日本申請案為基礎於2021年6月11日在日本國內申請優先權之日本專利申請案2021-097822號者，其內容以參考之形式併入本文中。

1:基材 2:含碳化矽之碳化硼膜 100:半導體製造用構件

圖1係模式地表示半導體製造用構件之構成之剖視圖。圖2A係圖1之半導體製造用構件之變化例。圖2B係圖1之半導體製造用構件之變化例。圖3係表示與Ar濺射量相關之本發明之實施例、比較例之結果的曲線圖。圖4係表示與氧電漿消耗量相關之本發明之實施例、比較例之結果的曲線圖。圖5係表示與氟電漿消耗量相關之本發明之實施例、比較例之結果的曲線圖。

1:基材

2:含碳化矽之碳化硼膜

100:半導體製造用構件

Claims

一種半導體製造用構件，其特徵在於：其至少於表面具有含碳化矽之碳化硼膜，上述含碳化矽之碳化硼膜中，碳化矽之含有率為5 wt%以上18 wt%以下，且剩餘部分包含碳化硼。
如請求項1之半導體製造用構件，其中上述含碳化矽之碳化硼膜之氣孔率為5%以下。
如請求項1或2之半導體製造用構件，其中上述含碳化矽之碳化硼膜形成於基材上，且上述基材由矽形成。
一種半導體製造用構件之製造方法，其特徵在於：調整包含碳化矽及碳化硼之原料，將其熔射於基材上，而形成包含5 wt%以上18 wt%以下之碳化矽之含碳化硼之熔射膜。
如請求項4之半導體製造用構件之製造方法，其中進而去除基材。