TW202215793A - 信號處理裝置、信號處理方法及接收裝置 - Google Patents

信號處理裝置、信號處理方法及接收裝置 Download PDF

Info

Publication number
TW202215793A
TW202215793A TW110132587A TW110132587A TW202215793A TW 202215793 A TW202215793 A TW 202215793A TW 110132587 A TW110132587 A TW 110132587A TW 110132587 A TW110132587 A TW 110132587A TW 202215793 A TW202215793 A TW 202215793A
Authority
TW
Taiwan
Prior art keywords
signal
output
amplifier
voltage
count value
Prior art date
Application number
TW110132587A
Other languages
English (en)
Inventor
田辺伸一
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202215793A publication Critical patent/TW202215793A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/20—Gain control characterized by the position of the detection
    • H03G2201/204—Gain control characterized by the position of the detection being in intermediate frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/30—Gain control characterized by the type of controlled signal
    • H03G2201/307—Gain control characterized by the type of controlled signal being radio frequency signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

[課題]針對各種妨害信號，適切地進行增益控制。 [解決手段]放大器因應計數值控制增益將信號放大，比較器比較放大器輸出的信號與計數值。積算器因應比較器的輸出，計數計數值。本技術，例如，能夠適用於接收電視放送的RF信號的接收裝置等。

Description

信號處理裝置、信號處理方法及接收裝置
本技術係有關於信號處理裝置、信號處理方法、及接收裝置，特別是例如關於針對各種妨害信號，適切地進行增益控制的信號處理裝置、信號處理方法、及接收裝置。
提案有控制將RF(radio frequency)信號放大的放大器的增益，防止通信品質的劣化的接收裝置(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]特開2018-157394號公報
[發明所欲解決的問題]
此外，根據妨害信號(的輪廓)，適切控制將包含該妨害信號的RF信號放大的放大器的增益是困難的。
本技術為鑑於該種狀況而完成者，針對各種妨害信號，適切地進行增益控制。 [解決問題的手段]
本技術的信號處理裝置，具備：因應計數值控制增益，將信號放大的放大器；比較前述放大器輸出的信號與前述計數值的比較器；因應前述比較器的輸出，計數前述計數值的積算器。
本技術的信號處理方法，包含：放大器因應計數值控制增益，將信號放大的步驟；比較器比較前述放大器輸出的信號與前述計數值的步驟；積算器因應前述比較器的輸出，計數前述計數值的步驟。
本技術的接收裝置，具備：因應計數值控制增益，將信號放大的放大器；比較前述放大器輸出的信號與前述計數值的比較器；因應前述比較器的輸出，計數前述計數值的積算器；將前述放大器輸出的信號進行解調的解調電路。
本技術的信號處理裝置、信號處理方法、及接收裝置中，在放大器中，因應計數值控制增益，放大信號。比較器，比較前述放大器輸出的信號與前述計數值；積算器，因應前述比較器的輸出，計數前述計數值。
信號處理裝置及接收裝置可以是獨立的裝置、也可以是構成1個裝置的內部區塊。
＜適用本技術的接收裝置的一實施形態＞
圖1為表示適用本技術的接收裝置的一實施形態的構造例的區塊圖。
圖1中，接收裝置10具有OVLD(overload)迴避電路11、ADC(analog to digital converter)12、及解調電路13。
接收裝置10，例如，接收電視放送等的RF信號，進行解調並輸出。
在OVLD迴避電路11供應RF信號。
OVLD迴避電路11，以成為能在後段區塊進行處理的位準的方式，控制增益，將RF信號放大，進行頻率變換成IF(intermediate frequency)信號並輸出。
ADC12，將OVLD迴避電路11輸出的IF信號進行AD變換，供應至解調電路13。
解調電路13，將來自ADC12的IF信號進行解調，輸出由該解調得到的解調信號。
＜OVLD迴避電路11的第1構造例＞
圖2為表示圖1的OVLD迴避電路11的第1構造例的圖。
圖2中，OVLD迴避電路11具有RF放大器21、混頻器22、BPF(band pass filter)23、IF放大器24、振幅檢出部25、及增益控制部26。
在RF放大器21供應RF信號。
RF放大器21，因應來自增益控制部26的作為(RF放大器21用的)增益控制信號的RFGC(RF gain control)電壓，控制增益，以該增益將RF信號放大並輸出。RF放大器21，藉由因應RFGC電壓控制增益，以能夠迴避飽和，同時在接收裝置10中適應地得到良好的接收特性的方式，將RF信號放大。
混頻器22，藉由將RF放大器21輸出的RF信號與預定頻率的信號進行乘算，將RF信號頻率變換成IF信號並輸出。
其中，混頻器22輸出的IF信號，因為是將RF放大器21輸出的RF信號進行頻率變換的信號，也是RF放大器21輸出的信號，為與RF放大器21輸出的信號成正比的信號。
BPF23，將混頻器22輸出的IF信號進行濾波，輸出預定頻帶的IF信號。
IF放大器24將BPF23輸出的IF信號放大並輸出。IF放大器24輸出的IF信號供應至ADC12(圖1)。
其中，IF放大器24的增益，因應從圖未示的電路供應的(IF放大器24用的)增益控制信號進行控制。
振幅檢出部25，將混頻器22輸出的IF信號(如同上述也是RF放大器21輸出的信號，為與RF放大器21輸出的信號成正比的信號)的振幅(位準)進行檢波(檢出)，輸出該檢波的結果得到的檢波電壓。
振幅檢出部25例如具有峰值保持部31。
峰值保持部31藉由混頻器22輸出的IF信號的峰值保持，將IF信號的包絡線進行檢波，將該包絡線的位準作為檢波電壓輸出。
增益控制部26，因應來自振幅檢出部25的檢波電壓，生成作為增益控制信號的RFGC電壓並輸出。增益控制部26輸出的RFGC電壓供應至RF放大器21，RF放大器21因應該RFGC電壓控制增益。
增益控制部26例如具有比較器32、直流電源33、開關SW、電阻R1、電容C、及電阻R2。
對比較器32的非反轉輸入端子供應來自振幅檢出部25(峰值保持部31)的檢波電壓。對比較器32的反轉輸入端子供應成為RFGC電壓的電容C的電壓。
比較器32，比較供應至非反轉輸入端子的檢波電壓、與供應至反轉輸入端子的RFGC電壓，輸出該比較結果。
例如，比較器32，在檢波電壓比RFGC電壓還大(以上)時輸出H(high)位準，在檢波電壓未比RFGC電壓還大(未滿)時輸出L(low)位準。
其中，將檢波電壓比RFGC電壓還大的狀態稱為攻擊(ATTACK)狀態，將檢波電壓未比RFGC電壓還大的狀態稱為恢復(RECOVERY)狀態。
直流電源33的正極經由開關SW連接至電阻R1的一端，直流電源33的負極連接至接地(GND)。
開關SW，因應比較器32的輸出進行開啟／關閉，藉此開啟／關閉直流電源33與電阻R1之間的連接。
電阻R1的另一端連接至電容C及電阻R2的一端。電容C及電阻R2的另一端連接至接地。因此，電容C及電阻R2並聯連接。
電阻R1的另一端、及電容C及電阻R2的一端的連接點連接至輸出端子，該連接點的電壓，作為RFGC電壓，從增益控制部26的輸出端子輸出。因此，電容C的電壓，作為RFGC電壓，從輸出端子輸出。
在增益控制部26，例如，比較器32的輸出為H位準，為攻擊狀態時，開關SW開啟，直流電源33與電阻R1之間的連接成為開啟。藉此，向電容C的直流電源33的(直流)電壓的施加成為開啟，電容C被充電。
另一方面，比較器32的輸出為L位準，為恢復狀態時，開關SW關閉，直流電源33與電阻R1之間的連接成為關閉。藉此，向電容C的直流電源33的(直流)電壓的施加成為關閉，在電容C充電的電荷，經由電阻R2放電。
因此，關於電容C，因應比較器32的輸出，直流電源33的電壓的施加被開啟或關閉。
圖3為表示RF放大器21的增益的控制之例的圖。
圖3中，橫軸表示RFGC電壓、縱軸表示RF放大器21的增益。
在RF放大器21，如圖3所示，隨著RFGC電壓變大，以增益變小的方式(隨著RFGC電壓變大，以增益變大的方式)進行控制。
此外，RF放大器21的增益的控制(增益控制)，隨著RFGC電壓變大，以增益也變大的方式進行也可以。RF放大器21的增益控制，隨著RFGC電壓變大，以增益也變大的方式進行的情形，有使比較器32的邏輯反轉的必要。
圖2的OVLD迴避電路11中，在檢波電壓比RFGC電壓還大的攻擊狀態時，開關SW開啟，電容C被充電。因此，在攻擊狀態下，電容C的電壓，亦即RFGC電壓上升，RF放大器21的增益下降。
RF放大器21的增益若下降，混頻器22輸出的IF信號的位準(電壓)、還有檢波電壓降低。
檢波電壓降低，成為檢波電壓未比RFGC電壓還大的恢復狀態後，開關SW關閉，電容C放電。因此，恢復狀態下，電容C的電壓，亦即RFGC電壓下降，RF放大器21的增益上升。
RF放大器21的增益若上升，混頻器22輸出的IF信號的位準(電壓)、還有檢波電壓上升。
接著，檢波電壓與RFGC電壓若均衡，則OVLD迴避電路11穩定。亦即，RFGC電壓、還有RF放大器21的增益成為(幾乎)一定。
如同以上，OVLD迴避電路11中，RF放大器21的增益控制，藉由插入直流電源33將電容C充電的充電經路(亦即直流電源33與電容C的連接線)的開關SW來將電容C充放電而進行。
藉由以上那種開關SW將電容C充放電而進行的增益控制的方式，在以下也稱為SW方式。
圖4為表示SW方式的OVLD迴避電路11的動作開始時的IF信號的包絡線的位準(MIXOUT位準)、及RFGC電壓之例的圖。
OVLD迴避電路11，在動作開始時重置，藉由重置，增益控制部26例如輸出0V的RFGC電壓。此外，OVLD迴避電路11的重置，例如，除了動作開始時以外，在動作開始後，產生妨害信號，之後妨害信號消失，RFGC電壓返回原來的值(這裡為0V)時進行。
之後，產生作為妨害信號的RF信號後，該RF信號，以RF放大器21的重置後的增益放大，其結果，混頻器22輸出的IF信號(MIXOUT)的位準、還有檢波電壓變大。
檢波電壓，比RFGC電壓還大的情形(攻擊狀態)，開關SW成為開啟，RFGC電壓即電容C的電壓上升。
因為RFGC電壓的上升，RF放大器21的增益下降，其結果，混頻器22輸出的IF信號的位準、還有檢波電壓降低。
檢波電壓降低，成為檢波電壓未比RFGC電壓還大的恢復狀態後，開關SW關閉，電容C放電。因此，恢復狀態下，電容C的電壓，亦即RFGC電壓下降，RF放大器21的增益上升。
RF放大器21的增益若上升，混頻器22輸出的IF信號的位準(電壓)、還有檢波電壓上升。
接著，檢波電壓與RFGC電壓若均衡，則OVLD迴避電路11穩定。亦即，RFGC電壓、還有RF放大器21的增益成為一定。
圖5表示對應作為妨害信號的RF信號的檢波電壓、及RFGC電壓之例的圖。
圖5的A表示對應連續的妨害信號的檢波電壓、及RFGC電壓。
關於連續的妨害信號，攻擊狀態和恢復狀態以短週期重複，生成接近穩定狀態的RFGC電壓，亦即變動小的RFGC電壓。
圖5的B表示對應間斷的妨害信號的檢波電壓、及RFGC電壓。
關於間斷的妨害信號，在妨害信號存在的期間，成為攻擊狀態，在妨害信號不存在的期間，成為恢復狀態。
因此，關於間斷的妨害信號，以妨害信號的存在的有無的期間的長度，重複攻擊狀態與恢復狀態。
接著，在攻擊狀態，RFGC電壓即電容C的電壓上升，在恢復狀態，RFGC電壓即電容C的電壓，隨著以電容C與電阻R2決定的時常數降低。
因此，RFGC電壓成為鋸齒狀的波形。
在此，OVLD迴避電路11中接收作為妨害信號的RF信號後，將到RFGC電壓開始穩定為止的時間，設為攻擊時間。
又，OVLD迴避電路11中接收作為妨害信號的RF信號後，妨害信號消失以後，將到RFGC電壓返回恢復時的電壓為止的時間，設為恢復時間。
圖5的A及B中，因為RFGC電壓都不穩定，RFGC電壓為攻擊時間中的狀態。
從使RFGC電壓早期穩定的觀點來看，攻擊時間短較佳。使攻擊時間變短，有將電容C的充放電時的時常數縮小的必要。
又，從使RFGC電壓長期穩定的觀點來看，恢復時間長較佳。使恢復時間變長，有將電容C的放電時的時常數增大的必要。
恢復時間若短，關於間斷的妨害信號，未存在妨害信號的期間中的RFGC電壓的降下量變大，鋸齒狀的RFGC電壓的變化變大，難以生成穩定的RFGC電壓。
關於間斷的妨害信號，為了生成穩定的RFGC電壓，有縮短攻擊時間並加長恢復時間的必要。
但是，在SW方式的OVLD迴避電路11中，關於由電路構造引起，限制了攻擊時間及恢復時間，間斷的妨害信號，生成穩定的RFGC電壓是困難的。
亦即，SW方式的OVLD迴避電路11中，攻擊時間及恢復時間，雖以電容值與電阻值之積決定的時常數來決定，但能在賦予該時常數的時常數電路採用的電路常數被限制。
能作為汎用晶片部件得到的電容的電容值，最大為0.1uF左右，超過該值的電容，因為高價、電容值的溫度及電壓相依性大、尺寸大等理由，消費者用途採用是困難的。
又，藉由增大電容C的電容值，雖能夠延長恢復時間，但同時攻擊時間也會變長。
因此，作為電容C的電容值，採用取縮短攻擊時間、與延長恢復時間的平衡的值。
作加延長恢復時間的方法，除了增大電容C的電容值的方法以外，有增大電阻R2的電阻值的方法。
不過，在OVLD迴避電路11中，因為在基板、及部件、IC等的裝置中，存在各種洩漏，能在電阻R2採用的電阻值，最大為10MΩ左右，因為該電阻值，恢復時間會被限制。
如同以上，在SW方式的OVLD迴避電路11中，為了延長恢復時間，作為電容C，因為大容量的電容是必要的，BOM(bill of material)成本提高。再來，將大容量的電容C設於晶片內是困難的，有將電容C另外附加的必要，因此基板面積增加。此外，為了延長恢復時間，如同上述，在設置10MΩ左右的大電阻值的電阻R2的情形也一樣，與大電容值的電容C一樣，有另外附加的必要，基板面積還是會增加。
又，在SW方式的OVLD迴避電路11中，特別是對間斷的妨害信號，因時常數引起，攻擊時間會變長。
再來，SW方式的OVLD迴避電路11中，電容C的電容值、及部件單價、裝置的洩漏引起，恢復時間的長度被限制，因為該限制，存在難以生成穩定的RFGC電壓的間斷的妨害信號(分佈)。
又，SW方式的OVLD迴避電路11中，因為電容C的電容值的偏差、及溫度相依、電壓相依，有在動作產生偏差的情形。
＜OVLD迴避電路11的第2構造例＞
圖6為表示圖1的OVLD迴避電路11的第2構造例的圖。
此外，圖中，關於與圖2的情形對應的部分，附加相同符號，以下該說明會適宜省略。
圖6中，OVLD迴避電路11具有RF放大器21、混頻器22、BPF23、IF放大器24、振幅檢出部25、及增益控制部51。
因此，圖6的OVLD迴避電路11，在具有RF放大器21乃至振幅檢出部25的點，與圖2的情形共通。
但是，圖6的OVLD迴避電路11，取代增益控制部26，在具有增益控制部51的點，與圖2的情形不同。
增益控制部51，因應來自振幅檢出部25的檢波電壓，生成作為增益控制信號的RFGC電壓並輸出。增益控制部51輸出的RFGC電壓供應至RF放大器21，RF放大器21因應該RFGC電壓控制增益。
增益控制部51，具有比較器32、DTC(digital time constant)生成部61、及DAC(digital to analog converter)62。
DTC生成部61，因應比較器32的輸出，進行與從外部供應的時脈同步的計數，藉由該計數，生成以預定的時常數變化的計數值並輸出。
DAC62，藉由DA變換將DTC生成部61輸出的計數值變換成類比信號，將該類比信號作為RFGC電壓輸出。
DAC62輸出的RFGC電壓，經由(增益控制部51的)輸出端子，供應至RF放大器21，並供應至比較器32的反轉輸入端子。
因此，比較器32，比較振幅檢出部25(峰值保持部31)輸出的檢波電壓、與DAC62輸出的RFGC電壓。
此外，能夠將RF放大器21的增益控制藉由數位信號進行的情形，增益控制部51能夠以無DAC62構成。此時，DTC生成部61輸出的計數值，作為增益控制信號，賦予至RF放大器21。
又，圖6中，RFGC電壓為將DTC生成部61輸出的計數值變換成類比信號的信號(電壓)。因此，因應RFGC電壓進行增益控制的RF放大器21，能夠是因應DTC生成部61輸出的計數值，進行增益控制的放大器。
同樣地，比較器32，能夠是比較RF放大器21輸出的信號與DTC生成部61輸出的計數值的比較器。
圖7為表示圖6的DTC生成部61的構造例的區塊圖。
DTC生成部61具有積算器71及計時器72。
積算器71因應比較器32的輸出，計數計數值。
亦即，積算器71，以因應比較器32的輸出的積算極性，且以計時器72輸出的時序信號的時序，計數(積算)計數值。
積算器71，在比較器32的輸出為H位準的攻擊狀態中，進行計數值的升值計數及降值計數的一者。又，積算器71，在比較器32的輸出為L位準的恢復狀態中，進行計數值的升值計數及降值計數的另一者。
例如，積算器71，在攻擊狀態中，以升值計數的積算極性計數(升值計數)計數值，在恢復狀態中，以降值計數的積算極性計數(降值計數)計數值。
計時器72，生成與供應至DTC生成部61的時脈同步的時序信號(例如脈衝)並輸出。
計時器72，因應比較器32的輸出，設定計時器72的動作模式即計時器模式，生成因計時器模式而異的間隔(週期)的時序信號。
其中，也將比較器32的輸出為H位準的攻擊狀態的計時器模式，稱為攻擊模式，也將比較器32的輸出為L位準的恢復狀態的計時器模，稱為恢復模式。
攻擊模式中，計時器72，生成將時脈以N倍分配的週期(第1間隔)的時序信號。恢復模式中，計時器72，生成將時脈以比N還大的M倍分配的週期(第2間隔)的時序信號。
因此，恢復模式的時序信號的週期，比在攻擊模式的時序信號的週期還長。
其中，也將在攻擊模式的時序信號的週期稱為攻擊週期，也將在恢復模式的時序信號的週期稱為恢復週期。
計時器72，能夠從外部設定攻擊週期及恢復週期(分配比N及M)。
因此，攻擊週期及恢復週期為可程式化。
積算器71，以計時器72輸出的時序信號的時序，亦即攻擊週期或恢復週期，計數計數值。因此，積算器71的計數值的計數間隔也為可程式化。
以上構造的OVLD迴避電路11中，檢波電壓為比RFGC電壓還大的攻擊狀態的情形(比較器32的輸出為H位準的情形)，計時器72成為攻擊模式，生成攻擊週期的時序信號並輸出。
攻擊狀態中，積算器71，以計時器72輸出的時序信號的時序，將計數值，例如，分別以1數字升值計數。DAC62，將積算器71的計數值進行DA變換，作為RFGC電壓輸出。
因此，攻擊狀態中，RFGC電壓，以攻擊週期，分別以對應計數值的1數字的電壓上升。
因為RFGC電壓的上升，RF放大器21的增益下降。
RF放大器21的增益若下降，混頻器22輸出的IF信號的位準、還有檢波電壓降低。
檢波電壓降低，成為檢波電壓未比RFGC電壓還大的恢復狀態時(比較器32的輸出成為L位準時)，計時器72成為恢復模式，生成恢復週期的時序信號並輸出。
恢復狀態中，積算器71，以計時器72輸出的時序信號的時序，將計數值，例如，分別以1數字降值計數。DAC62，將積算器71的計數值進行DA變換，作為RFGC電壓輸出。
因此，恢復狀態中，RFGC電壓，以恢復週期，分別以對應計數值的1數字的電壓下降。
因為RFGC電壓的下降，RF放大器21的增益上升。
RF放大器21的增益若上升，混頻器22輸出的IF信號的位準(電壓)、還有檢波電壓上升。
藉由以上，OVLD迴避電路11中，迴避了混頻器22輸出的IF信號的飽和，同時以收於得到IF信號為良好的接收狀態的位準的方式，均衡檢波電壓與RFGC電壓。
接著，檢波電壓與RFGC電壓若均衡，則OVLD迴避電路11穩定。亦即，RFGC電壓、還有RF放大器21的增益成為(幾乎)一定。
如同以上，OVLD迴避電路11中，RF放大器21的增益控制，以在攻擊週期的計數值的升值計數、與在恢復週期的計數值的降值計數進行。
也將以在以上那種攻擊週期的計數值的升值計數、與在恢復週期的計數值的降值計數進行的增益控制的方式，在以下稱為計數方式。
圖8為表示振幅檢出部25的其他構造例的區塊圖。
此外，圖中，關於與圖2或圖6的情形對應的部分，附加相同符號，以下該說明會適宜省略。
圖8中，振幅檢出部25具有峰值保持部31、及振幅縮放器81。
因此，圖8的振幅檢出部25，在具有峰值保持部31的點，與圖2或圖6的情形共通。但是，圖8的振幅檢出部25，在新設置振幅縮放器81的點，與圖2或圖6的情形不同。
在振幅縮放器81供應混頻器22輸出的IF信號。
振幅縮放器81，將混頻器22輸出的IF信號進行縮放，亦即在IF信號乘上預定的振幅縮放器係數，供應至峰值保持部31。
因此，圖8中，於峰值保持部31，將來自振幅縮放器81的縮放後的IF信號的包絡線進行檢波，該包絡線的位準作為檢波電壓輸出。其結果，在比較器32中，比較縮放後的IF信號的檢波電壓(振幅縮放器81輸出的信號)、與RFGC電壓(DAC62的輸出)。
此外，振幅縮放器81的振幅縮放器係數，能從外部設定，為可程式化。
圖9為說明圖6的OVLD迴避電路11的動作之例的時序圖表。
圖9中從上依序表示比較器32的輸出(比較器輸出)、積算器71的積算極性、積算器71的計數值、計時器72的計時器模式、計時器72輸出的時序信號、振幅檢出部25輸出的檢波電壓、DAC62輸出的RFGC電壓、混頻器22輸出的IF信號包絡線、及RF放大器21輸出的RF信號的包絡線。
OVLD迴避電路11，在動作開始時重置，在重置後，於積算器71，作為計數值，設定預定的初期值。計數值的初期值能夠從外部設定。
DAC62，將計數值的初期值進行DA變換，作為RFGC電壓輸出。
另一方面，RF放大器21中，例如，包含妨害信號的RF信號，以因應RFGC電壓的增益放大，輸出至混頻器22。混頻器22，將來自RF放大器21的RF信號變換成IF信號並輸出。
振幅檢出部25中，藉由縮放混頻器22輸出的IF信號，檢波縮放後的IF信號的包絡線，IF信號的包絡線的位準作為檢波電壓輸出。
檢波電壓比RFGC電壓還大的攻擊狀態的情形，亦即比較器32的輸出為H位準的情形，計時器72，將計時器模式設定成攻擊模式，生成攻擊週期Tattack的時序信號並輸出。
攻擊狀態中，積算器71，將積算極性設定成升值計數(+)，以計時器72輸出的時序信號的時序，計數計數值。因此，計數值，以攻擊週期Tattack，1個1個增量。
DAC62，將積算器71的計數值進行DA變換，作為RFGC電壓輸出。
因此，攻擊狀態中，RFGC電壓，以攻擊週期Tattack，分別以對應計數值的1數字的電壓上升。
因為RFGC電壓的上升，RF放大器21的增益下降。
RF放大器21的增益若下降，混頻器22輸出的IF信號的位準降低，峰值保持部31輸出的檢波電壓也降低。
檢波電壓降低，成為檢波電壓未比RFGC電壓還大的恢復狀態時，計時器72將計時器模式設定成恢復模式，生成恢復週期Trecovery的時序信號並輸出。
恢復狀態中，積算器71，將積算極性設定成降值計數(-)，以計時器72輸出的時序信號的時序，計數計數值。因此，計數值，以恢復週期Trecovery，1個1個減量。
DAC62，將積算器71的計數值進行DA變換，作為RFGC電壓輸出。
因此，恢復狀態中，RFGC電壓，以恢復週期Trecovery，分別以對應計數值的1數字的電壓(以下也稱為單位電壓)下降。
因為RFGC電壓的下降，RF放大器21的增益上升。
RF放大器21的增益若上升，混頻器22輸出的IF信號的位準上升，還有檢波電壓上升。
圖9中，在恢復狀態的時刻t1，因為RFGC電壓僅以單位電壓下降，成為檢波電壓比RFGC電壓還大的攻擊狀態，其後，RF信號變大。因此，因應RF信號，檢波電壓再上升。
以下，OVLD迴避電路11中，重複同樣的動作，檢波電壓與RFGC電壓均衡。
接著，檢波電壓與RFGC電壓若均衡，RFGC電壓、還有RF放大器21的增益成為一定，OVLD迴避電路11穩定。
攻擊狀態中升值計數的計數值的斜率、還有RFGC電壓上升時的斜率(V/sec)，能夠藉由攻擊週期Tattack調整。亦即，如圖9所示，藉由將攻擊週期Tattack設定成短時間(小)，能夠使RFGC電壓的上升的斜率變陡，藉由將攻擊週期Tattack設定成長時間(大)，能夠使RFGC電壓的上升的斜率變緩。
同樣地，恢復狀態中升值計數的計數值的斜率、還有RFGC電壓下降時的斜率，能夠藉由恢復週期Trecovery調整。亦即，藉由將恢復週期Trecovery設定成短時間，能夠使RFGC電壓的下降的斜率變陡，藉由將恢復週期Trecovery設定成長時間，能夠使RFGC電壓的下降的斜率變緩。
因此，藉由將攻擊週期Tattack設定成短時間，能夠使RFGC電壓的上升的斜率變陡，能夠將到使RFGC電壓(及IF信號)收束為止的收束時間，設為短時間。
又，藉由將恢復週期Trecovery設定成比攻擊週期Tattack還長時間，能夠使RFGC電壓的下降的斜率變緩，RFGC電壓收束後，能夠將持續該收束後的狀態的持續時間，設為長時間。
藉由將RFGC電壓的收束時間設為短時間，並將收束後的RFGC電壓的持續時間設為長時間，能夠縮短攻擊時間，並延長恢復時間。
因此，根據計數方式，不會如SW方式那樣，受到外部附加的電容C及電阻R2的部件常數的限制、及洩漏等的實裝置的特性的限制，能夠實現短時間的攻擊時間及長時間的恢復時間。其結果，針對各種妨害信號，適切地進行增益控制。
此外，使振幅檢出部25，如圖8所示那樣，包含振幅縮放器81構成，藉由調整振幅縮放器係數，能夠將RFGC電壓(及IF信號)收束時的IF信號的位準，調整成對於接收裝置10適切的位準。
＜OVLD迴避電路11的第3構造例＞
圖10為表示圖1的OVLD迴避電路11的第3構造例的圖。
此外，圖中，關於與圖6的情形對應的部分，附加相同符號，以下該說明會適宜省略。
圖10中，OVLD迴避電路11具有RF放大器21、混頻器22、BPF23、IF放大器24、振幅檢出部25、及增益控制部51。
因此，圖10的OVLD迴避電路11，與圖6的情形有相同構造。
但是，圖10的OVLD迴避電路11，在RF放大器21輸出後的RF信號被供應至振幅檢出部25的點，與混頻器22輸出後的IF信號被供應至振幅檢出部25的圖6的情形不同。
因此，圖10的OVLD迴避電路11中，於振幅檢出部25，並非檢波混頻器22輸出後的IF信號的包絡線，而是檢波RF放大器21輸出後的RF信號的包絡線。接著，振幅檢出部25，將RF信號的包絡線的位準，作為檢波電壓，供應至增益控制部51。
圖6的OVLD迴避電路11，因應檢波混頻器22輸出的IF信號的包絡線的檢波電壓、與RFGC電壓的比較結果，進行RF放大器21的增益控制。
另一方面，圖10的OVLD迴避電路11，因應檢波RF放大器21輸出的RF信號的包絡線的檢波電壓、與RFGC電壓的比較結果，進行RF放大器21的增益控制。
混頻器22輸出的IF信號中，有施加LPF(low pass filter)所致的頻帶限制的情形。
對IF信號施加頻帶限制的情形，檢波(檢出)檢波電壓的妨害信號，僅成為將接收裝置10所欲接收的希望信號作為中心的預定的頻帶內的妨害信號(附近妨害信號)。
因此，在頻率軸上，遠離希望信號的妨害信號(遠方妨害信號)，亦即將希望信號作為中心的預定的頻帶的範圍外的遠方妨害信號，不會成為檢波的對象。
因此，有無法降低因遠方妨害信號引起的接收障害的情形。
圖11表示希望信號與妨害信號的頻率分佈之例的圖。
對混頻器22輸出的IF信號施加頻帶限制的情形，檢波檢波電壓的妨害信號，僅成為將接收裝置10所欲接收的希望信號(希望波)作為中心的例如±100MHz左右的頻帶內的妨害信號(附近妨害波)。
因此，將希望信號作為中心的±100MHz左右的頻帶的範圍外的遠方妨害信號(遠方妨害波)，不會成為檢波的對象。
因此，在檢波混頻器22輸出的IF信號(的包絡線)中，遠方妨害信號不會反映在檢波電壓，有無法降低因遠方妨害信號引起的接收障害的情形。
另一方面，如圖10所示，藉由檢波RF放大器21輸出的RF信號，除了附近妨害信號以外，也能夠得到反映遠方妨害信號的檢波電壓。藉由因應相關的檢波電壓、與RFGC電壓的比較結果，進行RF放大器21的增益控制，不只是附近妨害信號，也能夠降低因遠方妨害信號引起的接收障害。
＜OVLD迴避電路11的第4構造例＞
圖12為表示圖1的OVLD迴避電路11的第4構造例的圖。
此外，圖中，關於與圖6的情形對應的部分，附加相同符號，以下該說明會適宜省略。
圖12中，OVLD迴避電路11具有RF放大器21、混頻器22、BPF23、IF放大器24、及增益控制部51。
再來，圖12中，OVLD迴避電路11具有振幅檢出部91及92、還有加算器93。
因此，圖12的OVLD迴避電路11，在具有RF放大器21、混頻器22、BPF23、IF放大器24、及增益控制部51的點，與圖6的情形共通。
但是，圖12的OVLD迴避電路11，在取代振幅檢出部25而具有振幅檢出部91及92、還有加算器93的點，與圖6的情形不同。
振幅檢出部91，與圖6的振幅檢出部25一樣，檢波混頻器22輸出的IF信號(混頻器22輸出後的信號)，將該IF信號的包絡線的位準作為檢波電壓輸出。
振幅檢出部92，與圖10的振幅檢出部25一樣，檢波RF放大器21輸出的RF信號(RF放大器21輸出後的信號)，將該RF信號的包絡線的位準作為檢波電壓輸出。
在此，也將檢波振幅檢出部91輸出的IF信號得到的檢波電壓稱為IF檢波電壓，也將檢波振幅檢出部92輸出的RF信號得到的檢波電壓稱為RF檢波電壓。
加算器93，加算振幅檢出部91輸出的IF檢波電壓、與振幅檢出部92輸出的RF檢波電壓，將該加算結果即加算檢波電壓(加算信號)供應至增益控制部51。
因此，圖12的OVLD迴避電路11，因應加算檢波電壓與RFGC電壓的比較結果，進行RF放大器21的增益控制。
接收裝置10中，分別由附近妨害信號及遠方妨害信號引起的接收障害的感度不同的情形，藉由因應加算檢波電壓與RFGC電壓的比較結果，進行RF放大器21的增益控制，能夠充分降低分別因附近妨害信號及遠方妨害信號引起的接收障害。
＜OVLD迴避電路11的第5構造例＞
圖13為表示圖1的OVLD迴避電路11的第5構造例的圖。
此外，圖中，關於與圖12的情形對應的部分，附加相同符號，以下該說明會適宜省略。
圖13中，OVLD迴避電路11具有混頻器22、BPF23、IF放大器24、增益控制部51、振幅檢出部91及92、還有加算器93。
再來，圖13中，OVLD迴避電路11具有RF放大器111及112、BPF113、還有LPF114。
因此，圖13的OVLD迴避電路11，在具有混頻器22、BPF23、IF放大器24、增益控制部51、振幅檢出部91及92、還有加算器93的點，與圖12的情形共通。
但是，圖13的OVLD迴避電路11，在取代RF放大器21而具有RF放大器111及112的點、還有新設BPF113及LPF114的點，與圖12的情形不同。
在RF放大器111及112供應RF信號。
RF放大器111及112為具有相同增益控制特性的RF放大器。RF放大器111及112，與RF放大器21一樣，因應來自增益控制部51的作為增益控制信號的RFGC電壓，控制增益，以該增益將RF信號放大並輸出。
RF放大器111及112，為具有相同增益控制特性的RF放大器，因為因應相同的RFGC電壓，控制增益，RF放大器111及112分別輸出的RF信號為(幾乎)相同的RF信號。
RF放大器111輸出的RF信號被供應至BPF113，RF放大器112輸出的RF信號被供應至振幅檢出部92。
BPF113，將RF放大器111輸出後的信號，亦即RF放大器111輸出的RF信號進行濾波，輸出該濾波的結果得到的預定的頻帶的RF信號。
BPF113輸出的RF信號被供應至混頻器22。混頻器22，將來自BPF113的RF信號頻率變換成IF信號並輸出。
混頻器22輸出的IF信號被供應至LPF114。LPF114，將來自混頻器22的IF信號進行濾波，輸出由該濾波的結果得到的預定的低頻數頻帶的IF信號。
LPF114輸出的IF信號供應至BPF23、及振幅檢出部91。
因此，圖13中，於振幅檢出部91，檢波藉由將混頻器22輸出的IF信號以LPF114進行濾波而得到的IF信號，輸出由該檢波得到的IF檢波電壓。
又，振幅檢出部92中，檢波RF放大器112輸出的RF信號，輸出由該檢波得到的RF檢波電壓。
接著，因應加算以上那種IF檢波電壓與RF檢波電壓的加算檢波電壓、與RFGC電壓的比較結果，進行RF放大器111及112的增益控制。
圖13的OVLD迴避電路11中，為了使接收品質提升，設置將RF放大器111輸出後的信號，亦即RF放大器111輸出的RF信號進行濾波的BPF113。
BPF113，例如，為將希望信號的頻帶作為通過頻帶的BPF。因此，假如在振幅檢出部92中，檢波BPF113輸出的RF信號後，由該檢波得到的RF檢波電壓，因在BPF113的濾波的影響，會因應在RF信號中包含的妨害信號的與希望信號的離調頻率而變動。
圖14表示希望信號與妨害信號的頻率分佈之例的圖。
圖14中，虛線表示BPF113的頻率特性(頻帶選擇濾波器濾波特性)。
關於接近希望信號的頻率的附近妨害信號(附近妨害波)，BPF113所致的濾波的影響小。
另一方面，關於遠離希望信號的頻率的遠方妨害信號(遠方妨害波)，BPF113所致的濾波的影響，當遠方妨害信號的離調頻率越大則越大。
亦即，以圖中虛線的箭頭表示的遠方妨害信號的位準，當遠方妨害信號的離調頻率越大，則如圖中實線的箭頭所示那樣越小。
其中，如圖13所示，在OVLD迴避電路11中，設置具有與RF放大器111相同增益控制特性的RF放大器112，取代BPF113輸出的RF信號，檢波RF放大器112輸出的RF信號。藉此，能夠防止由該檢波得到的RF檢波電壓因應遠方妨害信號的離調頻率而變動。
＜OVLD迴避電路11的第6構造例＞
圖15為表示圖1的OVLD迴避電路11的第6構造例的圖。
此外，圖中，關於與圖12的情形對應的部分，附加相同符號，以下該說明會適宜省略。
圖15中，OVLD迴避電路11具有RF放大器21、混頻器22、BPF23、IF放大器24、增益控制部51、振幅檢出部91及92、還有加算器93。
再來，圖15中，OVLD迴避電路11具有ADC121。
因此，圖15的OVLD迴避電路11，在具有RF放大器21、混頻器22、BPF23、IF放大器24、增益控制部51、振幅檢出部91及92、還有加算器93的點，與圖12的情形共通。
但是，圖15的OVLD迴避電路11，在新設置ADC121的點，與圖12的情形不同。
對ADC121，從加算器93供應加算檢波電壓。
ADC121，將來自加算器93的加算檢波電壓AD變換成數位信號，供應至DTC生成部61。
DTC生成部61(圖7)中，重置後，最初成為攻擊狀態時，積算器71，將ADC121的輸出即數位信號的加算檢波電壓所對應的值，作為RFGC電壓(加算檢波電壓)的收束值的預測值，設定成計數值的初期值。
例如，積算器71，將來自ADC121的數位信號的加算檢波電壓乘上預定的係數的值，作為RFGC電壓的收束值的預測值求出，將該預測值設定成計數值的初期值。
因此，圖15中，因為將RFGC電壓的收束值的預測值作為初期值，開始計數值的計數，能夠使到使RFGC電壓收束為止的收束時間成為更短時間。
此外，ADC121，在重置時開始動作，設定計數值的初期值後，停止動作。ADC121，之後，重置OVLD迴避電路11，成為攻擊狀態後，開始(再度開始)動作。
＜OVLD迴避電路11的第7構造例＞
圖16為表示圖1的OVLD迴避電路11的第7構造例的圖。
此外，圖中，關於與圖15的情形對應的部分，附加相同符號，以下該說明會適宜省略。
圖16中，OVLD迴避電路11具有RF放大器21、混頻器22、BPF23、IF放大器24、增益控制部51、振幅檢出部91及92、還有加算器93。
再來，圖16中，OVLD迴避電路11具有比較器131。
因此，圖16的OVLD迴避電路11，在具有RF放大器21、混頻器22、BPF23、IF放大器24、增益控制部51、振幅檢出部91及92、還有加算器93的點，與圖15的情形共通。
但是，圖16的OVLD迴避電路11，在未設置ADC121的點、及新設置比較器131的點，與圖15的情形不同。
比較器131，比較DAC62輸出的RFGC電壓、與加算器93的輸出即加算檢波電壓，輸出表示該比較結果的H位準或L位準。
其中，構成DTC生成部61(圖7)的積算器71，具有儲存計數值的圖未示的寄存器。
圖16的DTC生成部61，具有將積算器71的寄存器(的值)，因應比較器131的輸出進行控制的SAR用序列器(圖未示)。接著，以SAR用序列器與積算器71的寄存器，構成SAR(逐次比較寄存器)。
圖16中，藉由在DTC生成部61內構成的SAR與DAC62、及比較器131，構成逐次比較型ADC。
在相關的逐次比較型ADC中，將供應至比較器131的加算器93的輸出即加算檢波電壓進行AD變換。逐次比較型ADC中，AD變換的結果，亦即數位的加算檢波電壓，設定至積算器71的寄存器。
DTC生成部61中，與圖15的情形一樣，積算器71，將數位信號的加算檢波電壓所對應的值，作為RFGC電壓的收束值的預測值，設定成計數值的初期值。
因此，圖16中，與圖15一樣，因為將RFGC電壓的收束值的預測值作為初期值，開始計數值的計數，能夠使到使RFGC電壓收束為止的收束時間成為更短時間。
再來，圖16中，因為利用DTC生成部61的積算器71、及DAC62，構成逐次比較型ADC，與如圖15那樣，設置單獨的ADC121的情形比較，能夠達到電路的簡單化。
此外，圖16中，逐次比較型ADC，與圖15的ADC121一樣，在重置時開始動作，在設定計數值的初期值後，停止(作為逐次比較型ADC的)動作。逐次比較型ADC，之後，重置OVLD迴避電路11，成為攻擊狀態後，開始動作。
圖17為說明圖15及圖16的OVLD迴避電路11的動作之例的時序圖表。
圖17中，與圖9一樣，表示比較器32的輸出(比較器輸出)、積算器71的積算極性、積算器71的計數值、計時器72的計時器模式、計時器72輸出的時序信號、振幅檢出部25輸出的檢波電壓、DAC62輸出的RFGC電壓、混頻器22輸出的IF信號包絡線、及RF放大器21輸出的RF信號的包絡線。
再來，圖17中，圖15的ADC121、及圖16的逐次比較型ADC，更顯示進行將檢波電壓(加算檢波電壓)進行AD變換的ADC動作(檢波電壓的ADC動作)的時序。
以下，將圖15的OVLD迴避電路11作為對象，說明OVLD迴避電路11的動作。圖16的OVLD迴避電路11的動作的說明，成為將以下的說明的「ADC121」取代成「逐次比較型ADC」的說明。
OVLD迴避電路11，在動作開始時重置，在重置後，成為攻擊狀態後，ADC121開始來自加算器93的檢波電壓(加算檢波電壓)的AD變換。
之後，積算器71，從ADC121的輸出，求出RFGC電壓的收束值的預測值，將該預測值設定成計數值的初期值。
之後的動作因為與圖9的情形一樣，故省略說明。
如同以上，在積算器71中，藉由將RFGC電壓的收束值的預測值，設定成計數值的初期值，開始計數值的計數，能夠使到使RFGC電壓收束為止的收束時間成為更短時間。
亦即，藉由從將檢波電壓進行AD變換的值，求出RFGC電壓的收束值的預測值，能夠求出比較接近真的收束值的預測值。接著，藉由將這種預測值，設定成積算器71的計數值的初期值，將計數值進行DA變換的DAC62輸出的RFGC電壓，成為接近真的收束值的電壓。其結果，不使用將檢波電壓進行AD變換的值，與設定計數值的初期值的情形比較，能夠將RFGC電壓以更短時間收束。
圖17中，示出將使用將檢波電壓進行AD變換的值求出的RFGC電壓的收束值的預測值，設定計數值的初期值的情形、與不使用將檢波電壓進行AD變換的值，設定計數值的初期值的情形的計數值之例。
圖17中，在將使用將檢波電壓進行AD變換的值求出的RFGC電壓的收束值的預測值，設定計數值的初期值的情形中，在計數值的第2計數，RFGC電壓收束。
另一方面，圖17中，在不使用將檢波電壓進行AD變換的值，設定計數值的初期值的情形中，於RFGC電壓的收束，需要9計數。
＜OVLD迴避電路11的第8構造例＞
圖18為表示圖1的OVLD迴避電路11的第8構造例的圖。
此外，圖中，關於與圖2或圖6及圖8的情形對應的部分，附加相同符號，以下該說明會適宜省略。
圖18中，OVLD迴避電路11具有RF放大器21、混頻器22、BPF23、IF放大器24、振幅檢出部25、比較器32、DAC62、積算器71、及計時器72。
OVLD迴避電路11更具有直流電源33、開關SW、電阻R1、電容C、及電阻R2。
此外，OVLD迴避電路11具有開關151及152。
因此，圖18的OVLD迴避電路11，在具有RF放大器21、混頻器22、BPF23、IF放大器24、振幅檢出部25、比較器32、DAC62、積算器71、及計時器72的點，與圖6及圖8的情形共通。
再來，圖18的OVLD迴避電路11，在具有RF放大器21、混頻器22、BPF23、IF放大器24、振幅檢出部25、比較器32、直流電源33、開關SW、電阻R1、電容C、及電阻R2的點，與圖2的情形共通。
但是，圖18的OVLD迴避電路11，在新設置開關151及152的點，與圖2還有圖6及圖8的情形不同。
圖18的OVLD迴避電路11，作為RF放大器21的增益控制，能夠選擇進行SW方式的增益控制、及計數方式的增益控制。
開關151，選擇電容C及電阻R1的連接點、與DAC62的輸出端子之中的一者，將選擇出者，與RF放大器21的增益控制用的增益控制端子連接。
開關152，選擇開關SW的開啟／關閉控制用的開啟／關閉控制端子、與積算器71及計時器72之中的一者，將選擇出者與比較器32的輸出端子。
開關151及152，例如，因應來自外部的操作，連動動作。
亦即，開關151選擇電容C及電阻R1的連接點的情形，開關152選擇開關SW的開啟／關閉控制端子。
又，開關151選擇DAC62的輸出端子的情形，開關152選擇積算器71及計時器72。
開關151選擇電容C及電阻R1的連接點，同時開關152選擇開關SW的開啟／關閉控制端子的情形，OVLD迴避電路11成為實質上與圖2的情形為同樣的構造，進行SW方式的增益控制。
亦即，此時，在開關151中，電容C的電壓作為RFGC電壓選擇，賦予至RF放大器21。
另一方面。開關151選擇DAC62的輸出端子，同時開關152選擇積算器71及計時器72的情形，OVLD迴避電路11成為實質上與圖6及圖8的情形為同樣的構造，進行計數方式的增益控制。
亦即，此時，在開關151中，DAC62的輸出作為RFGC電壓選擇，賦予至RF放大器21。
根據圖18的OVLD迴避電路11，因應接收裝置10的特性及用途等，能夠選擇進行SW方式及計數方式之中的適切的方式，進行此方式的增益控制。
例如，接收裝置10，在針對增益的階段變化為接收品質劣化的感度高的系統的情形，相較於計數方式，SW方式有保持良好的接收品質的情形。
在此，圖18的OVLD迴避電路11中，接收裝置10，在針對增益的階段變化為接收品質劣化的感度高的系統的情形，能夠以SW方式進行增益控制。另一方面，接收裝置10，在針對增益的階段變化非接收品質劣化的感度高的系統的情形，能夠以計數方式進行增益控制。
又，圖18的OVLD迴避電路11，成為以SW方式及計數方式，增益控制必要的區塊之中的共用振幅檢出部25、及比較器32的電路構造。
因此，圖18的OVLD迴避電路11，能夠對圖2、或圖6及圖8的OVLD迴避電路11，以少的電路追加構成。
圖19表示對應作為妨害信號的RF信號的檢波電壓、及RFGC電壓之例的圖。
圖19的A表示對應間斷的妨害信號的檢波電壓、及以SW方式進行增益控制時的RFGC電壓，與圖5的B為同一圖。
以SW方式進行增益控制時，關於間斷的妨害信號，如以圖5的B說明那樣，RFGC電壓成為鋸齒狀的波形，不穩定。
圖19的B表示對應間斷的妨害信號的檢波電壓、及以計數方式進行增益控制時的RFGC電壓。
以計數方式進行增益控制的情形，關於間斷的妨害信號，RFGC電壓藉由將攻擊週期Tattack設定成短的時間，在妨害信號存在的期間，早期收束。
又，RFGC電壓，藉由將恢復週期Trecovery，設定成比攻擊週期Tattack還充分長的時間，例如與妨害信號不存在的期間同程度的時間，在妨害信號不存在的期間，幾乎不降低。
因此，關於間斷的妨害信號，RFGC電壓，因為在妨害信號存在的最初的期間早期收束，之後幾乎穩定，能夠縮短攻擊時間，且延長恢復時間。
如同以上，計數方式中，因為於比較器32，比較RF放大器21輸出的信號(RF信號、IF信號的檢波電壓)與積算器71輸出的計數值(進行DA變換得到的RFGC電壓)，於積算器71，因應比較器32的輸出，計數計數值，於RF放大器21，因應計數值(進行DA變換得到的RFGC電壓)控制增益，將RF信號放大，能夠不設置另外附加的電容C及電阻R2，對各種妨害信號，適切進行增益控制。
例如，藉由將升值計數計數值的時序的攻擊週期Tattack設定成短時間，能夠使RFGC電壓迅速(以短時間)收束，縮短攻擊時間。
藉由將計數值的初期值，因應OVLD迴避電路11的電路構造等設定成適切的初期值(例如，經驗上得到的RFGC電壓的收束值的預測值)，能夠更加縮短攻擊時間。
如圖15及圖16那樣，藉由從檢波電壓的AD變換結果，預測RFGC電壓的收束值，求出精度高的收束值的預測值，設定成計數值的初期值，能夠將攻擊時間極為縮短。亦即，能夠使OVLD迴避電路11在極短時間穩定。
藉由將降值計數計數值的時序的恢復週期Trecovery，例如，設定成比攻擊週期Tattack還充分長的時間，能夠將恢復時間極為延長。
藉由將恢復時間延長，關於間斷的妨害信號，抑制了未存在妨害信號的期間中的RFGC電壓的降下，如圖5的B所示，能夠防止RFGC電壓成為振幅大的鋸齒狀的波形。
因此，能夠對應以SW方式無法對應的妨害信號(分佈)。亦即，對於以SW方式難以生成穩定的RFGC電壓的間斷的妨害信號，縮小了RFGC電壓的變動，生成穩定的RFGC電壓，能夠穩定接收。
再來，根據計數方式，不會有部件錯位的影響而能夠實現穩健的OVLD迴避電路11。
此外，OVLD迴避電路11，能夠在第1構造例至第8構造例的任一者，將其他構造例的構成要素，在可能的範圍內組合構成。
例如，OVLD迴避電路11，能夠在圖18的第8構造例，組合圖15的第6構造例的ADC121構成。
本發明的實施形態並不限於上述實施形態，在不脫離本發明要旨的範圍之內可以進行各種變更。
此外，本說明書所記載的效果僅為例示並非用來限定，有其他效果也可以。
此外，本技術能夠取以下構造。
＜1＞ 一種信號處理裝置，具備：因應計數值控制增益，將信號放大的放大器；比較前述放大器輸出的信號與前述計數值的比較器； 因應前述比較器的輸出，計數前述計數值的積算器。 ＜2＞ 如＜1＞記載的信號處理裝置，其中，前述積算器，因應前述比較器的輸出，升值計數或降值計數前述計數值。 ＜3＞ 如＜1＞或＜2＞記載的信號處理裝置，其中，前述積算器，因應前述比較器的輸出，以第1間隔、或以與前述第1間隔不同的第2間隔，計數前述計數值。 ＜4＞ 如＜1＞至＜3＞任一項記載的信號處理裝置，更具備：將前述計數值進行DA變換的DAC； 前述放大器，因應前述DAC的輸出控制增益； 前述比較器，比較前述放大器輸出的信號與前述DAC的輸出。 ＜5＞ 如＜4＞記載的信號處理裝置，更具備：進行前述放大器輸出的信號的頻率變換的混頻器； 前述比較器，比較前述混頻器輸出的信號與前述DAC的輸出。 ＜6＞ 如＜5＞記載的信號處理裝置，更具備：進行前述混頻器輸出的信號的縮放的縮放器； 前述比較器，比較前述縮放器輸出的信號與前述DAC的輸出。 ＜7＞ 如＜4＞至＜6＞任一項記載的信號處理裝置，其中，將前述放大器輸出的信號比前述DAC的輸出大的狀態作為攻擊狀態、將前述放大器輸出的信號不比前述DAC的輸出大的狀態作為恢復狀態； 前述積算器，在前述攻擊狀態中，進行前述計數值的升值計數及降值計數的一者，在前述恢復狀態中，進行另一者。 ＜8＞ 如＜7＞記載的信號處理裝置，其中，前述積算器，在前述攻擊狀態中，以第1間隔計數前述計數值，在前述恢復狀態中，以較前述第1間隔長的第2間隔計數前述計數值。 ＜9＞ 如＜8＞記載的信號處理裝置，其中，前述第1間隔及前述第2間隔能從外部設定。 ＜10＞ 如＜5＞或＜6＞記載的信號處理裝置，其中，前述比較器，比較將前述放大器輸出後的信號與前述混頻器輸出後的信號加算的加算信號、與前述DAC的輸出。 ＜11＞ 如＜5＞記載的信號處理裝置，更具備：將前述放大器輸出後的信號進行濾波的BPF； 因應前述DAC的輸出控制增益，放大前述信號的具有與前述放大器相同增益控制特性的其他放大器； 其中， 前述比較器，比較將前述混頻器輸出的信號與前述其他放大器輸出的信號加算的加算信號、與前述DAC的輸出。 ＜12＞ 如＜4＞至＜11＞任一項記載的信號處理裝置，更具備：將前述放大器輸出信號進行AD變換的ADC； 前述積算器，將對應前述ADC的輸出的值，設定成前述計數值的初期值。 ＜13＞ 如＜12＞記載的信號處理裝置，其中，前述ADC，為包含前述積算器及前述DAC、和比較前述DAC的輸出與前述放大器輸出的信號的其他比較器而構成的逐次比較型ADC。 ＜14＞ 如＜4＞至＜13＞任一項記載的信號處理裝置，更具備：因應前述比較器的輸出，開啟或關閉電壓的施加的電容； 與前述電容並聯連接的電阻； 選擇前述DAC的輸出或前述電容的電壓，作為增益控制信號，對前述放大器賦予的開關。 ＜15＞ 一種信號處理方法，包含：放大器因應計數值控制增益，將信號放大的步驟； 比較器比較前述放大器輸出的信號與前述計數值的步驟； 積算器因應前述比較器的輸出，計數前述計數值的步驟。 ＜16＞ 一種信號處理裝置，具備：因應計數值控制增益，將信號放大的放大器； 比較前述放大器輸出的信號與前述計數值的比較器； 因應前述比較器的輸出，計數前述計數值的積算器； 將前述放大器輸出的信號進行解調的解調電路。
10:接收裝置 11:OVLD迴避電路 12:ADC 13:解調電路 21:RF放大器 22:混頻器 23:BPF 24:IF放大器 25:振幅檢出部 26:增益控制部 31:峰值保持部 32:比較器 33:直流電源 51:增益控制部 61:DTC生成部 62:DAC 71:積算器 72:計時器 81:振幅縮放器 91,92:振幅檢出部 93:加算器 111,112:RF放大器 113:BPF 114:LPF 121:ADC 131:比較器 151,152:開關
[圖1]表示適用本技術的接收裝置的一實施形態的構造例的區塊圖。 [圖2]表示OVLD迴避電路11的第1構造例的圖。 [圖3]表示RF放大器21的增益的控制之例的圖。 [圖4]表示SW方式的OVLD迴避電路11的動作開始時的IF信號的包絡線的位準(MIXOUT位準)、及RFGC電壓之例的圖。 [圖5]表示對應作為妨害信號的RF信號的檢波電壓、及RFGC電壓之例的圖。 [圖6]表示OVLD迴避電路11的第2構造例的圖。 [圖7]表示DTC生成部61的構造例的區塊圖。 [圖8]表示振幅檢出部25的其他構造例的區塊圖。 [圖9]說明OVLD迴避電路11的動作之例的時序圖表。 [圖10]表示OVLD迴避電路11的第3構造例的圖。 [圖11]表示希望信號與妨害信號的頻率分佈之例的圖。 [圖12]表示OVLD迴避電路11的第4構造例的圖。 [圖13]表示OVLD迴避電路11的第5構造例的圖。 [圖14]表示希望信號與妨害信號的頻率分佈之例的圖。 [圖15]表示OVLD迴避電路11的第6構造例的圖。 [圖16]表示OVLD迴避電路11的第7構造例的圖。 [圖17]說明OVLD迴避電路11的動作之例的時序圖表。 [圖18]表示OVLD迴避電路11的第8構造例的圖。 [圖19]表示對應作為妨害信號的RF信號的檢波電壓、及RFGC電壓之例的圖。
21:RF放大器
22:混頻器
23:BPF
24:IF放大器
31:峰值保持部
32:比較器
61:DTC生成部
62:DAC
71:積算器
72:計時器

Claims (16)

  1. 一種信號處理裝置，具備：因應計數值控制增益，將信號放大的放大器； 比較前述放大器輸出的信號與前述計數值的比較器； 因應前述比較器的輸出，計數前述計數值的積算器。
  2. 如請求項1記載的信號處理裝置，其中，前述積算器，因應前述比較器的輸出，升值計數或降值計數前述計數值。
  3. 如請求項1記載的信號處理裝置，其中，前述積算器，因應前述比較器的輸出，以第1間隔、或以與前述第1間隔不同的第2間隔，計數前述計數值。
  4. 如請求項1記載的信號處理裝置，更具備：將前述計數值進行DA變換的DAC； 前述放大器，因應前述DAC的輸出控制增益； 前述比較器，比較前述放大器輸出的信號與前述DAC的輸出。
  5. 如請求項4記載的信號處理裝置，更具備：進行前述放大器輸出的信號的頻率變換的混頻器； 前述比較器，比較前述混頻器輸出的信號與前述DAC的輸出。
  6. 如請求項5記載的信號處理裝置，更具備：進行前述混頻器輸出的信號的縮放的縮放器； 前述比較器，比較前述縮放器輸出的信號與前述DAC的輸出。
  7. 如請求項4記載的信號處理裝置，其中，將前述放大器輸出的信號比前述DAC的輸出大的狀態作為攻擊狀態、將前述放大器輸出的信號不比前述DAC的輸出大的狀態作為恢復狀態； 前述積算器，在前述攻擊狀態中，進行前述計數值的升值計數及降值計數的一者，在前述恢復狀態中，進行另一者。
  8. 如請求項7記載的信號處理裝置，其中，前述積算器，在前述攻擊狀態中，以第1間隔計數前述計數值，在前述恢復狀態中，以較前述第1間隔長的第2間隔計數前述計數值。
  9. 如請求項8記載的信號處理裝置，其中，前述第1間隔及前述第2間隔能從外部設定。
  10. 如請求項5記載的信號處理裝置，其中，前述比較器，比較將前述放大器輸出後的信號與前述混頻器輸出後的信號加算的加算信號、與前述DAC的輸出。
  11. 如請求項5記載的信號處理裝置，更具備：將前述放大器輸出後的信號進行濾波的BPF； 因應前述DAC的輸出控制增益，放大前述信號的具有與前述放大器相同增益控制特性的其他放大器； 其中， 前述比較器，比較將前述混頻器輸出的信號與前述其他放大器輸出的信號加算的加算信號、與前述DAC的輸出。
  12. 如請求項4記載的信號處理裝置，更具備：將前述放大器輸出信號進行AD變換的ADC； 前述積算器，將對應前述ADC的輸出的值，設定成前述計數值的初期值。
  13. 如請求項12記載的信號處理裝置，其中，前述ADC，為包含前述積算器及前述DAC、和比較前述DAC的輸出與前述放大器輸出的信號的其他比較器而構成的逐次比較型ADC。
  14. 如請求項4記載的信號處理裝置，更具備：因應前述比較器的輸出，開啟或關閉電壓的施加的電容； 與前述電容並聯連接的電阻； 選擇前述DAC的輸出或前述電容的電壓，作為增益控制信號，對前述放大器賦予的開關。
  15. 一種信號處理方法，包含：放大器因應計數值控制增益，將信號放大的步驟； 比較器比較前述放大器輸出的信號與前述計數值的步驟； 積算器因應前述比較器的輸出，計數前述計數值的步驟。
  16. 一種接收裝置，具備：因應計數值控制增益，將信號放大的放大器； 比較前述放大器輸出的信號與前述計數值的比較器； 因應前述比較器的輸出，計數前述計數值的積算器； 將前述放大器輸出的信號進行解調的解調電路。
TW110132587A 2020-09-16 2021-09-02 信號處理裝置、信號處理方法及接收裝置 TW202215793A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-155473 2020-09-16
JP2020155473 2020-09-16

Publications (1)

Publication Number Publication Date
TW202215793A true TW202215793A (zh) 2022-04-16

Family

ID=80776917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110132587A TW202215793A (zh) 2020-09-16 2021-09-02 信號處理裝置、信號處理方法及接收裝置

Country Status (6)

Country Link
US (1) US20230344396A1 (zh)
EP (1) EP4216432A4 (zh)
JP (1) JPWO2022059496A1 (zh)
CN (1) CN116250176A (zh)
TW (1) TW202215793A (zh)
WO (1) WO2022059496A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779124A (ja) * 1993-06-30 1995-03-20 Mitsubishi Electric Corp ゲインコントロールアンプ回路
JP3183078B2 (ja) * 1994-02-28 2001-07-03 三菱電機株式会社 制御信号生成回路、これを用いた自動利得制御回路、これを用いた受信機及びこれを用いた通信システム
DE10255606A1 (de) * 2002-11-28 2004-06-17 Infineon Technologies Ag Verstärkeranordnung, Empfänger mit der Verstärkeranordnung und Verfahren zum Betrieb eines programmierbaren Verstärkers
JP4139800B2 (ja) * 2004-08-24 2008-08-27 松下電器産業株式会社 Ａｇｃ回路
US7664211B2 (en) * 2005-10-07 2010-02-16 Starkey Laboratories, Inc. Automatic gain control with out of band blocking signal compensation
WO2008050171A1 (en) * 2006-10-25 2008-05-02 Sensitive Object Automatic gain control circuit, system including such circuit and method for atuomatic gain control
JP4879783B2 (ja) * 2007-03-09 2012-02-22 パナソニック株式会社 自動利得制御回路
US7698077B2 (en) * 2007-11-09 2010-04-13 Applied Micro Circuits Corporation System and method for signal level detection
JP2011024145A (ja) * 2009-07-18 2011-02-03 Hiroshi Yasuda 電波受信装置および電波時計
JPWO2011074193A1 (ja) * 2009-12-15 2013-04-25 パナソニック株式会社 自動利得制御装置及び電子機器
JP2018157394A (ja) 2017-03-17 2018-10-04 富士通株式会社 受信装置

Also Published As

Publication number Publication date
EP4216432A1 (en) 2023-07-26
CN116250176A (zh) 2023-06-09
US20230344396A1 (en) 2023-10-26
EP4216432A4 (en) 2024-03-27
WO2022059496A1 (ja) 2022-03-24
JPWO2022059496A1 (zh) 2022-03-24

Similar Documents

Publication Publication Date Title
JP4299588B2 (ja) 半導体集積回路装置
US10158371B2 (en) Conditional correlated multiple sampling single slope analog-to-digital converter, and associated image sensor system and method
US6587144B1 (en) Analog signal processing apparatus for digital camera
KR101411369B1 (ko) 촬상 시스템 및 촬상장치
US8508269B2 (en) Reference frequency generation circuit, semiconductor integrated circuit, and electronic device
US10594303B2 (en) Temperature sensor circuit and semiconductor device including the same
US20150162929A1 (en) Analog-to-digital converter and image sensor
JP2009253814A (ja) フィルタ回路及び受信装置
JP2012019411A (ja) 固体撮像装置
JP4109252B2 (ja) 帯域幅をダイナミックに調整する非同期シリアルアナログデジタル変換方法
CN113258896B (zh) 可编程增益放大器、集成电路、电子设备及频率校正方法
JP2014075684A (ja) Ａｄ変換回路、半導体装置及びａｄ変換方法
TW202215793A (zh) 信號處理裝置、信號處理方法及接收裝置
US9293939B2 (en) Calibration of a BST capacitor control circuit
KR20160048473A (ko) 노이즈 제거 기능을 가지는 기준 전압 발생 장치 및 그를 이용한 씨모스 이미지 센서
US6816104B1 (en) Analog-to-digital converter utilizing a timer for increased resolution
US11252365B2 (en) Clock generator and image sensor including the same
JPH04207521A (ja) 時定数調整回路
KR101232620B1 (ko) 램프 신호의 보정 기능을 갖는 램프 신호 발생기 및 이를 포함하는 이미지 센서
JP2011188250A (ja) 時定数調整回路
CN109792499B (zh) 模数转换电路、图像传感器和模数转换方法
TWI702848B (zh) 數位雙重取樣電路
KR20100131729A (ko) 비스위칭 방식을 이용하는 램프 신호 발생기 및 이를 포함하는 이미지 센서
US8901984B1 (en) Direct current offset correction circuit
JP2002223174A (ja) 同調回路