TW202213723A - 記憶體元件 - Google Patents

記憶體元件 Download PDF

Info

Publication number
TW202213723A
TW202213723A TW110103402A TW110103402A TW202213723A TW 202213723 A TW202213723 A TW 202213723A TW 110103402 A TW110103402 A TW 110103402A TW 110103402 A TW110103402 A TW 110103402A TW 202213723 A TW202213723 A TW 202213723A
Authority
TW
Taiwan
Prior art keywords
layer
etch stop
gate
gate structure
dielectric layer
Prior art date
Application number
TW110103402A
Other languages
English (en)
Inventor
蘇信文
黃家恩
林士豪
洪連嶸
王屏薇
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202213723A publication Critical patent/TW202213723A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種記憶體元件包括基板，第一閘極結構及第二閘極結構，第一、第二、第三源極/汲極結構，閘極間隔件，第一通孔及第二通孔，以及半導體層。第一閘極結構及第二閘極結構在基板上方。第一、第二、第三源極/汲極結構在基板上方，其中第一及第二源極/汲極結構在第一閘極結構的相對側上，第二及第三源極/汲極結構在第二閘極結構的相對側上。閘極間隔件在第一及第二閘極結構的相對側壁上。第一通孔及第二通孔分別在第一閘極結構及第二閘極結構上方，其中第一通孔與第一閘極結構接觸。半導體層在第二通孔與第二閘極結構之間。

Description

記憶體元件及其製造方法
無
積體電路(IC)有時包括一次性可程式化（one-time-programmable；OTP）記憶體元件以提供非揮發性記憶體（NVM），其中當IC斷電時不丟失資料。一種類型的NVM包括藉由使用連接到其他電路元件的介電材料（氧化物等等）的層整合到IC中的反熔絲位元。為了程式化反熔絲位元，程式化電場跨介電材料層施加以實質上改變（例如，破壞）介電材料，因此減小介電材料層的電阻。通常，為了決定反熔絲位元的狀態，讀取電壓跨介電材料層施加並且讀取結果電流。
無
以下揭示內容提供許多不同的實施例或實例，用於實施所提供標的的不同特徵。下文描述部件及佈置的具體實例以簡化本揭示。當然，此等僅為實例且並不意欲為限制性。例如，以下描述中在第二特徵上方或第二特徵上形成第一特徵可包括以直接接觸形成第一特徵及第二特徵的實施例，且亦可包括在第一特徵與第二特徵之間形成額外特徵以使得第一特徵及第二特徵可不處於直接接觸的實施例。此外，本揭示可在各個實例中重複元件符號及/或字母。此重複係出於簡便性及清晰的目的且本身並不指示所論述的各個實施例及/或構造之間的關係。
另外，為了便於描述，本文可使用空間相對性術語（諸如「下方」、「之下」、「下部」、「之上」、「上部」及類似者）來描述諸圖中所示出的一個元件或特徵與另一元件或特徵的關係。除了諸圖所描繪的定向外，空間相對性術語意欲涵蓋使用或操作中元件的不同定向。設備可經其他方式定向（旋轉90度或處於其他定向）且由此可同樣地解讀本文所使用的空間相對性描述詞。
鰭可藉由任何適宜方法來圖案化。例如，鰭可使用一或多個光微影製程（包括雙圖案化或多圖案化製程）來圖案化。大體上，雙圖案化或多圖案化製程結合光微影及自對準的製程，從而允許產生具有例如與可原本使用單個、直接光微影製程獲得的間距相比較小的間距的圖案。例如，在一個實施例中，犧牲層在基板上方形成並且使用光微影製程圖案化。間隔件使用自對準製程在圖案化的犧牲層旁邊形成。隨後移除犧牲層，並且可隨後使用剩餘間隔件來圖案化鰭。
本揭露包括一次性可程式化(OTP)記憶體單元的實施例。在本文中，OTP記憶體單元可以用資料電子程式化僅一次，並且儘管不再供應電力，仍保留OTP記憶體單元中的經程式化的資料。
第1圖係根據一些實施例的記憶體元件的示意電路。如第1圖中所描繪，記憶體元件包括複數個OTP記憶體單元C1、C2、C3、C4、C5、及C6，複數個字線WLP0、WLR0、WLR1、WLP1，複數個位元線BL1、BL2、BL3，以及複數個肖特基二極體D(Schottky diode)。字線WLP0、WLR0、WLR1、及WLP1在X方向上排列，並且每個字線WLP0、WLR0、WLR1、及WLP1沿著Y方向延伸。位元線BL1、BL2、BL3在Y方向上排列，並且每個位元線BL1、BL2、BL3沿著X方向延伸。
在一些實施例中，每個OTP記憶體單元C1-C6包括第一電晶體T0及第二電晶體T1。關於OTP記憶體單元C1，第一電晶體T0的閘極端子經由肖特基二極體D電氣耦接到字線WLP0。第一電晶體T0的源極/汲極端子浮接(floated)，並且第一電晶體T0的另一源極/汲極端子電氣耦接到電阻節點A。在本文中，由於第一電晶體T0的一個源極/汲極端子對儲存及讀取OTP記憶體單元C1中的資料不具有任何影響，第一MOS電晶體的一個源極/汲極端子浮接。第二電晶體T1的一個源極/汲極端子亦耦接到電阻節點A，並且第二電晶體T1的另一源極/汲極端子耦接到位元線BL1。在一些實施例中，第一電晶體T0的源極/汲極端子電氣耦接到第二電晶體T1的源極/汲極端子。
關於OTP記憶體單元C2，第一電晶體T0的閘極端子經由肖特基二極體D電氣耦接到字線WLP1。第一電晶體T0的源極/汲極端子浮接，並且第一電晶體T0的另一源極/汲極端子電氣耦接到電阻節點A。在本文中，由於第一電晶體T0的一個源極/汲極端子對儲存及讀取OTP記憶體單元C1中的資料不具有任何影響，所以第一MOS電晶體的一個源極/汲極端子浮接。第二電晶體T1的一個源極/汲極端子亦耦接到電阻節點A，並且第二電晶體T1的另一源極/汲極端子耦接到位元線BL1。在一些實施例中，第一電晶體T0的源極/汲極端子電氣耦接到第二電晶體T1的源極/汲極端子。在一些實施例中，OTP記憶體單元C1及C2共享相同的位元線BL1。
OTP記憶體單元C3-C6與如上文描述的OTP記憶體單元C1及C2類似，並且因此為了簡便將不再重複相關細節。
大體上，電晶體的閘極藉由在絕緣層上層壓導電層來形成。在程式化操作中，第一電晶體T0的閘極的絕緣層可被損壞。第二電晶體T1用作切換元件，以便選擇OTP記憶體單元。
再次關於OTP記憶體單元C1及C2，肖特基二極體D在OTP記憶體單元C1的第一電晶體T0與字線WLP0之間電氣耦接。另一方面，肖特基二極體D在OTP記憶體單元C2的第一電晶體T0與字線WLP1之間電氣耦接。例如，關於在OTP記憶體單元C1的第一電晶體T0與字線WLP0之間連接的肖特基二極體D，肖特基二極體D的第一側連接到第一電晶體T0，並且肖特基二極體D的第二側連接到字線WLP0，其中從肖特基二極體D的第二側流到肖特基二極體D的第一側的電流被稱為「順向電流」，而從肖特基二極體D的第一側流到肖特基二極體D的第二側的電流被稱為「逆向電流」。在一些實施例中，肖特基二極體D僅電氣耦接到字線WLP0及WLP1。亦即，字線WLR0及WLR1不與肖特基二極體D連接。換言之，在字線WLR0及WLR1與OTP記憶體單元C1及C2的電晶體T1之間的電流路徑不具有肖特基二極體D。
第2A圖係根據一些實施例的對記憶體元件執行程式化操作(Programming operation)的示意圖。第2A圖係對根據一些實施例的對記憶體元件執行讀取操作的示意圖。注意到，在第2A圖及第2B圖中，為了簡便，僅示出OTP記憶體單元C2。在程式化操作期間，OTP記憶體單元C2的第一電晶體T0及第二電晶體T1的基極耦接到接地電壓。
參考第2A圖，其中第2A圖示出了在程式化操作期間的兩個不同的條件。在第2A圖的條件1下，為字線WLP1供應高位準電壓V1，並且字線WLR1耦接到電壓V2，電壓V2具有與高位準電壓V1相比較低的位準。位元線BL1耦接到接地電壓V3。在本文中，電壓V2係具有足夠位準以開啟第二電晶體T1的電壓，並且高位準電壓V1係具有足夠位準以損壞第一電晶體T0的閘極結構（例如，第4A圖至第4F圖中描述的閘極結構G3及/或G6）中包括的絕緣層（例如，在第4A圖至第4F圖中描述的閘極介電層112）的電壓。在一些實施例中，電壓V2可係約1.2 V-10 V，其係足夠高以開啟第二電晶體T1，並且高位準電壓V1可高於約1.2 V，諸如約5.3 V。另一方面，接地電壓V3可以被認為具有約0 V的電壓位準。
由於為第二電晶體T1的閘極供應足夠高以開啟第二電晶體T1的電壓V2，第二電晶體T1的閘極開啟，並且因此電阻節點A耦接到接地電壓V3。第一電晶體T0的閘極耦接到高位準電壓V1。歸因於供應到閘極的電壓位準（例如，電壓V1）與供應到第一電晶體T0的一個端子的電壓位準（例如，電壓V3）的差異，第一電晶體T0的絕緣層被損壞，亦即，破壞。當絕緣層被損壞時，在字線WLP1與電阻節點A之間產生電流路徑。所得電路可以被認為在電流路徑中具有電阻RF。由此，在條件1下，OTP記憶體單元C2在程式化操作之後可以被稱為「經程式化」，因為第一電晶體T0的絕緣層被破壞。
在第一電晶體T0耦接到接地電壓V3的此種構造中，絕緣層可能不可靠及/或一致地損壞。為了在程式化操作期間可靠地損壞在第一電晶體T0的閘極結構中包括的絕緣層，可以形成與其他電晶體（諸如第二電晶體T1）的絕緣層相比較薄的絕緣層。此外，為了增加程式化可靠性，高位準電壓V1可以具有與預定的電壓位準相比較高的電壓位準，其中預定的電壓位準可以損壞在第一電晶體T0的閘極結構中包括的絕緣層。
另一方面，在第2A圖的條件2下，為字線WLP1供應高位準電壓V1，並且字線WLR1耦接到具有與高位準電壓V1相比較低的位準的電壓V2。位元線BL1耦接到電壓V3’。此處，電壓V3’具有與如在第2A圖的條件1下描述的接地電壓V3相比較高的電壓位準。例如，電壓V3’可係約1.2 V，其高於約0 V的接地電壓V3。在一些實施例中，電壓V3’具有與電壓V2實質上相同的值，使得在第二電晶體T1的閘極端子與第二電晶體T1的源極區域端子之間的電壓差可為約零，使得第二電晶體T1關閉，並且連接到第一電晶體T0的第二電晶體T1的源極/汲極端子浮接。儘管將高位準電壓V1經由字線WLP1施加到第一電晶體T0，電場將不施加到第二電晶體T1的絕緣層，因為連接到第二電晶體T1的第一電晶體T0的源極/汲極端子浮接。以此方式，第一電晶體T0的絕緣層在程式化操作期間可能不被破壞，第一電晶體T0在程式化操作之後保持其初始功能。由此，在條件2下，OTP記憶體單元C2在程式化操作之後可以被稱為「未程式化」，因為第一電晶體T0的絕緣層未被破壞。
參考第2B圖，其中第2B圖示出了在程式化操作期間的兩個不同的條件。注意到，第2B圖的條件1遵循第2A圖的條件1，且第2B圖的條件2遵循第2A圖的條件2。
在讀取操作中，為字線WLP1供應電力電壓V3，並且字線WLR1耦接到電力電壓V4。位元線BL1用接地電壓位準V5預先充電。電力電壓V4係足夠高來開啟第二電晶體T1。
在第2A圖的條件1下，其中在第一電晶體T0的閘極結構中包括的絕緣層被損壞（破壞狀態），位元線BL1的電壓可增加，並且在第一電晶體T0的閘極與位元線BL1之間的電流路徑亦可增加。另一方面，在第一電晶體T0的閘極結構中包括的絕緣層未被損壞的條件2下，位元線BL1的電壓位準未升高並且由此保留預先充電的電壓位準（亦即，接地電壓位準V5），並且因此在第一電晶體T0的閘極與位元線BL1之間不存在電流路徑。資料可以取決於在位元線BL1上是否存在電流而讀取。例如，在條件1下，若位元線BL的電壓或電流由於第一電晶體T0的絕緣層破壞而增加，可以決定資料「1」。另一方面，若位元線BL的電壓或電流不升高，則可以決定資料「0」。亦即，若絕緣層破壞，則位元線BL1可具有邏輯位準「1」；若絕緣層不破壞，則位元線BL1可具有邏輯位準「0」。
注意到，因為肖特基二極體D在字線WLP1與第一電晶體T0之間耦接，肖特基二極體D允許電流從字線WLP1流到第一電晶體T0。由此，在第一電晶體T0的閘極結構中包括的絕緣層被損壞的條件1下，電流可由肖特基二極體D允許從字線WLP1流到位元線BL1。
第3圖係根據一些實施例的對記憶體元件執行讀取操作的示意圖。注意到，第3圖的一些元件與第1圖中描述的彼等相同，並且因此此種元件標記為相同，並且為了簡便不再重複相關細節。
在第3圖中，OTP記憶體單元C1-C6經歷如第2A圖中描述的程式化操作。在一些實施例中，OTP記憶體單元C1-C6的第一電晶體T0的絕緣層的多個部分可被損壞，而OTP記憶體單元C1-C6的第一電晶體T0的絕緣層的其他部分可能不被損壞。
隨後，執行讀取操作以讀取在OTP記憶體單元C1-C6中儲存的資料。在如第3圖所示的一些實施例中，執行讀取操作以讀取在OTP記憶體單元C1中儲存的資料，而讀取操作不讀取在OTP記憶體單元C2-C6中儲存的資料。例如，OTP記憶體單元C1可以被稱為「經選擇」單元，並且OTP記憶體單元C2-C6可以被稱為「未選擇」單元。在此方面，為字線WLP0供應電力電壓V12，並且字線WLR0耦接到電力電壓V11。位元線BL1用接地電壓位準V13預先充電。在一些實施例中，電力電壓V12可係約1.1 V-7 V（例如，約1.3 V），電力電壓V11可係約0.5 V-1 V（例如，約0.75 V），並且接地電壓位準V13可係約0 V。如上文關於第2B圖提及，電力電壓V11足夠高以開啟OTP記憶體單元C1的第二電晶體T1，並且在OTP記憶體單元C1中儲存的資料（例如，1或0）可以取決於在位元線BL1上是否存在電流而被讀取。在一些實施例中，字線WLR0及WLR1可以被稱為「經選擇」字線，並且位元線BL1可以被稱為「經選擇」位元線。
另一方面，為字線WLP1供應接地電壓V21，並且字線WLR1耦接到接地電壓V22。位元線BL2用電壓V23預先充電，並且位元線BL3用電壓V33預先充電。
關於OTP記憶體單元C3及C5，在一些實施例中，分別施加到位元線BL2及BL3的電壓V23及V33可具有與施加到字線WLR0的電壓V11實質上相同的值，使得在OTP記憶體單元C3及C5的第二電晶體T1的閘極端子與OTP記憶體單元C3及C5的第二電晶體T1的源極區域端子之間的電壓差可係零，使得OTP記憶體單元C3及C5的第二電晶體T1關閉。在此方面，並且因此分別在OTP記憶體單元C3及C5的第二電晶體T1與位元線BL2及BL3之間不存在電流路徑。在一些實施例中，若電壓V11係約0.75 V，並且電壓V23及V33可係約0.75 V。
關於如上文提及的OTP記憶體單元C2、C4、及C6，為字線WLP1供應接地電壓位準V21，並且字線WLR1耦接到接地電壓位準V22。在OTP記憶體單元C2、C4及C6中的電晶體T0及/或T1關閉，並且因此沒有電流將從OTP記憶體單元C2、C4及C6流到位元線BL1、BL2、及BL3。
然而，如上文提及，位元線BL2及BL3可具有與施加到字線WLR0的電壓V11實質上相同的值。此種電壓V11可以高於字線WLP1的接地電壓位準V21的電壓（亦即，約0 V），並且此種電壓差產生向OTP記憶體單元C4及C6中的第一電晶體T0的反向偏壓。作為OTP記憶體單元C4的實例，可產生洩漏電流ILK1（以虛線箭頭繪示）並且洩漏電流ILK1可從位元線BL2朝向字線WLP1流動。然而，因為肖特基二極體D在字線WLP1與OTP記憶體單元C4的第一記憶體T0之間耦接，肖特基二極體D可以阻擋反向洩漏電流ILK1，以便防止從位元線到字線的電流洩漏。類似地，洩漏電流ILK2從位元線BL3流動，亦可以由在字線WLP1與OTP記憶體單元C6的第一電晶體T0之間耦接的肖特基二極體D阻擋。
在本揭示的一些實施例中，複數個肖特基二極體在字線與OTP記憶體單元的電晶體之間耦接。在其中OTP記憶體單元在讀取操作期間「未選擇」之一些實施例中，可為耦接到OTP記憶體單元的字線供應接地電壓位準。儘管耦接到OTP記憶體單元的位元線可具有與接地電壓位準相比較高的電壓位準，這將導致到OTP記憶體單元中的電晶體的反向偏壓。在一些實施例中，洩漏電流可歸因於反向偏壓而產生並且可從位元線朝向字線流動。然而，因為肖特基二極體在字線與OTP記憶體單元的電晶體之間耦接，反向洩漏電流可以由肖特基二極體阻擋，這繼而將改進元件效能。
第4A圖係根據一些實施例的記憶體元件10的俯視圖。第4B圖至第4F圖係根據一些實施例的第4A圖的記憶體元件的橫截面圖，其中第4B圖、第4C圖、第4E圖、及第4F圖係沿著第4A圖的線B-B、線C-C、線D-D、線E-E、及線F-F截取的橫截面圖。注意到，第4B圖至第4F圖的一些元件為了簡便在第4A圖中未示出。注意到，第4A圖至第4F圖中描述的記憶體元件10對應於如第1圖中描述的電路。
記憶體元件10包括基板100。在一些實施例中，基板100可係半導體材料，並且可包括已知結構，例如，包括漸變層或埋入氧化物。在一些實施例中，基板100包括可為未摻雜或摻雜（例如，p型、n型、或其組合）的塊狀矽。可使用適用於半導體元件形成的其他材料。其他材料（諸如鍺、石英、藍寶石、及玻璃）可替代地用於基板100。或者，矽基板100可係絕緣體上半導體(SOI)基板或多層結構的主動層，諸如在塊狀矽層上形成的鍺矽層。
複數個主動區域A1、A2、及A3在基板100上方設置，並且由介電材料形成的隔離結構106橫向圍繞。隔離結構106可係淺溝槽隔離(STI)結構、深溝槽隔離(DTI)結構、另一適宜隔離結構、前述的組合、或類似者。在其中STI區域106由氧化物（例如，氧化矽）製成的一些實施例中，主動區域A1、A2、A3可以互換地稱為氧化物界定(OD)區域。在一些實施例中，主動區域A1、A2、A3係從基板100突起的半導體鰭。
複數個閘極結構G1、G2、G3、G4、G5、G6、G7、及G8在基板100上方設置。在一些實施例中，閘極結構G2至G7沿著垂直於主動區域A1、A2、A3的縱向方向的方向跨過主動區域A1、A2、A3。亦即，主動區域A1、A2、A3共享相同的閘極結構G2至G7。在一些實施例中，每個閘極結構G1-G8包括閘極介電層112、功函數金屬層114、及填充金屬116。
在一些實施例中，閘極結構G1-G8的閘極介電層112可由高介電常數介電材料製成，諸如金屬氧化物、過渡金屬氧化物、或類似者。高介電常數介電材料的實例包括但不限於氧化鉿(HfO 2)、氧化鉿矽(HfSiO)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁(HfO 2-Al 2O 3)合金、或其他適用介電材料。在一些實施例中，閘極介電層112係氧化層。閘極介電層112可藉由沉積製程來形成，此沉積製程諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、電漿增強CVD(PECVD)或其他適宜技術。在一些實施例中，閘極結構G3及G6的閘極介電層112與閘極結構G4及G5的閘極介電層112相比較薄，這是由於閘極結構G3及G6的閘極介電層112可用作第1圖至第3圖中描述的第一電晶體T0的絕緣層。
在一些實施例中，閘極結構G1-G8的功函數金屬層114可係n型或p型功函數層。示例性p型功函數金屬包括TiN、TaN、Ru、Mo、Al、WN、ZrSi 2、MoSi 2、TaSi 2、NiSi 2、WN、其他適宜p型功函數材料、或其組合。示例性n型功函數金屬包括Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、其他適宜n型功函數材料、或其組合。功函數層可包括複數個層。功函數金屬層113可以藉由適宜製程形成，諸如ALD、CVD、PVD、遠端電漿CVD(RPCVD)、電漿增強CVD(PECVD)、金屬有機CVD(MOCVD)、濺射、電鍍、其他適宜製程、或其組合。
在一些實施例中，閘極結構G1-G8的填充金屬116可包括鎢(W)。在一些其他實施例中，填充金屬116包括鋁(Al)、銅(Cu)或其他適宜導電材料。填充金屬116可以藉由適宜製程形成，諸如ALD、CVD、PVD、遠端電漿CVD(RPCVD)、電漿增強CVD(PECVD)、金屬有機CVD(MOCVD)、濺射、電鍍、其他適宜製程、或其組合。
複數個閘極間隔件120在閘極結構G1-G8的相對側壁上設置。在一些實施例中，閘極間隔件120可包括SiO 2、Si 3N 4、SiO xN y、SiC、SiCN膜、SiOC, SiOCN膜、及/或其組合。
複數個源極/汲極結構SD1、SD2、SD3、SD4、及SD5在基板100上方的主動區域A1、A2、及A3中設置。作為第4B圖的實例，源極/汲極結構SD1及SD2分別在閘極結構G3的相對側上設置，源極/汲極結構SD2及SD3在閘極結構G4的相對側上設置，源極/汲極結構SD3及SD4在閘極結構G5的相對側上設置，並且源極/汲極結構SD4及SD5在閘極結構G6的相對側上設置。在一些實施例中，源極/汲極結構SD1-SD5可藉由執行磊晶生長製程來形成，此製程在基板100上方提供磊晶材料，並且因此源極/汲極結構SD1-SD5在此上下文中亦可以互換地稱為磊晶結構SD1-SD5。在各個實施例中，源極/汲極結構SD1-SD5可包括Ge、Si、GaAs、AlGaAs、SiGe、GaAsP、SiP、或其他適宜材料。
參考第1圖、第4A圖、及第4B圖。閘極結構G3、源極/汲極結構SD1及SD2、及主動區域A1形成OTP記憶體單元C1的第一電晶體T0，並且閘極結構G4、源極/汲極結構SD2及SD3、及主動區域A1形成OTP記憶體單元C1的第二電晶體T1。類似地，閘極結構G6、源極/汲極結構SD4及SD5、及主動區域A1形成OTP記憶體單元C2的第一電晶體T0，並且閘極結構G5、源極/汲極結構SD3及SD4、及主動區域A1形成OTP記憶體單元C2的第二電晶體T1。第1圖的OTP記憶體單元C3-C6具有與本文的OTP記憶體單元C1及C2的結構類似的結構，並且因此為了簡便省略了相關細節。
如上文關於第1圖所提及，在一些實施例中，可以形成與其他電晶體（諸如第二電晶體T1）的彼等相比較薄的第一電晶體T0的閘極結構的絕緣層（例如，介電層112）。由此，在一些實施例中，閘極結構G3及G6的介電層112可與閘極結構G4及G5的介電層112相比較薄。
層間介電(ILD)層130在基板100上方、在源極/汲極結構SD1-SD5上方、及圍繞閘極結構G1-G8設置。在一些實施例中，層間介電層130可包括氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(TEOS)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、低介電常數介電材料、及/或其他適宜介電材料。低介電常數介電材料的實例包括但不限於氟化矽玻璃(FSG)、碳摻雜的氧化矽、非晶氟化碳、聚對二甲苯、雙-苯并環丁烯(BCB)、或聚醯亞胺。層間介電層130可使用例如CVD、ALD、旋塗玻璃(SOG)或其他適宜技術形成。
蝕刻終止層135、層間介電層140、蝕刻終止層 145、及層間介電層150依序在閘極結構G1-G8及層間介電層130上方設置。層間介電層140及150的材料及形成方法與上文描述的層間介電層130的彼等類似。蝕刻終止層 135及145可包括與層間介電層130、140、及150不同的材料。在一些實施例中，蝕刻終止層 135及145包括氮化矽、氮氧化矽或其他適宜材料。蝕刻終止層 135及145可以使用例如電漿增強CVD、低壓CVD、ALD或其他適宜技術形成。
參考第4A圖及第4B圖，源極/汲極觸點160延伸穿過層間介電層140、蝕刻終止層 135、及層間介電層130並且接觸源極/汲極結構SD3。在一些實施例中，源極/汲極觸點160可包括襯墊及填充金屬。襯墊在填充金屬與下層源極/汲極結構SD3之間。在一些實施例中，襯墊輔助填充金屬的沉積並且有助於減少填充金屬的材料穿過閘極間隔件120的擴散。在一些實施例中，襯墊包括鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、或另一適宜材料。填充金屬包括導電材料，諸如鎢(W)、銅(Cu)、鋁(Al)、釕(Ru)、鈷(Co)、鉬(Mo)、鎳(Ni)、或其他適宜導電材料。在一些實施例中，矽化物層可在源極/汲極觸點160與源極/汲極結構SD3之間設置。
通孔V BL1延伸穿過層間介電層150及蝕刻終止層 145，並且接觸源極/汲極觸點160。通孔V BL2具有上部及下部，其中下部在蝕刻終止層 145的底表面之下並且接觸源極/汲極觸點160，而上部在蝕刻終止層 145的底表面之上並且在層間介電層150及蝕刻終止層 145中。在一些實施例中，通孔V BL1的下部與通孔V BL1的上部相比較寬。在一些實施例中，通孔V BL1的下部接觸蝕刻終止層 145的底表面。在一些實施例中，通孔V BL1的上部與源極/汲極觸點160相比較窄。在一些實施例中，通孔V BL1包括導電材料，諸如鎢(W)。其他導電材料可用於通孔V BL1，諸如銅(Cu)、鋁(Al)、釕(Ru)、鈷(Co)、鉬(Mo)、鎳(Ni)、或類似者。通孔V BL1可以藉由適宜製程形成，諸如ALD、CVD、PVD、遠端電漿CVD(RPCVD)、電漿增強CVD(PECVD)、金屬有機CVD(MOCVD)、濺射、電鍍、其他適宜製程、或其組合。
位元線BL1覆蓋層間介電層150並且接觸通孔V BL2。在一些實施例中，位元線BL1可包括銅(Cu)、鋁(Al)、釕(Ru)、鈷(Co)、鉬(Mo)、鎳(Ni)、鎢(W)、或類似者。位元線BL1可以藉由適宜製程形成，諸如ALD、CVD、PVD、遠端電漿CVD(RPCVD)、電漿增強CVD(PECVD)、金屬有機CVD(MOCVD)、濺射、電鍍、其他適宜製程、或其組合。
參考第4A圖及第4C圖。半導體層SE1在層間介電層140及蝕刻終止層 135中設置並且接觸閘極結構G6。半導體層SE1可係矽、或適宜半導體層SE1。半導體層SE1可藉由適宜製程形成，諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、或任何適宜製程。在一些實施例中，半導體層SE1係未摻雜的。
通孔V WLP1延伸穿過層間介電層150、蝕刻終止層 145、及層間介電層140，並且接觸半導體層SE1。通孔V WLP1的材料及形成方法與通孔V BL2的彼等類似。字線WLP1覆蓋層間介電層150並且接觸V WLP1。字線WLP1的材料及形成方法與位元線BL1的彼等類似。
在一些實施例中，半導體層SE1及通孔V WLP1具有金屬半導體接觸界面。此金屬半導體接觸區域形成肖特基二極體D（或肖特基阻障二極體）。肖特基二極體D具有實質上將電流限制到一個方向的性質。當前向偏置（亦即，金屬側上的電壓高於半導體側上的電壓）時，肖特基二極體處於「開」狀態，並且允許電流流過二極體。當二極體反向偏置（亦即，半導體上的電壓高於金屬側上的電壓）時，肖特基二極體處於「關」狀態並且理想地將不允許電流流動。如上文關於第3圖所描述，由半導體層SE1及通孔V WLP0形成的肖特基二極體D可以防止從位元線（亦即，位元線BL2及BL3）洩漏電流。
在一些實施例中，半導體層SE1的厚度係在從約0.5 nm至約4 nm的範圍中。若半導體層SE1的厚度過低（亦即，遠低於0.5 nm），則半導體層SE1的電阻可能過低並且因此來自位元線的洩漏電流可直接流過半導體層SE1到通孔V WLP1，並且因此由半導體層SE1及通孔V WLP1形成的肖特基二極體D不能限制洩漏電流。若半導體層SE1的厚度過大（亦即，遠大於4 nm），則半導體層SE1的電阻可能過高，這將劣化元件效能。
參考第4A圖及第4D圖。通孔V WLR1延伸穿過層間介電層150、蝕刻終止層 145、層間介電層140、及蝕刻終止層 135，並且接觸閘極結構G5。通孔V WLR1的材料及形成方法與通孔V BL2的彼等類似。字線WLR1覆蓋層間介電層150並且接觸通孔V WLR1。字線WLR0的材料及形成方法與位元線BL1的彼等類似。
參考第4A圖及第4E圖。第4E圖與第4C圖類似，其中半導體層SE2在層間介電層140及蝕刻終止層 135中設置，並且接觸閘極結構G3，通孔V WLP0延伸穿過層間介電層150、蝕刻終止層 145、及層間介電層140，且接觸半導體層SE2，並且字線WLP0覆蓋層間介電層150且接觸V WLP0。半導體層SE2及V WLP0形成肖特基二極體D。
參考第4A圖及第4F圖。第4F圖與第4D圖類似，通孔V WLR0延伸穿過層間介電層150、蝕刻終止層 145、層間介電層140、及蝕刻終止層 135，且接觸閘極結構G4，並且字線WLR0覆蓋層間介電層150且接觸通孔V WLR0。
參考第4G圖，其中第4B圖至第4F圖的橫截面圖的部分在第4G圖中示出，以便清楚地論述在第4B圖至第4F圖中的元件之間的結構關係。
如上文提及，半導體層SE1在閘極結構G6上設置，以便與上文的通孔V WLP1形成肖特基二極體。類似地，半導體層SE2在閘極結構G3上設置，以便與上文的通孔V WLP0形成肖特基二極體。由此，閘極結構G3及G6至少部分藉由非金屬層（諸如半導體層SE2、SE1）電氣耦接到字線WLP0及WLP1。因此，通孔V WLP0及V WLR0分別與閘極結構G3及G6分離。在一些實施例中，通孔V WLP0與半導體層SE1的界面高於蝕刻終止層 135的頂表面。
另一方面，通孔V WLR0及V WLR1分別與閘極結構G4及G5直接接觸。亦即，在通孔V WLR0/V WLR1與閘極結構G4/G5之間沒有半導體層。由此，通孔V WLR0及V WLR1的底表面低於通孔V WLP0及V WLP1的底表面，而通孔V WLR0及V WLR1的頂表面與通孔V WLP0及V WLP1的頂表面實質上齊平。亦即，沿著垂直於基板100的頂表面的方向，通孔V WLR0及V WLR1與通孔V WLP0及V WLP1相比較厚。
通孔V BL2與源極/汲極觸點160直接接觸。由於形成延伸穿過層間介電層140的源極/汲極觸點160，通孔V BL2的底表面處於與通孔V WLR0、V WLR1、V WLP0、及V WLP1的底表面相比較高的位準。由此，沿著垂直於基板100的頂表面的方向，通孔V BL2與通孔V WLR0、V WLR1、V WLP0、及V WLP1相比較薄。
第5A圖至第17D圖示出了根據本揭示的一些實施例製造在第4A圖至第4F圖中描述的記憶體元件10的各個階段中的方法。
參考第5A圖至第5C圖，其中第5B圖係沿著第5A圖的線B-B的橫截面圖，並且第5C圖係沿著第5A圖的線C-C的橫截面圖。圖示存在初始結構，初始結構包括基板100，在基板100上方的複數個主動區域A1、A2、及A3，以及橫向圍繞主動區域A1、A2、及A3的隔離結構106。例如，主動區域A1、A2、及A3可藉由光微影製程圖案化基板100來形成。隨後，隔離層可能在基板100上方形成，接著藉由回蝕製程來形成隔離結構106。在所描繪的實施例中，主動區域A1-A3係在隔離結構106之上歸因於拉回隔離結構106的回蝕製程而突起的鰭結構。以此方式，在主動區域A1-A3上形成的電晶體係鰭式場效電晶體(FinFET)。然而，在一些其他實施例中，可以省去拉回隔離結構106的回蝕製程，並且因此隔離結構106具有與主動區域A1-A3的頂表面實質上齊平的頂表面。以此方式，在主動區域A1-A3上形成的電晶體係平面電晶體。
複數個虛設閘極結構DG1、DG2、DG3、DG4、DG5、DG6、DG7、及DG8在基板100上方形成。在一些實施例中，虛設閘極結構DG2-DG7跨過主動區域A1-A3，而虛設閘極結構D1及D8不跨過主動區域A1-A3。
每個虛設閘極結構DG1-DG8包括閘極介電層162及虛設閘極164。在一些實施例中，虛設閘極結構DG1-DG8可藉由例如以下步驟形成：在基板100上方沉積閘極介電材料及虛設閘極材料，接著藉由圖案化製程來圖案化閘極介電材料及虛設閘極材料以形成虛設閘極結構DG1-DG8。
閘極介電層162可例如係氧化矽、氮化矽、其組合、或類似者，並且可根據可接受的技術沉積或熱生長。閘極介電層162可藉由適宜製程來形成，此適宜製程諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、或任何適宜製程。
虛設閘極層164可包括多晶矽（聚-Si）或多晶鍺矽（聚-SiGe）。另外，虛設閘極層164可係具有均勻或不均勻摻雜的摻雜聚矽。虛設閘極層164可藉由適宜製程來形成，此適宜製程諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、或任何適宜製程。
複數個間隔件120在虛設閘極結構DG1-DG8的相對側壁上形成。閘極間隔件120可藉由例如以下步驟形成：在虛設閘極結構DG1-DG8上方毯覆式沉積間隔層，接著藉由蝕刻製程來移除間隔層的水平部分，使得間隔層的垂直部分餘留在虛設閘極結構DG1-DG8的側壁上。
參考第6A圖及第6B圖，其中第6A圖及第6B圖分別遵循第5B圖及第5C圖。複數個源極/汲極結構SD1、SD2、SD3、SD4、及SD5在主動區域A1-A3中形成。作為第12B圖中的實例，由虛設閘極結構DG1-DG8及閘極間隔件120暴露的主動區域A1藉由適宜製程（諸如蝕刻）凹陷。其後，源極/汲極結構SD1-SD5分別在剩餘主動區域A1的暴露表面上方形成。源極/汲極結構SD1-SD5可藉由執行磊晶生長製程來形成，此製程從主動區域A1生長磊晶半導體材料。取決於相應所得電晶體的導電類型，源極/汲極結構SD1-SD5摻雜有n型雜質（例如，磷）或p型雜質（例如，硼）。
層間介電層(ILD)130在閘極間隔件120附近形成。例如，介電層在基板100上方毯覆式沉積，並且填充在閘極間隔件120之間的空間，接著藉由CMP製程來移除介電層的過量材料直至虛設閘極結構DG1-DG8的頂表面暴露出。
參考第7A圖至第7C圖，其中第7B圖係沿著第7A圖的線B-B的橫截面圖，並且第7C圖係沿著第7A圖的線C-C的橫截面圖。將虛設閘極結構DG1-DG8替換為金屬閘極結構G1、G2、G3、G4、G5、G6、G7、及G8。在一些實施例中，每個閘極結構G1-G8包括閘極介電層112、功函數金屬層114、及填充金屬116。例如，虛設閘極結構DG1-DG8藉由蝕刻製程移除以在閘極間隔件120之間形成閘極溝槽，閘極介電材料、功函數金屬材料、及導電材料相繼在閘極溝槽中形成，接著執行CMP製程以移除閘極介電材料、功函數金屬材料、及導電材料的過量材料直至層間介電層130暴露出。
參考第8A圖及第8B圖，其中第8A圖及第8B圖分別遵循第7B圖及第7C圖。蝕刻終止層(ESL) 135及層間介電層(ILD) 140在閘極結構G1-G8上方形成。蝕刻終止層 135可以使用例如電漿增強CVD、低壓CVD、ALD或其他適宜技術形成。層間介電層140可使用例如CVD、ALD、旋塗玻璃(SOG)或其他適宜技術形成。
參考第9A圖至第9C圖，其中第9B圖係沿著第9A圖的線B-B的橫截面圖，並且第9C圖係沿著第9A圖的線C-C的橫截面圖。形成與源極/汲極結構接觸的複數個源極/汲極觸點160。作為第9B圖的實例，形成與源極/汲極結構SD3接觸的源極/汲極觸點160。在一些實施例中，源極/或汲極觸點160可藉由例如以下步驟形成：蝕刻層間介電層140、蝕刻終止層 135、及層間介電層130以形成暴露出源極/汲極結構的開口，在開口中填充導電材料，接著執行CMP製程來移除導電材料的過量材料直至層間介電層140的頂表面暴露出。
參考第10A圖及第10B圖，其中第10A圖及第10B圖分別遵循第9B圖及第9C圖。蝕刻終止層(ESL) 145及層間介電層(ILD) 150在層間介電層140上方形成。蝕刻終止層 135可以使用例如電漿增強CVD、低壓CVD、ALD或其他適宜技術形成。層間介電層150可使用例如CVD、ALD、旋塗玻璃(SOG)或其他適宜技術形成。
參考第11A圖至第11C圖，其中第11B圖係沿著第11A圖的線B-B的橫截面圖，第11C圖係沿著第11A圖的線C-C的橫截面圖，並且第11D圖係沿著第11A圖的線D-D的橫截面圖。形成複數個通孔V BL1、V BL2、V BL3、V WLR0、及V WLR1。例如，通孔V BL1、V BL2、V BL3、V WLR0、及V WLR1可藉由以下步驟形成：蝕刻蝕刻終止層 135、層間介電層140、蝕刻終止層 145及層間介電層150以形成開口，在開口中形成導電層，接著執行CMP製程來移除過量導電層直至層間介電層 150的頂表面暴露出。作為第11B圖中的實例，源極/汲極觸點160具有與蝕刻終止層 135、層間介電層140、蝕刻終止層 145、及層間介電層 150相比對蝕刻製程較高的蝕刻抗性，因此蝕刻製程停止於源極/汲極觸點160，並且由此通孔V BL1著陸在源極/汲極觸點160上。然而，蝕刻製程仍可略微蝕刻源極/汲極觸點160，這導致源極/汲極觸點160的彎曲頂表面。由此，通孔V BL1略微延伸到蝕刻終止層 145的底表面之下的位置。
參考第12A圖至第12C圖，其中第12B圖係沿著第12A圖的線B-B的橫截面圖，並且第12C圖係沿著第12A圖的線C-C的橫截面圖。圖案化遮罩M1在層間介電層150上方形成，並且蝕刻終止層 135、層間介電層140、蝕刻終止層 145、及層間介電層 150經蝕刻以形成開口O1及O2。在一些實施例中，開口O1及O2分別暴露出閘極結構G3及G6。在一些實施例中，圖案化遮罩M1覆蓋閘極結構G1、G2、G4、G5、G7、及G8，並且亦覆蓋通孔V BL1、V BL2、V BL3、V WLR0、及V WLR1。圖案化遮罩M1可藉由光阻劑塗覆（例如，旋轉塗覆）、軟烘焙、遮罩對準、暴露、暴露後烘焙、顯影光阻劑、沖洗、乾燥（例如，硬烘焙）、及/或其組合來形成。
參考第13圖，其中第13圖遵循第12C圖。移除圖案化遮罩M1，並且半導體材料SM在層間介電層150上方且在開口O2中形成。在一些實施例中，半導體材料SM可藉由適宜製程形成，諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、或任何適宜製程。
參考第14圖。對半導體材料SM執行CMP製程直至暴露出層間介電層150的頂表面。在CMP製程之後，半導體材料SM的頂表面及層間介電層150的頂表面實質上共面。
參考第15圖。回蝕半導體材料SM以形成半導體層SE1。在一些實施例中，半導體材料SM使用適宜製程回蝕，諸如乾式蝕刻、濕式蝕刻、或其組合，此適宜製程使用以與其蝕刻層間介電層150的氧化物材料相比較快的蝕刻速率來選擇性蝕刻半導體材料SM的蝕刻劑。以此方式，將半導體材料SM拉回到與層間介電層150的頂表面相比較低的位準。注意到，第4E圖中描述的半導體層SE2與關於第13圖至第15圖中論述的製程的半導體層SE1同時且用相同方法形成。
參考第16圖，通孔V WLP1在開口O2中且在半導體層SE1上方形成。通孔V WLP1可藉由以下步驟形成：在開口O2中沉積導電層，接著執行CMP製程來移除過量導電層直至層間介電層150的頂表面暴露出。注意到，第4F圖中描述的通孔V WLP0與本文描述的通孔V WLP1同時且用相同方法形成。
參考第17A圖至第17D圖，其中第17B圖係沿著第17A圖的線B-B的橫截面圖，第17C圖係沿著第17A圖的線C-C的橫截面圖，並且第17D圖係沿著第17A圖的線D-D的橫截面圖。位元線BL1、BL2、及BL3以及字線WLP0、WLR0、WLP1、及WLR1在層間介電層150上方形成。例如，導電層在層間介電層150上方沉積，並且導電層根據預定圖案來圖案化。因此，剩餘導電層在通孔V BL1、V BL2、V BL3、V WLP0、V WLR0、V WLP1、及V WLR1上方的部分分別被稱為位元線BL1、BL2、及BL3以及字線WLP0、WLR0、WLP1、及WLR1。
第18A圖至第18C圖係根據一些實施例的記憶體元件的橫截面圖。注意到，第18A圖、第18B圖、及第18C圖的記憶體元件20、30、及40與第4A圖至第4G圖所描述的記憶體元件10類似，並且因此類似元件標記為相同並且為了簡便將不再重複結構細節。更詳細而言，第18A圖、第18B圖、及第18C圖的記憶體元件20、30、及40具有結構不同於第4C圖中的半導體層SE1的半導體層SE1’、SE1’’、及SE’’’。
參考第18A圖，記憶體元件20與第4A圖至第4G圖中描述的記憶體元件10的不同之處在於半導體層SE1’具有凹進頂表面。換言之，半導體層SE1’的頂表面係彎曲的。例如，如第15圖中示出，在回蝕半導體材料SM（參見第14圖）期間，蝕刻劑可流動到開口O2中以蝕刻半導體材料SM，並且這將在一些實施例中導致半導體層SE1’的凹進頂表面。由此，在半導體層SE1’與通孔V WLP1之間的界面亦可係彎曲界面。
參考第18B圖，記憶體元件30與第4A圖至第4G圖中描述的記憶體元件10的不同之處在於半導體層SE1’’在閘極間隔件120之間延伸。例如，如第12C圖中示出，在形成開口O2期間，蝕刻製程亦可略微蝕刻閘極結構G6，使得閘極結構G6的頂表面降低。由此，半導體層（例如，半導體層SE1’’）可在閘極間隔件120之間形成，並且所得結構在第18B圖中圖示。在一些實施例中，半導體層SE1’’的底表面低於閘極間隔件120的頂表面，而半導體層SE1’’的頂表面高於閘極間隔件120的頂表面。
參考第18C圖，記憶體元件40與第4A圖至第4G圖中描述的記憶體元件10的不同之處在於半導體層SE’’’具有大於閘極結構G6的寬度的最寬寬度，並且半導體層SE’’’延伸到閘極間隔件120之間。例如，如第12C圖中示出，在形成開口O2期間，開口O2的寬度可大於閘極結構G6，使得開口O2可暴露閘極間隔件120的頂表面。另一方面，蝕刻製程亦可略微蝕刻閘極結構G6，使得閘極結構G6的頂表面降低。所得結構在第18C圖中圖示為半導體層SE’’’。在一些實施例中，半導體層SE’’’具有T型橫截面。更詳細而言，半導體層SE’’’具有上部及下部，其中上部與下部相比較寬。在一些實施例中，半導體層SE’’’的上部與閘極結構G6相比較寬並且接觸閘極間隔件120的頂表面，而半導體層SE’’’的下部係在閘極間隔件120之間並且接觸閘極間隔件120的側壁。
第19A圖及第19B圖示出了根據本揭示的一些實施例的製造記憶體元件的方法1000。儘管將方法1000示出及/或描述為一系列動作或事件，將瞭解方法不限於所示出的次序或動作。因此，在一些實施例中，動作可以與所示出者不同的次序執行、及/或可同時執行。另外，在一些實施例中，所示出的動作或事件可分為多個動作或事件，此等動作或事件可分多次執行或與其他動作或子動作同時。在一些實施例中，一些示出的動作或事件可省去，並且其他未示出的動作或事件可包括在內。
於方塊S101，在基板的主動區域上方形成虛設閘極結構。第5A圖至第5C圖示出了對應於方塊S101中的動作的一些實施例的示意圖。
於方塊S102，在基板上方形成源極/汲極結構及第一層間介電層。第6A圖及第6B圖示出了對應於方塊S102中的動作的一些實施例的示意圖。
於方塊S103，用金屬閘極結構替換虛設閘極結構。第7A圖至第7C圖示出了對應於方塊S103中的動作的一些實施例的示意圖。
於方塊S104，在第一層間介電層上方形成第一蝕刻終止層及第二層間介電層。第8A圖及第8B圖示出了對應於方塊S104中的動作的一些實施例的示意圖。
於方塊S105，形成延伸穿過第一蝕刻終止層及第二層間介電層並且接觸源極/汲極結構的源極/汲極觸點。第9A圖至第9C圖示出了對應於方塊S105中的動作的一些實施例的示意圖。
於方塊S106，在第二層間介電層上方形成第二蝕刻終止層及第三層間介電層。第10A圖及第10B圖示出了對應於方塊S106中的動作的一些實施例的示意圖。
於方塊S107，形成接觸源極/汲極結構及金屬閘極結構的多個部分的第一通孔。第11A圖至第11C圖示出了對應於方塊S107中的動作的一些實施例的示意圖。
於方塊S108，在第三層間介電層上方形成圖案化遮罩，並且蝕刻第一蝕刻終止層、第二層間介電層、第二蝕刻終止層、及第三層間介電層以形成暴露出金屬閘極結構的其他部分的開口。第12A圖至第12C圖示出了對應於方塊S108中的動作的一些實施例的橫截面圖。
於方塊S109，在第三層間介電層上方且在開口中沉積半導體材料。第13圖示出了對應於方塊S109中的動作的一些實施例的示意圖。
於方塊S110，執行CMP製程。第14圖示出了對應於方塊S110中的動作的一些實施例的示意圖。
於方塊S111，回蝕半導體材料以形成半導體層。第15圖示出了對應於方塊S111中的動作的一些實施例的示意圖。
於方塊S112，在開口中且在半導體層上方形成第二通孔。第16圖示出了對應於方塊S112中的動作的一些實施例的示意圖。
於方塊S113，在第一及第二通孔上方形成字線及位元線。第17A圖至第17C圖示出了對應於方塊S113中的動作的一些實施例的示意圖。
第20圖示出了藉由引入肖特基二極體字線及OTP記憶體單元的電晶體減少OTP記憶體單元的洩漏電流的模擬結果，其中在第20圖中電流在垂直軸上圖示，且在第20圖中電壓在橫向軸上圖示。條件CN1及CN2示出OTP記憶體單元的模擬結果。在條件CN1與CN2之間的差異係條件CN1係不具有肖特基二極體D的OTP記憶體單元的模擬結果，且條件CN2係具有肖特基二極體D的OTP記憶體單元（諸如第1圖至第17D圖中論述的OTP記憶體單元）的模擬結果。將條件CN1與條件CN2進行比較，可以清楚在字線與OTP記憶體單元的電晶體之間形成肖特基二極體D可以減少OTP記憶體單元的洩漏電流。在一些實施例中，洩漏電流可以減少約100倍。
根據上文提及的實施例，可以看到本揭示提供製造半導體元件的優點。然而，應當理解，其他實施例可提供額外優點，並且在本文中不一定揭示所有優點，且特定有點並非對於所有實施例為必需。一個優點係肖特基二極體在字線與OTP記憶體單元的電晶體之間耦接。儘管OTP記憶體單元在讀取操作期間被認為「未選擇」，可為耦接到OTP記憶體單元的字線供應接地電壓位準。然而，耦接到OTP記憶體單元的位元線可以具有與接地電壓位準相比較高的電壓位準，這將導致到OTP記憶體單元中的電晶體的反向偏壓。因為肖特基二極體在字線與OTP記憶體單元的電晶體之間耦接，反向洩漏電流可以由肖特基二極體阻擋，這將繼而改進元件效能。
在本揭示的一些實施例中，記憶體元件包括基板，第一閘極結構及第二閘極結構，第一、第二、第三源極/汲極結構，複數個閘極間隔件，第一通孔及第二通孔，及半導體層。第一閘極結構及第二閘極結構在基板上方。第一、第二、第三源極/汲極結構在基板上方，其中第一及第二源極/汲極結構在第一閘極結構的相對側上，第二及第三源極/汲極結構在第二閘極結構的相對側上。閘極間隔件在第一及第二閘極結構的相對側壁上。第一通孔及第二通孔分別在第一閘極結構及第二閘極結構上方，其中第一通孔與第一閘極結構接觸。半導體層在第二通孔與第二閘極結構之間。
根據部分實施例，進一步包含一第一字線，電氣耦接到該第一通孔；以及一第二字線，電氣耦接到該第二通孔。
根據部分實施例，進一步包含電氣耦接到該第一源極/汲極結構的一位元線。
根據部分實施例，進一步包含在該些第一及第二閘極結構上方的一蝕刻終止層，其中該第一通孔的一底表面低於該蝕刻終止層的一頂表面，並且該第二通孔的一底表面高於該蝕刻終止層的該頂表面。
根據部分實施例，其中該半導體層由矽製成。
根據部分實施例，其中該半導體層與該第二閘極結構相比較寬。
根據部分實施例，其中該半導體層在該些第二閘極結構的相對側壁上與該些閘極間隔件接觸。
根據部分實施例，其中該半導體層的一底表面低於該些閘極間隔件的頂表面。
根據部分實施例，其中該第一通孔具有與該第二通孔相比較大的一高度。
在本揭示的一些實施例中，記憶體元件包括基板，第一閘極結構及第二閘極結構，第一、第二、第三源極/汲極結構，複數個閘極間隔件，第一通孔及第二通孔，第一字線及第二字線，及位元線。第一閘極結構及第二閘極結構在基板上方。第一、第二、第三源極/汲極結構在基板上方，其中第一及第二源極/汲極結構在第一閘極結構的相對側上，第二及第三源極/汲極結構在第二閘極結構的相對側上。第一通孔及第二通孔分別在第一閘極結構及第二閘極結構上方，其中第一通孔的底表面低於第二通孔的底表面。第一字線及第二字線分別在第一及第二通孔上方。位元線電氣耦接到第一源極/汲極結構。
根據部分實施例，進一步包含在該第二通孔與該第二閘極結構之間的一半導體層。
根據部分實施例，進一步包含在該第二閘極結構的相對側壁上的閘極間隔件，其中該半導體層與該第二閘極結構的一頂表面接觸。
根據部分實施例，其中該半導體層與該些閘極間隔件的側壁接觸。
根據部分實施例，其中在該第一字線與該第一閘極結構之間的一電流路徑不具有該半導體層的一材料。
根據部分實施例，進一步包含一第一蝕刻終止層，在該第一及第二閘極結構上方；一第一介電層，在該第一蝕刻終止層上方；一第二蝕刻終止層，在該第一介電層上方；以及一第二介電層，在該第二蝕刻終止層上方，其中，該第一通孔延伸穿過該第一蝕刻終止層、該第一介電層、該第二蝕刻終止層、及該第二介電層；以及該第二通孔延伸穿過該第一介電層、該第二蝕刻終止層、及該第二介電層，並且不延伸穿過該第一蝕刻終止層。
根據部分實施例，進一步包含一源極/汲極觸點，延伸穿過該第一介電層及該第一蝕刻終止層並且接觸該第一源極/汲極結構；以及一第三通孔，延伸穿過該第二介電層及該第二蝕刻終止層並且接觸該源極/汲極觸點及該位元線。
在本揭示的一些實施例中，方法包括：在基板上方形成第一及第二閘極結構；在第一及第二閘極結構附近形成層間介電層；在第一及第二閘極結構以及層間介電層上方依序沉積第一蝕刻終止層、第一介電層、第二蝕刻終止層、及第二介電層；形成延伸穿過第一蝕刻終止層、第一介電層、第二蝕刻終止層、及第二介電層並且接觸第一閘極結構的第一通孔；在第一蝕刻終止層、第一介電層、第二蝕刻終止層、及第二介電層中形成開口以暴露出第二閘極結構；形成半導體層以填充開口的下部；以及形成第二通孔以填充開口的上部且在半導體層上方。
根據部分實施例，其中形成該開口包含在該第二介電層上方形成一圖案化遮罩；使用該圖案化遮罩作為一蝕刻遮罩來蝕刻該第一蝕刻終止層、該第一介電層、該第二蝕刻終止層、及該第二介電層；以及在形成該半導體層之前移除該圖案化遮罩。
根據部分實施例，進一步包含在沉積該第二蝕刻終止層之前，形成延伸穿過該第一蝕刻終止層及該第一介電層並且接觸該基板上方的一源極/汲極結構的一源極/汲極觸點；以及形成延伸穿過該第二蝕刻終止層及該第二介電層並且接觸該源極/汲極觸點的一第三通孔。
根據部分實施例，其中在該第一蝕刻終止層、該第一介電層、該第二蝕刻終止層、及該第二介電層中形成該開口包含蝕刻該第二閘極結構使得該第二閘極結構的一頂表面降低。
上文概述若干實施例的特徵，使得熟習此項技術者可更好地理解本揭示的態樣。熟習此項技術者應瞭解，可輕易使用本揭示作為設計或修改其他製程及結構的基礎，以便執行本文所介紹的實施例的相同目的及/或實現相同優點。熟習此項技術者亦應認識到，此類等效構造並未脫離本揭示的精神及範疇，且可在不脫離本揭示的精神及範疇的情況下產生本文的各種變化、取代及更改。
10:記憶體元件 20:記憶體元件 30:記憶體元件 40:記憶體元件 100:基板 106:隔離結構 112:閘極介電層 114:功函數金屬層 116:填充金屬 120:閘極間隔件 130:層間介電層 135:蝕刻終止層 140:層間介電層 145:蝕刻終止層 150:層間介電層 160:源極/汲極觸點 162:閘極介電層 164:虛設閘極/虛設閘極層 A:電阻節點 A1:主動區域 A2:主動區域 A3:主動區域 B-B:線 BL1:位元線 BL2:位元線 BL3:位元線 C-C:線 C1:OTP記憶體單元 C2:OTP記憶體單元 C3:OTP記憶體單元 C4:OTP記憶體單元 C5:OTP記憶體單元 C6:OTP記憶體單元 CN1:條件 CN2:條件 D-D:線 D:肖特基二極體 D':肖特基二極體 DG1:虛設閘極結構 DG2:虛設閘極結構 DG3:虛設閘極結構 DG4:虛設閘極結構 DG5:虛設閘極結構 DG6:虛設閘極結構 DG7:虛設閘極結構 DG8:虛設閘極結構 E-E:線 F-F:線 G1:閘極結構 G2:閘極結構 G3:閘極結構 G4:閘極結構 G5:閘極結構 G6:閘極結構 G7:閘極結構 G8:閘極結構 ILK1:洩漏電流 ILK2:洩漏電流 M1:圖案化遮罩 O1:開口 O2:開口 RF:電阻 S101:方塊 S102:方塊 S103:方塊 S104:方塊 S105:方塊 S106:方塊 S107:方塊 S108:方塊 S109:方塊 S110:方塊 S111:方塊 S112:方塊 S113:方塊 SD1:源極/汲極結構 SD2:源極/汲極結構 SD3:源極/汲極結構 SD4:源極/汲極結構 SD5:源極/汲極半導體層結構 SE1:半導體層 SE1':半導體層 SE1":半導體層 SE1'":半導體層 SE2:半導體層 SM:半導體材料 T0:第一電晶體 T1:第二電晶體 V1:高位準電壓 V2:電壓 V3:接地電壓 V3':電壓 V4:電力電壓 V5:接地電壓位準 V11:電力電壓 V12:電力電壓 V13:接地電壓位準 V21:接地電壓 V22:接地電壓 V23:電壓 V33:電壓 V BL1:通孔 V BL2:通孔 V BL3:通孔 V WLP0:通孔 V WLP1:通孔 V WLR0:通孔 V WLR1:通孔 WLP0:字線 WLP1:字線 WLR0:字線 WLR1:字線 X:方向 Y:方向
當結合隨附圖式閱讀時，自以下詳細描述將很好地理解本揭示的態樣。應注意，根據工業中的標準實務，各個特徵並非按比例繪製。事實上，出於論述清晰的目的，可任意增加或減小各個特徵的尺寸。 第1圖係根據一些實施例的記憶體元件的示意圖。 第2A圖係根據一些實施例的對記憶體元件執行程式化操作的示意圖。 第2B圖係根據一些實施例的對記憶體元件執行讀取操作的示意圖。 第3圖係根據一些實施例的對記憶體元件執行讀取操作的示意圖。 第4A圖係根據一些實施例的記憶體元件的俯視圖。 第4B圖至第4G圖係根據一些實施例的第4A圖的記憶體元件的橫截面圖。 第5A圖至第17D圖示出了根據本揭示的一些實施例的製造記憶體元件的各個階段中的方法。 第18A圖至第18C圖係根據一些實施例的記憶體元件的橫截面圖。 第19A圖及第19B圖示出了根據本揭示的一些實施例的製造記憶體元件的方法。 第20圖示出了根據本揭示的一些實施例的藉由引入肖特基二極體字線及OTP記憶體單元的電晶體的OTP記憶體單元的洩漏電流減少的模擬結果。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
A:電阻節點
BL1:位元線
BL2:位元線
BL3:位元線
C1:OTP記憶體單元
C2:OTP記憶體單元
C3:OTP記憶體單元
C4:OTP記憶體單元
C5:OTP記憶體單元
C6:OTP記憶體單元
D:肖特基二極體
T0:第一電晶體
T1:第二電晶體
WLP0:字線
WLP1:字線
WLR0:字線
WLR1:字線
X:方向
Y:方向

Claims (20)

  1. 一種記憶體元件，包含： 一基板； 一第一閘極結構及一第二閘極結構，在該基板上方； 第一、第二、第三源極/汲極結構，在該基板上方，其中該些第一及第二源極/汲極結構在該第一閘極結構的相對側上，該些第二及第三源極/汲極結構在該第二閘極結構的相對側上； 複數個閘極間隔件，在該些第一及第二閘極結構的相對側壁上； 一第一通孔及一第二通孔，分別在該第一閘極結構及一第二閘極結構上方，其中該第一通孔與該第一閘極結構接觸；以及 一半導體層，在該第二通孔與該第二閘極結構之間，其中該半導體層及該第二通孔形成一肖特基二極體。
  2. 如請求項1所述的記憶體元件，進一步包含： 一第一字線，電氣耦接到該第一通孔；以及 一第二字線，電氣耦接到該第二通孔。
  3. 如請求項2所述的記憶體元件，進一步包含電氣耦接到該第一源極/汲極結構的一位元線。
  4. 如請求項1所述的記憶體元件，進一步包含在該些第一及第二閘極結構上方的一蝕刻終止層，其中該第一通孔的一底表面低於該蝕刻終止層的一頂表面，並且該第二通孔的一底表面高於該蝕刻終止層的該頂表面。
  5. 如請求項1所述的記憶體元件，其中該半導體層由矽製成。
  6. 如請求項1所述的記憶體元件，其中該半導體層與該第二閘極結構相比較寬。
  7. 如請求項6所述的記憶體元件，其中該半導體層在該些第二閘極結構的相對側壁上與該些閘極間隔件接觸。
  8. 如請求項1所述的記憶體元件，其中該半導體層的一底表面低於該些閘極間隔件的頂表面。
  9. 如請求項1所述的記憶體元件，其中該第一通孔具有與該第二通孔相比較大的一高度。
  10. 一種記憶體元件，包含： 一基板； 一第一閘極結構及一第二閘極結構，在該基板上方； 第一、第二、第三源極/汲極結構，在該基板上方，其中該些第一及第二源極/汲極結構在該第一閘極結構的相對側上，該些第二及第三源極/汲極結構在該第二閘極結構的相對側上； 一第一通孔及一第二通孔，分別在該第一閘極結構及一第二閘極結構上，其中該第一通孔與該第一閘極結構接觸，並且該第二通孔與該第二閘極結構分開； 一第一字線及一第二字線，分別在該些第一及第二通孔上方；以及 一位元線，電氣耦接到該第一源極/汲極結構。
  11. 如請求項10所述的記憶體元件，進一步包含在該第二通孔與該第二閘極結構之間的一半導體層。
  12. 如請求項11所述的記憶體元件，進一步包含在該第二閘極結構的相對側壁上的閘極間隔件，其中該半導體層與該第二閘極結構的一頂表面接觸。
  13. 如請求項12所述的記憶體元件，其中該半導體層與該些閘極間隔件的側壁接觸。
  14. 如請求項11所述的記憶體元件，其中在該第一字線與該第一閘極結構之間的一電流路徑不具有該半導體層的一材料。
  15. 如請求項10所述的記憶體元件，進一步包含： 一第一蝕刻終止層，在該第一及第二閘極結構上方； 一第一介電層，在該第一蝕刻終止層上方； 一第二蝕刻終止層，在該第一介電層上方；以及 一第二介電層，在該第二蝕刻終止層上方，其中， 該第一通孔延伸穿過該第一蝕刻終止層、該第一介電層、該第二蝕刻終止層、及該第二介電層；以及 該第二通孔延伸穿過該第一介電層、該第二蝕刻終止層、及該第二介電層，並且不延伸穿過該第一蝕刻終止層。
  16. 如請求項15所述的記憶體元件，進一步包含： 一源極/汲極觸點，延伸穿過該第一介電層及該第一蝕刻終止層並且接觸該第一源極/汲極結構；以及 一第三通孔，延伸穿過該第二介電層及該第二蝕刻終止層並且接觸該源極/汲極觸點及該位元線。
  17. 一種方法，包含： 在一基板上方形成第一及第二閘極結構； 在該些第一及第二閘極結構附近形成一層間介電層； 在該些第一及第二閘極結構以及該層間介電層上方依序沉積一第一蝕刻終止層、一第一介電層、一第二蝕刻終止層、及一第二介電層； 形成延伸穿過該第一蝕刻終止層、該第一介電層、該第二蝕刻終止層、及該第二介電層並且接觸該第一閘極結構的一第一通孔； 在該第一蝕刻終止層、該第一介電層、該第二蝕刻終止層、及該第二介電層中形成一開口以暴露出該第二閘極結構； 形成一半導體層以填充該開口的一下部；以及 形成一第二通孔以填充該開口的一上部並且在該半導體層上方，其中該第二通孔及該半導體層形成一肖特基二極體。
  18. 如請求項17所述的方法，其中形成該開口包含： 在該第二介電層上方形成一圖案化遮罩； 使用該圖案化遮罩作為一蝕刻遮罩來蝕刻該第一蝕刻終止層、該第一介電層、該第二蝕刻終止層、及該第二介電層；以及 在形成該半導體層之前移除該圖案化遮罩。
  19. 如請求項17所述的方法，進一步包含： 在沉積該第二蝕刻終止層之前，形成延伸穿過該第一蝕刻終止層及該第一介電層並且接觸該基板上方的一源極/汲極結構的一源極/汲極觸點；以及 形成延伸穿過該第二蝕刻終止層及該第二介電層並且接觸該源極/汲極觸點的一第三通孔。
  20. 如請求項19所述的方法，其中在該第一蝕刻終止層、該第一介電層、該第二蝕刻終止層、及該第二介電層中形成該開口包含蝕刻該第二閘極結構使得該第二閘極結構的一頂表面降低。
TW110103402A 2020-09-28 2021-01-29 記憶體元件 TW202213723A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/035,298 2020-09-28
US17/035,298 US11348929B2 (en) 2020-09-28 2020-09-28 Memory device and method for forming the same

Publications (1)

Publication Number Publication Date
TW202213723A true TW202213723A (zh) 2022-04-01

Family

ID=78786562

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110103402A TW202213723A (zh) 2020-09-28 2021-01-29 記憶體元件

Country Status (3)

Country Link
US (2) US11348929B2 (zh)
CN (1) CN113764424A (zh)
TW (1) TW202213723A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463234A (en) * 1992-03-31 1995-10-31 Kabushiki Kaisha Toshiba High-speed semiconductor gain memory cell with minimal area occupancy
US8619465B2 (en) * 2012-01-06 2013-12-31 International Business Machines Corporation 8-transistor SRAM cell design with inner pass-gate junction diodes
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme

Also Published As

Publication number Publication date
CN113764424A (zh) 2021-12-07
US20220102368A1 (en) 2022-03-31
US11348929B2 (en) 2022-05-31
US11856768B2 (en) 2023-12-26
US20220293616A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
US9564433B2 (en) Semiconductor device with improved contact structure and method of forming same
US9865653B2 (en) High density resistive random access memory (RRAM)
CN110875352A (zh) 集成电路、mram单元和用于制造存储器件的方法
CN110957422A (zh) 用于制造存储器件的方法和集成电路
CN113782564A (zh) Rram的顶部电极上的金属接合
CN110943160B (zh) 集成芯片及其形成方法
US20230380304A1 (en) Top electrode last scheme for memory cell to prevent metal redeposit
US11107810B2 (en) Fin field effect transistor (FinFET) device structure and method for forming the same
US11532752B2 (en) Non-volatile memory device with reduced area
KR102518679B1 (ko) 비휘발성 메모리 디바이스 및 제조 기술
CN112670314B (zh) 集成芯片及其形成方法
TW202145541A (zh) 記憶裝置及其形成方法
TWI808499B (zh) 記憶體陣列、其形成方法和記憶體裝置
TW202213723A (zh) 記憶體元件
US11094702B1 (en) One-time programmable memory device including anti-fuse element and manufacturing method thereof
US11956948B2 (en) Memory device and method for forming the same
US11737260B2 (en) Memory device and method for forming the same
US11751405B2 (en) Integrated circuit and method for fabricating the same
US20230060167A1 (en) Memory device and method for forming the same
US20240030138A1 (en) Semiconductor device structure and method for forming the same
US20220271087A1 (en) Memory device and method for forming thereof
US20230061475A1 (en) Memory array, integrated circuit including the same, and manufacturing method thereof
TW202303949A (zh) 記憶體裝置以及其形成方法
TW202220168A (zh) 半導體元件及其形成方法