TW202209600A - 封裝結構及其製造方法 - Google Patents

封裝結構及其製造方法 Download PDF

Info

Publication number
TW202209600A
TW202209600A TW110114260A TW110114260A TW202209600A TW 202209600 A TW202209600 A TW 202209600A TW 110114260 A TW110114260 A TW 110114260A TW 110114260 A TW110114260 A TW 110114260A TW 202209600 A TW202209600 A TW 202209600A
Authority
TW
Taiwan
Prior art keywords
dielectric layer
conductive
metallization pattern
module
package
Prior art date
Application number
TW110114260A
Other languages
English (en)
Other versions
TWI773260B (zh
Inventor
許佳桂
游明志
葉書伸
楊哲嘉
林柏堯
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202209600A publication Critical patent/TW202209600A/zh
Application granted granted Critical
Publication of TWI773260B publication Critical patent/TWI773260B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

一種封裝結構，包括：第一積體電路晶粒以及與其結合的重分佈結構，其包括在第一介電層中的第一金屬化圖案，包括複數個第一導電特徵，每一第一導電特徵包括在第一介電層中的第一導電通孔和在第一介電層上的第一導線，第一導線與各第一導電通孔電性耦接，每一第一導線在平面圖中包括曲線。重分佈結構包括在第一介電層和第一金屬化圖案上的第二介電層，以及在第二介電層中的第二金屬化圖案。第二金屬化圖案包括複數個第二導電特徵，每一第二導電特徵包括在第二介電層中的第二導電通孔，每一第二導電通孔在各第一導線上且與其電性耦接。

Description

封裝結構及其製造方法
本揭露實施例係有關於一種封裝結構及其製造方法，特別是有關於一種金屬化圖案的封裝結構及其製造方法。
由於各種電子元件（例如電晶體、二極體、電阻器、電容器等）的積體密度的不斷提高，半導體工業經歷了快速的成長。 在大多數情況下，重複縮小最小特徵尺寸可以提高積體密度，進而可將更多元件結合到給定的區域中。 隨著對縮小電子設備的需求的增長，已經出現對更小且更具創造性的半導體晶粒封裝技術的需求。 此封裝系統的一個範例是封裝堆疊（Package-on-Package；PoP）技術。 在封裝堆疊裝置中，頂部半導體封裝是堆疊在底部半導體封裝的頂部上，以提供高水平的積體密度和元件密度。封裝堆疊技術通常能夠在印刷電路板（printed circuit board；PCB）上生產功能增強且所佔面積小的半導體裝置。
本揭露實施例提供一種封裝結構，包括：第一積體電路晶粒以及結合至第一積體電路晶粒的重分佈結構。重分佈結構包括第一介電層以及位於第一介電層中的第一金屬化圖案。第一金屬化圖案包括複數個第一導電特徵，第一導電特徵的每一者包括第一導電通孔和第一導線，第一導電通孔位於第一介電層中，第一導線位於第一介電層上方且與各第一導電通孔電性耦接，第一導線的每一者在平面圖中包括曲線。此重分佈結構亦包括第二介電層，位於第一介電層和第一金屬化圖案上方。此重分佈結構亦包括第二金屬化圖案，位於第二介電層中。第二金屬化圖案包括複數個第二導電特徵，第二導電特徵的每一者包括第二導電通孔，位於第二介電層中。第二導電通孔的每一者位於各第一導線上方且與各第一導線電性耦接。
本揭露實施例提供一種封裝結構，包括：第一封裝元件，其包括第一模組和第二模組，第一模組包括邏輯晶片，第二模組包括記憶體晶片。封裝結構更包括第一重分佈結構，包括複數個金屬化圖案，位於複數個介電層中。第一重分佈結構的第一側與第一模組和第二模組物理地且電性地耦接，金屬化圖案的第一金屬化圖案位於介電層的第一介電層中，第一金屬化圖案包括複數個第一導電特徵，第一導電特徵的每一者包括第一導電通孔和第一導線，第一導電通孔位於第一介電層中，第一導線位於第一介電層上方且與各第一導電通孔電性耦接，第一導線的每一者在平面圖中包括曲線且不具有角落。此封裝結構亦包括第二封裝元件，其包括封裝基底，結合至第一重分佈結構的第二側，且第二側相對於第一側。
本揭露實施例提供一種封裝結構的製造方法，包括：在基底上方形成第一介電層。此方法亦包括將第一介電層圖案化。此方法亦包括在圖案化的第一介電層的上表面中且沿上表面形成第一金屬化圖案，第一金屬化圖案包括複數個第一導電特徵，第一導電特徵的每一者包括第一導電通孔和第一導線，第一導電通孔位於第一介電層中，第一導線沿著第一介電層的上表面且與各第一導電通孔電性耦接，第一導線的每一者在平面圖中包括曲線且不具有角落。此方法亦包括在圖案化的第一介電層和第一金屬化圖案上方形成第二介電層。此方法亦包括將第二介電層圖案化。此方法亦包括在圖案化的第二介電層中形成第二金屬化圖案，第二金屬化圖案包括複數個第二導電通孔，位於第二介電層中，第二導電通孔的每一者與第一導電特徵的各第一導線電性耦接。
以下的揭露內容提供許多不同的實施例或範例以實施本揭露實施例的不同特徵。以下敘述構件及配置的特定範例，以簡化本揭露實施例的說明。當然，這些特定的範例僅為示範並非用以限定本揭露實施例。舉例而言，在以下的敘述中提及第一特徵形成於第二特徵上或上方，即表示其可包括第一特徵與第二特徵是直接接觸的實施例，亦可包括有附加特徵形成於第一特徵與第二特徵之間，而使第一特徵與第二特徵可能未直接接觸的實施例。另外，本揭露可在不同範例中重複使用參考標號及/或字母。此重複是為了簡潔且明確的目的，其本身並不表示所述各種實施例及/或構造之間具有關聯性。
此外，在此可使用與空間相關用詞。例如「底下」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，以便於描述圖式中繪示的一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包括使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，且在此使用的空間相關詞也可依此做同樣的解釋。
根據一些實施例，提供了包括金屬化圖案的重分佈結構及其形成方法。特別是，重分佈結構包括具有一定形狀的金屬化圖案，此形狀為金屬化圖案提供更大的可撓性以處理彎曲和其他變形而不產生破裂。舉例而言，金屬化圖案在平面圖中可以具有彎曲的「 C」字形或「 U」字形。由於半導體封裝中材料的熱膨脹係數（coefficient of thermal expansion；CTE）不匹配，重分佈結構中的金屬化圖案可能會彎曲或變形。由於彎曲和變形，此熱膨脹係數不匹配會導致金屬化圖案承受高應力。然而，所揭露的金屬化圖案的形狀具有增加的可撓性，增加重分佈結構的可靠度。這些具可撓性形狀的金屬化圖案被例如聚合物層的共形介電層圍繞。具可撓性形狀的金屬化圖案和周圍的共形介電層的組合提供緩衝，以釋放重分佈結構和封裝結構中的應力。
第1圖繪示根據一些實施例之積體電路晶粒50的剖視圖。積體電路晶粒50將在後續製程中被封裝以形成積體電路封裝。積體電路晶粒50可以是邏輯晶粒（例如中央處理單元（central processing unit；CPU）、圖形處理單元（graphics processing unit；GPU）、晶片上系統（system-on-a-chip；SoC）、應用處理器（application processor；AP）、微控制器等）、記憶晶粒（例如動態隨機存取記憶體（dynamic random access memory；DRAM）晶粒、靜態隨機存取記憶體（static random access memory；SRAM）晶粒等）、電源管理晶粒（例如電源管理積體電路（power management integrated circuit；PMIC）晶粒）、射頻（radio frequency；RF） 晶粒、感測器晶粒、微機電系統（micro-electro-mechanical-system；MEMS）晶粒、訊號處理晶粒（例如數位訊號處理（digital signal processing；DSP）晶粒）、前端晶粒（例如類比前端（analog front-end；AFE）晶粒 ）其他類似的晶粒或前述的組合。
積體電路晶粒50可以形成在晶圓中，晶圓可包括在後續步驟中被分割以形成複數個積體電路晶粒的不同的裝置區域。可以根據適用的生產製程來處理積體電路晶粒50以形成積體電路。舉例而言，積體電路晶粒50包括摻雜或未摻雜的半導體基底52（例如矽）或絕緣體上半導體（semiconductor-on-insulator；SOI）基底的主動層。半導體基底52可包括其他半導體材料，例如鍺、化合物半導體（包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦）、合金半導體（包括SiGe、GaAsP、AlInAs、AlGaAs，、GaInAs、GaInP及/或GaInAsP）或前述的組合。亦可使用其他基底，例如多層基底或梯度基底。半導體基底52具有主動表面（例如在第1圖中面朝上的表面），有時稱之為前側；以及被動表面（例如在第1圖中面朝下的表面），有時稱之為背側。
裝置（以電晶體表示）54可形成在半導體基底52的前側上。裝置54可以是主動裝置（例如電晶體、二極體等）、電容器、電阻器等。層間介電（inter-layer dielectric；ILD）層56位在半導體基底52的前側上。層間介電層56圍繞且可覆蓋裝置54。層間介電層56可包括由例如磷矽玻璃（Phospho-Silicate Glass；PSG）、硼矽玻璃（Boro-Silicate Glass；BSG）、硼摻雜磷矽玻璃（Boron-Doped Phospho-Silicate Glass；BPSG）、未摻雜矽酸鹽玻璃（undoped Silicate Glass；USG）或其他類似的材料所形成的一或多個介電層。
導電插頭58延伸穿過層間介電層56以電性地和物理地耦接裝置54。舉例而言，當裝置54是電晶體時，導電插頭58可以耦接電晶體的閘極和源極/汲極區。導電插頭58可以由鎢、鈷、鎳、銅、銀、金、鋁、其他類似的材料或前述的組合形成。互連結構60位在層間介電層56和導電插頭58上方。互連結構60與裝置54互連以形成積體電路。互連結構60可以由例如層間介電層56上的介電層中的金屬化圖案形成。金屬化圖案包括形成在一或多個低介電常數（low-k）介電層中的金屬線和通孔。互連結構60的金屬化圖案透過導電插頭58電性耦接至裝置54。
積體電路晶粒50更包括與外部進行連接的墊62，例如為鋁墊。墊62位在積體電路晶粒50的主動側上，例如在互連結構60內及/或互連結構60上。一或多個鈍化膜64位在積體電路晶粒50上，例如在互連結構60及墊的部分上。開口透過鈍化膜64延伸至墊62。晶粒連接器66（例如導電柱，其例如由銅或其他金屬所形成）延伸穿過鈍化膜64中的開口，且在物理地且電性地連接至墊62中的相應的一者。晶粒連接器66可透過例如電鍍或其他類似的製程來形成。晶粒連接器66電性耦接積體電路晶粒50的相應的積體電路。
可選地，可在墊62上設置焊料區域（例如焊料球或焊料凸塊）。焊料球可用於在積體電路晶粒50上執行晶片探針（chip probe；CP）測試。可執行晶片探針測試在積體電路晶粒50上確定積體電路晶粒50是否為已知的良好晶粒（known good die；KGD）。因此，僅積體電路晶粒50（為已知的良好晶粒）經過後續處理並被封裝，而未通過晶片探針測試的晶粒則不被封裝。在測試之後，可以在後續的處理步驟中移除焊料區域。
介電層68可以（或者可以不）位在積體電路晶粒50的主動側，例如位在鈍化膜64和晶粒連接器66上。介電層68側向地包覆晶粒連接器66，且介電層68側向地與積體電路晶粒50相接。起初，介電層68可掩埋晶粒連接器66，使得介電層68的最上表面位在晶粒連接器66的最上表面上方。在焊料區域設置在晶粒連接器66上的實施例中，介電層68也可掩埋焊料區域。或者，可在形成介電層68之前移除焊料區域。
介電層68可以是聚合物（例如聚苯並噁唑（polybenzoxazole；PBO）、聚醯亞胺、苯並環丁烯（benzocyclobutene；BCB）等）、氮化物（例如氮化矽等）、氧化物（例如氧化矽、磷矽玻璃（PSG）、硼矽玻璃（BSG）、摻硼磷矽玻璃（BPSG）等）、其他類似的材料或前述的組合。介電層68可例如透過旋塗、層壓、化學氣相沉積（chemical vapor deposition；CVD）或其他類似的製程來形成。在一些實施例中，在形成積體電路晶粒50的期間，晶粒連接器66透過介電層68被暴露。在一些實施例中，晶粒連接器66保持被掩埋且在後續的封裝積體電路晶粒50的製程中被暴露。暴露晶粒連接器66可移除在晶粒連接器66上可能存在的任何焊料區域。
在一些實施例中，積體電路晶粒50是包括多個半導體基底52的堆疊裝置。舉例而言，積體電路晶粒50可以是例如混合記憶體立方體（hybrid memory cube；HMC）模組、高帶寬記憶體（high bandwidth memory；HBM）模組或其他包括多個記憶體晶粒的模組。在此實施例中，積體電路晶粒50包括透過基底通孔（through-substrate vias；TSVs）互連的多個半導體基底52。每個半導體基底52可以具有（或可以不具有）互連結構60。
第2圖至第18圖繪示根據一些實施例之在形成第一封裝元件100的製程期間的中間步驟的剖視圖。繪示出第一封裝區域100A和第二封裝區域100B，且一或更多個積體電路晶粒50被封裝以在每個封裝區域100A和100B中形成積體電路封裝。積體電路封裝也可以被稱為積體扇出（integrated fan-out；InFO）封裝。
在第2圖中，提供載體基底102，且在載體基底102上形成有釋放層104。載體基底102可以是玻璃載體基底、陶瓷載體基底或其他類似的載體基底。載體基底102可以是晶圓，進而能夠在載體基底102上同時形成多個封裝。
釋放層104可以由基於聚合物的材料所形成，其可以與載體基底102一起從將在後續步驟中形成的上方結構中移除。在一些實施例中，隔離層104是基於環氧樹脂的熱釋放材料，其在加熱時會失去其黏性，例如光熱轉換（light-to-heat-conversion；LTHC）釋放塗層。在其他實施例中，釋放層104可以是紫外光（ultra-violet；UV）膠，當其暴露於紫外光時會失去黏性。釋放層104可用液體的形式分配且固化，可以是層壓至載體基底102上的層壓膜，或者可以是其他類似的膜層。釋放層104的頂表面可以是水平的，且可具有高度的平面性。
在第3圖至第7圖中，在釋放層104上形成了重分佈結構120（參見第7圖）。重分佈結構120包括介電層124、128、132、136和140以及金屬化圖案126、130、134和138。金屬化圖案也可以稱為重分佈層或重分佈線。重分佈結構120顯示為具有四層金屬化圖案的範例。可在重分佈結構120中形成更多或更少的介電層和金屬化圖案。如果要形成更少的介電層和金屬化圖案，可以省略以下所述的步驟和製程。如果要形成更多的介電層和金屬化圖案，則可重複以下所述的步驟和製程。
在第3圖中，介電層124沉積在釋放層104上。在一些實施例中，介電層124由例如PBO、聚醯亞胺、BCB等的光敏材料形成，其可使用微影遮罩來進行圖案化。介電層124可透過旋塗、層壓、化學氣相沉積、其他類似的製程或前述的組合來形成。接著，將介電層124圖案化。圖案化形成開口，暴露出釋放層104的一部分。圖案可透過可接受的製程來形成，例如當介電層124是光敏材料時透過將介電層124曝光且顯影，或者透過蝕刻（例如非等向性蝕刻）來形成。
接下來，形成金屬化圖案126。金屬化圖案126包括沿著介電層124的主表面延伸且延伸穿過介電層124的導電元件。作為形成金屬化圖案126的範例，在介電層124上方和延伸穿過介電層124的開口中形成種子層。在一些實施例中，種子層是金屬層，其可以是單層或包括由不同材料形成的複數個子層的複合層。在一些實施例中，種子層包括鈦層以及位在鈦層上方的銅層。可使用例如物理氣相沉積（physical vapor deposition；PVD）或其他類似的製程形成種子層。隨後，在種子層上形成光阻且將其圖案化。可以透過旋塗或其他類似的製程形成光阻，且可將其曝光以用於圖案化。光阻的圖案對應於金屬化圖案126。此圖案形成穿過光阻的開口以暴露出種子層。隨後，在光阻的開口中及種子層的暴露部分上形成導電材料。可透過例如電鍍或化學鍍等的鍍覆製程來形成導電材料。導電材料可以包括金屬，例如銅、鈦、鎢、鋁或其他類似的材料。導電材料和種子層的下方部分的組合形成金屬化圖案126。移除光阻和種子層上未形成導電材料的部分。可透過可接受的灰化製程或剝離製程（例如使用氧電漿或其他類似的方法）來移除光阻。一旦移除光阻，即例如透過使用可接受的蝕刻製程（例如透過濕式蝕刻或乾式蝕刻）來移除種子層的暴露部分。
在第4圖中，介電層128沉積在金屬化圖案126和介電層124上。介電層128可用類似於介電層124的方式形成，且可由與介電層124相似的材料形成。
接下來，形成金屬化圖案130。金屬化圖案130包括在介電層128的主表面上並沿著主表面延伸的部分。金屬化圖案130更包括延伸穿過介電層128以物理地且電性地耦接金屬化圖案126的部分。金屬化圖案130可用與金屬化圖案126相似的方式和類似的材料來形成。在一些實施例中，金屬化圖案130具有與金屬化圖案126不同的尺寸。舉例而言，金屬化圖案130的導線及/或通孔可比金屬化圖案126的導線及/或通孔更寬或更厚。此外，金屬化圖案130可形成以具有比金屬化圖案126更大的間距。
在第5圖中，介電層132沉積在金屬化圖案130和介電層128上。介電層132可用與介電層124類似的方式形成，且可由與介電層124類似的材料形成。
隨後形成金屬化圖案134。金屬化圖案134包括在介電層132的主表面上並沿主表面延伸的部分。金屬化圖案134更包括延伸穿過介電層132以物理地且電性地耦接金屬化圖案130的部分。金屬化圖案134可用與金屬化圖案126相似的方式和類似的材料來形成。在一些實施例中，金屬化圖案134具有與金屬化圖案126和130不同的尺寸。舉例而言，金屬化圖案134的導線及/或通孔可比金屬化圖案126和130的導線及/或通孔更寬或更厚。此外，金屬化圖案134可形成以具有比金屬化圖案130更大的間距。
在第6圖中，介電層136沉積在金屬化圖案134和介電層132上。介電層136可用與介電層124類似的方式形成，且可由與介電層124類似的材料形成。
接下來，形成金屬化圖案138。金屬化圖案138包括在介電層132的主表面上並沿著介電層132的主表面延伸的部分138a（包括以下面第9A圖和第9B圖中所述的部分138a1、138a2和138a3）。金屬化圖案138更包括延伸通過介電層136以物理地且電性地耦接金屬化圖案134的部分138b。金屬化圖案138可用與金屬化圖案126類似的方式和類似的材料形成。金屬化圖案138是重分佈結構120的最頂部金屬化圖案。在一些實施例中，金屬化圖案138具有與金屬化圖案126、130和134不同的形狀。舉例而言，金屬化圖案138的部分138a可形成為在平面圖中具有彎曲的形狀、「 C」字形或「 U」字形，可以彎曲且變形而不破裂（如下所述，參見第8圖、第9A圖和第9B圖）。此外，金屬化圖案134、130和126可形成以具有比金屬化圖案138更大的間距。
在第7圖中，介電層140沉積在金屬化圖案138和介電層136上。介電層140可透過類似於介電層124的方式形成，且可由與介電層124相似的材料形成。隨後，將介電層140圖案化。圖案化會形成開口，暴露金屬化圖案138的一部分。可透過可接受的製程來進行圖案化，例如當介電層140是光敏材料時，透過將介電層140曝光且顯影，或者透過蝕刻（例如非等向性蝕刻）來進行圖案化。
介電層140具有厚度Tl，且金屬化圖案138的導電特徵具有厚度T2。在一些實施例中，介電層140的厚度T1大於金屬化圖案138的厚度T2。在一些實施例中，厚度T1在約5μm至約20μm的範圍內。在一些實施例中，厚度T1在約5μm至約8μm的範圍內。在一些實施例中，厚度T2在約2μm至約15μm的範圍內。在一些實施例中，厚度T2在約2μm至約5μm的範圍內。
在一些實施例中，金屬化圖案138具有與金屬化圖案126、130和134不同的尺寸。舉例而言，在一些實施例中，金屬化圖案138的導線及/或通孔可比與金屬化圖案126、130和134的導線及/或通孔更寬或更粗。在一些實施例中，金屬化圖案138的導線及/或通孔的寬度及/或厚度可以與金屬化圖案126、130和134的導線及/或通孔的寬度及/或厚度相同。
在一些實施例中，介電層140具有與介電層124、128、132和136不同的厚度。舉例而言，在一些實施例中，介電層140可比介電層124、128、132和136更厚。在一些實施例中，介電層140的厚度可以與介電層124、128、132和136的厚度相同。
隨後，在介電層140中的開口中形成導電通孔142以物理地且電性地耦接金屬化圖案138。作為形成導電通孔142的範例，在延伸穿過介電層140的開口中形成種子層。在一些實施例中，種子層是金屬層，其可以是單層或包括由不同材料形成的複數個子層的複合層。在一些實施例中，種子層包括鈦層和位在鈦層上方的銅層。可使用例如物理氣相沉積或其他類似的製程來形成種子層。接著，在開口中的種子層上形成導電材料。可透過例如電鍍或化學鍍之類的鍍覆製程來形成導電材料。導電材料可以包括金屬，例如銅、鈦、鎢、鋁或其他類似的材料。導電材料和種子層的下方部分的組合形成導電通孔142。可執行平坦化製程以形成介電層140和導電通孔142的大致平坦的頂表面。平坦化製程可以包括例如化學機械拋光（chemical mechanical polish；CMP）製程。
第8圖是重分佈結構120的導電特徵的平面圖，包括金屬化圖案138（即部分138a和138b）和導電通孔142。如第8圖所示，金屬化圖案138的部分138a在平面圖中具有彎曲形狀、「C」字形或「 U」字形，其中部分138b位於彎曲形狀的第一端，而導電通孔142位於彎曲形狀的第二端。彎曲形狀、「C」字形或「 U」字形可以像彈簧的線圈一樣作用，且可彎曲和變形而不會斷裂。由於半導體封裝中材料的熱膨脹係數（CTE）不匹配，重分佈結構中的金屬化圖案可能會彎曲或變形。由於彎曲和變形，這種熱膨脹係數的不匹配會導致金屬化圖案承受高應力。然而，所揭露的具有增加可撓性的形狀的金屬化圖案增加重分佈結構的可靠度。具可撓性形狀的金屬化圖案138和具可撓性的介電層140可被稱為應力緩衝膜，因為其提供緩衝以安全地釋放重分佈結構和封裝結構中的應力。
第9A圖繪示第8圖的金屬化圖案138的「C」字形導電特徵的詳細視圖。部分138a具有位在通孔部分138b正上方的第一部分138a1、從第一部分138a延伸的第二部分138a2和位在導電通孔142正下方的第三部分138a3。第一部分138a1和第三部分138a3是耦接到上方通孔142和下方通孔138的墊部分，第二部分138a2具有彎曲圖案或繞線圖案，且連接第一部份138a1和第三部分138a3。第二部分138a2的繞線圖案有助於金屬化圖案138的導電特徵安全地釋放重分佈結構及/或封裝結構中的應力。
在一些實施例中，在平面圖中，墊部分138a1和138a3比彎曲部分138a2更寬。這使得墊部分138a1和138a3能夠更好地連接到上方和下方的通孔，且提高重分佈結構的可靠度。
如第9A圖所示，線A穿過導電通孔142的中心和單一導電特徵的部分138a的中心以透過金屬化圖案138的相同導電特徵的部分138a電性耦接至導電通孔142。線B從相同的導電通孔142的中心沿著金屬化圖案的相同導電特徵的部分138a2的第一線段的中心延伸，部分138a2從導電通孔142延伸。線C從金屬化圖案的相同導電特徵的部分138a2的中心沿著從通孔部分138b延伸的金屬化圖案的相同導電特徵的部分138a2的第一線段的中心延伸。
在一些實施例中，線A、B和C平行於介電層140的主表面。角度θ1在線A和線B之間。在一些實施例中，角度θ1介於約30°約150°的範圍。在一些實施例中，角度θ1在約30°至約90°的範圍內。在一些實施例中，角度θ1在約40°至約50°的範圍內。角度θ2在線A和線C之間。在一些實施例中，角度θ2在約30°至約150°的範圍內。在一些實施例中，角度θ2在約30°至約90°的範圍內。在一些實施例中，角度θ2在約40°至約50°的範圍內。在一些實施例中，角度θ1和θ2相同。在另一些實施例中，角度θ1和θ2是不同的。在一些實施例中，金屬化圖案138的導線部分138a2是彎曲的且不包括任何尖角或方向的突然改變。舉例而言，在平面圖中，導線部分138a2透過利用弧形緩慢地改變方向，但是不具有突然改變方向的角（例如90°角）。在一些實施例中，所揭露的應力減輕金屬化圖案138和介電層140可以將在下方的金屬化圖案（例如金屬化圖案134）上的應力減小在15％至35％的範圍內，例如30％。
第9B圖繪示來自第8圖的金屬化圖案138的「 U」字形導電特徵的詳細視圖。「 U」字形導電特徵的主要元件（例如部分138a1、138a2、138a3、θ1和θ2先前已在第9A圖中說明，且在此不再重複贅述。
在一些實施例中，第一封裝元件100上的金屬化圖案138的每個導電特徵具有相同的形狀，且每個導電特徵都以相同的方向定向，使得每條線A是平行的，每條線B是平行的，且每條線C是平行的（例如參見第8圖中的金屬化圖案）。在一些實施例中，金屬化圖案138的導電特徵具有不同的形狀，以不同的方向定向，使得每條線A不平行，每條線B不平行，及/或每條線C不平行。在一些實施例中，金屬化圖案138的導電特徵全部是「 C」字形形，全部是「 U」字形，或者是「 C」字形和「 U」字形的混合。
儘管使用線A、B和C來描述角度θ1和θ2，但是線A、B和C可以由平面A、B和C代替，其中平面A、B和C是垂直於介電層140的主表面。
在第10圖中，形成凸塊下金屬層（under-bump metallurgies；UBM）144以外部連接至導電通孔142。凸塊下金屬層144可以被稱為墊144。凸塊下金屬層144具有凸塊部分，位於介電層140的主表面上並沿著主表面延伸，且與導電通孔142物理地和電性地耦接。凸塊下金屬層144可由與導電通孔142相同的材料形成。在一些實施例中，凸塊下金屬層144的尺寸與金屬化圖案126、130、134和138的尺寸不同。
作為範例，可透過首先在介電層140和導電通孔142上方形成種子層來形成凸塊下金屬層144。在一些實施例中，種子層是金屬層，其可以是單層或包括由不同材料形成的複數個子層的複合層。在一些實施例中，種子層包括鈦層和位在鈦層上方的銅層。可使用例如物理氣相沉積或其他類似的製程來形成種子層。接著，在種子層上形成光阻且將其圖案化。可透過旋塗或其他類似的製程來形成光阻，且可將其曝光以進行圖案化。光阻的圖案對應於凸塊下金屬層144。此圖案化形成穿過光阻的開口以暴露出種子層。隨後在光阻的開口中和種子層的暴露部分上形成導電材料。可透過例如電鍍或化學鍍之類的鍍覆製程來形成導電材料。導電材料可包括金屬，例如銅、鈦、鎢、鋁或其他類似的材料。在一些實施例中，凸塊下金屬層144可包括合金例如化學鎳、化學鈀、化學鎳鈀金（Electroless Nickel Electroless Palladium Immersion Gold；ENEPIG）、化學鎳金（Electroless nickel immersion gold；ENIG）或其他類似的合金。導電材料和種子層的下方部分的組合形成凸塊下金屬層144。移除光阻和種子層上未形成導電材料的部分。可透過可接受的灰化或剝離製程（例如使用氧電漿或其他類似的製程）來移除光阻。一旦移除光阻，即可使用可接受的蝕刻製程（例如濕式蝕刻或乾式蝕刻）移除種子層的暴露部分。
在第11圖中，導電連接器146形成在凸塊下金屬層144上。導電連接器146可以是球柵陣列（ball grid array；BGA）連接器、焊球、金屬柱、可控塌陷晶片連接（controlled collapse chip connection；C4）凸塊、微凸塊、化學鍍鎳鈀浸金技術（Electroless Nickel Electroless Palladium Immersion Gold；ENEPIG）所形成的凸塊或其他類似的連接器。導電連接器146可包括導電材料例如焊料、銅、鋁、金、鎳、銀、鈀、錫、其他類似的材料或前述的組合。在一些實施例中，通過首先通過蒸發、電鍍、印刷、焊料轉移、焊球放置或其他類似的製程形成焊料層來形成導電連接器146。一旦在結構上形成一層焊料，即可執行回流以將材料成形為所需的凸塊形狀。在另一實施例中，導電連接器146包括透過濺鍍、印刷、電鍍、化學鍍、化學氣相沉積或其他類似的製程形成的金屬柱（例如銅柱）。金屬柱可以是無焊料的且具有大致垂直的側壁。在一些實施例中，在金屬柱的頂部上形成金屬蓋層。金屬蓋層可包括鎳、錫、錫鉛、金、銀、鈀、銦、鎳-鈀-金、鎳-金、其他類似的材料或前述的組合，且可透過鍍覆製程形成。
在第12圖中，積體電路晶粒50（例如第一積體電路晶粒50A和第二積體電路晶粒50B）附接至第11圖的結構。期望的類型和數量的積體電路晶粒50附接在每個封裝區域100A和100B中。積體電路晶粒50可以被稱為封裝模組50。在所示的實施例中，多個積體電路晶粒50彼此相鄰地附接，包括在第一封裝區域100A和第二封裝區域100B的每一者中的第一積體電路晶粒50A和第二積體電路晶粒50B。第一積體電路晶粒50A可以是邏輯裝置，例如中央處理單元（CPU）、圖形處理單元（GPU）、晶片上系統（SoC）、微控制器等。第二積體電路晶粒50B可以是記憶體裝置，例如動態隨機存取記憶體（DRAM）晶粒、靜態隨機存取記憶體（SRAM）晶粒、混合記憶體立方體（HMC）模組、高帶寬記憶體（HBM）模組等。在一些實施例中，積體電路晶粒50A和50B可以是相同類型的晶粒，例如晶片上系統晶粒。第一積體電路晶粒50A和第二積體電路晶粒50B可以在相同技術節點的製程中形成，或者可以在不同技術節點的製程中形成。舉例而言，第一積體電路晶粒50A可以具有比第二積體電路晶粒50B更先進的製程節點。積體電路晶粒50A和50B可以具有不同的尺寸（例如不同的高度及/或表面積），或者可以具有相同的尺寸（例如相同的高度及/或表面積）。
將積體電路晶粒50附接到導電連接器146。亦即，積體電路晶粒50A和50B的晶粒連接器66連接至與凸塊下金屬層144相對的導電連接器146。
在一些實施例中，導電連接器146被回流以將積體電路晶粒50附接至凸塊下金屬層144。導電連接器146將重分佈結構120（包括重分佈結構120中的金屬化圖案）電性地及/或物理地耦接至積體電路晶粒50。在一些實施例中，在重分佈結構120上形成阻焊劑（未圖示）。導電連接器146可設置在阻焊劑中的開口中，以電性地且機械地耦接至凸塊下金屬層144。阻焊劑可用於保護重分佈結構120的區域免受外部損壞。
導電連接器146可在其回流之前在上方形成環氧樹脂助焊劑（未圖示），而在將積體電路晶粒50附接到重分佈結構120之後，導電連接器146與剩餘環氧樹脂助焊劑的至少一些環氧樹脂部分回流。剩餘的環氧樹脂部分可作為底部填充物，以減少應力並保護由於回流導電連接器146而產生的接頭。
在第13圖中，底部填充物150形成在區域100A和100B中的每一者中的積體電路晶粒50A和50B與介電層140之間，包括在凸塊下金屬層144、導電連接器146和晶粒連接器66之間和周圍。底部填充物150可在附接積體電路晶粒50之後透過毛細管流動製程形成，或者可在附接積體電路晶粒50之前透過適當的沉積方法形成。儘管在第13圖和後續圖式中未繪示，但是在一些實施例中，底部填充物150也位在相鄰區域100A和100B中的積體電路晶粒50之間。
在第14圖中，在積體電路晶粒50、導電連接器146和底部填充物150周圍形成封裝膠152。在形成之後，封裝膠152封裝導電連接器146和積體電路晶粒50。封裝膠152可以是成型化合物、環氧樹脂或其他類似的材料。可透過壓縮成型、轉注成型或其他類似的製程來施加封裝膠152。可用液體或半液體形式來施加封裝膠152，接著將封裝膠152固化。在一些實施例中，可執行平坦化步驟以移除且平坦化封裝膠152的上表面。在一些實施例中，底部填充物150、封裝膠152和積體電路晶粒50的表面是共平面的（在製程變異內）。
在第15圖中，執行載體基底脫膠以使載體基底102與重分佈結構120（例如介電層124）分離（或「脫膠」）。根據一些實施例，脫膠包括將例如雷射或紫外光的光投射在釋放層104上，使得釋放層104在光的熱能下分解，且可移除載體基底102。接著，將結構翻轉且放置在膠帶（未圖示）上。
在第16圖中，形成凸塊下金屬層160用以外部連接至重分佈結構120（例如金屬化圖案126）。凸塊下金屬層160具有凸起部，位在介電層124的主表面上且沿著主表面延伸。凸塊下金屬層160可由與金屬化圖案126相同的材料形成。
在第17圖中，導電連接器162形成在凸塊下金屬層160上。導電連接器162可以是球柵陣列（BGA）連接器、焊球、金屬柱、可控塌陷晶粒連接（C4）凸塊、微凸塊、化學鍍鎳鈀浸金技術（ENEPIG）所形成的凸塊等。導電連接器162可包括導電材料，例如焊料、銅、鋁、金、鎳、銀、鈀、錫、其他類似的材料或前述的組合。在一些實施例中，首先透過蒸發、電鍍、印刷、焊料轉移、焊球放置或其他類似的製程形成焊料層來形成導電連接器162。一旦在結構上形成一層焊料，即可執行回流以將材料成形為所需的凸塊形狀。在另一實施例中，導電連接器162包括透過濺鍍、印刷、電鍍、化學鍍、化學氣相沉積或其他類似的製程所形成的金屬柱（例如銅柱）。金屬柱可以是無焊料的且具有大致垂直的側壁。在一些實施例中，在金屬柱的頂部上形成金屬蓋層。金屬蓋層可包括鎳、錫、錫鉛、金、銀、鈀、銦、鎳-鈀-金、鎳-金、其他類似的材料或前述的組合，且可透過電鍍製程形成。
如第18圖所示，透過沿著例如第一封裝區域100A和第二封裝區域100B之間的切割道區域進行切割來執行單一化(singulating)製程。切割使第一封裝區域100A與第二封裝區域100B單一化。所得到的單一化裝置堆疊是來自第一封裝區域100A或第二封裝區域100B的其中一者。接下來，將單一化的結構翻轉且安裝在封裝基底200上（參見第19圖）。
在第19圖中，可使用導電連接器162將第一封裝元件100安裝至封裝基底200。封裝基底200包括基底核心202和位於基底核心202上方的結合墊204。基底核心202可由例如矽、鍺、金剛石等的半導體材料製成。可替代地，也可以使用化合物材料例如矽鍺、碳化矽、砷化鎵、砷化銦、磷化銦、碳化矽鍺、磷化砷化鎵、磷化銦鎵、其他類似的化合物以及前述的組合。另外，基底核心202可以是絕緣體上半導體（SOI）基底。通常而言，絕緣體上半導體基底包括半導體材料層，例如磊晶矽、鍺、矽鍺、絕緣體上半導體、絕緣體上矽鍺（Silicon-germanium-on-insulator；SGOI）或前述的組合。在一替代實施例中，基底核心202是基於例如玻璃纖維增強樹脂核心的絕緣核心。一種範例核心材料是玻璃纖維樹脂、例如FR-4。核心材料的替代材料包括雙馬來醯亞胺-三氮雜苯（bismaleimide-triazine；BT）樹脂，或者其他印刷電路板材料或薄膜。例如ABF（Ajinomoto Build-up Film）的堆積薄膜或其他層壓材料亦可用於基底核心202。
基底核心202可包括主動裝置和被動裝置（未圖示）。可使用例如電晶體、電容器、電阻器、前述的組合等的多種裝置來產生用於裝置堆疊的設計的結構和功能規格。可使用任何適合的方法來形成裝置。
基底核心202亦可包括金屬化層和通孔（未圖示），其中結合墊204物理地及/或電性地耦接至金屬化層和通孔。金屬化層可形成在主動裝置和被動裝置上方，且被設計為連接各種裝置以形成功能電路。金屬化層可由介電材料（例如低界電常數介電材料）和導電材料（例如銅）的交替層所形成，具有將導電材料層互連的通孔，且可透過任何適合的製程（例如沉積、鑲嵌、雙重鑲嵌或其他類似的製程）來形成。在一些實施例中，基底核心202大致上不具有主動裝置和被動裝置。
在一些實施例中，將導電連接器162回流以將第一封裝元件100附接至結合墊204。導電連接器162將封裝基底200（包括基底核心202中的金屬化層）電性地及/或物理地耦接至第一封裝元件100。在第一實施例中，阻焊劑206形成於第一封裝元件100上。在一些實施例中，阻焊劑206形成在基底核心202上。導電連接器162可設置在阻焊劑206中的開口中，以電性地且機械地耦接至結合墊204。阻焊劑206可用於保護基底202的區域免受外部損壞。
導電連接器162可在其回流之前在上方形成環氧樹脂助焊劑（未圖示），而在將第一封裝元件100附接到封裝基底200之後，導電連接器162與剩餘環氧樹脂助焊劑的至少一些環氧樹脂部分回流。剩餘的環氧樹脂部分可作為底部填充物，以減少應力並保護由於回流導電連接器162而產生的接頭。在一些實施例中，底部填充物208可形成在第一封裝元件100和封裝基底200之間，且圍繞導電連接器162。底部填充物208可在第二封裝元件200被附接之後通過毛細管流動製程形成，或者可以在第二封裝元件200被附接之前通過合適的沉積方法形成。
亦可包括其他特徵和製程。舉例而言，可包括測試結構以輔助三維（3 dimensions；3D）封裝或三維積體電路（three dimensional integrated circuits；3DIC）裝置的驗證測試。測試結構可包括例如形成在重分佈層中或基底上的測試墊，此測試墊允許測試三維封裝或三維積體電路，使用探針及/或探針卡等。驗證測試可在中間結構以及最終結構上執行。另外，本文所揭露的結構和方法可與結合已知良好晶粒的中間驗證的測試方法結合使用，以增加產量且降低成本。
實施例可以實現優點。根據一些實施例，提供包括金屬化圖案的重分佈結構及其形成方法。特別的是，重分佈結構包括具有金屬化圖案的形狀，此形狀為金屬化圖案提供更大的靈活度以處理彎曲和其他變形而不會破裂。舉例而言，金屬化圖案可以具有彎曲形狀、「 C」字形或「 U」字形。由於半導體封裝中材料的熱膨脹係數（CTE）不匹配，重分佈結構中的金屬化圖案可能會彎曲或變形。由於彎曲和變形，此熱膨脹係數不匹配會導致金屬化圖案承受高應力。然而，所揭露的具有增加的可撓性的金屬化圖案的形狀增加重分佈結構的可靠度。這些具可撓性形狀的金屬化圖案被例如聚合物層的共形介電層所圍繞。具可撓性形狀的金屬化圖案和周圍的共形介電層的組合提供緩衝，以釋放重分佈結構和封裝結構中的應力。
一實施例包括第一積體電路晶粒。封裝結構亦包括重分佈結構，結合至第一積體電路晶粒，重分佈結構包括第一介電層。此結構亦包括第一金屬化圖案，位於第一介電層中，第一金屬化圖案包括複數個第一導電特徵，第一導電特徵的每一者包括第一導電通孔和第一導線，第一導電通孔位於第一介電層中，第一導線位於第一介電層上方且與各第一導電通孔電性耦接，第一導線的每一者在平面圖中包括曲線。此結構亦包括第二介電層，位於第一介電層和第一金屬化圖案上方。此結構亦包括第二金屬化圖案，位於第二介電層中。第二金屬化圖案包括複數個第二導電特徵，第二導電特徵的每一者包括第二導電通孔，位於第二介電層中。第二導電通孔的每一者位於各第一導線上方且與各第一導線電性耦接。
實施例可包括下列特徵的一或多者。封裝結構的第二金屬化圖案比第一金屬化圖案更接近第一積體電路晶粒。封裝結構更包括封裝基底，結合至重分佈結構的第一側，第一積體電路晶粒結合至重分佈結構的第二側，第一金屬化圖案比第二金屬化圖案更接近重分佈結構的第一側。封裝基底以第一組導電連接器結合至重分佈結構的第一側，且第一積體電路晶粒以第二組導電連接器結合至重分佈結構的第二側。封裝結構更包括底部填充物，位於第一積體電路晶粒和重分佈結構的第二側之間，底部填充物圍繞第二組導電連接器。封裝膠位於重分佈結構的第二側、第一積體電路晶粒和底部填充物的複數個側壁上。第一角度介於第一平面和第二平面之間，第一平面、第二平面與第一導電特徵的第一者相交，第一平面和第二平面垂直於第二介電層的主表面，第一平面從第一導電特徵的第一者的第一導電通孔的中心延伸至第二導電通孔的中心，第一平面位於第一導電特徵的第一者上方且與第一導電特徵的第一者耦接，第二平面從第二導電通孔的中心沿第一導電特徵的第一者的第一導線的第一部延伸，第二平面位於第一導電特徵的第一者上方且與第一導電特徵的第一者耦接，且第一角度介於30°至150°。第一導電特徵的第一導線的每一者在平面圖中不具有角落。第一導線的每一者包括銅，且第二介電層包括聚合物。第二介電層包括聚苯並噁唑（PBO）、聚醯亞胺或苯並環丁烯（BCB）。
一實施例包括第一封裝元件，其包括第一模組和第二模組，第一模組包括邏輯晶片，第二模組包括記憶體晶片。封裝結構更包括第一重分佈結構，包括複數個金屬化圖案，位於複數個介電層中。第一重分佈結構的第一側與第一模組和第二模組物理地且電性地耦接，金屬化圖案的第一金屬化圖案位於介電層的第一介電層中，第一金屬化圖案包括複數個第一導電特徵，第一導電特徵的每一者包括第一導電通孔和第一導線，第一導電通孔位於第一介電層中，第一導線位於第一介電層上方且與各第一導電通孔電性耦接，第一導線的每一者在平面圖中包括曲線且不具有角落。此結構亦包括第二封裝元件，其包括封裝基底，結合至第一重分佈結構的第二側，且第二側相對於第一側。
實施例可包括下列特徵的一或多者。封裝結構的第一重分佈結構更包括：第二介電層，位於第一介電層和第一金屬化圖案上方；以及第二金屬化圖案，位於第二介電層中。第二金屬化圖案包括複數個第二導電特徵，第二導電特徵的每一者包括第二導電通孔，位於第二介電層中，第二導電通孔的每一者位於各第一導線上方且與各第一導線電性耦接。第一導線透過第二導電通孔直接連接第一導電通孔。第二金屬化圖案比第一金屬化圖案更接近第一模組和第二模組。第一導線的每一者包括銅，且第二介電層包括聚合物。第一封裝元件更包括底部填充物，位於第一模組、第二模組和重分佈結構的第一側之間。底部填充物沿第一模組、第二模組的複數個第一側壁延伸，且第一模組、第二模組的第一側壁面朝彼此。第一封裝元件更包括封裝膠，位於重分佈結構的第一側、第一模組、第二模組的複數個第二側壁上，且第一模組、第二模組的第二側壁背朝彼此。第一模組、第二模組、底部填充物和封裝膠的頂面是共平面的。
一實施例包括在基底上方形成第一介電層。此方法亦包括將第一介電層圖案化。此方法亦包括在圖案化的第一介電層的上表面中且沿上表面形成第一金屬化圖案，第一金屬化圖案包括複數個第一導電特徵，第一導電特徵的每一者包括第一導電通孔和第一導線，第一導電通孔位於第一介電層中，第一導線沿著第一介電層的上表面且與各第一導電通孔電性耦接，第一導線的每一者在平面圖中包括曲線且不具有角落。此方法亦包括在圖案化的第一介電層和第一金屬化圖案上方形成第二介電層。此方法亦包括將第二介電層圖案化。此方法亦包括在圖案化的第二介電層中形成第二金屬化圖案，第二金屬化圖案包括複數個第二導電通孔，位於第二介電層中，第二導電通孔的每一者與第一導電特徵的各第一導線電性耦接。
實施例可包括下列特徵的一或多者。此方法更包括在第二介電層和第二金屬化圖案上方形成複數個結合墊，結合墊與第二導電通孔耦接，將第一模組和第二模組結合至結合墊，第一模組包括邏輯晶片，第二模組包括記憶體晶片，將第一模組和第二模組封裝於封裝膠中，移除基底，以及將封裝膠、第一金屬化圖案、第二金屬化圖案、第一介電層和第二介電層切割以進行單一化。此方法更包括在單一化的操作之後，將單一化的結構結合至封裝基底，封裝基底位於第一金屬化圖案和第二金屬化圖案的相對側，且第一介電層作為第一模組，第二介電層作為第二模組。第一導線的每一者包括銅，且第二介電層包括聚合物。
以上概述了許多實施例的特徵，使本揭露所屬技術領域中具有通常知識者可以更加理解本揭露的各實施例。本揭露所屬技術領域中具有通常知識者應可理解，可以本揭露實施例為基礎輕易地設計或改變其他製程及結構，以實現與在此介紹的實施例相同的目的及/或達到與在此介紹的實施例相同的優點。本揭露所屬技術領域中具有通常知識者也應了解，這些相等的結構並未背離本揭露的精神與範圍。在不背離後附申請專利範圍的精神與範圍之前提下，可對本揭露實施例進行各種改變、置換及變動。
50:積體電路晶粒 50A:第一積體電路晶粒（積體電路晶粒） 50B:第二積體電路晶粒（積體電路晶粒） 52:半導體基底 54:裝置 56:層間介電層 58:導電插頭 60:互連結構 62:墊 64:鈍化膜 66:晶粒連接器 68:介電層 100:第一封裝元件 100A:第一封裝區域 100B:第二封裝區域 102:載體基底 104:釋放層 120:重分佈結構 124, 128, 132, 136, 140:介電層 126, 130, 134, 138:金屬化圖案 138a:部分 138a1:第一部分 138a2:第二部分 138a3:第三部分 138b:通孔部分（部分） 142:導電通孔 144, 160:凸塊下金屬層 146, 162:導電連接器 150, 208:底部填充物 152:封裝膠 200:封裝基底（第二封裝元件） 202:基底核心 204:結合墊 206:阻焊劑 A、B、C:線 T1, T2:厚度 θ1, θ2:角度
根據以下的詳細說明並配合所附圖式以更好地了解本揭露實施例的概念。應注意的是，根據本產業的標準慣例，圖式中的各種特徵未必按照比例繪製。事實上，可能任意地放大或縮小各種特徵的尺寸，以做清楚的說明。在通篇說明書及圖式中以相似的標號標示相似的特徵。 第1圖繪示根據一些實施例之積體電路晶粒的剖視圖。 第2圖至第7圖和第10圖至第18圖繪示根據一些實施例之用以形成封裝元件的製程期間的中間步驟的剖視圖。 第8圖繪示根據一些實施例之導電部件的平面圖。 第9A圖和第9B圖繪示根據一些實施例之第8圖所示的導電部件的詳細平面圖。 第19圖繪示根據一些實施例之形成和實施裝置堆疊的剖視圖。
50A:第一積體電路晶粒(積體電路晶粒)
50B:第二積體電路晶粒(積體電路晶粒)
100:第一封裝元件
120:重分佈結構
160:凸塊下金屬層
162:導電連接器
150,208:底部填充物
152:封裝膠
200:封裝基底(第二封裝元件)
202:基底核心
204:結合墊
206:阻焊劑

Claims (20)

  1. 一種封裝結構，包括： 一第一積體電路晶粒；以及 一重分佈結構，結合至該第一積體電路晶粒，其中該重分佈結構包括： 一第一介電層； 一第一金屬化圖案，位於該第一介電層中，其中該第一金屬化圖案包括複數個第一導電特徵，該等第一導電特徵的每一者包括一第一導電通孔和一第一導線，該第一導電通孔位於該第一介電層中，該第一導線位於該第一介電層上方且與各該第一導電通孔電性耦接，該等第一導線的每一者在一平面圖中包括一曲線； 一第二介電層，位於該第一介電層和該第一金屬化圖案上方；以及 一第二金屬化圖案，位於該第二介電層中，其中該第二金屬化圖案包括複數個第二導電特徵，該等第二導電特徵的每一者包括一第二導電通孔，位於該第二介電層中，該等第二導電通孔的每一者位於各該第一導線上方且與各該第一導線電性耦接。
  2. 如請求項1所述之封裝結構，其中該第二金屬化圖案比該第一金屬化圖案更接近該第一積體電路晶粒。
  3. 如請求項1所述之封裝結構，更包括： 一封裝基底，結合至該重分佈結構的一第一側，該第一積體電路晶粒結合至該重分佈結構的一第二側，該第一金屬化圖案比該第二金屬化圖案更接近該重分佈結構的該第一側。
  4. 如請求項3所述之封裝結構，其中該封裝基底以一第一組導電連接器結合至該重分佈結構的該第一側，且該第一積體電路晶粒以一第二組導電連接器結合至該重分佈結構的該第二側。
  5. 如請求項4所述之封裝結構，更包括： 一底部填充物，位於該第一積體電路晶粒和該重分佈結構的該第二側之間，其中該底部填充物圍繞該第二組導電連接器；以及 一封裝膠，位於該重分佈結構的該第二側、該第一積體電路晶粒和該底部填充物的複數個側壁上。
  6. 如請求項1所述之封裝結構，其中一第一角度介於一第一平面和一第二平面之間，該第一平面、該第二平面與該等第一導電特徵的一第一者相交，該第一平面和該第二平面垂直於該第二介電層的一主表面，該第一平面從該等第一導電特徵的該第一者的該第一導電通孔的一中心延伸至該第二導電通孔的一中心，該第一平面位於該等第一導電特徵的該第一者上方且與該等第一導電特徵的該第一者耦接，該第二平面從該第二導電通孔的該中心沿該等第一導電特徵的該第一者的該第一導線的一第一部延伸於該等第一導電特徵的該第一者上方且與該等第一導電特徵的該第一者耦接，且該第一角度介於30°至150°。
  7. 如請求項1所述之封裝結構，其中該等第一導電特徵的該等第一導線的每一者在該平面圖中不具有角落。
  8. 如請求項1所述之封裝結構，其中該等第一導線的每一者包括銅，且該第二介電層包括一聚合物。
  9. 如請求項8所述之封裝結構，其中該第二介電層包括聚苯並噁唑（PBO）、聚醯亞胺或苯並環丁烯（BCB）。
  10. 一種封裝結構，包括： 一第一封裝元件，包括： 一第一模組和一第二模組，該第一模組包括一邏輯晶片，該第二模組包括一記憶體晶片；以及 一第一重分佈結構，包括複數個金屬化圖案，位於複數個介電層中，其中該第一重分佈結構的一第一側與該第一模組和該第二模組物理地且電性地耦接，該等金屬化圖案的一第一金屬化圖案位於該等介電層的一第一介電層中，該第一金屬化圖案包括複數個第一導電特徵，該等第一導電特徵的每一者包括一第一導電通孔和一第一導線，該第一導電通孔位於該第一介電層中，該第一導線位於該第一介電層上方且與各該第一導電通孔電性耦接，該等第一導線的每一者在一平面圖中包括一曲線且不具有角落；以及 一第二封裝元件，包括： 一封裝基底，結合至該第一重分佈結構的一第二側，且該第二側相對於該第一側。
  11. 如請求項10所述之封裝結構，其中該第一重分佈結構更包括： 一第二介電層，位於該第一介電層和該第一金屬化圖案上方；以及 一第二金屬化圖案，位於該第二介電層中，其中該第二金屬化圖案包括複數個第二導電特徵，該等第二導電特徵的每一者包括一第二導電通孔，位於該第二介電層中，該等第二導電通孔的每一者位於各該第一導線上方且與各該第一導線電性耦接。
  12. 如請求項11所述之封裝結構，其中該第一導線透過該第二導電通孔直接連接該第一導電通孔。
  13. 如請求項11所述之封裝結構，其中該第二金屬化圖案比該第一金屬化圖案更接近該第一模組和該第二模組。
  14. 如請求項11所述之封裝結構，其中該等第一導線的每一者包括銅，且該第二介電層包括一聚合物。
  15. 如請求項10所述之封裝結構，其中該第一封裝元件更包括： 一底部填充物，位於該第一模組、該第二模組和該重分佈結構的該第一側之間，其中該底部填充物沿該第一模組、該第二模組的複數個第一側壁延伸，且該第一模組、該第二模組的該等第一側壁面朝彼此；以及 一封裝膠，位於該重分佈結構的該第一側、該第一模組、該第二模組的複數個第二側壁上，且該第一模組、該第二模組的該等第二側壁背朝彼此。
  16. 如請求項15所述之封裝結構，其中該第一模組、該第二模組、該底部填充物和該封裝膠的頂面是共平面的。
  17. 一種封裝結構的製造方法，包括： 在一基底上方形成一第一介電層； 將該第一介電層圖案化； 在圖案化的該第一介電層的一上表面中且沿該上表面形成一第一金屬化圖案，該第一金屬化圖案包括複數個第一導電特徵，該等第一導電特徵的每一者包括一第一導電通孔和一第一導線，該第一導電通孔位於該第一介電層中，該第一導線沿著該第一介電層的該上表面且與各該第一導電通孔電性耦接，該等第一導線的每一者在一平面圖中包括一曲線且不具有角落； 在圖案化的該第一介電層和該第一金屬化圖案上方形成一第二介電層； 將該第二介電層圖案化；以及 在圖案化的該第二介電層中形成一第二金屬化圖案，該第二金屬化圖案包括複數個第二導電通孔，位於該第二介電層中，該等第二導電通孔的每一者與該等第一導電特徵的各該第一導線電性耦接。
  18. 如請求項17所述之封裝結構的製造方法，更包括： 在該第二介電層和該第二金屬化圖案上方形成複數個結合墊，該等結合墊與該等第二導電通孔耦接； 將一第一模組和一第二模組結合至該等結合墊，該第一模組包括一邏輯晶片，該第二模組包括一記憶體晶片； 將該第一模組和該第二模組封裝於一封裝膠中； 移除該基底；以及 將該封裝膠、該第一金屬化圖案、該第二金屬化圖案、該第一介電層和該第二介電層切割以進行單一化。
  19. 如請求項18所述之封裝結構的製造方法，更包括： 在該單一化的操作之後，將單一化的結構結合至一封裝基底，該封裝基底位於該第一金屬化圖案和該第二金屬化圖案的相對側，且該第一介電層作為該第一模組，該第二介電層作為該第二模組。
  20. 如請求項17所述之封裝結構的製造方法，其中該等第一導線的每一者包括銅，且該第二介電層包括一聚合物。
TW110114260A 2020-04-27 2021-04-21 封裝結構及其製造方法 TWI773260B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063015775P 2020-04-27 2020-04-27
US63/015,775 2020-04-27
US17/028,629 2020-09-22
US17/028,629 US11264359B2 (en) 2020-04-27 2020-09-22 Chip bonded to a redistribution structure with curved conductive lines

Publications (2)

Publication Number Publication Date
TW202209600A true TW202209600A (zh) 2022-03-01
TWI773260B TWI773260B (zh) 2022-08-01

Family

ID=76710139

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110114260A TWI773260B (zh) 2020-04-27 2021-04-21 封裝結構及其製造方法

Country Status (3)

Country Link
US (3) US11264359B2 (zh)
CN (1) CN113113381A (zh)
TW (1) TWI773260B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825822B (zh) * 2022-05-12 2023-12-11 南亞科技股份有限公司 具有多孔結構的半導體結構

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264359B2 (en) * 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines
US11670601B2 (en) 2020-07-17 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
US20220208559A1 (en) * 2020-12-30 2022-06-30 Advanced Micro Devices, Inc. Method and apparatus for chip manufacturing
IT202100001637A1 (it) * 2021-01-27 2022-07-27 St Microelectronics Srl Sistema elettronico incapsulato formato da piastrine accoppiate elettricamente e isolate galvanicamente
CN115566014A (zh) * 2022-09-26 2023-01-03 盛合晶微半导体(江阴)有限公司 集成电路封装结构及制备方法

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1146976C (zh) 1997-10-30 2004-04-21 株式会社日产制作所 半导体装置及其制造方法
US7531898B2 (en) 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
TWI221336B (en) 2003-08-29 2004-09-21 Advanced Semiconductor Eng Integrated circuit with embedded passive component in flip-chip connection and method for manufacturing the same
US6888063B1 (en) * 2003-10-15 2005-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device and method for providing shielding in radio frequency integrated circuits to reduce noise coupling
JP4748161B2 (ja) 2005-07-12 2011-08-17 株式会社村田製作所 多層配線基板及びその製造方法
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US20090278263A1 (en) 2008-05-09 2009-11-12 Texas Instruments Incorporated Reliability wcsp layouts
EP2557597A4 (en) 2010-04-07 2014-11-26 Shimadzu Corp RADIATION DETECTOR AND METHOD FOR MANUFACTURING SAME
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9620469B2 (en) 2013-11-18 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming post-passivation interconnect structure
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US20120286416A1 (en) 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8735273B2 (en) 2011-07-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Forming wafer-level chip scale package structures with reduced number of seed layers
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
KR101867961B1 (ko) 2012-02-13 2018-06-15 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9202714B2 (en) 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8710656B2 (en) 2012-07-20 2014-04-29 International Business Machines Corporation Redistribution layer (RDL) with variable offset bumps
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9362236B2 (en) * 2013-03-07 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods for forming the same
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
KR101607981B1 (ko) * 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9379041B2 (en) 2013-12-11 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US9899248B2 (en) 2014-12-03 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
EP3038150B1 (en) * 2014-12-23 2020-06-03 IMEC vzw Chip scale package with flexible interconnect
US9640498B1 (en) 2015-10-20 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out (InFO) package structures and methods of forming same
KR101933408B1 (ko) 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US10147682B2 (en) 2015-11-30 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for stacked logic performance improvement
US10062648B2 (en) * 2016-02-26 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US9812414B1 (en) 2016-06-17 2017-11-07 Nanya Technology Corporation Chip package and a manufacturing method thereof
US10141198B2 (en) 2016-07-08 2018-11-27 Dyi-chung Hu Electronic package and manufacturing method thereof
US9741690B1 (en) 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10304801B2 (en) 2016-10-31 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US11158619B2 (en) * 2016-10-31 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US9773753B1 (en) * 2016-11-18 2017-09-26 Advanced Semiconductor Engineering, Inc. Semiconductor devices and methods of manufacturing the same
US10756040B2 (en) 2017-02-13 2020-08-25 Mediatek Inc. Semiconductor package with rigid under bump metallurgy (UBM) stack
US10181449B1 (en) * 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
US11101209B2 (en) 2017-09-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures in semiconductor packages and methods of forming same
US10157871B1 (en) 2017-10-12 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and manufacturing method thereof
US10515889B2 (en) 2017-10-13 2019-12-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10784203B2 (en) * 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10515922B2 (en) * 2017-11-15 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip integrated fan-out package
US11315891B2 (en) * 2018-03-23 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor packages having a die with an encapsulant
US11049805B2 (en) 2018-06-29 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10515848B1 (en) * 2018-08-01 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10818505B2 (en) * 2018-08-15 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned double patterning process and semiconductor structure formed using thereof
TWI716096B (zh) * 2018-09-05 2021-01-11 台灣積體電路製造股份有限公司 半導體封裝體及其形成方法
US11004812B2 (en) 2018-09-18 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US10790162B2 (en) 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11158600B2 (en) * 2018-09-28 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography process for semiconductor packaging and structures resulting therefrom
US20210134750A1 (en) 2019-10-30 2021-05-06 Texas Instruments Incorporated Conductive members for die attach in flip chip packages
US11264359B2 (en) * 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825822B (zh) * 2022-05-12 2023-12-11 南亞科技股份有限公司 具有多孔結構的半導體結構

Also Published As

Publication number Publication date
US20210335753A1 (en) 2021-10-28
US20220181298A1 (en) 2022-06-09
US11264359B2 (en) 2022-03-01
TWI773260B (zh) 2022-08-01
US11749644B2 (en) 2023-09-05
CN113113381A (zh) 2021-07-13
US20230361080A1 (en) 2023-11-09

Similar Documents

Publication Publication Date Title
TWI773260B (zh) 封裝結構及其製造方法
KR102585621B1 (ko) 집적 회로 패키지 및 방법
KR102424012B1 (ko) 반도체 패키지 및 방법
US11705343B2 (en) Integrated circuit package and method of forming thereof
KR102455197B1 (ko) 집적 회로 패키지 및 방법
TW202046448A (zh) 積體電路封裝及其形成方法
US20240021597A1 (en) Molded Dies in Semiconductor Packages and Methods of Forming Same
KR20220013891A (ko) 반도체 패키지들에서의 방열 및 그 형성 방법
KR20230123405A (ko) 반도체 디바이스 및 방법
TW202310306A (zh) 半導體封裝及其製造方法
TW202230679A (zh) 半導體封裝及其形成方法
TWI767791B (zh) 封裝結構及其製造方法
KR102473590B1 (ko) 반도체 디바이스 및 방법
TWI838073B (zh) 積體電路封裝及其形成方法
US11984372B2 (en) Integrated circuit package and method
TWI824395B (zh) 封裝結構及其製造方法
TW202347662A (zh) 積體電路封裝及其形成方法
TW202347678A (zh) 積體電路裝置