TW202209315A - 半導體記憶裝置及半導體記憶裝置之動作方法 - Google Patents

半導體記憶裝置及半導體記憶裝置之動作方法 Download PDF

Info

Publication number
TW202209315A
TW202209315A TW110104688A TW110104688A TW202209315A TW 202209315 A TW202209315 A TW 202209315A TW 110104688 A TW110104688 A TW 110104688A TW 110104688 A TW110104688 A TW 110104688A TW 202209315 A TW202209315 A TW 202209315A
Authority
TW
Taiwan
Prior art keywords
temperature
command
semiconductor memory
memory device
control circuit
Prior art date
Application number
TW110104688A
Other languages
English (en)
Other versions
TWI784408B (zh
Inventor
寺田圭佑
高橋栄悅
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202209315A publication Critical patent/TW202209315A/zh
Application granted granted Critical
Publication of TWI784408B publication Critical patent/TWI784408B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G01K1/02—Means for indicating or recording specially adapted for thermometers
    • G01K1/022—Means for indicating or recording specially adapted for thermometers for recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

提供一種當與指令相對應之動作連續地被實行時，輸出結果不會依存於溫度之變動而改變的半導體記憶裝置。實施形態之半導體記憶裝置，係具備有記憶體胞陣列(110)、和控制電路(105)。控制電路(105)，係使用基於藉由溫度感測器(106)所測定到的溫度所得到之修正值，來回應於所收訊了的指令而實行針對記憶體胞(110)之動作，並且，當因應於指令之收訊而藉由溫度感測器(106)所測定到的最新之溫度Tn並未相對於在較最新之溫度Tn更之前而藉由溫度感測器(106)所測定到的之前之溫度T(n-1)而落於特定之範圍內時，使用基於最新之溫度Tn所得到的修正值來實行動作，並當最新之溫度Tn為相對於之前之溫度T(n-1)而落於特定之範圍內時，使用基於之前之溫度T(n-1)所得到之修正值來實行動作。

Description

半導體記憶裝置及半導體記憶裝置之動作方法
本發明之實施形態，係有關於半導體記憶裝置及半導體記憶裝置之動作方法。 [關連申請案之引用] 本申請，係以於2020年8月26日所申請之日本特願2020-142881號的優先權之利益作為基礎，並且謀求其之利益，而將其之內容全體藉由引用而包含於本發明中。
在半導體記憶裝置中，用以進行讀出動作等之設定參數，係會有因應於半導體記憶裝置之溫度而被作修正的情況。因此，半導體記憶裝置自身之溫度係使用溫度感測器而被作測定。在半導體記憶裝置中，基於所測定到之溫度，必要之設定參數之值係被作修正。
但是，當與指令相對應之動作連續地被實行時，若是起因於所測定到的溫度之變動而導致設定參數被作修正，則係會有就算是實行相同之動作輸出結果也會有所相異的情況。例如，當與讀出指令相對應之動作連續地被實行時，係會有起因於所測定到的溫度之變動而導致讀出資料改變的情況。
因此，其中一個實施形態，係提供一種當與指令相對應之動作連續地被實行時，輸出結果也不會依存於溫度之變動而改變的半導體記憶裝置以及半導體記憶裝置之動作方法。
實施形態之半導體記憶裝置，係具備有：記憶體胞；和控制電路，係使用基於藉由溫度感測器所測定到的溫度而得到之修正值，來回應於所收訊了的指令而實行針對前述記憶體胞之動作，並且，當因應於前述指令之收訊而藉由前述溫度感測器所測定到的第1溫度並未相對於在較前述第1溫度更之前而藉由前述溫度感測器所測定到的第2溫度而落於特定之範圍內時，使用基於前述第1溫度所得到的第1修正值來實行前述動作，並當前述第1溫度為相對於前述第2溫度而落於前述特定之範圍內時，使用基於前述第2溫度所得到的第2修正值來實行前述動作。
若依據上述構成，則係可提供一種當與指令相對應之動作連續地被實行時，輸出結果也不會依存於溫度之變動而改變的半導體記憶裝置以及半導體記憶裝置之動作方法。
以下，參考圖面，對本發明之實施形態作說明。在說明書與圖面中，關於與前面已揭示之圖面所敘述過的要素相同之要素，係附加相同的元件符號，並適宜省略詳細說明。 (第1實施形態) 圖1，係為對於包含有第1實施形態中的半導體記憶裝置之記憶體系統之構成的其中一例作展示之區塊圖。記憶體系統1，係具備有NAND型快閃記憶體(半導體記憶裝置)100以及記憶體控制器200。NAND型快閃記憶體100(以下，亦稱作記憶體100)以及記憶體控制器200，例如，係亦可藉由此些之組合來構成1個的半導體裝置，作為其之例子，係可列舉出如同SD卡一般之記憶卡、或者是SSD (固態硬碟，Solid State Drive)等。記憶體系統1，係亦可身為更進而具備有主機裝置(未圖示)之構成。
記憶體控制器200，係將在記憶體100之動作中所必要的指令等對於記憶體100作輸出。記憶體控制器200，係藉由將該指令對於記憶體100作輸出，來進行從記憶體100而來之資料之讀出、對於記憶體100之資料之寫入、或者是記憶體100之資料之刪除等。
記憶體控制器200和記憶體100，係經由輸入輸出介面101以及控制訊號輸入介面102而被作連接。
輸入輸出介面101，係因應於從輸入輸出控制電路103所供給而來的訊號，而產生資料選通(data strobe)訊號DQS、BDQS(DQS之互補訊號)。輸入輸出介面101，在從資料輸入輸出線(DQ0～DQ7)而輸出資料時，係輸出資料選通訊號DQS以及BDQS。又，記憶體控制器200，係配合於資料選通訊號DQS以及BDQS之時序，而從資料輸入輸出線(DQ0～DQ7)收訊資料。又，輸入輸出介面101，例如係具備有指令輸入端子以及位址輸入端子等。
控制訊號輸入介面102，係從記憶體控制器200而收訊晶片致能訊號BCE、指令閂鎖致能訊號CLE、位置閂鎖致能訊號ALE、寫入致能訊號BWE、讀取致能訊號RE、BRE(RE之互補訊號)、寫入保護訊號BWP、資料選通訊號DQS、BDQS(DQS之互補訊號)。
晶片致能訊號BCE，係作為記憶體100之選擇訊號而被作使用。指令閂鎖致能訊號CLE，係身為在將動作指令導入至暫存器104中時所被使用之訊號。位址閂鎖致能訊號ALE，係身為在將位址資訊或輸入資料導入至暫存器104中時所被使用之訊號。寫入致能訊號BWE，係身為用以將輸入輸出介面101上之指令、位址以及資料導入至記憶體100中之訊號。讀取致能訊號RE、BRE，係身為在用以將資料從輸入輸出介面101而序列性地輸出時所被使用之訊號。寫入保護訊號BWP，係當對於記憶體100投入電源時或者是將電源遮斷時等的輸入訊號為不確定的情況時，為了保護資料免於受到非預期之刪除或寫入的影響而被作使用。
在圖1中雖並未圖示，但是，對於NAND型快閃記憶體100之內部動作狀態作展示的R/B端子、電力供給用之Vcc/Vss/Vccq/Vssq端子等，亦係被設置於NAND型快閃記憶體100中。
輸入輸出控制電路103，係經由輸入輸出介面101來將從記憶體胞陣列110所讀出了的資料對於記憶體控制器200作輸出。輸入輸出控制電路103，係經由輸入輸出介面101，而收訊用以進行寫入、讀出、刪除以及狀態讀取等之各種指令、位址以及寫入資料。
控制電路105，係將經由控制訊號輸入介面102而被作輸入的控制訊號，供給至輸入輸出控制電路103處。控制電路105，係對於溫度感測器106、電壓產生電路107、感測電路111、資料暫存器112、列解碼器113、行解碼器114以及暫存器104作控制。
控制電路105，係因應於控制訊號以及經由暫存器104所輸入的指令，而進行動作。控制電路105，在資料之程式化(program)、驗證(verify)、讀出、刪除時，係使用電壓產生電路107，而對於記憶體胞陣列110、感測電路111以及行解碼器114供給所期望之電壓。
控制電路105，係具備有震盪器OSC，並產生為了使記憶體胞陣列110動作所被使用的時脈CLK。震盪器OSC，例如，係當經由控制訊號輸入介面102而接收了晶片致能訊號BCE時被啟動，並開始時脈之產生。基於從震盪器OSC而來之時脈，電壓產生電路107係對於記憶體胞陣列110施加電壓，而成為能夠實行資料之程式化、驗證、讀出、刪除等。亦即是，震盪器OSC，在記憶體100並未被作選擇之待機狀態(準備(ready)狀態)下，係並不產生時脈。另一方面，震盪器OSC，在記憶體100被作選擇並成為了啟動狀態(忙碌(busy)狀態)時，係開始時脈之產生。
另外，在本實施形態中，係針對輸入輸出控制電路103以及控制電路105，分別基於各功能來進行了說明。然而，輸入輸出控制電路103以及控制電路105，係亦可藉由相同的硬體資源而被實現。
暫存器104，係將從輸入輸出控制電路103所輸入的指令對於控制電路105作輸出。暫存器104，例如係將從記憶體控制器200所供給的位址作閂鎖。之後，暫存器104，係將作了閂鎖的位址轉換為內部物理位址(列位址以及行位址)。之後，暫存器104，係將列位址供給至列解碼器113處並將行位址供給至行解碼器114處。
暫存器104，係身為用以將記憶體100內部之各種的狀態對於外部作通知者。暫存器104，係具備有保持代表記憶體100是身為準備/忙碌狀態之何者之狀態的資料之準備/忙碌暫存器、保持代表寫入之通過(pass)/失敗(fail)的資料之寫入狀態暫存器(未圖示)。進而，在暫存器104處，係亦儲存有溫度資料。
溫度感測器106，係被設置在記憶體100與控制電路105所被搭載的半導體晶片處，並測定身為半導體記憶裝置的記憶體100之溫度。溫度感測器106，係基於控制電路105之命令而測定記憶體100之溫度，並產生與記憶體100之溫度相對應的溫度碼。溫度感測器106，係能夠將所產生的溫度碼對於控制電路105作輸出。溫度碼，係藉由複數位元之資料而被作表現。控制電路105，係從溫度感測器106而取得溫度碼，並在暫存器104內而儲存與溫度碼相對應的溫度之資料。
在暫存器104處，係被儲存有最新之2個的溫度之資料。暫存器104，係包含有儲存對應於最新之溫度碼之溫度資料的暫存器104a、和儲存與在較該最新之溫度碼更之前所得到的溫度碼相對應之溫度的暫存器104b。亦即是，在暫存器104處，係被儲存有「與基於控制電路105之命令而進行測定所得到的最新之溫度碼相對應之溫度」和「與在該最新之溫度碼之前1個所得到的溫度碼相對應之溫度」之2個的資料。
另外，溫度感測器106，於此雖係被設置在記憶體100內，但是，係亦可如同以二點鍊線所示一般地而設置在記憶體控制器200內。
又，控制電路105，係將基於溫度碼所致的電壓產生訊號TOUT對於電壓產生電路107作供給。電壓產生電路107，係基於電壓產生訊號TOUT而產生各種電壓。電壓產生電路107，係產生在資料之刪除時、資料之寫入時(亦即是程式化時)、資料讀出時所被使用的各種電壓。
記憶體胞陣列110，係具備有複數之位元線BL、和複數之字元線WL、以及源極線SL。記憶體胞陣列110，係包含有「使可進行電性覆寫之複數之記憶體胞電晶體(係亦單純稱作記憶體胞)MC被配置為矩陣狀」的複數之區塊BLK。資料之刪除，係以區塊BLK單位而被進行。
記憶體胞MC，例如，係具備有包含控制閘極電極以及電荷積蓄層(例如浮動閘極電極)之層積閘極，並藉由依據被注入至浮動閘極電極中之電荷量所制定的電晶體之臨限值之變化，來記憶二值或多值資料。亦即是，記憶體胞MC，係亦可身為SLC(Single Level Cell)、MLC (Multi-Level Cell)或TLC(Triple Level Cell)。又，記憶體胞MC，係亦可身為具備有將電子捕捉(trap)於氮化膜中的MONOS(Metal-Oxide-Nitride-Oxide-Silicon)構造者。
資料之寫入以及讀出，係以特定數量之記憶體胞之頁面單位而被進行。頁面，係身為被與同一字元線WL作了連接的複數之記憶體胞MC所保持之位元之集合。
關於記憶體胞陣列110之構成，係亦可身為其他之構成。亦即是，關於記憶體胞陣列110之構成，例如，係在名稱為“THREE DIMENSIONAL STACKED NONVOLATILE SEMICONDUCTOR MEMORY”之2009年3月19日所申請的美國專利申請案12/407,403號中有所記載。又，係在名稱為“THREE DIMENSIONAL STACKED NONVOLATILE SEMICONDUCTOR MEMORY”之2009年3月18日所申請的美國專利申請案12/406,524號、名稱為“NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND METHOD OF MANUFACTURING THE SAME”之2010年3月25日所申請的美國專利申請案12/679,991號、名稱為“NONVOLATILE SEMICONDUCTOR MEMORY DEVICE”之2011年9月22日所申請的美國專利申請案13/816,799號、名稱為“SEMICONDUCTOR MEMORY AND METHOD FOR MANUFACTURING THE SAME”之2009年3月23日所申請的美國專利申請案12/532,030號中有所記載。此些之專利申請，係在本案說明書中藉由參照而對全體內容作援用。
又，關於記憶體胞陣列110之構成，例如，係在名稱為“SEMICONDUCTOR MEMORY DEVICE HAVING PLURALITY OF TYPES OF MEMORIES INTEGRATED ON ONE CHIP”之2009年3月3日所申請的美國專利申請案12/397,711號中有所記載。又，係在名稱為“SEMICONDUCTOR MEMORY DEVICE INCLUDING STACKED GATE HAVING CHARGE ACCUMULATION LAYER AND CONTROL GATE AND METHOD OF WRITING DATA TO SEMICONDUCTOR MEMORY DEVICE”之2012年4月19日所申請的美國專利申請案13/451,185號、名稱為“NONVOLATILE SEMICONDUCTOR MEMORY ELEMENT，NONVOLATILE SEMICONDUCTOR MEMORY，AND METHOD FOR OPERATING NONVOLATILE SEMICONDUCTOR MEMORY ELEMENT”之2009年3月17日所申請的美國專利申請案12/405,626號以及名稱為“NONVOLATILE SEMICONDUCTOR MEMORY DEVICE HAVING ELEMENT ISOLATING REGION OF TRENCH TYPE AND METHOD OF MANUFACTURING THE SAME”之2001年9月21日所申請的美國專利申請案09/956,986號中有所記載。此些之專利申請，係在本案說明書中藉由參照而對全體內容作援用。
感測電路111，在資料之讀出動作時，係對於從各記憶體胞MC而讀出至了位元線處之資料作感測。資料之讀出，係以頁面單位而被進行。
資料暫存器112，係藉由SRAM等而被構成。資料暫存器112，係將從記憶體控制器200所供給的資料和藉由感測電路111所偵測到的驗證結果等作記憶。
列解碼器113，係將列位址訊號作解碼，並將對於位元線BL之其中一者作選擇的選擇訊號對於感測電路111作輸出。
行解碼器114，係將行位址訊號作解碼。之後，行解碼器114，係選擇並驅動記憶體胞陣列110之字元線WL以及選擇閘極線SGD、SGS。
記憶體控制器200，若是從未圖示之主機而收訊寫入要求，則係對於控制訊號輸入介面102而輸出各種訊號，並對於輸入輸出介面101而輸出寫入指令、從主機而來之使用者資料。控制電路105，係因應於寫入指令，而對於NAND型快閃記憶體100內之各電路作控制，並將使用者資料寫入至記憶體胞陣列110中。
又，記憶體控制器200，若是從未圖示之主機而收訊讀出要求，則係對於控制訊號輸入介面102而輸出各種訊號，並經由輸入輸出介面101而輸出讀出指令、位址。控制電路105，係因應於讀出指令，而對於NAND型快閃記憶體100內之各電路作控制，並將讀出要求之使用者資料從記憶體胞陣列110而讀出，並且經由輸入輸出介面101來對於記憶體控制器200作輸出。
控制電路105，若是從記憶體控制器200而收訊各種指令，則係藉由溫度感測器106來對於溫度作測定，並因應於所測定到之溫度，來實行對於讀出電壓等作修正之溫度修正。
控制電路105，在收訊了讀出指令時，係藉由溫度感測器106來對於溫度作測定，並因應於所測定到之溫度，來實行對於讀出電壓(亦即是讀出準位)作修正之溫度修正。讀出電壓，係為基於記憶體胞MC之臨限值電壓分布來將資料正確地讀出之所謂的谷值電壓。讀出電壓，在記憶體胞MC能夠因應於臨限值電壓而成為8種的狀態時，係存在有對應於此8種的狀態之7個。
在溫度修正中，於讀出指令的情況時，係進行有將讀出電壓從特定之讀出準位來作了特定之偏移量之偏移的電壓之設定變更等。於寫入指令的情況時，在溫度修正中，係進行有驗證電壓之設定變更等。於刪除指令的情況時，在溫度修正中，係進行有於刪除時所施加的電壓之變更、驗證電壓之變更等。
在本實施形態中，當指令係身為讀出指令時，若是藉由溫度感測器106而於此次所測定到的溫度Tn並未相對於前一次所測定到的溫度T(n-1)而落於特定之範圍TH內，則係基於此次所測定到的溫度Tn來進行溫度修正，若是藉由溫度感測器106而於此次所測定到的溫度Tn係相對於前一次所測定到的溫度T(n-1)而落於特定之範圍TH內，則係基於前一次所測定到的溫度T(n-1)來進行溫度修正。特定之範圍TH，係為相對於前一次所測定到的溫度T(n-1)而為±k之溫度之範圍。
例如，若是將k設為5，則當此次所測定到的溫度Tn係相對於前一次所測定到的溫度T(n-1)而落於正5度與負5度之範圍(TH)內時，控制電路105，係基於前一次所測定到的溫度T(n-1)來進行溫度修正。
又，當指令係身為寫入指令或刪除指令時，控制電路105，係藉由溫度感測器106來對於溫度作測定，並因應於所測定到之溫度，來實行將對於字元線WL之施加電壓、驗證電壓等作修正之溫度修正。
控制電路150，係使用藉由溫度修正而被作了修正後的設定參數之修正值，來實行與指令相對應之動作。亦即是，控制電路150，係使用基於藉由溫度感測器106所測定到的溫度而得到之修正值，來回應於所收訊了的指令而實行對於記憶體100之動作。
圖2，係為對於當從記憶體控制器200而收訊了資料之讀出指令時的控制電路105之處理的流程之例作展示之流程圖。圖2之處理，係當在控制電路105處從記憶體控制器200而收訊了指令時，會被實行。
控制電路105，係將所收訊了的指令對於暫存器104作輸入(步驟(以下，略稱為S)1)。
在S1之後，控制電路105，係對於溫度感測器106而下達溫度測定之指示，並取得身為測定結果之溫度碼(S2)。在S2處所取得了的溫度碼，係被供給至暫存器104處，與溫度碼相對應之溫度資料，係作為最新之溫度Tn而被儲存在暫存器104a中。
控制電路105，係將被儲存在暫存器104中之指令讀出，並判定在S1處所收訊了的指令是否身為讀出指令(S3)。
當在S1處所收訊了的指令並非身為讀出指令時(S3，NO)，控制電路105，係以此次所測定到的溫度來進行溫度修正(S4)。亦即是，控制電路105，係基於與在S2處所取得了的溫度碼相對應之最新之溫度Tn，來實行將對於字元線WL之施加電壓、驗證電壓等作設定變更之溫度修正(S4)。
在S4之後，控制電路105，係使用藉由溫度修正而被作了修正後的修正值，來實行與寫入指令等之指令相對應之動作(S5)。例如，當在S1處所收訊了的指令係身為寫入指令或刪除指令時，係使用基於最新之溫度Tn所得到的修正值，來實行資料之寫入或資料之刪除。
當在S1處所收訊了的指令係身為讀出指令時(S3，YES)，控制電路105，係判定與在S2處所取得了的溫度碼相對應之最新之溫度Tn是否相對於前一次所測定到的溫度T(n-1)而落於特定之範圍TH內(S6)。
當最新之溫度Tn並未相對於前一次所測定到的溫度T(n-1)而落於特定之範圍TH內時(S6，NO)，處理係移行至S4。
亦即是，由於溫度係超出特定之範圍TH地而有所變化，因此，係藉由與在S2處所取得的溫度碼相對應之最新之溫度Tn，來進行溫度修正(S4)，並使用基於最新之溫度Tn所得到的讀出電壓之修正值，來實行讀出動作(S5)。
當最新之溫度Tn係相對於前一次所測定到的溫度T(n-1)而落於特定之範圍TH內時(S6，YES)，控制電路105，係使用前一次所測定到的溫度T(n-1)來進行溫度修正(S7)。在S7之後，控制電路105，係使用基於前一次所測定到的溫度T(n-1)所得到的讀出電壓之修正值，來實行與讀出指令相對應之動作(S5)。
故而，就算是最新之溫度Tn為與前一次所測定到的溫度T(n-1)相異，當相對於前一次所測定到的溫度T(n-1)而落於特定之範圍TH內時(S6，YES)，在溫度修正中，由於與前一次相同之設定參數係被作選擇，因此係並不會有讀出結果相異的情形。
另外，當由溫度感測器106所致之溫度測定係為初次時，由於係並不存在有前一次所測定到的溫度T(n-1)，因此在S6處係成為NO，S4之處理係被實行。亦即是，就算是指令係身為讀出指令，在初次時，亦係使用最新之溫度Tn，來進行溫度修正(S4)，並實行讀出動作(S5)。
如同上述一般，控制電路105，當因應於指令之收訊而藉由溫度感測器106所測定到的最新之溫度Tn並未相對於在較最新之溫度Tn更之前而藉由溫度感測器106所測定到的溫度T(n-1)而落於特定之範圍內時，係使用基於最新之溫度Tn所得到的修正值來實行與指令相對應之動作，並當最新之溫度Tn為相對於溫度T(n-1)而落於特定之範圍內時，使用基於溫度T(n-1)所得到之修正值來實行與指令相對應之動作。
故而，若依據上述之實施形態，則在讀出指令被實行時，當最新之溫度Tn為相對於前一次所測定到的溫度T(n-1)而落於特定之範圍TH內時，在溫度修正中，由於係使用有由與前一次相同之偏移量所致的修正值，因此讀出資料係並不會受到溫度變化的影響。另外，修正值，係身為使用偏移量而被作了修正的讀出電壓。
在讀出指令的情況時，係會有實行重試讀取的情況。重試讀取，係身為「當因應於讀出指令所讀出了的資料在錯誤訂正中發生失敗時，對於讀出電壓作變更並實行讀出」的讀出方式。
由於在重試讀取時之讀出電壓之偏移量議會因應於溫度而有所相異，因此，在進行重試讀取時，若是起因於溫度之變動而導致偏移量等之設定參數被作切換，則會有導致讀出資料改變的情況。
圖3，係為對於當重試讀取被實行時的控制電路105之處理的流程之例作展示之流程圖。在圖3中，S1～S7，係與圖2之處理相同。
在S7之處理後，於記憶體控制器200處，若是藉由ECC(Error Check and Correct)電路所進行的錯誤訂正發生失敗，則記憶體控制器200，係將對於讀出電壓作了變更的讀出指令(用以進行重試讀取之讀出指令)對於記憶體100作輸出。
於此情況，控制電路105，若是再度收訊指令，則係將所收訊了的指令對於暫存器104作輸入(S11)。在重試讀取的情況時，控制電路105，係收訊讀出指令。
在S11之後，控制電路105，係對於溫度感測器106而下達溫度測定之指示，並取得身為測定結果之溫度碼(S12)。在S12處所取得了的溫度碼，係被供給至暫存器104處，與溫度碼相對應之溫度資料，係作為最新之溫度Tn而被儲存在暫存器104a中。與在S2處所取得了的溫度碼相對應之溫度資料，係作為前一次所測定到的溫度T(n-1)而被儲存在暫存器104b中。
控制電路105，係將被儲存在暫存器104中之指令讀出，並判定在S11處所收訊了的指令是否身為讀出指令(S13)。
當在S11處所收訊了的指令係身為讀出指令時(S13，YES)，控制電路105，係判定與在S12處所取得了的溫度碼相對應之最新之溫度Tn是否相對於前一次所測定到的溫度T(n-1)而落於特定之範圍TH內(S16)。
當在S12處所取得的最新之溫度Tn並未相對於前一次所測定到的溫度T(n-1)而落於特定之範圍TH內時(S16，NO)，處理係移行至S14。
亦即是，由於最新之溫度Tn係相對於前一次所測定到的溫度T(n-1)而超出特定之範圍TH地而有所變化，因此，係基於在S12處所取得的最新之溫度，來進行溫度修正(S14)，並使用基於最新之溫度Tn所得到的讀出電壓之修正值，來實行讀出動作(S15)。
當在S12處所取得的最新之溫度Tn係相對於前一次所測定到的溫度T(n-1)而落於特定之範圍TH內時(S16，YES)，控制電路105，係使用前一次所測定到的溫度T(n-1)來進行溫度修正(S17)。在S17之後，控制電路105，係使用基於前一次所測定到的溫度T(n-1)所得到的讀出電壓之修正值，來實行與讀出指令相對應之動作(重試讀取)(S15)。
當在S11處所收訊的指令係並非為讀出指令時(S13，NO)，控制電路105，係基於與在S12處所取得了的溫度碼相對應之最新之溫度Tn，來實行將對於字元線WL之施加電壓、驗證電壓等作設定變更之溫度修正(S14)。
在S14之後，控制電路105，係使用基於最新之溫度Tn所得到的修正值，來實行與寫入指令等之指令相對應之動作(S15)。
例如，當在S11處所收訊了的指令係身為寫入指令或刪除指令時，係使用基於被儲存於暫存器104a中之最新之溫度Tn所得到的修正值，來實行資料之寫入或資料之刪除。
如同上述一般，當所收訊了的指令係身為從記憶體100而來之資料之讀出指令的情況時，控制電路105，當最新之溫度Tn並未相對於前一次所測定到的溫度T(n-1)而落於特定之範圍內時，係使用基於最新之溫度Tn所得到的修正值來實行資料讀出動作，並當最新之溫度Tn為相對於前一次所測定到的溫度T(n-1)而落於特定之範圍內時，使用基於溫度T(n-1)所得到之修正值來實行資料之讀出動作。
故而，若依據上述之實施形態，則係可提供一種當與指令相對應之動作連續地被實行時，輸出結果不會依存於溫度之變動而改變的半導體記憶裝置。 (第2實施形態) 在第1實施形態中，雖係僅針對讀出指令而判斷最新之溫度是否相對於前一次之溫度而落於特定之範圍內，但是，在第2實施形態中，係並不限定於讀出指令地，而判斷最新之溫度是否相對於前一次之溫度而落於特定之範圍內。
本實施形態之記憶體系統1之構成，由於係與第1實施形態之記憶體系統1之構成相同，因此，針對相同之構成要素，係使用相同之元件符號而將說明省略，並僅針對相異之構成要素作說明。
圖4，係為對於當從記憶體控制器200而收訊了資料之讀出指令時的控制電路105之處理的流程之例作展示之流程圖。圖4之處理，係當在控制電路105處從記憶體控制器200而收訊了指令時，會被實行。
控制電路105，係將所收訊了的指令對於暫存器104作輸入(S21)。
在S21之後，控制電路105，係對於溫度感測器106而下達溫度測定之指示，並取得身為測定結果之溫度碼(S22)。在S22處所取得了的溫度碼，係被供給至暫存器104處，與溫度碼相對應之溫度資料，係作為最新之溫度Tn而被儲存在暫存器104a中。
控制電路105，係判定與在S22處所取得了的溫度碼相對應之最新之溫度Tn是否相對於前一次所測定到的溫度T(n-1)而落於特定之範圍TH內(S23)。
當最新之溫度Tn並未相對於前一次所測定到的溫度T(n-1)而落於特定之範圍TH內時(S23，NO)，處理係移行至S24。
亦即是，由於溫度係超出特定之範圍TH地而有所變化，因此，係藉由與在S22處所取得的溫度碼相對應之最新之溫度，來進行溫度修正(S24)，並使用基於最新之溫度Tn所得到的修正值，來實行與所收訊了的指令相對應之動作(S26)。
當最新之溫度Tn係相對於前一次所測定到的溫度T(n-1)而落於特定之範圍TH內時(S23，YES)，控制電路105，係使用前一次所測定到的溫度T(n-1)來進行溫度修正(S25)。在S25之後，控制電路105，係使用基於前一次所測定到的溫度T(n-1)所得到的修正值，來實行與所收訊了的指令相對應之動作(S26)。
於圖4的情況，當在連續收訊了的2個的指令中，於收訊之後的指令時之最新之溫度Tn係相對於前一次所測定到的溫度T(n-1)而落於特定之範圍TH內時(S23，YES)，係使用前一次所測定到的溫度T(n-1)來進行溫度修正(S25)，並使用基於前一次所測定到的溫度T(n-1)所得到的修正值，來實行指令(S26)。
又，當在連續收訊了的2個的指令中，於收訊之後的指令時之最新之溫度Tn並未相對於前一次所測定到的溫度T(n-1)而落於特定之範圍TH內時(S23，NO)，係使用此次所測定到的最新之溫度Tn來進行溫度修正(S24)，並使用基於最新之溫度Tn所得到的修正值，來實行指令(S26)。
在收訊了資料之寫入指令時、收訊了資料之刪除指令時以及收訊了資料之讀出指令時，亦同樣的，圖4之處理係被實行。
例如，當所收訊了的指令係身為用以進行重試讀取之讀出指令時，當最新之溫度Tn為相對於前一次所測定到的溫度T(n-1)而落於特定之範圍TH內時(S23，YES)，在溫度修正中，由於係選擇有與前一次相同之偏移量，因此讀出資料係並不會受到溫度變化的影響。
在本實施形態中，雖然並未對於指令是否身為讀出指令一事進行判定，但是，由於就算是在重試讀取時，亦係與第1實施形態相同地而動作，因此，也成為不會有在重試讀取時而輸出結果有所相異的情形。
如同上述一般，控制電路105，當因應於指令之收訊而藉由溫度感測器106所測定到的最新之溫度Tn並未相對於在較最新之溫度Tn更之前而藉由溫度感測器106所測定到的溫度T(n-1)而落於特定之範圍內時，係使用基於最新之溫度Tn所得到的修正值來實行與指令相對應之動作，並當最新之溫度Tn為相對於溫度T(n-1)而落於特定之範圍內時，使用基於溫度T(n-1)所得到之修正值來實行與指令相對應之動作。
故而，若依據上述之實施形態，則係可提供一種當與指令相對應之動作連續地被實行時，輸出結果不會依存於溫度之變動而改變的半導體記憶裝置。
於先前技術中，由於係因應於指令之收訊而實行從溫度感測器而來之溫度碼之取得處理，因此，係進行有與每次的指令之收訊時所取得的溫度相對應之溫度修正。在連續收訊相同之指令時，若是所取得的溫度與前一次所取得的溫度有所相異，則起因於溫度修正，設定參數係會被切換為與前一次相異之值，而會有輸出結果(例如讀出資料)與前一次之值相異的情況。
為了避免此種問題，雖然可以考慮當連續收訊相同之指令時，實行區分為取得溫度碼的情況與並不取得的情況之2個的情況之動作序列，但是，係有必要對於各種情況作考慮並對於包含2個的情況之動作序列進行作成或改寫，此作業量係為多，並且作業係為繁雜。
但是，若依據上述之各實施形態，則由於係僅依據「在指令之實行時所取得之溫度是否相對於前一次所取得之溫度而落於特定之範圍TH內」來判斷是否要在設定參數中使用前一次之值，因此，係僅需要進行簡單的動作序列之作成或變更即可。
雖係針對本發明之數種實施形態作了說明，但是，該些實施形態，係僅為作為例子所例示者，而並非為對於本發明之範圍作限定者。此些之新穎的實施形態，係可藉由其他之各種形態來實施，在不脫離發明之要旨的範圍內，係可進行各種之省略、置換、變更。此些之實施形態或其變形，係亦被包含於發明之範圍或要旨中，並且亦被包含在申請專利範圍中所記載的發明及其均等範圍內。
1:記憶體系統 100:記憶體 101:輸入輸出介面 102:控制訊號輸入介面 103:輸入輸出控制電路 104:暫存器 104a:暫存器 104b:暫存器 105:控制電路 106:溫度感測器 107:電壓產生電路 110:記憶體胞陣列 111:感測電路 112:資料暫存器 113:列解碼器 114:行解碼器 200:記憶體控制器 DQ0:資料輸入輸出線 DQ7:資料輸入輸出線 DQS:資料選通訊號 BDQS:資料選通訊號 BCE:晶片致能訊號 CLE:指令閂鎖致能訊號 ALE:位址閂鎖致能訊號 BWE:寫入致能訊號 RE:讀取致能訊號 BRE:讀取致能訊號 BWP:寫入保護訊號 CLK:時脈 OSC:振盪器
[圖1]係為對於包含有第1實施形態中的半導體記憶裝置之記憶體系統之構成的其中一例作展示之區塊圖。 [圖2]係為對於在第1實施形態中之當從記憶體控制器而收訊了資料之讀出指令時的控制電路之處理的流程之例作展示之流程圖。 [圖3]係為對於在第1實施形態中之當重試讀取被實行時的控制電路之處理的流程之例作展示之流程圖。 [圖4]係為對於在第2實施形態中之當從記憶體控制器而收訊了資料之讀出指令時的控制電路之處理的流程之例作展示之流程圖。

Claims (9)

  1. 一種半導體記憶裝置，係具備有： 記憶體胞；和 溫度感測器；和 控制電路，係當回應於所收訊了的指令而實行針對前述記憶體胞之動作時，當藉由前述溫度感測器所測定到的第1溫度並未相對於在較前述第1溫度更之前而藉由前述溫度感測器所測定到的第2溫度而落於特定之範圍內時，實行第1動作，並當前述第1溫度為相對於前述第2溫度而落於前述特定之範圍內時，實行第2動作。
  2. 如請求項1所記載之半導體記憶裝置，其中， 前述第1動作，係使用第1修正值而進行， 前述第2動作，係使用第2修正值而進行。
  3. 如請求項2所記載之半導體記憶裝置，其中， 當前述指令係身為從前述記憶體胞而來之資料之讀出指令的情況時，第1動作以及第2動作係身為資料之讀出動作。
  4. 如請求項1所記載之半導體記憶裝置，其中， 前述溫度感測器，係被設置在前述記憶體胞與前述控制電路所被搭載的半導體晶片處，並測定前述半導體記憶裝置之溫度。
  5. 如請求項2所記載之半導體記憶裝置，其中， 前述指令，係身為用以進行重試讀取之讀出指令， 前述第1以及前述第2修正值，係身為使用偏移量而被作了修正的讀出電壓。
  6. 如請求項1所記載之半導體記憶裝置，其中，係具備有： 第1暫存器，係記憶前述第1溫度；和 第2暫存器，係記憶前述第2溫度。
  7. 一種半導體記憶裝置之動作方法，係在具備有記憶體胞與控制電路的半導體記憶裝置處之指令處理方法中， 前述控制電路，係 回應所收訊了的指令而實行針對前述記憶體胞之動作， 當藉由前述溫度感測器所測定到的第1溫度並未相對於在較前述第1溫度更之前而藉由前述溫度感測器所測定到的第2溫度而落於特定之範圍內時，實行第1動作， 當前述第1溫度為相對於前述第2溫度而落於前述特定之範圍內時，實行第2動作。
  8. 如請求項7所記載之半導體記憶裝置之動作方法，其中， 前述第1動作，係使用第1修正值， 前述第2動作，係使用第2修正值。
  9. 如請求項8所記載之半導體記憶裝置之動作方法，其中， 當前述指令係身為從前述記憶體胞而來之資料之讀出指令的情況時，第1動作以及第2動作係身為資料之讀出動作。
TW110104688A 2020-08-26 2021-02-08 半導體記憶裝置及半導體記憶裝置之動作方法 TWI784408B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020142881A JP2022038392A (ja) 2020-08-26 2020-08-26 半導体記憶装置及び半導体記憶装置におけるコマンド処理方法
JP2020-142881 2020-08-26

Publications (2)

Publication Number Publication Date
TW202209315A true TW202209315A (zh) 2022-03-01
TWI784408B TWI784408B (zh) 2022-11-21

Family

ID=80358407

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110104688A TWI784408B (zh) 2020-08-26 2021-02-08 半導體記憶裝置及半導體記憶裝置之動作方法

Country Status (4)

Country Link
US (1) US11486767B2 (zh)
JP (1) JP2022038392A (zh)
CN (1) CN114121118A (zh)
TW (1) TWI784408B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008097758A (ja) 2006-10-13 2008-04-24 Renesas Technology Corp 半導体記憶装置
US8472274B2 (en) * 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
GB2520708A (en) 2013-11-28 2015-06-03 Ibm Multi-stage codeword detector
US10564900B2 (en) * 2016-03-04 2020-02-18 Western Digital Technologies, Inc. Temperature variation compensation
JP2018147543A (ja) 2017-03-09 2018-09-20 東芝メモリ株式会社 不揮発性半導体記憶装置
JP2019128829A (ja) * 2018-01-25 2019-08-01 東芝メモリ株式会社 半導体記憶装置及びメモリシステム

Also Published As

Publication number Publication date
US20220065702A1 (en) 2022-03-03
US11486767B2 (en) 2022-11-01
JP2022038392A (ja) 2022-03-10
CN114121118A (zh) 2022-03-01
TWI784408B (zh) 2022-11-21

Similar Documents

Publication Publication Date Title
TWI459391B (zh) Memory system
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
US7916534B2 (en) Semiconductor memory device
US7813187B2 (en) Multi-bit flash memory device and program method thereof
TWI602187B (zh) Semiconductor memory devices and memory systems
KR101807346B1 (ko) 비휘발성 메모리에 비트 스캔 회로 및 방법
KR101532754B1 (ko) 비휘발성 메모리 장치의 프로그램 방법
US8607120B2 (en) Semiconductor memory device for performing additional ECC correction according to cell pattern and electronic system including the same
US10854250B2 (en) Memory device including a circuit for detecting word line defect and operating method thereof
KR20120087948A (ko) 비휘발성 메모리 및 오류들을 관리하기 위한 기입후 판독 및 적응형 재기입을 사용한 방법
KR20120093289A (ko) 비휘발성 메모리 및 오류들을 관리하기 위한 기입후 판독 및 적응형 재기입을 사용한 방법
JP2013143155A (ja) 不揮発性半導体記憶装置とその書き込み方法
CN109785892B (zh) 包括字线缺陷检测电路的存储器器件
JP2018028955A (ja) フラッシュメモリ
US20160232983A1 (en) Adaptive Data Shaping in Nonvolatile Memory
US9213592B2 (en) Semiconductor memory device and method of operating the same
JP2013225364A (ja) 半導体記憶装置及びその演算方法
CN113806254B (zh) 存储器系统、存储器控制器及存储器系统的操作方法
TWI749629B (zh) 半導體記憶裝置
JP7018089B2 (ja) 半導体記憶装置および読出し方法
TWI497514B (zh) 非揮發性記憶體裝置及其操作方法
KR20100004771A (ko) 공통 소스 라인 전압을 제어하는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템
TWI784408B (zh) 半導體記憶裝置及半導體記憶裝置之動作方法
US7843736B2 (en) Nonvolatile memory device and read method thereof
US10891190B2 (en) Flash memory and operation method thereof