TWI497514B - 非揮發性記憶體裝置及其操作方法 - Google Patents

非揮發性記憶體裝置及其操作方法 Download PDF

Info

Publication number
TWI497514B
TWI497514B TW098136447A TW98136447A TWI497514B TW I497514 B TWI497514 B TW I497514B TW 098136447 A TW098136447 A TW 098136447A TW 98136447 A TW98136447 A TW 98136447A TW I497514 B TWI497514 B TW I497514B
Authority
TW
Taiwan
Prior art keywords
memory cell
data
bits
bit
cell block
Prior art date
Application number
TW098136447A
Other languages
English (en)
Other versions
TW201025345A (en
Inventor
Seok Jin Joo
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201025345A publication Critical patent/TW201025345A/zh
Application granted granted Critical
Publication of TWI497514B publication Critical patent/TWI497514B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

非揮發性記憶體裝置及其操作方法
本申請案係主張2008年12月24日申請之第10-2008-0133166號韓國專利申請案以及2009年6月17日申請之第10-2009-0053838號韓國專利申請案之優先權，在此，參照其全文來將上述每一申請案之揭示併入此說明書中。
一或多個執行例係關於一種非揮發性記憶體裝置以及一種操作該裝置之方法，更特別地，係關於一種非揮發性記憶體裝置以及其操作方法，其中在讀取操作時執行錯誤檢查與修正(ECC)處理。
一非揮發性記憶體裝置具有儲存於其中之資料即使停止電源的供應仍被保持住之特性。NAND快閃記憶體裝置為代表非揮發性記憶體裝置之中一者。
該非揮發性記憶體裝置包含用以儲存資料之記憶胞元。若該非揮發性記憶體裝置之積體化程度增加，則該非揮發性記憶體裝置之電氣特性因該等記憶胞元尺寸的下降而劣化。例如，在處理中具有會引發問題之較差特性的記憶胞元可能不適合儲存編程操作中的資料，或者儲存於該記憶胞元中之資料在抹除操作時會被不適當地抹除。在此情況下，實行一無效區塊處理，用以防止包含無效記憶胞元之記憶胞元區塊被使用。
作為另一範例，儲存於該具有較差特性之記憶胞元中的資料例如因漏電流而改變。此外，當資料儲存於記憶胞元後而反覆執行一讀取操作時，該等記憶胞元之門檻電壓可藉由在該讀取操作期間一施加至記憶胞元之通行電壓而被改變，藉以改變儲存於該等記憶胞元中的資料。若該資料保持特性如上所述降低時，即會危及該裝置之可靠度，並且儲存於該裝置中的資料可能不被正確地讀取。
一或多個執行例係關於一種非揮發性記憶體裝置以及其操作方法，其中該方法在因執行一ECC處理而產生之錯誤位元數相等於經由該ECC處理之可修正錯誤的最大位元數，或者小於一讀取操作期間之該組位元數之情況下，可藉由將資料移至一具有更穩定特性之記憶胞元區塊來改良該資料保持特性，其中該資料係儲存於一記憶胞元區塊中。
依照本揭示之一態樣，其提供一種操作一非揮發性記憶體裝置之方法，包括以下步驟：執行一讀取操作，以讀取儲存於一包含複數第一單元群組之第一記憶胞元區塊中之資料；從該等第一單元群組之中偵測一第二單元群組，該第二單元群組具有包含於該讀取資料中之複數錯誤位元，其中該等錯誤位元之數量係大於設定的位元數且等於或小於透過一錯誤檢查及修正(ECC)處理而被修正之最大容許位元數；以及在偵測該第二單元群組後，執行一回寫(copyback)操作，以將儲存於該第一記憶胞元區塊中之該資 料移至一第二記憶胞元區塊。
一包含於該第一記憶胞元區塊中之單元頁面為該第一單元群組。
將包含於該第一記憶胞元區塊中之單元頁面分成2至8個部分的扇區(sector)為一第一單元群組。
該第一單元群組儲存512位元或512位元組資料、1024位元或1024位元組資料，或者2048位元或2048位元組資料。
該第二單元群組之偵測包括以下步驟：依照一ECC碼執行一ECC處理，用以修正該等錯誤位元，其中該等錯誤位元包含於該讀取資料中；計數包含於該讀取資料中之錯誤位元數；以及儲存該第二單元群組是否已依照該等錯誤位元數而被偵測。
偵測該第一單元群組中具有若干錯誤位元之第一單元群組作為該第二單元群組，其中該等錯誤位元之數量係等於該最大容許位元數或者大於該最大容許位元數之50%。
偵測該第一單元群組中具有若干錯誤位元之第一單元群組作為該第二單元群組，其中該等錯誤位元之數量係等於該最大容許位元數或者大於該最大容許位元數之70%。
該回寫操作之執行包括以下步驟：藉由對一包含於該第一記憶胞元區塊中之第一字元線執行讀取操作來讀取資料；執行一ECC處理以修正包含於該讀取資料中之錯誤位元；藉由對該第二記憶胞元區塊之第一字元線執行編程操 作而儲存該經修正錯誤之資料，其中該第二記憶胞元區塊之第一字元線係對應於該第一記憶胞元區塊之該第一字元線；以及反覆執行該讀取操作、該ECC處理以及該編程操作直到儲存於該第一記憶胞元區塊中之所有資料被儲存於該第二記憶胞元區塊中。
當將該經修正錯誤之資料儲存於該第二記憶胞元區塊中時，也儲存該經修正錯誤之資料的ECC碼。
該方法更包含：在執行該回寫操作後，執行防止該第一記憶胞元區塊被使用之無效區塊處理。
該第一記憶胞元區塊之位址係儲存於該非揮發性記憶體裝置中。
依照本揭示之另一態樣，其提供一種非揮發性記憶體裝置，包括：一記憶胞元陣列，包含複數記憶胞元區塊；一ECC處理單元，架構成經由一ECC處理來修正錯誤位元，其中該等錯誤位元係包含於讀取自該等記憶胞元區塊之第一記憶胞元區塊的資料中；一無效區塊處理單元，架構成若包含於該讀取資料中之若干錯誤位元大於設定的位元數且等於或小於一可經由該ECC處理而被修正之最大容許位元數，則執行一用以防止該第一記憶胞元區塊被使用之無效區塊處理；以及一控制單元，架構成控制一回寫操作，用以將儲存於該第一記憶胞元區塊中之資料儲存至一第二記憶胞元區塊。
該ECC處理單元係架構成計數每一單元資料中該讀取 資料的錯誤位元數，並偵測具有若干錯誤位元之單元資料，其中該等錯誤位元之數量係大於該組位元數以及等於或小於該等最大可容許之位元數。
該ECC處理單元係架構成偵測具有複數錯誤位元之單元資料，其中該等錯誤位元之數量係等於該等最大可容許之位元數，或者大於該最大可容許位元數之50%。
該ECC處理單元係架構成偵測具有複數錯誤位元之單元資料，其中該等錯誤位元之數量係等於該等最大可容許之位元數，或者大於該最大可容許位元數之70%。
該ECC處理單元係架構成將儲存於一頁面基礎上之該第一記憶胞元區塊中之資料設定為該單元資料或資料，以及針對將該頁面單元分成2至8個部分之每一扇區而儲存之資料設定為該單元資料。
該ECC處理單元係架構成將該單元資料設定為512位元或512位元組、1024位元或1024位元組，或者2048位元或2048位元組。
當執行該回寫操作時，該ECC處理單元係架構成產生將被儲存於該第二記憶胞元區塊中之ECC碼。
該無效區塊處理單元係架構成控制將該第一記憶胞元區塊之位址儲存於該非揮發性記憶體裝置中之操作。
在將儲存於該第一記憶胞元區塊中之該資料於該ECC處理單元作修正後，該控制單元係架構成控制該回寫操作，將該資料儲存於該第二記憶胞元區塊中。
此後，將參照隨附圖式詳細說明本揭示之一個或多個實施例。提供該等圖式圖解以讓所屬技術領域中熟悉該項技術者可了解本揭示之實施範圍。
第1A圖為依照一實施例之非揮發性記憶體裝置之方塊圖，以及第1B圖為第1A圖中所示之記憶胞元區塊之電路圖。
參照第1A與1B圖，依照本實施例之該非揮發性記憶體裝置，其包含一記憶胞元陣列110、一頁面緩衝器單元120、一Y解碼器130、一X解碼器140、一高壓操作單元150以及一控制單元160。
該記憶胞元陣列110包含若干記憶胞元區塊115。該等記憶胞元區塊115之每一者包含若干字串ST。該字串ST之每一者包含汲極選擇電晶體DST、胞元字串以及源極選擇電晶體SST。該字串ST係連接於一位元線BL與一共源極線CSL之間。該字串ST係連接至不同的位元線BL並與該共源極線CSL並聯連接。該胞元字串包含若干互相串聯連接之記憶胞元C0至Cn。包含於不同字串ST中之該等汲極選擇電晶體DST之閘極係互相連接，藉以形成一汲極選擇線DSL。包含於不同字串ST中之該等源極選擇電晶體SST之閘極係互相連接，藉以形成一源極選擇線SSL。包含於不同字串ST中之該等記憶胞元之控制閘極係互相連接，藉以形成多個字元線WL。一組連接至一條字元線WL 之記憶胞元稱為頁面PAGE。此外，一組連接至一條字元線WL之記憶胞元的偶數者稱為偶數頁面，以及一組連接至一條字元線WL之記憶胞元的奇數者稱為奇數頁面。
依照施加至該汲極選擇線DSL之電壓，該汲極選擇電晶體DST將該胞元字串電氣連接至該位元線BL。依照施加至該源極選擇線SSL之電壓，該源極選擇電晶體SST將該胞元字串電氣連接至該共源極線CSL。
在此非揮發性記憶體裝置中，抹除操作、編程操作以及讀取操作係依照施加至該汲極選擇線DSL、該等字元線WL以及該源極選擇線SSL之電壓而執行。該抹除操作係在每一記憶胞元區塊上執行，以及該編程操作或該讀取操作係在一頁面基礎上執行。
同時，該記憶胞元陣列110包含一主要胞元陣列115M以及一備用胞元陣列115S。該主要胞元陣列115M包含用以儲存資料之主要記憶胞元。該備用胞元陣列115S包含備用記憶胞元，用以儲存關於該主要記憶胞元之資訊。該等主要記憶胞元與該等備用記憶胞元二者均包含於該記憶胞元區域中。該等主要記憶胞元與該等備用記憶胞元具有相同的架構。特別地，在執行用以儲存該等主要記憶胞元中之資料的編程操作期間，依照一已儲存資料所產生之ECC碼係儲存於該等備用記憶胞元中。然而，該ECC碼可被儲存於其它非揮發性記憶體裝置中而不儲存在該等備用記憶胞元中。例如，該ECC碼可被儲存在一記憶胞元區塊或者 一用以儲存記憶胞元狀態以代替資料儲存之CAM胞元中。以下將對此詳加說明。
包含於該記憶胞元陣列110中之若干該等記憶胞元區塊115可被用以儲存關於該等記憶胞元區塊之狀態的資訊。例如，在記憶胞元區塊中，關於無法儲存資料之無效記憶胞元區塊之位址資訊可被儲存於最後記憶胞元區塊中。
該控制單元160係架構成輸出一編程命令信號、一讀取命令信號或者一抹除命令信號，以回應一外部命令信號CMD。該控制單元160係架構成產生內部位址信號，以回應一位址信號ADD。此外，該控制單元160係架構成輸出多個控制信號，以在一讀取操作或一編程操作期間控制該頁面緩衝器單元120之操作。特別地，該控制單元160包含一ECC處理單元161以及一無效區塊處理單元162。
該ECC處理單元161係當執行一編程操作時，其架構成依照儲存於該等主要記憶胞元中之資料產生一ECC碼。在將資料儲存於該等主要記憶胞元中之編程操作期間，該ECC碼係被傳送至該頁面緩衝器單元120並儲存於該等備用記憶胞元中。此外，該ECC處理單元161係架構成比較於一讀取操作時讀取自該等主要記憶胞元之資料以及讀取自該等備用記憶胞元之該ECC碼，以及修正在該讀取操作期間所讀取之資料中與該編程操作期間所儲存之資料不相匹配的錯誤位元。此稱為ECC處理程序。在該ECC處理程 序期間，可計數包含於資料中的錯誤位元數。對於該ECC處理程序來說，一記憶胞元可被包含於該ECC處理單元161中，或者一記憶胞元163可被包含於與該ECC處理單元161相隔開之該控制單元160中。該記憶單元163可使用一快取記憶體、暫存器等來實現。
該無效區塊處理單元162執行一無效區塊處理，根據包含於資料中的錯誤位元數來防止一記憶胞元區塊在已執行一讀取操作後被使用。之後說明關於該ECC處理之該ECC處理單元161與該無效區塊處理單元162之詳細操作。
該高壓產生單元150係架構成產生編程操作、讀取操作或抹除操作之操作電壓，以回應由該控制單元160所產生之該編程命令信號、該讀取命令信號或該抹除命令信號。
該X解碼器140係架構成依照由該控制單元160所產生之初始位址，將由該高壓產生單元150所產生的該操作電壓轉移至從包含於該記憶胞元陣列110中之若干該等記憶胞元區塊115中所選出之一記憶胞元區塊。
該頁面緩衝器單元120包含連接至該等位元線BL之頁面緩衝器。該頁面緩衝器可被連接至一條位元線BL或者連接至一對包含一偶數位元線BLe與一奇數位元線BLo之位元線BL。該頁面緩衝器單元120架構成將於一讀取操作期間自記憶胞元所讀取之資料輸出至外部，以回應由該控制單元160所產生之控制信號，或者在一編程操作期間，將外部輸入資料轉移至該記憶體胞元陣列110。由於該記憶體 胞元陣列110被分成該主要記憶胞元陣列115M與該備用記憶胞元陣列115S，故包含於該頁面緩衝器單元120中之該等頁面緩衝器被分成用於該主要記憶胞元陣列115M之頁面緩衝器以及用於該備用記憶胞元陣列115S之頁面緩衝器。
該Y解碼器130係架構成將讀取自該等主要記憶胞元並儲存於該頁面緩衝器單元120中之資料連續輸出至該外部，或者將外部輸入資料轉移至該頁面緩衝器單元120。就另一範例而言，在資料自該外部經由該控制單元160而轉移至一晶片的情況下，該Y解碼器130將讀取自該等主要記憶胞元並儲存於該頁面緩衝器單元120中之資料連續輸出至該控制單元160，以及將接收自該控制單元160之資料輸出至該頁面緩衝器單元120。該Y解碼器130可依照一行位址來操作，並且該行位址可藉該控制單元160來產生。
說明上述操作該非揮發性記憶體裝置之方法如下。
第2圖為依照一實施例說明操作該非揮發性記憶體裝置之方法之流程圖。
參照第1A、1B及2圖，於選自該等記憶胞元區塊中之一記憶胞元區塊(此後稱為’第一記憶胞元區塊’)上執行一讀取操作，以回應步驟S200之位址信號。詳而言之，該讀取操作係在多個記憶胞元上執行，其中該等記憶胞元係連接至選自包含於該第一記憶胞元區塊中之若干字元線中的一條字元線WL。假設將2048個記憶胞元連接至該經選 定的字元線WL，則該等2048個記憶胞元可形成一頁面。此外，1024個偶數記憶胞元可形成一偶數頁面，以及1024個奇數記憶胞元可形成一奇數頁面。該讀取操作係在一頁面基礎上執行。說明以2048個記憶胞元來形成一頁面的情況作為範例。讀取自一經選定頁面之該等記憶胞元之資料係儲存於該頁面緩衝器單元120中。此時，不僅讀取自主要記憶胞元之資料，而且讀取自備用記憶胞元之ECC碼均儲存於該頁面緩衝器單元120中。
針對該讀取資料之ECC處理在步驟S210中執行。儲存在該頁面緩衝單元120中之該資料與ECC碼係傳送至包含於該控制單元160之ECC處理單元161中之快取記憶體。當之前的編程操作基於該ECC碼而執行時，該ECC處理單元161檢查讀取自該等主要記憶胞元之資料是否相等於儲存於該等主要記憶胞元中之實際資料。若該檢查結果為部分錯誤位元存在於該讀取資料中，則該ECC處理單元161修正該等錯誤位元。
此外，該ECC處理單元161計數該等錯誤位元數。可執行除了該ECC處理之外而用以計數該等錯誤位元數之操作。於此，在不需要用以計數該等錯誤位元數之操作的情況下，可改善該ECC處理操作之速度。此外，在該ECC處理操作期間，可同時執行計數該等錯誤位元數以及修正該等錯誤位元。在此情況下，由於計數該等錯誤位元數之操作不需被分開執行，故可改善在執行一計數操作情況下的 該操作速度。
可經由該ECC處理而被修正之該等錯誤位元數係針對每一單元資料限定。例如，可修正錯誤之位元數可針對該第一記憶胞元區塊內之每一單元群組(一頁面，或者將一頁面分成2至8個部分之扇區)限定。詳而言之，可針對每一4096位元(或者4096位元組)資料修正128、64或32個錯誤位元，針對每2048位元(或者2048位元組)資料修正32個錯誤位元，針對每1024位元(或者1024位元組)資料修正16個錯誤位元，或針對每512位元(或者512位元組)資料修正8個錯誤位元。此設定可依照設計而改變。說明對每512位元資料修正8個錯誤位元的情況作為範例。
假設2048個主要記憶胞元係包含於一個頁面中，2048位元資料透過一讀取操作讀取並轉移至該ECC處理單元161。該2048位元資料被分成四個扇區(sectors)(每個扇區512位元)以及儲存於該ECC處理單元161之快取記憶體中。透過一ECC處理操作而對每一扇區(512位元)修正並計數錯誤位元。在儲存於該快取記憶體中之該資料中，已被修正錯誤位元之資料係再被傳送至該頁面緩衝器單元120。
即使沒有顯示於圖式中，若存在於該等四個扇區之任一者中的錯誤位元數大於透過該ECC處理而被修正之錯誤位元數，則一對應記憶胞元區塊被視為無效。
在步驟S220中，透過該ECC處理之該經修正錯誤的資料輸出經由該Y解碼器130。
在步驟S230中，接著決定該讀取操作是否已在包含該第一記憶胞元區塊中之所有頁面上被執行。若，決定結果為決定該讀取操作沒有在該等所有頁面上被執行，則該讀取操作依照上述操作(步驟S200、S210以及S220)而在下個頁面上執行。
在步驟S240中，若錯誤位元在該ECC處理操作期間被偵測到(步驟S210)，則決定該等錯誤位元數是否落入設定的範圍中。例如，決定該記憶胞元區塊之該等頁面(於其上已執行該讀取操作)是否包含一扇區，其中該扇區具有相等於可被修正之最大錯誤位元數或者小於可被修正之最大錯誤位元數但是大於該組錯誤位元數的錯誤位元數。詳而言之，其係決定一扇區是否存在於該512位元扇區中，其中該扇區具有相等於可被修正之錯誤位元數(亦即，8個)之錯誤位元數，或者具有若干錯誤位元，其中該錯誤位元之數量大於或等於4但小於可被修正之錯誤位元數(亦即，8個)。在該讀取操作期間，若有一扇區滿足上述情況，則該ECC處理單元161於該ECC處理期間儲存一決定結果於該快取記憶體中。
可如上述決定每一扇區所產生之該等錯誤位元數為4至8個。或者，可決定一扇區是否存在，其中該扇區具有大於該等最大可容許錯誤位元數之50%或70%的錯誤位元數。此設定範圍可依照該設計而改變。
在步驟S300中，若在步驟S240中該決定結果為一決 定存在一扇區，其中該扇區具有落入該設定範圍內之錯誤位元數，則於一包含該對應扇區之記憶胞元區塊上執行一回寫操作。此程序詳細說明如下。
於.步驟S250、S260、S270、S280及S290中，在終止該第一記憶胞元區塊上之讀取操作或者終止所有該等記憶胞元區塊之讀取操作後，執行一回寫操作，用以將儲存於該第一記憶胞元區塊中之資料移至另一個記憶胞元區塊(此後稱為’第二記憶胞元區塊’)而不儲存資料。例如，在步驟S250時，可選擇一第一字元線，以及於步驟S260時，可在該選定之字元線上被執行一讀取操作。在該讀取操作期間，以相同方式實行上述ECC處理，藉以修正錯誤位元。透過該ECC處理而被修正錯誤之資料係儲存於該頁面緩衝器單元120中。在此，該ECC處理單元161依照儲存於該頁面緩衝器單元120中之經修正錯誤資料，產生一ECC碼，以及將該ECC碼與該經修正錯誤資料一同傳送至該頁面緩衝器單元120。在此情況下，此時非重新產生該ECC碼，但可使用儲存於該第一記憶胞元區塊之備用胞元中的該ECC碼。
在步驟S270中，儲存於該頁面緩衝器單元120中之該經修正錯誤資料與該ECC碼係儲存於該第二記憶胞元區塊之字元線(該第一字元線)之主要記憶胞元與備用記憶胞元中，其中該第二記憶胞元區塊之字元線對應於該第一記憶胞元區塊之字元線(於其上已經由一編程操作而執行該讀 取操作)。在此，儲存該ECC碼之目的係用以修正於隨後該第二記憶胞元區塊之讀取操作中所發生的錯誤位元，其中資料係藉由該回寫操作來儲存。
在步驟S280中，接著決定於其上已執行該讀取操作之該字元線是否為該第一記憶胞元區塊之最後字元線。在步驟S290中，若決定的結果為決定該字元線非為該第一記憶胞元區塊之最後字元線，則增加於其上已執行該讀取操作之該字元線之位址，以選擇下一條字元線。該讀取操作(S260)與該編程操作(S270)依照所增加的該字元線位址而於經選定的字元線上執行，直到選出該最後字元線。
於步驟S295中，在完成該最後字元線之讀取操作以及該回寫之編程操作後，執行將已於其上執行該讀取操作之該第一記憶胞元區塊視為一無效區塊的操作。在決定折衷處理可靠度的情況下，該無效區塊處理操作(S295)係可選擇的，並且依照該設計可被選擇性地執行，使得該等錯誤位元數突然增加。
該控制單元160控制一用以儲存該第一記憶胞元區塊之位址的操作。例如，當該無效區塊處理單元162針對該第一記憶胞元區塊之無效區塊處理產生一信號時，該控制單元160儲存該第一記憶胞元區塊之位址於一非揮發性記憶體裝置中，諸如CAM胞元。在另一個範例中，該控制單元可控制該高壓產生單元150、該X解碼器140以及該頁面緩衝單元120，使得該第一記憶胞元區塊之位址儲存於該 記憶胞元陣列110之該等記憶胞元區塊115中之一記憶胞元區塊(例如，該最後記憶胞元區塊)中，用以儲存狀態資訊。因為該區塊位址如上述方式儲存於該非揮發性記憶體裝置中，故該對應記憶胞元區塊不用在隨後的資料儲存目的上。
在上述中，即使在所發生的該等錯誤位元數小於該等可被修正之最大錯誤位元數時，儲存於該對應記憶胞元區塊中之資料係透過一回寫操作而被儲存於另一記憶胞元區塊中，並且該對應記憶胞元區塊接著被設定為一無效區塊的理由說明如下。若所發生的該等錯誤位元數小於可被修正之錯誤位元數，一正常讀取操作透過一ECC處理而為可行的。然而，若所發生的該等錯誤位元數幾乎相等於可被修正之最大錯誤位元數，並且錯誤位元是因為該漏電流使資料保持特性降低而額外產生，則使透過一ECC處理來修正該等錯誤位元變為不可行。因此，在此問題發生前，當可透過該ECC處理來修正該等錯誤位元時，可將資料移至具有更穩定特性之記憶胞元區塊，以及對一對應記憶胞元區塊執行一無效區塊處理。透過此操作而獲得可靠度特性說明如下。
第3圖為顯示依照本揭示之實施例1及2之區塊以及依照對照範例1與2之區塊的晶片不良率與原生位元錯誤率(BER)之曲線圖。在此，該原生BER係參照在不執行該ECC方法時所實際產生之BER。
參照第3圖，在本揭示之實施例1中，錯誤修正係利用一ECC方法來執行，以及若4個錯誤位元係包含於512位元組之單元資料中，儲存於一對應區塊中的資料係根據本揭示依照操作該非揮發性記憶體裝置的方法而被編程於另一區塊中，以及該對應區塊被視為無效。此外，在本揭示之實施例2中，錯誤修正透過一ECC方法而執行，以及若8個錯誤位元係包含於512位元組之單元資料中，儲存於一對應區塊中的資料係根據本揭示依照操作該非揮發性記憶體裝置的方法而被編程於另一區塊中，以及該對應區塊被視為無效。此外，在本揭示之對照範例1中，錯誤修正透過一ECC方法而執行，但是一對應區塊不被視為無效。此外，在本揭示之對照範例2中，錯誤修正透過一ECC方法而執行，但是一對應區塊不被視為無效。
從第3圖可看出，在本揭示之實施例中，一可容許之原生BER相較於對照範例可幾乎增加十倍。此外，在不執行一無效區塊處理時而BER為3.2E-5之情況下(亦即，該晶不良率為70%)，若執行一無效區塊處理，則可將該晶片不良率降至1E-6或更低。
依照本揭示，在一讀取操作期間執行一ECC處理後，當執行一回寫操作以及一無效區塊處理時，可獲得下列優點。
於編程操作中，在資料無法被儲存的該等無效記憶胞元數在一頁面(或者包含於一頁面中之複數扇區其中一者) 中並不大的情況下，該編程操作在錯誤位元將透過一讀取操作之ECC處理而被修正之假設下終止。因此，該編程操作的速度可獲改善。此外，即使無效記憶胞元數在編程操作中為大的，僅儲存於一對應記憶胞元區塊中之資料僅必須被儲存在另一記憶胞元區塊。因此，資料不會遺失。
然而，在該編程操作後反覆執行一讀取操作，因為施加至記憶胞元之應力以及儲存於該等記憶胞元中的資料會被改變，故會降低資料保持特性，因此造成發生額外的錯誤位元。在此情況下，已儲存的資料會因遺失而無法被復原。
因此，在本揭示中，於讀取操作期間，在一記憶胞元區域內之每一單元群組(一頁面或一頁面內之扇區)所產生之該等錯誤位元數相等於可透過一ECC處理而被修正之該等最大錯誤位元數，或者小於該等最大位元數但大於該組位元數之情況下，執行一回寫操作，用以將儲存於該對應記憶胞元區域中之資料移至另一記憶胞元區塊，以及接著執行一無效區塊處理，用以防止該對應記憶胞元區塊被使用。在該等錯誤位元數產生於可透過一ECC處理而被修正之該等錯誤位元數中後，若產生額外的錯誤位元，該ECC處理即會變得不可行。因此，在該ECC處理變為不可行前，將資料移至具有更穩定特性之記憶胞元區塊。
因此，可防止資料因錯誤位元在由於資料保持特性降低而增加時的損失以及因而無法執行ECC處理之問題。
此外，在本揭示中，通常沒有於讀取操作中執行之無效區塊處理可被選擇性地執行。因此，可降低資料損失以及可改良裝置之可靠度。
110‧‧‧記憶胞元陣列
115‧‧‧記憶胞元區域
115M‧‧‧主要胞元陣列
115S‧‧‧備用胞元陣列
120‧‧‧頁面緩衝器單元
130‧‧‧Y解碼器
140‧‧‧X解碼器
150‧‧‧高壓產生單元
160‧‧‧控制單元
161‧‧‧ECC處理單元
162‧‧‧無效區域處理單元
163‧‧‧記憶體單元
ST‧‧‧字串
DST‧‧‧汲極選擇電晶體
SST‧‧‧源極選擇電晶體
BL‧‧‧位元線
CSL‧‧‧共源極線
C0 to Cn‧‧‧記憶胞元
WL‧‧‧字元線
PAGE‧‧‧頁面
BLe‧‧‧偶數位元線
BLo‧‧‧奇數位元線
S200~S300‧‧‧步驟
第1A圖為依照一實施例之非揮發性記憶體裝置之方塊圖；第1B圖為第1A圖中所示之記憶胞元區塊之電路圖；第2圖為依照一實施例說明操作非揮發性記憶體裝置之方法之流程圖；以及第3圖為顯示依照本揭示之實施例1及2之區塊以及依照對照範例1與2之區塊的晶片不良率與原生位元錯誤率(BER)之曲線圖。
S200~S300‧‧‧步驟

Claims (20)

  1. 一種操作非揮發性記憶體裝置之方法，該方法包含：執行一讀取操作，以讀取儲存於一包含複數第一單元群組之第一記憶胞元區塊中之資料；在執行包含於該第一記憶胞元區塊中的複數已選取第一單元群組的該讀取操作後，從該等第一單元群組之中偵測具有複數錯誤位元之第二單元群組，其中該等錯誤位元包含於該資料中，其中該第二單元群組具有的該等錯誤位元之數量將大於設定的位元數且將等於或小於透過一錯誤檢查及修正(ECC)處理而被修正之最大容許位元數；以及在偵測該第二單元群組後，執行回寫(copyback)操作，以將儲存於該第一記憶胞元區塊中之該資料移動至一第二記憶胞元區塊。
  2. 如申請專利範圍第1項之方法，其中一包含於該第一記憶胞元區塊中之單元頁面為該第一單元群組。
  3. 如申請專利範圍第1項之方法，其中將包含於該第一記憶胞元區塊中之單元頁面分成2至8個部分的扇區(sector)為該第一單元群組。
  4. 如申請專利範圍第1項之方法，其中該第一單元群組儲存512位元或512位元組資料、1024位元或1024位元組資料，或者2048位元或2048位元組資料。
  5. 如申請專利範圍第1項之方法，其中該偵測該第二單元 群組之步驟包含：依照一ECC碼執行一ECC處理，用以修正該等錯誤位元，其中該等錯誤位元包含於該讀取資料中；計數包含於該讀取資料中之錯誤位元數；以及儲存該第二單元群組是否已依照該等錯誤位元數而被偵測。
  6. 如申請專利範圍第1項之方法，其中偵測該第一單元群組中該等錯誤位元數作為該第二單元群組，其中該等錯誤位元數係等於該最大容許位元數或者大於該最大容許位元數之50%。
  7. 如申請專利範圍第1項之方法，其中偵測該第一單元群組中該等錯誤位元數作為該第二單元群組，其中該等錯誤位元數係等於該最大容許位元數或者大於該最大容許位元數之70%。
  8. 如申請專利範圍第1項之方法，其中該執行該回寫操作之步驟包含：藉由對一包含於該第一記憶胞元區塊中之第一字元線執行讀取操作來讀取資料；執行一ECC處理以修正包含於該讀取資料中之錯誤位元；藉由對該第二記憶胞元區塊之第一字元線執行編程操作而儲存該經修正錯誤之資料，其中該第二記憶胞元區塊之第一字元線係對應於該第一記憶胞元區塊之該第 一字元線；以及反覆執行該讀取操作、該ECC處理以及該編程操作直到儲存於該第一記憶胞元區塊中之所有資料被儲存於該第二記憶胞元區塊中。
  9. 如申請專利範圍第8項之方法，其中當將該經修正錯誤之資料儲存於該第二記憶胞元區塊中時，也儲存該經修正錯誤之資料的ECC碼。
  10. 如申請專利範圍第1項之方法，其中更包含：在執行該回寫操作後，執行防止該第一記憶胞元區塊被使用之無效區塊處理。
  11. 如申請專利範圍第10項之方法，其中該第一記憶胞元區塊之位址係儲存於該非揮發性記憶體裝置中。
  12. 一種非揮發性記憶體裝置，包括：一記憶胞元陣列，包含多個記憶胞元區塊，該等記憶胞元區塊包含有複數單元群組；一錯誤檢查及修正(ECC)處理單元，架構成經由一ECC處理來修正錯誤位元，其中該等錯誤位元係包含於讀取自該等記憶胞元區塊之第一記憶胞元區塊的資料中；一無效區塊處理單元，在執行包含於該第一記憶胞元區塊中的複數已選取單元群組的讀取操作後，架構成若包含於該資料中之該等錯誤位元數大於設定的位元數且等於或小於一經由該ECC處理而被修正之最大可容許 位元數，則執行一用以防止該第一記憶胞元區塊被使用之無效區塊處理；以及一控制單元，架構成控制一回寫操作，用以將儲存於該第一記憶胞元區塊中之資料儲存至一第二記憶胞元區塊。
  13. 如申請專利範圍第12項之非揮發性記憶體裝置，其中該ECC處理單元係架構成計數每一單元資料中該資料的錯誤位元數，並偵測具有複數錯誤位元之單元資料，其中該等錯誤位元之數量係大於該組位元數以及等於或小於該最大可容許位元數。
  14. 如申請專利範圍第13項之非揮發性記憶體裝置，其中該ECC處理單元係架構成偵測具有複數錯誤位元之單元資料，其中該等錯誤位元之數量係等於該最大可容許位元數，或者大於該最大可容許位元數之50%。
  15. 如申請專利範圍第13項之非揮發性記憶體裝置，其中該ECC處理單元係架構成偵測具有複數錯誤位元之單元資料，其中該等錯誤位元之數量係等於該最大可容許位元數，或者大於該最大可容許位元數之70%。
  16. 如申請專利範圍第13項之非揮發性記憶體裝置，其中該ECC處理單元係架構成將儲存於一頁面單元上之該第一記憶胞元區塊中之資料設定為該單元資料或將針對將該頁面單元分成2至8個部分之每一扇區而儲存之資料設定為該單元資料。
  17. 如申請專利範圍第13項之非揮發性記憶體裝置，其中該ECC處理單元係架構成將該單元資料設定為512位元或512位元組、1024位元或1024位元組，或者2048位元或2048位元組。
  18. 如申請專利範圍第12項之非揮發性記憶體裝置，其中當執行該回寫操作時，該ECC處理單元係架構成產生將被儲存於該第二記憶胞元區塊中之ECC碼。
  19. 如申請專利範圍第12項之非揮發性記憶體裝置，其中該無效區塊處理單元係架構成控制將該第一記憶胞元區塊之位址儲存於該非揮發性記憶體裝置中之操作。
  20. 如申請專利範圍第12項之非揮發性記憶體裝置，其中該控制單元係架構成，在將儲存於該第一記憶胞元區塊中之該資料於該ECC處理單元作修正後，將該資料儲存於該第二記憶胞元區塊中。
TW098136447A 2008-12-24 2009-10-28 非揮發性記憶體裝置及其操作方法 TWI497514B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080133166 2008-12-24
KR1020090053838A KR101001446B1 (ko) 2008-12-24 2009-06-17 불휘발성 메모리 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
TW201025345A TW201025345A (en) 2010-07-01
TWI497514B true TWI497514B (zh) 2015-08-21

Family

ID=42637729

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098136447A TWI497514B (zh) 2008-12-24 2009-10-28 非揮發性記憶體裝置及其操作方法

Country Status (2)

Country Link
KR (1) KR101001446B1 (zh)
TW (1) TWI497514B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9740558B2 (en) * 2015-05-31 2017-08-22 Intel Corporation On-die ECC with error counter and internal address generation
US9842021B2 (en) 2015-08-28 2017-12-12 Intel Corporation Memory device check bit read mode
US11119852B2 (en) 2017-03-09 2021-09-14 Research And Business Foundation Sungkyunkwan University Memory device having error correction function and error correction method for memory device
KR20230036680A (ko) 2021-09-08 2023-03-15 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060117214A1 (en) * 2004-11-05 2006-06-01 Yoshihisa Sugiura Non-volatile memory system
US20080072119A1 (en) * 2006-08-31 2008-03-20 Rodney Rozman Allowable bit errors per sector in memory devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060117214A1 (en) * 2004-11-05 2006-06-01 Yoshihisa Sugiura Non-volatile memory system
US20080072119A1 (en) * 2006-08-31 2008-03-20 Rodney Rozman Allowable bit errors per sector in memory devices

Also Published As

Publication number Publication date
KR101001446B1 (ko) 2010-12-14
KR20100075352A (ko) 2010-07-02
TW201025345A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
US8595593B2 (en) Nonvolatile memory device having a copy back operation and method of operating the same
JP5138319B2 (ja) メモリーシステム及び該動作方法。
US7813186B2 (en) Flash memory device and programming method thereof
US7561466B2 (en) Non-volatile memory copy back
US8719662B2 (en) Memory device with error detection
KR100837282B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템,그것의 프로그램 방법 및 읽기 방법
US8161355B2 (en) Automatic refresh for improving data retention and endurance characteristics of an embedded non-volatile memory in a standard CMOS logic process
US8760921B2 (en) Storage device and control method of nonvolatile memory
US10395753B2 (en) Semiconductor memory device and programming method thereof
KR20100093739A (ko) 비휘발성 메모리 장치의 읽기 방법
JP5657079B1 (ja) 半導体記憶装置
JP2012059349A (ja) 半導体メモリ装置及びその動作方法
JP6131207B2 (ja) 半導体記憶装置
TW201810285A (zh) 半導體記憶裝置及記憶體系統
JP6115740B1 (ja) 半導体記憶装置
TWI497514B (zh) 非揮發性記憶體裝置及其操作方法
JP7018089B2 (ja) 半導体記憶装置および読出し方法
KR102345067B1 (ko) 스토리지 장치 및 스토리지 컨트롤러의 구동 방법
KR101360133B1 (ko) 불휘발성 메모리 장치 및 그것의 읽기 방법
KR101651573B1 (ko) 반도체 기억장치 및 그 프로그래밍 방법
TWI753814B (zh) 半導體儲存裝置以及錯誤檢測糾正相關資訊的讀出方法
TWI784408B (zh) 半導體記憶裝置及半導體記憶裝置之動作方法
JP2011243116A (ja) メモリシステム及びそのデータ転送方法
JP6293846B2 (ja) 半導体記憶装置
KR20100027787A (ko) 불휘발성 메모리 장치의 동작 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees