TW202205613A - 元件陣列基板及其製作方法 - Google Patents
元件陣列基板及其製作方法 Download PDFInfo
- Publication number
- TW202205613A TW202205613A TW109124674A TW109124674A TW202205613A TW 202205613 A TW202205613 A TW 202205613A TW 109124674 A TW109124674 A TW 109124674A TW 109124674 A TW109124674 A TW 109124674A TW 202205613 A TW202205613 A TW 202205613A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- semiconductor layer
- layer
- orthographic projection
- oxide layer
- Prior art date
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一種元件陣列基板,包括基板以及位於基板上的多個主動元件。每一主動元件包括:半導體層,位於基板上,其中半導體層包括第一部分、第二部分及通道部分,第一部分與第二部分分離,且通道部分連接該第一部分與該第二部分;氧化物層,位於基板與半導體層之間,其中氧化物層於基板上的正投影與第一部分於基板上的正投影至少部分重疊,且氧化物層於基板上的正投影與第二部分於基板上的正投影錯開;汲極,電性連接半導體層的第一部分,其中半導體層與汲極接觸的接觸區於基板上的正投影與氧化物層於基板上的正投影至少部分重疊;源極,電性連接半導體層的第二部分;閘極,其中閘極於基板上的正投影重疊整個通道部分於基板上的正投影;以及閘絕緣層,位於閘極與半導體層之間。此外,還提出一種元件陣列基板的製作方法。
Description
本發明是有關於一種元件陣列基板及其製作方法。
薄膜電晶體(Thin Film Transistor,TFT)已被廣泛用於各種平面顯示器,例如液晶顯示器(LCD)、有機發光二極體顯示器(OLED)等,作為開關或驅動元件。根據通道層材質的選擇,薄膜電晶體主要可分為非晶矽薄膜電晶體(a-Si TFT)、低溫多晶矽薄膜電晶體(LTPS TFT)、以及氧化物薄膜電晶體(Oxide TFT)。由於a-Si TFT的電子遷移率較低、LTPS TFT的生產成本較高,能夠以比LTPS TFT低的成本生產出效能優於a-Si TFT的Oxide TFT日益受到平面顯示器生產廠商的重視。
然而,當Oxide TFT的通道載子受到橫向電場的作用而從源極端跑到汲極端時,由於獲得能量的通道載子產生碰撞游離而在氧化物半導體層靠近汲極的部分累積許多的電子-電洞對,從而誘發熱載子效應(hot carrier effect),導致Oxide TFT元件退化、可靠性(reliability)不佳。
另外,當用於製造平面顯示器的基板尺寸愈來愈大時,沉積膜層的均勻度會愈來愈差。舉例來說,在基板上沉積絕緣層時,絕緣層在基板周邊的厚度往往只有在基板中心的50-70%,而這同樣會降低薄膜電晶體的可靠性。
本發明提供一種元件陣列基板及其製作方法,可靠性佳。
本發明的一個實施例提出一種元件陣列基板,包括:基板;以及位於基板上的多個主動元件。每一主動元件包括:半導體層、氧化物層、汲極、源極、閘極、以及閘絕緣層。半導體層位於基板上,其中半導體層包括第一部分、第二部分及通道部分,第一部分與第二部分分離,且通道部分連接第一部分與第二部分。氧化物層位於基板與半導體層之間,其中氧化物層於基板上的正投影與第一部分於基板上的正投影至少部分重疊,且氧化物層於基板上的正投影與第二部分於基板上的正投影錯開。汲極電性連接半導體層的第一部分,其中半導體層與汲極接觸的接觸區於基板上的正投影與氧化物層於基板上的正投影至少部分重疊。源極電性連接半導體層的第二部分。閘極於基板上的正投影重疊整個通道部分於基板上的正投影。閘絕緣層位於閘極與半導體層之間。
在本發明的一實施例中,氧化物層於基板上之正投影與通道部分於基板上之正投影至少部分重疊。
在本發明的一實施例中,氧化物層於基板上之正投影與第一部分和通道部分於基板上之正投影的重疊面積從基板的中心往基板的周邊遞增。
在本發明的一實施例中,氧化物層的材料包括SiOx或SiONx。
在本發明的一實施例中,氧化物層接觸該半導體層的下表面。
在本發明的一實施例中,元件陣列基板還包括位於基板與主動元件之間的絕緣層。
在本發明的一實施例中,絕緣層的材料包括SiOx或SiNx。
在本發明的一實施例中,閘絕緣層的材料包括SiOx。
在本發明的一實施例中,至少一部分第一部分與基板的間距大於第二部分與基板的間距。
在本發明的一實施例中,半導體層位於閘極與基板之間。
在本發明的一實施例中,閘極位於半導體層與基板之間。
本發明的一個實施例提出一種元件陣列基板的製作方法,包括:提供基板;在基板上形成氧化物層、半導體層、閘絕緣層、及閘極,其中半導體層包括第一部分、第二部分及通道部分,第一部分與第二部分分離,通道部分連接第一部分與第二部分,氧化物層位於基板與半導體層之間,氧化物層於基板上的正投影與第一部分於基板上的正投影至少部分重疊,氧化物層於基板上的正投影與第二部分於基板上的正投影錯開,閘絕緣層位於閘極與半導體層之間,且閘極於基板上的正投影重疊整個通道部分於基板上的正投影;以及在基板上形成源極與汲極,其中源極電性連接半導體層的第二部分,汲極電性連接半導體層的第一部分,且半導體層與汲極接觸的接觸區於基板上的正投影與氧化物層於基板上的正投影至少部分重疊。
在本發明的一實施例中,在基板上形成氧化物層、半導體層、閘絕緣層、及閘極之前還包括:在基板上形成絕緣層。
在本發明的一實施例中,在基板上形成氧化物層、半導體層、閘絕緣層、及閘極包括:在基板上形成氧化物層;在基板與氧化物層上形成半導體層;在半導體層上形成閘絕緣層;以及在閘絕緣層上形成閘極。
在本發明的一實施例中,在形成閘絕緣層時,還包括進行退火處理。
在本發明的一實施例中,在形成閘極後,還包括進行退火處理。
在本發明的一實施例中,在基板上形成氧化物層、半導體層、閘絕緣層、及閘極包括:在基板上形成閘極;在閘極上形成閘絕緣層;在閘絕緣層上形成氧化物層;以及在氧化物層與閘絕緣層上形成半導體層。
在本發明的一實施例中,在形成半導體層時,還包括進行退火處理。
本發明的元件陣列基板及元件陣列基板的製作方法可藉由在基板與半導體層之間設置氧化物層來緩和熱載子效應,以延緩主動元件的退化,從而提高主動元件的可靠性。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
在本發明的實施例的元件陣列基板中,基板與半導體層之間設置了氧化物層。如此,能夠防止誘發熱載子效應,從而延緩氧化物薄膜電晶體元件退化。另外,本發明的元件陣列基板可具有可靠性提高的主動元件。
以下,配合圖式,說明本發明的元件陣列基板以及元件陣列基板的製作方法的實施例。
圖1為本發明的第一實施例的元件陣列基板的局部剖面示意圖。請參照圖1,元件陣列基板10可適用於顯示裝置,例如液晶顯示裝置或有機發光二極體顯示裝置。在本實施例中,元件陣列基板10可包括:基板110、以及多個以陣列方式排列於基板110上的主動元件120。圖1省略了元件陣列基板10的其它構件,以利於說明主動元件120的構造。
請參照圖1,每一主動元件120可包括氧化物層121、半導體層122、閘絕緣層123、閘極124、汲極125及源極126。半導體層122包括第一部分122a、第二部分122b及通道部分122c,第一部分122a與第二部分122b分離,且通道部分122c連接第一部分122a與第二部分122b。氧化物層121位於基板110與半導體層122之間,氧化物層121於基板110上的正投影與第一部分122a於基板110上的正投影至少部分重疊,且氧化物層121於基板110上的正投影與第二部分122b於基板110上的正投影錯開。汲極125電性連接半導體層122的第一部分122a,而且半導體層122與汲極125接觸的接觸區TA於基板110上的正投影與氧化物層121於基板110上的正投影至少部分重疊。源極126電性連接半導體層122的第二部分122b。閘極124於基板110上的正投影重疊整個通道部分122c於基板110上的正投影,而且閘絕緣層123位於閘極124與半導體層122之間。
圖2為圖1的主動元件120的俯視示意圖。請同時參照圖1與圖2,閘極124於半導體層122上的正投影與半導體層122重疊的區域即為通道部分122c。換言之,半導體層122的通道部分122c的區域是由閘極124於半導體層122上的正投影所決定,而第一部分122a與第二部分122b分別位於通道部分122c的兩側,因此,通道部分122c連接第一部分122a與第二部分122b,第一部分122a與第二部分122b分離。
在本實施例中,氧化物層121於基板110上的正投影與第一部分122a於基板110上的正投影接近完全重疊,氧化物層121於基板110上的正投影與通道部分122c於基板110上的正投影部分重疊,並且半導體層122與汲極125接觸的接觸區TA在基板110上的正投影與氧化物層121於基板110上的正投影完全重疊。氧化物層121的材料可以包括SiOx或SiONx,但本發明不限於此。氧化物層121可以直接接觸半導體層122,尤其是接觸區TA的下表面,以對半導體層122,尤其是接觸區TA供氧,從而緩和熱載子效應,提高主動元件120的可靠性。
另外,請參照圖1,由於氧化物層121於基板110上的正投影與第二部分122b於基板110上的正投影錯開,故接觸氧化物層121的第一部分122a與基板110的間距Ga會大於第二部分122b與基板110的間距Gb。
在本實施例中,主動元件120是頂閘極氧化物薄膜電晶體,半導體層122位於閘極124與基板110之間。閘極124與半導體層122之間具有閘絕緣層123,閘絕緣層123的材料可以包括SiOx,但本發明不限於此。
汲極125為接觸第一部分122a的金屬電極,源極126為接觸第二部分122b的金屬電極。主動元件120還可以包括位於閘極124與汲極125之間及閘極124與源極126之間的層間介電層127,以將閘極124、汲極125以及源極126隔絕。
元件陣列基板10還可包括位於基板110與主動元件120之間的絕緣層130,用以避免基板110的雜質移至主動元件120而減損主動元件120的性能。絕緣層130的材料可包括無機材料、有機材料或其組合。無機材料例如是但不限於氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層。有機材料例如是但不限於聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。在本實施例中,絕緣層130可由第一絕緣層131與第二絕緣層132堆疊而成。在其他實施例中,絕緣層130也可以是單一膜層。舉例而言,第一絕緣層131可以具有500Å的厚度,第一絕緣層131的材料可以包括SiOx,第二絕緣層132可以具有1,000Å的厚度,第二絕緣層132的材料可包括SiNx,但本發明不限於此。
請同時參照圖1與圖2,氧化物層121於基板110上的正投影與第一部分122a和通道部分122c於基板110上之正投影的重疊面積可以從基板110的中心往基板110的周邊遞增,以補償例如絕緣層130或半導體層的厚度變化,從而使得不同位置的主動元件120的元件性能接近一致。在氧化物層121的寬度相同的條件下,位於基板110的中心的主動元件120可以具有長度較短的氧化物層121,而位於基板110的周邊的主動元件120可以具有長度較長的氧化物層121。舉例而言,當氧化物層121具有固定寬度W時,在從基板中心往基板周邊的方向上,主動元件的氧化物層的長度例如是遞增。雖然在此是以固定氧化物層121的寬度而改變其長度的方式來補償例如絕緣層130的厚度變化,但本發明不侷限於此。在本實施例中,在從汲極125往源極126的方向D上,氧化物層121可以具有長度L,第一部分122a可以具有長度La,通道部分122c可以具有長度Lc。在基板110的中心處,氧化物層121的長度可以小於第一部分122a的長度La、但大於0。在基板110的周邊處,氧化物層121的長度可以接近第一部分122a與通道部分122c的長度和,亦即La+Lc。在基板110的中心與周邊之間,氧化物層的長度可以隨著位置越接近周邊而從小於長度La遞增至長度La與長度Lc之和(La+Lc)。因此,氧化物層121的長度L的範圍可以下式表示:
0 < L ≦(La+Lc)
圖3為本發明的第一實施例的元件陣列基板的中心的局部剖面示意圖。主動元件120A的構造與前述的主動元件120大致相同,不同之處僅在於氧化物層121A的長度L小於第一部分122a的長度La。因此,氧化物層121A於基板110上的正投影與第一部分122a於基板110上的正投影完全重疊,氧化物層121A於基板110上的正投影與通道部分122c於基板110上的正投影不重疊,而且半導體層122與汲極125接觸的接觸區TA於基板110上的正投影與氧化物層121A於基板110上的正投影部分重疊。如此一來,氧化物層121A可對半導體層122、尤其是接觸區TA供氧,以緩和熱載子效應,提高主動元件120A的可靠性。
圖4為本發明的第一實施例的元件陣列基板的周邊的局部剖面示意圖。主動元件120B的構造與前述的主動元件120大致相同,不同之處僅在於氧化物層121B的長度L接近第一部分122a與通道部分122c的長度之和(La+Lc)。因此,氧化物層121B於基板110上的正投影與第一部分122a於基板110上的正投影接近完全重疊,而且半導體層122與汲極125接觸的接觸區TA於基板110上的正投影與氧化物層121B於基板110上的正投影完全重疊。如此一來,氧化物層121B可對半導體層122、尤其是接觸區TA供氧,以緩和熱載子效應。另外,氧化物層121B於基板110上的正投影與通道部分122c於基板110上的正投影完全重疊,因此可補償因為周邊的膜厚偏差而導致的例如閾值電壓的變化,從而使得不同位置的主動元件120B的元件性能接近一致。
圖5A至圖5E為本發明的第一實施例的元件陣列基板10的製作方法的步驟流程的剖面示意圖。以下,配合圖5A至圖5E說明元件陣列基板10的製作方法。
請參照圖5A,首先,提供基板110。舉例而言,基板110的材料可以是玻璃。然而,基板110的材料也可以是石英、有機聚合物、或是不透光/反射材料(例如:晶圓、陶瓷等)、或是其它可適用的材料。
接著,可以在基板110上依序形成第一絕緣層131與第二絕緣層132。第一絕緣層131與第二絕緣層132可以分別使用物理氣相沉積法或化學氣相沉積法形成。第一絕緣層131與第二絕緣層132的形成方式可以相同,也可以不相同。在本實施例中,第一絕緣層131是使用化學氣相沉積法形成的SiOx,第二絕緣層132是使用化學氣相沉積法形成的SiNx,但本發明不限於此。
接著,在基板110上形成氧化物層121。氧化物層121的形成方法可以包括以下的步驟:首先,利用化學氣相沉積法或物理氣相沉積法,在基板110上形成氧化物材料層;接著,利用微影製程,在氧化物材料層上形成圖案化光阻;繼之,利用圖案化光阻作為罩幕,來對於氧化物材料層進行濕式或乾式蝕刻製程;之後,移除圖案化光阻而形成氧化物層121。為了在基板110的不同區域形成具有不同長度的氧化物層121,可以藉由微影製程在基板110的不同區域上形成具有不同長度的圖案化光阻,便可在蝕刻製程之後形成具有不同長度的氧化物層121。氧化物層121的材料可以包括氧化矽(SiOx)或氮氧化矽(oxynitrides,SiONx),但本發明不限於此。
隨後,請參照圖5B,在基板110上形成半導體層122。舉例而言,半導體層122的形成方法可以包括以下步驟:首先,在基板110上形成半導體材料層(未繪示);接著,進行退火處理(Annealing),以去除半導體材料層的水分,此時可預先由氧化物層121對半導體材料層供氧;接著,利用微影製程,在半導體材料層上形成圖案化光阻(未繪示);繼之,利用圖案化光阻作為罩幕,來對半導體材料層進行濕式或乾式蝕刻製程;之後,移除圖案化光阻,而形成半導體層122。半導體層122的材料可以包括IGZO(InGaZnO)、IZO(InZnO)、IGO(InGaO)、ITO(InSnO)、IGZTO(InGaZnSnO)、GZTO(GaZnSnO)、GZO(GaZnO)、及ITZO(InSnZnO)中之至少一者,但本發明不限於此。
接著,請參照圖5C,在基板110上形成閘絕緣層123與閘極124。閘絕緣層123與閘極124的形成方法可以包括以下步驟。首先,在基板110上形成閘絕緣材料層(未繪示)。接著,進行退火處理,此時可由氧化物層121對半導體層122供氧。接著,在所述閘絕緣材料層上形成閘金屬層(未繪示)。繼之,利用微影製程,在閘金屬層上形成圖案化光阻(未繪示)。接著,利用圖案化光阻作為罩幕,來對閘金屬層進行濕式或乾式蝕刻製程。繼之,繼續利用圖案化光阻作為罩幕,來對閘絕緣材料層進行濕式或乾式蝕刻製程。之後,移除圖案化光阻,便形成閘絕緣層123與閘極124,且閘絕緣層123位於閘極124與半導體層122之間。閘絕緣層123的材料可包括SiOx,但本發明不限於此。閘極124的材料可包括金屬,例如銅(Cu)、鋁(Al)、鉬(Mo)、鈦(Ti)、銀(Ag)、鉻(Cr)、或釹(Nd)、或上述金屬的任意組合之合金。閘極124也可以使用其他導電材料,例如:金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層、或是其它具有導電性質之材料。在形成閘絕緣層123與閘極124之後,可以再進行退火處理,此時可由氧化物層121對半導體層122供氧。
在本實施例中是以閘極124於半導體層122上的正投影來決定半導體層122的通道部分122c,並將半導體層區分為第一部分122a、第二部分122b及通道部分122c。閘極124於基板110上的正投影重疊整個通道部分122c於基板110上的正投影,通道部分122c分別連接第一部分122a與第二部分122b,且第一部分122a與第二部分122b分離。此外,氧化物層121於基板110上的正投影與第一部分122a於基板110上的正投影至少部分重疊,且氧化物層121於基板110上的正投影與第二部分122b於基板110上的正投影錯開。由於氧化物層121的形成,至少一部分的第一部分122a與基板110的間距Ga可大於第二部分122b與基板110的間距Gb。
選擇性地,氧化物層121於基板110上之正投影與第一部分122a和通道部分122c於基板110上之正投影的重疊面積可從基板110的中心往基板110的周邊遞增。在基板110的周邊區域,氧化物層121於基板110上之正投影與通道部分122c於基板110上之正投影可至少部分重疊,甚至接近完全重疊。
接著,請參照圖5D,在基板110上形成層間介電層127。層間介電層127的形成方法可以包括以下的步驟。首先,利用化學氣相沉積法或物理氣相沉積法,在基板110上形成介電材料層(未繪示)。接著,利用微影製程,在介電材料層上形成圖案化光阻(未繪示)。繼之,利用圖案化光阻作為罩幕,來對於介電材料層進行濕式或乾式蝕刻製程。之後,移除圖案化光阻,而形成具有通孔V1、V2的層間介電層127。通孔V1、V2可分別暴露半導體層122的第一部分122a與第二部分122b。此外,在形成層間介電層127的過程中,可同時調整半導體層122的含氫量。
接著,請參照圖5E,在基板110上形成汲極125與源極126。汲極125與源極126的形成方法,可包括以下的步驟。首先,利用化學氣相沉積法或物理氣相沉積法,在基板110上形成導電層(未繪示)。接著,利用微影製程,在導電層上形成圖案化光阻(未繪示)。繼之,利用圖案化光阻作為罩幕,來對於導電層進行濕式或乾式蝕刻製程。之後,移除圖案化光阻,而形成汲極125與源極126。因此,汲極125可透過通孔V1電性連接半導體層122的第一部分122a,源極126可透過通孔V2電性連接半導體層122的第二部分122b。在本實施例中,半導體層122與汲極125接觸的接觸區TA在基板110上的正投影與氧化物層121於基板110上的正投影完全重疊。如此一來,氧化物層121可對第一部分122a的接觸區TA供氧,以緩和熱載子效應。
圖6為本發明的第二實施例的元件陣列基板的局部剖面示意圖。請參照圖6,元件陣列基板20可適用於顯示裝置,例如液晶顯示裝置或有機發光二極體顯示裝置。在本實施例中,元件陣列基板20可包括:基板210、以及多個以陣列方式排列於基板210上的主動元件220。圖6省略了元件陣列基板20的其它構件,以利於說明主動元件220的構造。
請參照圖6,每一主動元件220可包括氧化物層221、半導體層222、閘絕緣層223、閘極224、汲極225及源極226。半導體層222包括第一部分222a、第二部分222b及通道部分222c,第一部分222a與第二部分222b分離,且通道部分222c連接第一部分222a與第二部分222b。氧化物層221位於基板210與半導體層222之間。氧化物層221於基板210上的正投影與第一部分222a於基板210上的正投影部分重疊,且氧化物層221於基板210上的正投影與第二部分222b於基板210上的正投影錯開。汲極225電性連接半導體層222的第一部分222a,而且半導體層222與汲極225接觸的接觸區TB於基板210上的正投影與氧化物層221於基板210上的正投影部分重疊。源極226電性連接半導體層222的第二部分222b。閘極224於基板210上的正投影重疊整個通道部分222c於基板210上的正投影,而且閘絕緣層223位於閘極224與半導體層222之間。
在本實施例中,閘極224於半導體層222上的正投影與半導體層222重疊的區域即為通道部分222c。換言之,半導體層222的通道部分222c的區域是由閘極224於半導體層222上的正投影所決定,而第一部分222a與第二部分222b分別位於通道部分222c的兩側,因此,通道部分222c連接第一部分222a與第二部分222b,第一部分222a與第二部分222b分離。
在本實施例中,氧化物層221於基板210上的正投影與通道部分222c於基板210上的正投影部分重疊。氧化物層221的材料可以包括SiOx或SiONx,但本發明不限於此。氧化物層221直接接觸半導體層222、尤其是第一部分222a的下表面,以對半導體層222、尤其是第一部分222a供氧,從而緩和熱載子效應,提高主動元件220的可靠性。
另外,由於氧化物層221於基板210上的正投影與第二部分222b於基板210上的正投影錯開,故接觸氧化物層221的第一部分222a與基板210的間距Ga會大於第二部分222b與基板210的間距Gb。
在本實施例中,主動元件220是底閘極氧化物薄膜電晶體,因此閘極224位於半導體層222與基板210之間。閘極224與半導體層222之間具有閘絕緣層223,閘絕緣層223的材料可以包括SiOx,但本發明不限於此。
汲極225為接觸第一部分222a的金屬電極,源極226為接觸第二部分222b的金屬電極。主動元件220還可以包括覆蓋半導體層222、汲極225及源極226的鈍化層227。
元件陣列基板20還可包括位於基板210與主動元件220之間的絕緣層230,用以避免基板210的雜質移至主動元件220而減損主動元件220的性能。絕緣層230的材料可包括無機材料、有機材料或其組合。無機材料例如是(但不限於):氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層。有機材料例如是(但不限於):聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。
氧化物層221於基板210上的正投影與第一部分222a和通道部分222c於基板210上之正投影的重疊面積可以從基板210的中心往基板210的周邊遞增,以補償例如絕緣層230或半導體層的厚度變化,從而使得不同位置的主動元件220的元件性能接近一致。在氧化物層221的寬度相同的條件下,位於基板210的中心的主動元件220可以具有長度較短的氧化物層221,而位於基板210的周邊的主動元件220可以具有長度較長的氧化物層221。在本實施例中,在從汲極225往源極226的方向D上,氧化物層221可以具有長度L,第一部分222a可以具有長度La,通道部分222c可以具有長度Lc。在基板210的中心處,氧化物層221的長度可以小於第一部分222a的長度La、但大於0。在基板210的周邊處,氧化物層的長度可以接近第一部分222a與通道部分222c的長度和,亦即La+Lc。在基板210的中心與周邊之間,氧化物層的長度可以從小於長度La遞增至長度La與長度Lc之和(La+Lc)。氧化物層221的長度L的範圍可以下式表示:
0 < L ≦(La+Lc)
圖7為本發明的第二實施例的元件陣列基板的中心的局部剖面示意圖。主動元件220A的構造與前述的主動元件220大致相同,不同之處僅在於氧化物層221A的長度L小於第一部分222a的長度La。因此,氧化物層221A於基板210上的正投影與第一部分222a於基板210上的正投影完全重疊,氧化物層221A於基板210上的正投影與通道部分222c於基板210上的正投影不重疊,而且半導體層222與汲極225接觸的接觸區TB於基板210上的正投影與氧化物層221A於基板210上的正投影完全重疊。如此一來,氧化物層221A可對半導體層222、尤其是接觸區TB供氧,以緩和熱載子效應,提高主動元件220A的可靠性。
圖8為本發明的第二實施例的元件陣列基板的周邊的局部剖面示意圖。主動元件220B的構造與前述的主動元件220大致相同,不同之處僅在於氧化物層221B的長度L接近第一部分222a與通道部分222c的長度之和(La+Lc)。因此,氧化物層221B於基板210上的正投影與第一部分222a於基板210上的正投影接近完全重疊,而且半導體層222與汲極225接觸的接觸區TB於基板210上的正投影與氧化物層221B於基板210上的正投影接近完全重疊。如此一來,氧化物層221B可對半導體層222、尤其是接觸區TB供氧,以緩和熱載子效應。另外,氧化物層221B於基板210上的正投影與通道部分222c於基板210上的正投影完全重疊,因此可補償因為周邊的膜厚偏差而導致的例如閾值電壓的變化,從而使得不同位置的主動元件220B的元件性能接近一致。
圖9A至圖9E為本發明的第二實施例的元件陣列基板20的製作方法的步驟流程的剖面示意圖。以下,配合圖9A至圖9E說明元件陣列基板20的製作方法。
請參照圖9A,首先,提供基板210。舉例而言,基板210的材料可以是玻璃。然而,基板210的材料也可以是石英、有機聚合物、或是不透光/反射材料(例如:晶圓、陶瓷等)、或是其它可適用的材料。
接著,可以在基板210上形成絕緣層230。絕緣層230可以使用物理氣相沉積法或化學氣相沉積法形成。在本實施例中,絕緣層230的材料包括SiOx或SiNx,但本發明不限於此。
接著,在基板210上形成閘極224。閘極224的形成方法可以包括以下步驟。首先,在絕緣層230上形成閘金屬層(未繪示)。繼之,利用微影製程,在閘金屬層上形成圖案化光阻(未繪示)。接著,利用圖案化光阻作為罩幕,來對閘金屬層進行濕式或乾式蝕刻製程。之後,移除圖案化光阻,便形成閘極224。閘極224的材料類似前述閘極124的材料,於此不再重複說明。
接著,請參照圖9B,在基板210上形成閘絕緣層223,閘絕緣層223的形成方式及材料類似絕緣層230,於此不再重複說明。
接著,於閘絕緣層223上形成氧化物層221。氧化物層221的形成方式及材料類似前述的氧化物層121,於此不再重複說明。同樣地,為了在基板210的不同區域形成具有不同尺寸的氧化物層221,可以藉由微影製程在基板210的不同區域上形成具有不同尺寸圖案化光阻,以便形成具有不同尺寸的氧化物層221。
隨後,請參照圖9C,在基板210上形成半導體層222,使閘絕緣層223位於閘極224與半導體層222之間。半導體層222的形成方式及材料類似前述的半導體層122,於此不再重複說明。在形成半導體層222的過程中,可選擇性地進行退火處理,以去除半導體材料層的水分,此時可由氧化物層221對半導體材料層供氧。
在本實施例中是以閘極224於半導體層222上的正投影來決定半導體層222的通道部分222c,並將半導體層222區分為第一部分222a、第二部分222b及通道部分222c。閘極224於基板210上的正投影重疊整個通道部分222c於基板210上的正投影,通道部分222c分別連接第一部分222a與第二部分222b,且第一部分222a與第二部分222b分離。此外,氧化物層221於基板210上的正投影與第一部分222a於基板210上的正投影部分重疊,且氧化物層221於基板210上的正投影與第二部分222b於基板210上的正投影錯開。由於氧化物層221的形成,至少一部分的第一部分222a與基板210的間距Ga可大於第二部分222b與基板210的間距Gb。選擇性地,氧化物層221於基板210上之正投影與第一部分222a和通道部分222c於基板210上之正投影的重疊面積從基板210的中心往基板210的周邊遞增,在基板210的周邊區域,氧化物層221於基板210上之正投影與通道部分222c於基板210上之正投影可至少部分重疊,甚至接近完全重疊。
接著,請參照圖9D,在基板210上形成汲極225與源極226。汲極225與源極226的形成方式及材料類似前述的汲極125與源極126,於此不再重複說明。在形成汲極225與源極226之後,可以進行退火處理,以使氧化物層221對半導體層222供氧。
接著,請參照圖9E,在基板210上形成鈍化層227。鈍化層227的形成方式可以是電漿化學氣相沈積法,鈍化層227的材料可以使用氮化矽,但本發明不限於此。在形成鈍化層227之後,可以進行退火處理,以使氧化物層221對半導體層222供氧。
在本實施例中,汲極225電性連接半導體層222的第一部分222a,源極226電性連接半導體層222的第二部分222b。半導體層222與汲極225接觸的接觸區TB於基板210上的正投影與氧化物層221於基板210上的正投影接近完全重疊。如此一來,氧化物層221可對半導體層222、尤其是接觸區TB供氧,以緩和熱載子效應。
綜上所述,在本發明的元件陣列基板及元件陣列基板的製作方法中,藉由在基板與半導體層之間設置氧化物層,使氧化物層於基板上的正投影與半導體層電性連接汲極的第一部分於基板上的正投影至少部分重疊。如此,可以緩和熱載子效應,延緩主動元件的退化,從而提高主動元件的可靠性。另外,本發明藉由調整不同位置的氧化物層的尺寸來補償因為其他膜層的厚度變化而導致的主動元件的元件性能差異,可使得所有主動元件的元件性能接近一致。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20:元件陣列基板
110、210:基板
120、120A、120B、220、220A、220B:主動元件
121、121A、121B、221、221A、221B:氧化物層
122、222:半導體層
122a、222a:第一部分
122b、222b:第二部分
122c、222c:通道部分
123、223:閘絕緣層
124、224:閘極
125、225:汲極
126、226:源極
127:層間介電層
130、230:絕緣層
131:第一絕緣層
132:第二絕緣層
227:鈍化層
D:方向
Ga、Gb:間距
L、La、Lc:長度
TA、TB:接觸區
V1、V2:通孔
W:寬度
圖1為本發明的第一實施例的元件陣列基板的局部剖面示意圖。
圖2為圖1的主動元件的俯視示意圖。
圖3為本發明的第一實施例的元件陣列基板的中心的局部剖面示意圖。
圖4為本發明的第一實施例的元件陣列基板的周邊的局部剖面示意圖。
圖5A至圖5E為本發明的第一實施例的元件陣列基板的製作方法的步驟流程的剖面示意圖。
圖6為本發明的第二實施例的元件陣列基板的局部剖面示意圖。
圖7為本發明的第二實施例的元件陣列基板的中心的局部剖面示意圖。
圖8為本發明的第二實施例的元件陣列基板的周邊的局部剖面示意圖。
圖9A至圖9E為本發明的第二實施例的元件陣列基板的製作方法的步驟流程的剖面示意圖。
10:元件陣列基板
110:基板
120:主動元件
121:氧化物層
122:半導體層
122a:第一部分
122b:第二部分
122c:通道部分
123:閘絕緣層
124:閘極
125:汲極
126:源極
127:層間介電層
130:絕緣層
131:第一絕緣層
132:第二絕緣層
D:方向
Ga、Gb:間距
L、La、Lc:長度
TA:接觸區
Claims (23)
- 一種元件陣列基板,包括: 一基板;以及 多個主動元件,位於該基板上,其中每一主動元件包括: 一半導體層,位於該基板上,其中該半導體層包括一第一部分、一第二部分及一通道部分,該第一部分與該第二部分分離,且該通道部分連接該第一部分與該第二部分; 一氧化物層,位於該基板與該半導體層之間,其中該氧化物層於該基板上的正投影與該第一部分於該基板上的正投影至少部分重疊,且該氧化物層於該基板上的正投影與該第二部分於該基板上的正投影錯開; 一汲極,電性連接該半導體層的該第一部分,其中該半導體層與該汲極接觸的一接觸區於該基板上的正投影與該氧化物層於該基板上的正投影至少部分重疊; 一源極,電性連接該半導體層的該第二部分; 一閘極,其中該閘極於該基板上的正投影重疊整個該通道部分於該基板上的正投影;以及 一閘絕緣層,位於該閘極與該半導體層之間。
- 如請求項1所述的元件陣列基板,其中該氧化物層於該基板上之正投影與該通道部分於該基板上之正投影至少部分重疊。
- 如請求項2所述的元件陣列基板,其中該氧化物層於該基板上之正投影與該第一部分和該通道部分於該基板上之正投影的重疊面積從該基板的中心往該基板的周邊遞增。
- 如請求項1所述的元件陣列基板,其中該氧化物層的材料包括SiOx或SiONx。
- 如請求項1所述的元件陣列基板,其中該氧化物層接觸該半導體層的下表面。
- 如請求項1所述的元件陣列基板,還包括一絕緣層,位於該基板與該些主動元件之間。
- 如請求項6所述的元件陣列基板,其中該絕緣層的材料包括SiOx或SiNx。
- 如請求項1所述的元件陣列基板,其中該閘絕緣層的材料包括SiOx。
- 如請求項1所述的元件陣列基板,其中至少一部分該第一部分與該基板的間距大於該第二部分與該基板的間距。
- 如請求項1所述的元件陣列基板,其中該半導體層位於該閘極與該基板之間。
- 如請求項1所述的元件陣列基板,其中該閘極位於該半導體層與該基板之間。
- 一種元件陣列基板的製作方法,包括: 提供一基板; 在該基板上形成一氧化物層、一半導體層、一閘絕緣層、及一閘極,其中該半導體層包括一第一部分、一第二部分及一通道部分,該第一部分與該第二部分分離,該通道部分連接該第一部分與該第二部分,該氧化物層位於該基板與該半導體層之間,該氧化物層於該基板上的正投影與該第一部分於該基板上的正投影至少部分重疊,該氧化物層於該基板上的正投影與該第二部分於該基板上的正投影錯開,該閘絕緣層位於該閘極與該半導體層之間,且該閘極於該基板上的正投影重疊整個該通道部分於該基板上的正投影;以及 在該基板上形成一源極與一汲極,其中該源極電性連接該半導體層的該第二部分,該汲極電性連接該半導體層的該第一部分,且該半導體層與該汲極接觸的一接觸區於該基板上的正投影與該氧化物層於該基板上的正投影至少部分重疊。
- 如請求項12所述的元件陣列基板的製作方法,其中該氧化物層於該基板上之正投影與該通道部分於該基板上之正投影至少部分重疊。
- 如請求項13所述的元件陣列基板的製作方法,其中該氧化物層於該基板上之正投影與該第一部分和該通道部分於該基板上之正投影的重疊面積從該基板的中心往該基板的周邊遞增。
- 如請求項12所述的元件陣列基板的製作方法,其中該氧化物層接觸該半導體層的下表面。
- 如請求項12所述的元件陣列基板的製作方法,其中至少一部分該第一部分與該基板的間距大於該第二部分與該基板的間距。
- 如請求項12所述的元件陣列基板的製作方法,其中在該基板上形成該氧化物層、該半導體層、該閘絕緣層及該閘極之前還包括:在該基板上形成一絕緣層。
- 如請求項12所述的元件陣列基板的製作方法,其中在該基板上形成該氧化物層、該半導體層、該閘絕緣層及該閘極包括: 在該基板上形成該氧化物層; 在該基板與該氧化物層上形成該半導體層; 在該半導體層上形成該閘絕緣層;以及 在該閘絕緣層上形成該閘極。
- 如請求項18所述的元件陣列基板的製作方法,其中在形成該半導體層時,還包括進行一退火處理。
- 如請求項18所述的元件陣列基板的製作方法,其中在形成該閘絕緣層時,還包括進行一退火處理。
- 如請求項18所述的元件陣列基板的製作方法,其中在形成該閘極後,還包括進行一退火處理。
- 如請求項12所述的元件陣列基板的製作方法,其中在該基板上形成該氧化物層、該半導體層、該閘絕緣層、及該閘極包括: 在該基板上形成該閘極; 在該閘極上形成該閘絕緣層; 在該閘絕緣層上形成該氧化物層;以及 在該氧化物層與該閘絕緣層上形成該半導體層。
- 如請求項22所述的元件陣列基板的製作方法,其中在形成該半導體層時,還包括進行一退火處理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109124674A TWI743899B (zh) | 2020-07-22 | 2020-07-22 | 元件陣列基板及其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109124674A TWI743899B (zh) | 2020-07-22 | 2020-07-22 | 元件陣列基板及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI743899B TWI743899B (zh) | 2021-10-21 |
TW202205613A true TW202205613A (zh) | 2022-02-01 |
Family
ID=80782641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109124674A TWI743899B (zh) | 2020-07-22 | 2020-07-22 | 元件陣列基板及其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI743899B (zh) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103337500B (zh) * | 2013-05-24 | 2015-12-23 | 友达光电股份有限公司 | 主动元件阵列基板及其制造方法 |
CN104867961B (zh) * | 2015-04-24 | 2020-06-30 | 京东方科技集团股份有限公司 | 阵列基板、其制造方法及显示装置 |
TWI593090B (zh) * | 2015-12-24 | 2017-07-21 | 友達光電股份有限公司 | 畫素結構、其製作方法與薄膜電晶體 |
CN105470267A (zh) * | 2016-01-11 | 2016-04-06 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法 |
TWI572020B (zh) * | 2016-01-19 | 2017-02-21 | 友達光電股份有限公司 | 陣列基板以及其製作方法 |
TWI659244B (zh) * | 2016-11-28 | 2019-05-11 | 友達光電股份有限公司 | 畫素結構與具有此畫素結構的顯示裝置 |
CN107910375A (zh) * | 2017-11-02 | 2018-04-13 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
TWI706554B (zh) * | 2017-12-13 | 2020-10-01 | 友達光電股份有限公司 | 畫素陣列基板及其製造方法 |
TWI675245B (zh) * | 2018-09-07 | 2019-10-21 | 友達光電股份有限公司 | 顯示面板 |
TWI674464B (zh) * | 2018-10-12 | 2019-10-11 | 友達光電股份有限公司 | 陣列基板 |
-
2020
- 2020-07-22 TW TW109124674A patent/TWI743899B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI743899B (zh) | 2021-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101015338B1 (ko) | 박막 트랜지스터의 제조방법 | |
US9437627B2 (en) | Thin film transistor and manufacturing method thereof | |
US8455310B2 (en) | Methods of manufacturing thin film transistor devices | |
KR102131195B1 (ko) | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 | |
US20130037807A1 (en) | Semiconductor device and method for manufacturing the same | |
TW201714008A (zh) | 陣列基板、顯示裝置及陣列基板的製備方法陣列基板 | |
WO2018054122A1 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
JP2007220818A (ja) | 薄膜トランジスタ及びその製法 | |
US9117915B2 (en) | Thin film transistor, pixel structure and method for fabricating the same | |
WO2017173712A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
WO2017008345A1 (zh) | 薄膜晶体管、薄膜晶体管的制造方法及显示装置 | |
US20050116305A1 (en) | Thin film transistor | |
US9553176B2 (en) | Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same | |
US20170077271A1 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
WO2017070868A1 (zh) | N型tft的制作方法 | |
CN109920856B (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
TWI567871B (zh) | 薄膜電晶體及其製造方法 | |
US9478665B2 (en) | Thin film transistor, method of manufacturing the same, display substrate and display apparatus | |
JP2011029373A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
US9252284B2 (en) | Display substrate and method of manufacturing a display substrate | |
WO2015010404A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
US9461066B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display device | |
JP6106024B2 (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
KR102280449B1 (ko) | 산화물 박막트랜지스터의 제조방법 | |
TW201351659A (zh) | 薄膜電晶體及其製造方法 |