TW202205499A - 晶片承載結構與晶片安裝方法 - Google Patents

晶片承載結構與晶片安裝方法 Download PDF

Info

Publication number
TW202205499A
TW202205499A TW109123930A TW109123930A TW202205499A TW 202205499 A TW202205499 A TW 202205499A TW 109123930 A TW109123930 A TW 109123930A TW 109123930 A TW109123930 A TW 109123930A TW 202205499 A TW202205499 A TW 202205499A
Authority
TW
Taiwan
Prior art keywords
micro
heater
wafer
control
conductive materials
Prior art date
Application number
TW109123930A
Other languages
English (en)
Other versions
TWI775111B (zh
Inventor
廖建碩
張德富
黃聖哲
黃育民
Original Assignee
歆熾電氣技術股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 歆熾電氣技術股份有限公司 filed Critical 歆熾電氣技術股份有限公司
Priority to TW109123930A priority Critical patent/TWI775111B/zh
Priority to CN202110500149.6A priority patent/CN113948627A/zh
Priority to US17/373,876 priority patent/US20220020723A1/en
Publication of TW202205499A publication Critical patent/TW202205499A/zh
Application granted granted Critical
Publication of TWI775111B publication Critical patent/TWI775111B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75705—Mechanical holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81234—Applying energy for connecting using means for applying energy being within the device, e.g. integrated heater
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81238—Applying energy for connecting using electric resistance welding, i.e. ohmic heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本發明公開一種晶片承載結構與晶片安裝方法。晶片承載結構包括一電路基板、多個微加熱器以及一微加熱器控制晶片。電路基板承載多個導電材料。多個微加熱器設置在電路基板上或者內部。微加熱器控制晶片電性連接於多個微加熱器。藉此，當一晶片設置在兩個導電材料上時，一系統控制模組依據晶片的一晶片移動資訊而控制微加熱器控制晶片，以使得微加熱器透過微加熱器控制晶片的控制而開始或者停止對兩個導電材料進行加熱。

Description

晶片承載結構與晶片安裝方法
本發明涉及一種承載結構與安裝方法，特別是涉及一種晶片承載結構與晶片安裝方法。
現有技術中，發光二極體晶片可以透過吸嘴的取放動作或是頂針的頂抵動作，以從一承載體移轉到另一承載體上，然後再透過外部加熱方式（例如回焊爐）將發光二極體晶片安裝在電路基板上。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種晶片承載結構與晶片安裝方法。
為了解決上述的技術問題，本發明所採用的其中一技術方案是提供一種晶片承載結構，其包括：一電路基板、多個微加熱器以及一微加熱器控制晶片。電路基板承載多個導電材料。多個微加熱器設置在電路基板上或者內部。微加熱器控制晶片電性連接於多個微加熱器。其中，當一晶片設置在兩個導電材料上時，一系統控制模組依據晶片的一晶片移動資訊而控制微加熱器控制晶片，以使得微加熱器透過微加熱器控制晶片的控制而開始或者停止對兩個導電材料進行加熱。
為了解決上述的技術問題，本發明所採用的另外一技術方案是提供一種晶片承載結構，其包括：一電路基板、多個微加熱器以及一微加熱器控制晶片。電路基板承載多個導電材料。多個微加熱器設置在電路基板上或者內部。微加熱器控制晶片電性連接於多個微加熱器。
為了解決上述的技術問題，本發明所採用的另外再一技術方案是提供一種晶片安裝方法，其包括：提供一晶片承載結構，晶片承載結構包括用於承載多個導電材料的一電路基板、設置在電路基板上或者內部的多個微加熱器以及電性連接於多個微加熱器的一微加熱器控制晶片；透過晶片承載結構以承載一晶片，晶片設置在相對應的兩個導電材料上；透過一系統控制模組依據晶片的一晶片移動資訊而控制微加熱器控制晶片，以使得微加熱器透過微加熱器控制晶片的控制而開始對相對應的兩個導電材料進行加熱；以及，透過相對應的兩個導電材料的加熱與冷卻，以將晶片固定在晶片承載結構上。
本發明的其中一有益效果在於，本發明所提供的晶片承載結構，其能通過“多個微加熱器設置在電路基板上或者內部”以及“微加熱器控制晶片電性連接於多個微加熱器”的技術方案，以使得微加熱器能透過微加熱器控制晶片的控制，而開始或者停止對相對應的兩個導電材料進行加熱。
本發明的其中一有益效果在於，本發明所提供的晶片安裝方法，其能通過“提供一晶片承載結構，晶片承載結構包括用於承載多個導電材料的一電路基板、設置在電路基板上或者內部的多個微加熱器以及電性連接於多個微加熱器的一微加熱器控制晶片”、“透過晶片承載結構以承載一晶片，晶片設置在相對應的兩個導電材料上”以及“透過一系統控制模組依據晶片的一晶片移動資訊而控制微加熱器控制晶片”的技術方案，以使得微加熱器能透過微加熱器控制晶片的控制，而開始或者停止對相對應的兩個導電材料進行加熱。
為使能進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
以下是通過特定的具體實施例來說明本發明所公開有關“晶片承載結構與晶片安裝方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以實行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
本發明提供一種晶片承載結構Z，其包括：承載多個導電材料B的一電路基板1、設置在電路基板1上或者內部的多個微加熱器2以及電性連接於多個微加熱器2的一微加熱器控制晶片3。
本發明提供一種晶片安裝方法，其包括：提供一晶片承載結構Z，晶片承載結構Z包括用於承載多個導電材料B的一電路基板1、設置在電路基板1上或者內部的多個微加熱器2以及電性連接於多個微加熱器2的一微加熱器控制晶片3；透過晶片承載結構Z以承載一晶片C，晶片C設置在相對應的兩個導電材料B上；透過一系統控制模組M3依據晶片C的一晶片移動資訊N而控制微加熱器控制晶片3，以使得微加熱器2透過微加熱器控制晶片3的控制而開始對相對應的兩個導電材料B進行加熱；以及，透過相對應的兩個導電材料B的加熱與冷卻，以將晶片C固定在晶片承載結構Z上。
本發明提供一種晶片移轉系統M，其包括：一基板承載模組M1、一晶片移轉模組M2以及一系統控制模組M3。基板承載模組M1承載一晶片承載結構Z，並且晶片承載結構Z包括多個微加熱器2以及電性連接於多個微加熱器2的一微加熱器控制晶片3。晶片移轉模組M2包括一移動感測晶片M20，並且系統控制模組M3電性連接於移動感測晶片M20與微加熱器控制晶片3之間。
本發明提供一種晶片移轉方法，其包括：透過一基板承載模組M1以承載一晶片承載結構Z，晶片承載結構Z包括用於承載多個導電材料B的一電路基板1、設置在電路基板1上或者內部的多個微加熱器2以及電性連接於多個微加熱器2的一微加熱器控制晶片3；透過一晶片移轉模組M2，以將一晶片C設置在相對應的兩個導電材料B上；透過晶片移轉模組M2的一移動感測晶片M20，以提供晶片C的一晶片移動資訊N給電性連接於移動感測晶片M20與微加熱器控制晶片3之間一系統控制模組M3；系統控制模組M3能依據晶片C的晶片移動資訊N而控制微加熱器控制晶片3，以使得微加熱器2透過微加熱器控制晶片3的控制而開始或者停止對相對應的兩個導電材料B進行加熱；以及，透過相對應的兩個導電材料B的加熱與冷卻，以將晶片C固定在晶片承載結構Z上。
[第一實施例]
參閱圖1至圖5所示，本發明第一實施例提供一種晶片安裝方法，其包括：首先，配合圖1與圖2所示，提供一晶片承載結構Z，晶片承載結構Z包括用於承載多個導電材料B的一電路基板1、設置在電路基板1上或者內部的多個微加熱器2以及電性連接於多個微加熱器2的一微加熱器控制晶片3（步驟S100）；接著，配合圖1與圖3所示，透過晶片承載結構Z以承載一晶片C，晶片C設置在相對應的兩個導電材料B上（步驟S102）；然後，配合圖1與圖3所示，透過一系統控制模組M3依據晶片C的一晶片移動資訊N（也就是晶片C已經被移動的資訊）而控制微加熱器控制晶片3，以使得微加熱器2透過微加熱器控制晶片3的控制而開始對相對應的兩個導電材料B進行加熱（步驟S104）；接下來，配合圖1與圖3所示，透過相對應的兩個導電材料B的加熱與冷卻，以將晶片C固定在晶片承載結構Z上（步驟S106）。
舉例來說，如圖2所示，電路基板1包括分別承載多個導電材料B的多個導電接點100，並且每一微加熱器2鄰近相對應的兩個導電接點100。也就是說，每一微加熱器2至少會對應到兩個導電接點100，以使得分別設置在兩個導電接點100上的兩個導電材料B能夠被相對應的微加熱器2所加熱。另外，導電材料B可以是錫球、錫膏或者是任何其它的導電物質。此外，晶片C可為發光二極體晶片或者IC晶片。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
舉例來說，配合圖3與圖4所示，微加熱器控制晶片3包括分別電性連接於多個微加熱器2的多個CMOS(Complementary Metal-Oxide-Semiconductor)控制電路30，並且CMOS控制電路30具有源極S、汲極D以及閘極G。另外，每一微加熱器2能透過相對應的CMOS控制電路30的控制而被開啟（也就是讓電流開始通過微加熱器2），以對相對應的兩個導電材料B進行加熱，或者每一微加熱器2能透過相對應的CMOS控制電路30的控制而被關閉（也就是讓電流停止通過微加熱器2），以讓相對應的兩個導電材料B進行冷卻。也就是說，微加熱器控制晶片3能透過每一CMOS控制電路30的開關控制，以決定是否讓電流通過相對應的微加熱器2。當CMOS控制電路30被開啟時，電流就能夠通過CMOS控制電路30而傳送到相對應的微加熱器2，以使得相對應的微加熱器2能被開啟而對相對應的兩個導電材料B進行加熱。當CMOS控制電路30被關閉時，電流就無法通過CMOS控制電路30而傳送到相對應的微加熱器2，以使得相對應的微加熱器2被關閉而讓相對應的兩個導電材料B進行冷卻。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
舉例來說，如圖3所示，系統控制模組M3能依據晶片C的晶片移動資訊N，以控制微加熱器控制晶片3對微加熱器2進行開啟或者關閉（或是說，以控制微加熱器控制晶片3各別對多個微加熱器2進行開啟或者關閉）。也就是說，當系統控制模組M3依據晶片C的晶片移動資訊N（晶片移動資訊N是由晶片C移動後所產生的訊號）以控制微加熱器控制晶片3對微加熱器2進行開啟時，微加熱器2會對相對應的兩個導電材料B進行加熱。當系統控制模組M3依據晶片C的晶片移動資訊N（晶片移動資訊N是由晶片C移動後所產生的訊號）以控制微加熱器控制晶片3對微加熱器2進行關閉時，微加熱器2會停止對相對應的兩個導電材料B進行加熱，以冷卻相對應的導電材料B。值得注意的是，每一微加熱器2具有一特定阻值（或是特定阻抗），並且微加熱器控制晶片3能依據特定阻值以調整相對應的微加熱器2所接收到的一工作電流或者一工作電壓（或者工作電流與工作電壓），以使得多個微加熱器2所能提供給多個導電材料B的加熱溫度（或者加熱效果）都相同。或者是，也可以透過微加熱器控制晶片3控制不同的微加熱器2，以提供特定的加熱溫度（或者加熱效果）。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
舉例來說，配合圖3與圖5所示，微加熱器2進行加熱或者冷卻的實施方式，至少包括下列幾種情況：
一、當晶片C被設置在相對應的兩個導電材料B上的同時，相對應的微加熱器2能透過微加熱器控制晶片3的控制，以對相對應的兩個導電材料B開始進行加熱。也就是說，微加熱器2是當晶片C被設置在相對應的兩個導電材料B上的同時才開始從一開始加熱溫度T0進行加熱，所以相對應的兩個導電材料B是從一開始加熱溫度T0（例如0℃）開始進行加熱。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
二、當晶片C被設置在相對應的兩個導電材料B上時，相對應的微加熱器2已經透過微加熱器控制晶片3的控制，以對相對應的兩個導電材料B預先加熱至一預先加熱溫度T1。也就是說，微加熱器2是當晶片C被設置在相對應的兩個導電材料B上的同時剛好就已經預先加熱至一預先加熱溫度T1。因此，當晶片C被設置在相對應的兩個導電材料B上後，相對應的兩個導電材料B可從一預先加熱溫度T1（例如室溫~250℃）開始進行加熱到一最高加熱溫度T2（例如200~400℃，以使得兩個導電材料B處於完全或者接近熔融的狀態），藉此以有效降低兩個導電材料B需要被加熱到熔融狀態的時間（能節省由一開始加熱溫度T0加熱至一預先加熱溫度T1的時間t1），或者是說有效降低晶片C被接合到相對應的兩個導電材料B上的時間。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
三、當晶片C被設置在相對應的兩個導電材料B上時，相對應的微加熱器2已經透過微加熱器控制晶片3的控制，以對相對應的兩個導電材料B預先加熱至一最高加熱溫度T2（例如200~400℃，以使得兩個導電材料B處於完全或者接近熔融的狀態）。也就是說，微加熱器2是當晶片C被設置在相對應的兩個導電材料B上的同時剛好就已經預先加熱至一最高加熱溫度T2。因此，當晶片C被設置在相對應的兩個導電材料B上的時候，兩個導電材料B就已經處於完全或者接近完全熔融的狀態，藉此以有效降低兩個導電材料B需要被加熱到熔融狀態的時間（能節省由一開始加熱溫度T0加熱至一最高加熱溫度T2的時間t2），或者是說有效降低晶片C被接合到相對應的兩個導電材料B上的時間。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
四、當晶片C被設置在相對應的兩個導電材料B上時，相對應的微加熱器2已經透過微加熱器控制晶片3的控制，以對相對應的兩個導電材料B預先加熱至一最高加熱溫度T2後再降溫至一預定降溫溫度T3（例如200~250℃）。也就是說，微加熱器2是當晶片C被設置在相對應的兩個導電材料B上的同時就已經從一最高加熱溫度T2降溫至一預定降溫溫度T3。因此，當晶片C被設置在相對應的兩個導電材料B上的時候，兩個導電材料B會處於仍適於接合晶片C的半熔融狀態，藉此以有效降低兩個導電材料B需要被冷卻的時間（能節省由一開始加熱溫度T0加熱至一最高加熱溫度T2後再降溫至一預定降溫溫度T3的時間t3），或者是說有效降低晶片C被接合到相對應的兩個導電材料B上的時間。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
值得注意的是，配合圖2至圖4所示，本發明第一實施例提供一種晶片承載結構Z，其包括：一電路基板1、多個微加熱器2以及一微加熱器控制晶片3。電路基板1承載多個導電材料B，多個微加熱器2設置在電路基板1上或者內部，並且微加熱器控制晶片3電性連接於多個微加熱器2。更進一步來說，配合圖3與圖4所示，當一晶片C設置在兩個導電材料B上時，一系統控制模組M3能依據晶片C的一晶片移動資訊N而控制微加熱器控制晶片3，以使得微加熱器2能透過微加熱器控制晶片3（例如CMOS控制電路30）的控制而開始或者停止對兩個導電材料B進行加熱。
[第二實施例]
參閱圖6至圖11所示，本發明第二實施例提供一種晶片移轉方法，其包括：首先，配合圖6、圖7與圖11所示，透過一基板承載模組M1以承載一晶片承載結構Z，晶片承載結構Z包括用於承載多個導電材料B的一電路基板1、設置在電路基板1上或者內部的多個微加熱器2以及電性連接於多個微加熱器2的一微加熱器控制晶片3（步驟S200）；接著，配合圖6至圖9所示，透過一晶片移轉模組M2，以將一晶片C設置在相對應的兩個導電材料B上（步驟S202）；然後，配合圖6、圖9與圖11所示，透過晶片移轉模組M2的一移動感測晶片M20，以提供晶片C的一晶片移動資訊N（也就是晶片C已經被移動的資訊）給電性連接於移動感測晶片M20與微加熱器控制晶片3之間一系統控制模組M3（步驟S204）；接下來，配合配合圖6、圖8、圖9與圖11所示，系統控制模組M3依據晶片C的晶片移動資訊N而控制微加熱器控制晶片3，以使得微加熱器2透過微加熱器控制晶片3的控制而開始或者停止對相對應的兩個導電材料B進行加熱（步驟S206）；接著，配合圖6與圖9所示，透過相對應的兩個導電材料B的加熱與冷卻（也就是微加熱器2停止對相對應的兩個導電材料B進行加熱），以將晶片C固定在晶片承載結構Z上（步驟S208）；最後，配合圖6與圖10所示，使晶片移轉模組M2離開晶片C（步驟S210）。舉例來說，晶片移轉模組M2包括用於暫時承載晶片C的一晶片暫時承載結構M21（例如藍膜或者任何具有黏著層的薄膜）以及用於頂抵晶片C的一晶片頂抵結構M22（例如接觸式的傳統頂針或者超音波頂針），並且移動感測晶片M20設置在晶片頂抵結構M22上。另外，在步驟S202中，晶片C能透過晶片頂抵結構M22的向下頂抵，以設置在相對應的兩個導電材料B上。再者，在步驟S210中，晶片移轉模組M2的晶片頂抵結構M22會離開晶片C，並且晶片移轉模組M2的晶片暫時承載結構M21也會與晶片C彼此分離。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
舉例來說，如圖7所示，電路基板1包括分別承載多個導電材料B的多個導電接點100，並且每一微加熱器2鄰近相對應的兩個導電接點100。也就是說，每一微加熱器2至少會對應到兩個導電接點100，以使得分別設置在兩個導電接點100上的兩個導電材料B能夠被相對應的微加熱器2所加熱。另外，導電材料B可以是錫球、錫膏或者是任何其它的導電物質。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
舉例來說，配合圖4、圖7與圖11所示，微加熱器控制晶片3包括分別電性連接於多個微加熱器2的多個CMOS(Complementary Metal-Oxide-Semiconductor)控制電路30，並且CMOS控制電路30具有源極S、汲極D以及閘極G。另外，每一微加熱器2能透過相對應的CMOS控制電路30的控制而被開啟（也就是讓電流開始通過微加熱器2），以對相對應的兩個導電材料B進行加熱，或者每一微加熱器2能透過相對應的CMOS控制電路30的控制而被關閉（也就是讓電流停止通過微加熱器2），以讓相對應的兩個導電材料B進行冷卻。也就是說，微加熱器控制晶片3能透過每一CMOS控制電路30的開關控制，以決定是否讓電流通過相對應的微加熱器2。當CMOS控制電路30被開啟時，電流就能夠通過CMOS控制電路30而傳送到相對應的微加熱器2，以使得相對應的微加熱器2能被開啟而對相對應的兩個導電材料B進行加熱。當CMOS控制電路30被關閉時，電流就無法通過CMOS控制電路30而傳送到相對應的微加熱器2，以使得相對應的微加熱器2被關閉而讓相對應的兩個導電材料B進行冷卻。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
舉例來說，配合圖7至圖11所示，系統控制模組M3能依據晶片C的晶片移動資訊N（或者是晶片移轉模組M2的模組移動資訊），以控制微加熱器控制晶片3對微加熱器2進行開啟或者關閉（或是說，以控制微加熱器控制晶片3各別對多個微加熱器2進行開啟或者關閉）。也就是說，當系統控制模組M3依據晶片C的晶片移動資訊N（晶片移動資訊N是由晶片C移動後所產生的訊號）以控制微加熱器控制晶片3對微加熱器2進行開啟時，微加熱器2會對相對應的兩個導電材料B進行加熱。當系統控制模組M3依據晶片C的晶片移動資訊N（晶片移動資訊N是由晶片C移動後所產生的訊號）以控制微加熱器控制晶片3對微加熱器2進行關閉時，微加熱器2會停止對相對應的兩個導電材料B進行加熱，以冷卻相對應的導電材料B。值得注意的是，每一微加熱器2具有一特定阻值（或是特定阻抗），並且微加熱器控制晶片3能依據特定阻值以調整相對應的微加熱器2所接收到的一工作電流或者一工作電壓（或者工作電流與工作電壓），以使得多個微加熱器2所能提供給多個導電材料B的加熱溫度（或者加熱效果）都相同。或者是，也可以透過微加熱器控制晶片3控制不同的微加熱器2，以提供特定的加熱溫度（或者加熱效果）。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
舉例來說，配合圖5、圖9與圖11所示，微加熱器2進行加熱或者冷卻的實施方式，至少包括下列幾種情況：
一、當晶片C透過晶片頂抵結構M22的頂抵而從晶片暫時承載結構M21設置在相對應的兩個導電材料B上的同時，相對應的微加熱器2能透過微加熱器控制晶片3的控制，以對相對應的兩個導電材料B開始進行加熱。也就是說，微加熱器2是當晶片C被設置在相對應的兩個導電材料B上的同時才開始從一開始加熱溫度T0進行加熱，所以相對應的兩個導電材料B是從一開始加熱溫度T0（例如0℃）開始進行加熱。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
二、當晶片C透過晶片頂抵結構M22的頂抵而從晶片暫時承載結構M21設置在相對應的兩個導電材料B上時，相對應的微加熱器2已經透過微加熱器控制晶片3的控制，以對相對應的兩個導電材料B預先加熱至一預先加熱溫度T1。也就是說，微加熱器2是當晶片C被設置在相對應的兩個導電材料B上的同時剛好就已經預先加熱至一預先加熱溫度T1。因此，當晶片C被設置在相對應的兩個導電材料B上後，相對應的兩個導電材料B可從一預先加熱溫度T1（例如室溫~250℃）開始進行加熱到一最高加熱溫度T2（例如200~400℃，以使得兩個導電材料B處於完全或者接近熔融的狀態），藉此以有效降低兩個導電材料B需要被加熱到熔融狀態的時間（能節省由一開始加熱溫度T0加熱至一預先加熱溫度T1的時間t1），或者是說有效降低晶片C被接合到相對應的兩個導電材料B上的時間。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
三、當晶片C透過晶片頂抵結構M22的頂抵而從晶片暫時承載結構M21設置在相對應的兩個導電材料B上時，相對應的微加熱器2已經透過微加熱器控制晶片3的控制，以對相對應的兩個導電材料B預先加熱至一最高加熱溫度T2（例如200~400℃，以使得兩個導電材料B處於完全或者接近熔融的狀態）。也就是說，微加熱器2是當晶片C被設置在相對應的兩個導電材料B上的同時剛好就已經預先加熱至一最高加熱溫度T2。因此，當晶片C被設置在相對應的兩個導電材料B上的時候，兩個導電材料B就已經處於完全或者接近完全熔融的狀態，藉此以有效降低兩個導電材料B需要被加熱到熔融狀態的時間（能節省由一開始加熱溫度T0加熱至一最高加熱溫度T2的時間t2），或者是說有效降低晶片C被接合到相對應的兩個導電材料B上的時間。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
四、當晶片C透過晶片頂抵結構M22的頂抵而從晶片暫時承載結構M21設置在相對應的兩個導電材料B上時，相對應的微加熱器2已經透過微加熱器控制晶片3的控制，以對相對應的兩個導電材料B預先加熱至一最高加熱溫度T2後再降溫至一預定降溫溫度T3（例如200~250℃）。也就是說，微加熱器2是當晶片C被設置在相對應的兩個導電材料B上的同時就已經從一最高加熱溫度T2降溫至一預定降溫溫度T3。因此，當晶片C被設置在相對應的兩個導電材料B上的時候，兩個導電材料B會處於仍適於接合晶片C的半熔融狀態，藉此以有效降低兩個導電材料B需要被冷卻的時間（能節省由一開始加熱溫度T0加熱至一最高加熱溫度T2後再降溫至一預定降溫溫度T3的時間t3），或者是說有效降低晶片C被接合到相對應的兩個導電材料B上的時間。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
值得注意的是，如圖7所示，本發明第二實施例提供一種晶片移轉系統M，其包括：一基板承載模組M1、一晶片移轉模組M2以及一系統控制模組M3。更進一步來說，基板承載模組M1承載一晶片承載結構Z，並且晶片承載結構Z包括用於承載多個導電材料B的一電路基板1、設置在電路基板1上或者內部的多個微加熱器2以及電性連接於多個微加熱器2的一微加熱器控制晶片3。晶片移轉模組M2設置在基板承載模組M1的上方（如圖7所示）或者下方（將圖7的圖式反置觀看），以將一晶片C設置在相對應的兩個導電材料B上，並且晶片移轉模組M2包括一移動感測晶片M20。系統控制模組M3電性連接於移動感測晶片M20與微加熱器控制晶片3之間。藉此，當晶片移轉模組M2的移動感測晶片M20提供晶片C的一晶片移動資訊N給系統控制模組M3時，系統控制模組M3能依據晶片C的晶片移動資訊N而控制微加熱器控制晶片3，以使得微加熱器2透過微加熱器控制晶片3的控制而開始或者停止對相對應的兩個導電材料B進行加熱。
[第三實施例]
參閱圖12至圖14所示，本發明第三實施例提供一種晶片移轉系統M與晶片移轉方法。由圖12與圖7的比較、圖13與圖9的比較、圖14與圖10的比較可知，本發明第三實施例與第二實施例最大的差異在於：在第三實施例的晶片移轉系統M中，晶片移轉模組M2包括用於吸附晶片C的一晶片吸附結構M23，並且移動感測晶片M20設置在晶片吸附結構M23上。另外，配合圖12與圖13所示，在第三實施例的晶片移轉方法中，晶片C能透過晶片吸附結構M23的吸附與帶動，以設置在相對應的兩個導電材料B上。再者，如圖14所示，在第三實施例的晶片移轉方法中，晶片移轉模組M2的晶片吸附結構M23會離開晶片C。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明所提供的晶片承載結構Z，其能通過“多個微加熱器2設置在電路基板1上或者內部”以及“微加熱器控制晶片3電性連接於多個微加熱器2”的技術方案，以使得微加熱器2能透過微加熱器控制晶片3的控制，而開始或者停止對相對應的兩個導電材料B進行加熱。
本發明的其中一有益效果在於，本發明所提供的晶片安裝方法，其能通過“提供一晶片承載結構Z，晶片承載結構Z包括用於承載多個導電材料B的一電路基板1、設置在電路基板1上或者內部的多個微加熱器2以及電性連接於多個微加熱器2的一微加熱器控制晶片3”、“透過晶片承載結構Z以承載一晶片C，晶片C設置在相對應的兩個導電材料B上”以及“透過一系統控制模組M3依據晶片C的一晶片移動資訊N而控制微加熱器控制晶片3”的技術方案，以使得微加熱器2能透過微加熱器控制晶片3的控制，而開始或者停止對相對應的兩個導電材料B進行加熱。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
M:晶片移轉系統 M1:基板承載模組 M2:晶片移轉模組 M20:移動感測晶片 M21:晶片暫時承載結構 M22:晶片頂抵結構 M23:晶片吸附結構 M3:系統控制模組 Z:晶片承載結構 1:電路基板 100:導電接點 2:微加熱器 3:微加熱器控制晶片 30:CMOS控制電路 S:源極 D:汲極 G:閘極 B:導電材料 C:晶片 N:晶片移動資訊 T0:開始加熱溫度 T1:預先加熱溫度 T2:最高加熱溫度 T3:預定降溫溫度 t1,t2,t3:時間
圖1為本發明第一實施例的晶片安裝方法的流程圖。
圖2為本發明第一實施例的晶片承載結構的示意圖。
圖3為本發明第一實施例的晶片承載結構用於承載晶片的示意圖。
圖4為本發明的晶片承載結構的CMOS控制電路電性連接於微加熱器的示意圖。
圖5為本發明的微加熱器的加熱（或冷卻）溫度與時間關係的曲線圖。
圖6為本發明第二實施例的晶片移轉方法的流程圖。
圖7為本發明第二實施例的晶片移轉系統的示意圖。
圖8為本發明第二實施例的晶片移轉系統的晶片頂抵結構接觸到晶片的示意圖。
圖9為本發明第二實施例的晶片透過晶片頂抵結構的頂抵以設置在相對應的兩個導電材料上的示意圖。
圖10為本發明第二實施例的晶片移轉模組離開晶片的示意圖。
圖11為本發明第二實施例的晶片移轉系統的移動感測晶片、系統控制模組、微加熱器控制晶片以及多個微加熱器的功能方塊圖。
圖12為本發明第三實施例的晶片移轉系統的示意圖。
圖13為本發明第三實施例的晶片透過晶片吸附結構的吸附與帶動以設置在相對應的兩個導電材料上的示意圖。
圖14為本發明第三實施例的晶片移轉模組離開晶片的示意圖。
M3:系統控制模組
Z:晶片承載結構
1:電路基板
100:導電接點
2:微加熱器
3:微加熱器控制晶片
B:導電材料
C:晶片
N:晶片移動資訊

Claims (10)

  1. 一種晶片承載結構，其包括： 一電路基板，所述電路基板承載多個導電材料； 多個微加熱器，多個所述微加熱器設置在所述電路基板上或者內部；以及 一微加熱器控制晶片，所述微加熱器控制晶片電性連接於多個所述微加熱器； 其中，當一晶片設置在兩個所述導電材料上時，一系統控制模組依據所述晶片的一晶片移動資訊而控制所述微加熱器控制晶片，以使得所述微加熱器透過所述微加熱器控制晶片的控制而開始或者停止對兩個所述導電材料進行加熱。
  2. 如請求項1所述的晶片承載結構，其中，所述電路基板包括分別承載多個所述導電材料的多個導電接點，且每一所述微加熱器鄰近相對應的兩個所述導電接點；其中，所述微加熱器控制晶片包括分別電性連接於多個所述微加熱器的多個CMOS控制電路，且每一所述微加熱器透過相對應的所述CMOS控制電路的控制而被開啟以加熱相對應的兩個所述導電材料或者透過相對應的所述CMOS控制電路的控制而被關閉以冷卻相對應的兩個所述導電材料；其中，所述系統控制模組依據所述晶片的所述晶片移動資訊，以控制所述微加熱器控制晶片對所述微加熱器進行開啟或者關閉；其中，當所述系統控制模組依據所述晶片的所述晶片移動資訊以控制所述微加熱器控制晶片對所述微加熱器進行開啟時，所述微加熱器對相對應的兩個所述導電材料進行加熱；其中，當所述系統控制模組依據所述晶片的所述晶片移動資訊以控制所述微加熱器控制晶片對所述微加熱器進行關閉時，所述微加熱器停止對相對應的兩個所述導電材料進行加熱，以冷卻相對應的所述導電材料；其中，當所述晶片被移轉到兩個所述導電材料上的同時，相對應的所述微加熱器透過所述微加熱器控制晶片的控制，以對相對應的兩個所述導電材料開始進行加熱；其中，每一所述微加熱器具有一特定阻值，所述微加熱器控制晶片依據所述特定阻值以調整相對應的所述微加熱器所接收到的一工作電流或者一工作電壓，以使得多個所述微加熱器所提供的加熱溫度都相同。
  3. 如請求項1所述的晶片承載結構，其中，所述電路基板包括分別承載多個所述導電材料的多個導電接點，且每一所述微加熱器鄰近相對應的兩個所述導電接點；其中，所述微加熱器控制晶片包括分別電性連接於多個所述微加熱器的多個CMOS控制電路，且每一所述微加熱器透過相對應的所述CMOS控制電路的控制而被開啟以加熱相對應的兩個所述導電材料或者透過相對應的所述CMOS控制電路的控制而被關閉以冷卻相對應的兩個所述導電材料；其中，所述系統控制模組依據所述晶片的所述晶片移動資訊，以控制所述微加熱器控制晶片對所述微加熱器進行開啟或者關閉；其中，當所述系統控制模組依據所述晶片的所述晶片移動資訊以控制所述微加熱器控制晶片對所述微加熱器進行開啟時，所述微加熱器對相對應的兩個所述導電材料進行加熱；其中，當所述系統控制模組依據所述晶片的所述晶片移動資訊以控制所述微加熱器控制晶片對所述微加熱器進行關閉時，所述微加熱器停止對相對應的兩個所述導電材料進行加熱，以冷卻相對應的所述導電材料；其中，當所述晶片被移轉到兩個所述導電材料上時，相對應的所述微加熱器已經透過所述微加熱器控制晶片的控制，以對相對應的兩個所述導電材料預先加熱至一預先加熱溫度；其中，每一所述微加熱器具有一特定阻值，所述微加熱器控制晶片依據所述特定阻值以調整相對應的所述微加熱器所接收到的一工作電流或者一工作電壓，以使得多個所述微加熱器所提供的加熱溫度都相同。
  4. 如請求項1所述的晶片承載結構，其中，所述電路基板包括分別承載多個所述導電材料的多個導電接點，且每一所述微加熱器鄰近相對應的兩個所述導電接點；其中，所述微加熱器控制晶片包括分別電性連接於多個所述微加熱器的多個CMOS控制電路，且每一所述微加熱器透過相對應的所述CMOS控制電路的控制而被開啟以加熱相對應的兩個所述導電材料或者透過相對應的所述CMOS控制電路的控制而被關閉以冷卻相對應的兩個所述導電材料；其中，所述系統控制模組依據所述晶片的所述晶片移動資訊，以控制所述微加熱器控制晶片對所述微加熱器進行開啟或者關閉；其中，當所述系統控制模組依據所述晶片的所述晶片移動資訊以控制所述微加熱器控制晶片對所述微加熱器進行開啟時，所述微加熱器對相對應的兩個所述導電材料進行加熱；其中，當所述系統控制模組依據所述晶片的所述晶片移動資訊以控制所述微加熱器控制晶片對所述微加熱器進行關閉時，所述微加熱器停止對相對應的兩個所述導電材料進行加熱，以冷卻相對應的所述導電材料；其中，當所述晶片被移轉到兩個所述導電材料上時，相對應的所述微加熱器已經透過所述微加熱器控制晶片的控制，以對相對應的兩個所述導電材料預先加熱至一最高加熱溫度；其中，每一所述微加熱器具有一特定阻值，所述微加熱器控制晶片依據所述特定阻值以調整相對應的所述微加熱器所接收到的一工作電流或者一工作電壓，以使得多個所述微加熱器所提供的加熱溫度都相同。
  5. 如請求項1所述的晶片承載結構，其中，所述電路基板包括分別承載多個所述導電材料的多個導電接點，且每一所述微加熱器鄰近相對應的兩個所述導電接點；其中，所述微加熱器控制晶片包括分別電性連接於多個所述微加熱器的多個CMOS控制電路，且每一所述微加熱器透過相對應的所述CMOS控制電路的控制而被開啟以加熱相對應的兩個所述導電材料或者透過相對應的所述CMOS控制電路的控制而被關閉以冷卻相對應的兩個所述導電材料；其中，所述系統控制模組依據所述晶片的所述晶片移動資訊，以控制所述微加熱器控制晶片對所述微加熱器進行開啟或者關閉；其中，當所述系統控制模組依據所述晶片的所述晶片移動資訊以控制所述微加熱器控制晶片對所述微加熱器進行開啟時，所述微加熱器對相對應的兩個所述導電材料進行加熱；其中，當所述系統控制模組依據所述晶片的所述晶片移動資訊以控制所述微加熱器控制晶片對所述微加熱器進行關閉時，所述微加熱器停止對相對應的兩個所述導電材料進行加熱，以冷卻相對應的所述導電材料；其中，當所述晶片被移轉到兩個所述導電材料上時，相對應的所述微加熱器已經透過所述微加熱器控制晶片的控制，以對相對應的兩個所述導電材料預先加熱至一最高加熱溫度後再降溫至一預定降溫溫度；其中，每一所述微加熱器具有一特定阻值，所述微加熱器控制晶片依據所述特定阻值以調整相對應的所述微加熱器所接收到的一工作電流或者一工作電壓，以使得多個所述微加熱器所提供的加熱溫度都相同。
  6. 一種晶片承載結構，其包括： 一電路基板，所述電路基板承載多個導電材料； 多個微加熱器，多個所述微加熱器設置在所述電路基板上或者內部；以及 一微加熱器控制晶片，所述微加熱器控制晶片電性連接於多個所述微加熱器。
  7. 一種晶片安裝方法，其包括： 提供一晶片承載結構，所述晶片承載結構包括用於承載多個導電材料的一電路基板、設置在所述電路基板上或者內部的多個微加熱器以及電性連接於多個所述微加熱器的一微加熱器控制晶片； 透過所述晶片承載結構以承載一晶片，所述晶片設置在相對應的兩個所述導電材料上； 透過一系統控制模組依據所述晶片的一晶片移動資訊而控制所述微加熱器控制晶片，以使得所述微加熱器透過所述微加熱器控制晶片的控制而開始對相對應的兩個所述導電材料進行加熱；以及 透過相對應的兩個所述導電材料的加熱與冷卻，以將所述晶片固定在所述晶片承載結構上。
  8. 如請求項7所述的晶片安裝方法，其中，所述電路基板包括分別承載多個所述導電材料的多個導電接點，且每一所述微加熱器鄰近相對應的兩個所述導電接點；其中，所述微加熱器控制晶片包括分別電性連接於多個所述微加熱器的多個CMOS控制電路，且每一所述微加熱器透過相對應的所述CMOS控制電路的控制而被開啟以加熱相對應的兩個所述導電材料或者透過相對應的所述CMOS控制電路的控制而被關閉以冷卻相對應的兩個所述導電材料；其中，所述系統控制模組依據所述晶片的所述晶片移動資訊，以控制所述微加熱器控制晶片對所述微加熱器進行開啟或者關閉；其中，當所述系統控制模組依據所述晶片的所述晶片移動資訊以控制所述微加熱器控制晶片對所述微加熱器進行開啟時，所述微加熱器對相對應的兩個所述導電材料進行加熱；其中，當所述系統控制模組依據所述晶片的所述晶片移動資訊以控制所述微加熱器控制晶片對所述微加熱器進行關閉時，所述微加熱器停止對相對應的兩個所述導電材料進行加熱，以冷卻相對應的所述導電材料；其中，當所述晶片被移轉到兩個所述導電材料上的同時，相對應的所述微加熱器透過所述微加熱器控制晶片的控制，以對相對應的兩個所述導電材料開始進行加熱；其中，每一所述微加熱器具有一特定阻值，所述微加熱器控制晶片依據所述特定阻值以調整相對應的所述微加熱器所接收到的一工作電流或者一工作電壓，以使得多個所述微加熱器所提供的加熱溫度都相同。
  9. 如請求項7所述的晶片安裝方法，其中，所述電路基板包括分別承載多個所述導電材料的多個導電接點，且每一所述微加熱器鄰近相對應的兩個所述導電接點；其中，所述微加熱器控制晶片包括分別電性連接於多個所述微加熱器的多個CMOS控制電路，且每一所述微加熱器透過相對應的所述CMOS控制電路的控制而被開啟以加熱相對應的兩個所述導電材料或者透過相對應的所述CMOS控制電路的控制而被關閉以冷卻相對應的兩個所述導電材料；其中，所述系統控制模組依據所述晶片的所述晶片移動資訊，以控制所述微加熱器控制晶片對所述微加熱器進行開啟或者關閉；其中，當所述系統控制模組依據所述晶片的所述晶片移動資訊以控制所述微加熱器控制晶片對所述微加熱器進行開啟時，所述微加熱器對相對應的兩個所述導電材料進行加熱；其中，當所述系統控制模組依據所述晶片的所述晶片移動資訊以控制所述微加熱器控制晶片對所述微加熱器進行關閉時，所述微加熱器停止對相對應的兩個所述導電材料進行加熱，以冷卻相對應的所述導電材料；其中，當所述晶片被移轉到兩個所述導電材料上時，相對應的所述微加熱器已經透過所述微加熱器控制晶片的控制，以對相對應的兩個所述導電材料預先加熱至一預先加熱溫度；其中，每一所述微加熱器具有一特定阻值，所述微加熱器控制晶片依據所述特定阻值以調整相對應的所述微加熱器所接收到的一工作電流或者一工作電壓，以使得多個所述微加熱器所提供的加熱溫度都相同。
  10. 如請求項7所述的晶片安裝方法，其中，所述電路基板包括分別承載多個所述導電材料的多個導電接點，且每一所述微加熱器鄰近相對應的兩個所述導電接點；其中，所述微加熱器控制晶片包括分別電性連接於多個所述微加熱器的多個CMOS控制電路，且每一所述微加熱器透過相對應的所述CMOS控制電路的控制而被開啟以加熱相對應的兩個所述導電材料或者透過相對應的所述CMOS控制電路的控制而被關閉以冷卻相對應的兩個所述導電材料；其中，所述系統控制模組依據所述晶片的所述晶片移動資訊，以控制所述微加熱器控制晶片對所述微加熱器進行開啟或者關閉；其中，當所述系統控制模組依據所述晶片的所述晶片移動資訊以控制所述微加熱器控制晶片對所述微加熱器進行開啟時，所述微加熱器對相對應的兩個所述導電材料進行加熱；其中，當所述系統控制模組依據所述晶片的所述晶片移動資訊以控制所述微加熱器控制晶片對所述微加熱器進行關閉時，所述微加熱器停止對相對應的兩個所述導電材料進行加熱，以冷卻相對應的所述導電材料；其中，當所述晶片被移轉到兩個所述導電材料上時，相對應的所述微加熱器已經透過所述微加熱器控制晶片的控制，以對相對應的兩個所述導電材料預先加熱至一最高加熱溫度後再降溫至一預定降溫溫度；其中，每一所述微加熱器具有一特定阻值，所述微加熱器控制晶片依據所述特定阻值以調整相對應的所述微加熱器所接收到的一工作電流或者一工作電壓，以使得多個所述微加熱器所提供的加熱溫度都相同。
TW109123930A 2020-07-15 2020-07-15 晶片承載結構與晶片安裝方法 TWI775111B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109123930A TWI775111B (zh) 2020-07-15 2020-07-15 晶片承載結構與晶片安裝方法
CN202110500149.6A CN113948627A (zh) 2020-07-15 2021-05-08 芯片承载结构与芯片安装方法
US17/373,876 US20220020723A1 (en) 2020-07-15 2021-07-13 Chip-carrying structure and chip-bonding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109123930A TWI775111B (zh) 2020-07-15 2020-07-15 晶片承載結構與晶片安裝方法

Publications (2)

Publication Number Publication Date
TW202205499A true TW202205499A (zh) 2022-02-01
TWI775111B TWI775111B (zh) 2022-08-21

Family

ID=79292761

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109123930A TWI775111B (zh) 2020-07-15 2020-07-15 晶片承載結構與晶片安裝方法

Country Status (3)

Country Link
US (1) US20220020723A1 (zh)
CN (1) CN113948627A (zh)
TW (1) TWI775111B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI718812B (zh) * 2019-12-17 2021-02-11 台灣愛司帝科技股份有限公司 微加熱器晶片、晶圓級電子晶片組件以及晶片組件堆疊系統

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
JPWO2016158935A1 (ja) * 2015-03-30 2018-02-01 東レエンジニアリング株式会社 半導体装置の製造方法、半導体実装装置および半導体装置の製造方法で製造されたメモリデバイス
US10852271B2 (en) * 2016-12-14 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip heater

Also Published As

Publication number Publication date
US20220020723A1 (en) 2022-01-20
CN113948627A (zh) 2022-01-18
TWI775111B (zh) 2022-08-21

Similar Documents

Publication Publication Date Title
KR101183824B1 (ko) 가열 결합 헤드를 사용하는 직접적인 다이 부착 방법
JP6501970B2 (ja) マイクロ発光ダイオードの修復方法、製造方法、装置及び電子機器
TWI775111B (zh) 晶片承載結構與晶片安裝方法
TWI698964B (zh) 晶片固接結構及晶片固接設備
TW200305957A (en) Manufacturing apparatus of electronic device, manufacturing method of electronic device, and manufacturing program of electronic device
TWI727853B (zh) 晶片移轉系統與晶片移轉方法
ATE342929T1 (de) Planarisierte mikroelektronik-substrate
TWI770612B (zh) 晶片移轉系統與晶片移轉方法
TWI698949B (zh) 薄膜結構、晶片承載組件及晶片承載設備
KR101619460B1 (ko) 적층형 반도체 패키지의 제조장치
TWI764127B (zh) 發光二極體晶片初始結構、影像顯示裝置與晶片分類系統
JPS6351538B2 (zh)
KR101619455B1 (ko) 적층형 반도체 패키지의 제조방법
JP4418054B2 (ja) 電子部品の実装方法
KR100676353B1 (ko) 혼성 집적 회로 장치의 제조 방법
JP2005005304A (ja) 半導体製造装置および半導体装置の製造方法
JP2003297879A (ja) 半導体チップ圧着装置
JP2002290027A5 (zh)
TWI774936B (zh) 承載結構及承載設備
US20040076408A1 (en) Method and apparatus for removeably coupling a heat rejection device with a heat producing device
JPS61141199A (ja) チツプ部品の実装方法
TW200808148A (en) Circuit board module
JP2003133707A (ja) 電子部品の装着方法及び装置
JPS61164233A (ja) ダイボンデイング方法
TW202201715A (zh) 發光晶片承載結構及其製作方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent