TW202203396A - 半導體封裝 - Google Patents

半導體封裝 Download PDF

Info

Publication number
TW202203396A
TW202203396A TW110123362A TW110123362A TW202203396A TW 202203396 A TW202203396 A TW 202203396A TW 110123362 A TW110123362 A TW 110123362A TW 110123362 A TW110123362 A TW 110123362A TW 202203396 A TW202203396 A TW 202203396A
Authority
TW
Taiwan
Prior art keywords
heat sink
disposed
pattern
metal film
film
Prior art date
Application number
TW110123362A
Other languages
English (en)
Inventor
姜明杉
李相奎
金鎭求
李用軍
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202203396A publication Critical patent/TW202203396A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明提供一種半導體封裝。半導體封裝包含：第一基底；第一半導體晶片，安置於第一基底上；散熱片結構，包括安置於第一半導體晶片上的下部散熱片圖案、安置於下部散熱片圖案上的金屬膜圖案以及安置於下部散熱片圖案的側壁及金屬膜圖案的側壁上的絕緣膜；中介層，安置於散熱片結構上；以及焊料球，連接散熱片結構與中介層。

Description

半導體封裝
本揭露是關於一種半導體封裝。
近年來，更多電子裝置利用高效能元件實施，且因此，半導體晶片大小以及半導體封裝的大小已相應地增大。另一方面，由於當前傾向於更細的電子裝置，因此需要減小半導體封裝的厚度。
此外，已在滿足對於多功能性、高容量以及小型化的需求的方向上研發半導體封裝。因此，藉由將多個半導體晶片整合至單個半導體封裝中，有可能實現高容量及多個功能，同時顯著地減小半導體封裝的大小。
本揭露的態樣提供一種半導體封裝，藉由將具有高熱導率的散熱片圖案置放在安置於下部半導體封裝中的半導體晶片上以及藉由使散熱片圖案經由焊料球連接至中介層，所述半導體封裝能夠經由中介層及上部半導體封裝有效地發出在半導體晶片中產生的熱量。
根據本揭露的一態樣，提供一種半導體封裝，包括：第一基底；第一半導體晶片，設置於第一基底上；散熱片結構，包括設置於第一半導體晶片上的第一散熱片圖案、設置於第一散熱片圖案上的金屬膜圖案以及設置於第一散熱片圖案的側壁及金屬膜圖案的側壁上的絕緣膜；中介層，設置於散熱片結構上；以及焊料球，設置至散熱片結構及中介層。
根據本揭露的另一態樣，提供一種半導體封裝，包括：第一基底；第一半導體晶片，設置於第一基底上；散熱片圖案，設置於第一半導體晶片上，所述散熱片圖案包括第一散熱片、在第一方向上與第一散熱片間隔開的第二散熱片以及在不同於第一方向的第二方向上與第一散熱片間隔開的第三散熱片；中介層，設置於散熱片圖案上；焊料球，設置於散熱片圖案與中介層之間；第二基底，設置於中介層上；以及第二半導體晶片，設置於第二基底上。
根據本揭露的另一態樣，提供一種半導體封裝，包括：第一基底，具有下部表面，第一焊料球設置於所述下部表面上；第一半導體晶片，設置於第一基底上且經由第二焊料球電連接至第一基底；鈍化膜，設置於第一半導體晶片上；晶種膜圖案，設置於鈍化膜上；散熱片圖案，設置於晶種膜圖案上，所述散熱片圖案包括第一散熱片、在第一方向上與第一散熱片間隔開的第二散熱片以及連接第一散熱片與第二散熱片的散熱片連接件；金屬膜圖案，包括設置於第一散熱片上的第一金屬膜及設置於第二散熱片上的第二金屬膜；絕緣膜，沿著晶種膜圖案的側壁、散熱片圖案的側壁以及金屬膜圖案的側壁中的每一者設置，所述絕緣膜具有形成於與金屬膜圖案的最上表面相同的平面上的最上表面；中介層，設置於金屬膜圖案上，且經由設置於第一半導體晶片的側壁上的第三焊料球電連接至第一基底；第四焊料球，設置成連接金屬膜圖案與中介層；第二基底，設置於中介層上且經由第五焊料球電連接至中介層；第二半導體晶片，設置於第二基底上；以及上部散熱片，設置於第二半導體晶片上。
根據本揭露的另一態樣，提供一種半導體封裝，包括：第一基底；第一半導體晶片，設置於第一基底上；散熱片結構，設置於第一半導體晶片上，所述散熱片結構包含晶種層、設置於晶種層上的散熱片、設置於晶種層上的金屬層以及覆蓋晶種層、散熱片以及金屬層的側邊的絕緣層；中介層，設置於散熱片結構上；第二基底，安置於中介層上；以及第二半導體晶片，設置於第二基底上。
根據本揭露的另一態樣，提供一種製造半導體封裝的方法，包括：提供設置於第一基底上的第一半導體晶片；藉由以下來在第一半導體晶片上形成散熱片結構：在第一半導體晶片上形成晶種層，在晶種層上形成散熱片，形成設置於晶種層上的金屬層，以及形成絕緣層以覆蓋晶種層、散熱片以及金屬層的側邊；在散熱片結構上形成中介層；以及在中介層上設置第二半導體晶片。
然而，本揭露的態樣不限於下文所描述的一或多個例示性實施例。藉由參考下文給出的本揭露的詳細描述，本揭露的上述及其他態樣對於本揭露所關於的所屬領域中具有通常知識者將變得更顯而易見。
下文中，將參考圖1至圖8闡述根據本揭露的一實例實施例的半導體封裝。
圖1為根據本揭露的一實例實施例的半導體封裝的示意性平面圖。圖2為沿著圖1的線A-A'截取的橫截面圖。圖3為用於解釋安置於圖2中繪示的第一半導體晶片上的散熱片結構的平面圖。圖4為用於解釋安置於圖2中繪示的第一半導體晶片上的下部散熱片圖案的平面圖。圖5為沿著圖3及圖4中的每一者的線B-B'截取的橫截面圖。圖6為圖5的區域R的放大圖。圖7為沿著圖3及圖4中的每一者的線C-C'截取的橫截面圖。圖8為沿著圖3及圖4中的每一者的線D-D'截取的橫截面圖。
參考圖1至圖8，根據本揭露的一實例實施例的半導體封裝具有第一基底100、第一半導體晶片110、散熱片結構120、第一模塑層130、中介層140、第二基底150、第二半導體晶片160、第二模塑層170、第一黏著層175、上部散熱片180以及第一至第六焊料球191、焊料球192、焊料球193、焊料球194、焊料球195以及焊料球196。根據一實例實施例，第一至第六焊料球191、焊料球192、焊料球193、焊料球194、焊料球195以及焊料球196中的每一者可包含多個焊料球。
第一基底100可以是例如印刷電路板（printed circuit board；PCB）或陶瓷基底。然而，本揭露不限於此。
在第一基底100為印刷電路板時，第一基底100可由選自苯酚樹脂、環氧樹脂以及聚醯亞胺的至少一種材料製成。舉例而言，第一基底100可包含選自以下各項的至少一種材料：FR4、四官能環氧樹脂、聚苯醚、環氧樹脂/聚亞苯基氧化物、雙馬來醯亞胺三嗪（bismaleimide triazine；BT）、聚醯胺短纖席材（thermount）、氰酸酯、聚醯亞胺以及液晶聚合物。雖然第一基底100的表面可由阻焊劑覆蓋，但本揭露不限於此。
根據一實例實施例，第一佈線層105可安置於第一基底100內部。第一佈線層105可包含多個佈線以及用於連接各別佈線的多個通孔。
根據一實例實施例，第一焊料球191可安置於第一基底100的下部表面上。第一焊料球191可與安置於第一基底100的下部表面上的第一佈線層105接觸。第一焊料球191可自第一基底100的下部表面凸狀地突起。第一焊料球191可以是第一基底100藉以電連接至另一外部元件的一部分。
雖然第一焊料球191可包含例如以下各項中的至少一者：錫（Sn）、銦（In）、鉛（Pb）、鋅（Zn）、鎳（Ni）、金（Au）、銀（Ag）、銅（Cu）、銻（Sb）、鉍（Bi）以及其組合，但本揭露不限於此。
根據一實例實施例，第一半導體晶片110可安置於第一基底100的上部表面上。雖然第一半導體晶片110可具有例如一個半導體晶片，但本揭露不限於此。因此，根據另一實例實施例，第一半導體晶片110可以是具有多個半導體晶片的半導體封裝。
根據一實例實施例，第二焊料球192可安置於第一半導體晶片110的下部表面上。第二焊料球192可與安置於第一半導體晶片110的下部表面上的導電端子接觸。第二焊料球192可自第一半導體晶片110的下部表面凸狀地突起。第一半導體晶片110可經由第二焊料球192電連接至第一基底100。
雖然第二焊料球192可包含例如以下各項中的至少一者：錫（Sn）、銦（In）、鉛（Pb）、鋅（Zn）、鎳（Ni）、金（Au）、銀（Ag）、銅（Cu）、銻（Sb）、鉍（Bi）以及其組合，但本揭露不限於此。
根據一實例實施例，鈍化膜115可如圖5中所繪示安置於第一半導體晶片110的上部表面上。鈍化膜115可保形地安置以完全覆蓋第一半導體晶片110的上部表面。然而，本揭露不限於此。
鈍化膜115可包含絕緣材料。雖然鈍化膜115可包含例如氧化矽（SiO2 ）及氮化矽（SiN）中的至少一者，但本揭露不限於此。
參考圖2，散熱片結構120可安置於第一半導體晶片110的上部表面上。根據一實例實施例，散熱片結構120可安置於鈍化膜115上，所述鈍化膜115安置於第一半導體晶片110的上部表面上。然而，本揭露不限於此。散熱片結構120可安置為自第一半導體晶片110的上部表面突起。
參考圖5，根據一實例實施例，散熱片結構120在第三方向DR3（其是豎直方向）上的第一厚度t1可與第一半導體晶片110在第三方向DR3上的第二厚度t2成比例。舉例而言，散熱片結構120的第一厚度t1與散熱片結構120的第一厚度t1及第一半導體晶片110的第二厚度t2的總和的比率可為0.07至0.4。散熱片結構120的第一厚度t1可以是例如25微米至60微米。然而，本揭露不限於此。
散熱片結構120可具有晶種膜圖案121、下部散熱片圖案122、金屬膜圖案123以及絕緣膜124。
晶種膜圖案121可安置於鈍化膜115上。晶種膜圖案121可保形地安置於鈍化膜115上。下部散熱片圖案122可在第三方向DR3上與晶種膜圖案121重疊。
晶種膜圖案121可用作用於形成下部散熱片圖案122的晶種。晶種膜圖案121可包含例如第一晶種膜圖案121a及第二晶種膜圖案121b，如圖6中所繪示。
第一晶種膜圖案121a可安置於鈍化膜115上。第一晶種膜圖案121a可包含鈦（Ti）、鈦鎢（TiW）以及鎳（Ni）中的至少一者。然而，本揭露不限於此。
第二晶種膜圖案121b可安置於第一晶種膜圖案121a上。第二晶種膜圖案121b可在第三方向DR3上與第一晶種膜圖案121a完全重疊。
第二晶種膜圖案121b可包含不同於第一晶種膜圖案121a的材料。第二晶種膜圖案121b可包含例如銅（Cu）。然而，本揭露不限於此。
下部散熱片圖案122可安置於晶種膜圖案121上。下部散熱片圖案122可在第三方向DR3上與晶種膜圖案121完全重疊。
下部散熱片圖案122可包含在第一方向DR1上及不同於第一方向DR1的第二方向DR2上彼此間隔開的多個下部散熱片。彼此間隔開的多個下部散熱片可經由下部散熱片連接件彼此連接。
參考圖4，下部散熱片圖案122可包含例如第一至第五下部散熱片122_1、下部散熱片122_2、下部散熱片122_3、下部散熱片122_4以及下部散熱片122_5、第一下部散熱片連接件122c_1以及第二下部散熱片連接件122c_2。
第一至第四下部散熱片122_1、下部散熱片122_2、下部散熱片122_3以及下部散熱片122_4可在第一方向DR1上依序彼此間隔開。第五下部散熱片122_5可在第二方向DR2上與第一下部散熱片122_1間隔開。
第一下部散熱片連接件122c_1可安置於第一下部散熱片122_1與第二下部散熱片122_2之間。第一下部散熱片連接件122c_1可在第一方向DR1上延伸。第一下部散熱片連接件122c_1可連接第一下部散熱片122_1與第二下部散熱片122_2。
第二下部散熱片連接件122c_2可安置於第一下部散熱片122_1與第五下部散熱片122_5之間。第二下部散熱片連接件122c_2可在第二方向DR2上延伸。第二下部散熱片連接件122c_2可連接第一下部散熱片122_1與第五下部散熱片122_5。
具有與第一下部散熱片連接件122c_1的結構類似的結構的下部散熱片連接件可連接於在第一方向DR1上彼此間隔開的多個下部散熱片之間。此外，具有與第二下部散熱片連接件122c_2的結構類似的結構的下部散熱片連接件可連接於在第二方向DR2上彼此間隔開的多個下部散熱片之間。因此，下部散熱片圖案122的平面形狀可具有網狀形狀。
多個下部散熱片中的每一者的寬度可形成為大於下部散熱片連接件的寬度。舉例而言，第一下部散熱片122_1在第二方向DR2上的第一寬度W1可形成為大於第一下部散熱片連接件122c_1在第二方向DR2上的第二寬度W2。類似地，第一下部散熱片122_1在第一方向DR1上的寬度可形成為大於第二下部散熱片連接件122c_2在第一方向DR1上的寬度。
下部散熱片圖案122可包含具有高熱導率的材料。下部散熱片圖案122可包含與第二晶種膜圖案121b相同的材料。下部散熱片圖案122可包含例如銅（Cu）。然而，本揭露不限於此。
金屬膜圖案123可安置於下部散熱片圖案122上。如圖6中所繪示，金屬膜圖案123可包含例如第一膜123a及第二膜123b。
第一膜123a可安置於下部散熱片圖案122上。第一膜123a可包含例如鎳（Ni）。然而，本揭露不限於此。
第二膜123b可安置於第一膜123a上。第二膜123b可在第三方向DR3上與第一膜123a完全重疊。第二膜123b可包含不同於第一膜123a的材料。第二膜123b可包含例如金（Au）。然而，本揭露不限於此。
金屬膜圖案123可具有在第一方向DR1及第二方向DR2上彼此間隔開的多個金屬膜。多個金屬膜中的每一者可在第一方向DR1及第二方向DR2上完全彼此分隔開。多個金屬膜中的每一者的平面形狀可為例如矩形。然而，本揭露不限於此。
金屬膜圖案123可包含例如第一至第五金屬膜123_1、金屬膜123_2、金屬膜123_3、金屬膜123_4以及金屬膜123_5。第一至第四金屬膜123_1、金屬膜123_2、金屬膜123_3以及金屬膜123_4可在第一方向DR1上依序彼此間隔開。第五金屬膜123_5可在第二方向DR2上與第一金屬膜123_1間隔開。
第一金屬膜123_1可安置於第一下部散熱片122_1上。第二金屬膜123_2可安置於第二下部散熱片122_2上。第三金屬膜123_3可安置於第三下部散熱片122_3上。第四金屬膜123_4可安置於第四下部散熱片122_4上。第五金屬膜123_5可安置於第五下部散熱片122_5上。金屬膜圖案123可能不安置於第一下部散熱片連接件122c_1及第二下部散熱片連接件122c_2上。
第一至第五金屬膜123_1、金屬膜123_2、金屬膜123_3、金屬膜123_4以及金屬膜123_5中的每一者可在第三方向DR3上與第一至第五下部散熱片122_1、下部散熱片122_2、下部散熱片122_3、下部散熱片122_4以及下部散熱片122_5中的每一者完全重疊。然而，本揭露不限於此。
絕緣膜124可沿著晶種膜圖案121、下部散熱片圖案122以及金屬膜圖案123中的每一者的側壁安置。絕緣膜124可與晶種膜圖案121、下部散熱片圖案122以及金屬膜圖案123中的每一者的側壁接觸。絕緣膜124可安置於第一下部散熱片連接件122c_1及第二下部散熱片連接件122c_2中的每一者的上部表面上。
絕緣膜124可包含例如包圍第一金屬膜123_1的側壁的第一部分124_1、在第一金屬膜123_1與第二金屬膜123_2之間在方向DR1上延伸的第二部分124_2，以及在第一金屬膜123_1與第五金屬膜123_5之間在第二方向DR2上延伸的第三部分124_3。
絕緣膜124的第二部分124_2可安置於第一下部散熱片連接件122c_1的上部表面上。絕緣膜124的第二部分124_2可與第一下部散熱片連接件122c_1的上部表面接觸。絕緣膜124的第三部分124_3可安置於第二下部散熱片連接件122c_2的上部表面上。絕緣膜124的第三部分124_3可與第二下部散熱片連接件122c_2的上部表面接觸。
絕緣膜124的第一部分124_1的上部表面可形成於與絕緣膜124的第二部分124_2的上部表面及絕緣膜124的第三部分124_3的上部表面相同的平面上。另外，絕緣膜124的最上表面可形成於與金屬膜圖案123的最上表面相同的平面上。
絕緣膜124可包含例如氧化膜、氧化銅（CuO）以及有機可焊性保護劑（Organic Solderability Preservative；OSP）化合物中的至少一者。
中介層140可安置於散熱片結構120上。中介層140可以是例如印刷電路板（PCB）或陶瓷基底。然而，本揭露不限於此。根據一實例實施例，中介層140可以是包含矽的中介層。
第二佈線層145可安置於中介層140內部。第二佈線層145可包含多個佈線以及用於連接各別佈線的多個通孔。
第三焊料球193可安置於第一基底100與中介層140之間。第三焊料球193可安置於第一半導體晶片110的側壁上。第三焊料球193可與安置於第一基底100的上部表面上的第一佈線層105以及安置於中介層140的下部表面上的第二佈線層145接觸。中介層140可經由第三焊料球193電連接至第一基底100。
第四焊料球194可安置於散熱片結構120與中介層140之間。根據一實例實施例，第四焊料球194可安置於金屬膜圖案123與中介層140之間。第四焊料球194可在第三方向DR3上與包含於金屬膜圖案123中的多個金屬膜中的每一者重疊。第四焊料球194可連接散熱片結構120與中介層140。
雖然第三焊料球193及第四焊料球194中的每一者可包含例如以下各項中的至少一者：錫（Sn）、銦（In）、鉛（Pb）、鋅（Zn）、鎳（Ni）、金（Au）、銀（Ag）、銅（Cu）、銻（Sb）、鉍（Bi）以及其組合，但本揭露不限於此。
第一模塑層130可安置於第一基底100與中介層140之間。第一模塑層130可包圍第一半導體晶片110、第二焊料球192的側壁、第三焊料球193的側壁、散熱片結構120以及第四焊料球194的側壁。第一模塑層130可包含例如環氧模製化合物（epoxy molding compound；EMC）或兩種或大於兩種類型的矽混合材料。
第二基底150可安置於中介層140上。第二基底150可以是例如印刷電路板（PCB）或陶瓷基底。然而，本揭露不限於此。
第三佈線層155可安置於第二基底150內部。第三佈線層155可包含多個佈線以及用於連接各別佈線的多個通孔。
第五焊料球195可安置於第二基底150的下部表面上。第五焊料球195可與安置於第二基底150的下部表面上的第三佈線層155接觸。第五焊料球195可自第二基底150的下部表面凸狀地突起。第二基底150可經由第五焊料球195電連接至中介層140。
雖然第五焊料球195可包含例如以下各項中的至少一者：錫（Sn）、銦（In）、鉛（Pb）、鋅（Zn）、鎳（Ni）、金（Au）、銀（Ag）、銅（Cu）、銻（Sb）、鉍（Bi）以及其組合，但本揭露不限於此。
第二半導體晶片160可安置於第二基底150的上部表面上。雖然第二半導體晶片160可包含例如一個半導體晶片，但本揭露不限於此。在一些其他實施例中，第二半導體晶片160可以是包括多個半導體晶片的半導體封裝。
第六焊料球196可安置於第二半導體晶片160的下部表面上。第六焊料球196可與安置於第二半導體晶片160的下部表面上的導電端子接觸。第六焊料球196可自第二半導體晶片160的下部表面凸狀地突起。第二半導體晶片160可經由第六焊料球196電連接至第二基底150。
雖然第六焊料球196可包含例如以下各項中的至少一者：錫（Sn）、銦（In）、鉛（Pb）、鋅（Zn）、鎳（Ni）、金（Au）、銀（Ag）、銅（Cu）、銻（Sb）、鉍（Bi）以及其組合，但本揭露不限於此。
第二模塑層170可安置為覆蓋第二基底150上的第二半導體晶片160。第二模塑層170可包圍第六焊料球196的側壁。第二模塑層170可包含例如環氧模製化合物（EMC）或兩種或大於兩種類型的矽混合材料。
第一黏著層175可安置於第二模塑層170上。第一黏著層175可包含具有高熱導率的材料。
上部散熱片180可安置於第一黏著層175上。雖然圖2繪示上部散熱片180安置於第二模塑層170的上部表面上，但本揭露不限於此。在一些其他實施例中，上部散熱片180可安置於第一模塑層130的側壁、中介層140的側壁、第二基底150的側壁以及第二模塑層170的上部表面及側壁上。
在根據本揭露的一實例實施例的半導體封裝中，藉由將具有高熱導率的下部散熱片圖案122置放在安置於下部半導體封裝中的第一半導體晶片110上，以及藉由使下部散熱片圖案122經由焊料球194連接至中介層140，有可能經由中介層140及上部半導體封裝有效地發出自第一半導體晶片110產生的熱量。
下文中，將參考圖9闡述根據本揭露的一實例實施例的半導體封裝。將主要闡述與圖1至圖8中繪示的半導體封裝的區別。
圖9為用於解釋根據本揭露的另一實例實施例的半導體封裝的橫截面圖。
不同於圖5中的鈍化膜115，根據圖9中的實例實施例，半導體封裝並不包含安置於第一半導體晶片110的上部表面上的鈍化膜。亦即，散熱片結構（圖2的120）可安置為與第一半導體晶片110的上部表面直接接觸。
下文中，將參考圖10至圖12闡述根據本揭露的另一實例實施例的半導體封裝。將主要闡述與圖1至圖8中繪示的半導體封裝的區別。
圖10為用於解釋根據本揭露的一些其他實施例的半導體封裝的橫截面圖。圖11為用於解釋安置於圖10中繪示的第一半導體晶片上的下部散熱片圖案的平面圖。圖12為沿著圖11的線C-C'截取的橫截面圖。
參考圖10至圖12，在根據本揭露的另一實例實施例的半導體封裝中，散熱片結構320可包含晶種膜圖案321及下部散熱片圖案322。
下部散熱片圖案322可包含在第一方向DR1及第二方向DR2上彼此間隔開的多個下部散熱片。第一模塑層130可安置於多個下部散熱片中的每一者之間。
下部散熱片圖案322可包含例如第一至第四下部散熱片322_1、下部散熱片322_2、下部散熱片322_3以及下部散熱片322_4。第一至第四下部散熱片322_1、下部散熱片322_2、下部散熱片322_3以及下部散熱片322_4可在第一方向DR1上依序彼此間隔開。
第四焊料球394可安置為覆蓋散熱片結構320的側壁及上部表面。第四焊料球394可與晶種膜圖案321的側壁以及下部散熱片圖案322的側壁及上部表面接觸。第四焊料球394可與鈍化膜115接觸。
下文中，將參考圖13闡述根據本揭露的一實例實施例的半導體封裝。將主要闡述與圖1至圖8中繪示的半導體封裝的區別。
圖13為用於解釋根據本揭露的另一實例實施例的半導體封裝的橫截面圖。
參考圖13，在根據本揭露的另一實例實施例的半導體封裝中，第三模塑層431、第四模塑層432、第一至第三通孔493v1、通孔493v2以及通孔493v3、第一連接佈線493a以及第二連接佈線493b可安置於第一基底100與中介層140之間。
第三模塑層431可安置於第一基底100的上部表面上。第三模塑層431可安置為包圍第一半導體晶片110的側壁。第三模塑層431可與第一半導體晶片110的側壁間隔開。
第四模塑層432可安置於第三模塑層431上。第四模塑層432可安置為包圍第一半導體晶片110的側壁。第四模塑層432可與第一半導體晶片110的側壁間隔開。
第三模塑層431及第四模塑層432中的每一者可包含絕緣材料。第三模塑層431及第四模塑層432中的每一者可包含不同於第一模塑層130的材料。然而，本揭露不限於此。
第一連接佈線493a可安置於第三模塑層431的上部表面上。第二連接佈線493b可安置於第四模塑層432的上部表面上。第一連接佈線493a及第二連接佈線493b中的每一者可包含導電材料。
第一通孔493v1可在第三方向DR3上穿過第三模塑層431。第一通孔493v1可連接至第一佈線層105及第一連接佈線493a中的每一者。第二通孔493v2可在第三方向DR3上穿過第四模塑層432。第二通孔493v2可連接至第一連接佈線493a及第二連接佈線493b中的每一者。第三通孔493v3可在第三方向DR3上穿過第一模塑層130。第三通孔493v3可連接至第二連接佈線493b及第二佈線層145中的每一者。
中介層140可經由第一至第三通孔493v1、通孔493v2以及通孔493v3、第一連接佈線493a以及第二連接佈線493b電連接至第一基底100。
下文中，將參考圖14闡述根據本揭露的另一實例實施例的半導體封裝。將主要闡述與圖1至圖8中繪示的半導體封裝的區別。
圖14為用於解釋根據本揭露的另一實例實施例的半導體封裝中的安置於第一半導體晶片上的散熱片結構的平面圖。
參考圖14，在根據本揭露的另一實例實施例的半導體封裝中，不同於圖3中的多個金屬膜123中的每一者的平面形狀，包含於金屬膜圖案523中的多個金屬膜中的每一者的平面形狀可為圓形。
下文中，將參考圖15至圖17闡述根據本揭露的另一實例實施例的半導體封裝。將主要闡述與圖1至圖8中繪示的半導體封裝的區別。
圖15為用於解釋根據本揭露的另一實例實施例的半導體封裝中的安置於第一半導體晶片上的散熱片結構的平面圖。圖16為沿著圖15的線C-C'截取的橫截面圖。圖17為沿著圖15的線D-D'截取的橫截面圖。
參考圖15至圖17，根據本揭露的另一實例實施例的半導體封裝可包含多個下部散熱片圖案，其中下部散熱片圖案在第一方向DR1及第二方向DR2上彼此間隔開。第一模塑層（圖2的130）可安置於多個下部散熱片中的每一者之間。
下部散熱片圖案可包含例如第一至第四下部散熱片622_1、下部散熱片622_2、下部散熱片622_3以及下部散熱片622_4。第一至第四下部散熱片622_1、下部散熱片622_2、下部散熱片622_3以及下部散熱片622_4可在第一方向DR1上依序彼此間隔開。
金屬膜圖案623可包含例如第一至第四金屬膜623_1、金屬膜623_2、金屬膜623_3以及金屬膜623_4。第一金屬膜623_1可安置於第一下部散熱片622_1上。第二金屬膜623_2可安置於第二下部散熱片622_2上。第三金屬膜623_3可安置於第三下部散熱片622_3上。第四金屬膜623_4可安置於第四下部散熱片622_4上。
晶種膜圖案621可安置於鈍化膜115與第一至第四下部散熱片622_1、下部散熱片622_2、下部散熱片622_3以及下部散熱片622_4之間。晶種膜圖案621可在第三方向DR3上由第一至第四下部散熱片622_1、下部散熱片622_2、下部散熱片622_3以及下部散熱片622_4中的每一者完全重疊。
絕緣膜624可安置於晶種膜圖案621、第一至第四下部散熱片622_1、下部散熱片622_2、下部散熱片622_3以及下部散熱片622_4以及金屬膜圖案623中的每一者的側壁上。
下文中，將參考圖18至圖20闡述根據本揭露的一些其他實施例的半導體封裝。將主要闡述與圖1至圖8中繪示的半導體封裝的區別。
圖18為用於解釋根據本揭露的一些實施例的半導體封裝中的安置於第一半導體晶片上的散熱片結構的平面圖。圖19為沿著圖18的線C-C'截取的橫截面圖。圖20為沿著圖18的線D-D'截取的橫截面圖。
參考圖18至圖20，根據本揭露的另一實例實施例的半導體封裝可包含平板形狀的晶種膜圖案721及平板形狀的下部散熱片圖案722。
晶種膜圖案721可以平板形狀安置於鈍化膜115上。下部散熱片圖案722可以平板形狀安置於晶種膜圖案721上。
金屬膜圖案723可安置於下部散熱片圖案722上。包含於金屬膜圖案723中的多個金屬膜中的每一者可在第一方向DR1及第二方向DR2上彼此間隔開。包含於金屬膜圖案723中多個金屬膜中的每一者的平面形狀可為圓形。
金屬膜圖案723可包含例如第一至第四金屬膜723_1、金屬膜723_2、金屬膜723_3以及金屬膜723_4。第一至第四金屬膜723_1、金屬膜723_2、金屬膜723_3以及金屬膜723_4可在第一方向DR1上依序彼此間隔開。
絕緣膜724可沿著晶種膜圖案721、下部散熱片圖案722以及金屬膜圖案723中的每一者的側壁安置。絕緣膜724可安置為完全覆蓋下部散熱片圖案722的上部表面的除安置有金屬膜圖案723的一部分以外的其餘部分。亦即，絕緣膜724可在下部散熱片圖案722的上部表面上安置於包含於金屬膜圖案723中的多個金屬膜之間。
下文中，將參考圖21及圖22闡述根據本揭露的另一實例實施例的半導體封裝。將主要闡述與圖18至圖20中繪示的半導體封裝的區別。
圖21為用於解釋根據本揭露的另一實例實施例的半導體封裝中的安置於第一半導體晶片上的散熱片結構的平面圖。圖22為沿著圖21的線D-D'截取的橫截面圖。
參考圖21及圖22，根據本揭露的另一實例實施例的半導體封裝可包含平板形狀的晶種膜圖案821及平板形狀的下部散熱片圖案822。
金屬膜圖案823可包含在第一方向DR1及第二方向DR2上彼此間隔開的多個金屬膜。絕緣膜824可安置於晶種膜圖案821、下部散熱片圖案822以及金屬膜圖案823中的每一者的側壁上。絕緣膜824可安置為完全覆蓋下部散熱片圖案822的上部表面的除安置有金屬膜圖案823的一部分以外的其餘部分。
根據另一實例實施例，孔H可形成於四個相鄰金屬膜之間。孔H可在第三方向DR3上穿過絕緣膜824、下部散熱片圖案822以及晶種膜圖案821。
絕緣膜824可形成於孔H的側壁上。鈍化膜115可經由孔H的底部表面暴露。雖然孔H的平面形狀可為十字形狀，但本揭露不限於此。
下文中，將參考圖2及圖23至圖32闡述根據本揭露的一實例實施例的用於製造半導體封裝的方法。
圖23至圖32為根據本揭露的一實例實施例的用於解釋製造半導體封裝的方法的中間階段圖。
參考圖23，第二焊料球192可形成於第一半導體晶片110的下部表面上。隨後，其上形成有第二焊料球192的第一半導體晶片110的下部表面可附接至載體基底10。在此情況下，第一半導體晶片110可經由第二黏著層20附接至載體基底10。
隨後，鈍化膜115及晶種膜材料層121m可依序形成於第一半導體晶片110的上部表面上。
參考圖24，光阻圖案PR可形成於晶種膜材料層121m上。
參考圖25，下部散熱片圖案122可形成於晶種膜材料層121m上的光阻圖案PR之間。在此情況下，下部散熱片圖案122可使用晶種膜材料層121m作為晶種來生長。隨後，金屬膜圖案123可形成於下部散熱片圖案122上。
參考圖26，可移除光阻圖案PR。藉由移除光阻圖案PR，可暴露剩餘晶種膜材料層121m的除了在第三方向DR3上重疊下部散熱片圖案122的一部分以外的一部分。
隨後，可蝕刻暴露晶種膜材料層121m的一部分以形成晶種膜圖案121。
參考圖27，絕緣膜124可安置於晶種膜圖案121、下部散熱片圖案122以及金屬膜圖案123中的每一者的側壁上。在此情況下，絕緣膜124亦可形成於下部散熱片圖案122的上部表面（其上並未形成金屬膜圖案123）上。
參考圖28，可移除附接至第一半導體晶片110的下部部分的載體基底10及第二黏著層20。
參考圖29，第一半導體晶片110可經由第二焊料球192附接至第一基底100。
參考圖30及圖31，第三焊料球193及第四焊料球194可形成於中介層140的下部表面上。隨後，中介層140可附接至第一基底100的上部表面上。第三焊料球193可附接至第一基底100的暴露於第一半導體晶片110的側表面的上部表面。第四焊料球194可附接至散熱片結構120的上部表面。在此情況下，第四焊料球194可附接至圖28中繪示的金屬膜圖案123的上部表面。
隨後，第一模塑層130可形成以填充第一基底100與中介層140之間的空間。
參考圖32，包含第二基底150、第二半導體晶片160以及第二模塑層170的上部半導體封裝可附接至中介層140上。在此情況下，上部半導體封裝可經由第五焊料球195附接至中介層140。
隨後，藉由在第二模塑層170的上部表面上形成第一黏著層175及上部散熱片180，以及藉由在第一基底100的下部表面上形成第一焊料球191，可製造圖2中繪示的半導體封裝。
在總結詳細描述時，所屬領域中具通常知識者將瞭解，在實質上不脫離本揭露的原理的情況下，可對實例實施例進行許多變化及修改。因此，本揭露的所揭露實例實施例僅用於一般及描述性意義，且並非出於限制性的目的。
10:載體基底 20:第二黏著層 100:第一基底 105:第一佈線層 110:第一半導體晶片 115:鈍化膜 120、320:散熱片結構 121、321、621、721、821:晶種膜圖案 121a:第一晶種膜圖案 121b:第二晶種膜圖案 121m:晶種膜材料層 122、322、722、822:下部散熱片圖案 122_1、122_2、122_3、122_4、122_5、322_1、322_2、322_3、322_4、622_1、622_2、622_3、622_4:下部散熱片 122c_1:第一下部散熱片連接件 122c_2:第二下部散熱片連接件 123、523、623、723、823:金屬膜圖案 123a:第一膜 123b:第二膜 123_1、123_2、123_3、123_4、123_5、623_1、623_2、623_3、623_4、723_1、723_2、723_3、723_4:金屬膜 124、624、724、824:絕緣膜 124_1:第一部分 124_2:第二部分 124_3:第三部分 130:第一模塑層 140:中介層 145:第二佈線層 150:第二基底 155:第三佈線層 160:第二半導體晶片 170:第二模塑層 175:第一黏著層 180:上部散熱片 191、192、193、194、195、196、394:焊料球 431:第三模塑層 432:第四模塑層 493v1、493v2、493v3:通孔 493a:第一連接佈線 493b:第二連接佈線 A-A'、B-B'、C-C'、D-D':線 DR1:第一方向 DR2:第二方向 DR3:第三方向 H:孔 PR:光阻圖案 R:區域 t1:第一厚度 t2:第二厚度 W1:第一寬度 W2:第二寬度
本揭露的上述及其他態樣及特徵將藉由參考隨附圖式而詳細描述其例示性實施例變得更顯而易見，在隨附圖式中： 圖1為根據本揭露的一實例實施例的半導體封裝的示意性平面圖。 圖2為沿著圖1的線A-A'截取的橫截面圖。 圖3為用於解釋安置於圖2中繪示的第一半導體晶片上的散熱片結構的平面圖。 圖4為用於解釋安置於圖2中繪示的第一半導體晶片上的下部散熱片圖案的平面圖。 圖5為沿著圖3及圖4中的每一者的線B-B'截取的橫截面圖。 圖6為圖5的區域R的放大圖。 圖7為沿著圖3及圖4中的每一者的線C-C'截取的橫截面圖。 圖8為沿著圖3及圖4中的每一者的線D-D'截取的橫截面圖。 圖9為用於解釋根據本揭露的另一實例實施例的半導體封裝的橫截面圖。 圖10為用於解釋根據本揭露的另一實例實施例的半導體封裝的橫截面圖。 圖11為用於解釋安置於圖10中繪示的第一半導體晶片上的下部散熱片圖案的平面圖。 圖12為沿著圖11的線C-C'截取的橫截面圖。 圖13為用於解釋根據本揭露的另一實例實施例的半導體封裝的橫截面圖。 圖14為用於解釋根據本揭露的另一實例實施例的半導體封裝中的安置於第一半導體晶片上的散熱片結構的平面圖。 圖15為用於解釋根據本揭露的另一實例實施例的半導體封裝中的安置於第一半導體晶片上的散熱片結構的平面圖。 圖16為沿著圖15的線C-C'截取的橫截面圖。 圖17為沿著圖15的線D-D'截取的橫截面圖。 圖18為用於解釋根據本揭露的另一實例實施例的半導體封裝中的安置於第一半導體晶片上的散熱片結構的平面圖。 圖19為沿著圖18的線C-C'截取的橫截面圖。 圖20為沿著圖18的線D-D'截取的橫截面圖。 圖21為用於解釋根據本揭露的另一實例實施例的半導體封裝中的安置於第一半導體晶片上的散熱片結構的平面圖。 圖22為沿著圖21的線D-D'截取的橫截面圖。 圖23至圖32為根據本揭露的一實例實施例的用於解釋製造半導體封裝的方法的中間階段圖。
100:第一基底
105:第一佈線層
110:第一半導體晶片
120:散熱片結構
130:第一模塑層
140:中介層
145:第二佈線層
150:第二基底
155:第三佈線層
160:第二半導體晶片
170:第二模塑層
175:第一黏著層
180:上部散熱片
191、192、193、194、195、196:焊料球
A-A':線
DR1:第一方向
DR2:第二方向
DR3:第三方向

Claims (20)

  1. 一種半導體封裝，包括： 第一基底； 第一半導體晶片，設置於所述第一基底上； 散熱片結構，包括設置於所述第一半導體晶片上的第一散熱片圖案、設置於所述第一散熱片圖案上的金屬膜圖案以及設置於所述第一散熱片圖案的側壁及所述金屬膜圖案的側壁上的絕緣膜； 中介層，設置於所述散熱片結構上；以及 焊料球，設置至所述散熱片結構及所述中介層。
  2. 如請求項1所述的半導體封裝，其中所述金屬膜圖案的最上表面形成於與所述絕緣膜的最上表面相同的平面上。
  3. 如請求項2所述的半導體封裝，其中所述金屬膜圖案包括第一金屬膜、在第一方向上與所述第一金屬膜間隔開的第二金屬膜，以及在不同於所述第一方向的第二方向上與所述第一金屬膜間隔開的第三金屬膜。
  4. 如請求項3所述的半導體封裝，其中所述絕緣膜包括包圍所述第一金屬膜的側壁的第一絕緣部分、在所述第一金屬膜與所述第二金屬膜之間在所述第一方向上延伸的第二絕緣部分，以及在所述第一金屬膜與所述第三金屬膜之間在所述第二方向上延伸的第三絕緣部分。
  5. 如請求項4所述的半導體封裝，其中所述第二絕緣部分及所述第三絕緣部分中的每一者與所述第一散熱片圖案的上部表面接觸。
  6. 如請求項3所述的半導體封裝，更包括： 孔，安置於所述第二金屬膜與所述第三金屬膜之間，所述孔在垂直於所述第一方向及所述第二方向的第三方向上穿過所述絕緣膜。
  7. 如請求項3所述的半導體封裝，其中所述第一散熱片圖案包括第一散熱片、在所述第一方向上與所述第一散熱片間隔開的第二散熱片以及在不同於所述第一方向的第二方向上與所述第一散熱片間隔開的第三散熱片。
  8. 如請求項1所述的半導體封裝，其中所述絕緣膜設置成完全覆蓋除所述散熱片圖案的上部表面中安置有所述金屬膜圖案的一部分以外的所述散熱片圖案的所述上部表面的其餘部分。
  9. 如請求項1所述的半導體封裝，其中所述金屬膜圖案包括： 第一膜，設置於所述第一散熱片圖案上，以及 第二膜，設置於所述第一膜上且包含不同於所述第一膜的材料。
  10. 如請求項1所述的半導體封裝，其中所述散熱片結構更包括晶種膜圖案，所述晶種膜圖案在所述第一半導體晶片與所述第一散熱片圖案之間在豎直方向上由所述散熱片圖案完全重疊，且 其中所述晶種膜圖案的側壁與所述絕緣膜接觸。
  11. 如請求項10所述的半導體封裝，其中所述晶種膜圖案包括： 第一晶種膜圖案，設置於所述第一半導體晶片上，以及 第二晶種膜圖案，設置於所述第一晶種膜圖案上且包含不同於所述第一晶種膜圖案的材料。
  12. 如請求項1所述的半導體封裝，更包括： 模塑層，設置於所述第一基底與所述中介層之間， 其中所述模塑層包圍所述散熱片結構的側壁及所述焊料球的側壁中的每一者。
  13. 如請求項1所述的半導體封裝，其中所述散熱片結構在豎直方向上的厚度為25微米到60微米。
  14. 一種半導體封裝，包括： 第一基底； 第一半導體晶片，設置於所述第一基底上； 散熱片圖案，設置於所述第一半導體晶片上，所述散熱片圖案包括第一散熱片、在第一方向上與所述第一散熱片間隔開的第二散熱片以及在不同於所述第一方向的第二方向上與所述第一散熱片間隔開的第三散熱片； 中介層，設置於所述散熱片圖案上； 焊料球，設置於所述散熱片圖案與所述中介層之間； 第二基底，設置於所述中介層上；以及 第二半導體晶片，設置於所述第二基底上。
  15. 如請求項14所述的半導體封裝，更包括： 散熱片連接件，設置成連接於所述第一散熱片與所述第二散熱片之間， 其中所述第一散熱片在所述第二方向上的第一寬度大於所述散熱片連接件在所述第二方向上的第二寬度。
  16. 如請求項14所述的半導體封裝，更包括： 設置於所述第一散熱片上的第一金屬膜，設置於所述第二散熱片上的第二金屬膜以及設置於所述第三散熱片上的第三金屬膜， 其中所述第一金屬膜至所述第三金屬膜設置成彼此間隔開。
  17. 如請求項16所述的半導體封裝，更包括： 絕緣膜，設置於所述散熱片圖案、所述第一金屬膜、所述第二金屬膜以及所述第三金屬膜中的每一者的側壁上。
  18. 如請求項14所述的半導體封裝，其中所述焊料球設置成覆蓋所述散熱片圖案的側壁及上部表面。
  19. 如請求項14所述的半導體封裝，更包括： 鈍化膜，設置成在所述第一半導體晶片的上部表面上接觸所述第一半導體晶片， 其中所述鈍化膜設置於所述第一半導體晶片與所述散熱片圖案之間。
  20. 一種半導體封裝，包括： 第一基底，具有下部表面，第一焊料球設置於所述下部表面上； 第一半導體晶片，設置於所述第一基底上且經由第二焊料球電連接至所述第一基底； 鈍化膜，設置於所述第一半導體晶片上； 晶種膜圖案，設置於所述鈍化膜上； 散熱片圖案，設置於所述晶種膜圖案上，所述散熱片圖案包括第一散熱片、在第一方向上與所述第一散熱片間隔開的第二散熱片以及連接所述第一散熱片與所述第二散熱片的散熱片連接件； 金屬膜圖案，包括設置於所述第一散熱片上的第一金屬膜及設置於所述第二散熱片上的第二金屬膜； 絕緣膜，沿著所述晶種膜圖案的側壁、所述散熱片圖案的側壁以及所述金屬膜圖案的側壁中的每一者設置，所述絕緣膜具有形成於與所述金屬膜圖案的最上表面相同的平面上的最上表面； 中介層，設置於所述金屬膜圖案上，且經由設置於所述第一半導體晶片的所述側壁上的第三焊料球電連接至所述第一基底； 第四焊料球，設置成連接所述金屬膜圖案與所述中介層； 第二基底，設置於所述中介層上且經由第五焊料球電連接至所述中介層； 第二半導體晶片，設置於所述第二基底上；以及 上部散熱片，設置於所述第二半導體晶片上。
TW110123362A 2020-07-03 2021-06-25 半導體封裝 TW202203396A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0081878 2020-07-03
KR1020200081878A KR20220004269A (ko) 2020-07-03 2020-07-03 반도체 패키지

Publications (1)

Publication Number Publication Date
TW202203396A true TW202203396A (zh) 2022-01-16

Family

ID=79167191

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110123362A TW202203396A (zh) 2020-07-03 2021-06-25 半導體封裝

Country Status (3)

Country Link
US (1) US11670623B2 (zh)
KR (1) KR20220004269A (zh)
TW (1) TW202203396A (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317707A (ja) 2006-05-23 2007-12-06 Minimodule Co Ltd パッケージされた集積回路素子｛ｐａｃｋａｇｅｄｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔｄｅｖｉｃｅ｝
KR101715761B1 (ko) 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8946888B2 (en) 2011-09-30 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package on packaging structure and methods of making same
US8686556B2 (en) * 2011-10-05 2014-04-01 Flipchip International, Llc Wafer level applied thermal heat sink
US20130147026A1 (en) 2011-12-12 2013-06-13 Ati Technologies Ulc Heatsink interposer
KR102063794B1 (ko) 2013-06-19 2020-01-08 삼성전자 주식회사 적층형 반도체 패키지
KR102065008B1 (ko) * 2013-09-27 2020-01-10 삼성전자주식회사 적층형 반도체 패키지
KR102337876B1 (ko) 2014-06-10 2021-12-10 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102341755B1 (ko) 2014-11-10 2021-12-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR101923659B1 (ko) * 2015-08-31 2019-02-22 삼성전자주식회사 반도체 패키지 구조체, 및 그 제조 방법
KR102372300B1 (ko) 2015-11-26 2022-03-08 삼성전자주식회사 스택 패키지 및 그 제조 방법
FR3053526B1 (fr) 2016-07-01 2018-11-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication collective de dispositifs electroniques et dispositif electronique
KR20180069636A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지
US10529698B2 (en) 2017-03-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
US10643919B2 (en) 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US11075151B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff
US11387175B2 (en) 2018-08-09 2022-07-12 Intel Corporation Interposer package-on-package (PoP) with solder array thermal contacts

Also Published As

Publication number Publication date
KR20220004269A (ko) 2022-01-11
US11670623B2 (en) 2023-06-06
US20220005793A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
US10734367B2 (en) Semiconductor package and method of fabricating the same
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
TWI593055B (zh) 封裝結構及封裝方法
US6239496B1 (en) Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same
US6667190B2 (en) Method for high layout density integrated circuit package substrate
US7948089B2 (en) Chip stack package and method of fabricating the same
US11515290B2 (en) Semiconductor package
US12057366B2 (en) Semiconductor devices including a lower semiconductor package, an upper semiconductor package on the lower semiconductor package, and a connection pattern between the lower semiconductor package and the upper semiconductor package
KR20080093909A (ko) 히트 싱크 및 그라운드 차폐의 기능들을 개선하기 위한반도체 디바이스 패키지
TWI402954B (zh) Assembly board and semiconductor module
EP3547364B1 (en) Semiconductor chip and semiconductor package including the same
US7626260B2 (en) Stack-type semiconductor device having cooling path on its bottom surface
US12114427B2 (en) Method for fabricating assemble substrate
CN113013117A (zh) 半导体器件和具有其的半导体封装件
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
US6979907B2 (en) Integrated circuit package
US20080142945A1 (en) Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same
US20050258536A1 (en) Chip heat sink device and method
KR100722634B1 (ko) 고밀도 반도체 패키지 및 그 제조 방법
TW202203396A (zh) 半導體封裝
US20240363472A1 (en) Semiconductor packages
US20230134201A1 (en) Semiconductor package
TW202101723A (zh) 半導體裝置及相關方法