TW202203383A - 記憶裝置及記憶裝置之製造方法 - Google Patents

記憶裝置及記憶裝置之製造方法 Download PDF

Info

Publication number
TW202203383A
TW202203383A TW110110386A TW110110386A TW202203383A TW 202203383 A TW202203383 A TW 202203383A TW 110110386 A TW110110386 A TW 110110386A TW 110110386 A TW110110386 A TW 110110386A TW 202203383 A TW202203383 A TW 202203383A
Authority
TW
Taiwan
Prior art keywords
roughness
memory device
layer
manufacturing
state change
Prior art date
Application number
TW110110386A
Other languages
English (en)
Other versions
TWI773212B (zh
Inventor
伊藤雄一
松尾浩司
Original Assignee
日商東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝記憶體股份有限公司 filed Critical 日商東芝記憶體股份有限公司
Publication of TW202203383A publication Critical patent/TW202203383A/zh
Application granted granted Critical
Publication of TWI773212B publication Critical patent/TWI773212B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Debugging And Monitoring (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

實施形態提供一種包含高性能之記憶體元件之記憶裝置及記憶裝置之製造方法。 一實施形態之記憶裝置之製造方法包含在半導體基板之上方形成具有切換功能之狀態變化層之步驟。於狀態變化層之上表面上形成包含碳之導電體。使導電體之上表面之粗糙度降低。於導電體之粗糙度被降低之上表面之上方形成第1強磁性體。於第1強磁性體之上表面上形成非磁性體。於非磁性體之上表面上形成第2強磁性體。

Description

記憶裝置及記憶裝置之製造方法
實施形態大體上關於一種記憶裝置及記憶裝置之製造方法。
已知有利用磁阻效應記憶資料之記憶裝置。
實施形態提供一種包含高性能之記憶體元件之記憶裝置。
一實施形態之記憶裝置之製造方法包含在半導體基板之上方形成具有切換功能之狀態變化層之步驟。於上述狀態變化層之上表面上形成包含碳之導電體。使上述導電體之上表面之粗糙度降低。於上述導電體之上述粗糙度被降低之上表面之上方形成第1強磁性體。於上述第1強磁性體之上表面上形成非磁性體。於上述非磁性體之上表面上形成第2強磁性體。
以下，一面參照圖式，一面對實施形態進行記述。於以下之記述中，對於具有大致相同之功能及構成之構成要素，標註相同之符號，有時省略重複之說明。圖式係模式性圖，厚度與平面尺寸之關係、各層之厚度之比率等可與實物不同。又，於圖式相互之間，亦可包含相互之尺寸之關係或比率不同之部分。又，對某一實施形態之記述只要並未全部明示地或明顯地排除，則作為另一實施形態之記述亦適用。各實施形態係例示用來將該實施形態之技術思想具體化之裝置或方法者，實施形態之技術思想不會將構成零件之材質、形狀、構造、配置等特定為如下所述者。
(第1實施形態) 圖1表示第1實施形態之磁記憶裝置1之一部分構造之剖面。如圖1所示，磁記憶裝置1包含基板2、及基板2之沿著xy面之上表面之上方之複數個記憶胞3。圖1表示2個記憶胞3。各記憶胞3至少包含下側電極4、狀態變化層5、上側電極6、及可變電阻元件7，亦可包含更多之層。磁記憶裝置1之更詳細之構造如下所述。
於基板2之上表面上設置有絕緣體11。於絕緣體11之沿著z軸之上方設置有複數個導電體12。導電體12相互獨立。於導電體12之間之區域設置有絕緣體13。
於各導電體12之上表面上配置1個記憶胞3，且設置有1個記憶胞之下側電極4。下側電極4具有導電性，且如下所述，該下側電極4係為了抑制由位於下側電極4之上之狀態變化層5產生之熱於下側電極4傳導並傳遞至其周圍之元件而設置。作為下側電極4之材料，使用如下材料，即，具有低至有助於抑制來自狀態變化層5之熱之傳導之程度的熱導率，且可實現於磁記憶裝置1中使用時所需之特性以及能夠加工形成的材料。此種材料之例包含碳，下側電極之材料可包含碳，或者由碳所構成。
碳之表面具有較高之算術平均粗糙度Ra(以下，簡稱為粗糙度)，且具有未達0.3之Ra(Ra＜0.3)。藉由使用此種材料，而下側電極4之上表面具有較高之粗糙度。
於下側電極4之上表面上配置有狀態變化層5。狀態變化層5可包含選擇器。選擇器例如可為2端子間開關元件。於施加至2端子間之電壓為閾值以下之情形時，該開關元件為“高電阻”狀態，例如為電性非導通狀態。於施加至2端子間之電壓為閾值以上之情形時，開關元件變為“低電阻”狀態，例如為電性導通狀態。無論電壓為何種極性，開關元件均可具有該功能。該開關元件包含選自由碲(Te)、硒(Se)及硫(S)所組成之群中之至少1種以上之硫屬元素。或者亦可包含含有上述硫屬元素之化合物即硫屬化物。除此以外，該開關元件亦可包含選自由硼(B)、鋁(Al)、鎵(Ga)、銦(In)、碳(C)、矽(Si)、鍺(Ge)、錫(Sn)、砷(As)、磷(P)、Sb(銻)所組成之群中之至少1種以上之元素。
狀態變化層5位於上表面中具有較高之粗糙度之下側電極4上。因此，狀態變化層5之形狀依賴於形成狀態變化層5時之下側電極4之上表面之粗糙度，狀態變化層5之上表面具有較高之粗糙度。因此，狀態變化層5之上表面之粗糙度為與下側電極4之上表面之粗糙度相同之程度，或者高於下側電極4之上表面之粗糙度。
於狀態變化層5之上表面上配置有上側電極6。上側電極6與下側電極4同樣地具有導電性，且係為了抑制由狀態變化層5產生之熱於上側電極6傳導並傳遞至其周圍之元件而設置。作為上側電極6之材料，使用如下材料，即，具有低至有助於抑制來自狀態變化層5之熱之傳導之程度的熱導率，且可實現於磁記憶裝置1中使用時所需之特性以及能夠加工形成的材料。作為此種材料，上側電極6可包含與下側電極4相同之材料，或者由與下側電極4相同之材料所構成，可包含碳，或者由碳所構成。
上側電極6位於上表面中具有較高之粗糙度之狀態變化層5上。因此，上側電極6之形狀依賴於形成上側電極6時之狀態變化層5之上表面之粗糙度，上側電極6之上表面具有較高之粗糙度。進而，上側電極6因係滿足與下側電極5同樣之必要條件之材料，因此，可於上表面以較高之粗糙度形成。因該等理由，根據形成方法之不同，上側電極6之上表面之粗糙度可為與狀態變化層5之上表面之粗糙度相同之程度，或者高於狀態變化層5之上表面之粗糙度。然而，上側電極6之上表面之粗糙度低於狀態變化層5之上表面或(及)上側電極6之下表面之粗糙度。關於該情況，更詳細地記述於製造方法之記述中。
於各上側電極6之上表面上設置有對應之1個可變電阻元件7。各可變電阻元件7可取能夠切換之2個電阻值，包含沿著z軸積層之複數個層。基於可變電阻元件7之特徵，可變電阻元件7可包含任意之各種層。可變電阻元件7之例包括包含2個強磁性體之MTJ(magnetic tunnel junction，磁性隧道結)元件。圖1表示此種例，以下之記述係基於可變電阻元件7為MTJ元件之例。以下，可變電阻元件7有時被稱為MTJ元件7。
基於可變電阻元件7為MTJ元件之例，MTJ元件7包含強磁性體21、絕緣性之非磁性體22、及強磁性體23。強磁性體21位於上側電極6上，非磁性體22位於強磁性體21上，強磁性體23位於非磁性體22上。強磁性體21於磁記憶裝置1進行之正常動作中，其磁化之方向不變，另一方面，強磁性體23之磁化之方向可變。強磁性體21及23例如具有沿著貫穿強磁性體21、非磁性體22、及強磁性體23之界面之方向之易磁化軸。強磁性體21、非磁性體22、及強磁性體23之組表現出磁阻效應。具體而言，若強磁性體21及23之磁化之方向為平行，則MTJ元件7表現出最小之電阻值。另一方面，若強磁性體21及23之磁化之方向為反向平行，則MTJ元件表現出最大之電阻值。表現出2個不同之電阻值之狀態可分別分配於二值化資料。
若自強磁性體23向強磁性體21流通某種大小之寫入電流，則強磁性體23之磁化方向與強磁性體21之磁化方向平行。另一方面，若自強磁性體21向強磁性體23流通某種大小之寫入電流，則強磁性體23之磁化方向與強磁性體21之磁化方向反向平行。
於各MTJ元件7之上表面上配置有導電性之覆蓋膜26。於各覆蓋膜26之上表面上配置有導電體29。
MTJ元件7之側面、覆蓋膜26之側面、及導電體24之側面之一部分被絕緣體28覆蓋。於磁記憶裝置1中之較絕緣體13更靠上之區域中，在未設置記憶胞3(下側電極4、狀態變化層5、上側電極6及可變電阻元件7)、覆蓋膜26、導電體29、絕緣體28之部分設置有絕緣體30。
亦可不設置下側電極4。於該情形時，於各導電體12之上表面上配置對應之狀態變化層5。
以下，參照圖1～圖8，記述第1實施形態之磁記憶裝置之製造方法。圖2～圖8依序表示圖1所示之磁記憶裝置1之製造步驟之間的狀態。
如圖2所示，於基板2上形成有絕緣體11、導電體12、及絕緣體13。具體而言，首先，於絕緣體11上形成絕緣體13。繼而，於絕緣體13中之形成有導電體12之預定之區域，藉由微影步驟及反應性離子蝕刻(reactive ion etching)(RIE)等蝕刻而形成開口。藉由在開口中形成導電體，而形成導電體12。
其次，於由至此為止之製造步驟獲得之構造之上表面上之整體形成層4a。層4a係藉由在後續步驟中部分地被去除而被加工為下側電極4之材料。由此，層4a之上表面具有較高之粗糙度。
如圖3所示，於由至此為止之製造步驟獲得之構造之上表面上之整體形成有層5a。層5a係藉由在後續步驟中部分地被去除而被加工為狀態變化層5之材料。層5a之形狀依賴於作為層5a之基底之層4a之上表面的粗糙度。由於層4a之上表面具有較高之粗糙度，故而層5a之上表面依賴於層4a之上表面之粗糙度而具有較高之粗糙度。
如圖4所示，於層5a之上表面之整體之上形成有層6a。層6a係藉由在後續步驟中部分地被去除而被加工為上側電極6之材料。層6a之形狀依賴於作為層6a之基底之層5a之上表面的粗糙度。由於層5a之上表面具有較高之粗糙度，故而層6a之上表面依賴於層5a之上表面之粗糙度而具有較高之粗糙度。
如圖5所示，層6a之上表面係藉由CMP(chemical mechanical etching，化學機械蝕刻)而平坦化。其結果為，層6a之上表面之粗糙度降低。以下，藉由圖5之步驟而上表面之粗糙度得以降低之層6a被稱為層6b。
如圖6所示，於層6b之上表面之整體之上形成有強磁性體21a。強磁性體21a係藉由在後續步驟中部分地被去除而分別被加工為強磁性體21之材料。強磁性體21a之形狀依賴於作為強磁性體21a之基底之層6b之上表面的粗糙度。由於層6b之上表面具有較低之粗糙度，故而強磁性體21a之上表面依賴於層6b之上表面之粗糙度而具有較低之粗糙度。
如圖7所示，於強磁性體21a之上表面之整體之上形成有非磁性體22a。非磁性體22a係藉由在後續步驟中部分地被去除而被加工為非磁性體22之材料。非磁性體22a之形狀依賴於作為非磁性體22a之基底之強磁性體21a之上表面的粗糙度。由於強磁性體21a之上表面具有較低之粗糙度，故而非磁性體22a之上表面依賴於強磁性體21a之上表面之粗糙度而具有較低之粗糙度。
如圖8所示，於非磁性體22a之上表面之整體之上依序積層有強磁性體23a及導電體26a。強磁性體23a及導電體26a係藉由在後續步驟中部分地被去除而分別被加工為強磁性體23及覆蓋膜26之材料。強磁性體23a形成於粗糙度較低之非磁性體22a上。因此，強磁性體23a之上表面具有較低之粗糙度。
於導電體26a之上表面上形成有遮罩材31。遮罩材31殘留於形成有記憶胞3之預定區域之上方，於除殘留之部分以外之位置具有開口32。開口32到達至導電體26a。藉由以遮罩材31為遮罩之蝕刻，對導電體26a、強磁性體23a、非磁性體22a、強磁性體21a、層6b、層5a、及層4a進行蝕刻。其結果為，如圖1所示，形成記憶胞3。蝕刻可為1次蝕刻，亦可包含條件及(或)種類不同之2次以上之蝕刻。繼而，形成絕緣體28、導電體29、及絕緣體30，而獲得圖1之構造。
根據第1實施形態，可製造如下所述般包含特性較佳之記憶胞3之磁記憶裝置1。
MTJ元件7之特性很大程度上受到非磁性體22之特性影響，由此，為了形成性能較佳之MTJ元件7，必須形成特性較佳之非磁性體22。非磁性體22之特性依賴於非磁性體22之形狀。由此，為了形成特性較佳之非磁性體22，非磁性體22例如較佳為具有沿xy面儘可能平行之形狀，且具有沿著xy面變動較少之厚度。非磁性體22非常薄，例如僅具有4～5原子量左右之厚度。因此，非磁性體22係藉由對非磁性體22a進行蝕刻而形成，故而為了形成特性較佳之非磁性體22，較理想為形成具有沿xy面儘可能平行之形狀、且具有沿著xy面變動較少之厚度之非磁性體22a。為此，必須形成具有粗糙度較低之上表面之強磁性體21a。其原因在於，非磁性體22a之形狀依賴於作為基底之強磁性體21a之上表面之粗糙度。
然而，一般而言，如非磁性體22a般極薄之層之基底之上表面很難以低至可使極薄之層以具有沿著xy面變動較少且均勻之厚度之方式形成之程度的粗糙度形成。因此，強磁性體21a亦很難以低至可使非磁性體22a以具有沿著xy面變動較少且均勻之厚度之方式形成之程度的粗糙度形成。由此，若於具有不夠低之粗糙度之強磁性體21a之上表面上形成非磁性體22a，則無法形成所期望之特性之非磁性體22a。
於在較非磁性體22a更靠下方形成上表面中具有較高之粗糙度之層之情形時，該問題尤其顯著。其原因在於，此種層之上表面之較高之粗糙度會對其上之層之上表面之粗糙度造成影響，亦會對作為非磁性體之22a之基底之層6a之上表面之粗糙度造成影響。
根據第1實施形態，層6a之上表面藉由CMP而平坦化，而具有較低之粗糙度。因此，形成於層6a之上表面上之強磁性體21a亦具有粗糙度較低之上表面。由此，可形成具有沿xy面近乎平行之形狀、且具有沿著xy面變動較少之厚度之非磁性體22a。由此，可形成特性較佳之MTJ元件7。
(第2實施形態) 第2實施形態與第1實施形態之不同點在於層6a之上表面之平坦化之方法。關於第2實施形態之其他方面，與第1實施形態相同。
圖9及圖10依序表示第2實施形態之磁記憶裝置1之製造步驟之間的狀態。圖9之狀態係第1實施形態之圖4之狀態之後續，圖10之狀態係圖9之狀態之後續。
如圖9所示，由直至圖4之製造步驟所獲得之層6a之上表面被平坦化。平坦化例如可藉由噴濺蝕刻及(或)IBE(ion beam etching，離子束蝕刻)而進行。
如圖10所示，藉由圖9中之平坦化而使層6a之上表面之粗糙度降低。層6a成為具有粗糙度較平坦化之前更低之上表面之層6b。圖10之步驟接續第1實施形態之圖6之步驟。
根據第2實施形態，層6a之上表面係藉由噴濺蝕刻及(或)IBE而平坦化，與第1實施形態同樣地，層6a達到具有粗糙度較低之上表面之狀態。因此，可獲得與第1實施形態相同之優點。
(第3實施形態) 圖11表示第3實施形態之磁記憶裝置1之一部分構造之剖面。
如圖11所示，上側電極6位於上表面中具有較高之粗糙度之狀態變化層5上。因此，上側電極6之形狀依賴於形成上側電極6時之狀態變化層5之上表面之粗糙度，上側電極6之上表面具有較高之粗糙度。因此，上側電極6之上表面之粗糙度為與狀態變化層5之上表面之粗糙度相同之程度，或者高於狀態變化層5之上表面之粗糙度。
記憶胞3除了包含第1實施形態中所述者以外，進而包含緩衝層33。各緩衝層33位於對應之上側電極6之上表面上。緩衝層33由導電性之材料構成，例如包含鉭(Ta)及(或)氮化鈦(TiN)，或者由鉭(Ta)及(或)氮化鈦(TiN)所構成。
緩衝層33之上表面之粗糙度可為與上側電極6之上表面之粗糙度相同之程度，或者高於上側電極6之上表面之粗糙度。然而，緩衝層33之上表面之粗糙度低於上側電極6之上表面或(及)緩衝層33之下表面之粗糙度。
於各緩衝層33之上表面上配置MTJ元件7。
圖12及圖13依序表示第3實施形態之磁記憶裝置1之製造步驟之間的狀態。圖12之狀態係第1實施形態之圖4之狀態之後續，圖12之狀態係圖11之狀態之後續。
如圖12所示，於由圖4之前之製造步驟所獲得之層6a之上表面之整體之上形成有層33a。層33a係藉由在後續步驟中部分地被去除而被加工為緩衝層33之材料。由於層6a之上表面具有較高之粗糙度，故而層33a依賴於層6a之上表面之粗糙度而具有較高之粗糙度。
如圖13所示，層33a之上表面藉由CMP而平坦化。其結果為，層33a之上表面之粗糙度降低，由層33a形成層33b。
如圖14所示，藉由與圖7相同之步驟，而於層33b之上表面之整體之上依序堆積強磁性體21a及非磁性體22a。層33b之上表面具有較低之粗糙度，進而強磁性體21a之上表面亦具有較低之粗糙度。因此，非磁性體22a具有較低之粗糙度。圖14之步驟接續第1實施形態之圖8之步驟。繼而，藉由以遮罩材31為遮罩之蝕刻，而對導電體26a、強磁性體23a、非磁性體22a、強磁性體21a、層33b、層6b、層5a、及層4a進行蝕刻。其結果為，如圖11所示，形成記憶胞3。繼而，形成絕緣體28、導電體29、及絕緣體30，而獲得圖11之構造。
根據第3實施形態，於層6a之上表面上形成有層33b，繼而，層33a之上表面被平坦化而具有較低之粗糙度。因此，形成於層33a之上表面上之強磁性體21a亦與第1實施形態同樣地具有粗糙度較低之上表面。因此，可獲得與第1實施形態相同之優點。
對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提示，並不意欲限定發明之範圍。該等實施形態能以其他各種形態實施，可於不脫離發明之主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨中，同樣地，包含於申請專利範圍所記載之發明及其均等之範圍中。
[相關申請] 本申請享有以日本專利申請2018-52630號(申請日：2018年3月20日)為基礎申請之優先權。本申請藉由參照該基礎申請而包含基礎申請之全部內容。
1:磁記憶裝置 2:基板 3:記憶胞 4:下側電極 4a:層 5:狀態變化層 5a:層 6:上側電極 6a:層 6b:層 7:可變電阻元件 11:絕緣體 12:導電體 13:絕緣體 21:強磁性體 21a:強磁性體 22:非磁性體 22a:非磁性體 23:強磁性體 23a:強磁性體 26:覆蓋膜 26a:導電體 28:絕緣體 29:導電體 30:絕緣體 31:遮罩材 32:開口 33:緩衝層 33a:層 33b:層
圖1表示第1實施形態之磁記憶裝置之一部分構造之剖面。 圖2表示第1實施形態之磁記憶裝置之製造步驟之間的一狀態。 圖3表示第1實施形態之磁記憶裝置之製造步驟之間的繼圖2之後之狀態。 圖4表示第1實施形態之磁記憶裝置之製造步驟之間的繼圖3之後之狀態。 圖5表示第1實施形態之磁記憶裝置之製造步驟之間的繼圖4之後之狀態。 圖6表示第1實施形態之磁記憶裝置之製造步驟之間的繼圖5之後之狀態。 圖7表示第1實施形態之磁記憶裝置之製造步驟之間的繼圖6之後之狀態。 圖8表示第1實施形態之磁記憶裝置之製造步驟之間的繼圖7之後之狀態。 圖9表示第2實施形態之磁記憶裝置之製造步驟之間的一狀態。 圖10表示第2實施形態之磁記憶裝置之製造步驟之間的繼圖9之後之狀態。 圖11表示第3實施形態之磁記憶裝置之一部分構造之剖面。 圖12表示第3實施形態之磁記憶裝置之製造步驟之間的一狀態。 圖13表示第3實施形態之磁記憶裝置之製造步驟之間的繼圖12之後之狀態。 圖14表示第3實施形態之磁記憶裝置之製造步驟之間的繼圖13之後之狀態。
2:基板
3:記憶胞
4:下側電極
5:狀態變化層
6:上側電極
7:可變電阻元件
11:絕緣體
12:導電體
13:絕緣體
21:強磁性體
22:非磁性體
23:強磁性體
26:覆蓋膜
28:絕緣體
29:導電體
30:絕緣體

Claims (17)

  1. 一種記憶裝置之製造方法，其具備如下步驟：  於半導體基板之上方形成具有切換(switching)功能之狀態變化層；  於上述狀態變化層之上表面上形成包含碳之導電體；  使上述導電體之上表面之粗糙度降低；  於上述導電體之上述粗糙度被降低之上表面之上方形成第1強磁性體；  於上述第1強磁性體之上表面上形成非磁性體；及  於上述非磁性體之上表面上形成第2強磁性體。
  2. 如請求項1之記憶裝置之製造方法，其中  上述導電體係由碳所構成。
  3. 如請求項1之記憶裝置之製造方法，其中  上述狀態變化層具備硫屬化物。
  4. 如請求項1之記憶裝置之製造方法，其中  上述導電體係由碳所構成，  上述狀態變化層具備硫屬化物。
  5. 如請求項1之記憶裝置之製造方法，其中  使上述導電體之上述上表面之上述粗糙度降低之步驟具備：研磨上述導電體之上述上表面之步驟。
  6. 如請求項1之記憶裝置之製造方法，其中  使上述導電體之上述上表面之上述粗糙度降低之步驟係化學機械研磨。
  7. 如請求項1之記憶裝置之製造方法，其中  使上述導電體之上述上表面之上述粗糙度降低之步驟具備：對上述導電體之上述上表面進行噴濺蝕刻之步驟。
  8. 如請求項1之記憶裝置之製造方法，其中  使上述導電體之上述上表面之上述粗糙度降低之步驟具備：利用離子束蝕刻上述導電體之上述上表面之步驟。
  9. 一種記憶裝置之製造方法，其具備如下步驟：  於半導體基板之上方形成具有切換功能之狀態變化層；  於上述狀態變化層之上表面上形成包含碳之第1導電體；  於上述第1導電體之上表面上形成第2導電體；  使上述第2導電體之上表面之粗糙度降低；  於上述第2導電體之粗糙度被降低之上表面之上方形成第1強磁性體；  於上述第1強磁性體之上表面上形成非磁性體；及  於上述非磁性體之上表面上形成第2強磁性體。
  10. 如請求項9之記憶裝置之製造方法，其中  上述第1導電體係由碳所構成。
  11. 如請求項9之記憶裝置之製造方法，其中  上述狀態變化層具備硫屬化物。
  12. 如請求項9之記憶裝置之製造方法，其中  上述第1導電體係由碳所構成，  上述狀態變化層具備硫屬化物。
  13. 如請求項9之記憶裝置之製造方法，其中  使上述第2導電體之上述上表面之上述粗糙度降低之步驟具備：研磨上述第2導電體之上述上表面之步驟。
  14. 如請求項9之記憶裝置之製造方法，其中  使上述第2導電體之上述上表面之上述粗糙度降低之步驟係化學機械研磨。
  15. 如請求項9之記憶裝置之製造方法，其中  使上述第2導電體之上述上表面之上述粗糙度降低之步驟具備：對上述第2導電體之上述上表面進行噴濺蝕刻之步驟。
  16. 如請求項9之記憶裝置之製造方法，其中  使上述第2導電體之上述上表面之上述粗糙度降低之步驟具備：利用離子束蝕刻上述第2導電體之上述上表面之步驟。
  17. 一種記憶裝置，其具備：  狀態變化層，其設置於半導體基板之上方，具有切換功能；  導電體，其設置於上述狀態變化層之上表面上，包含碳，具備具有第1粗糙度之下表面，且具備具有低於上述第1粗糙度之第2粗糙度之上表面；  上述狀態變化層之上表面上之第1強磁性體；  上述第1強磁性體之上表面上之非磁性體；及  上述非磁性體之上表面上之第2強磁性體。
TW110110386A 2018-03-20 2018-08-06 記憶裝置之製造方法 TWI773212B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018052630A JP2019165139A (ja) 2018-03-20 2018-03-20 記憶装置および記憶装置の製造方法
JP2018-052630 2018-03-20

Publications (2)

Publication Number Publication Date
TW202203383A true TW202203383A (zh) 2022-01-16
TWI773212B TWI773212B (zh) 2022-08-01

Family

ID=67985444

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107127256A TWI725331B (zh) 2018-03-20 2018-08-06 記憶裝置之製造方法
TW110110386A TWI773212B (zh) 2018-03-20 2018-08-06 記憶裝置之製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107127256A TWI725331B (zh) 2018-03-20 2018-08-06 記憶裝置之製造方法

Country Status (4)

Country Link
US (1) US10475851B2 (zh)
JP (1) JP2019165139A (zh)
CN (3) CN209496897U (zh)
TW (2) TWI725331B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5590278B2 (ja) * 2008-03-31 2014-09-17 株式会社三洋物産 遊技機
JP5590279B2 (ja) * 2008-03-31 2014-09-17 株式会社三洋物産 遊技機
JP2019165139A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 記憶装置および記憶装置の製造方法
US10825987B2 (en) * 2018-06-06 2020-11-03 Micron Technology, Inc. Fabrication of electrodes for memory cells
JP6836221B2 (ja) * 2019-09-11 2021-02-24 株式会社三洋物産 遊技機

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047966A (ja) * 2002-05-13 2004-02-12 Nec Corp 半導体記憶装置およびその製造方法
US6839271B1 (en) 2003-10-15 2005-01-04 Hewlett-Packard Development Company, L.P. Magnetic memory device
JP4221660B2 (ja) * 2003-10-16 2009-02-12 ソニー株式会社 細孔構造体及びその製造方法、メモリ装置及びその製造方法、吸着量分析装置、並びに磁気記録媒体
US7522446B2 (en) 2003-10-31 2009-04-21 Samsung Electronics Co., Ltd. Heating MRAM cells to ease state switching
JP5502302B2 (ja) 2008-09-26 2014-05-28 ローム株式会社 半導体装置およびその製造方法
US7829923B2 (en) * 2008-10-23 2010-11-09 Qualcomm Incorporated Magnetic tunnel junction and method of fabrication
US8273582B2 (en) 2009-07-09 2012-09-25 Crocus Technologies Method for use in making electronic devices having thin-film magnetic components
US8895323B2 (en) * 2011-12-19 2014-11-25 Lam Research Corporation Method of forming a magnetoresistive random-access memory device
JP2014049497A (ja) 2012-08-29 2014-03-17 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
US9865806B2 (en) * 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
US9281471B2 (en) * 2014-04-30 2016-03-08 Micron Technology, Inc. Phase change memory stack with treated sidewalls
KR20170099214A (ko) 2016-02-23 2017-08-31 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
KR102453349B1 (ko) * 2016-02-25 2022-10-07 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
KR102584288B1 (ko) * 2016-08-03 2023-09-27 삼성전자주식회사 비휘발성 메모리 장치
JP2019165139A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 記憶装置および記憶装置の製造方法

Also Published As

Publication number Publication date
JP2019165139A (ja) 2019-09-26
US10475851B2 (en) 2019-11-12
US20190296078A1 (en) 2019-09-26
CN110311034B (zh) 2023-06-13
TW201941367A (zh) 2019-10-16
TWI725331B (zh) 2021-04-21
CN209496897U (zh) 2019-10-15
CN110311034A (zh) 2019-10-08
TWI773212B (zh) 2022-08-01
CN116406220A (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
TWI773212B (zh) 記憶裝置之製造方法
CN106505146B (zh) 磁穿隧接面及三维磁穿隧接面数组
RU2626166C2 (ru) Магнитное запоминающее устройство и способ его изготовления
US20100109085A1 (en) Memory device design
US20150263267A1 (en) Magnetic memory and method for manufacturing the same
KR20210145564A (ko) 자기 기억 소자
CN111490153A (zh) 磁存储器件
US11832531B2 (en) Spin-orbit torque magnetization rotational element, spin-orbit torque magnetoresistance effect element, magnetic memory, and reservoir element
US20200303627A1 (en) Magnetic memory device and manufacturing method of the same
CN110880548B (zh) 磁存储装置及其制造方法
US10475496B1 (en) Reduced shorts in magnetic tunnel junctions
US11276817B2 (en) Magnetic tunnel junction having tapered all-around structure
US20230301195A1 (en) Magnetic memory device
US20240099158A1 (en) Magnetic memory device
TWI758929B (zh) 半導體記憶裝置
TWI838262B (zh) 磁性記憶裝置
US11895925B2 (en) Magnetic memory device having an electrode continuously provided on a wiring
US20240099021A1 (en) Magnetic memory device
WO2018101956A1 (en) Self-aligned electrode nano-contacts for non-volatile random access memory (ram) bit cells
TW202339254A (zh) 磁性記憶裝置
CN116782749A (zh) 磁存储装置
EP4334979A1 (en) Selectively biasing magnetoresistive random-access memory cells
CN116322273A (zh) 半导体器件