CN116322273A - 半导体器件 - Google Patents

Abstract

本发明涉及一种半导体器件。所述半导体器件包括多个第一线结构，其在第一方向上延伸，多个第一线结构中的每一个包括在固定磁化方向上呈现磁化的第一钉扎层；多个第二线结构，其与第一线结构间隔开并且在与第一方向交叉的第二方向上延伸；多个第一自由层，其每一个均呈现具有可变的磁化方向的磁化，第一自由层在第一线结构和第二线结构之间分别与第一线结构和第二线结构的交叉区域重叠；以及第一隧道势垒层，其插置在第一线结构和第一自由层之间。

Description

半导体器件

相关申请的交叉引用

本专利文件要求于2021年12月20日提交的第10-2021-0182952号韩国专利申请的优先权和权益，其整体通过引用并入本文。

技术领域

本专利文件涉及存储电路或存储器件。

背景技术

电气与电子行业朝向小型化、低功耗、高性能以及多功能化的近期趋势已促使半导体制造商聚焦于高性能、高容量的半导体器件。这样的高性能、高容量的半导体器件的示例包括半导体器件(诸如能够使用根据所施加的电压或电流在不同的电阻状态之间切换的特性来存储数据的存储器件)，例如，电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁随机存取存储器(MRAM)以及电熔丝(E-fuse)。

发明内容

在本专利文件中所公开的技术包括具有改善的操作特性和简单的制造工艺的存储器件的多个实施例。

在实施例中，半导体器件包括：多个第一线结构，其在第一方向上延伸，多个第一线结构中的每一个包括在固定磁化方向上呈现磁化的第一钉扎层；多个第二线结构，其与第一线结构间隔开并且在与第一方向交叉的第二方向上延伸；多个第一自由层，其每一个均呈现具有可变磁化方向的磁化，第一自由层在第一线结构和第二线结构之间分别与第一线结构和第二线结构的交叉区域重叠；以及第一隧道势垒层，其插置在第一线结构和第一自由层之间。

附图说明

图1A是示出基于所公开的技术的一些实施例的存储器件的平面图。

图1B是图1A沿A-A'线截取的截面图。

图1C是图1A沿B-B'线截取的截面图。

图1D是示出基于所公开的技术的一些实施例的MTJ结构的视图。

图2A是示出基于所公开的技术的一些实施例的存储器件的平面图。

图2B是图2A沿A-A'线截取的截面图。

图2C是图2A沿B-B'线截取的截面图。

图3A是示出基于所公开的技术的一些实施例的存储器件的截面图。

图3B是示出基于所公开的技术的一些实施例的第一磁隧道结(MTJ)结构的视图。

图4A是示出基于所公开的技术的一些实施例的存储器件的平面图。

图4B是图4A沿A-A'线截取的截面图。

图4C是图4A沿B-B'线截取的截面图。

图5A是示出基于所公开的技术的一些实施例的存储器件的平面图。

图5B是图5A沿A-A'线截取的截面图。

图5C是图5A沿B-B'线截取的截面图。

具体实施方式

在下文中，将参考附图详细描述本公开的多个实施例。

附图未必按比例绘制。在一些实例中，附图中的至少一些结构的比例可能已被夸大以清楚地示出所述实施例的具体特征。在附图或说明书中呈现在多层结构中具有两个或更多个层的特定示例时，所示的这样的层的相对位置关系或布置层的顺序反映了针对所描述的或所示示例的特定实施方式，而不同的相对位置关系或布置层的顺序是可能的。此外，多层结构的所描述的或所示示例可以没有反映存在于该特定多层结构中的所有层(例如，在两个所述层之间可以存在一个或更多个额外的层)。作为特定示例，当所描述的或所示多层结构中的第一层被称为在第二层“上”或“之上”或者在衬底“上”或“之上”时，第一层可以直接地形成在第二层或衬底上，但是也可以表示一个或更多个其他中间层可以存在于第一层和第二层或衬底之间的结构。

图1A是示出基于所公开的技术的一些实施例的存储器件的平面图，图1B是图1A沿A-A'线截取的截面图，以及图1C是图1A沿B-B'线截取的截面图。在下文中，为了描述方便，与A-A'线基本平行的方向将被称为第一方向，以及与相交于A-A'线的B-B'线基本平行的方向被称为第二方向。

参考图1A至图1C，基于所公开的技术的一些实施例的存储器件可以包括衬底100；多个第一线结构110，其设置在衬底100之上且在第一方向上延伸，同时被布置成在第二方向上彼此间隔开；多个第二线结构150，其设置在第一线结构110之上且在第二方向上延伸，同时被布置成在第一方向上彼此间隔开；以及隧道势垒层120、自由层130以及选择元件层140的堆叠结构，该堆叠结构在第一线结构110和第二线结构150之间与交叉区域中的每一个重叠。

衬底100可以包括诸如硅的半导体材料。尽管没有在图1A至图1C中示出，衬底100可以包括下结构，该下结构包括，例如，电连接到第一线结构110和/或第二线结构150的驱动电路，以驱动或将电压或电流施加到第一线结构110和/或第二线结构150。

第一线结构110可以至少包括钉扎层，并且因此可以形成包括钉扎层、隧道势垒层120和自由层130的磁隧道结(MTJ)结构。此外，第一线结构110还可以包括具有多种功能的一个或更多个材料层或结构，以改善MTJ结构所需要的特性。如下文将参考图1D所讨论，可以在一些实施例中实施所公开的技术以提供第一线结构110和包括第一线结构110的MTJ结构。

图1D是示出基于所公开的技术的一些实施例的MTJ结构的视图。

参考图1D，MTJ结构可以包括：第一线结构110，其具有包括钉扎层116的多层结构、设置在第一线结构110之上的隧道势垒层120、以及设置在隧道势垒层120之上的自由层130。

自由层130可以呈现方向能够变化的磁化，即，可变磁化方向，并且可以通过改变磁化方向来存储不同的数据。在一些实施方式中，自由层130可以被称为数据储存层。自由层130中的磁化方向的改变可以归因于来自自旋极化电流的自旋转移力矩，在其中，电流中的电荷载流子(诸如电子)的自旋极化能够转移到自由层130。在一些实施方式中，自由层130可以具有与自由层130的表面基本垂直的磁化方向。例如，如在图1D中由自由层130中的箭头所指示，自由层130的磁化方向可以在上到下的方向和下到上的方向之间改变。然而，所公开的技术不限于此，并且在其他实施方式中，自由层130可以具有与层的表面基本平行的磁化方向。

钉扎层116可以具有固定的磁化方向，并且因此钉扎层116的磁化方向可以与自由层130的磁化方向形成对比。在一些实施方式中，钉扎层116可以被称为参考层。当自由层130具有与层的表面基本垂直的磁化方向时，钉扎层116也可以具有与层的表面基本垂直的磁化方向。例如，如钉扎层116中的箭头所指示，钉扎层116的磁化方向可以固定在从下到上。然而，所公开的技术不限于此，并且钉扎层116的磁化方向可以被固定且可以具有上到下的方向。替换地，当自由层130具有与层的表面基本平行的磁化方向时，钉扎层116也可以具有与层的表面基本平行的磁化方向。

隧道势垒层120可以根据通过MTJ结构的上部和下部施加的电压或电流来使得电子的隧穿穿越自由层130和钉扎层116之间的边界，由此改变自由层130的磁化方向。

自由层130和钉扎层116中的每一个可以具有包括铁磁材料的单层或多层结构。例如，自由层130和钉扎层116中的每一个可以包括包含Fe、Ni或Co作为主要成分的合金，例如，Co-Fe-B合金、Co-Fe-B-X合金(其中X是Al、Si或Ti、V、Cr、Ni、Ga、Ge、Zr、Nb、Mo、Pd、Ag、Hf、Ta、W或Pt)、Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Ni-Pt合金等。替换地，自由层130和钉扎层116中的每一个可以包括堆叠结构(诸如Co/Pt、Co/Pd或其他)，或者磁性材料和非磁性材料的交替堆叠的结构。隧道势垒层120可以包括绝缘氧化物，例如，诸如MgO、CaO、SrO、TiO、VO或NbO的氧化物。

在上述MTJ结构中，自由层130的磁化方向可以根据所施加的电压或电流而改变，从而可以存储不同的数据。当自由层130和钉扎层116的磁化方向彼此平行时，MTJ结构可以处于可以指示数据‘1’的低电阻状态。相反地，当自由层130和钉扎层116的磁化方向彼此反向平行时，MTJ结构可以处于指示数据‘0’的高电阻状态。

此外，第一线结构110还可以包括除钉扎层116之外的磁校正层112、分隔层114以及界面层118。

磁校正层112可以设置成在分隔层114插置在其之间的情况下与钉扎层116相邻。例如，磁校正层112可以设置成面对钉扎层116的下表面，钉扎层116的下表面与面对自由层130的钉扎层116的上表面相对。磁校正层112可以执行消除或减小由钉扎层116生成的杂散磁场的影响的作用。在这种情况下，可以减小钉扎层116的杂散磁场对于自由层130的影响，从而减小自由层130的偏转磁场。磁校正层112可以具有与钉扎层116的磁化方向反向平行的磁化方向。在一些实施例中，当钉扎层116具有下到上的磁化方向时，磁校正层112可以具有上到下的磁化方向。然而，与所示不同，当钉扎层116具有上到下的磁化方向时，磁校正层112可以具有下到上的磁化方向。磁校正层112可以具有包括铁磁材料的单层结构或多层结构。

分隔层114可以插置在磁校正层112和钉扎层116之间以启用磁校正层112和钉扎层116之间的反铁磁交换耦合。分隔层114可以包括非磁性导电材料。例如，分隔层114可以包括金属材料，诸如Cr、Ru、Ir或Rh。

界面层118可以插置在钉扎层116和隧道势垒层120之间以阻挡钉扎层116的金属扩散到隧道势垒层120中，并且可以防止隧道势垒层120的晶体生长影响钉扎层116。此外，界面层118可以与钉扎层116交换耦合以防止钉扎层116的磁化方向的改变。界面层118可以具有包括铁磁材料的单层结构或多层结构。例如，界面层118可以包括Fe、Co、B基的合金或基于其组合的合金，例如，Fe-Co-B合金。

然而，第一线结构110不限于附图所示，并且可以省略磁校正层112、分隔层114以及界面层118中的至少一个。当从第一线结构110省略磁校正层112、分隔层114以及界面层118全部时，第一线结构110可以只包括钉扎层116，并且可以具有单层结构。替换地，第一线结构110还可以包括用于改善MTJ结构的特性的一个或更多个其他层(未示出)。

再次参考图1A至图1C，选择元件层140可以设置在MTJ结构之上。选择元件层140可以用于防止可能发生在共享第一线结构110或第二线结构150的MTJ结构之间的电流泄漏。为此，选择元件层140可以具有阈值切换特性，例如，当所施加的电压小于预定的阈值时有少量电流流过，而当所施加的电压变得大于或等于预定的阈值时电流量快速地增加。该阈值可以被称为阈值电压，并且选择元件层140可以基于阈值电压而在导通状态或关断状态中实施。选择元件层140可以包括二极管、双向阈值开关(OTS)材料(诸如硫族化物基材料)、混合离子电子导电(MIEC)材料(诸如含金属硫族化物基材料)、金属绝缘体转变(MIT)材料(诸如NbO₂或VO₂)、具有相对宽的带隙(诸如SiO₂或Al₂O₃或其他)的隧穿绝缘层。

在一些实施例中，隧道势垒层120、自由层130以及选择元件层140的堆叠结构可以被共同图案化以具有彼此对齐的侧壁。此外，隧道势垒层120、自由层130以及选择元件层140的堆叠结构可以具有矩形柱状，该矩形柱状具有在第一方向上与第二线结构150的两个侧壁对齐的两个侧壁以及在第二方向上与第一线结构110的两个侧壁对齐的两个侧壁。然而，所公开的技术不限于此，并且隧道势垒层120、自由层130和选择元件层140的侧壁可以不彼此对齐。替换地，隧道势垒层120、自由层130和选择元件层140的侧壁可以彼此对齐而不与第一线结构110和/或第二线结构150的侧壁对齐。

在第一线结构110和第二线结构150的交叉区域中，包括第一线结构110、隧道势垒层120以及自由层130的MTJ结构以及选择元件层140可以形成存储单元MC。尽管第一线结构110具有在第一方向上延伸的线状，用于存储数据的自由层130可以具有与第一线结构110和第二线结构的交叉区域重叠的岛状以与相邻于其的另一个自由层130间隔开。因此，可以在第一线结构110和第二线结构150的交叉区域中的每一个处形成存储单元MC。第一线结构110可以组成部分MTJ结构且还向一端(例如，存储单元MC的下端)传输电压或电流。例如，第一线结构110可以用作部分MTJ结构和电压/电流传输线(例如，位线、字线)两者。由于形成第一线结构110的铁磁材料和/或非磁性材料是导电材料，因此可以充分地执行传输电压或电流的功能。

第二线结构150可以用于向另一端(例如，存储单元MC的上端)传输电压或电流。因此，可以通过第一线结构110、存储单元MC以及第二线结构150产生电流，由此向存储单元MC写入数据或从存储单元MC读取数据。由于和第一线结构110不同，第二线结构150不组成部分MTJ结构，因此第二线结构150可以具有包括低电阻导电材料的单层结构或多层结构。例如，第二线结构150可以包括金属(诸如铂(Pt)、钨(W)、铝(Al)、铜(Cu)、钽(Ta)或钛(Ti))、金属氮化物(诸如钛氮化物(TiN)或钽氮化物(TaN))、或其组合。然而，第二线结构150可以具有与第一线结构110基本相同的结构。

在所公开的技术的一些实施方式中，第一线结构110可以作为用于驱动存储单元MC和从存储单元MC读取数据或向存储单元MC写入数据的字线和位线中的一个，同时组成部分MTJ结构，并且第二线结构150可以作为字线和位线中的另一个。然而，由于第一线结构110包括铁磁材料，当第二线结构150包括低电阻导电材料时，第一线结构110的电阻率可以大于第二线结构150。然而，可以通过相对增加第一线结构110的厚度T1来减小第一线结构110的电阻。例如，第一线结构的厚度T1可以比第二线结构150的厚度T2大。

基于所公开的技术的一些实施例而实施的存储器件能够达到以下效果。

在其中包括MTJ结构和选择元件层的存储单元设置在彼此交叉的字线和位线之间的存储器件的示例中，要求用于形成字线、存储单元以及位线中的每一个的使用掩模的图案化工艺和刻蚀工艺，导致制造工艺复杂且昂贵。另外，由于存储单元包括多层的MTJ结构和选择元件层，用于形成存储单元的刻蚀工艺的难度可能增加。另一方面，在所公开的技术的一些实施例中，由于包括钉扎层116的第一线结构110代替了字线和/或位线，并且隧道势垒层120、自由层130以及选择元件层140的堆叠结构以岛状形成，由此简化了制造工艺且减少了制造成本。另外，由于存储单元MC通过第一线结构110的刻蚀工艺和隧道势垒层120、自由层130以及选择元件层140的堆叠结构的刻蚀工艺形成，可以减小刻蚀工艺的难度。

另外，可以通过增加第一线结构110的厚度来解决包括钉扎层116的第一线结构110在被使用时的电阻率的增加。尽管增加了第一线结构110的厚度，由于省略了常规的字线和位线中的至少一个，可以减小存储器件的整体厚度。例如，存储器件的小型化可以是可能的。

此外，当钉扎层116以线状形成时，可以提高钉扎层116的稳定性，从而可以更容易地保持钉扎层116的磁化。这是因为磁性材料的稳定性，特别是热稳定性与磁性材料的体积成比例。因此，可以改善存储器件的操作特性。

尽管图1A至图1C示出将存储单元布置在彼此交叉的两个上线和下线之间，例如，将存储单元示为布置在单层中。然而，所公开的技术不限于此。在一些实施方式中，三个或更多个线可以在垂直方向上堆叠在衬底之上，并且存储单元可以在垂直方向上布置在两个相邻线之间。例如，如将参考图2A至图2C所讨论，存储单元可以布置在两个或更多个层中。

图2A是示出基于所公开的技术的一些实施例的存储器件的平面图，图2B是图2A沿A-A'线截取的截面图，以及图2C是图2A沿B-B'线截取的截面图。

参考图2A至图2C，基于所公开的技术的一些实施例而实施的存储器件可以包括衬底200；多个第一线结构210，其设置在衬底200之上且在第一方向上延伸，同时被布置成在第二方向上彼此间隔开；多个第二线结构250，其设置在第一线结构210之上且在第二方向上延伸，同时被布置成在第一方向上彼此间隔开；多个第三线结构290，其设置在第二线250之上且在第一方向上延伸，同时被布置成在第二方向上彼此间隔开；第一隧道势垒层220、第一自由层230以及第一选择元件层240的堆叠结构，该堆叠结构在第一线结构210和第二线结构250之间与第一线结构210和第二线结构250的交叉区域中的每一个重叠；以及第二隧道势垒层260、第二自由层270以及第二选择元件层280的堆叠结构，该堆叠结构在第二线结构250和第三线结构290之间与第二线结构250和第三线结构290的交叉区域中的每一个重叠。

第一线结构210可以至少包括钉扎层，并且因此可以形成包括钉扎层、第一隧道势垒层220以及第一自由层230的第一MTJ结构。第一线结构210可以具有与上述实施例的第一线结构110基本相同的层结构。例如，第一线结构210可以具有与图1D所示的第一线结构110基本相同的层结构。

第一选择元件层240可以设置在第一MTJ结构之上。在一些实施例中，第一隧道势垒层220、第一自由层230以及第一选择元件层240的堆叠结构可以被共同图案化以具有彼此对齐的侧壁。此外，第一隧道势垒层220、第一自由层230以及第一选择元件层240的堆叠结构可以具有矩形柱状，该矩形柱状具有在第一方向上与第二线结构250的两个侧壁对齐的两个侧壁以及在第二方向上与第一线结构210的两个侧壁对齐的两个侧壁。然而，所公开的技术不限于此，并且第一隧道势垒层220、第一自由层230和第一选择元件层240的侧壁可以不彼此对齐。替换地，第一隧道势垒层220、第一自由层230和第一选择元件层240的侧壁可以彼此对齐，而不与第一线结构210和/或第二线结构250的侧壁对齐。

在第一线结构210和第二线结构250的交叉区域中，包括第一线结构210、第一隧道势垒层220以及第一自由层230的第一MTJ结构和第一选择元件层240可以形成第一存储单元MC1。第一线结构210可以组成部分第一MTJ结构且还向一端(例如，第一存储单元MC1的下端)传输电压或电流。例如，第一线结构210既可以用作部分第一MTJ结构也可以用作电压/电流传输线(例如，位线、字线)。

第二线结构250可以用于向另一端(例如，第一存储单元MC1的上端)传输电压或电流。因此，可以通过第一线结构210、第一存储单元MC1以及第二线结构250产生电流，由此向第一存储单元MC1写入数据或从第一存储单元MC1读取数据。

此外，第二线结构250可以至少包括钉扎层，并且因此可以形成包括钉扎层、第二隧道势垒层260以及第二自由层270的第二MTJ结构。第二线结构250可以具有与第一线结构210基本相同的结构。

第二选择元件层280可以设置在第二MTJ结构之上。在一些实施例中，第二隧道势垒层260、第二自由层270以及第二选择元件层280的堆叠结构可以被共同图案化以具有彼此对齐的侧壁。此外，第二隧道势垒层260、第二自由层270以及第二选择元件层280的堆叠结构可以具有矩形柱状，该矩形柱状具有在第一方向上与第二线结构250的两个侧壁对齐的两个侧壁以及在第二方向上与第三线结构290的两个侧壁对齐的两个侧壁。然而，所公开的技术不限于此，并且第二隧道势垒层260、第二自由层270和第二选择元件层280的侧壁可以不彼此对齐。替换地，第二隧道势垒层260、第二自由层270和第二选择元件层280的侧壁可以彼此对齐，而不与第二线结构250和/或第三线结构290的侧壁对齐。第二隧道势垒层260、第二自由层270以及第二选择元件层280的堆叠结构可以与第一隧道势垒层220、第一自由层230以及第一选择元件层240的堆叠结构重叠，并且可以具有与第一隧道势垒层220、第一自由层230以及第一选择元件层240的堆叠结构的侧壁对齐的侧壁。

在第二线结构250和第三线结构290的交叉区域中，包括第二线结构250、第二隧道势垒层260以及第二自由层270的第二MTJ结构以及第二选择元件层280可以形成第二存储单元MC2。第二线结构250可以组成部分第二MTJ结构且还向一端(例如，第二存储单元MC2的下端)传输电压或电流。例如，第二线结构250可以用作部分MTJ结构和电压/电流传输线(例如，位线、字线)两者。

第三线结构290可以用于向另一端(例如，第二存储单元MC2的上端)传输电压或电流。因此，可以通过第二线结构250、第二存储单元MC2以及第三线结构290产生电流，由此向第二存储单元MC2写入数据或从第二存储单元MC2读取数据。

第三线结构290可以形成为与第一线结构210重叠，并且可以具有与第一线结构210的侧壁对齐的侧壁。由于和第一线结构210和/或第二线结构250不同，第三线结构290没有组成部分MTJ结构，因此第三线结构290可以具有包括低电阻导电材料的单层结构或多层结构。例如，第三线结构290可以包括金属(诸如铂(Pt)、钨(W)、铝(Al)、铜(Cu)、钽(Ta)或钛(Ti))、金属氮化物(诸如钛氮化物(TiN)或钽氮化物(TaN))、或其组合。然而，第三线结构290可以具有与第一线结构210和/或第二线结构250基本相同的结构。

在所公开的技术的一些实施方式中，第一线结构210可以作为用于驱动第一存储单元MC1和从存储单元MC读取数据或向存储单元MC写入数据的字线和位线中的一个，同时组成部分第一MTJ结构。第二线结构250可以作为用于驱动第一存储单元MC1的字线和位线中的任何一个，并且可以作为驱动第二存储单元MC2的字线和位线中的任何一个，同时组成部分第二MTJ结构。第三线结构290可以作为用于驱动第二存储单元MC2的字线和位线中的另一个。当第一线结构210和第二线结构250包括铁磁材料以具有大于第三线结构290的电阻率时，第一线结构210的厚度和第二线结构250的厚度中的每一个可以大于第三线结构290的厚度。

基于所公开的技术的一些实施例而实施的存储器件可以达到所有如上所述的效果并且还能够被高度集成。

在所公开的技术的一些实施例中，三层的线结构210、250和290设置在衬底200之上并且两层的存储单元MC1和MC2可以设置在其之间，但所公开的技术不限于此。四个或更多个层的线结构和三个或更多个层的存储单元可以设置在衬底之上。在这种情况下，除了最上面的线结构，其余线结构可以具有彼此相同的线结构，并且至少包括钉扎层。最上面的线结构可以具有与其余线结构相同的层结构或者可以具有与其余线结构不同的层结构。当最上面的线结构的电阻率小于其余线结构的电阻率时，最上面的线结构的厚度可以小于其余线结构中的每一个的厚度。

在所公开的技术的一些实施例中，自由层设置在钉扎层之上并且选择元件层设置在MTJ结构之上，但所公开的技术不限于此，并且如以下将参考图3A至图3B所述，钉扎层和自由层的垂直位置，以及MTJ结构和选择元件层的垂直位置可以改变。

图3A是示出基于所公开的技术的一些实施例的存储器件的平面图。图3B可以实质上对应于图2A沿A-A'线截取的截面图。

参考图3A，基于所公开的技术的一些实施例而实施的存储器件可以包括衬底300；多个第一线结构310，其设置在衬底300之上且在第一方向上延伸，同时被布置成在第二方向上彼此间隔开；多个第二线结构350，其设置在第一线结构310之上且在第二方向上延伸，同时被布置成在第一方向上彼此间隔开；多个第三线结构390，其设置在第二线结构350之上且在第一方向上延伸，同时被布置成在第二方向上彼此间隔开，第一选择元件层320、第一自由层330以及第一隧道势垒层340的堆叠结构，该堆叠结构在第一线结构310和第二线结构350之间与第一线结构310和第二线结构350的交叉区域中的每一个重叠；以及第二选择元件层360、第二自由层370以及第二隧道势垒层380的堆叠结构，该堆叠结构在第二线结构350和第三线结构390之间与第二线结构350和第三线结构390的交叉区域中的每一个重叠。

由于第一线结构310与第一选择元件层320相邻，因此可以不包括钉扎层。例如，第一线结构310可以包括诸如金属的低电阻导电材料，并且可以具有单层结构。

另一方面，第二线结构350可以至少包括钉扎层，并且因此可以形成包括钉扎层、第一隧道势垒层340以及第一自由层330的第一MTJ结构。第二线结构350可以具有与上述实施例的第一线结构110的上部和下部被倒置的结构基本相同的层结构。以下将通过参考图3B的示例描述第二线结构350和包括第二线结构350的MTJ结构。

图3B是示出基于所公开的技术的一些实施例的第一MTJ结构的视图。

参考图3B，第一MTJ结构可以包括第一自由层330；第一隧道势垒层340，其设置在第一自由层330之上；以及第二线结构350，其设置在第一隧道势垒层340之上。

第二线结构350可以至少包括钉扎层354。此外，第二线结构350还可以包括界面层352、磁校正层358以及分隔层356。界面层352可以插置在钉扎层354和隧道势垒层340之间。磁校正层358可以设置成面对钉扎层354的上表面，钉扎层354的上表面与面对自由层330的钉扎层354的下表面相对。分隔层356可以插置在磁校正层358和钉扎层354之间。

返回参考图3A，第三线结构390可以至少包括钉扎层，以与第二隧道势垒层380和第二自由层370共同形成第二MTJ结构。第三线结构390可以具有与第二线结构350基本相同的层结构。

由于第二线结构350形成部分第一MTJ结构，并且第三线结构390形成部分第二MTJ结构，第一选择元件层320和第二选择元件层360可以分别设置在第一MTJ结构和第二MTJ结构之下。

基于所公开技术的一些实施例而实施的存储器件可以达到所有如上所述的效果并且还能够被高度集成。

在所公开的技术的一些实施例中，三层的线结构310、350和390可以设置在衬底300之上并且两层的存储单元MC1和MC2可以设置在其之间，但所公开的技术不限于此。四个或更多个层的线结构和三个或更多个层的存储单元可以设置在衬底之上。在这种情况下，除了最下面的线结构，其余线结构可以具有彼此相同的线结构，并且至少包括钉扎层。最下面的线结构可以具有与其余线结构相同的层结构或者可以具有与其余线结构不同的层结构。当最下面的线结构的电阻率小于其余线结构的电阻率时，最下面的线结构的厚度可以小于其余线结构中的每一个的厚度。

在所公开的技术的一些实施例中，隧道势垒层具有与上线和下线的交叉区域重叠的岛状。在实施方式中，已描述了隧道势垒层可以与自由层共同图案化以具有与自由层对齐的侧壁。然而，在另一个实施方式中，位于上线和下线的任一个交叉区域的隧道势垒层可以不与位于上线和下线的另一个交叉区域的隧道势垒层隔开。例如，隧道势垒层可以通过与上线和下线中的任何一个共同图案化来形成为线状，具有与上线和下线中的任何一个对齐的侧壁。替换地，例如，隧道势垒层可以通过不进行图案化而具有与所有的存储单元重叠的板状。这将参考图4A至图5C而进行示例性地描述。

图4A是示出基于所公开的技术的一些实施例的存储器件的平面图，图4B是图4A沿A-A'线截取的截面图，以及图4C是图4A沿B-B'线截取的截面图。

参考图4A至图4C，一些实施例的存储器件可以包括衬底400；多个第一线结构410，其设置在衬底400之上且在第一方向上延伸，同时被布置成在第二方向上彼此间隔开；多个第二线结构450，其设置在第一线结构410之上且在第二方向上延伸，同时被布置成在第一方向上彼此间隔开；多个第三线结构490，其设置在第二线450之上且在第一方向上延伸，同时被布置成在第二方向上彼此间隔开；第一自由层430以及第一选择元件层440的堆叠结构，该堆叠结构在第一线结构410和第二线结构450之间与第一线结构410和第二线结构450的交叉区域中的每一个重叠；第二自由层470以及第二选择元件层480的堆叠结构，该堆叠结构在第二线结构450和第三线结构490之间与第二线结构450和第三线结构490的交叉区域中的每一个重叠；第一隧道势垒层420，其插置在第一自由层430和第一线结构410之间并且与第一线结构410重叠以在第一方向上延伸；以及第二隧道势垒层460，其插置在第二自由层470和第二线结构450之间并且与第二线结构450重叠以在第二方向上延伸。

例如，第一隧道势垒层420可以通过与第一线结构410共同图案化而具有与第一线结构410的侧壁对齐的侧壁。第二隧道势垒层460可以通过与第二线结构450共同图案化而具有与第二线结构450的侧壁对齐的侧壁。

在所公开的技术的一些实施例中，由于减小了对于第一隧道势垒层420和第二隧道势垒层460的潜在刻蚀损坏，第一MTJ结构和第二MTJ结构的特性可以被进一步地改善。

图5A是示出基于所公开的技术的一些实施例的存储器件的平面图，图5B是图5A沿A-A'线截取的截面图，以及图5C是图5A沿B-B'线截取的截面图。

参考图5A至图5C，一些实施例的存储器件可以包括衬底500；多个第一线结构510，其设置在衬底500之上且在第一方向上延伸，同时被布置成在第二方向上彼此间隔开；多个第二线结构550，其设置在第一线结构510之上且在第二方向上延伸，同时被布置成在第一方向上彼此间隔开；多个第三线结构590，其设置在第二线结构550之上且在第一方向上延伸，同时被布置成在第二方向上彼此间隔开；第一自由层530以及第一选择元件层540的堆叠结构，该堆叠结构在第一线结构510和第二线结构550之间与第一线结构510和第二线结构550的交叉区域中的每一个重叠；第二自由层570以及第二选择元件层580的堆叠结构，该堆叠结构在第二线结构550和第三线结构590之间与第二线结构550和第三线结构590的交叉区域中的每一个重叠；第一隧道势垒层520，其插置在第一自由层530和第一线结构510之间并且具有板状，以及第二隧道势垒层560，其插置在第二自由层570和第二线结构550之间并且具有板状。

例如，第一隧道势垒层520和第二隧道势垒层560可以不被图案化。因此，第一隧道势垒层520和第二隧道势垒层560中的每一个可以具有与所有第一自由层530和所有第二自由层570重叠的形状。

在所公开的技术的一些实施例中，可以避免对第一隧道势垒层520和第二隧道势垒层560的潜在刻蚀损坏，使得第一MTJ结构和第二MTJ结构的特性被进一步地改善。

尽管本专利文件包含许多细节，这不应该被解释为限制任何发明或可能要求保护的范围，而作为可以特定于特定发明的特定实施例的特征的描述。在本专利文件的独立的实施例的上下文中描述的某些特征也可以在单个实施例中以组合的方式实施。相反的，在单个实施例的上下文中描述的多个特征也可以单独地或以任何适合的子组合的方式在多个实施例中实施。此外，尽管特征可以在以上被描述为在具体组合中起作用并且甚至最初被要求如此保护，但来自所要求保护的组合的一个或更多个特征能够在一些情况下从组合中被去除，并且所要求保护的组合可以涉及子组合或子组合的变体。

类似地，尽管在附图中以特定顺序描述了操作，但这不应当被理解为要求以示出的特定顺序或连续的顺序执行此类操作，或者要求为实现理想的结果而执行所有所示的操作。此外，在本专利文件中所描述的实施例中的多个系统组件的分离不应该被理解为在所有实施例中均要求这样的分离。

仅描述了少量实施例和示例。其他实施例，可以基于在本专利文件中所描述以及所示而做出增加和变体。

尽管为了说明性目的已对多个实施例进行了描述，对那些本领域技术人员将明显的是，在不脱离权利要求中所限定的本教导的精神和范围的情况下可以做出多种改变和修改。

Claims (17)

1.一种半导体器件，包括：

多个第一线结构，其在第一方向上延伸，所述多个第一线结构中的每一个包括在固定磁化方向上呈现磁化的第一钉扎层；

多个第二线结构，其与所述第一线结构间隔开并且在与所述第一方向交叉的第二方向上延伸；

多个第一自由层，其每一个均呈现具有可变的磁化方向的磁化，所述第一自由层在所述第一线结构和所述第二线结构之间分别与所述第一线结构和所述第二线结构的交叉区域重叠；以及

第一隧道势垒层，其插置在所述第一线结构和所述第一自由层之间。

2.根据权利要求1所述的半导体器件，其中，所述第一隧道势垒层与所述第一自由层重叠并且具有与所述第一自由层的侧壁对齐的侧壁。

3.根据权利要求1所述的半导体器件，其中，所述第一隧道势垒层与所述第一线结构重叠并且具有与所述第一线结构的侧壁对齐的侧壁。

4.根据权利要求1所述的半导体器件，其中，所述第一隧道势垒层具有与所有所述多个第一自由层重叠的板状。

5.根据权利要求1所述的半导体器件，其中，所述第二线结构包括其电阻率小于所述第一线结构的电阻率的导电材料。

6.根据权利要求5所述的半导体器件，其中，所述第一线结构的厚度大于所述第二线结构的厚度。

7.根据权利要求1所述的半导体器件，其中，所述第一线结构和所述第二线结构具有相同的层结构。

8.根据权利要求1所述的半导体器件，还包括：

多个第三线结构，其与所述第二线结构间隔开并且在所述第一方向上延伸；

多个第二自由层，其在所述第二线结构和所述第三线结构之间分别与所述第二线结构和所述第三线结构的交叉区域重叠，所述多个第二自由层中的每一个具有可变的磁化方向；以及

第二隧道势垒层，其插置在所述第二线结构和所述第二自由层之间，

其中，所述第二线结构包括具有固定的磁化方向的第二钉扎层。

9.据权利要求8所述的半导体器件，其中，所述第二隧道势垒层与所述第二自由层重叠并且具有与所述第二自由层的侧壁对齐的侧壁。

10.根据权利要求8所述的半导体器件，其中，所述第二隧道势垒层与所述第二线结构重叠并且具有与所述第二线结构的侧壁对齐的侧壁。

11.根据权利要求8所述的半导体器件，其中，所述第二隧道势垒层具有与所有所述多个第二自由层重叠的板状。

12.根据权利要求8所述的半导体器件，其中，所述第三线结包括其电阻率小于所述第一线结构和所述第二线结构中的每一个的电阻率的导电材料。

13.根据权利要求12所述的半导体器件，其中，所述第一线结构和所述第二线结构中的每一个的厚度大于所述第三线结构的厚度。

14.根据权利要求8所述的半导体器件，其中，所述第一线结构、所述第二线结构以及所述第三线结构具有相同的层结构。

15.根据权利要求1所述的半导体器件，其中，所述第一线结构还包括磁校正层和分隔层，所述磁校正层具有与所述第一钉扎层的所述磁化方向相对的磁化方向，所述分隔层插置在所述第一钉扎层和所述磁校正层之间。

16.根据权利要求1所述的半导体器件，其中，所述第一线结构还包括界面层，所述界面层插置在所述第一钉扎层和所述第一隧道势垒层之间。

17.根据权利要求1所述的半导体器件，其中，所述第一线结构、所述第一自由层以及所述第一隧道势垒层的重叠部分形成基于所述第一线结构的磁化方向和所述第一自由层的磁化方向之间的相对方向来存储数据的结构。

Images