TW202145486A - 用於高頻寬模上天線之方法、設備及系統 - Google Patents

用於高頻寬模上天線之方法、設備及系統 Download PDF

Info

Publication number
TW202145486A
TW202145486A TW110129793A TW110129793A TW202145486A TW 202145486 A TW202145486 A TW 202145486A TW 110129793 A TW110129793 A TW 110129793A TW 110129793 A TW110129793 A TW 110129793A TW 202145486 A TW202145486 A TW 202145486A
Authority
TW
Taiwan
Prior art keywords
mold
polymer layer
semiconductor device
antenna
forming
Prior art date
Application number
TW110129793A
Other languages
English (en)
Other versions
TWI800893B (zh
Inventor
薩基布 比恩 哈利姆
卡薩爾 拉希姆
馬塞爾 維蘭
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW202145486A publication Critical patent/TW202145486A/zh
Application granted granted Critical
Publication of TWI800893B publication Critical patent/TWI800893B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

提供一種半導體裝置，其包含：聚合物層，包括第一表面及第二表面；模具，包含第一表面及第二表面，其中，該模具之該第一表面靠近該聚合物層之該第二表面；複數個節點，靠近該聚合物層之該第二表面設置；天線，設置於該模具之該第二表面上；以及第一傳導元件，藉由穿過該聚合物層及該模具提供在至少一第一節點與該天線之間之電性通訊。

Description

用於高頻寬模上天線之方法、設備及系統
本發明大體有關於精密半導體裝置的製造，且更特別的是，有關於提供用於半導體裝置之射頻(RF)天線的各種方法及系統。
製造工業的技術爆發已促成許多新穎且創新之產品製程。所謂毫米波(mm-wave)應用包括基於電磁光譜頻率範圍在約30吉赫茲(GHz)至約300GHz之間之射頻波段運作的裝置。有些應用，例如5G通訊及物聯網(IoT)的應用，可在30GHz以下的頻率運作，例如約28GHz。毫米波射頻波有在約1毫米(mm)至約10毫米之間的波長，其對應至30GHz至約300GHz的射頻。此頻率的頻帶有時被稱為極高頻(EHF)頻帶範圍。
在實現5G及IoT應用時，在設計這些應用的電路時會產生許多挑戰。EHF應用要求無不連續性、低損失的傳送路徑。彼等也受益於與其他組件緊密整合的天線。不過，天線與其他組件的緊密整合通常導致低天線頻寬。典型的晶粒上(on-die)天線有約30%的效率以及約3dBi的增益。
本發明可應付及/或至少減少上述之一或多個問題。
以下提出本發明的簡化概要以提供本揭示內容之一些方面的基本理解。此概要並非本發明的窮舉式總覽。它不是旨在鑒定本發明的關鍵或重要元件或者是敘述本發明的範疇。唯一的目的是要以簡要的形式提出一些概念作為以下更詳細之說明的前言。
在一具體實施例中，本發明係有關於一種半導體裝置，其包括：聚合物層，包括第一表面及第二表面；模具，包含第一表面及第二表面，其中，該模具之該第一表面靠近該聚合物層之該第二表面；複數個節點，靠近該聚合物層之該第二表面設置；天線，設置於該模具之該第二表面上；以及第一傳導元件，藉由穿過該聚合物層及該模具提供在至少一第一節點與該天線之間之電性通訊。
在一具體實施例中，本發明係有關於一種接收器天線陣列及傳送器陣列系統，包含：複數個半導體裝置，其中，各半導體裝置包含：聚合物層，包含第一表面及第二表面；模具，包含第一表面及第二表面，其中，該模具之該第一表面靠近該聚合物層之該第二表面；複數個節點，靠近該聚合物層之該第二表面設置；天線，設置於該模具之該第二表面上；以及第一傳導元件，藉由穿過該聚合物層及該模具提供在至少一第一節點與該天線之間之電性通訊；其中，該等半導體裝置的第一子集經配置為接收器天線陣列，且該等半導體裝置的第二子集經配置為傳送器天線陣列。
在一具體實施例中，本發明係有關於一種用於製造半導體裝置之方法，其包括：形成包括第一表面及第二表面的聚合物層；形成包括 第一表面及第二表面的模具，其中，該模具之該第一表面靠近該聚合物層之該第二表面；形成靠近該半導體層之該第一表面設置的複數個節點；形成設置於該模具之該第二表面上的天線；以及藉由穿過該聚合物層及該模具形成提供在至少一第一節點與該天線之間之電性通訊的第一傳導元件。
然而不受限於理論，本發明的半導體裝置及設備在約28GHz的工作頻率可具有約15-30%的頻寬。
100:系統、通訊裝置
110:毫米波裝置、通訊裝置
120:通訊前端單元、通訊單元
130:天線單元
140:控制器單元
150:訊號處理單元
170:資料庫
180:馬達控制器
210:記憶體單元
212:RAM
214:非揮發性記憶體
220:邏輯單元
230:處理器單元
310:訊號產生單元
320:傳送器單元、傳送單元
330:接收器單元
340:訊號處理單元
410a-410n:傳送器
510a-510n:接收器
610:類比濾波器單元
620:A/D轉換器
630:DSP單元
640:記憶體
710:傳送天線、傳送器天線
715:傳送天線部分、傳送器天線部分
720:接收天線、接收器天線
725:接收天線部分、接收器天線部分
730:第一設備
731:第二設備
735:半導體裝置
736:半導體裝置
910:半導體層、晶片
912:第一表面
914:第二表面
920:聚合物層
921:第一聚合物次層
922:第一表面
923:第二聚合物次層
924:第二表面
925:第二聚合物層
930:模具
932:第一表面
934:第二表面
942:節點、第二節點
944:節點、第一節點
946:節點、第三節點
950:天線
961:第一傳導次層
962:第一傳導元件
963:第二傳導次層
964:第二傳導元件
965:通孔條
966:第三傳導元件
970:接地元件
980:射頻(RF)濾波器
990:氧化物層
995:第二氧化物層
1026:犧牲載體層
1111:溝槽
1427:位置
1567:位置
1867:通孔開孔
2162:第一傳導元件
2250:天線
2270:接地元件、第二接地元件
2275:通孔籠
2277:環狀物
2363:第二傳導次層
2667:通孔開孔
2900:方法
2910-2991:步驟
3000:系統
3010:半導體裝置加工系統、加工系統
3015:積體電路/裝置、物件
3016:度量衡工具
3020:加工控制器
3040:積體電路設計單元
3050:搬運機構
本發明可藉由參考以下結合附圖的說明了解，其中類似的元件以相同的元件符號表示，且其中：
第1圖根據本文數個具體實施例圖示代表通訊系統的非寫實方塊圖；
第2圖根據本文數個具體實施例圖示描繪控制器單元140的非寫實方塊圖；
第3圖根據本文數個具體實施例圖示描繪第1圖之通訊前端單元的非寫實方塊圖；
第4圖根據本文數個具體實施例圖示第3圖之傳送器單元的非寫實方塊圖；
第5圖根據本文數個具體實施例圖示第3圖之接收器單元的非寫實方塊圖；
第6圖根據本文數個具體實施例圖示描繪第1圖之訊號處理單元的非寫實方塊圖；
第7圖根據本文數個具體實施例描繪第1圖之天線單元的非寫實方塊圖；
第8圖根據本文之一具體實施例圖示包含各自包括天線之複數個半導體裝置的第一設備的非寫實遠視平面圖；
第9圖根據本文數個具體實施例圖示描繪於第8圖的半導體裝置的非寫實X切面剖視圖；
第10圖根據第一具體實施例圖示第8圖至第9圖之半導體裝置在第一製造階段之後的非寫實X切面剖視圖；
第11圖根據第一具體實施例圖示第8圖至第10圖之半導體裝置在第二製造階段之後的非寫實X切面剖視圖；
第12圖根據第一具體實施例圖示第8圖至第11圖之半導體裝置在第三製造階段之後的非寫實X切面剖視圖；
第13圖根據第一具體實施例圖示第8圖至第12圖之半導體裝置在第四製造階段之後的的非寫實X切面剖視圖；
第14圖根據第一具體實施例圖示第8圖至第13圖之半導體裝置在第五製造階段之後的非寫實X切面剖視圖；
第15圖根據第一具體實施例圖示第8圖至第14圖之半導體裝置在第六製造階段之後的非寫實X切面剖視圖；
第16圖根據第一具體實施例圖示第8圖至第15圖之半導體裝置在第七製造階段之後的非寫實X切面剖視圖；
第17圖根據第一具體實施例圖示第8圖至第16圖之半導體裝置在第八製造階段之後的非寫實X切面剖視圖；
第18圖根據第一具體實施例圖示第8圖至第17圖之半導體裝置在第九製造階段之後的非寫實X切面剖視圖；
第19圖根據第一具體實施例圖示第8圖至第18圖之半導體裝置在第十製造階段之後的非寫實X切面剖視圖；
第20圖根據第一具體實施例圖示第8圖至第19圖之半導體裝置在第十一製造階段之後的非寫實X切面剖視圖；
第21圖根據本文之第二具體實施例圖示包括各自含有天線之複數個半導體裝置的第二設備的非寫實遠視平面圖；
第22圖根據本文數個具體實施例圖示描繪於第21圖之半導體裝置的非寫實X切面剖視圖；
第23圖根據第二具體實施例圖示第21圖至第22圖之半導體裝置在第一製造階段之後的非寫實X切面剖視圖；
第24圖根據第二具體實施例圖示第21圖至第23圖之半導體裝置在第二製造階段之後的非寫實X切面剖視圖；
第25圖根據第二具體實施例圖示第21圖至第24圖之半導體裝置在第三製造階段之後的非寫實X切面剖視圖；
第26圖根據第二具體實施例圖示第21圖至第25圖之半導體裝置在第四製造階段之後的非寫實X切面剖視圖；
第27圖根據第二具體實施例圖示第21圖至第26圖之半導體裝置在第五製造階段之後的非寫實X切面剖視圖；
第28圖根據第二具體實施例圖示第21圖至第27圖之半導體裝置在第六製造階段之後的非寫實X切面剖視圖；
第29圖根據本文數個具體實施例提供描繪用於製造半導體裝置之方法的流程圖；以及
第30圖根據本文數個具體實施例圖示用於製造半導體裝置之系統的非寫實繪圖。
儘管本文揭露的專利標的容易做成各種修改及替代形式，本文仍以附圖為例圖示本發明的幾個特定具體實施例且詳述於本文。不過，應瞭解本文所描述的特定具體實施例並非旨在把本發明限定於本文所揭示的特定形式，反而是，為了涵蓋落在如隨附申請專利範圍所界定之本發明之精神及範疇內的所有修改、等效及替代性陳述。
以下描述本發明的各種例示性具體實施例。為了清楚說明，本發明說明書並未描述實際具體實作的所有特徵。當然，應瞭解，在開發任一此類的實際具體實施例時，必需做許多與具體實作有關的決策以達成開發人員的特定目標，例如遵循與系統相關及商務有關的限制，這些都會隨著每一個具體實作而有所不同。此外，應瞭解，此類開發工作可能複雜又花時間，但是對於本技術領域一般技術人員來說係為在閱讀本發明後即可承擔的例行工作。
本發明標的此時將參照附圖來描述。附圖中示意圖示的各種結構、系統及裝置係僅供解釋以及避免被熟諳此藝者所習知的細節混淆本發明。儘管如此，附圖仍被納入以描述及解釋本發明的例示性實施例。使用於本文的字彙及片語應使用與相關技藝技術人員所熟悉之意思一致的方 式理解及解釋。本文沒有特別定義的術語或片語(亦即，與熟諳此藝者所理解之普通慣用意思不同的定義)旨在用術語或片語的一致用法來說明。如果術語或片語旨在具有特定的意思時(亦即，不同於熟諳此藝者所理解的意思)，則會清楚地陳述在本發明說明書中以直接明白的方式為該術語或片語提供特定定義。
本文的具體實施例可用於在封裝中有改良頻寬的射頻(RF)及毫米波整合天線二者。
為了便於圖解說明，本文的具體實施例係在通訊裝置的背景下描繪，不過，熟諳此藝者應瞭解，揭露於本文的概念可實現於其他類型的裝置，例如高速通訊裝置、網路裝置等等。此時請看第1圖，其係根據本文數個具體實施例圖示通訊系統的非寫實方塊圖。
系統100可包括毫米波裝置110、資料庫170及馬達控制器180。毫米波裝置110可為雷達裝置、無線通訊裝置、資料網路裝置、視頻裝置或其類似者。為了圖解說明和清楚及便於描述，毫米波裝置110是在通訊應用的背景下描述。因此，毫米波裝置110在以下可能常被稱為通訊裝置110。不過，受益於本發明內容的熟諳此藝者應瞭解，描述於本文的概念可應用於各種類型的毫米波應用，包括使用雷達訊號的車輛應用、無線網路應用、資料網路應用、影音應用等等。
通訊裝置110能夠傳送通訊訊號及/或接收通訊訊號。
通訊裝置110可包括通訊前端單元120、天線單元130、控制器單元140及訊號處理單元150。通訊前端單元120可包含複數個組件、電路、及/或模組，且能夠送出、接收及/或處理通訊訊號。在一具體實施例 中，通訊裝置110可包含在單一積體電路(IC)晶片中。在一些具體實施例中，通訊裝置110可形成於位在單一IC晶片上的複數個積體電路上。在其他具體實施例中，通訊裝置110可形成於包裹在IC晶片中的單一積體電路上。在一些實例中，通訊前端單元120可簡稱為通訊單元120。
通訊前端單元120能夠提供通訊訊號。在一具體實施例中，由通訊裝置110處理之通訊訊號的頻率範圍可在約10GHz至約90GHz之間。通訊前端單元120能夠產生在預定頻率範圍內的通訊訊號。裝置110可處理用於各種通訊應用的網路通訊，例如封包資料網路通訊、無線(例如，蜂巢式通訊、IEEE 802.11ad WiGig技術等等)、資料通訊等等。揭露於本文的在通訊應用背景下的概念也可用於其他類型的應用，例如雷達、無線通訊、高解析度視頻等等。
繼續參考第1圖，天線單元130也可包括傳送天線及/或接收器天線。此外，傳送及接收器天線各自可包括形成天線陣列的子部分。傳送天線用於傳送通訊訊號，同時接收器天線用於接收通訊訊號。天線單元130的更詳細描述係提供於第7圖及以下隨附說明中。
繼續參考第1圖，通訊裝置110也可包含訊號處理單元150。訊號處理單元150能夠執行被通訊裝置110傳送及/或接收之訊號的各種類比及/或數位處理。例如，可在傳送前放大被通訊裝置傳送的通訊訊號。此外，被通訊裝置110接收的訊號可被傳送通過一或多個類比濾波器級(analog filter stage)。然後，可用訊號處理單元150中的一或多個類比數位轉換器(DAC)將反射訊號轉換為數位訊號。可對已數位化的訊號執行數 位訊號處理(DSP)。訊號處理單元150的更詳細描述係提供於第6圖及以下隨附說明中。
繼續參考第1圖，通訊裝置100也可包括控制器單元140。控制器單元140可執行通訊裝置110的各種控制運作。這些功能包括產生通訊訊號、傳送通訊訊號、接收通訊訊號及/或處理反射訊號。
此時請看第2圖，其根據本文數個具體實施例提供描述控制器單元140的非寫實方塊圖。控制器單元140可包括能夠控制通訊裝置110之各種功能的處理器單元230。處理器單元230可包含微處理器，微控制器，現場可程式閘陣列(FPGA)，特殊應用積體電路(ASIC)，及/或類似者。
控制器單元140也可包括邏輯單元220。邏輯單元220可包括能夠執行各種邏輯運作、接收資料、執行與輸入資料(data_in)及輸出資料(data_out)有關之介面功能的電路。訊號data_in可代表從處理及分析反射訊號導出的資料。訊號data_out可代表由於通訊訊號傳送及接收訊號而產生的用於執行一或多個任務的資料。例如，訊號data_out可用來執行基於通訊訊號傳送及/或接收的動作。
控制器單元140也可包含記憶體單元210。記憶體單元210可包括非揮發性記憶體214與RAM 212。非揮發性記憶體214可包括FLASH記憶體及/或可程式化唯讀(PROM)裝置。記憶體單元210能夠儲存用於控制通訊裝置110之操作的操作參數。此外，記憶體單元210可儲存上述的狀態資料及反應資料。記憶體單元210也可儲存可用來程式化通訊裝置110中之任何FPGA裝置的資料。因此，記憶體單元210可細分成程 式資料記憶體、狀態資料記憶體等等。此種細分可用邏輯或實體之方式執行。
此時請看第3圖，其根據本文數個具體實施例圖示通訊前端單元120的非寫實方塊圖。通訊前端單元120可包含訊號產生單元310、傳送器單元320、訊號處理單元340及接收器單元330。訊號產生單元310能夠以預定頻率產生通訊訊號。例如，可產生在約70GHz至約85GHz之範圍內的訊號。訊號產生單元310可包括真差分倍頻器(FD)。FD可以推-推式組態(push-push configuration)形成。訊號產生單元310能夠提供用以傳送的通訊訊號。以下提供訊號產生單元310的更詳細說明。
繼續參考第3圖，用於處理及傳送的訊號由訊號產生單元310提供給傳送器單元320。傳送器單元320可包括複數個濾波器、訊號調節電路、緩衝器、放大器等等，以用來處理來自訊號產生單元310的訊號。傳送單元320提供將會傳送至天線單元130的通訊訊號。
第4圖根據本文數個具體實施例圖示傳送器單元320的非寫實方塊圖。請同時參考第3圖及第4圖，傳送器單元320可包含複數個相似的傳送器，亦即，第一傳送器410a、第二傳送器420b至第N傳送器410n(合稱“410”)。在一具體實施例中，第一至第N傳送器410可各自處理來自訊號產生單元310的單一訊號且提供輸出傳送訊號給一或多個天線。在另一具體實施例中，訊號產生單元310可提供複數個訊號給第一至第N傳送器410。例如，訊號產生單元310可提供訊號傳送訊號給各個傳送器410，或替換地，提供第一傳送訊號給第一組傳送器410，以及提供第二傳送訊號給第二組傳送器410。
繼續參考第3圖，接收訊號係提供給接收器單元330。接收器單元330能夠從訊號處理單元150接收已予處理的接收訊號。接收器單元330能夠執行類比至數位(A/D)轉換、訊號緩衝、DSP等等。在一些具體實施例中，訊號處理單元150可執行A/D轉換及DSP；不過，在其他具體實施例中，這些任務可由接收器單元330執行。接收器單元330能夠導向控制器單元140。
第5圖根據本文數個具體實施例圖示接收器單元330的非寫實方塊圖。請同時參考第3圖及第5圖，接收器單元330可包括複數個相似的接收器，亦即，第一接收器510a、第二接收器520b至第N接收器510n(合稱“510”)。在一具體實施例中，第一至第N接收器510可各自處理來自訊號產生單元310的單一訊號且提供訊號給控制器單元140。在另一具體實施例中，可提供複數個訊號給第一至第N接收器510。例如，訊號處理單元150可提供訊號接收訊號給各個接收器510，或替換地，提供第一接收器訊號給第一組接收器510以及提供第二接收器訊號給第二組接收器510。
此時請看第6圖，其根據本文數個具體實施例圖示訊號處理單元150的非寫實方塊圖。訊號處理單元150可包括類比濾波器單元610、A/D轉換器620、DSP單元630、及記憶體640。類比濾波器單元610能夠執行由訊號處理單元150接收之毫米波訊號向下轉換(down-convert)的類比訊號的濾波及放大。在執行放大從毫米波訊號向下轉換的類比訊號之前，可用類比濾波器單元610執行雜訊濾波。
A/D轉換器620能夠把經濾波及/或經放大的類比訊號轉換成數位訊號。A/D轉換器620能夠執行預定或不同準確度的轉換。例如，A/D轉換器620可有12-bit、24-bit、36-bit、48-bit、64-bit、96-bit、128-bit、256-bit、512-bit、1024-bit的準確度或更大的準確度。經轉換的數位毫米波訊號係提供給DSP單元630。
DSP單元630能夠執行數位毫米波訊號的各種DSP運作。例如，可用DSP單元630執行從毫米波頻率向下轉換之數位化類比訊號的數位濾波。例如，在例如70GHz至約85GHz之預定頻率範圍外的訊號分量可過濾成有較低的振幅。在其他情況下，可對毫米波訊號執行例如快速傅立葉轉換(FFT)的數學方法。來自DSP單元630的經處理之數位輸出可送到控制器單元140進行分析。在其他情況下，可緩衝或儲存此數位輸出於記憶體640中。在一些實例中，記憶體640可為先進先出(FIFO)記憶體。在其他實例中，可儲存來自DSP單元630的經處理之數位輸出於控制器單元140的記憶體單元210中。
此時請看第7圖，其根據本文數個具體實施例圖示第1圖之天線單元的非寫實方塊圖。可由傳送器單元320(第3圖)提供將會送出的毫米波訊號(例如，雷達訊號、網路資料訊號、無線通訊訊號等等)給傳送天線710。在一具體實施例中，傳送天線710可包含複數個傳送天線部分715。傳送天線部分715可排列成預定圖案，例如，第7圖所例示的陣列矩陣。
將會被接收的毫米波訊號(例如，雷達訊號、網路資料訊號、無線通訊訊號等等)可由接收天線720擷取。接收天線720提供收到的毫米波訊號給接收器單元330(第3圖)。在一具體實施例中，接收天線720可 包括複數個接收天線部分725。接收天線部分725也排列成預定圖案，例如，第7圖所例示的陣列矩陣。
第8圖根據本文之一具體實施例圖示第一設備730的非寫實遠視平面圖，其包括各自含有天線950的複數個半導體裝置735。半導體裝置735之各者可對應至圖示於第7圖之方塊圖的傳送器天線部分715或接收器天線部分725。第一設備730可對應至圖示於第7圖之方塊圖的傳送器天線710、接收器天線720或彼等之組合。
第8圖中的平面圖圖示以下將更詳細地描述的天線950與模具930。天線950在平面圖中的形狀並非關鍵性的，且可根據本技術領域一般技術人員之例行工作需要而與第8圖的E字形狀不同。為了圖示射頻(RF)濾波器980設置在模具930中的位置，平面圖為遠視圖，這在下文會更詳細地描述。
可將複數個半導體裝置735組配為可接收特定頻率的射頻(RF)訊號，例如通訊訊號。由於此特定頻率，想要接收的RF訊號也會有特定波長λ。因此，在一具體實施例中，半導體裝置735在第一設備730中可排成致使毗鄰半導體裝置735的天線950分離半個特定波長λ/2的陣列。雖不受限於理論，此分離可改善第一設備730之訊號收集或傳播的效率、敏感度、及/或訊號雜訊比。
第8圖也圖示後續圖式會圖示的第一設備730之半導體裝置735的X切面線。X切面線係對分模具930、天線950及RF濾波器980。
請看第9圖，其根據本文數個具體實施例圖示描繪第8圖之半導體裝置735的非寫實X切面剖面圖。半導體裝置735包括具有第一表 面912及第二表面914的半導體層910。半導體層910可包括任何半導體材料，例如矽或矽-鍺，等等。當半導體層910包含矽-鍺時，可根據受益於本發明內容的本技術領域一般技術人員之例行工作需要選擇鍺的莫耳%。
半導體裝置735也包括具有第一表面922及第二表面924的聚合物層920。聚合物層920的第一表面922係靠近半導體層910的第二表面914。聚合物層920可包含本技術領域所習知的任何聚合物材料。在一具體實施例中，聚合物層920包括聚亞醯胺。
半導體裝置735進一步包括上述的模具930。模具930包括第一表面932及第二表面934。模具930的第一表面932靠近聚合物層920的第二表面924。模具930可包含本技術領域所習知的任何模具材料。在一具體實施例中，模具930包括Ajinomoto MI-11(日本東京Ajinomoto股份有限公司)。
受益於本發明內容的本技術領域一般技術人員可改變模具930的厚度。在一具體實施例中，模具930具有約500微米(μm)至約1000微米的厚度。在又一具體實施例中，模具930有約750微米至約800微米的厚度，例如約775微米。
半導體裝置735另外包括靠近半導體層910之第一表面912設置的複數個節點942、944、946。各節點942、944或946包含導電材料，例如金屬，例如銅或鋁，或共晶焊錫合金等等。
雖然第9圖圖示3個節點942、944、946，然而受益於本發明內容的本技術領域一般技術人員根據例行工作之需要可改變節點的個數。
半導體裝置735也包括設置在模具930之第二表面934上的天線950。天線950包括導電材料，例如金屬，例如銅或鋁，等等。
第一傳導元件962被包括在半導體裝置735中以提供在至少一第一節點944與天線950之間的電性通訊。被天線950接收的RF訊號可通過第一節點944提供給包含半導體裝置735之系統的其他組件，或是由包括半導體裝置735之系統的其他組件產生之要由天線950傳送的RF訊號可通過第一節點944提供給天線950。儘管為了便於理解而以沿著整個高度有均一寬度的方式圖示，然而，如以下所述及本技術領域一般技術人員會明白的，第一傳導元件962可具有較寬及較窄的部分、不同材料的部分等等。
半導體裝置735也包括設置於聚合物層920中或於聚合物層之第二表面上的接地元件970。接地元件970可包含任何導電材料，例如金屬，例如銅或鋁等等。第二傳導元件964提供在至少一第二節點942與接地元件970之間的電性通訊。雖不受限於理論，接地元件970可減少通過第一節點944被天線950接收且提供給包括半導體裝置735之系統之其他組件或將由天線950傳送且由系統之其他組件產生之RF訊號的干涉。
在例如圖示於第9圖的具體實施例中，半導體裝置735可進一步包括設置於模具930中的射頻(RF)濾波器980。替代地(未圖示)，RF濾波器980可設置在聚合物層920的第二表面924上。在晶粒對晶圓(D2W)製程中整合RF濾波器980可改善包含半導體裝置735之裝置的效能。再者，如圖示，半導體裝置735可進一步包括：第三傳導元件966，其提供在至少一第三節點946與RF濾波器980之間的電性通訊。儘管第9圖為 了方便及簡潔只圖示在節點與RF濾波器980之間的一個傳導元件，亦即，第三傳導元件966提供在至少一第三節點946與RF濾波器980之間的電性通訊，然而在其他具體實施例中，半導體裝置735可包含兩個、三個、四個或其他數量的節點以及從節點到RF濾波器980的對應數量的傳導元件。
半導體裝置735也可包括本技術領域一般技術人員所習知可使用於半導體裝置的各種層件。例如，半導體裝置735可包含靠近複數個節點942、944及946設置的第二聚合物層925。第二聚合物層925可包括適合用作印刷電路板之基材的材料。第二聚合物層925可包括，但是非必要，與聚合物層920相同的材料。
在另一個實施例中，半導體裝置735可包含設置在半導體層910與聚合物層920之間的氧化物層990。氧化物層990可包括氧化矽且可用任何習知技術形成。替代地或額外地，半導體裝置735可包括設置在第二聚合物層925與半導體層910之間的第二氧化物層995。
為了簡潔起見，第9圖可能省略本技術領域一般技術人員常規地會納入半導體裝置的一或多個結構。
第10圖的非寫實X切面剖示圖根據第一具體實施例圖示在第一製造階段之後的半導體裝置735。在第一製造階段中，形成半導體層910，可使用習知技術黏合使第二氧化物層995靠近半導體層910的第一表面912、第二聚合物層925靠盡第二氧化物層995、以及犧牲載體層1026靠近第二聚合物層925。
第11圖的非寫實X切面剖示圖根據第一具體實施例圖示在第二製造階段之後的半導體裝置735。在第二製造階段中，溝槽1111從半導體層910之第二表面914蝕刻到第一表面912，從而暴露第二氧化物層995。然後，沉積靠近半導體層910之第二表面914且共形襯裡溝槽1111的氧化物層990。受益於本發明內容的本技術領域一般技術人員按例行工作可使用習知技術執行溝槽1111的蝕刻以及沉積氧化物層990。
第12圖的非寫實X切面剖示圖根據第一具體實施例圖示在第三製造階段之後的半導體裝置735。沉積第一聚合物次層921於氧化物層990上方，包括於溝槽1111中。理想的是，第一聚合物次層921在溝槽1111底部被蝕刻以顯露可放置第一傳導次層961(圖示於第13圖)的晶粒金屬。沉積第一聚合物次層921對於受益於本發明內容的本技術領域一般技術人員來說為例行公事，且不需詳述。
第13圖的非寫實X切面剖示圖根據第一具體實施例圖示在第四製造階段之後的半導體裝置735。在第四製造階段中，第一傳導次層961被電鍍於第一聚合物次層921上方。在電鍍第一傳導次層961之前可放置擴散阻擋層(未圖示)。在電鍍第一傳導次層961之前，可先鋪設遮罩(未圖示)至第一聚合物次層921上覆半導體層910的部分，再執行電鍍。可用任何標準濺鍍製程來沉積薄種子層以供電鍍第一傳導次層961於第一聚合物次層921上。然後可移除遮罩，以產生圖示於第13圖的半導體裝置735。
第14圖的非寫實X切面剖示圖根據第一具體實施例圖示在第五製造階段之後的半導體裝置735。在此製造階段中，第二聚合物次層 923被沉積於第一傳導次層961上方。在用遮罩防止電鍍第一傳導次層961的位置中，例如，在位置1427處，第二聚合物次層923可接觸第一聚合物次層921，從而提供第一傳導次層961之數個部分的互相電氣隔離。可用第一傳導次層961之此等部分的電氣隔離來界定接地元件970。
可用習知技術執行第二聚合物次層923的沉積。並且，在沉積第二聚合物次層923之前，可先鋪設遮罩(未圖示)至第一傳導次層961的數個部分，再執行沉積且移除遮罩，以產生圖示於第14圖的半導體裝置735。
第15圖的非寫實X切面剖示圖根據第一具體實施例圖示在第六製造階段之後的半導體裝置735。在此製造階段中，第二傳導次層963被電鍍於第二聚合物次層923上方。在用遮罩防止沉積第二聚合物次層923的位置中，例如，位置1567處，第二傳導次層963可接觸第一傳導次層961。
第16圖的非寫實X切面剖示圖根據第一具體實施例圖示在第七製造階段之後的半導體裝置735。在此製造階段中，可形成各自與第二傳導次層963接觸且與第一傳導次層961之部分電性通訊的通孔條(via bar)965及RF濾波器980。通孔條965及RF濾波器980的形成可使用習知技術來執行且不需進一步描述。
第17圖的非寫實X切面剖示圖根據第一具體實施例圖示在第八製造階段之後的半導體裝置735。在此製造階段中，模具930被形成於通孔條965及RF濾波器980上方。用於形成模具930的技術為本技術領域一般技術人員所習知且不需詳述。
第18圖的非寫實X切面剖示圖根據第一具體實施例圖示在第九製造階段之後的半導體裝置735。在此製造階段中，通孔開孔(via opening)1867係形成於模具930中。在一具體實施例中，通孔開孔1867可藉由在模具930上執行雷射開孔技術形成。通孔開孔1867之形成使通孔條965暴露於後續加工步驟。
第19圖的非寫實X切面剖示圖根據第一具體實施例圖示在第十製造階段之後的半導體裝置735。在第十製造階段中，係藉由沉積導電材料於模具930上，包括沉積於第18圖先前圖示的通孔開孔1867上方及填滿通孔開孔1867，以形成天線950，。天線950的沉積可能需要擴散阻擋層。任何標準濺鍍製程可用來沉積用於天線950的薄種子層於模具930上。因此，天線950與通孔條965、第二傳導次層963的至少一部分、以及第一傳導次層961的至少一部分電性接觸。通孔條965，第二傳導次層963之至少一部分以及第一傳導次層961的至少一部分一起界定第一傳導元件962。
第20圖的非寫實X切面剖示圖根據第一具體實施例圖示在第十一製造階段之後的半導體裝置735。在此製造階段中，犧牲載體層1026被移除，且執行前側C4或CuP植球(frontside C4 or CuP bumping)，以產生設置於第二聚合物層925上的複數個節點942、944及946。
然而不受限於理論，半導體裝置735對於28GHz訊號可具有約4.4GHz的頻寬與約8dBi的增益。
第21圖的非寫實遠視平面圖根據本文之第二具體實施例圖示包含各自包括天線2250之複數個半導體裝置736的第二設備731。第 21圖有與第8圖相同的許多元件。這些相同元件用與第8圖中首先提及的元件符號標示且依本文所述。大體上，第二設備731與圖示於第9圖的第一設備730實質相似。第二設備731包括與第9圖之半導體裝置735相似的複數個半導體裝置736。
最新圖示於第21圖的是與第9圖之天線950實質相似的天線2250。
第21圖也圖示環狀物2277。在平面圖中，環狀物2277包圍天線2250，但是藉由模具930的一部分與天線2250分離。環狀物2277的納入可減少各個半導體裝置736的訊號不連續性及/或訊號損失。
第21圖也圖示用於擷取第22圖至第28圖之剖示圖的X切線。
第22圖的非寫實X切面剖示圖根據第二具體實施例圖示描繪於第21圖的半導體裝置。第22圖圖示的許多組件與圖示於第10圖的組件相同或實質相似而且以相同的元件符號表示。
第22圖與第10圖之間的許多差異將顯而易見。其一是，第一傳導元件2162設置於在天線2250之下的聚合物層920中。第一傳導元件2162為提供天線2250與第一節點944(或在另一具體實施例中，晶片910)之電性通訊的饋入層(feeding layer)。由第一傳導元件2162提供的電性通訊不需要實體連接；反而，在此具體實施例中，接地元件2270的狹縫藉由耦合電磁場以使天線共振。
在此具體實施例中，半導體裝置736的接地元件2270設置在聚合物層920的第二表面924上且包含低於天線2250並高於第一傳導 元件2162的狹縫。接地元件2270的狹縫允許第一傳導元件2162饋入(feed)天線2250。
第22圖也圖示通孔籠(via cage)2275，其係從接地元件2270延伸到模具930的第二表面934且提供電性通訊給環狀物2277。通孔籠2275與環狀物2277在本文中可合稱為“接地屏蔽”。
第23圖的非寫實X切面剖示圖根據第二具體實施例圖示在第一製造階段之後的半導體裝置736。在此所指的第一製造階段不是裝置的第一製造階段。反而，第二具體實施例的第一製造階段是對於圖示於第14圖的結構執行。在第二具體實施例的第一製造階段中，第二傳導次層2363被沉積於第二聚合物次層923上以產生接地元件2270以及第二傳導次層2363中不會成為半導體裝置736接地路徑之一部分的部分。接地元件2270與第一傳導次層961接觸。第一傳導次層961的另一部分會提供描繪於第22圖的第一傳導元件2162。
第24圖的非寫實X切面剖示圖根據第二具體實施例圖示在第二製造階段之後的半導體裝置736。在此製造階段中，RF濾波器980係以上述之方式形成。
第25圖的非寫實X切面剖示圖根據第二具體實施例圖示在第三製造階段之後的半導體裝置736。在此製造階段中，模具930係以上述之方式形成。
第26圖的非寫實X切面剖示圖根據第二具體實施例圖示在第四製造階段之後的半導體裝置736。在此製造階段中，數個通孔開孔2667係形成在模具930中。在一具體實施例中，通孔開孔2667可藉由在模具 930上執行雷射開孔技術形成。形成通孔開孔2667使接地元件2270及第二接地元件2270暴露於後續加工步驟。
第27圖的非寫實X切面剖示圖根據第二具體實施例圖示在第五製造階段之後的半導體裝置736。在此製造階段中，天線2250被如以上在說明天線950時所述方式予以電鍍。此時也被電鍍的是第26圖的通孔開孔2667中的通孔籠2275，接著電鍍環狀物2277。環狀物2277可包含鋁。環狀物2277可改善半導體裝置736的指向性(directivity)。
第28圖的非寫實X切面剖示圖根據第二具體實施例圖示在第六製造階段之後的半導體裝置736。在第六製造階段中，節點942、944及946被如上述之方式形成。
然而不受限於理論，半導體裝置736對於28GHz訊號可具有約8.1GHz的頻寬與約7.5dBi的增益。
第29圖的流程圖根據本文數個具體實施例描繪用於製造半導體裝置的方法2900。具體言之，方法2900包括：形成(在步驟2910處)包括第一表面及第二表面的半導體層。在一具體實施例中，半導體層可從矽-鍺形成(在步驟2910處)。
在一些具體實施例中，方法2900可進一步包含：形成(在步驟2915處)鄰接半導體層之第二表面的氧化物層。
方法2900也包括形成(在步驟2920處)包括第一表面及第二表面的聚合物層，其中，聚合物層之第一表面靠近半導體層之第二表面。在有執行形成(在步驟2915處)氧化物層的具體實施例中，氧化物層設置在半導體層與聚合物層之間。
方法2900進一步包含：形成(在步驟2930處)包括第一表面及第二表面的模具，其中，模具的第一表面靠近聚合物層的第二表面。在一具體實施例中，模具可被形成(在步驟2930處)以具有500微米至1000微米的厚度。在又一具體實施例中，模具可被形成(在步驟2930處)以具有750微米至800微米的厚度。在一特定具體實施例中，模具可被形成(在步驟2930處)以具有775微米的厚度。
方法2900另外包括：形成(在步驟2940處)靠近半導體層之第一表面設置的複數個節點。方法2900也進一步包含：形成(在步驟2950處)設置在模具之第二表面上的天線。方法2900又另外包括：形成(在步驟2960處)第一傳導元件，其提供在至少一第一節點與天線之間的電性通訊。
方法2900也包括形成(在步驟2970處)設置於聚合物層中或聚合物層之第二表面上的接地元件。方法2900進一步包含：形成(在步驟2980處)第二傳導元件，其提供在至少一第二節點與接地元件之間的電性通訊。
在一具體實施例中，當形成(在步驟2970處)半導體裝置之接地元件的步驟包括形成接地元件於聚合物層之第二表面上時，方法2900可另外包括：形成(在步驟2972處)從接地元件延伸到模具之第二表面且包圍天線的接地屏蔽。
替代地或除了形成(在步驟2972處)接地屏蔽以外，方法2900可進一步包含：形成(在步驟2982處)設置在模具中的射頻(RF)濾波器；以及形成(在步驟2984處)第三傳導元件，其提供在至少一第三節點與RF濾波器之間的電性通訊。
替代地或除了形成(在步驟2972處)接地屏蔽及/或形成(在步驟2982處)RF濾波器以外，方法2900可另外包括：形成(在步驟2985處)複數個半導體裝置；以及下列步驟中(在步驟2987處)之至少一者：將複數個半導體裝置的第一子集配置為接收器天線陣列、將複數個半導體裝置的第二子集配置為傳送器天線陣列、或二者。在此具體實施例中，方法可進一步包括：判定(在步驟2989處)供半導體裝置接收、傳送或二者之RF訊號的第一波長；以及定位(在步驟2991處)此等複數個半導體裝置，致使靠近半導體裝置之天線之間的間隔約為第一波長的一半。
第30圖的非寫實繪圖根據本文數個具體實施例圖示用於製造半導體裝置的系統。系統3000提供用於形成具有以上在說明第8圖至第28圖中之一或多個時提及之特徵的積體電路，且可形成具有以上在說明第1圖至第28圖之一或多個時提及之特徵的產品。
第30圖的系統3000可包含半導體裝置加工系統3010與積體電路設計單元3040。半導體裝置加工系統3010可基於由積體電路設計單元3040提供之一或多個設計製造積體電路裝置。
半導體裝置加工系統3010可包括各種加工工作站，例如沉積(例如，ALD、PECVD等等)工作站、蝕刻製程工作站、光刻製程工作站、CMP製程工作站等等。由加工系統3010執行的一或多個加工步驟可由加工控制器3020控制。加工控制器3020可為工作站電腦、桌上電腦、膝上電腦、平板電腦、或任何其他類型的運算裝置，其包含能夠控制製程、接收製程回饋、接收測試結果數據、執行學習循環調整、執行製程調整等等的一或多個軟體產品。
半導體裝置加工系統3010可於媒體，例如矽晶圓，上產生積體電路。更特別的是，半導體裝置加工系統3010可產生包含一或多個半導體裝置735及/或736的積體電路。
裝置加工系統3010的積體電路生產可基於積體電路設計單元3040所提供的電路設計。加工系統3010可提供已加工的積體電路/裝置3015於搬運機構3050上，例如輸送帶系統。在一些具體實施例中，搬運系統可為能夠搬運半導體晶圓的精密無塵室搬運系統。在一具體實施例中，半導體裝置加工系統3010可包括用於執行包括本質應力之材料沉積至閘極切斷區域(gate cut region)中的的複數個加工步驟。
在一些具體實施例中，以“3015”標示的物件可代表個別晶圓，且在其他具體實施例中，物件3015可代表半導體晶圓的群組，例如，一“批次”的半導體晶圓。積體電路或裝置3015可為電晶體、電容器、電阻器、記憶格、處理器、及/或類似者。
系統3000的積體電路設計單元3040能夠提供電路設計讓半導體加工系統3010用來製造描述於本文的裝置。
系統3000能夠執行涉及各種技術的各種產品之分析及製造。例如，系統3000可設計及產生用於製造CMOS技術、Flash技術、BiCMOS技術及/或各種其他半導體技術之裝置的資料。
上述方法可用存儲在非暫時性電腦可讀儲存媒體且由例如運算裝置之處理器執行的指令管控。描述於本文的每個操作可對應至存儲在非暫時性電腦記憶體或電腦可讀儲存媒體的指令。在各種具體實施例中，非暫時性電腦可讀儲存媒體包括磁性或光碟儲存裝置、例如快閃記憶體的 固態儲存裝置、或其他非揮發性記憶體裝置或數個裝置。儲存在非暫時性電腦可讀儲存媒體上的電腦可讀指令可為原始碼、組合語言碼、目的碼、或可由一或多個處理器解譯及/或執行的其他指令格式。
以上所揭露的特定具體實施例均僅供圖解說明，本發明可由熟諳此藝者在受益於本文的教導後以明顯之不同但等效的方式來修改及實施。例如，可用不同的順序完成以上所提出的製程步驟。此外，除非在以下申請專利範圍中有提及，本發明並不受限於本文所示之構造或設計的細節。因此，顯然可改變或修改以上所揭露的特定具體實施例而所有此類變化都被認為仍然是在本發明的範疇與精神內。因此，本文尋求的保護係如以下提出的申請專利範圍所述。
2900:方法
2910~2991:步驟

Claims (17)

  1. 一種半導體裝置，包含：
    聚合物層，包含第一表面及第二表面；
    模具，包含第一表面及第二表面，其中，該模具之該第一表面靠近該聚合物層之該第二表面；
    複數個節點，靠近該聚合物層之該第二表面設置；
    天線，設置於該模具之該第二表面上；以及
    第一傳導元件，藉由穿過該聚合物層及該模具提供在至少一第一節點與該天線之間之電性通訊。
  2. 如申請專利範圍第1項所述之半導體裝置，其中，該模具有在約500微米至約1000微米之間的厚度。
  3. 如申請專利範圍第1項所述之半導體裝置，進一步包含：
    接地元件，設置於該聚合物層中或於該聚合物層之該第二表面上；以及
    第二傳導元件，提供在至少一第二節點與該接地元件之間之電性通訊。
  4. 如申請專利範圍第1項所述之半導體裝置，進一步包含：
    射頻(RF)濾波器，設置於該模具中；以及
    第三傳導元件，提供在至少一第三節點與該RF濾波器之間之電性通訊。
  5. 如申請專利範圍第3項所述之半導體裝置，其中，該接地元件係設置於該聚合物層之該第二表面上，且該半導體裝置進一步包含接地屏蔽，該接地屏蔽從該接地元件延伸到該模具之該第二表面且包圍該天線。
  6. 一種接收器天線陣列及傳送器陣列系統，包含：
    複數個半導體裝置，其中，各半導體裝置包含：
    聚合物層，包含第一表面及第二表面；
    模具，包含第一表面及第二表面，其中，該模具之該第一表面靠近該聚合物層之該第二表面；
    複數個節點，靠近該聚合物層之該第二表面設置；
    天線，設置於該模具之該第二表面上；以及
    第一傳導元件，藉由穿過該聚合物層及該模具提供在至少一第一節點與該天線之間之電性通訊；
    其中，該等半導體裝置的第一子集經配置為接收器天線陣列，且該等半導體裝置的第二子集經配置為傳送器天線陣列。
  7. 如申請專利範圍第6項所述之接收器天線陣列及傳送器陣列系統，其中，各半導體裝置的該模具有在約500微米至約1000微米之間的厚度。
  8. 如申請專利範圍第6項所述之接收器天線陣列及傳送器陣列系統，其中，各半導體裝置進一步包含：
    接地元件，設置於該聚合物層中或於該聚合物層之該第二表面上；以及
    第二傳導元件，提供在至少一第二節點與該接地元件之間之電性通訊。
  9. 如申請專利範圍第6項所述之接收器天線陣列及傳送器陣列系統，其中，各半導體裝置進一步包含：
    射頻(RF)濾波器，設置於該模具中；以及
    第三傳導元件，提供在至少一第三節點與該RF濾波器之間之電性通訊。
  10. 如申請專利範圍第8項所述之接收器天線陣列及傳送器陣列系統，其中，各半導體裝置之該接地元件係設置於該聚合物層之該第二 表面上，且該半導體裝置進一步包含接地屏蔽，該接地屏蔽從該接地元件延伸到該模具之該第二表面且包圍該天線。
  11. 如申請專利範圍第6項所述之接收器天線陣列及傳送器陣列系統，其中，該設備經配置以進行有第一波長的RF訊號之接收、傳送或二者，且該等半導體裝置經定位以使靠近之半導體裝置之天線之間的間隔約為該第一波長的一半。
  12. 一種用於製造半導體裝置之方法，該方法包含：
    形成包含第一表面及第二表面的聚合物層；
    形成包含第一表面及第二表面的模具，其中，該模具之該第一表面靠近該聚合物層之該第二表面；
    形成靠近該半導體層之該第一表面設置的複數個節點；
    形成設置於該模具之該第二表面上的天線；以及
    藉由穿過該聚合物層及該模具形成提供在至少一第一節點與該天線之間之電性通訊的第一傳導元件。
  13. 如申請專利範圍第12項所述之方法，其中，形成該模具的步驟包含：形成該模具以具有從500微米到1000微米之間的厚度。
  14. 如申請專利範圍第12項所述之方法，進一步包含：
    形成設置於該聚合物層中或於該聚合物層之該第二表面上的接地元件；以及
    形成提供在至少一第二節點與該接地元件之間之電性通訊的第二傳導元件。
  15. 如申請專利範圍第12項所述之方法，進一步包含：
    形成設置於該模具中的射頻(RF)濾波器；以及
    形成提供在至少一第三節點與該RF濾波器之間之電性通訊的第三傳導元件。
  16. 如申請專利範圍第14項所述之方法，其中，形成該接地元件的步驟包含：形成該接地元件於該聚合物層之該第二表面上，且該方法進一步包含：形成從該接地元件延伸到該模具之該第二表面且包圍該天線的接地屏蔽。
  17. 如申請專利範圍第12項所述之方法，進一步包含：
    形成各自包含該聚合物層、該模具、該複數個節點、該天線、及該第一傳導元件的複數個半導體裝置；以及
    配置該複數個半導體裝置的第一子集為接收器天線陣列、配置該複數個半導體裝置的第二子集為傳送器天線陣列，或二者。
TW110129793A 2018-10-29 2019-10-08 用於高頻寬模上天線之方法、設備及系統 TWI800893B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/174,145 2018-10-29
US16/174,145 US10411752B1 (en) 2018-10-29 2018-10-29 Methods, apparatus, and system for high-bandwidth on-mold antennas

Publications (2)

Publication Number Publication Date
TW202145486A true TW202145486A (zh) 2021-12-01
TWI800893B TWI800893B (zh) 2023-05-01

Family

ID=67844996

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108136394A TWI740227B (zh) 2018-10-29 2019-10-08 用於高頻寬模上天線之方法、設備及系統
TW110129793A TWI800893B (zh) 2018-10-29 2019-10-08 用於高頻寬模上天線之方法、設備及系統

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW108136394A TWI740227B (zh) 2018-10-29 2019-10-08 用於高頻寬模上天線之方法、設備及系統

Country Status (3)

Country Link
US (2) US10411752B1 (zh)
DE (1) DE102019216350A1 (zh)
TW (2) TWI740227B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10782759B1 (en) 2019-04-23 2020-09-22 Arbor Company, Lllp Systems and methods for integrating batteries with stacked integrated circuit die elements
KR102567207B1 (ko) * 2020-06-29 2023-08-16 아르보 컴퍼니 엘엘엘피 5g 프로세서 독립형 모뎀과 함께 3d 다이 스태킹 재구성 가능 프로세서 모듈을 사용하는 모바일 iot 에지 디바이스
US11637359B2 (en) * 2021-07-02 2023-04-25 The Aerospace Corporation Embedded antennas in integrated circuits, and methods of making and using the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532435B1 (ko) * 2003-05-15 2005-11-30 삼성전자주식회사 스토리지 노드 및 저항체를 포함하는 반도체 메모리 소자및 그 제조방법
JP2009164373A (ja) * 2008-01-08 2009-07-23 Toshiba Corp 半導体装置
US8816906B2 (en) 2011-05-05 2014-08-26 Intel Corporation Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
US8674883B2 (en) 2011-05-24 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna using through-silicon via
KR101877878B1 (ko) * 2012-06-11 2018-07-13 에스케이하이닉스 주식회사 복층의 스토리지노드를 구비한 반도체장치 및 그 제조 방법
US10403511B2 (en) 2013-01-14 2019-09-03 Intel Corporation Backside redistribution layer patch antenna
KR102065684B1 (ko) * 2013-04-24 2020-01-13 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2015088486A1 (en) * 2013-12-09 2015-06-18 Intel Corporation Antenna on ceramics for a packaged die
US9362234B2 (en) * 2014-01-07 2016-06-07 Freescale Semiconductor, Inc. Shielded device packages having antennas and related fabrication methods
US9881908B2 (en) * 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same
CN107785578B (zh) 2016-08-25 2019-06-11 宁德时代新能源科技股份有限公司 正极添加剂及其制备方法、正极片及锂离子二次电池
US9866259B1 (en) * 2016-11-23 2018-01-09 Infineon Technologies Ag Transmitter/receiver module for millimeter wave 5G MIMO communication systems
US10629539B2 (en) * 2017-11-07 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same

Also Published As

Publication number Publication date
TW202038413A (zh) 2020-10-16
US10411752B1 (en) 2019-09-10
DE102019216350A1 (de) 2020-04-30
TWI740227B (zh) 2021-09-21
US10594356B1 (en) 2020-03-17
TWI800893B (zh) 2023-05-01

Similar Documents

Publication Publication Date Title
TWI740227B (zh) 用於高頻寬模上天線之方法、設備及系統
US11107757B2 (en) Integrated circuit structures in package substrates
US10109604B2 (en) Package with embedded electronic components and a waveguide cavity through the package cover, antenna apparatus including package, and method of manufacturing the same
TWI710077B (zh) 以高頻通訊裝置整合在封裝組織上的有效率分區所設計之微電子裝置
EP2705572B1 (en) High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
US11658418B2 (en) Microelectronic devices designed with mold patterning to create package-level components for high frequency communication systems
US20070229388A1 (en) Integrated phased array antenna
EP2943997A1 (en) Backside redistribution layer patch antenna
JP2012509653A (ja) 半導体チップに集積されたアンテナ
JP2008535272A (ja) 相補型金属酸化膜半導体アレイ技術を用いるアンテナ・システム
Valenta et al. Design and experimental evaluation of compensated bondwire interconnects above 100 GHz
Jin et al. Antenna-in-package design based on wafer-level packaging with through silicon via technology
CN109951157B (zh) 用于毫米波装置的二倍频器的方法、设备及系统
Hsieh et al. Advanced thin-profile fan-out with beamforming verification for 5G wideband antenna
US11621192B2 (en) Inorganic dies with organic interconnect layers and related structures
Lee et al. LTCC‐based monolithic system‐in‐package (SiP) module for millimeter‐wave applications
TW202137436A (zh) 包含具有經組態為屏蔽之通孔壁的基材之封裝
Ndip et al. A novel packaging and system-integration platform with integrated antennas for scalable, low-cost and high-performance 5G mmWave systems
WO2017052566A1 (en) Cross talk and interference reduction for high frequency wireless interconnects
Hong et al. A multiband, compact, and full-duplex beam scanning antenna transceiver system operating from 10 to 35 GHz
Herrault Heterogeneous Integration Technologies for Next-Generation RF and mm-Wave Subsystems
Ray et al. Packaging and integration strategy for mm-wave products
Babakhani et al. Mm-wave phased arrays in silicon with integrated antennas
CN114156654A (zh) 天线装置和天线装置制造方法
US20230354507A1 (en) High-frequency circuit board and antenna module