TW202143336A - 高壓半導體裝置以及其製作方法 - Google Patents

高壓半導體裝置以及其製作方法 Download PDF

Info

Publication number
TW202143336A
TW202143336A TW109115303A TW109115303A TW202143336A TW 202143336 A TW202143336 A TW 202143336A TW 109115303 A TW109115303 A TW 109115303A TW 109115303 A TW109115303 A TW 109115303A TW 202143336 A TW202143336 A TW 202143336A
Authority
TW
Taiwan
Prior art keywords
isolation structure
region
semiconductor device
semiconductor substrate
curved bottom
Prior art date
Application number
TW109115303A
Other languages
English (en)
Inventor
黃雅歆
郭鎮銨
賴柏均
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW109115303A priority Critical patent/TW202143336A/zh
Priority to CN202010473080.8A priority patent/CN113629146B/zh
Priority to US16/896,233 priority patent/US11195948B2/en
Priority to US17/515,573 priority patent/US11817496B2/en
Publication of TW202143336A publication Critical patent/TW202143336A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

一種高壓半導體裝置包括一半導體基底、一閘極結構、一漂移區、一汲極區以及一隔離結構。閘極結構設置於半導體基底上。漂移區設置於半導體基底中且部分設置於閘極結構的一側。汲極區設置於漂移區中。隔離結構至少部分設置於漂移區中，且隔離結構的一部分設置於閘極結構與汲極區之間。隔離結構的一頂部包括一平面，且隔離結構的一底部包括一曲面。

Description

高壓半導體裝置以及其製作方法
本發明係關於一種高壓半導體裝置以及其製作方法，尤指一種具有隔離結構的高壓半導體裝置以及其製作方法。
在具有高壓處理能力的功率元件中，雙擴散金氧半導體(double-diffused MOS，DMOS)電晶體元件係持續受到重視。常見的DMOS電晶體元件有垂直雙擴散金氧半導體(vertical double-diffused MOS，VDMOS)與橫向雙擴散金氧半導體(LDMOS)電晶體元件。LDMOS電晶體元件因具有較高的操作頻寬與操作效率，以及易與其他積體電路整合之平面結構，現已廣泛地應用於高電壓操作環境中，例如中央處理器電源供應(CPU power supply)、電源管理系統(power management system)、直流/交流轉換器(AC/DC converter)以及高功率或高頻段的功率放大器等等。LDMOS電晶體元件主要的特徵為利用設置具有低摻雜濃度、大面積的橫向擴散漂移區域來緩和源極端與汲極端之間的高電壓，因此可使LDMOS電晶體元件獲得較高的崩潰電壓(breakdown voltage)。然而，導通電阻(drain-source on-state resistance，Ron )亦會隨著元件面積增加而上升，進而造成負面影響。因此，如何藉由設計上來改善導通電阻對比崩潰電壓的比值為相關領域所努力的方向。
本發明提供了一種高壓(high voltage)半導體裝置以及其製作方法，利用頂部包括一平面且底部包括一曲面的隔離結構來改善高壓半導體裝置的電性表現。
根據本發明之一實施例，本發明提供了一種高壓半導體裝置，包括一半導體基底、一閘極結構、一漂移區、一汲極區以及一隔離結構。閘極結構設置於半導體基底上。漂移區設置於半導體基底中且部分設置於閘極結構的一側。汲極區設置於漂移區中。隔離結構至少部分設置於漂移區中，且隔離結構的一部分設置於閘極結構與汲極區之間。隔離結構的一頂部包括一平面，且隔離結構的一底部包括一曲面。
根據本發明之一實施例，本發明還提供了一種高壓半導體裝置的製作方法，包括下列步驟。首先，提供一半導體基底。於半導體基底中形成一漂移區。形成一隔離結構，且隔離結構至少部分設置於漂移區中。隔離結構的一頂部包括一平面，且隔離結構的一底部包括一曲面。於半導體基底上形成一閘極結構，且漂移區部分設置於閘極結構的一側。於漂移區中形成一汲極區，且隔離結構的一部分設置於閘極結構與汲極區之間。
以下本發明的描述已披露足夠細節以使本領域的技術人員能夠實踐本發明。以下闡述的實施例應被認為是說明性的而非限制性的。對於本領域的一般技術人員而言顯而易見的是，在不脫離本發明的精神和範圍的情況下，可以進行形式以及細節上的各種改變與修改。
在進一步的描述各實施例之前，以下先針對全文中使用的特定用語進行說明。
用語“在…上”、“在…上方”和“在…之上”的含義應當以最寬方式被解讀，以使得“在…上”不僅表示“直接在”某物上而且還包括在某物上且其間具有其他居間特徵或層的含義，並且“在…上方”或“在…之上”不僅表示在某物“上方”或“之上”的含義，而且還可以包括其在某物“上方”或“之上”且其間沒有其他居間特徵或層(即，直接在某物上)的含義。
用語“蝕刻”在本文中通常用來描述用以圖案化材料的製程，使得在蝕刻完成後的材料的至少一部分能被留下。與此相反的是，當“移除”材料時，基本上所有的材料可在過程中被除去。然而，在一些實施例中，“移除”可被認為是一個廣義的用語而可包括蝕刻。
在下文中使用術語“形成”或“設置”來描述將材料層施加到基底的行為。這些術語旨在描述任何可行的層形成技術，包括但不限於熱生長、濺射、蒸發、化學氣相沉積、磊晶生長、電鍍等。
請參閱第1圖。第1圖所繪示為本發明第一實施例之高壓半導體裝置的示意圖。如第1圖所示，本實施例提供一高壓(high voltage)半導體裝置101，而高壓半導體裝置101包括一半導體基底10、一閘極結構64、一漂移區28、一汲極區72以及一隔離結構40。閘極結構64設置於半導體基底10上。漂移區28設置於半導體基底10中且部分設置於閘極結構64的一側。汲極區72設置於漂移區28中。隔離結構40至少部分設置於漂移區28中，且隔離結構40的一部分設置於閘極結構64與汲極區72之間。隔離結構40的一頂部TP包括一平面F1，且隔離結構40的一底部BM包括一曲面C1。藉由隔離結構40之設置，可產生較大的空乏區(depletion region)而減少電場效應，進而可改善高壓半導體裝置101的電性表現，例如崩潰電壓(breakdown voltage，VBD )、熱載子注入(hot carrier injection，HCI)等。藉由底部具有曲面C1的隔離結構40之設置，可改善因設置隔離結構40對漂移區28造成的負面影響進而有益於高壓半導體裝置101的其他電性表現。例如可降低高壓半導體裝置101的導通電阻(drain-source on-state resistance，Ron )，進而降低高壓半導體裝置101的導通電阻與崩潰電壓的比值(Ron /VBD )，但並不以此為限。此外，藉由頂部具有平面F1的隔離結構40之設置，可降低隔離結構40對於其他部件製程的負面影響(例如對於形成閘極結構64的製程的影響)，有助於整體製程的整合或/及簡化。
進一步說明，在一些實施例中，高壓半導體裝置101可更包括一第一井區26、一體區50、一源極區74、一介電層62以及一間隙子SP。第一井區26可設置於半導體基底10中，且第一井區26的至少一部分於一垂直方向(例如第1圖中所示的第一方向D1)上設置於漂移區28之下。體區50可設置於半導體基底10中且可於一水平方向(例如第1圖中所示的第二方向D2)上與第一井區26相鄰設置。源極區74與汲極區72可分別設置於閘極結構64在第二方向D2上相對兩側的半導體基底10中，且源極區74可至少部分設置於體區50中。介電層62可設置於閘極結構64與半導體基底10之間，而間隙子SP可設置於閘極結構64的側壁上。
在一些實施例中，上述的第一方向D1可被視為半導體基底10的厚度方向，半導體基底10於第一方向D1上具有相對的上表面S1與下表面S2，而與第一方向D1大體上正交的一水平方向(例如第1圖中所示的第二方向D2)可與半導體基底10的上表面S1或/及下表面S2平行，但並不以此為限。此外，在本文中所述在第一方向D1上相對較高的位置或/及部件與半導體基底10的下表面S2之間在第一方向D1上的距離係大於在第一方向D1上相對較低的位置或/及部件與半導體基底10的下表面S2之間在第一方向D1的距離，各部件的底部可比此部件的頂部在第一方向D1上更接近半導體基底10的下表面S2，在某個部件之上的另一部件可被視為在第一方向D1上相對較遠離半導體基底10的下表面S2，而在某個部件之下的另一部件可被視為在第一方向D1上相對較接近半導體基底10的下表面S2。
在一些實施例中，隔離結構40的平面F1可為隔離結構40在第一方向D1上的最上(topmost)表面，而曲面C1可包括朝向半導體基底10的下表面S2突出的一曲面，而隔離結構40於第一方向D1上的最底部可為曲面C1與半導體基底10的下表面S2之間距離最近的部分，但並不以此為限。此外，曲面C1可與平面F1直接相連，而隔離結構40的剖面的形狀可近似於半月形，但並不以此為限。在一些實施例中，隔離結構40於第二方向D2上的寬度W1(亦可被視為在第二方向D2上的長度)可大於隔離結構40於第一方向D1上的厚度TK1，故隔離結構40的深寬比(aspect ratio，約等於厚度TK1/寬度W1)可小於1，但並不以此為限。藉由設置相對較淺的隔離結構40，可縮短電子於高壓半導體裝置101中的路徑，進而降低高壓半導體裝置101的導通電阻。此外，本發明的隔離結構40可未顯著地向上突出，藉此可避免形成地形上的明顯起伏狀況而影響其他部件的製程(例如形成閘極結構64的製程)。舉例來說，在一些實施例中，隔離結構40的平面F1可與半導體基底10的上表面S1大體上共平面或略高於半導體基底10的上表面S1，但並不以此為限。
在一些實施例中，半導體基底10可包括矽基底、磊晶矽基底、矽鍺基底、碳化矽基底、矽覆絕緣(silicon-on-insulator，SOI)基底或其他適合的半導體材料或/及結構所形成的半導體基底。在一些實施例中，第一井區26、漂移區28、汲極區72以及源極區74可分別包括利用摻雜製程(例如植入製程)所形成的摻雜區。在一些實施例中，半導體基底10較佳可具有一第一導電型態或包括有一第一導電型態的區域，而漂移區28與第一井區26則較佳可具有第二導電型態，且第二導電型態係與第一導電型態互補(complementary)。舉例來說，本實施例中的第一導電型態可為p型，第二導電型態可為n型，但並不以此為限。換句話說，半導體基底10可為p型半導體基底或具有p型井的半導體基底，而第一井區26可為n型摻雜井區，且漂移區28可為n型摻雜漂移區，但並不以此為限。在一些實施例中，第一導電型態可為n型，而第二導電型態可為p型。此外，在一些實施例中，體區50可包括第一導電型態的輕摻雜區，汲極區72可包括第二導電型態的重摻雜區，而源極區74則可包括第二導電型態的重摻雜區(例如第1圖中的第一摻雜區74A)以及第一導電型態的重摻雜區(例如第1圖中的第二摻雜區74B)，但並不以此為限。在一些實施例中，第一摻雜區74A與第二摻雜區74B可彼此直接相連，且第一摻雜區74A可於第二方向D2上位於閘極結構64與第二摻雜區74B之間，而一導電層(例如導電金屬矽化物層，未繪示)可設置於第一摻雜區74A與第二摻雜區74B上，用以與第一摻雜區74A與第二摻雜區74B電性連接，但並不以此為限。此外，隔離結構40可包括單層或多層的絕緣材料例如氧化物絕緣材料(例如氧化矽、聚矽氮烷)或其他適合的絕緣材料。
在一些實施例中，漂移區28可包括一第一彎曲底部28R，而第一井區26可包括一第二彎曲底部26R，第一彎曲底部28R可於第一方向D1上與隔離結構40對應設置，而第二彎曲底部26R可於第一方向D1上與漂移區28的第一彎曲底部28R以及隔離結構40對應設置。舉例來說，第一彎曲底部28R與第二彎曲底部26R可朝向半導體基底10的下表面S2突出，且第二彎曲底部26R可於第一方向D1上與第一彎曲底部28R以及隔離結構40重疊。此外，在一些實施例中，第一彎曲底部28R可為漂移區28在第一方向D1上的最底部分，而第二彎曲底部26R可為第一井區26在第一方向D1上的最底部分，但並不以此為限。藉由對應隔離結構40的第一彎曲底部28R或/及第二彎曲底部26R的設置，可減少位於隔離結構40下方的漂移區28的電阻值與漂移區28其他區域的電阻值之間的差異，可有助於降低高壓半導體裝置101的導通電阻。
在一些實施例中，介電層62、閘極結構64以及間隙子SP可設置於半導體基底10的上表面S1上，而閘極結構64可於第一方向D1上分別與第一井區26、漂移區28、隔離結構40以及體區50部分重疊。在一些實施例中，介電層62可包括氧化物(例如氧化矽)或其他適合的介電材料，而閘極結構64可包括導電的非金屬閘極(例如導電的多晶矽閘極)、金屬閘極或由其他適合材料所形成之閘極結構。此外，間隙子SP可包括單層或多層的介電材料，例如氧化矽、氮化矽、氮氧化矽或其他適合的介電材料。值得說明的是，由於隔離結構40的頂部TP包括平面F1且隔離結構40可未顯著地向上突出，故閘極結構64可利用取代閘極(replacement metal gate，RMG)製程來形成而具有由閘極介電層、功函數層以及低電阻層所堆疊而成的閘極結構，但並不以此為限。上述的閘極介電層可包括高介電常數(high-k)介電層例如氧化鉿(hafnium oxide，HfO2 )、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO4 )、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al2 O3 )、氧化鉭(tantalum oxide，Ta2 O5 )、氧化鋯(zirconium oxide，ZrO2 )或其他適合之高介電常數材料，上述之功函數層可包括氮化鈦(titanium nitride，TiN)、碳化鈦(titanium carbide，TiC)、氮化鉭(tantalum nitride，TaN)、碳化鉭(tantalum carbide，TaC)、碳化鎢(tungsten carbide，WC)、三鋁化鈦(titanium tri-aluminide，TiAl3 )、氮化鋁鈦(aluminum titanium nitride，TiAlN)或其他適合的導電功函數材料，而上述之低電阻層可包括例如鎢、鋁、銅、鋁化鈦、鈦或其他適合之低電阻材料。
在一些實施例中，半導體基底10上可定義有一第一區R1與一第二區R2。在一些實施例中，第一區R1與第二區R2可相鄰設置，而上述的第一井區26、漂移區28、體區50、汲極區72、源極區74、介電層62、閘極結構64以及間隙子SP可設置於第一區R1中或第一區R1上，故第一區R1可被視為高壓元件區，但並不以此為限。在一些實施例中，高壓半導體裝置101可更包括一第二井區24、一第三井區22、複數個溝槽隔離結構42、一第四井區52以及一第五井區54。第二井區24、第三井區22、第四井區52以及第五井區54設置於半導體基底10中，第二井區24可部分設置於第一區R1中且部分設置於第二區R2中，第三井區22可部分設置於第一區R1中且部分設置於第二區R2中，第四井區52可設置於第二區R2中且位於第三井區22之上，而第五井區54可設置於第二區R2中且位於第二井區24之上。設置於第一區R1中的第二井區24可位於第一井區26之下，而第三井區22可設置於第二井區24之下。此外，溝槽隔離結構42可至少部分設置於半導體基底10中，而部分的溝槽隔離結構42可設置於第一區R1與第二區R2的交界處或/及設置於第四井區52與第五井區54之間，但並不以此為限。溝槽隔離結構42可包括單層或多層的絕緣材料例如氧化物絕緣材料(例如氧化矽、聚矽氮烷)或其他適合的絕緣材料。值得說明的是，溝槽隔離結構42於第一方向D1上的厚度TK2可不同於隔離結構40於第一方向D1上的厚度TK1，而溝槽隔離結構42於第二方向D2上的寬度W2(亦可被視為在第二方向D2上的長度)可不同於隔離結構40於第二方向D2上的寬度W1。舉例來說，溝槽隔離結構42的厚度TK2與寬度W2的比值(厚度TK2/寬度W2)可大於隔離結構40的厚度TK1與寬度W1的比值(厚度TK1/寬度W1)，而溝槽隔離結構42的厚度TK2可大於隔離結構40的厚度TK1，但並不以此為限。
在一些實施例中，第二井區24的導電型態可與第一井區26的導電型態互補，第三井區22的導電型態可與第二井區24的導電型態互補，第四井區52的導電型態可與第三井區22的導電型態相同，而第五井區54的導電型態可與第二井區24的導電型態相同，但並不以此為限。舉例來說，當第一導電型態為p型而第二導電型態為n型時，第二井區24可被視為一p型摻雜深井區，第三井區22可被視為一n型摻雜深井區，第四井區52可被視為一n型摻雜井區，而第五井區54可被視為一p型摻雜井區，但並不以此為限。此外，在一些實施例中，第四井區52與第五井區54可用以形成其他半導體元件例如輸入/輸出(input/output，I/O)半導體元件(未繪示)，而第二區R2可被視為輸入/輸出區，但並不以此為限。
在一些實施例中，第二井區24可包括一第三彎曲底部24R，第三井區22可包括一第四彎曲底部22R，第三彎曲底部24R可於第一方向D1上與第一井區26的第二彎曲底部26R、漂移區28的第一彎曲底部28R以及隔離結構40對應設置，而第四彎曲底部22R可於第一方向D1上與第二井區24的第三彎曲底部24R、第一井區26的第二彎曲底部26R、漂移區28的第一彎曲底部28R以及隔離結構40對應設置。舉例來說，第三彎曲底部24R與第四彎曲底部22R可朝向半導體基底10的下表面S2突出，且第四彎曲底部22R可於第一方向D1上與第三彎曲底部24R、第二彎曲底部26R、第一彎曲底部28R以及隔離結構40重疊。此外，在一些實施例中，第三彎曲底部24R可為第二井區24在第一方向D1上的最底部分，而第四彎曲底部22R可為第三井區22在第一方向D1上的最底部分，但並不以此為限。
請參閱第2圖至第10圖，並請一併參閱第1圖。第2圖至第10圖所繪示為本實施例之高壓半導體裝置101的製作方法示意圖，其中第3圖繪示了第2圖之後的狀況示意圖，第4圖繪示了第3圖之後的狀況示意圖，第5圖繪示了第4圖之後的狀況示意圖，第6圖繪示了第5圖之後的狀況示意圖，第7圖繪示了第6圖之後的狀況示意圖，第8圖繪示了第7圖之後的狀況示意圖，第9圖繪示了第8圖之後的狀況示意圖，第10圖繪示了第9圖之後的狀況示意圖，而第1圖可被視為繪示了第10圖之後的狀況示意圖。如第1圖所示，本實施例之高壓半導體裝置101的製作方法可包括下列步驟。首先，提供半導體基底10。於半導體基底10中形成漂移區28。形成隔離結構40，且隔離結構40至少部分設置於漂移區28中。隔離結構40的頂部TP包括平面F1，且隔離結構40的底部BM包括曲面C1。於半導體基底10上形成閘極結構64，且漂移區28部分設置於閘極結構64的一側。於漂移區28中形成汲極區72，且隔離結構40的一部分設置於閘極結構64與汲極區72之間。在一些實施例中，隔離結構40可至少部分形成於位於半導體基底10中的一凹陷20中，且凹陷20可於漂移區28形成之前形成，但並不以此為限。
進一步說明，在一些實施例中，高壓半導體裝置101的製作方法可包括但並不限於下列步驟。首先，如第2圖所示，提供半導體基底10，並於半導體基底10的上表面S1上形成圖案化遮罩層12，而圖案化遮罩層12可包括一開口OP1，且開口OP1部分暴露出半導體基底10。在一些實施例中，圖案化遮罩層12可形成於第一區R1與第二區R2上，而開口OP1可部分暴露出半導體基底10的第一區R1。此外，在一些實施例中，圖案化遮罩層12可包括單層或多層的結構，例如圖案化遮罩層12可包括一第一層12A以及設置於第一層12A上的第二層12B，第一層12A可包括氧化物層，而第二層12B可包括硬遮罩材料，但並不以此為限。然後，如第3圖所示，進行一氧化製程90，而被開口OP1暴露出的半導體基底10的一部分可被氧化製程90氧化而成為一氧化物層14。接著，如第3圖至第4圖所示，可將氧化物層14與圖案化遮罩層12移除而於半導體基底10中形成一凹陷20。值得說明的是，本發明中的凹陷20的形成方式並不以上述狀況為限而可視設計需要使用其他適合的方法來形成如第4圖中所示的凹陷20。
然後，如第5圖所示，可於半導體基底10中形成上述的第三井區22、第二井區24、第一井區26以及漂移區28。在一些實施例中，可利用適合的摻雜製程(例如植入製程)將n型摻雜物或/及p型摻雜物植入半導體基底10中而分別形成第三井區22、第二井區24、第一井區26以及漂移區28。上述的n型摻雜物可包括磷(P)、砷(As)或其他適合的n型摻雜材料，而上述的p型摻雜物可包括硼(B)、鎵(Ga)或其他適合的p型摻雜材料。在一些實施例中，體區50(例如與漂移區28的導電型態互補的輕摻雜區)亦可經由適合的摻雜製程形成於半導體基底10中，但並不以此為限。值得說明的是，由於第三井區22、第二井區24、第一井區26以及漂移區28是於凹陷20之後形成，而凹陷20可具有朝向半導體基底10的下表面S2凹陷的一凹面20R，故第三井區22、第二井區24、第一井區26以及漂移區28會受到凹陷20影響而分別具有在第一方向D1上對應凹陷20的凹面20R形狀的彎曲底部。舉例來說，漂移區28的第一彎曲底部28R可於第一方向D1上與凹陷20對應形成，而第一井區26的第二彎曲底部26R、第二井區24的第三彎曲底部24R以及第三井區22的第四彎曲底部22R可於第一方向D1上與漂移區28的第一彎曲底部28R以及凹陷20對應設置。此外，由於要形成於凹陷20中的隔離結構(第5圖未示)係在第三井區22、第二井區24、第一井區26以及漂移區28之後形成，故可避免隔離結構影響形成第三井區22、第二井區24、第一井區26以及漂移區28的摻雜製程，進而可使得第三井區22、第二井區24、第一井區26以及漂移區28的摻雜均勻性獲得改善。
接著，如第6圖所示，可形成一遮罩層32覆蓋半導體基底10。在一些實施例中，遮罩層32可包括一第一層32A以及一第二層32B，第一層32A的材料可不同於第二層32B的材料，而第二層32B的厚度可大於第一層32A的厚度，但並不以此為限。舉例來說，第一層32A可包括一氧化物層，而第二層32B可包括一氮化物層，但並不以此為限。在一些實施例中，亦可視設計需要而使用其他適合的材料來形成遮罩層32。此外，部分的第一層32A以及部分的第二層32B可填入凹陷20中，也就是說凹陷20較佳可未被第一層32A單獨填滿，藉此搭配後續製程來於凹陷20中形成隔離結構。然後，如第7圖所示，可於遮罩層32中形成一開口OP2，並利用具有開口OP2的遮罩層32進行圖案化製程(例如蝕刻製程)而於半導體基底10中形成一溝槽34，故溝槽34可於漂移區28形成之後形成。之後，如第8圖所示，可於形成一開口OP3於第一方向D1上貫穿遮罩層32的第二層32B而暴露出遮罩層32的第一層32A的一部分。開口OP3可於第一方向D1上對應凹陷20而形成，故開口OP3可暴露出位於凹陷20中的第一層32A。
接著，如第9圖所示，可形成一絕緣材料36分別填入溝槽34與凹陷20中。舉例來說，絕緣材料36的第一部分36A可填滿開口OP3且部分位於凹陷20中，而絕緣材料36的第二部分36B可填滿開口OP2與溝槽34，但並不以此為限。在一些實施例中，絕緣材料36可包括單層或多層結構，例如可包括一絕緣襯層以及一絕緣填隙材料，但並不以此為限。上述的絕緣襯層可包括氧化物絕緣材料或其他適合的絕緣材料，而上述的絕緣填隙材料可包括旋塗式介電材料(spin on dielectric，SOD)、由沉積製程(例如化學氣相沉積製程)所形成的絕緣材料或由其他適合的製程方式或/及材料形成的結構。然後，如第10圖所示，可將遮罩層32的第二層32B以及部分的絕緣材料36移除而形成溝槽隔離結構42以及隔離結構40。換句話說，在一些實施例中，溝槽隔離結構42與隔離結構40可由同一製程同時形成，藉此達到製程簡化的效果，但並不以此為限。在一些實施例中，亦可視設計需要由不同製程分別形成溝槽隔離結構42與隔離結構40。此外，上述用以移除遮罩層32的第二層32B以及部分的絕緣材料36的製程可包括回蝕刻(etching back)製程、化學機械研磨(chemical mechanical polishing，CMP)製程或其他適合的平坦化製程。在一些實施例中，溝槽隔離結構42可至少部分設置於溝槽34中，且溝槽隔離結構42可包括絕緣材料36的第二部分36B，而隔離結構40可至少部分設置於凹陷20中，且隔離結構40可包括絕緣材料36的第一部分36A以及遮罩層32的第一層32A，但並不以此為限。
如第10圖與第1圖所示，於溝槽隔離結構42與隔離結構40形成之後，可形成上述的閘極結構64、間隙子SP、汲極區72以及源極區74。值得說明的是，由於隔離結構40的頂部TP包括平面F1且隔離結構40可未顯著地自半導體基底10的上表面S1向上突出，故閘極結構64可利用取代閘極製程來形成而使得閘極結構64的製程可與半導體基底10上的其他半導體元件的製程整合而達到製程簡化的效果。因此，在一些實施例中，隔離結構40於第一方向D1上的最上表面(例如平面F1)可於第一方向D1上低於閘極結構64的最底表面(bottommost surface)，藉此避免隔離結構40影響用以形成閘極結構64的製程進行狀況，但並不以此為限。此外，在一些實施例中，可視設計需要將凹陷20以外的第一層32A移除之後再形成介電層62、閘極結構64以及間隙子SP，但並不以此為限。
下文將針對本發明的不同實施例進行說明，且為簡化說明，以下說明主要針對各實施例不同之處進行詳述，而不再對相同之處作重覆贅述。此外，本發明之各實施例中相同之元件係以相同之標號進行標示，以利於各實施例間互相對照。
請參閱第11圖。第11圖所繪示為本發明第二實施例之高壓半導體裝置102的示意圖。如第11圖所示，與上述第一實施例不同的地方在於，在高壓半導體裝置102中，隔離結構40可包括一第一凹槽(notch)40N設置於隔離結構40的頂部TP的一邊緣，而隔離結構40的平面F1可於第一方向D1上高於半導體基底10的上表面S1。在一些實施例中，溝槽隔離結構42可包括一第二凹槽42N設置於溝槽隔離結構42的上表面42S的一邊緣，而溝槽隔離結構42的上表面42S可於第一方向D1上高於半導體基底10的上表面S1。上述的第一凹槽40N與第二凹槽42N可利用調整上述第9圖中所示的絕緣材料36的多層材料組成或/及調整上述第9圖至第10圖中用以移除遮罩層32的第二層32B以及部分的絕緣材料36的製程而形成，但並不以此為限。藉由第一凹槽40N與第二凹槽42N的設置，可增加對應之半導體元件中閘極結構與半導體基底10之間的重疊區域，藉此可改善半導體元件的相關電性表現。值得說明的是，本實施例的第一凹槽40N或/及第二凹槽42N亦可視設計需要應用於本發明的其他實施例中。
請參閱第12圖。第12圖所繪示為本發明第三實施例之高壓半導體裝置103的示意圖。如第12圖所示，與上述第一實施例不同的地方在於，在高壓半導體裝置103中，隔離結構40的底部BM可包括一曲面C2以及一平面F2，平面F2可與曲面C2相連，而平面F2可被視為隔離結構40於第一方向D1上的最底表面。在一些實施例中，曲面C2的一端可與平面F2直接相連，而曲面C2的另一端可與隔離結構40的頂部TP的平面F1直接相連，但並不以此為限。此外，在高壓半導體裝置103中，漂移區28的第一彎曲底部28R的形狀、第一井區26的第二彎曲底部26R的形狀、第二井區24的第三彎曲底部24R的形狀或/及第三井區22的第四彎曲底部22R的形狀亦可與隔離結構40的底部BM相似而具有一平面與一曲面，但並不以此為限。值得說明的是，本實施例的隔離結構40的底部BM的形狀、漂移區28的第一彎曲底部28R的形狀、第一井區26的第二彎曲底部26R的形狀、第二井區24的第三彎曲底部24R的形狀或/及第三井區22的第四彎曲底部22R的形狀亦可視設計需要應用於本發明的其他實施例中。
請參閱第13圖。第13圖所繪示為本發明第四實施例之高壓半導體裝置的製作方法示意圖。如第13圖所示，在一些實施例中，可視設計需要調整溝槽34的深度，使得溝槽隔離結構42於第一方向D1上的最底部在第一方向D1上低於至少部分的第三井區22，藉此達到所需之隔離效果。值得說明的是，本實施例的溝槽隔離結構42的設計亦可視設計需要應用於本發明的其他實施例中。
綜上所述，在本發明的高壓半導體裝置以及其製作方法中，可利用頂部包括平面且底部包括曲面的隔離結構來改善高壓半導體裝置的電性表現，例如可降低高壓半導體裝置的導通電阻與崩潰電壓的比值(Ron /VBD )。此外，藉由頂部具有平面的隔離結構之設置，可降低隔離結構對於其他部件製程的負面影響而有助於整體製程的整合或/及簡化。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:半導體基底 12:圖案化遮罩層 12A:第一層 12B:第二層 14:氧化物層 20:凹陷 20R:凹面 22:第三井區 22R:第四彎曲底部 24:第二井區 24R:第三彎曲底部 26:第一井區 26R:第二彎曲底部 28:漂移區 28R:第一彎曲底部 32:遮罩層 32A:第一層 32B:第二層 34:溝槽 36:絕緣材料 36A:第一部分 36B:第二部分 40:隔離結構 40N:第一凹槽 42:溝槽隔離結構 42N:第二凹槽 42S:上表面 50:體區 52:第四井區 54:第五井區 62:介電層 64:閘極結構 72:汲極區 74:源極區 74A:第一摻雜區 74B:第二摻雜區 90:氧化製程 101:高壓半導體裝置 102:高壓半導體裝置 103:高壓半導體裝置 BM:底部 C1:曲面 C2:曲面 D1:第一方向 D2:第二方向 F1:平面 F2:平面 OP1:開口 OP2:開口 OP3:開口 R1:第一區 R2:第二區 S1:上表面 S2:下表面 SP:間隙子 TK1:厚度 TK2:厚度 TP:頂部 W1:寬度 W2:寬度
第1圖所繪示為本發明第一實施例之高壓半導體裝置的示意圖。 第2圖至第10圖所繪示為本發明第一實施例之高壓半導體裝置的製作方法示意圖，其中 第3圖繪示了第2圖之後的狀況示意圖； 第4圖繪示了第3圖之後的狀況示意圖； 第5圖繪示了第4圖之後的狀況示意圖； 第6圖繪示了第5圖之後的狀況示意圖； 第7圖繪示了第6圖之後的狀況示意圖； 第8圖繪示了第7圖之後的狀況示意圖； 第9圖繪示了第8圖之後的狀況示意圖； 第10圖繪示了第9圖之後的狀況示意圖。 第11圖所繪示為本發明第二實施例之高壓半導體裝置的示意圖。 第12圖所繪示為本發明第三實施例之高壓半導體裝置的示意圖。 第13圖所繪示為本發明第四實施例之高壓半導體裝置的製作方法示意圖。
10:半導體基底
20:凹陷
22:第三井區
22R:第四彎曲底部
24:第二井區
24R:第三彎曲底部
26:第一井區
26R:第二彎曲底部
28:漂移區
28R:第一彎曲底部
34:溝槽
40:隔離結構
42:溝槽隔離結構
50:體區
52:第四井區
54:第五井區
62:介電層
64:閘極結構
72:汲極區
74:源極區
74A:第一摻雜區
74B:第二摻雜區
101:高壓半導體裝置
BM:底部
C1:曲面
D1:第一方向
D2:第二方向
F1:平面
R1:第一區
R2:第二區
S1:上表面
S2:下表面
SP:間隙子
TK1:厚度
TK2:厚度
TP:頂部
W1:寬度
W2:寬度

Claims (20)

  1. 一種高壓半導體裝置，包括： 一半導體基底； 一閘極結構，設置於該半導體基底上； 一漂移區，設置於該半導體基底中且部分設置於該閘極結構的一側； 一汲極區，設置於該漂移區中；以及 一隔離結構，至少部分設置於該漂移區中，其中該隔離結構的一部分設置於該閘極結構與該汲極區之間，該隔離結構的一頂部包括一平面，且該隔離結構的一底部包括一曲面。
  2. 如請求項1所述之高壓半導體裝置，其中該隔離結構於一水平方向上的寬度大於該隔離結構於一垂直方向上的厚度。
  3. 如請求項1所述之高壓半導體裝置，其中該隔離結構的該底部的該曲面朝向該半導體基底的一下表面突出。
  4. 如請求項1所述之高壓半導體裝置，其中該隔離結構包括一凹槽(notch)設置於該隔離結構的該頂部的一邊緣。
  5. 如請求項1所述之高壓半導體裝置，其中該隔離結構的該底部更包括一平面與該曲面相連。
  6. 如請求項1所述之高壓半導體裝置，其中該漂移區包括一第一彎曲底部，且該第一彎曲底部於一垂直方向上與該隔離結構對應設置。
  7. 如請求項6所述之高壓半導體裝置，更包括： 一第一井區，設置於該半導體基底中，其中該第一井區的至少一部分設置於該漂移區之下，該第一井區包括一第二彎曲底部，且該第二彎曲底部於該垂直方向上與該漂移區的該第一彎曲底部以及該隔離結構對應設置。
  8. 如請求項7所述之高壓半導體裝置，更包括： 一第二井區，設置於該半導體基底中且設置於該第一井區之下，其中該第二井區的導電型態與該第一井區的導電型態互補，該第二井區包括一第三彎曲底部，且該第三彎曲底部於該垂直方向上與該第一井區的該第二彎曲底部、該漂移區的該第一彎曲底部以及該隔離結構對應設置。
  9. 如請求項8所述之高壓半導體裝置，更包括： 一第三井區，設置於該半導體基底中且設置於該第二井區之下，其中該第三井區的導電型態與該第二井區的該導電型態互補，該第三井區包括一第四彎曲底部，且該第四彎曲底部於該垂直方向上與該第二井區的該第三彎曲底部、該第一井區的該第二彎曲底部、該漂移區的該第一彎曲底部以及該隔離結構對應設置。
  10. 如請求項1所述之高壓半導體裝置，更包括： 一溝槽隔離結構，至少部分設置於該半導體基底中，其中該溝槽隔離結構於一垂直方向上的厚度與該溝槽隔離結構於一水平方向上的寬度的比值大於該隔離結構於該垂直方向上的厚度與該隔離結構於該水平方向上的寬度的比值。
  11. 一種高壓半導體裝置的製作方法，包括： 提供一半導體基底； 於該半導體基底中形成一漂移區； 形成一隔離結構，其中該隔離結構至少部分設置於該漂移區中，該隔離結構的一頂部包括一平面，且該隔離結構的一底部包括一曲面； 於該半導體基底上形成一閘極結構，其中該漂移區部分設置於該閘極結構的一側；以及 於該漂移區中形成一汲極區，其中該隔離結構的一部分設置於該閘極結構與該汲極區之間。
  12. 如請求項11所述之高壓半導體裝置的製作方法，其中該隔離結構至少部分形成於位於該半導體基底中的一凹陷中，且該凹陷係於該漂移區形成之前形成。
  13. 如請求項12所述之高壓半導體裝置的製作方法，其中形成該凹陷的方法包括： 於該半導體基底上形成一圖案化遮罩層，其中該圖案化遮罩層包括一開口，且該開口部分暴露出該半導體基底； 進行一氧化製程，其中被該開口暴露出的該半導體基底的一部分被該氧化製程氧化而成為一氧化物層；以及 移除該氧化物層與該圖案化遮罩層。
  14. 如請求項12所述之高壓半導體裝置的製作方法，其中該漂移區包括一第一彎曲底部，且該第一彎曲底部係於一垂直方向上與該凹陷對應形成。
  15. 如請求項14所述之高壓半導體裝置的製作方法，更包括： 於該半導體基底中形成一井區，其中該井區的至少一部分設置於該漂移區之下，該井區包括一第二彎曲底部，且該第二彎曲底部於該垂直方向上與該漂移區的該第一彎曲底部以及該凹陷對應設置。
  16. 如請求項12所述之高壓半導體裝置的製作方法，更包括： 於該半導體基底中形成一溝槽；以及 形成一溝槽隔離結構，其中該溝槽隔離結構至少部分設置於該溝槽中，且該溝槽係於該漂移區形成之後形成。
  17. 如請求項16所述之高壓半導體裝置的製作方法，其中該溝槽隔離結構與該隔離結構同時形成。
  18. 如請求項17所述之高壓半導體裝置的製作方法，其中該溝槽隔離結構於一垂直方向上的厚度與該溝槽隔離結構於一水平方向上的寬度的比值大於該隔離結構於該垂直方向上的厚度與該隔離結構於該水平方向上的寬度的比值。
  19. 如請求項11所述之高壓半導體裝置的製作方法，其中該隔離結構於一水平方向上的寬度大於該隔離結構於一垂直方向上的厚度。
  20. 如請求項11所述之高壓半導體裝置的製作方法，其中該隔離結構包括一凹槽(notch)設置於該隔離結構的該頂部的一邊緣。
TW109115303A 2020-05-08 2020-05-08 高壓半導體裝置以及其製作方法 TW202143336A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW109115303A TW202143336A (zh) 2020-05-08 2020-05-08 高壓半導體裝置以及其製作方法
CN202010473080.8A CN113629146B (zh) 2020-05-08 2020-05-29 高压半导体装置以及其制作方法
US16/896,233 US11195948B2 (en) 2020-05-08 2020-06-09 High voltage semiconductor device and manufacturing method thereof
US17/515,573 US11817496B2 (en) 2020-05-08 2021-11-01 High voltage semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109115303A TW202143336A (zh) 2020-05-08 2020-05-08 高壓半導體裝置以及其製作方法

Publications (1)

Publication Number Publication Date
TW202143336A true TW202143336A (zh) 2021-11-16

Family

ID=78377694

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109115303A TW202143336A (zh) 2020-05-08 2020-05-08 高壓半導體裝置以及其製作方法

Country Status (3)

Country Link
US (2) US11195948B2 (zh)
CN (1) CN113629146B (zh)
TW (1) TW202143336A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202143336A (zh) * 2020-05-08 2021-11-16 聯華電子股份有限公司 高壓半導體裝置以及其製作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129559B2 (en) * 2004-04-09 2006-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage semiconductor device utilizing a deep trench structure
KR100788367B1 (ko) * 2006-12-29 2008-01-02 동부일렉트로닉스 주식회사 이디모스 트랜지스터를 갖는 반도체 소자 및 그 형성 방법
US8004039B2 (en) * 2009-07-31 2011-08-23 Micrel, Inc. Field effect transistor with trench-isolated drain
JP5715804B2 (ja) * 2010-11-24 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
US8445356B1 (en) * 2012-01-05 2013-05-21 International Business Machines Corporation Integrated circuit having back gating, improved isolation and reduced well resistance and method to fabricate same
KR20130142789A (ko) * 2012-06-20 2013-12-30 삼성전자주식회사 전력 ｍｏｓ 트랜지스터를 포함하는 반도체 소자
US9269806B2 (en) * 2013-10-03 2016-02-23 Macronix International Co., Ltd. Semiconductor device and method of fabricating same
TW202143336A (zh) * 2020-05-08 2021-11-16 聯華電子股份有限公司 高壓半導體裝置以及其製作方法

Also Published As

Publication number Publication date
US20220052196A1 (en) 2022-02-17
CN113629146A (zh) 2021-11-09
CN113629146B (zh) 2023-08-22
US20210351294A1 (en) 2021-11-11
US11817496B2 (en) 2023-11-14
US11195948B2 (en) 2021-12-07

Similar Documents

Publication Publication Date Title
US10050126B2 (en) Apparatus and method for power MOS transistor
US11424244B2 (en) Integrated circuit having a vertical power MOS transistor
US8658503B2 (en) Semiconductor device and method of fabricating the same
US20150037952A1 (en) Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length
WO2006132284A1 (ja) トレンチ型ｍｏｓｆｅｔ及びその製造方法
US12080794B2 (en) Manufacturing method of high voltage semiconductor device
KR20030076266A (ko) Ｍｉｓ형 반도체 장치 및 그 제조방법
TW202220058A (zh) 半導體裝置
US20240274707A1 (en) Manufacturing method of semiconductor device
TWI698017B (zh) 高壓半導體裝置以及其製作方法
US7646059B2 (en) Semiconductor device including field effect transistor for use as a high-speed switching device and a power device
US20160247917A1 (en) Semiconductor device
US11594631B2 (en) LDMOS transistor and manufacture thereof
US11817496B2 (en) High voltage semiconductor device
CN111710719A (zh) 横向双扩散晶体管及其制造方法
US11949010B2 (en) Metal oxide semiconductor device and method for manufacturing the same
EP4199108B1 (en) Semiconductor device and method of manufacturing semiconductor device
TW202324509A (zh) 半導體裝置以及其製作方法
US20230402540A1 (en) Semiconductor structure and fabrication method thereof
US20230420560A1 (en) Semiconductor device and method for forming the same
TWI684209B (zh) 半導體結構及其製造方法
JP2023125596A (ja) 半導体装置
CN114256072A (zh) 半导体结构及其形成方法
TW202230473A (zh) 半導體元件及其製造方法
CN117894847A (zh) 半导体器件及其形成方法