TW202141784A - 高壓半導體裝置 - Google Patents
高壓半導體裝置 Download PDFInfo
- Publication number
- TW202141784A TW202141784A TW109112777A TW109112777A TW202141784A TW 202141784 A TW202141784 A TW 202141784A TW 109112777 A TW109112777 A TW 109112777A TW 109112777 A TW109112777 A TW 109112777A TW 202141784 A TW202141784 A TW 202141784A
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- semiconductor device
- doped
- voltage
- voltage semiconductor
- Prior art date
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
高壓半導體裝置包括基底、第一絕緣結構、閘極、汲極區域、源極區域以及隔離摻雜區。基底具有第一導電類型,第一絕緣結構設置在基底上。汲極區域設置於基底內且具有第二導電類型。源極區域設置於基底內,其中源極區域具有第一部分以及第二部分,且第一部分具有第二導電類型,第二部分具有第一導電類型。閘極設置在基底上,位在該源極區域與該汲極區域之間且部分覆蓋該第一絕緣結構的一側。隔離摻雜區設置於基底內且包含第一摻雜部分以及第二摻雜部分,第一摻雜部分以及第二摻雜部分具有第一導電類型且相互分隔地設置在第一絕緣結構下方。
Description
本發明是關於一種半導體裝置,且特別是關於一種高壓半導體裝置。
隨著半導體技術的提昇,業界已能將控制電路、記憶體、低壓操作電路、以及高壓操作電路及相關元件同時整合製作於單一晶片上,以降低成本並提高操作效能。而常用於放大電路中電流或電壓訊號、作為電路震盪器(oscillator)、或作為控制電路開關動作之開關元件的電晶體元件,更隨著半導體製程技術的進步而被應用作為高功率元件或高壓元件。舉例來說,作為高壓元件的電晶體元件係設置於晶片內部電路(internal circuit)與輸入/輸出(I/O)接腳之間,以避免大量電荷在極短時間內經由I/O接腳進入內部電路而造成破壞。
一直以來,高壓半導體裝置所追求的兩個主要特性為低導通電阻以及高崩潰電壓,且這兩個要求常常是彼此衝突難以權衡的。除此之外,當元件操作於高電壓時,電流不連續或異常增加等問題也會影響高壓半導體裝置的整體效能,因此,如何進一步改良高壓半導體裝置的電性表現仍為目前業界所面臨的課題。
本發明之一目的在於提供一種高壓半導體裝置,該高壓半導體裝置額外設置有隔斷式的隔離摻雜區及/或汲極摻雜區,因而可提升該高壓半導體裝置的阻抗並改善電場的均勻性,進而獲得較佳的元件可靠度。
為達上述目的,本發明之一較佳實施例提供一種高壓半導體裝置,其包括一基底、一第一絕緣結構、一閘極、一汲極區域、一源極區域以及一隔離摻雜區。該基底具有一第一導電類型。該第一絕緣結構設置在該基底上。該汲極區域設置於該基底內,且具有一第二導電類型,該第二導電類型與該第一導電類型互補。該源極區域設置於該基底內,該源極區域包含一第一部分以及一第二部分,且該第一部分具有該第二導電類型,該第二部分具有該第一導電類型。該閘極設置在該基底上,位在該源極區域與該汲極區域之間且部分覆蓋該第一絕緣結構的一側。該隔離摻雜區設置於該基底內,該隔離摻雜區包含有一第一摻雜部分以及一第二摻雜部分,該第一摻雜部分以及該第二摻雜部分具有該第一導電類型且相互分隔地設置在該第一絕緣結構下方。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明,下文特列舉本發明之數個較佳實施例,並配合所附圖式,詳細說明本發明的構成內容及所欲達成之功效。
本發明中針對「第一部件形成在第二部件上或上方」的敘述,其可以是指「第一部件與第二部件直接接觸」,也可以是指「第一部件與第二部件之間另存在有其他部件」,致使第一部件與第二部件並不直接接觸。此外,本發明中的各種實施例可能使用重複的元件符號和/或文字註記。使用這些重複的元件符號與文字註記是為了使敘述更簡潔和明確,而非用以指示不同的實施例及/或配置之間的關聯性。另外,針對本發明中所提及的空間相關的敘述詞彙,例如:「在...之下」、「在...之上」、「低」、「高」、「下方」、「上方」、「之下」、「之上」、「底」、「頂」和類似詞彙時,為便於敘述,其用法均在於描述圖式中一個部件或特徵與另一個(或多個)部件或特徵的相對關係。除了圖式中所顯示的擺向外,這些空間相關詞彙也用來描述半導體裝置在製作過程中、使用中以及操作時的可能擺向。舉例而言,當半導體裝置被旋轉180度時,原先設置於其他部件「上方」的某部件便會變成設置於其他部件「下方」。因此,隨著半導體裝置的擺向的改變(旋轉90度或其它角度),用以描述其擺向的空間相關敘述亦應透過對應的方式予以解釋。
雖然本發明使用第一、第二、第三等用詞,以敘述種種元件、部件、區域、層、及/或區塊(section),但應了解此等元件、部件、區域、層、及/或區塊不應被此等用詞所限制。此等用詞僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊,其本身並不意含及代表該元件有任何之前的序數,也不代表某一元件與另一元件的排列順序、或是製造方法上的順序。因此,在不背離本發明之具體實施例之範疇下,下列所討論之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊等詞稱之。
本發明中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內,較佳是10%之內,且更佳是5%之內,或3%之內,或2%之內,或1%之內,或0.5%之內。應注意的是,說明書中所提供的數量為大約的數量,亦即在沒有特定說明「約」或「實質上」的情況下,仍可隱含「約」或「實質上」之含義。
請參照第1圖及第2圖所示,其繪示本發明第一實施例中高壓半導體裝置100的示意圖,其中,第1圖為高壓半導體裝置100的一俯視示意圖,第2圖則為高壓半導體裝置100的一剖面示意圖。本發明的高壓半導體裝置係指操作電壓約高於90伏特(V)的半導體裝置,其例如是一橫向擴散金氧半導體電晶體(lateral diffused metal oxide semiconductor transistor, LDMOS transistor),可為橫向擴散N型金氧半導體電晶體或是橫向擴散P型金氧半導體電晶體,在本實施例中,高壓半導體裝置100是以橫向擴散N型金氧半導體電晶體為實施樣態進行說明,但並不以此為限。
首先,如第1圖及第2圖所示,高壓半導體裝置100包括一基底110,例如是矽基底、磊晶矽基底、矽鍺基底、碳化矽基底或矽覆絕緣(silicon-on-insulator, SOI)基底等,以及設置在基底110上的至少一絕緣結構220,絕緣結構220例如是透過局部矽氧化(local oxidation of silicon, LOCOS)方法而形成的一場氧化層(field oxide, FOX),如第2圖所示,但不以此為限。在另一實施例中,該絕緣結構亦可是透過一沉積製程而形成的淺溝渠隔離(shallow trench isolation, STI)或是透過其他適合製程而製得的絕緣單元等。需注意的是,為了清楚表現高壓半導體裝置100中某些特定摻雜區域的相對關係,第1圖中係將絕緣結構220省略,但熟習該項技藝之人士應可根據第2圖輕易瞭解絕緣結構220的設置位置。此外,關於本發明絕緣結構220的具體設置位置與數量等特徵將會在後續段落中描述。
基底110具有一第一導電類型(例如是P型),其內分別設置有一第一高壓井區130以及一第二高壓井區140。第一高壓井區130具有一第二導電類型(例如是N型),該第二導電類型(如N型)係與該第一導電類型(如P型)互補,並且,在第一高壓井區130中係形成有一漂移區(如N型漂移區,未繪示),而本實施例的汲極區域170則設置在該漂移區內,並同樣具有該第二導電類型(如N型)。第二高壓井區140則環設在第一高壓井區130外側,並且具有該第一導電類型(如P型)。此外,基底110內還設有一埋層(buried layer)120,位在第一高壓井區130下方的基底110中,埋層120可具有該第二導電類型(如N型),且埋層120的摻雜濃度可高於第一高壓井區130的摻雜濃度,舉例而言,埋層120與第一高壓井區130的摻雜濃度例如是每立方公分約為1E17-1E18,其中,埋層120的摻雜濃度例如是每立方公分約為1E18,而第一高壓井區130的摻雜濃度例如是每立方公分約為2E17,但不以此為限,本領域技術人員可依照實際需求做調整。
高壓半導體裝置100還包含第一深井區150和第二深井區160,係分別形成在第一高壓井區130和第二高壓井區140內並具有該第一導電類型(如P型)。在第一深井區150中係形成有一源極區域190,而在第二深井區160中則形成有一基體(body)區域180,基體區域180的摻雜濃度較佳為大於第二深井區160的摻雜濃度。在本實施例中,源極區域190包含有相互間隔的第一部份191以及第二部分193,第一部分191具有該第二導電類型(如N型),而第二部分193則具有該第一導電類型(如P型)。在一實施例中,第一部份191可以呈現環狀,例如是具有一矩框狀(如第1圖所示),而可環繞於第二部分193之外圍而不直接接觸第二部分193,如第1圖所示。另一方面,基體區域180係具有該第一導電類型(如P型),較佳係不直接接觸設置在第一高壓井區130內的汲極區域170。在一實施例中,基體區域180的兩相對側分別設置絕緣結構221和絕緣結構223,而汲極區域170的兩相對側則分別設置絕緣結構221和絕緣結構225,如此,絕緣結構221即可夾設在汲極區域170和基體區域180之間,使得汲極區域170和基體區域180彼此電性隔離,如第2圖所示。
此外,基底110上還設置一閘極210,例如為一多晶矽閘極或金屬閘極。閘極210係位在源極區域190和汲極區域170之間,使得閘極210、源極區域190和汲極區域170可分別電連接至對應的電壓端。在一實施例中,閘極210可同樣具有環狀,例如是一矩框狀,並環繞源極區域190,其中,閘極210的一側係部分覆蓋基底110內的第一深井區150並鄰接源極區域190的第一部份191,另一側則部分覆蓋在絕緣結構225上,而不直接接觸汲極區域170。
本實施例的高壓半導體裝置100還包含一隔離摻雜區230,設置於基底110內且位在絕緣結構225下方。隔離摻雜區230具有該第一導電類型(如P型),其可位在汲極區域170與源極區域190之間,並環繞源極區域190,如第1圖所示。其中,汲極區域170、源極區域190和隔離摻雜區230係彼此分隔設置,並利用第一深井區150與第一高壓井區130電性隔離汲極區域170、源極區域190和隔離摻雜區230。在一實施例中,隔離摻雜區230的摻雜濃度例如是大於第一高壓井區130的摻雜濃度,且第一深井區150的摻雜濃度大於第一高壓井區130的摻雜濃度。隔離摻雜區230與第一高壓井區130的摻雜濃度例如是每立方公分約為1E17-1E18,隔離摻雜區230的摻雜深度d則例如約為0.1至2微米(μm),但不以此為限。第一深井區150的摻雜濃度例如是每立方公分約為1E18-1E19,然本發明並不以此為限,本領域技術人員可依照實際需求做調整。
需特別說明的是,雖然在本實施例中,各個環繞於源極區域190的第二部分193外圍的元件,如源極區域190的第一部分191、閘極210、隔離摻雜區230、汲極區域170、基體區域180、絕緣結構220和第二高壓井區140等皆可呈現一矩框狀(如第1圖所示),但本發明並不限於此。上述各元件也可能具有其他形狀,例如方形、圓環狀、賽道形(racetrack-shaped)或其他適合的形狀,而從一上視圖(未繪示)來看整體可呈現一對稱結構,亦即左右兩半側或是上下兩半側可呈現互相對稱。
由此,本發明第一實施例中高壓半導體裝置100可藉由隔離摻雜區230設置來提升高壓半導體裝置100的阻抗。當高壓訊號流經此一路徑時,會因為高壓半導體裝置100的阻抗增加而提升其壓降能力,進而使輸出的訊號成為低壓訊號。同時,隔離摻雜區230的設置位置可使得該高壓訊號流往較深的路徑,避免電流直接通過,有利於提升電場的均勻度。如此,本實施例的高壓半導體裝置100可具有較佳的元件可靠度。
因此,本領域具有通常知識者應可輕易了解,為能滿足實際產品需求的前提下,本發明的高壓半導體裝置亦可能有其它態樣,而不限於前述。下文將進一步針對高壓半導體裝置的其他實施例或變化型進行說明。且為簡化說明,以下說明主要針對各實施例不同之處進行詳述,而不再對相同之處作重覆贅述。此外,本發明之各實施例中相同之元件係以相同之標號進行標示,以利於各實施例間互相對照。
根據本發明的另一實施例,係提供一種高壓半導體裝置,以進一步解決高壓半導體裝置在高壓操作時所產生的扭結效應(kink effect)。其中,所謂的「扭結效應」係指當高壓半導體裝置於高電壓下操作時,有不連續或異常增加電流出現,以致超出高壓半導體裝置本身的負荷量,而產生的一種電性異常表現,因而會影響高壓半導體裝置的元件效能和電性表現。請參照第3圖所示,其繪示本發明第二實施例中高壓半導體裝置300的剖面示意圖。本實施例中的高壓半導體裝置300的結構大體上與前述第一實施例所述高壓半導體裝置100相同,同樣包括基底110、埋層120、第一高壓井區130、第二高壓井區140、第一深井區150、第二深井區160、汲極區域170、基體區域180、源極區域190、閘極210和絕緣結構220等,相同之處容不再贅述。本實施例與前述實施例的主要差異在於,隔離摻雜區330包括複數個相互分隔的摻雜部分,例如是進一步包含第3圖所示的第一摻雜部分331、第二摻雜部分333和第三摻雜部分335,但不以此為限。本領域具有通常知識者應可輕易理解,本實施例中,隔離摻雜區330的設置數量與設置態樣僅為例示,其具體設置數量與態樣可依據實際元件需求而進一步調整。
具體來說,隔離摻雜區330的第一摻雜部分331、第二摻雜部分333和第三摻雜部分335同樣是設置在絕緣結構225下方且可直接接觸絕緣結構225,並具有該第一導電類型(如P型)。在一實施例中,第三摻雜部分335、第二摻雜部分333和第一摻雜部分331在一俯視圖(未繪示)下可分別呈現一環狀,例如矩框狀,而可依序環繞源極區域190的外圍,使得第一摻雜部分331可環繞第二摻雜部分333、第三摻雜部分335和源極區域190,而第二摻雜部分333可環繞第三摻雜部分335和源極區域190。此外,隔離摻雜區330會位在汲極區域170與源極區域190之間。在一實施例中,第一摻雜部分331、第二摻雜部分333和第三摻雜部分335之間例如是等間距設置,如其間的間距g,可皆為約0.1至3微米,但不以此為限。在另一實施例中,亦可選擇使該第一摻雜部分和該第二摻雜部分之間、該第二摻雜部分和該第三摻雜部分之間為非等間距設置,如分別具有不同大小的間隔(未繪示)。另一方面,第一摻雜部分331、第二摻雜部分333和第三摻雜部分335可選擇具有相同的摻雜濃度,如每立方公分皆約為1E17-1E18,並且在基底110內具有相同的摻雜深度d2,如約為1至10微米,使得第一摻雜部分331、第二摻雜部分333和第三摻雜部分335可透過同一道遮罩和摻雜製程一併形成,但不以此為限。在另一實施例中,亦可選擇透過不同的遮罩和摻雜製程分別形成該第一摻雜部分、該第二摻雜部分和該第三摻雜部分,使得該第一摻雜部分、該第二摻雜部分和該第三摻雜部分可具有不同的摻雜濃度及/或不同的摻雜深度(未繪示),例如是使該第一摻雜部分、該第二摻雜部分和該第三摻雜部分分別具有依序遞增或遞減的摻雜濃度及/或摻雜深度,但不以此為限。在此設置下,本實施例的隔離摻雜區330不僅可用於提升高壓半導體裝置300的阻抗,第一摻雜部分331、第二摻雜部分333和第三摻雜部分335之間不連續的結構可產生隔段式的阻抗。如此,當高壓訊號依序通過第一摻雜部分331、第二摻雜部分333和第三摻雜部分335時,該隔段式的阻抗可使通過的電流發生段落性與不連續性的狀況而重整電流,進而使得電場更為均勻。請參照第4圖所示,其繪示本發明第一實施例中的高壓半導體裝置100與本實施例中的高壓半導體裝置300經傳輸線脈衝測試的結果示意圖。如第4圖所示,曲線A係繪出高壓半導體裝置100於汲極端電流(ID
)/電壓(VD
)的線性關係,曲線B則繪出高壓半導體裝置300於汲極端電流/電壓的線性關係,由此可知,本實施例中的高壓半導體裝置300確實可改善扭結效應,避免高電壓操作時產生電流遽增或不連續的問題,使得高壓半導體裝置300可具有較佳的元件可靠度。
此外,高壓半導體裝置300還可包含一汲極摻雜區370,設置於第一高壓井區130內且具有該第二導電類型(如N型)。汲極摻雜區370例如是位在汲極區域170下方,並位於第一高壓井區130內,且其摻雜濃度較佳係小於汲極區域170的摻雜濃度,汲極摻雜區370的摻雜濃度例如是每立方公分約為1E17-1E18,而汲極摻雜區370的摻雜深度d1則例如約為0.5至1.5微米,但不以此為限。在此設置下,可藉由汲極摻雜區370提升高壓半導體裝置300的阻抗,以改善其壓降能力。
綜上所述,本實施例的高壓半導體裝置300係透過隔離摻雜區330的隔斷式結構及/或額外增設的汲極摻雜區370進一步提升高壓半導體裝置300的阻抗,同時改善電場的均勻性,使得高壓半導體裝置300可具有較佳的元件可靠度,並避免了扭結效應的產生。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100:高壓半導體裝置
110:基底
120:埋層
130:第一高壓井區
140:第二高壓井區
150:第一深井區
160:第二深井區
170:汲極區域
180:基體區域
190:源極區域
191:第一部分
193:第二部分
210:閘極
220、221、223、225:絕緣結構
230:隔離摻雜區
300:高壓半導體裝置
330:隔離摻雜區
331:第一摻雜部分
333:第二摻雜部分
335:第三摻雜部分
370:汲極摻雜區
d、d1、d2:深度
g:間距
第1圖至第2圖繪示本發明第一實施例中高壓半導體裝置的示意圖,其中:
第1圖為一高壓半導體裝置的俯視示意圖;以及
第2圖為第1圖沿著切線A-A’的剖面示意圖。
第3圖繪示本發明第二實施例中高壓半導體裝置的剖面示意圖。
第4圖繪示本發明中高壓半導體裝置經傳輸線脈衝測試(transmission-line pulse test, TLP test)的結果示意圖。
110:基底
120:埋層
130:第一高壓井區
140:第二高壓井區
150:第一深井區
160:第二深井區
170:汲極區域
180:基體區域
190:源極區域
191:第一部分
193:第二部分
210:閘極
220、221、223、225:絕緣結構
300:高壓半導體裝置
330:隔離摻雜區
331:第一摻雜部分
333:第二摻雜部分
335:第三摻雜部分
370:汲極摻雜區
d1、d2:深度
g:間隔
Claims (15)
- 一種高壓半導體裝置,包含: 一基底,具有一第一導電類型; 一第一絕緣結構,設置在該基底上; 一汲極區域,設置於該基底內,該汲極區域具有一第二導電類型,該第二導電類型與該第一導電類型互補; 一源極區域,設置於該基底內,該源極區域包含有一第一部分以及一第二部分,且該第一部分具有該第二導電類型,該第二部分具有該第一導電類型; 一閘極,設置在該基底上,位在該源極區域與該汲極區域之間且部分覆蓋該第一絕緣結構的一側;以及 一隔離摻雜區,設置於該基底內,該隔離摻雜區包含有一第一摻雜部分以及一第二摻雜部分,該第一摻雜部分以及該第二摻雜部分具有該第一導電類型且相互分隔地設置在該第一絕緣結構下方。
- 如申請專利範圍第1項所述之一種高壓半導體裝置,還包含: 一汲極摻雜區,設置於該基底內,其中該汲極區域的摻雜濃度大於該汲極摻雜區的摻雜濃度。
- 如申請專利範圍第1項所述的高壓半導體裝置,其中該第一部分以及該第二部分彼此間隔且該第一部分環繞該第二部分。
- 如申請專利範圍第1項所述的高壓半導體裝置,還包含一深井區,設置於該基底內且該深井區具有該第一導電類型,該源極區域設置在該深井區內。
- 如申請專利範圍第4項所述的高壓半導體裝置,其中,該閘極會部分覆蓋該深井區。
- 如申請專利範圍第4項所述的高壓半導體裝置,還包含一第一高壓井區,設置於該基底內且該第一高壓井區具有該第二導電類型。
- 如申請專利範圍第6項所述的高壓半導體裝置,其中,該汲極區域、該深井區與該隔離摻雜區皆設置於該第一高壓井區內。
- 如申請專利範圍第6項所述的高壓半導體裝置,還包含一第二高壓井區,設置於該基底內且該第二高壓井區具有該第一導電類型並環繞該第一高壓井區。
- 如申請專利範圍第8項所述的高壓半導體裝置,還包含一基體區域,位於該第二高壓井區內。
- 如申請專利範圍第9項所述的高壓半導體裝置,還包含一第二絕緣結構,設置在該基底上並位在該基體區域與該汲極區域之間。
- 如申請專利範圍第6項所述的高壓半導體裝置,還包含一埋層,設置在該基底內,該埋層具有該第二導電類型且位於該第一高壓井區的下方。
- 如申請專利範圍第1項所述的高壓半導體裝置,其中,該第一摻雜部分以及該第二摻雜部分具有相同的摻雜濃度與深度。
- 如申請專利範圍第1項所述的高壓半導體裝置,其中,該第一摻雜部分係環繞該第二摻雜部分。
- 如申請專利範圍第1項所述的高壓半導體裝置,其中,該第一絕緣結構環繞該源極區域。
- 如申請專利範圍第1項所述的高壓半導體裝置,其中,該第一絕緣結構的該側係鄰近於該源極結構。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109112777A TWI747235B (zh) | 2020-04-16 | 2020-04-16 | 高壓半導體裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109112777A TWI747235B (zh) | 2020-04-16 | 2020-04-16 | 高壓半導體裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202141784A true TW202141784A (zh) | 2021-11-01 |
TWI747235B TWI747235B (zh) | 2021-11-21 |
Family
ID=79907721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109112777A TWI747235B (zh) | 2020-04-16 | 2020-04-16 | 高壓半導體裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI747235B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023116357A1 (zh) * | 2021-12-24 | 2023-06-29 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE500814C2 (sv) * | 1993-01-25 | 1994-09-12 | Ericsson Telefon Ab L M | Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning |
TW389995B (en) * | 1998-06-03 | 2000-05-11 | United Microelectronics Corp | Method of manufacturing high-voltage metal-oxide-semiconductor device |
US7485523B2 (en) * | 2004-12-13 | 2009-02-03 | United Microelectronics Corp. | Method for forming high voltage device and semiconductor device |
TWI281727B (en) * | 2005-11-04 | 2007-05-21 | United Microelectronics Corp | High-voltage metal-oxide-semiconductor device and method of manufacturing the same |
TWI420651B (zh) * | 2009-09-03 | 2013-12-21 | Sitronix Technology Corp | High voltage electrostatic discharge protection device |
TWI546961B (zh) * | 2012-09-28 | 2016-08-21 | 聯華電子股份有限公司 | 高壓金氧半導體電晶體元件 |
US9184287B2 (en) * | 2013-01-14 | 2015-11-10 | Broadcom Corporation | Native PMOS device with low threshold voltage and high drive current and method of fabricating the same |
TWI609486B (zh) * | 2016-12-30 | 2017-12-21 | 新唐科技股份有限公司 | 高壓半導體裝置 |
TWI634660B (zh) * | 2017-06-20 | 2018-09-01 | 世界先進積體電路股份有限公司 | 高壓半導體裝置及其製造方法 |
-
2020
- 2020-04-16 TW TW109112777A patent/TWI747235B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023116357A1 (zh) * | 2021-12-24 | 2023-06-29 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI747235B (zh) | 2021-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
US8629513B2 (en) | HV interconnection solution using floating conductors | |
US10096700B2 (en) | Power semiconductor device comprising trench structures | |
JP2012054378A (ja) | 半導体装置 | |
CN104916637B (zh) | 半导体器件及其制造方法 | |
TW201712874A (zh) | 半導體裝置及半導體裝置的製造方法 | |
US9324862B2 (en) | Semiconductor device | |
TW201314917A (zh) | 橫向高電壓裝置及其製造方法 | |
TWI532166B (zh) | 橫向擴散金氧半導體元件及其製造方法 | |
US10236284B2 (en) | Semiconductor device for preventing field inversion | |
TWI538200B (zh) | 高壓接面場效電晶體 | |
TWI747235B (zh) | 高壓半導體裝置 | |
US20060033156A1 (en) | High voltage and low on-resistance LDMOS transistor having radiation structure and isolation effect | |
US9012979B2 (en) | Semiconductor device having an isolation region separating a lateral double diffused metal oxide semiconductor (LDMOS) from a high voltage circuit region | |
TW201409692A (zh) | 半導體裝置及其製造方法 | |
TWI478345B (zh) | 半導體結構及其形成方法 | |
TWI740719B (zh) | 高壓半導體裝置 | |
US11004762B2 (en) | Semiconductor device, vehicle-mounted semiconductor device, and vehicle-mounted control device | |
TWI509792B (zh) | 半導體裝置及其操作方法 | |
US8952744B1 (en) | Semiconductor device and operating method for the same | |
US9780171B2 (en) | Fabricating method of lateral-diffused metal oxide semiconductor device | |
US20180308964A1 (en) | Semiconductor device | |
US11121212B1 (en) | High-voltage semiconductor device | |
TWI740531B (zh) | 高壓半導體裝置 | |
CN113540078A (zh) | 高压半导体装置 |