TW202140195A - 用於研磨半導體晶圓的方法 - Google Patents
用於研磨半導體晶圓的方法 Download PDFInfo
- Publication number
- TW202140195A TW202140195A TW110114455A TW110114455A TW202140195A TW 202140195 A TW202140195 A TW 202140195A TW 110114455 A TW110114455 A TW 110114455A TW 110114455 A TW110114455 A TW 110114455A TW 202140195 A TW202140195 A TW 202140195A
- Authority
- TW
- Taiwan
- Prior art keywords
- grinding
- semiconductor wafer
- flushing fluid
- semiconductor wafers
- per unit
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
- B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02013—Grinding, lapping
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
- B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B55/00—Safety devices for grinding or polishing machines; Accessories fitted to grinding or polishing machines for keeping tools or parts of the machine in good working condition
- B24B55/02—Equipment for cooling the grinding surfaces, e.g. devices for feeding coolant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Grinding Of Cylindrical And Plane Surfaces (AREA)
- Grinding-Machine Dressing And Accessory Apparatuses (AREA)
Abstract
一種用於研磨半導體晶圓的方法,其中,對半導體晶圓進行處理,以去除材料,該處理係藉由包含高度為h
的磨齒的磨具,且將冷卻劑供應到半導體晶圓與該磨具之間的接觸區域中而進行的,其中,在研磨的任何時間,藉由噴嘴將沖洗流體施加到半導體晶圓的一面的區域上。
Description
本發明係關於一種用於研磨由半導體材料製成的晶圓的方法。本發明基於流體在磨具周圍的最佳分佈,以便處理半導體晶圓,從而同時從兩面去除材料。
電子、微電子及微機電領域對於半導體晶圓(基板)作為起始材料在整體及局部平坦性、單面局部平坦性(奈米拓撲)、粗糙度及清潔度方面具有極高的要求。半導體晶圓是由半導體材料,特別是化合物半導體(例如砷化鎵)或元素半導體(例如矽及鍺)製成的晶圓。
根據習知技藝,半導體晶圓係以多個連續的製程步驟來製造。通常使用以下生產順序:
- 生產單晶半導體棒(晶體生長);
- 將半導體棒分成多個棒件,
- 將棒分成多個晶圓(內徑或線鋸),
- 對晶圓進行機械處理(研磨(lapping)、研磨(grinding)),
- 對晶圓進行化學處理(鹼性或酸性蝕刻),
- 對晶圓進行化學及機械處理(拋光),
- 視需要的其他塗覆步驟(例如磊晶、溫度處理)
半導體晶圓的機械處理用於去除由鋸切引起的波紋,以去除由於較粗糙的鋸切製程而被破壞的晶體結構上的表面層或被鋸切線污染的表面層,並且主要是使半導體晶圓整體平坦化。此外,對半導體晶圓的機械處理用於產生均勻的厚度分佈,也就是說,晶圓具有均勻的厚度。
研磨及表面研磨(單盤、雙盤)是用於機械處理半導體晶圓的方法。
同時用於多個半導體晶圓的雙盤研磨技術已經有一段時間,例如在EP 547894 A1的說明。在雙盤研磨中,半導體晶圓在一定壓力下移動,在上工作盤及下工作盤之間提供包含磨料的懸浮液,所述上工作盤及下工作盤為研磨盤,其通常由鋼製成並設有用於改善懸浮液分配的通道,從而去除材料。半導體晶圓由具有切口的載體(carrier)引導,所述切口用於在研磨期間容納半導體晶圓,其中,透過載體將半導體晶圓保持在幾何路徑上,該載體藉由內部及外部驅動鏈輪旋轉。
在單盤研磨中,半導體晶圓透過杯形研磨輪將其背面固定在卡盤上,並在正面上平坦化,所述卡盤及研磨輪旋轉,軸向及徑向進給緩慢。例如從US 2008 021 40 94 A1或從EP 0 955 126 A2已知用於半導體晶圓的單盤表面研磨的方法及設備。
在同時雙盤研磨(sDDG)中,半導體晶圓以在安裝在相對的共線主軸上的兩個研磨盤之間自由浮動的方式,在作用在正面及背面上的水墊(流體靜力學原理)或氣墊(空氣靜力學原理)之間軸向引導的過程中,同時在兩面上被處理,所述水墊或氣墊很大程度上不受約束力,透過薄的、鬆散環繞的導向環或單個徑向輻條防止其徑向漂走。例如從EP 0 755 751 A1,EP 0 971 398 A1,DE 10 2004 011 996 A1及DE 10 2006 032 455 A1中已知用於同時對半導體晶圓進行雙盤表面研磨的方法及設備。
但是,由於動力學原因,半導體晶圓的雙盤研磨(DDG)原則上導致半導體晶圓中心(研磨中心)的材料去除率更高。為了在研磨之後獲得具有盡可能好的幾何形狀的半導體晶圓,必須將兩個安裝有研磨盤的研磨主軸精確地共線對準,因為徑向及/或軸向偏差對研磨的晶圓的形狀及奈米拓撲有負面影響。例如,德國申請案DE 10 2007 049 810 A1教導一種用於校正雙盤研磨機器中研磨主軸位置的方法。
在研磨過程中,這與單盤研磨及雙盤研磨方法都有關,有必要冷卻磨具及/或處理過的半導體晶圓。水或去離子水通常用作冷卻劑。在雙盤研磨機器中,冷卻劑通常離開磨具的中心,並透過離心力輸送或彈射到以圓形形狀佈置在研磨盤外邊緣上的磨齒。冷卻劑流通量(throughput),也就是說在限定的時間內離開的冷卻劑的量,可以用電子或機械方式來控制。
文獻DE 10 2007 030 958 A1教導一種用於研磨半導體晶圓的方法,其中,對半導體晶圓進行處理,以便在一面或兩面上去除材料,該處理係藉由至少一個磨具且同時供應冷卻劑而進行的。為了確保在研磨過程中保持恆定的冷卻,隨著磨齒高度的降低,冷卻劑流量減少,因為如果不改變冷卻劑流量而保持較高流量,將不可避免地導致打滑效應(aquaplaning effect)。
文獻DE 10 2017 215 705 A1中的發明是基於用於處理半導體晶圓的磨具中的流體的最佳分佈,以便同時去除兩面上的材料,這是使用優化的滑板(skidding plate)來實現的。在此教導,流體的不均勻分佈對研磨結果具有負面影響。
專利文獻US 2019/134782 A1公開可用於雙盤研磨的一些研磨盤設計。還教導了使用水,其中水透過噴嘴施加到半導體晶圓上。問題描述
所有上述習知技藝文獻具有的共同缺點是在半導體晶圓的中心比在邊緣的材料去除更高。因此,這在該處理步驟中使半導體晶圓的幾何參數惡化。在隨後的處理步驟中,該偏差沒有得到糾正或沒有得到充分糾正。
目的描述
本發明的目的是提供一種不表現出上述缺點的方法。實現目的的描述
該目的透過一種用於研磨半導體晶圓的方法來實現,其中,對半導體晶圓進行處理,以去除材料,該處理係藉由包含高度為h
的磨齒的磨具,且將冷卻劑供應到半導體晶圓與磨具之間的接觸區域中而進行的,其中,在研磨的任何時間,藉由噴嘴將沖洗流體施加到半導體晶圓的一面的區域上。
已經證明特別有利的是,對半導體晶圓的兩面進行處理以去除材料並且將沖洗流體施加到半導體晶圓的兩面的區域上。
在這種情況下,特別佳的是,隨著磨具的磨齒的高度h
減小,每單位時間冷卻劑的量減少。
有利的是,在研磨過程中,每單位時間冷卻劑的量及每單位時間沖洗流體的量之和保持恆定。
在所使用的噴嘴處測量的沖洗流體的超壓較佳不小於0.1巴,並且特別佳不大於0.5巴。
較佳應確保每單位時間沖洗流體的量不小於0.1 l/min且不大於1 l/min。
應特別注意在研磨過程中沖洗流體所流向的半導體晶圓上的區域。在這種情況下,距半導體晶圓的中心距離不小於2 mm(較佳不小於4 mm)且不大於10 mm(較佳不大於6 mm)的區域是較佳的。
在這種情況下所使用的噴嘴的表面積較佳不大於1.5 mm2
且不小於0.1 mm2
。
特別佳的是,在整個研磨過程中,每單位時間沖洗流體的量保持恆定。
根據本發明的例示性實施態樣的詳細描述
將由使用Czochralksi方法拉製的晶棒獲得的矽製成的、標稱直徑為300 mm的一塊晶體經由線鋸切割成半導體晶圓。如此獲得的半導體晶圓被分成兩組“A”及“B”,其中每個第二半導體晶圓被分配給A組,其餘的半導體晶圓被分配給“B”組。
A組及B組中的半導體晶圓均在Koyo DSGX320研磨系統上進行研磨。在此情況,該研磨系統配備有市售的ALMT公司的#3000-OVH型研磨輪。
在此情況,根據習知技藝研磨B組中的半導體晶圓。
根據習知技藝,將研磨水的量根據齒高以可控的方式供應到方法中(根據DE 10 2007 030 958 A1)。由此確保了,當在過程中從磨具內部的路徑上擠壓出過量的研磨水時,磨具沒有在待處理的晶圓上浮動(相當於打滑),以及當方法中可用的研磨水太少時,待處理的晶圓沒有過熱(相當於研磨灼傷),及沒有研磨輪故障。
相對比,使用以下方法研磨A組中的半導體晶圓,在該方法中,在研磨過程中除了在研磨期間使用的冷卻劑之外還添加沖洗流體以冷卻半導體晶圓。在此確保沖洗流體在任何時候都具有顯著的流量。
在此情況,顯著的流量應理解為0.01 l/min的流量。
較佳將水用於沖洗流體,但是也可以考慮使用其他添加劑。
以這種方式添加沖洗介質導致晶圓中心的幾何形狀得到顯著改善。然而,如果在研磨過程中沖洗介質的流動被中斷,則這也再次惡化了中心處的半導體晶圓的幾何形狀。
根據本發明,沖洗介質基本上被導向圍繞半導體晶圓的中心的區域上。根據本發明,在研磨期間,該區域與半導體晶圓的中心的距離不小於2 mm(較佳不小於4 mm)且不大於10 mm(較佳不大於6 mm)。
當沖洗介質的流量大於0.1 l/min且不大於1 l/min時,效果似乎特別好。
發明人已經認識到,使用最小噴嘴橫截面為0.1 mm2
至1.5 mm2
的噴嘴對效果有特別有利的影響。
發明人還進一步認識到,所設定的壓力顯然也在改善中起作用。因此,在噴嘴處設定的0.1巴至0.5巴的超壓具有特別正面的作用。
根據研磨後獲得的幾何形狀來測量兩組半導體晶圓“A”及“B”。在此情況,將在半導體晶圓的中心處所測量的幾何形狀的各個偏差與理想的幾何形狀進行比較,並且將該差作為測量值給出。
圖1示出了A組中的半導體晶圓(根據本發明)及B組中的半導體晶圓(習知技藝)的對比。
在此情況,B組(習知技藝)中的半導體晶圓平均而言比A組(根據本發明)中的半導體晶圓與所欲幾何形狀具有更大的偏差。因此,與根據習知技藝的方法相比,根據本發明的方法改善了半導體晶圓中心處的幾何形狀。
另外,與根據習知技藝(B組)處理的半導體晶圓的情況相比,根據本發明的方法(A組)的測量偏差的統計分佈導致更窄的分佈。這意味著,根據本發明的方法對於半導體晶圓的中心處的幾何值的統計分佈還具有額外的優勢。
發明人對以下事實感到驚訝,即,未施加到研磨輪的直接作用區域中的相對少量的沖洗流體在改善幾何形狀方面實現了很大的效果。
迄今為止,有可能猜測出對應的關係及原因,而發明人不清楚它們。
對說明性實施態樣的以上描述應理解為是例示性的。由此所作的公開使本領域技術人員一方面能夠理解本發明及其相關的優點,另一方面還包括對所描述的結構及方法的明顯改變及修改,這在本領域技術人員的理解內是顯而易見的。因此,所有這樣的改變及修改以及等同方式都應被申請專利範圍的保護範圍所涵蓋。
無
圖1顯示關於半導體晶圓的中心的幾何形狀的兩個系列測試的結果。在此情況,縱坐標示出幾何形狀(G)與半導體晶圓的中心區域中的理想幾何形狀的偏差。
在此情況,B組(習知技藝)中的半導體晶圓平均而言比A組(根據本發明)中的半導體晶圓表現出更大的與所欲的幾何形狀的偏差。在此情況,與根據習知技藝處理的半導體晶圓(B組)相比,根據本發明的方法(A組)的測量偏差的統計分佈導致更窄的分佈。
Claims (10)
- 一種用於研磨半導體晶圓的方法,其中,對半導體晶圓進行處理,以去除材料,該處理係藉由包含高度為h 的磨齒的磨具,且將冷卻劑供應到半導體晶圓與該磨具之間的接觸區域中而進行的,其中,在研磨的任何時間,藉由噴嘴將沖洗流體施加到半導體晶圓的一面的區域上。
- 如請求項1所述的方法,其中,該半導體晶圓的兩面同時被處理,以去除材料,以及將沖洗流體施加到該半導體晶圓的兩面的區域上。
- 如請求項1或2所述的方法,其中,隨著該高度h 的減小,每單位時間冷卻劑的量減少。
- 如請求項1或2所述的方法,其中,每單位時間冷卻劑的量及每單位時間沖洗流體的量的和保持恆定。
- 如請求項1或2所述的方法,其中,在該噴嘴處測量的該沖洗流體的超壓不小於0.1巴。
- 如請求項1或2所述的方法,其中,在該噴嘴處測量的該沖洗流體的超壓不大於1.0巴。
- 如請求項1或2所述的方法,其中,每單位時間沖洗流體的量不小於0.01 l/min且不大於1 l/min。
- 如請求項1或2所述的方法,其中,該區域與該半導體晶圓的中心的距離不小於2 mm且不大於10 mm。
- 如請求項1或2所述的方法,其中,噴嘴的表面積為不大於1.5 mm2 且不小於0.1 mm2 。
- 如請求項1或2所述的方法,其中,在研磨期間,每單位時間沖洗流體的量保持恆定。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP20170996.1A EP3900876B1 (de) | 2020-04-23 | 2020-04-23 | Verfahren zum schleifen einer halbleiterscheibe |
EP20170996 | 2020-04-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202140195A true TW202140195A (zh) | 2021-11-01 |
TWI819296B TWI819296B (zh) | 2023-10-21 |
Family
ID=70417397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110114455A TWI819296B (zh) | 2020-04-23 | 2021-04-22 | 用於研磨半導體晶圓的方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20230162969A1 (zh) |
EP (1) | EP3900876B1 (zh) |
JP (1) | JP2023523939A (zh) |
KR (1) | KR20230002782A (zh) |
CN (1) | CN115427194A (zh) |
TW (1) | TWI819296B (zh) |
WO (1) | WO2021213827A1 (zh) |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0615565A (ja) | 1991-12-18 | 1994-01-25 | Shin Etsu Handotai Co Ltd | ウエーハ自動ラッピング装置 |
US5632667A (en) * | 1995-06-29 | 1997-05-27 | Delco Electronics Corporation | No coat backside wafer grinding process |
KR100227924B1 (ko) | 1995-07-28 | 1999-11-01 | 가이데 히사오 | 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치 |
JP3292835B2 (ja) | 1998-05-06 | 2002-06-17 | 信越半導体株式会社 | 薄板ワークの平面研削方法およびその研削装置 |
JP3328193B2 (ja) | 1998-07-08 | 2002-09-24 | 信越半導体株式会社 | 半導体ウエーハの製造方法 |
JP2002178245A (ja) * | 2000-12-14 | 2002-06-25 | Nippei Toyama Corp | 両頭平面研削装置および板状ワークの平面研削方法 |
DE102004011996B4 (de) * | 2004-03-11 | 2007-12-06 | Siltronic Ag | Vorrichtung zum simultanen beidseitigen Schleifen von scheibenförmigen Werkstücken |
DE102006032455A1 (de) * | 2006-07-13 | 2008-04-10 | Siltronic Ag | Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben sowie Halbleierscheibe mit hervorragender Ebenheit |
JP2008198906A (ja) | 2007-02-15 | 2008-08-28 | Sumco Corp | シリコンウェーハの製造方法 |
DE102007030958B4 (de) | 2007-07-04 | 2014-09-11 | Siltronic Ag | Verfahren zum Schleifen von Halbleiterscheiben |
DE102007049810B4 (de) | 2007-10-17 | 2012-03-22 | Siltronic Ag | Simultanes Doppelseitenschleifen von Halbleiterscheiben |
DE102010005904B4 (de) * | 2010-01-27 | 2012-11-22 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
JP6117030B2 (ja) * | 2013-07-08 | 2017-04-19 | Sumco Techxiv株式会社 | 飛散板、研削ホイール、および、研削装置 |
JP6827289B2 (ja) * | 2016-10-03 | 2021-02-10 | 株式会社ディスコ | ウエーハの加工方法及び研磨装置 |
DE102017215705A1 (de) | 2017-09-06 | 2019-03-07 | Siltronic Ag | Vorrichtung und Verfahren zum doppelseitigen Schleifen von Halbleiterscheiben |
JP7204318B2 (ja) * | 2017-11-06 | 2023-01-16 | 株式会社ディスコ | 研削ホイール |
JP7100524B2 (ja) * | 2018-08-02 | 2022-07-13 | 株式会社ディスコ | ホイールマウント |
-
2020
- 2020-04-23 EP EP20170996.1A patent/EP3900876B1/de active Active
-
2021
- 2021-04-12 WO PCT/EP2021/059415 patent/WO2021213827A1/de active Application Filing
- 2021-04-12 KR KR1020227040019A patent/KR20230002782A/ko unknown
- 2021-04-12 JP JP2022564387A patent/JP2023523939A/ja active Pending
- 2021-04-12 CN CN202180030327.1A patent/CN115427194A/zh active Pending
- 2021-04-12 US US17/919,540 patent/US20230162969A1/en active Pending
- 2021-04-22 TW TW110114455A patent/TWI819296B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP3900876B1 (de) | 2024-05-01 |
CN115427194A (zh) | 2022-12-02 |
WO2021213827A1 (de) | 2021-10-28 |
EP3900876A1 (de) | 2021-10-27 |
US20230162969A1 (en) | 2023-05-25 |
JP2023523939A (ja) | 2023-06-08 |
TWI819296B (zh) | 2023-10-21 |
KR20230002782A (ko) | 2023-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101230112B1 (ko) | 반도체 웨이퍼 제조 방법 | |
JP5538253B2 (ja) | 半導体ウェハの製造方法 | |
JP4921430B2 (ja) | 半導体ウェハを研削する方法 | |
KR100504098B1 (ko) | 실리콘 반도체웨이퍼 및 다수 반도체웨이퍼의 제조방법 | |
US6214704B1 (en) | Method of processing semiconductor wafers to build in back surface damage | |
JP5458176B2 (ja) | 半導体ウェハを製造するための方法 | |
KR101239997B1 (ko) | 반도체 웨이퍼의 연삭 방법 | |
KR101291880B1 (ko) | 반도체 웨이퍼 제조 방법 | |
US20110244762A1 (en) | Method for the double-side polishing of a semiconductor wafer | |
US20100006081A1 (en) | Method for manufacturing silicon matter for plasma processing apparatus | |
CN110010458B (zh) | 控制半导体晶圆片表面形貌的方法和半导体晶片 | |
US6558227B1 (en) | Method for polishing a work and an apparatus for polishing a work | |
KR101303552B1 (ko) | 반도체 웨이퍼의 양면을 화학적으로 그라인딩하는 방법 | |
TWI819296B (zh) | 用於研磨半導體晶圓的方法 | |
JPH10256203A (ja) | 鏡面仕上げされた薄板状ウェーハの製造方法 | |
TWI819737B (zh) | 研磨半導體晶圓的方法 | |
WO2000047369A1 (en) | Method of polishing semiconductor wafers | |
US20240136173A1 (en) | Method for producing discs from a cylindrical rod made of a semiconductor material | |
KR101249857B1 (ko) | 실리콘 웨이퍼 제조 방법 |