TW202139368A - 金屬氧化物半導體場效電晶體裝置及其製造方法 - Google Patents

金屬氧化物半導體場效電晶體裝置及其製造方法 Download PDF

Info

Publication number
TW202139368A
TW202139368A TW109130998A TW109130998A TW202139368A TW 202139368 A TW202139368 A TW 202139368A TW 109130998 A TW109130998 A TW 109130998A TW 109130998 A TW109130998 A TW 109130998A TW 202139368 A TW202139368 A TW 202139368A
Authority
TW
Taiwan
Prior art keywords
air gap
layer
sidewall spacer
oxide semiconductor
field effect
Prior art date
Application number
TW109130998A
Other languages
English (en)
Other versions
TWI769524B (zh
Inventor
葛貝夫 辛格
王柏仁
莊坤蒼
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202139368A publication Critical patent/TW202139368A/zh
Application granted granted Critical
Publication of TWI769524B publication Critical patent/TWI769524B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提出一種電晶體裝置及其製作方法。電晶體裝置在一或多個側壁間隔物中包括一或多個氣隙。一或多個氣隙可相鄰於裝置之閘極，及/或位於該裝置之源極區域或汲極區域之上。各種實施例可包括形成於一或多個側壁間隔物中氣隙的不同組合。各種實施例可包括形成在相鄰於該裝置之閘極及/或位於該裝置之源極區域或汲極區域之上的氣隙。氣隙的形成可減少不必要的寄生電容及/或邊緣電容。

Description

在間隔物中具有氣隙之金屬氧化物半導體場效電晶體裝置及其製造方法
無
通過側壁間隔物及/或閘極氧化物介電層產生的電容效應所造成的寄生/重疊電容降低了金屬氧化物半導體場效電晶體(metal-oxide semiconductor field effect transistor，MOSFET)裝置的性能，尤其是在射頻(radio frequency，RF)下運作的MOSFET裝置。特別是，寄生/重疊電容的大小可能顯著影響MOSFET裝置的切換速度。電容愈大，切換MOSFET裝置必須消耗更多電荷。因此，切換速度顯著地減緩了。
寄生電容可包括各種接面電容及重疊電容。接面電容取決於接面的深度。重疊電容取決於植入區域(如源極區域及汲極區域)及閘極間的重疊量。除了接面電容及重疊電容之外，由源極區域及汲極區域閘極的側邊的電荷相互作用所造成的內側邊緣電容以及由源極區域及汲極區域閘極的底部的電荷相互作用所造成的外側邊緣電容可能也會對MOSFET裝置性能產生不良影響。進一步地，高k值閘極及間隔物材料的使用可增加邊緣區域的大小，並造成更高的邊緣電容，且無法達到短通道的性能。
無
以下公開提供了用於實現所提供主題的不同特徵的許多不同實施例或示例。以下描述原件、數值、操作、材料、配置等類似物的特定示例以簡化本揭露。當然，這些僅僅是示例，而無意於進行限制。其他原件、數值、操作、材料、配置等類似物亦須考慮。例如，在下面的描述中，在第二特徵上方形成第一特徵可以包括其中第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括其中可以在第一特徵和第二特徵之間形成附加特徵，使得第一特徵和第二特徵不直接接觸的實施例。另外，本揭露可以在各個示例中重複參考數字和/或文字。此重複本身並不指示所討論的各種實施例和/或配置之間的關為。
此外，為了便於描述，本揭露中可以使用諸如「在...下面」、「在...下方」、「低於」、「在...上面」、「高於」等在空間上相對的術語來描述一個元件或特徵與如圖所示的另一個或多個元件或特徵。除了在圖中描述的方位之外，空間相對術語還意圖涵蓋裝置在使用或操作中的不同方位。此裝置可以以其他方式定向（旋轉90度或以其他方向），並且在此使用的空間相對描述語可以同樣地被相應地解釋。
通常，本揭露的結構及方法可用於形成金屬氧化物半導體場效電晶體(以下皆以MOSFET簡稱)半導體裝置，其中至少一些MOSFET在 MOSFET的至少一個側壁間隔物中具有氣隙。平行板電容器的電容由以下方程式1描述。
Figure 02_image001
方程式(1) 其中Q為平行板的電荷，V為平行板間隙的電壓，ε為介電常數，A為平行板的面積，以及d為平行板的間距。因此，當面積及間距為已知時，可藉由使用平行板間較空氣低的介電常數的材料降低電容。氧化矽(SiO2 )的介電常數為3.9，而氮化矽(Si3 N4 )的介電常數為7.9。相反地，空氣的介電常數為1.0。因此，藉由在由較高介電常數材料如氧化矽或氮化矽形成的介電間隔物的位置形成氣隙，可減少MOSFET中的接面電容、重疊電容及/或邊緣電容，並從而增加及/或維持切換速度及/或提升受電容介電影響的短通道的效能。
在部分實施例中，MOSFET的側壁間隔物中皆形成有氣隙。在其他實施例中，MOSFET的第一部分具有在MOSFET的兩側壁間隔物中形成的氣隙，而MOSFET的第二部分具有在僅一個間隔物中形成的氣隙。在其他實施例中，MOSFET的第一部分具有在MOSFET的兩側壁間隔物中形成的氣隙，MOSFET的第二部分具有在僅一個間隔物中形成的氣隙，以及MOSFET的第三部分在側壁間隔物中不具有氣隙。
參考第1圖，連續閘極介電層104L、連續閘極層106L以及光阻層108可在基板102上形成。基板102可由任何適合的材料製成，例如矽、絕緣體上矽(silicon on insulator，SOI)或藍寶石上矽(silicon on sapphire，SOS)。連續閘極介電層104L可由任何適合的材料製成，例如氧化物或氮化物，如氧化矽。本揭露範圍亦可包括其他適合的材料。連續閘極層106L可由金屬製成，例如鎢、鎳、鋁或其合金，或連續閘極層106L可由多晶矽製成。本揭露範圍亦可包括其他適合的材料。光阻層108可為正型或負型光阻。連續閘極介電層104L及連續閘極層106L可藉由任何適合的方法製成。舉例來說，連續閘極介電層104L及連續閘極層106L可藉由化學氣相沉積、有機金屬化學氣相沉積或原子層沉積形成。
參考第2圖，光阻層108可藉由光刻圖樣化(lithographically patterned)以形成蝕刻遮罩以形成閘極。光阻層108可由正型光阻材料形成，其中紫外線輻射使聚合物更易溶解及去除，或由負型光阻材料形成，其中暴露於紫外線輻射能造成聚合物交聯且更難去除。光阻層108透過光刻遮罩暴露於紫外線輻射下，並去除不需要的材料。接著可執行蝕刻製程，藉由將連續閘極介電層104L及連續閘極層106L圖案化，以形成圖案化閘極介電層104以及圖案化閘極層106。光阻層108可接著透過灰化製程移除。
參考第3圖，可對基板102進行第一離子植入步驟114以形成基板102中的源極延伸區域110以及汲極延伸區域112。圖案化閘極層106可遮罩源極延伸區域110以及汲極延伸區域112之間的部分基板102。因此，源極延伸區域110以及汲極延伸區域112可自對準(self-align)至圖案化閘極層106。具體來說，當連續閘極層106L被圖案化並用作遮罩以形成源極延伸區域110以及汲極延伸區域112時，而非先形成源極延伸區域110以及汲極延伸區域112，再沉積並圖案化連續閘極層106L的時候，便不需要對準分離的閘極遮罩以對準具有源極延伸區域110以及汲極延伸區域112的圖案化閘極層106。意即，藉由將圖案化閘極層106用作遮罩，源極延伸區域110以及汲極延伸區域112會自動對準(即自對準)圖案化閘極層106。源極延伸區域110以及汲極延伸區域112可依需求摻雜p型或n型摻雜劑。範例n型摻雜劑包括但不限於銻、砷及磷。範例p型摻雜劑包括但不限於硼、鋁及鎵。源極延伸區域110以及汲極延伸區域112的植入離子濃度可為2x1020 至2x1021 。即如上述，摻雜濃度亦可更高或更低。位於源極延伸區域110以及汲極延伸區域112間，並在圖案化閘極介電層104以及圖案化閘極層106之下的區域可構成通道區域113。
參考第4圖，連續第一氧化物層116L可共形地沉積(conformally deposited)於基板102以及圖案化閘極介電層104與圖案化閘極層106的側壁及頂部之上。連續第一氧化物層116L可由適合的氧化物製成，如二氧化矽、二氧化鉿(HfO2 )、三氧化二鋁(Al2 O3 )、五氧化二鉭(Ta2 O5 )、二氧化鋯(ZrO2 )、二氧化鈦(TiO2 )。本揭露範圍亦可包括其他適合構成連續第一氧化物層116L的材料。連續第一氧化物層116L可由任何適合的方法形成。舉例來說，連續第一氧化物層116L可由化學氣相沉積、有機金屬化學氣相沉積或原子層沉積形成。
接著，連續氮化物層118L可在連續第一氧化物層116L共沉積。與連續第一氧化物層116L相似的，氮化物層118L可藉任何適合的方法製成。舉例來說，氮化物層118L可藉由化學氣相沉積、有機金屬化學氣相沉積或原子層沉積形成。
參考第5圖，連續第二氧化物層120L可在氮化物層118L上共形地沉積。如此一來，連續氧化物/氮化物/氧化物的夾層122L可形成於基板102及圖案化閘極介電層104及圖案化閘極層106上。連續第二氧化物層120L可由與連續第一氧化物層116L相同或不同的材料製成。與連續第一氧化物層116L相似的，連續第二氧化物層120L可藉任何適合的方法製成。舉例來說，連續第二氧化物層120L可藉由化學氣相沉積、有機金屬化學氣相沉積或原子層沉積形成。
參考第6圖，連續第一氧化物層116L、連續氮化物層118L以及連續第二氧化物層120L，即連續氧化物/氮化物/氧化物(ONO)可結合以形成夾層122L結構，並經圖案化以形成相鄰於圖案化閘極介電層104及圖案化閘極層106的第一側壁間隔物122A以及第二側壁間隔物122B。在這個步驟中，第一側壁間隔物122A以及第二側壁間隔物122B之上的源極延伸區域110以及汲極延伸區域112的部分上表面會被暴露。可形成第一側壁間隔物122A以及第二側壁間隔物122B以使圖案化第一氧化物層116具有介於20 Å 至200 Å 的厚度(TO1 )、圖案化氮化物層118具有介於20 Å 至250 Å 的厚度(TN )，以及圖案化第二氧化物層120具有介於100 Å 至500 Å 的厚度(TO2 )。
參考第7圖，執行第二離子植入步驟124。在這個步驟中，離子植入暴露的源極延伸區域110以及汲極延伸區域112，以形成相鄰於源極延伸區域110的深層源極區域126以及相鄰於汲極延伸區域112的深層汲極區域128。深層源極區域126以及深層汲極區域128的離子植入濃度可為2 x 1021 至 2 x 1022 。即使如此，亦可使用更高或更低的摻雜劑濃度。源極延伸區域110以及深層源極區域126可以統稱為源極區域127。汲極延伸區域112以及深層汲極區域128可以統稱為汲極區域129。在第二離子植入步驟124中植入的離子可相同或不同於在第一離子植入步驟114中植入的離子。
參考第8圖，在深層源極區域126以及深層汲極區域128的上表面形成矽化物層130。矽化物層130可藉由在深層源極區域126以及深層汲極區域128上沉積金屬薄層(未示出)並將金屬與矽加熱反應而形成。進一步如圖所示，當圖案化閘極層106由多晶矽製成，金屬可沉積在圖案化閘極層106的上表面，並加熱以在圖案化閘極層106的上表面形成矽化物層130。綜合上述，圖案化閘極介電層104、圖案化閘極層106、第一側壁間隔物122A、第二側壁間隔物122B、源極延伸區域110、汲極延伸區域112、通道區域113、源極區域127以及汲極區域129包括電晶體結構131。在一實施例中，電晶體結構131可為MOSFET。矽化物層130形成於閘極層106之上，並且深層源極區域126以及深層汲極區域128可以提高隨後形成的金屬通道的導電率，金屬通道可以耦接於閘極層106以及深層源極區域126與深層汲極區域128。
參考第9圖，第一側壁間隔物122A及第二側壁間隔物122B中的圖案化氮化物層118可選擇性地對應圖案化第一氧化物層116以及圖案化第二氧化物層120蝕刻。如此，第一溝槽132a及第三溝槽132b可在相鄰於圖案化閘極介電層104及圖案化閘極層106的圖案化氮化物層118中形成。進一步地，第二溝槽134a及第四溝槽134b可形成於源極延伸區域110或汲極延伸區域112之上。第一溝槽132a、第二溝槽134a、第三溝槽132b及第四溝槽134b可藉由濕式蝕刻製程、乾式蝕刻製程或濕式及乾式蝕刻製程的組合來進行選擇性蝕刻。因此，第一溝槽132a及第二溝槽134a將形成於第一側壁間隔物122A中。第三溝槽132b及第四溝槽134b將形成於第二側壁間隔物122B中。第一溝槽132a及第二溝槽134a可稱為第一對溝槽。第三溝槽132b及第四溝槽134b可稱為第二對溝槽。在各種實施例中，圖案化氮化物層118可被蝕刻以使第一溝槽132a及第三溝槽132b具有如第10B圖所示之深度介於閘極總高度HG 的0.001至0.7之間，以下將詳細討論。在部分實施例中，第一溝槽132a及第三溝槽132b可具有深度介於閘極總高度HG 的0.10至0.5之間，如介於0.2至0.4之間。在各種實施例中，圖案化氮化物層118可被蝕刻以使第二溝槽134a及第四溝槽134b具有深度介於第一側壁間隔物122A及第二側壁間隔物122B的寬度TSW 的0.001至0.7，如介於0.10與0.5之間，如介於0.2與0.4之間。
參考第10A圖及第10B圖，在基板102、第一側壁間隔物122A、第二側壁間隔物122B及圖案化閘極層106上可形成接觸蝕刻終止層136。接觸蝕刻終止層136可由任何適合的材料製成，如氧化矽。本揭露的範圍亦可包括其他適合的材料。接觸蝕刻終止層136可覆蓋第一溝槽132a、第二溝槽134a、第三溝槽132b及第四溝槽134b的上部，且不會填充第一溝槽132a、第二溝槽134a、第三溝槽132b及第四溝槽134b。如此一來，第一氣隙138a與第三氣隙138b以及第二氣隙140a與第四氣隙140b可在第一側壁間隔物122A及第二側壁間隔物122B的圖案化氮化物層118中形成。第一氣隙138a及第二氣隙140a可稱為第一對氣隙。第三氣隙138b及第四氣隙140b可稱為第二對氣隙。
第一氣隙138a、第二氣隙140a、第三氣隙138b及第四氣隙140b的尺寸由圖案化氮化物層118的厚度以及對圖案化氮化物層118選擇性蝕刻的蝕刻時間來控制。如第10B圖所示，圖案化氮化物層118的厚度決定了第一氣隙138a、第三氣隙138b的厚度以及第二氣隙140a、第四氣隙140b的深度，以下將更詳細地討論。圖案化第一氧化物層116的厚度可介於20 Å 至200Å 之間。圖案化氮化物層118的厚度可介於20 Å 至250 Å 之間。圖案化第二氧化物層120的厚度可介於100 Å 至500 Å 之間。相似地，選擇性蝕刻圖案化氮化物層118的蝕刻時間會由第一氣隙138a、第三氣隙138b的深度以及第二氣隙140a、第四氣隙140b的厚度來決定。因此，第一氣隙138a、第二氣隙140a、第三氣隙138b及/或第四氣隙140b的尺寸可基於製造裝置的配置來選擇。須注意的是，若圖案化氮化物層118的厚度過大，當接觸蝕刻終止層136沉積、減少或消除第一氣隙138a及第三氣隙138b，則第一氣隙138a及第三氣隙138b會被接觸蝕刻終止層136的材料所填充。若第一氣隙138a、第二氣隙140a、第三氣隙138b及/或第四氣隙140b的厚度及/或高度過小，第一氣隙138a、第二氣隙140a、第三氣隙138b及/或第四氣隙140b可能無法有效減少寄生及/或邊緣電容。
同時參考第6圖及第10B圖，閘極的總高度HG 包括圖案化閘極介電層104、圖案化閘極層106以及矽化物層130。第一側壁間隔物122A及第二側壁間隔物122B的總間隔物寬度TSW 包括圖案化第一氧化物層116的厚度TO1 、圖案化氮化物層118的厚度TN 以及圖案化第二氧化物層120的最厚厚度TO2 ，前述如第6圖所示。如上所述，可形成第一側壁間隔物122A以及第二側壁間隔物122B以使圖案化第一氧化物層116具有介於20 Å 至200 Å 的厚度(TO1 )、圖案化氮化物層118具有介於20 Å 至250 Å 的厚度(TN )，以及圖案化第二氧化物層120具有介於100 Å 至500 Å 的厚度(TO2 )。
如上所述，在帶電荷的板間以較低介電的材料(如空氣)替換較高介電的材料如氧化矽或氮化矽，可減少無意中產生的寄生電容及邊緣電容。如果在一層中，一部分的較高介電材料被較低介電材料所取代，則混合材料的介電常數(及電容)由較高及較低介電材料的數量的加權平均來決定。因此，藉由增加氣隙的尺寸，可減少寄生及邊緣電容。在實施例中，第一氣隙138a(或第三氣隙138b)的高度HA1 介於閘極總高度HG 的0.001至0.7之間，例如介於閘極總高度HG 的0.10至0.5之間，例如介於閘極總高度HG 的0.2至0.4之間。第一氣隙138a(或第三氣隙138b)的厚度TA1 可等於、小於或大於圖案化Si3 N4 層118(圖案化氮化物層118)的厚度。第一氣隙138a(或第三氣隙138b)的厚度TA1 可介於20 Å 至250 Å之間。第二氣隙140a(或第四氣隙140b)的高度HA2 可等於、小於或大於圖案化Si3 N4 層118(圖案化氮化物層118)的厚度。第二氣隙140a(或第四氣隙140b)的高度HA2 可介於20 Å 至250 Å之間。第二氣隙140a(或第四氣隙140b)的厚度TA2 可介於第一側壁間隔物122A及第二側壁間隔物122B的寬度TSW 的0.001至0.7之間。在一實施例中，第一對氣隙的尺寸可與第二對氣隙的尺寸不同。舉例來說，在一實施例中，第一氣隙138a及第三氣隙138b的體積可為第二氣隙140a及第四氣隙140b的10 % 至90 %。
參考第11圖，中間介電質層142可沉積於接觸蝕刻終止層136之上。接著，光阻層(未示出)可藉由中間介電質層142及蝕刻終止層136中的孔隙(未示出)沉積並圖案化上部型式(patterned top form)，且以金屬填充，如鎢、銅、 鈷、鉬、釕、其他金屬元素或合金或其組合。本揭露範圍亦包括其他適合的材料。如此一來，可形成藉由耦合至源極區域127以及汲極區域129的源極/汲極電極144的接觸以完成積體半導體裝置100。如此產生的積體半導體裝置100包括電晶體結構131A，其中第一側壁間隔物122A以及第二側壁間隔物122B皆具有一對氣隙(第一氣隙138a、第二氣隙140a、第三氣隙138b及第四氣隙140b)。
在一些裝置配置中，相鄰的MOSFET對共用一共用閘極。在這些配置中，製造一或多個第一氣隙138a、第二氣隙140a、第三氣隙138b或第四氣隙140b是非必要的。進一步地，在其他裝置配置中，介於相鄰MOSFET間的間距可以不對稱。意即，介於相鄰MOSFET間的源極側的間距可不同於介於相鄰MOSFET間的汲極側的間距。一樣在這些配置中，製造一或多個第一氣隙138a、第二氣隙140a、第三氣隙138b或第四氣隙140b是非必要的。在又其他配置中，圖案化閘極層106以及源極/汲極電極144間的電容可足夠小，以使第一氣隙138a及第三氣隙138b是非必要的。在其他配置中，圖案化閘極層106以及源極/汲極區域127、129間的電容可足夠小以使第二氣隙140a及第四氣隙140b是非必要的。第12、13及15至23圖繪示各種實施例，其中各種氣隙的不同組合，如一或多個第一氣隙138a、第二氣隙140a、第三氣隙138b或第四氣隙140b以及方法形成了這些實施例。
第12圖繪示了另一實施例之積體半導體裝置200，其中第一氣隙138a及第二氣隙140a可僅形成於源極區域127之上，或是第三氣隙138b及第四氣隙140b可形成於汲極區域129之上，且並非相同電晶體結構131b的源極區域127以及汲極區域129。例如，第12圖繪示了第一氣隙138a及第二氣隙140a僅形成於源極區域127之上，而沒有任何氣隙形成於汲極區域129之上。或者，第一氣隙138a及第二氣隙140a僅形成於汲極區域129之上，而沒有任何氣隙形成於源極區域127之上。
為了形成如第12圖所示之實施例結構，上述方法可按照第8圖所示之步驟執行。接著，光阻層108可沉積於整個表面上並圖案化，從而僅暴露源極區域127或汲極區域129。如此一來，光阻層108保護了遮蓋住的第一側壁間隔物122A以及第二側壁間隔物122B，而蝕刻了暴露的第一側壁間隔物122A以及第二側壁間隔物122B。製造流程可如第9圖所示續行。意即，第一溝槽132a及第二溝槽134a可形成於暴露的第一側壁間隔物122A中。在另一實施例，第三溝槽132b及第四溝槽134b可形成於暴露的第二側壁間隔物122B中。接著，可移除光阻層108並沉積蝕刻終止層136如第10A及10B圖，以有效地形成第一氣隙138a及第二氣隙140a或第三氣隙138b及第四氣隙140b。如此形成的積體半導體裝置200包括電晶體結構131B，其中第一側壁間隔物122A或第二側壁間隔物122B中之一具有一對氣隙(第一氣隙138a、第二氣隙140a、第三氣隙138b及第四氣隙140b)，而第一側壁間隔物122A或第二側壁間隔物122B中另一不具有氣隙。
第13圖繪示了積體半導體裝置300的另一實施例。積體半導體裝置300包括電晶體結構131A，其中第一側壁間隔物122A及第二側壁間隔物122B皆具有一對氣隙(第一氣隙138a、第二氣隙140a、第三氣隙138b及第四氣隙140b)。電晶體結構131B，其中第一側壁間隔物122A或第二側壁間隔物122B中之一具有一對氣隙(第一氣隙138a、第二氣隙140a、第三氣隙138b及第四氣隙140b)，而第一側壁間隔物122A或第二側壁間隔物122B中另一不具有氣隙。電晶體結構131C，其中第一側壁間隔物122A及第二側壁間隔物122B皆不具有一對氣隙。
為了形成如第13圖所示之實施例結構，上述方法可按照第8圖所示之步驟執行。與第12圖所示之實施例相似地，光阻層108可沉積於整個表面上並圖案化。在本實施例中，MOSFET的第一部分具有暴露的第一側壁間隔物122A及第二側壁間隔物，MOSFET的第二部分僅具有暴露的第一側壁間隔物122A或第二側壁間隔物122B之一，而MOSFET的第三部分不具有暴露的側壁間隔物。製造流程可如第9圖所示續行。意即，第一溝槽132a、第二溝槽134a、第三溝槽132b及第四溝槽134b可形成於第一部份中暴露的第一側壁間隔物122A及第二側壁間隔物122B中。另外，第二部分中第一溝槽132a及第二溝槽134a可形成於第一側壁間隔物122A中(或是第三溝槽132b及第四溝槽134b可形成於第二側壁間隔物122B中)。接著，移除光阻層108並沉積蝕刻終止層136如第10A及10B圖所示。
參考第14圖，繪示根據部分實施例之製作具有第一氣隙138a、第二氣隙140a、第三氣隙138b及第四氣隙140b之半導體裝置100、200及300之一般方法400的流程圖。參考步驟402，可形成電晶體結構131包括源極區域127、汲極區域129、位於源極區域127及汲極區域129間的通道區域113、位於通道區域113之上的閘極介電層104、位於閘極介電層104之上的金屬或多晶矽閘極層106、第一側壁間隔物122A相鄰於閘極介電層104及金屬或多晶矽閘極層106並位於源極區域127或汲極區域129之中其一之上以及第二側壁間隔物122B相鄰於閘極介電層104及金屬或多晶矽閘極層106並位於源極區域127或汲極區域129之中另一之上。
參考步驟404，對於第一側壁間隔物122A的氮化物層118進行選擇性蝕刻，是相對於第一氧化物層116及第二氧化物層120進行選擇性蝕刻以在第一側壁間隔物122A中形成第一溝槽132a以及第二溝槽134a。第一溝槽132a以及第二溝槽134a包括相鄰於金屬或多晶矽閘極層106的第一溝槽132a以及位於源極區域127或汲極區域129之上的第二溝槽134a。第一溝槽132a以及第二溝槽134a的深度基於蝕刻時間來控制。需求深度的實際蝕刻時間是依據所使用的蝕刻液以及溝槽的所需深度來決定。舉例來說，當使用磷酸進行蝕刻，蝕刻速率可藉由增加酸中的水量來降低。然而，蝕刻速率可藉由升高溫度來提升。進一步地，如上所述，為了製作如第12及13圖所示之實施例，部分MOSFET中第一側壁間隔物122A或第二側壁間隔物122B中之一或全部可藉由光阻層108來保護，而暴露的間隔物則被蝕刻以形成第一溝槽132a、第二溝槽134a、第三溝槽132b及第四溝槽134b。
參考步驟406，蝕刻終止層136可沉積於第一側壁間隔物122A之上，以形成相鄰於金屬或多晶矽閘極層106的第一氣隙138a以及位於源極區域127或汲極區域129之上的第二氣隙140a。第一氣隙138a具有平行於金屬或多晶矽閘極層106之主軸，且第二氣隙140a具有平行於基板102之主要表面之主軸。
通常，本揭露的結構及方法可用於形成金屬氧化物半導體場效電晶體(MOSFET)半導體裝置，其中至少一些MOSFET在至少一個MOSFET的側壁間隔物中具有氣隙。氣隙可藉由降低第一側壁間隔物122A及第二側壁間隔物122B的介電常數以減少由高介電材料製成的MOSFET的接面、重疊及/或邊緣電容。並且，從而增加切換速度及/或增進受電容介電影響的短通道效能。在部分實施例中，氣隙形成於MOSFET的側壁間隔物之間。在其他實施例中，MOSFET的第一部分具有形成於MOSFET的側壁間隔物中的氣隙，而MOSFET的第二部分僅於一個側壁間隔物中具有氣隙。在其他實施例中，MOSFET的第一部分具有形成於MOSFET的側壁間隔物中的氣隙，而MOSFET的第二部分僅於一個側壁間隔物中具有氣隙，而MOSFET的第三部分在側壁間隔物中不具有氣隙。
一實施例為關於位在基板102上的MOSFET，包括源極區域127、汲極區域129、位於源極區域127及汲極區域129間的通道區域113、位於通道區域113之上的閘極介電層104、位於閘極介電層104之上的閘極層106、第一側壁間隔物122A相鄰於閘極介電層104及閘極層106並位於源極區域127或汲極區域129之中其一之上以及第二側壁間隔物122B相鄰於閘極介電層104及閘極層106並位於源極區域127或汲極區域129之中另一之上。以及，位於第一側壁間隔物122A中的第一氣隙138a及第二氣隙140a，包括相鄰於圖案化閘極層106的第一氣隙138a以及位於源極區域127或汲極區域129之上的第二氣隙140a，其中第一氣隙138a具有平行於閘極層106之主軸，且第二氣隙140a具有平行於基板102之主要表面之主軸。
第15A圖繪示積體半導體裝置500之另一實施例，其中第二氣隙140a及第四氣隙140b可在第一側壁間隔物122A及第二側壁間隔物122B中形成，並位於源極延伸區域110以及汲極延伸區域112之上，但不相鄰於閘極層106。在本方法的第一實施例中，製作積體半導體裝置500，會沉積「厚的」連續氮化物層118L。當圖案化氮化物層118的厚度TN 高於閾值厚度，可形成於其中的第一溝槽132a及第三溝槽132b亦會具有高於閾值厚度的厚度。結果，當接觸蝕刻終止層136形成於第一側壁間隔物122A及第二側壁間隔物122B上時，第一溝槽132a及第三溝槽132b會被接觸蝕刻終止層136的材料填充。因此，在部分實施例中，第一氣隙138a及第三氣隙138b可能不會在第一側壁間隔物122A及第二側壁間隔物122B中形成。然而，在如此的實施例中，第二溝槽134a及第四溝槽134b可能不會被填充，是由於第二溝槽134a及第四溝槽134b為水平方向。在如此的實施例中，電晶體結構131可在第一側壁間隔物122A及第二側壁間隔物122B中形成，並位於源極延伸區域110以及汲極延伸區域112之上。如此形成的積體半導體裝置500包括電晶體結構131D，其中第一側壁間隔物122A及第二側壁間隔物122B皆在源極延伸區域110以及汲極延伸區域112之上具有一個氣隙(第二氣隙140a及第四氣隙140b)。
第二實施例中，第15B及15C圖繪示製作積體半導體裝置500的方法。參考第15B圖，在第二實施例製作積體半導體裝置500的方法中，光阻層108可如第8圖所示沉積於結構之上。光阻層108可接著被圖案化以暴露水平端的圖案化氮化矽層118。
參考第15C圖，對於氮化矽層的選擇性蝕刻接著如第9圖所示及如上所述執行。第一側壁間隔物122A及第二側壁間隔物122B中的第二溝槽134a及第四溝槽134b達到所需厚度之後，如第10A及10B圖所示以及如上所述，可移除光阻層108並沉積接觸蝕刻終止層136。接著如第11圖所示及如上所述，沉積中間介電層142並製造源極/汲極電極144。
第16至20圖為根據實施例繪示製造積體半導體裝置600的另一方法的步驟圖。參考第16圖，光阻層108可如第8圖所示及如上所述沉積於結構之上。參考第17圖，光阻層108可被圖案化以暴露第一側壁間隔物122A及第二側壁間隔物122B。如圖所示，圖案化閘極層106的矽化物層130的上表面亦會被暴露。如第9圖所示及如上所述，用於選擇性蝕刻圖案化氮化矽層118的選擇性蝕刻並不會明顯地蝕刻矽化物層130。在另一實施例的方法中，在圖案化光阻層108時，僅會暴露第一側壁間隔物122A及第二側壁間隔物122B。
參考第18圖，相鄰於圖案化閘極介電層104及圖案化閘極層106的圖案化氮化矽層118可被選擇性蝕刻以形成第一溝槽132a及第三溝槽132b。然而，位於源極延伸區域110以及汲極延伸區域112之上的部分圖案化氮化矽層118並不會被蝕刻，因為它們受到光阻層108的保護。
參考第19圖，光阻層108可藉由任何適合的方法移除，如灰化。接著，接觸蝕刻終止層136可形成於基板102、第一側壁間隔物122A、第二側壁間隔物122B以及圖案化閘極層106的表面之上。如上所述，接觸蝕刻終止層136可藉由任何適合的材料製作。接觸蝕刻終止層136可覆蓋第一溝槽132a及第三溝槽132b的上部。如此一來，第一氣隙138a及第三氣隙138b可形成於第一側壁間隔物122A及第二側壁間隔物122B的圖案化氮化物層118中，且不會形成第二氣隙140a及第四氣隙140b於源極延伸區域110以及汲極延伸區域112之上。
參考第20圖，中間介電層142可沉積於接觸蝕刻終止層136之上。接著，光阻層(未示出)可藉由中間介電質層142及蝕刻終止層136中的孔隙(未示出)沉積並圖案化上部型式(patterned top form)，且以金屬填充，如鎢、銅、鈷、鉬、釕、其他金屬元素或合金或其組合。本揭露範圍亦包括其他適合的材料。如此一來，可形成藉由耦合至源極區域127以及汲極區域129的源極/汲極電極144的接觸以完成積體半導體裝置600。如此產生的積體半導體裝置600包括電晶體結構131E，電晶體結構131E包括位於第一側壁間隔物122A及第二側壁間隔物122B的圖案化氮化物層118中的第一氣隙138a及第三氣隙138b，且不會形成第二氣隙140a及第四氣隙140b於源極延伸區域110以及汲極延伸區域112之上。
第21圖為根據部分實施例之積體半導體裝置700，其中第一電晶體結構131F具有單一氣隙138a，其位於相鄰於圖案化閘極介電層104及圖案化閘極層106的第一側壁間隔物122A或第二側壁間隔物122B之一之中的圖案化氮化物層118中。第二電晶體結構131G具有單一氣隙140b，其位於源極延伸區域110以及汲極延伸區域112之上的第一側壁間隔物122A或第二側壁間隔物122B之一之中的圖案化氮化物層118中。在另一實施例中(未示出)，全部的電晶體結構在相鄰於圖案化閘極介電層104及圖案化閘極層106的第一側壁間隔物122A或第二側壁間隔物122B之一之中的圖案化氮化物層118中皆具有單一氣隙138a。在又一實施例中(未示出)，全部的電晶體結構在源極延伸區域110以及汲極延伸區域112之上的第一側壁間隔物122A或第二側壁間隔物122B之一之中的圖案化氮化物層118中皆具有單一氣隙140b。
第22圖繪示積體半導體裝置800的另一實施例。在本實施例中，第一電晶體結構131H可具有第一側壁間隔物122A，具有一對氣隙138a、140a，以及第二側壁間隔物122B，在源極延伸區域110以及汲極延伸區域112之上僅具有單一側壁間隔物140b。第二電晶體結構131I可具有第一側壁間隔物122A，具有一對氣隙138a、140a，以及第二側壁間隔物122B，在相鄰於圖案化閘極介電層104及圖案化閘極層106僅具有單一側壁間隔物138b。在另一實施例中(未示出)，全部的電晶體結構在第一側壁間隔物122A或第二側壁間隔物122B之一之中具有一對氣隙138a、140a或138b、140b，並在第一側壁間隔物122A或第二側壁間隔物122B另一之中具有一個氣隙138a、140a、138b或140b。
參考第23圖，繪示根據部分實施例之製作積體半導體裝置600、700及800之一般方法900的流程圖，其中部分電晶體結構至少缺少第二氣隙140a或第四氣隙140b之一。參考步驟902，可在基板102上形成電晶體結構131，包括源極區域127、汲極區域129、位於源極區域127及汲極區域129間的通道區域113、位於通道區域113之上的閘極介電層104、位於閘極介電層104之上的金屬或多晶矽閘極層106、第一側壁間隔物122A相鄰於閘極介電層104及金屬或多晶矽閘極層106並位於源極區域127或汲極區域129之中其一之上以及第二側壁間隔物122B相鄰於閘極介電層104及金屬或多晶矽閘極層106並位於源極區域127或汲極區域129之中另一之上。
參考步驟904，電晶體結構131及基板102暴露的部分可被光阻層108覆蓋，以保護位於源極區域127或汲極區域129之上的部分第一側壁間隔物122A或第二側壁間隔物122B。
參考步驟906，第一側壁間隔物122A的氮化物層118可選擇性地相對第一氧化物層116及第二氧化物層120被蝕刻，以在第一側壁間隔物122A中形成第一溝槽132a。第一溝槽132a可相鄰於金屬或多晶矽閘極層106。第一溝槽132a的深度會根據蝕刻時間來控制。意即，蝕刻的越久，溝槽就越深。進一步地，如上所述，為了形成如第19至22圖所示之實施例，電晶體結構的第一側壁間隔物122A或第二側壁間隔物122B之一或全部會受到光阻層108的保護，而暴露的間隔物會被蝕刻，以形成第一溝槽132a、第二溝槽134a、第三溝槽132b及第四溝槽134b。
參考步驟908，沉積蝕刻終止層136於第一側壁間隔物122A之上以形成相鄰於金屬或多晶矽控制的閘極層106，其中第一側壁間隔物122A具有平行於金屬或多晶矽控制的閘極層106的主軸。
根據一實施例，為關於位於基板102上之金屬氧化物半導體場效電晶體(MOSFET)裝置131。MOSFET裝置131包括源極區域127、汲極區域129、位於源極區域127及汲極區域129間的通道區域113、位於通道區域113之上的閘極介電層104、位於閘極介電層104之上的閘極層106、第一側壁間隔物122A相鄰於閘極介電層104及閘極層106並位於源極區域127或汲極區域129之中其一之上以及第二側壁間隔物122B相鄰於閘極介電層104及閘極層106並位於源極區域127或汲極區域129之中另一之上。MOSFET裝置131包括第一對氣隙，包括第一氣隙138a及第二氣隙140a，位於第一側壁間隔物中122A，其中第一氣隙138a相鄰於閘極層106，且第二氣隙140a位於源極區域127或汲極區域129之上，其該第一氣隙138a具有與閘極層106平行之主軸，且第二氣隙140a具有與基板102之主要表面平行之主軸。
根據一實施例，為關於位於基板102上之具有MOSFET裝置的積體電路100、200及300，包括複數個MOSFET裝置131，其中MOSFET裝置131的至少一者包括具有第一氣隙138a、第二氣隙140a、第三氣隙138b及第四氣隙140b之第一側壁間隔物122A及第二側壁間隔物122B。
根據一實施例，為關於在基板102上製造MOSFET的方法400，包括形成MOSFET裝置131，包括源極區域127、汲極區域129、通道區域113位於源極區域127及汲極區域129之間、閘極介電層104位於通道區域113之上、金屬或多晶矽閘極層106位於閘極介電層104之上、第一側壁間隔物122A相鄰於閘極介電層104及金屬或多晶矽閘極層106並位於源極區域127或汲極區域129之中其一之上以及第二側壁間隔物122B相鄰於閘極介電層104及金屬或多晶矽閘極層106並位於源極區域127或汲極區域129之中另一之上。本方法400亦包括蝕刻第一側壁間隔物122A以在第一側壁間隔物122A中形成第一溝槽132a相鄰於金屬或多晶矽閘極層106以及第二溝槽134a位於源極區域127之上(或第三溝槽132b相鄰於金屬或多晶矽閘極層106及第四溝槽134b位於汲極區域129之上)。於第一側壁間隔物122A上沉積蝕刻終止層136以形成第一氣隙138a及第二氣隙140a，第一氣隙138a相鄰於金屬或多晶矽閘極層106，第二氣隙140a位於源極區域127之上(或第三氣隙138b相鄰於金屬或多晶矽閘極層106，第四氣隙140b位於汲極區域129之上)，其中第一氣138a隙具有平行於金屬或多晶矽閘極層106之主軸，且第二氣隙140a具有平行於基板102之主要表面之主軸。
前述公開概述了幾個實施例的特徵，使得本領域技術人員可以更好地理解本揭露的各個方面。本領域技術人員將理解，他們可以容易地將本揭露用作設計或修改其他製程和結構的基礎，以實現與本揭露介紹的實施例相同的目的和/或實現相同的益處。本領域技術人員還應該理解，這樣的等效構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，它們可以進行各種改變、替換和變更。
102:基板 104:圖案化閘極介電層 104L:連續閘極介電層 106:圖案化閘極層 106L:連續閘極層 108:光阻層 110:源極延伸區域 112:汲極延伸區域 113:通道區域 114:第一離子植入步驟 116:圖案化第一氧化物層 116L:連續第一氧化物層 118:圖案化氮化物層 118L:連續氮化物層 120L:連續第二氧化物層 122L:夾層 122A:第一側壁間隔物 122B:第二側壁間隔物 124:第二離子植入步驟 126:深層源極區域 127:源極區域 128:深層汲極區域 129:汲極區域 130:矽化物層 131:電晶體結構 131A:電晶體結構 131B:電晶體結構 131C:電晶體結構 131D:電晶體結構 131E:電晶體結構 131F:第一電晶體結構 131G:第二電晶體結構 131H:第一電晶體結構 131I:第二電晶體結構 132a:第一溝槽 132b:第三溝槽 134a:第二溝槽 134b:第四溝槽 136:蝕刻終止層 138a:第一氣隙 138b:第三氣隙 140a:第二氣隙 140b:第四氣隙 142:中間介電質層 144:源極/汲極電極 100:半導體裝置 200:半導體裝置 300:半導體裝置 400:方法 402-406:步驟 500:半導體裝置 600:半導體裝置 700:半導體裝置 800:半導體裝置 900:方法 902-908:步驟 HA1 :高度 HA2 :高度 HG :閘極總高度 TA1 :厚度 TA2 :厚度 TO1 :圖案化第一氧化物層厚度 TO2 :圖案化第二氧化物層厚度 TN :圖案化氮化物層厚度
當結合附圖閱讀時，根據以下詳細描述可以最好地理解本揭露的各方面。應理解，根據行業中的慣例，各種特徵未按比例繪製。實際上，為了清楚起見，各種特徵的尺寸可以任意地增加或減小。 第1圖為繪示根據部分實施例之用於半導體製造方法中，形成基板上之連續閘極介電層、連續閘極層及光阻的步驟的垂直剖視圖。 第2圖為繪示根據部分實施例之用於半導體製造方法中，圖案化(patterning)基板上之連續閘極介電層及連續閘極層的步驟的垂直剖視圖。 第3圖為繪示根據部分實施例之用於半導體製造方法中，藉由離子植入以在基板中形成源極延長區域及汲極延長區域的步驟的垂直剖視圖。 第4圖為繪示根據部分實施例之用於半導體製造方法中，形成連續之第一氧化物層及連續氮化物層的步驟的垂直剖視圖。 第5圖為繪示根據部分實施例之用於半導體製造方法中，形成連續之第二氧化物層於連續氮化物層之上的步驟的垂直剖視圖。 第6圖為繪示根據部分實施例之用於半導體製造方法中，蝕刻連續第一氧化物層、氮化物層及第二氧化物層以形成側壁間隔物的步驟的垂直剖視圖。 第7圖為繪示根據部分實施例之用於半導體製造方法中，藉由離子植入以在基板中形成深層源極區域及深層汲極區域的步驟的垂直剖視圖。 第8圖為繪示根據部分實施例之用於半導體製造方法中，矽化深層源極區域及深層汲極區域及閘極的垂直剖視圖。 第9圖為繪示根據部分實施例之用於半導體製造方法中，形成側壁的氮化物層的步驟的垂直剖視圖。 第10A圖為繪示根據部分實施例之用於半導體製造方法中，藉由沉積終止層以在側壁的氮化物層中形成氣隙的步驟的垂直剖視圖。 第10B圖為部份第10A圖的近視圖。 第11圖為繪示根據部分實施例之用於半導體製造方法中，形成中間介電質層及源極/汲極電極的步驟的垂直剖視圖。 第12圖為繪示根據部分實施例之在僅一個側壁中具有氣隙的半導體裝置的垂直剖視圖。 第13圖為繪示半導體裝置，其中第一電晶體結構在側壁皆具有氣隙，第二電晶體結構在一個側壁具有氣隙，以及第三電晶體結構在側壁不具氣隙的垂直剖視圖。 第14圖為繪示根據部分實施例之製作具有氣隙之半導體裝置之流程圖。 第15A圖為繪示半導體裝置，其中氣隙僅形成於源極/汲極延伸區域之上的側壁之中的垂直剖視圖。 第15B圖為繪示用於製造如第15A圖中所示之裝置，在如第8圖所示之結構之上形成且圖案化光阻層的步驟的垂直剖視圖。 第15C圖為繪示用於製造如第15A圖中所示之裝置，在側壁之氮化物層中形成溝槽的步驟的垂直剖視圖。 第16圖為繪示根據部分實施例之用於另一半導體製造方法中，在如第8圖所示之結構之上形成光阻層的步驟的垂直剖視圖。 第17圖為繪示根據部分實施例之用於半導體製造方法中，圖案化光阻層以在閘極旁部分側壁間隔物中形成具有氣隙的電晶體結構的第一部分，以及在源極/汲極區域之上的部分側壁間隔物中形成具有氣隙的電晶體結構的第二部分的步驟的垂直剖視圖。 第18圖為繪示根據部分實施例之另一用於半導體製造方法中，在部分電晶體結構的第一部分形成溝槽以在閘極旁的部分側壁間隔物中形成氣隙，以及在部分電晶體結構的第二部分形成溝槽以在源極/汲極區域之上的部分側壁間隔物中形成氣隙的步驟的垂直剖視圖。 第19圖為繪示根據部分實施例之另一用於半導體製造方法中，在閘極旁的側壁間隔物中的電晶體結構的第一部分形成氣隙，以及在源極/汲極區域之上部分側壁間隔物中的電晶體結構的第二部分形成氣隙的步驟的垂直剖視圖。 第20圖為繪示根據部分實施例之另一用於半導體製造方法中，形成中間介電質層及源極/汲極電極的步驟的垂直剖視圖。 第21圖為繪示根據部分實施例之半導體裝置，其中電晶體結構的第一部分在相鄰於圖案化的閘極介電層的側壁的氮化物層中可具有單一氣隙，以及電晶體結構的第二部分在源極或汲極延伸區域之上的側壁的氮化物層中可具有單一氣隙的步驟的垂直剖視圖。 第22圖為繪示根據部分實施例之半導體裝置，具有相鄰於圖案化的閘極介電層與圖案化的閘極層的側壁的氮化物層中的單一氣隙，以及在源極與汲極延伸區域之上的側壁的氮化物層中的氣隙的電晶體的第一部分；以及具有在源極或汲極延伸區域之上的側壁的氮化物層中的單一氣隙，以及相鄰於圖案化的閘極介電層與圖案化的閘極層的側壁的氮化物層中的氣隙的電晶體的第二部分的垂直剖視圖。 第23圖為繪示根據部分實施例製造具有氣隙的半導體裝置的另一方法流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:半導體裝置
102:基板
104:圖案化閘極介電層
106:圖案化閘極層
110:源極延伸區域
112:汲極延伸區域
113:通道區域
118:圖案化氮化物層
122A:第一側壁間隔物
122B:第二側壁間隔物
126:深層源極區域
127:源極區域
128:深層汲極區域
129:汲極區域
130:矽化物層
131A:電晶體結構
136:接觸蝕刻終止層
138a:第一氣隙
138b:第三氣隙
140a:第二氣隙
140b:第四氣隙
142:中間介電質層
144:源極/汲極電極

Claims (20)

  1. 一種金屬氧化物半導體場效電晶體(metal oxide semiconductor field transistor，MOSFET)裝置，位於一基板上，包括： 一源極區域； 一汲極區域； 一通道區域，位於該源極區域及該汲極區域之間； 一閘極介電層，位於該通道區域之上； 一閘極層，位於該閘極介電層之上； 一第一側壁間隔物，相鄰於該閘極介電層及該閘極層，並位於該源極區域或該汲極區域之上； 一第二側壁間隔物，相鄰於該閘極介電層及該閘極層，並位於該源極區域或該汲極區域中之另一個之上；以及 一第一對氣隙，包括一第一氣隙及一第二氣隙，位於該第一側壁間隔物中，其中該第一氣隙相鄰於該閘極層，且該第二氣隙位於該源極區域或汲極區域之上，其中該第一氣隙具有與該閘極層平行之一主軸，且該第二氣隙具有與該基板之一主要表面平行之一主軸。
  2. 如請求項1所述之金屬氧化物半導體場效電晶體裝置，更包括一第二對氣隙，該第二對氣隙包括一第三氣隙及一第四氣隙，位於該第二側壁間隔物中，其中該第三氣隙相鄰於該閘極層，且該第四氣隙位於該源極區域或該汲極區域之上，其中該第三氣隙具有與該閘極層平行之一主軸，且該第四氣隙具有與該基板之該主要表面平行之一主軸。
  3. 如請求項2所述之金屬氧化物半導體場效電晶體裝置，其中該第一對氣隙包括與該第二對氣隙相異之一尺寸。
  4. 如請求項1所述之金屬氧化物半導體場效電晶體裝置，其中該第一氣隙的高度為該閘極層及該閘極介電層的高度的0.001-0.7之間。
  5. 如請求項1所述之金屬氧化物半導體場效電晶體裝置，其中該第一側壁間隔物及該第二側壁間隔物包括一夾層(sandwich)結構，該夾層結構包括一第一氧化物層、一第二氧化物層，及位於該第一氧化物層及該第二氧化物層之間的一氮化物層。
  6. 如請求項5所述之金屬氧化物半導體場效電晶體裝置，其中該第二氧化物層包括與該第一氧化物層相異之一材料。
  7. 如請求項5所述之金屬氧化物半導體場效電晶體裝置，其中該第一氣隙及該第二氣隙位於該氮化物層中。
  8. 一種具有金屬氧化物半導體場效電晶體裝置的積體電路，位於一基板上，包括： 複數個金屬氧化物半導體場效電晶體裝置； 其中該些金屬氧化物半導體場效電晶體裝置中的至少一者包括具有複數個氣隙之複數個側壁間隔物。
  9. 如請求項8所述之積體電路，其中該些金屬氧化物半導體場效電晶體裝置具有一第一金屬氧化物半導體場效電晶體裝置及一第二金屬氧化物半導體場效電晶體裝置，該第一金屬氧化物半導體場效電晶體裝置包括： 一第一側壁間隔物；以及 一第二側壁間隔物，其中該第一側壁間隔物及該第二側壁間隔物皆包括位於該第一金屬氧化物半導體場效電晶體裝置之源極區域及汲極區域之上的一第二氣隙及一第四氣隙；以及 該第二金屬氧化物半導體場效電晶體裝置包括： 一第一側壁間隔物，包括位於該第二金屬氧化物半導體場效電晶體裝置之源極區域或汲極區域之上的一第二氣隙及一第四氣隙。
  10. 如請求項9所述之積體電路，其中該第一金屬氧化物半導體場效電晶體裝置之該第一側壁間隔物及該第一金屬氧化物半導體場效電晶體裝置之該第二側壁間隔物包括一第一氣隙及一第三氣隙，該第一氣隙及該第三氣隙相鄰於該第一金屬氧化物半導體場效電晶體裝置之一閘極層，且其中該第二金屬氧化物半導體場效電晶體之該第一側壁間隔物包括一第一氣隙或一第三氣隙，該第一或一第三氣隙相鄰於該第二金屬氧化物半導體場效電晶體裝置之一閘極層。
  11. 如請求項10所述之積體電路，其中該積體電路包括一動態隨機存取記憶體(dynamic random access memory，DRAM)或一靜態隨機存取記憶體(static random access memory，SRAM)。
  12. 如請求項8所述之積體電路，其中該些金屬氧化物半導體場效電晶體裝置包括一第一金屬氧化物半導體場效電晶體裝置及一第二金屬氧化物半導體場效電晶體裝置，該第一金屬氧化物半導體場效電晶體裝置包括： 一第一側壁間隔物，包括位於該第一金屬氧化物半導體場效電晶體裝置之一源極區域之上的一第二氣隙；以及 該第二金屬氧化物半導體場效電晶體裝置包括： 一第一側壁間隔物，包括位於該第二金屬氧化物半導體場效電晶體裝置之一汲極區域之上的一第四氣隙。
  13. 一種在基板上製造一金屬氧化物半導體場效電晶體裝置的方法，包括: 形成一金屬氧化物半導體場效電晶體裝置，包括一源極區域、一汲極區域、一通道區域位於該源極區域及該汲極區域之間、一閘極介電層位於該通道區域之上、一金屬或多晶矽閘極層位於該閘極介電層之上、一第一側壁間隔物相鄰於該閘極介電層及該金屬或多晶矽閘極層並位於該源極區域或該汲極區域之中其一之上以及一第二側壁間隔物相鄰於該閘極介電層及該金屬或多晶矽閘極層並位於該源極區域或該汲極區域之中另一之上； 蝕刻該第一側壁間隔物以在該第一側壁間隔物形成一第一對溝槽，該第一對溝槽包括一第一溝槽相鄰於該金屬或多晶矽閘極層以及一第二溝槽位於該源極區域或該汲極區域之上；以及 於該第一側壁間隔物上沉積一蝕刻終止層以形成一第一氣隙及一第二氣隙，該第一氣隙相鄰於該金屬或多晶矽閘極層，該第二氣隙位於該源極區域或該汲極區域之上，其中該第一氣隙具有平行於該金屬或多晶矽閘極層之一主軸，且該第二氣隙具有平行於該基板之一主要表面之一主軸。
  14. 如請求項13所述之方法，更包括： 在該第二側壁間隔物中蝕刻該第二側壁間隔物以形成一第二對溝槽，該第二對溝槽包括一第三溝槽及一第四溝槽，該第三溝槽相鄰於該金屬或多晶矽閘極層及該閘極介電層，該第四溝槽位於該源極區域或汲極區域之上；以及 於該第二側壁間隔物上沉積該蝕刻終止層以形成一第三氣隙及一第四氣隙，該第三氣隙相鄰於該金屬或多晶矽閘極層，該第四氣隙位於該源極區域或該汲極區域之上，其中該第三氣隙具有平行於該金屬或多晶矽閘極層之一主軸，且該第四氣隙具有平行於該基板之該主要表面之一主軸。
  15. 如請求項14所述之方法，其中該第一側壁及該第二側壁為單步驟蝕刻，且該蝕刻終止層以單步驟沉積於該第一側壁及該第二側壁上。
  16. 如請求項13所述之方法，其中該第一側壁間隔物及該第二側壁間隔物藉由沉積一第一氧化物層、該第一氧化物層上之一氮化物層以及該氮化物層上之一第二氧化物層所形成。
  17. 如請求項16所述之方法，其中該第一對溝槽為藉由相對於該第一氧化物層及該第二氧化物層進行選擇性蝕刻該氮化物層而形成。
  18. 如請求項17所述之方法，其中該選擇性蝕刻包括濕式蝕刻及乾式蝕刻。
  19. 如請求項13所述之方法，其中該源極區域及該汲極區域的形成包括： 藉由以該金屬或多晶矽閘極層及該閘極介電層做為遮罩執行一第一離子植入，以形成一源極延伸區域及一汲極延伸區域；以及 藉由以該第一側壁間隔物及該第二側壁間隔物做為遮罩執行一第二離子植入，以形成一深層源極區域及一深層汲極區域。
  20. 如請求項13所述之方法，更包括： 當該金屬或多晶矽閘極層包括多晶矽時，於該深層源極區域、該深層汲極區域及該金屬或多晶矽閘極層上沉積一金屬；以及 加熱以在該深層源極區域、該深層汲極區域及該多晶矽閘極層形成一金屬矽化物層。
TW109130998A 2020-03-31 2020-09-09 金屬氧化物半導體場效電晶體裝置及其製造方法 TWI769524B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/835,556 2020-03-31
US16/835,556 US11367778B2 (en) 2020-03-31 2020-03-31 MOSFET device structure with air-gaps in spacer and methods for forming the same

Publications (2)

Publication Number Publication Date
TW202139368A true TW202139368A (zh) 2021-10-16
TWI769524B TWI769524B (zh) 2022-07-01

Family

ID=77658946

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109130998A TWI769524B (zh) 2020-03-31 2020-09-09 金屬氧化物半導體場效電晶體裝置及其製造方法

Country Status (5)

Country Link
US (3) US11367778B2 (zh)
KR (2) KR102420789B1 (zh)
CN (1) CN113471197A (zh)
DE (1) DE102020110267A1 (zh)
TW (1) TWI769524B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367778B2 (en) * 2020-03-31 2022-06-21 Taiwan Semiconductor Manufacturing Company Limited MOSFET device structure with air-gaps in spacer and methods for forming the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783475A (en) * 1995-11-13 1998-07-21 Motorola, Inc. Method of forming a spacer
JPH1117166A (ja) 1997-06-23 1999-01-22 Nec Corp 半導体装置の製造方法
US6495900B1 (en) 1997-11-12 2002-12-17 Micron Technology, Inc. Insulator for electrical structure
KR20010011638A (ko) 1999-07-29 2001-02-15 김영환 반도체장치의 구조 및 그 제조방법
KR100487656B1 (ko) * 2003-08-12 2005-05-03 삼성전자주식회사 반도체 기판과 ″ｌ″형 스페이서 사이에 에어 갭을구비하는 반도체 소자 및 그 제조 방법
JP5076119B2 (ja) 2006-02-22 2012-11-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US9252233B2 (en) * 2014-03-12 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Air-gap offset spacer in FinFET structure
KR20180093798A (ko) * 2017-02-13 2018-08-22 램 리써치 코포레이션 에어 갭들을 생성하는 방법
KR102589300B1 (ko) 2018-09-13 2023-10-13 삼성전자주식회사 게이트 스페이서 구조체를 포함하는 집적 회로 소자
US11367778B2 (en) * 2020-03-31 2022-06-21 Taiwan Semiconductor Manufacturing Company Limited MOSFET device structure with air-gaps in spacer and methods for forming the same

Also Published As

Publication number Publication date
KR20210122627A (ko) 2021-10-12
CN113471197A (zh) 2021-10-01
US20210305396A1 (en) 2021-09-30
US20220271141A1 (en) 2022-08-25
TWI769524B (zh) 2022-07-01
US20240079471A1 (en) 2024-03-07
DE102020110267A1 (de) 2021-09-30
KR102420789B1 (ko) 2022-07-14
KR20220103892A (ko) 2022-07-25
KR102492383B1 (ko) 2023-01-27
US11367778B2 (en) 2022-06-21
US11855170B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
US9893190B2 (en) Fin FET and method of fabricating same
TWI679688B (zh) 半導體裝置的製作方法與降低半導體裝置其閘極側壁間隔物的介電常數的方法
US11158737B2 (en) LDMOS component, manufacturing method therefor, and electronic device
JP5442921B2 (ja) ゲート酸化膜の完全性を向上させた半導体トレンチ素子
TW202113942A (zh) 半導體結構
TWI720283B (zh) 在先進裝置中用於增進裝置效能之側壁工程
US7265011B2 (en) Method of manufacturing a transistor
US10026819B2 (en) High voltage semiconductor devices including main conductive pattern, auxiliary conductive pattern, and spacer therebetween
US20240079471A1 (en) Mosfet device structure with air-gaps in spacer and methods for forming the same
CN112582408A (zh) 一种半导体器件及其制作方法
KR20110001585A (ko) 반도체 소자의 게이트 패턴 및 그 형성방법
CN116525680A (zh) 一种环栅晶体管及其制造方法
TW202141588A (zh) 半導體結構的形成方法
TW200428591A (en) Method of fabricating memory device having a deep trench capacitor
CN115295610A (zh) NORD Flash器件及其制作方法
JP2024012096A (ja) 半導体素子
CN117317003A (zh) 半导体器件及其制作方法
CN114730842A (zh) 基于栅极材料的电容器和电阻器结构及其形成方法
CN112289680A (zh) 虚拟栅极及具有金属栅极的半导体器件结构的制备方法
KR20140134128A (ko) 반도체 소자 및 그 형성 방법